JP4755822B2 - パルス圧縮装置、探知装置およびパルス圧縮方法 - Google Patents
パルス圧縮装置、探知装置およびパルス圧縮方法 Download PDFInfo
- Publication number
- JP4755822B2 JP4755822B2 JP2004364628A JP2004364628A JP4755822B2 JP 4755822 B2 JP4755822 B2 JP 4755822B2 JP 2004364628 A JP2004364628 A JP 2004364628A JP 2004364628 A JP2004364628 A JP 2004364628A JP 4755822 B2 JP4755822 B2 JP 4755822B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- binary code
- signal
- chip
- pulse compression
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Radar Systems Or Details Thereof (AREA)
Description
図11(b)に示すように、M系列のバイナリコードを用いてもパルス圧縮を行うことができ、この場合、パルス圧縮信号のメインピークの時間幅はM系列コードを構成する単位コードである1チップコードの時間幅に相当する。このような場合、所望とする周波数(メインローブ)の帯域幅において、メインピークとサイドローブとの比は1/7以下にならない。すなわち、サイドローブを抑圧することができない。
この構成では、前述の遅延が複数段階を行われるので、この段数に応じて演算後の信号の振幅が増大する。
この構成では、遅延加算手段でパルス圧縮信号の振幅が増大するので、パルス圧縮信号すなわちエコーが検出されやすくなる。
この発明では、チップコード数が「19」であり、各チップコードの配列が時系列に、「1,1,1,1,1,1,1,1,1,−1,1,1,1,1,−1,−1,−1,−1,−1」および、これらが循回した配列であるバイナリコードを用いる。
図1は本実施形態の探知装置(レーダ装置)の概略構成を示すブロック図である。
図2は図1に示す遅延加算処理部102の構成を示すブロック図である。
本実施形態のレーダ装置は、制御部1、変調信号生成部2、ミキサ3、送信アンプ4、送信器5、デュプレクサ6、アンテナ制御部7、アンテナ8、受信アンプ9,13、ミキサ10,12、バンドパスフィルタ11、自己相関処理器14を備える。
ここで、制御部1の信号処理部101、変調信号生成部2が本発明の「バイナリコード生成手段」に相当し、ミキサ3が本発明の「変調手段」に相当する。また、信号処理部101が本発明の「選択手段」に相当する。
これら、制御部1の信号処理部101、変調信号生成部2、ミキサ3、送信アンプ4、送信器5、デュプレクサ6、アンテナ制御部7からなる部分が本発明の「送信部」に相当する。
図3(a)は本実施形態の構成の循回型バイナリコードを用いた場合のパルス圧縮信号(自己相関関数)の波形を示す図であり、図3(b)は従来のM系列のバイナリコードを用いた場合のパルス圧縮信号(自己相関関数)の波形を示した図である。これらのパルス圧縮信号の振幅は規格化されており、送信パルスの振幅を「1」とした場合の振幅が示されている。理論値に基づいて形成された波形である。
このように、パルス圧縮信号の時間軸(τ)上の信号幅Taは、1チップコードの時間幅Tcの複数個分の時間幅になる(図3(a)の例では5個分。)。一方、従来のM系列を用いた場合にはメインピークを有するパルス203のみでパルス圧縮信号が構成されており、パルス圧縮信号の時間軸上の幅は、1チップコードの時間幅Tcに相当する。
図4は遅延加算処理部102のSSWA121の各部での信号波形を示した図であり、(a)が入力されたパルス圧縮信号、(b)がDelay演算器122から出力された遅延信号、(c)が加算器123から出力された第1強調パルス圧縮信号を示す。
このように遅延加算処理部102で強調処理されたパルス圧縮信号は信号処理部101に入力される。
ここで、アンテナ制御部7、デュプレクサ6、受信アンプ9、ミキサ10、BPF11、ミキサ12、受信アンプ13、自己相関処理器14、遅延加算処理部102、および信号処理部からなる部分が本発明の「受信部」に相当する。
(A) サイドローブレベル1の場合
サイドローブレベル1に設定する場合は、2つの状態が存在し、まず1つにサイドローブレベルが「+1」の状態と、もう1つにサイドローブレベルが「−1」の状態とがある。バイナリコードに含まれるチップコード「+1」のコード数をL+とし、チップコード「−1」のコード数をL-とすると、前記各状態で次の関係式が成り立つ。なおここで、これらのコード数L+とコード数L-とを加算すると、バイナリコードのチップコード数Lに相当し、
L=L++L- −(1)
が成立する。さらに、サイドローブレベル1の場合にはLは奇数に設定する。
式(1),(2)より、チップコード「+1」のコード数をL+とチップコード「−1」のコード数をL-とは次式で表すことができる。
この場合、前述のバイナリコード演算条件として、チップコード数Lを19に、パルス圧縮信号の片側サブパルス数kを3に、パルス圧縮信号の中央サブパルスのレベルSを19に、この中央サブパルスからパルス圧縮信号の端部側に順に並ぶサブパルスのレベルSをそれぞれ11,7,3に設定する。そして、チップコード「+1」のコード数L+とチップコード「−1」のコード数L-とを算出して、さらに算出されたチップコード「+1」、「−1」の配列を組み合わせて、自己相関処理演算を行い、サイドローブレベルが「1」となる組み合わせ(バイナリコード)を見つけた。
「1,1,1,1,1,1,1,1,1,−1,1,1,1,1,−1,−1,−1,−1,−1」
となる。この場合のスペクトラム特性を図6(a)に示し、パルス圧縮信号の波形を図6(b)に示す。図6(b)において、パルス圧縮信号の波形は、それぞれが三角波状のメインローブとして示される。これらのメインローブは前述の複数のサブパルスが時系列に発生するそれぞれの波形(図3(a)や図5(a)等のような波形)に対応する。なお、図7(b)、図8(b)、図10(b)についても同様である。
このバイナリコードを用いることにより、図6(b)に示すように、メインローブの幅が広がり、サイドローブのレベルが−1となる。また、図6(a)に示すように、メインローブに対してサイドローブのパワーが抑圧される。従って、サイドローブが抑圧されたパルス圧縮信号を得ることができる。
この場合、前述のバイナリコード演算条件として、チップコード数Lを25に、パルス圧縮信号の片側サブパルス数kを2に、パルス圧縮信号の中央サブパルスのレベルSを25に、この中央サブパルスからパルス圧縮信号の端部側に順に並ぶサブパルスのレベルSをそれぞれ13,5に設定する。そして、チップコード「+1」のコード数L+とチップコード「−1」のコード数L-とを算出して、さらに算出されたチップコード「+1」、「−1」の配列を組み合わせて、自己相関処理演算を行い、サイドローブレベルが「1」となる組み合わせ(バイナリコード)を見つけた。
「1,1,1,1,1,1,1,1,1,1,−1,1,1,1,−1,−1,1,1,1,1,−1,−1,−1,−1,−1」
となる。この場合のスペクトラム特性を図7(a)に示し、パルス圧縮信号の波形を図7(b)に示す。このバイナリコードを用いることにより、図7(b)に示すように、メインローブの幅が広がり、サイドローブのレベルが−1となる。また、図7(a)に示すように、メインローブに対してサイドローブのパワーが抑圧される。従って、サイドローブが抑圧されたパルス圧縮信号を得ることができる。
この場合、前述のバイナリコード演算条件として、チップコード数Lを27に、パルス圧縮信号の片側サブパルス数kを2に、パルス圧縮信号の中央サブパルスのレベルSを27に、この中央サブパルスからパルス圧縮信号の端部側に順に並ぶサブパルスのレベルSをそれぞれ15,7に設定する。そして、チップコード「+1」のコード数L+とチップコード「−1」のコード数L-とを算出して、さらに算出されたチップコード「+1」、「−1」の配列を組み合わせて、自己相関処理演算を行い、サイドローブレベルが「1」となる組み合わせ(バイナリコード)を見つけた。
「1,1,1,1,1,1,1,1,1,1,1,1,−1,−1,−1,1,−1,−1,−1,1,1,1,1,−1,−1,−1,−1」
となる。この場合のスペクトラム特性を図8(a)に示し、パルス圧縮信号の波形を図8(b)に示す。このバイナリコードを用いることにより、図8(b)に示すように、メインローブの幅が広がり、サイドローブのレベルが−1となる。また、図8(a)に示すように、メインローブに対してサイドローブのパワーが抑圧される。従って、サイドローブが抑圧されたパルス圧縮信号を得ることができる。
サイドローブレベル0に設定する場合は、1つの状態しか存在しない。バイナリコードに含まれるチップコード「+1」のコード数をL+とし、チップコード「−1」のコード数をL-とすると前記状態で次の関係式が成り立つ。なおここで、これらのコード数L+とコード数L-とを加算すると、バイナリコードのチップコード数Lに相当し、
L=L++L- −(1)
が成立する。さらに、サイドローブレベル1の場合にはLは偶数に設定する。
式(1),(4)より、チップコード「+1」のコード数をL+とチップコード「−1」のコード数をL-とは次式で表すことができる。
「1,1,1,1,1,1,−1,−1」
がある。
「1,1,1,1,1,1,1,1,1,−1,−1,1,−1,−1,1,1,1,−1,−1,−1」、
「1,1,1,1,1,1,1,1,1,−1,−1,−1,1,1,1,−1,−1,1,−1,−1」、
「1,1,1,1,1,1,1,1,−1,1,1,−1,−1,1,1,1,−1,−1,−1,−1」、
「1,1,1,1,1,1,1,1,−1,−1,−1,−1,1,1,1,−1,−1,1,1,−1」
がある。
Claims (9)
- 自己相関処理後の信号の時間軸上での波形が、メインピークを中心とするチップコードの時間幅に相当する部分と、当該メインピークのチップコードの時間幅に相当する部分を挟んで時間的に両側にそれぞれ複数チップコード分広がる部分とからなるように設定され、予め設定された特定配列パターンのバイナリコードが繰り返される循回型のバイナリコードを生成するバイナリコード生成手段と、
前記バイナリコードに基づいて搬送波を変調する変調手段と、
前記バイナリコードで変調された搬送波の復調信号の自己相関処理を行う自己相関処理手段と、を備えたことを特徴とするパルス圧縮装置。 - 前記自己相関処理された信号を入力し、入力された信号を前記チップコードの時間幅だけ遅延させるとともに、該遅延させた信号と前記入力された信号とを加算して出力する遅延加算手段を備えた請求項1に記載のパルス圧縮装置。
- 前記遅延加算手段をシリアルに複数設置してなる請求項2に記載のパルス圧縮装置。
- 前記バイナリコード生成手段は、それぞれに異なる長さで前記特定配列パターンのバイナリコードを複数設定し、該設定された複数のバイナリコードを選択して出力する選択手段を備えた請求項1〜請求項3のいずれか一項に記載のパルス圧縮装置。
- 請求項1に記載のバイナリコード生成手段および変調手段を含む送信部と、
請求項1に記載の自己相関処理手段を含む受信部と、を備え、
前記送信部からの前記バイナリコードに基づいて変調された搬送波の出力タイミングと、前記受信部により取得した前記復調信号の受信タイミングとの時間差から物標を探知することを特徴とする探知装置。 - 請求項2または請求項3に記載の遅延加算手段を前記受信部に備えた請求項5に記載の探知装置。
- 請求項4に記載の選択手段を備え、該選択手段は物標探知距離に応じて前記バイナリコードを選択する請求項5または請求項6に記載の探知装置。
- 自己相関処理後の信号の時間軸上での波形が、メインピークを中心とするチップコードの時間幅に相当する部分と、当該メインピークのチップコードの時間幅に相当する部分を挟んで時間的に両側にそれぞれ複数チップコード分広がる部分とからなるように設定され、予め設定された特定配列パターンのバイナリコードが繰り返される循回型のバイナリコードを生成し、該バイナリコードに基づいて搬送波を変調するとともに、
該バイナリコードで変調された搬送波の復調信号の自己相関処理を行ってパルス圧縮することを特徴とするパルス圧縮方法。 - 前記メインピークのチップコードの時間幅に相当する部分を挟んで時間的に両側にそれぞれ複数チップコード分広がる部分の時間幅は、前記チップコードの時間幅の2個分または3個分の幅からなる前記バイナリコードを生成する請求項8に記載のパルス圧縮方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004364628A JP4755822B2 (ja) | 2004-12-16 | 2004-12-16 | パルス圧縮装置、探知装置およびパルス圧縮方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004364628A JP4755822B2 (ja) | 2004-12-16 | 2004-12-16 | パルス圧縮装置、探知装置およびパルス圧縮方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006170842A JP2006170842A (ja) | 2006-06-29 |
JP4755822B2 true JP4755822B2 (ja) | 2011-08-24 |
Family
ID=36671760
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004364628A Expired - Fee Related JP4755822B2 (ja) | 2004-12-16 | 2004-12-16 | パルス圧縮装置、探知装置およびパルス圧縮方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4755822B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5173206B2 (ja) * | 2007-02-08 | 2013-04-03 | 正宣 神力 | エコー信号に基づく情報取得装置及びレーダ装置並びにパルス圧縮方法 |
US8698670B2 (en) * | 2011-06-01 | 2014-04-15 | Panasonic Corporation | High speed high resolution wide range low power analog correlator and radar sensor |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5596471A (en) * | 1979-01-19 | 1980-07-22 | Nec Corp | Encoded pulse compressor |
JPH02196982A (ja) * | 1989-01-26 | 1990-08-03 | Mitsubishi Electric Corp | 位相変調パルス相関器 |
JP2835789B2 (ja) * | 1991-06-10 | 1998-12-14 | 富士通株式会社 | パルス圧縮制御方式 |
JP2982769B2 (ja) * | 1997-11-07 | 1999-11-29 | 日本電気株式会社 | 信号処理装置 |
JPH11237470A (ja) * | 1998-02-20 | 1999-08-31 | Mitsubishi Electric Corp | パルス圧縮符号発生器及びパルス圧縮符号発生器を備えたレーダ装置 |
JP4490128B2 (ja) * | 2004-01-29 | 2010-06-23 | アロカ株式会社 | 超音波診断装置 |
-
2004
- 2004-12-16 JP JP2004364628A patent/JP4755822B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006170842A (ja) | 2006-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11927665B2 (en) | Methods for operating stepped frequency radar systems with digitally controlled spectral agility | |
JP4567292B2 (ja) | 通信信号と干渉しないパルスレ−ダおよびそのパルスを生成する方法 | |
JP5411417B2 (ja) | パルス信号の送受信装置および送受信方法 | |
US20090074031A1 (en) | Spread spectrum radar apparatus | |
EP2626720A1 (en) | Radar device | |
US20030090405A1 (en) | Spread spectrum radar with leak compensation at baseband | |
US20130278455A1 (en) | Efficient pulse doppler radar with no blind ranges, range ambiguities, blind speeds, or doppler ambiguities | |
JP6092785B2 (ja) | レーダ装置 | |
AU2002333123A1 (en) | Spread spectrum radar with leak compensation at baseband | |
EP0389720B1 (en) | Radar detection of targets at short and long range | |
JP2008527391A (ja) | レーダー装置 | |
WO1997045752A1 (en) | Virtual noise radar waveform for reduced radar detectability | |
US5949739A (en) | Sonar bearing estimation of extended targets | |
CA2375270C (en) | Radar apparatus | |
US5124710A (en) | Coherent pulse radar system and method for the detection of a target presenting flashes of very short duration | |
JP4755822B2 (ja) | パルス圧縮装置、探知装置およびパルス圧縮方法 | |
JP6375250B2 (ja) | レーダ装置 | |
US5109231A (en) | Radar arrangement | |
JP3717269B2 (ja) | パルス圧縮送受信装置及びパルス圧縮送受信方法 | |
JP3397158B2 (ja) | Ecmレーダ装置 | |
GB2134741A (en) | Radar apparatus | |
JP4451203B2 (ja) | パルスレーダ装置 | |
JP3399879B2 (ja) | 車間距離計測方法 | |
JPH01207682A (ja) | レーダ装置 | |
JP2005211334A (ja) | 超音波診断装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100119 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100323 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100323 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110524 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110530 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4755822 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |