JP4754442B2 - データ駆動部及びこれを用いた有機発光表示装置とその駆動方法 - Google Patents

データ駆動部及びこれを用いた有機発光表示装置とその駆動方法 Download PDF

Info

Publication number
JP4754442B2
JP4754442B2 JP2006233264A JP2006233264A JP4754442B2 JP 4754442 B2 JP4754442 B2 JP 4754442B2 JP 2006233264 A JP2006233264 A JP 2006233264A JP 2006233264 A JP2006233264 A JP 2006233264A JP 4754442 B2 JP4754442 B2 JP 4754442B2
Authority
JP
Japan
Prior art keywords
line
voltage
voltage dividing
switch
dividing resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006233264A
Other languages
English (en)
Other versions
JP2007171918A (ja
Inventor
相 武 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2007171918A publication Critical patent/JP2007171918A/ja
Application granted granted Critical
Publication of JP4754442B2 publication Critical patent/JP4754442B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals

Description

本発明は、データ駆動部及びこれを用いた有機発光表示装置とその駆動方法に関し、特に、画質を向上できるようにしたデータ駆動部及びこれを用いた有機発光表示装置とその駆動方法に関する。
最近、陰極線管（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）の短所である重量と体積を減らすことができる各種の平板表示装置が開発されている。平板表示装置には、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）、電界放出表示装置（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）、プラズマ表示パネル（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）及び有機発光表示装置（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ）などがある。
平板表示装置のうち、有機発光表示装置は、電子と正孔との再結合により光を発生する有機発光ダイオードを用いて映像を表示する。このような有機発光表示装置は、速い応答速度を有するとともに低消費電力で駆動されるという長所がある。一般的な有機発光表示装置は、画素毎に形成される駆動薄膜トランジスタを用いてデータ信号に対応する電流を有機発光ダイオードに供給することにより、有機発光ダイオードで光を発光させる。
このような有機発光表示装置は、外部から供給されるデータを用いてデータ信号を生成し、生成されたデータ信号を画素に供給することにより、所望の輝度の映像を表示する。ここで、外部から供給されるデータをデータ信号に変換するためのデータ駆動部が用いられる。
データ駆動部には、外部のデータをデータ信号に変換するためにデータ信号生成部が含まれる。データ信号生成部には、それぞれのチャネル毎に位置し、データをデータ信号に変換するためのディジタル−アナログ変換部（Ｄｉｇｉｔａｌ−Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ：以下、「ＤＡＣ」という）が含まれる。ここで、ＤＡＣは、データの上位ビットに対応して電圧を生成する第１ＤＡＣと、データの下位ビットに対応して電圧を生成する第２ＤＡＣとに分けられる。
図１は、従来の第２ＤＡＣを示す図である。
図１を参照すると、従来の第２ＤＡＣ２は、第１ＤＡＣから第１基準電圧ｒｅｆ１及び第２基準電圧ｒｅｆ２を供給される。実際、第１ＤＡＣは、外部から多数の基準電圧を供給され、データの上位ビットに対応して、多数の基準電圧のうち第１基準電圧ｒｅｆ１及び第２基準電圧ｒｅｆ２を選択して第２ＤＡＣ２に供給する。つまり、第１ＤＡＣに含まれた第１０スイッチＳＷ１０及び第１１スイッチＳＷ１１は、データの上位ビットに対応してターンオンされる。以後、説明の便宜上、第１基準電圧ｒｅｆ１の電圧値が第２基準電圧ｒｅｆ２の電圧値より低く設定されると仮定する。
第２ＤＡＣ２は、第１基準電圧ｒｅｆ１と第２基準電圧ｒｅｆ２の電圧値を分圧するための複数の分圧抵抗器Ｒ１ないしＲ７と、分圧抵抗器Ｒ１ないしＲ７から分圧された電圧を出力端子ｏｕｔに供給するための複数のスイッチＳＷ１ないしＳＷ８を備える。
そして、第２ＤＡＣ２は、第１１スイッチＳＷ１１と第７抵抗器Ｒ７との間に位置する第１０抵抗器Ｒ１０を備える。第１０抵抗器Ｒ１０は、分圧抵抗器Ｒ１ないしＲ７で均等に分割された電圧が生成できるように、第１０スイッチＳＷ１０及び第１１スイッチＳＷ１１のスイッチ抵抗値を補償する。
分圧抵抗器Ｒ１ないしＲ７は、第１基準電圧ｒｅｆ１と第２基準電圧ｒｅｆ２との間に直列に設けられ、第１基準電圧ｒｅｆ１と第２基準電圧ｒｅｆ２の電圧値を分圧する。このために、分圧抵抗器Ｒ１ないしＲ７それぞれの抵抗値は、等しく設定される。そして、図１では、データの下位ビットを３ビットと仮定して７つの分圧抵抗器Ｒ１ないしＲ７を示しているが、分圧抵抗器Ｒ１ないしＲ７の数は、データの下位ビットのビット数に対応して多様に設定され得る。
スイッチＳＷ１ないしＳＷ８は、分圧抵抗器Ｒ１ないしＲ７それぞれのノード毎に設けられ、分圧抵抗器Ｒ１ないしＲ７で分圧された電圧を出力端子ｏｕｔに供給する。
第１スイッチＳＷ１は、第１ノードＮ１と出力端子ｏｕｔとの間に設けられ、第２基準電圧ｒｅｆ２を出力端子ｏｕｔに供給する。第２スイッチＳＷ２は、第２ノードＮ２と出力端子ｏｕｔとの間に設けられ、第２ノードＮ２の電圧値を出力端子ｏｕｔに供給する。第３スイッチＳＷ３は、第３ノードＮ３と出力端子ｏｕｔとの間に設けられ、第３ノードＮ３の電圧値を出力端子ｏｕｔに供給する。第４スイッチＳＷ４は、第４ノードＮ４と出力端子ｏｕｔとの間に設けられ、第４ノードＮ４の電圧値を出力端子ｏｕｔに供給する。第５スイッチＳＷ５は、第５ノードＮ５と出力端子ｏｕｔとの間に設けられ、第５ノードＮ５の電圧値を出力端子ｏｕｔに供給する。第６スイッチＳＷ６は、第６ノードＮ６と出力端子ｏｕｔとの間に設けられ、第６ノードＮ６の電圧値を出力端子ｏｕｔに供給する。第７スイッチＳＷ７は、第７ノードＮ７と出力端子ｏｕｔとの間に設けられ、第７ノードＮ７の電圧値を出力端子ｏｕｔに供給する。第８スイッチＳＷ８は、第８ノードＮ８と出力端子ｏｕｔとの間に設けられ、第１基準電圧ｒｅｆ１を出力端子ｏｕｔに供給する。
ここで、スイッチＳＷ１ないしＳＷ８がターンオンされるかどうかは、データの下位ビットにより決定される。つまり、スイッチＳＷ１ないしＳＷ８のいずれか１つがデータの下位ビットに対応してターンオンされることにより、所定の電圧値が出力端子ｏｕｔに供給される。そして、出力端子ｏｕｔに供給された電圧値は、データ信号として画素に供給される。
しかし、このような従来の第２ＤＡＣ２は、データ信号として第１基準電圧ｒｅｆ１と第２基準電圧ｒｅｆ２との間の中間階調の電圧（例えば、Ｎ４またはＮ５ノードの電圧）を供給する時、駆動能力が低下するという問題が発生する。つまり、中間階調の電圧は、多くの抵抗器を経て出力端子ｏｕｔに供給されるため、画素で長い充電時間が必要となり、これにより、画素で所望の電圧が充電されないという問題がある。つまり、第１基準電圧ｒｅｆ１及び第２基準電圧ｒｅｆ２に近い階調電圧（例えば、Ｎ１、Ｎ２、Ｎ６及びＮ７ノードの電圧）は、短時間で画素に充電可能であるが、中間階調の電圧は、長時間が費やされる。
このような問題を克服するために、第１基準電圧ｒｅｆ１及び第２基準電圧ｒｅｆ２の間の分圧抵抗器Ｒ１ないしＲ７の抵抗値を小さくする方法が考えられる。実際、第１基準電圧ｒｅｆ１及び第２基準電圧ｒｅｆ２の間の抵抗値が小さくなると、中間階調の駆動能力が向上して画素に短時間で所望の電圧を充電することができる。しかし、第１基準電圧ｒｅｆ１及び第２基準電圧ｒｅｆ２の間の抵抗値が小さくなると、分圧抵抗器Ｒ１ないしＲ７に流れる定電流値が大きくなり、電圧降下現象が発生する。このように電圧降下現象が発生すると、図２に示されるように、第１基準電圧ｒｅｆ１及び第２基準電圧ｒｅｆ２に近い階調電圧の電圧値が変化し、所望のデータ信号が供給されないという問題が発生する。ここで、中間階調の電圧値は、電圧降下に関わらず、ほぼ同様の値を維持する。
すなわち、従来の有機発光表示装置は、第１基準電圧ｒｅｆ１及び第２基準電圧ｒｅｆ２の間の分圧抵抗器Ｒ１ないしＲ７の抵抗値を大きくする場合、中間階調の駆動能力が低下し、分圧抵抗器Ｒ１ないしＲ７の抵抗値を小さくする場合、第１基準電圧ｒｅｆ１及び第２基準電圧ｒｅｆ２近辺の階調電圧値が変化するという問題がある。 階調電圧を作成する方式に関しては、以下の文献に記載されているものがある。

大韓民国公開特許１０−２００４−００６２０５２号明細書 大韓民国公開特許１０−２００５−０１１６０９８号明細書 特開２００４−２９８４５号公報
したがって、本発明の目的は、画質を向上できるようにしたデータ駆動部及びこれを用いた有機発光表示装置とその駆動方法を提供することである。
前記目的を達成するために、本発明の第１側面は、データの上位ビットに対応して、外部から供給される多数の基準電圧のうち２つの基準電圧を選択して第１ライン及び第２ラインに供給するための第１ディジタル−アナログ変換部と、前記第１ディジタル−アナログ変換部と前記第１ライン及び第２ラインで接続される第２ディジタル−アナログ変換部に含まれ、前記第１ライン及び第２ラインの間に設けられ、前記２つの基準電圧を分圧して複数の階調電圧を生成するための分圧抵抗器を少なくとも一つ有する分圧抵抗器部と、前記第１ライン及び第２ラインのいずれか１つと前記少なくとも１つの分圧抵抗器間、及び、前記分圧抵抗器を構成する複数の抵抗器間の、それぞれの間に設けられるスイッチと、前記データの下位ビットに対応して、前記スイッチのターンオン及びターンオフを制御するためのデコーダ部とを備えることを特徴とする有機発光表示装置用データ駆動部を提供する。
好ましくは、前記デコーダ部は、前記第１基準電圧及び第２基準電圧の間の中間階調の階調電圧が出力される時の前記第１ライン及び第２ラインの間の抵抗値が、前記第１基準電圧及び第２基準電圧が出力される時の前記第１ライン及び第２ラインの間の抵抗値より小さく設定されるように、前記スイッチのターンオン及びターンオフを制御する。前記デコーダ部は、前記第１基準電圧から前記中間階調の電圧にいくほど前記第１ライン及び第２ラインの間の抵抗値が小さくなるように、前記スイッチを制御しながら前記階調電圧を出力する。前記デコーダ部は、前記第２基準電圧から前記中間階調の電圧にいくほど前記第１ライン及び第２ラインの間の抵抗値が小さくなるように、前記スイッチを制御しながら前記階調電圧を出力する。
本発明の第２側面は、走査線及びデータ線と接続される複数の画素を含む画素部と、前記走査線を駆動するための走査駆動部と、前記データ線を駆動するためのデータ駆動部とを含み、前記データ駆動部は、データの上位ビットに対応して、外部から供給される多数の基準電圧のうち２つの基準電圧を選択して第１ライン及び第２ラインに供給するための第１ディジタル−アナログ変換部と、前記第１ディジタル−アナログ変換部と前記第１ライン及び第２ラインで接続される第２ディジタル−アナログ変換部に含まれ、前記第１ライン及び第２ラインの間に設けられ、前記２つの基準電圧を分圧して複数の階調電圧を生成するための分圧抵抗器を少なくとも一つ有する分圧抵抗器部と、前記第１ライン及び第２ラインのいずれか１つと前記少なくとも１つの分圧抵抗器間、及び、前記分圧抵抗器を構成する複数の抵抗器間の、それぞれの間に設けられるスイッチと、前記データの下位ビットに対応して、前記スイッチのターンオン及びターンオフを制御するためのデコーダ部とを備えることを特徴とする有機発光表示装置を提供する。
好ましくは、前記デコーダ部は、前記第１基準電圧及び第２基準電圧の間の中間階調の階調電圧が出力される時の前記第１ライン及び第２ラインの間の抵抗値が、前記第１基準電圧及び第２基準電圧が出力される時の前記第１ライン及び第２ラインの間の抵抗値より小さく設定されるように、前記スイッチのターンオン及びターンオフを制御する。
本発明の第３側面は、データの上位ビットに対応して、複数の基準電圧のうち２つの基準電圧を第１ライン及び第２ラインに供給する第１段階と、前記２つの基準電圧を複数の階調電圧に分割し、前記データの下位ビットに対応して、前記第１ライン及び第２ラインの間の抵抗値を調節しながら前記階調電圧を出力する第２段階とを含むことを特徴とする有機発光表示装置の駆動方法を提供する。
好ましくは、前記第２段階では、前記第１基準電圧及び第２基準電圧の間の中間階調の階調電圧を出力する時の前記第１ライン及び第２ラインの間の抵抗値を、前記第１基準電圧及び第２基準電圧が前記階調電圧に出力される時より小さく設定する。
上述のように、本発明の実施形態によるデータ駆動部及びこれを用いた有機発光表示装置とその駆動方法によると、第１基準電圧及び第２基準電圧をデータ信号として出力する時、第１ラインと第２ラインとの間の抵抗値を高く設定して所望の電圧値を有するデータ信号が出力端子に供給されるようにする。また、本発明では、第１基準電圧と第２基準電圧との間の中間階調電圧を出力する時、第１ラインと第２ラインとの間の抵抗値を小さく設定して画素で短時間で中間階調の電圧が充電されるようにし、駆動能力を向上する。そして、第１基準電圧から中間階調の電圧にいくほど第１ライン及び第２ラインの間の抵抗値を徐々に小さく設定して階調電圧を生成することにより、駆動能力及び電圧降下のないデータ信号を生成することができる。同じく、第２基準電圧から中間階調の電圧にいくほど第１ライン及び第２ラインの間の抵抗値を徐々に小さく設定して階調電圧を生成することにより、駆動能力及び電圧降下のないデータ信号を生成することができる。
以下、本発明の属する技術分野における通常の知識を有する者が本発明を容易に実施することができる好ましい実施形態を、添付された図３ないし図７を参照して詳細に説明する。
図３は、本発明の実施形態による有機発光表示装置を示す図である。
図３を参照すると、本発明の実施形態による有機発光表示装置は、走査線Ｓ１ないしＳｎ及びデータ線Ｄ１ないしＤｍの交差領域に形成された画素２４０を含む画素部２３０と、走査線Ｓ１ないしＳｎを駆動するための走査駆動部２１０と、データ線Ｄ１ないしＤｍを駆動するためのデータ駆動部２２０と、走査駆動部２１０及びデータ駆動部２２０を制御するためのタイミング制御部２５０とを備える。
走査駆動部２１０は、タイミング制御部２５０からの走査駆動制御信号ＳＣＳに応答して走査信号を生成し、生成された走査信号を走査線Ｓ１ないしＳｎに順次供給する。また、走査駆動部２１０は、走査駆動制御信号ＳＣＳに応答して発光制御信号を生成し、生成された発光制御信号を発光制御線Ｅ１ないしＥｎに順次供給する。
データ駆動部２２０は、タイミング制御部２５０からのデータ駆動制御信号ＤＣＳに応答してデータ信号を生成し、生成されたデータ信号をデータ線Ｄ１ないしＤｍに供給する。このために、データ駆動部２２０は、少なくとも１つのデータ駆動回路２２２を備える。データ駆動回路２２２は、外部から供給されるデータＤａｔａをデータ信号に変換してデータ線Ｄ１ないしＤｍに供給する。データ駆動回路２２２の詳細な構成は後述する。
タイミング制御部２５０は、外部から供給される同期信号に対応して、データ駆動制御信号ＤＣＳ及び走査駆動制御信号ＳＣＳを生成する。タイミング制御部２５０で生成されたデータ駆動制御信号ＤＣＳは、データ駆動部２２０に供給され、走査駆動制御信号ＳＣＳは、走査駆動部２１０に供給される。そして、タイミング制御部２５０は、外部から供給されるデータＤａｔａを再整列してデータ駆動部２２０に供給する。
画素部２３０は、外部から第１電源ＥＬＶＤＤ及び第２電源ＥＬＶＳＳを供給される。画素部２３０に供給された第１電源ＥＬＶＤＤ及び第２電源ＥＬＶＳＳは、それぞれの画素２４０に供給される。第１電源ＥＬＶＤＤ及び第２電源ＥＬＶＳＳを供給された画素２４０は、データ駆動回路２２２から供給されるデータ信号に対応する画像を表示する。
図４ａは、図３に示されたデータ駆動回路を詳細に示すブロック図である。図４ａでは、説明の便宜上、データ駆動回路２２２がｉ個のチャネルを有すると仮定する。
図４ａを参照すると、本発明の実施形態によるデータ駆動回路２２２は、サンプリング信号を順次供給するためのシフトレジスタ部２２３と、サンプリング信号に応答してデータＤａｔａを順次保存するためのサンプリングラッチ部２２４と、サンプリングラッチ部２２４に保存されたデータＤａｔａを一時保存するとともに、保存されたデータＤａｔａをレベルシフタ部２２６に供給するためのホールディングラッチ部２２５と、データＤａｔａの電圧レベルを上昇させるためのレベルシフタ部２２６と、データＤａｔａのビット値に対応するデータ信号を生成するためのデータ信号生成部２２７とを備える。
シフトレジスタ部２２３は、タイミング制御部２５０からソースシフトクロックＳＳＣ及びソーススタートパルスＳＳＰを供給される。ソースシフトクロックＳＳＣ及びソーススタートパルスＳＳＰを供給されたシフトレジスタ部２２３は、ソースシフトクロックＳＳＣに対応して、ソーススタートパルスＳＳＰをシフトさせながら順次ｉ個のサンプリング信号を生成する。このために、シフトレジスタ部２２３は、ｉ個のシフトレジスタ２２３１ないし２２３ｉを備える。
サンプリングラッチ部２２４は、シフトレジスタ部２２３から順次供給されるサンプリング信号に対応してデータＤａｔａを順次保存する。このために、サンプリングラッチ部２２４は、ｉ個のデータＤａｔａを保存するためのｉ個のサンプリングラッチ２２４１ないし２２４ｉを備える。ここで、サンプリングラッチ２２４１ないし２２４ｉそれぞれの大きさは、ｋビットのデータＤａｔａを保存できるように設定される。以後、説明の便宜上、ｋビットを６ビットと仮定する。
ホールディングラッチ部２２５は、タイミング制御部２５０から供給されるソース出力イネーブルＳＯＥ信号に応答してサンプリングラッチ部２２４からデータＤａｔａを入力されて保存し、保存されたデータＤａｔａをレベルシフタ部２２６に供給する。このために、ホールディングラッチ部２２５は、ｉ個のホールディングラッチ２２５１ないし２２５ｉを備える。そして、ホールディングラッチ２２５１ないし２２５ｉのそれぞれは、データを保存できるようにｋビットで構成される。
レベルシフタ部２２６は、ホールディングラッチ部２２５から供給されるデータＤａｔａの電圧レベルを上昇させてデータ信号生成部２２７に供給する。外部からデータ駆動部２２０に高い電圧を有するデータＤａｔａを供給するためには、高い電圧レベルに対応する回路部品が設けられなければならないため、製造コストが増加する。したがって、データ駆動部２２０の外部では、低い電圧レベルを有するデータＤａｔａを供給し、この低い電圧レベルを有するデータＤａｔａをレベルシフタ部２２６で高い電圧レベルに昇圧する。一方、レベルシフタ部２２６は、必要に応じて省略されることができる。この場合、ホールディングラッチ部２２５は、データ信号生成部２２７と直接接続される。
データ信号生成部２２７は、データＤａｔａのビット値（または階調値）に対応するデータ信号を生成し、生成されたデータ信号をデータ線Ｄ１ないしＤｉに供給する。実際、データ信号生成部２２７は、ガンマ電圧部２２９から基準電圧ｒｅｆｓを供給され、供給された基準電圧ｒｅｆｓを用いてデータ信号を生成する。このようなデータ信号生成部２２７の詳細な構造は後述する。
ガンマ電圧部２２９は、複数の基準電圧ｒｅｆｓをデータ信号生成部２２７に供給する。このようなガンマ電圧部２２９は、データ駆動回路２２２の内部または外部に設けられる。
一方、本発明では、図４ｂのように、データ信号生成部２２７とデータ線Ｄ１ないしＤｉとの間に接続されるバッファ部２２８をさらに備えることができる。バッファ部２２８は、データ信号生成部２２７から供給されるデータ信号をデータ線Ｄ１ないしＤｉに伝達する。
図５は、図４ａ及び図４ｂに示されたデータ信号生成部を示す図である。
図５を参照すると、本発明の実施形態によるデータ信号生成部２２７は、それぞれのチャネル毎に設けられる第１ＤＡＣ３００、第２ＤＡＣ３０２及びデコーダ部３０４を備える。
第１ＤＡＣ３００は、レベルシフタ部２２６またはホールディングラッチ部２２５から供給されるデータの上位ビットに対応して、ガンマ電圧部２２９から供給される基準電圧ｒｅｆｓのうち第１基準電圧ｒｅｆ１及び第２基準電圧ｒｅｆ２を選択する。そして、第１ＤＡＣ３００は、第１ラインＬ１及び第２ラインＬ２を通して第１基準電圧ｒｅｆ１及び第２基準電圧ｒｅｆ２を第２ＤＡＣ３０２に供給する。つまり、第１ＤＡＣ３００は、データＤａｔａの上位３ビットのビット値に対応して、多数の基準電圧ｒｅｆｓのうち２つの基準電圧を抽出し、抽出された２つの基準電圧を第１基準電圧ｒｅｆ１及び第２基準電圧ｒｅｆ２として第２ＤＡＣ３０２に供給する。以後、説明の便宜上、第２基準電圧ｒｅｆ２の電圧値が第１基準電圧ｒｅｆ１の電圧値より低く設定されると仮定する。
第２ＤＡＣ３０２は、第１基準電圧ｒｅｆ１及び第２基準電圧ｒｅｆ２を複数の基準電圧に分圧する。そして、第２ＤＡＣ３０２は、データの下位３ビットに対応して、第１基準電圧ｒｅｆ１、第２基準電圧ｒｅｆ２及び分圧された電圧のいずれか１つの電圧をデータ信号として出力端子ｏｕｔに供給する。
デコーダ部３０４は、データの下位３ビットに対応して、第２ＤＡＣ３０２に含まれるスイッチのターンオン及びターンオフを制御する。ここで、デコーダ部３０４は、データの下位３ビットに対応して、第１ラインＬ１と第２ラインＬ２との間に抵抗値が可変的に制御されるようにスイッチのターンオン及びターンオフを制御する。
図６は、本発明の第１実施形態による第２ＤＡＣ３０２を示す図である。
図６を参照すると、本発明の実施形態による第２ＤＡＣ３０２は、第１ラインＬ１と第２ラインＬ２との間に設けられる第１分圧抵抗器Ｒ１１ないしＲ１８、第２分圧抵抗器Ｒ２１ないしＲ２８、第３分圧抵抗器Ｒ３１ないしＲ３８、第４分圧抵抗器Ｒ４１ないしＲ４８及び第５分圧抵抗器Ｒ５１ないしＴ５８を備える。なお、これらの分圧抵抗器で構成される部分を分圧抵抗器部という。
第１分圧抵抗器Ｒ１１ないしＲ１８は、第１ラインＬ１と第２ラインＬ２との間に直列に設けられ、第１基準電圧ｒｅｆ１と第２基準電圧ｒｅｆ２の電圧値を分圧する。ここで、第１基準電圧ｒｅｆ１及び第２基準電圧ｒｅｆ２が均等に分圧できるように、第１分圧抵抗器Ｒ１１ないしＲ１８それぞれの抵抗値は、等しく設定される。
そして、第１分圧抵抗器Ｒ１１ないしＲ１８と第１ラインＬ１との間には、第１スイッチＳＷ１が設けられる。このような第１スイッチＳＷ１は、常にターンオン状態を維持しながら第１ラインＬ１と第１分圧抵抗器Ｒ１１ないしＲ１８とを電気的に接続させる。このような第１スイッチＳＷ１は、以下説明する第２スイッチＳＷ２、第３スイッチＳＷ３、第４スイッチＳＷ４及び第５スイッチＳＷ５のターンオン抵抗値を補償するために設けられる。
第２分圧抵抗器Ｒ２１ないしＲ２８は、第１ラインＬ１と第２ラインＬ２との間で第１分圧抵抗器Ｒ１１ないしＲ１８と並列に設けられる。そして、第２分圧抵抗器Ｒ２１ないしＲ２８と第１ラインＬ１との間には、第２スイッチＳＷ２が設けられる。第２スイッチＳＷ２は、デコーダ部３０４から第１制御信号ＣＳ１が供給される時ターンオンされ、第２分圧抵抗器Ｒ２１ないしＲ２８と第１ラインＬ１とを電気的に接続させる。ここで、第２分圧抵抗器Ｒ２１ないしＲ２８が第１ラインＬ１と接続されると、第１ラインＬ１と第２ラインＬ２との間の抵抗値が第１分圧抵抗器Ｒ１１ないしＲ１８が設けられた場合より小さくなる。一方、第２分圧抵抗器Ｒ２１ないしＲ２８の数は、第１分圧抵抗器Ｒ１１ないしＲ１８の数と等しく設定される。
第３分圧抵抗器Ｒ３１ないしＲ３８は、第１ラインＬ１と第２ラインＬ２との間で第２分圧抵抗器Ｒ２１ないしＲ２８と並列に設けられる。そして、第３分圧抵抗器Ｒ３１ないしＲ３８と第１ラインＬ１との間には、第３スイッチＳＷ３が設けられる。第３スイッチＳＷ３は、デコーダ部３０４から第２制御信号ＣＳ２が供給される時ターンオンされる第３分圧抵抗器Ｒ３１ないしＲ３８と第１ラインＬ１とを電気的に接続させる。ここで、第３分圧抵抗器Ｒ３１ないしＲ３８が第１ラインＬ１と接続されると、第１ラインＬ１と第２ラインＬ２との間の抵抗値が第１分圧抵抗器Ｒ１１ないしＲ１８及び第２分圧抵抗器Ｒ２１ないしＲ２８が設けられた場合より小さくなる。一方、第３分圧抵抗器Ｒ３１ないしＲ３８の数は、第１分圧抵抗器Ｒ１１ないしＲ１８の数と等しく設定される。
第４分圧抵抗器Ｒ４１ないしＲ４８は、第１ラインＬ１と第２ラインＬ２との間で第３分圧抵抗器Ｒ３１ないしＲ３８と並列に設けられる。そして、第４分圧抵抗器Ｒ４１ないしＲ４８と第１ラインＬ１との間には、第４スイッチＳＷ４が設けられる。第４スイッチＳＷ４は、デコーダ部３０４から第３制御信号ＣＳ３が供給される時ターンオンされ、第４分圧抵抗器Ｒ４１ないしＲ４８と第１ラインＬ１とを電気的に接続させる。ここで、第４分圧抵抗器Ｒ４１ないしＲ４８が第１ラインＬ１と接続されると、第１ラインＬ１と第２ラインＬ２との間の抵抗値が第１分圧抵抗器Ｒ１１ないしＲ１８、第２分圧抵抗器Ｒ２１ないしＲ２８及び第３分圧抵抗器Ｒ３１ないしＲ３８が設けられた場合より小さくなる。一方、第４分圧抵抗器Ｒ４１ないしＲ４８の数は、第１分圧抵抗器Ｒ１１ないしＲ１８の数と等しく設定される。
第５分圧抵抗器Ｒ５１ないしＲ５８は、第１ラインＬ１と第２ラインＬ２との間で第４分圧抵抗器Ｒ４１ないしＲ４８と並列に設けられる。そして、第５分圧抵抗器Ｒ５１ないしＲ５８と第１ラインＬ１との間には、第５スイッチＳＷ５が設けられる。第５スイッチＳＷ５は、デコーダ部３０４から第４制御信号ＣＳ３が供給される時ターンオンされ、第５分圧抵抗器Ｒ５１ないしＲ５８と第１ラインＬ１とを電気的に接続させる。ここで、第５分圧抵抗器Ｒ５１ないしＲ５８が第１ラインＬ１と接続されると、第１ラインＬ１と第２ラインＬ２との間の抵抗値が第１分圧抵抗器Ｒ１１ないしＲ１８、第２分圧抵抗器Ｒ２１ないしＲ２８、第３分圧抵抗器Ｒ３１ないしＲ３８及び第４分圧抵抗器Ｒ４１ないしＲ４８が設けられた場合より小さくなる。一方、第５分圧抵抗器Ｒ５１ないしＲ５８の数は、第１分圧抵抗器Ｒ１１ないしＲ１８の数と等しく設定される。
本発明では、説明の便宜上、第１分圧抵抗器Ｒ１１ないしＲ１８と並列に４つの分圧抵抗器列Ｒ２１ないしＲ２８、Ｒ３１ないしＲ３８、Ｒ４１ないしＲ４８、Ｒ５１ないしＲ５８を示しているが、本発明はこれに限定されない。実際、本発明では、第１分圧抵抗器Ｒ１１ないしＲ１８と並列に位置するように、少なくとも１つの分圧抵抗器列が設けられる。
本発明の実施形態による第２ＤＡＣ３０２は、第１０スイッチＳＷ１１ないしＳ１８、第２０スイッチＳＷ２１ないしＳＷ２７、第３０スイッチＳＷ３１ないしＳＷ３７、第４０スイッチＳＷ４１ないしＳＷ４７及び第５０スイッチＳＷ５１ないしＳＷ５７をさらに備える。
第１０スイッチＳＷ１１ないしＳＷ１８は、第１分圧抵抗器Ｒ１１ないしＲ１８それぞれのノード毎に設けられ、第１分圧抵抗器Ｒ１１ないしＲ１８で分圧された電圧を出力端子ｏｕｔに供給する。
第１１スイッチＳＷ１１は、第１ノードＮ１と出力端子ｏｕｔとの間に設けられ、第２基準電圧ｒｅｆ２を出力端子ｏｕｔに供給する。第１２スイッチＳＷ１２は、第２ノードＮ２と出力端子ｏｕｔとの間に設けられ、２ノードＮ２の電圧値を出力端子ｏｕｔに供給する。第１３スイッチＳＷ１３は、第３ノードＮ３と出力端子ｏｕｔとの間に設けられ、第３ノードＮ３の電圧値を出力端子ｏｕｔに供給する。第１４スイッチＳＷ１４は、第４ノードＮ４と出力端子ｏｕｔとの間に設けられ、第４ノードＮ４の電圧値を出力端子ｏｕｔに供給する。第１５スイッチＳＷ１５は、第５ノードＮ５と出力端子ｏｕｔとの間に設けられ、第５ノードＮ５の電圧値を出力端子ｏｕｔに供給する。第１６スイッチＳＷ１６は、第６ノードＮ６と出力端子ｏｕｔとの間に設けられ、第６ノードＮ６の電圧値を出力端子ｏｕｔに供給する。第１７スイッチＳＷ１７は、第７ノードＮ７と出力端子ｏｕｔとの間に設けられ、第７ノードＮ７の電圧値を出力端子ｏｕｔに供給する。第１８スイッチＳＷ１８は、第８ノードＮ８と出力端子ｏｕｔとの間に設けられ、第８ノードＮ８の電圧値を出力端子ｏｕｔに供給する。
ここで、第１０スイッチＳＷ１１ないしＳＷ１８は、データの下位３ビットに対応して、デコーダ部３０４でターンオン及びターンオフが制御される。つまり、デコーダ部３０４は、データの下位ビットに対応して、第１０スイッチＳＷ１１ないしＳＷ１８のいずれか１つをターンオンさせることにより、所定の電圧値を出力端子ｏｕｔに供給する。そして、出力端子ｏｕｔに供給された電圧値は、データ信号として画素２４０に供給される。ここで、データ信号は、バッファ部２２８を経て画素２４０に供給されることもできる。
第２０スイッチＳＷ２１ないしＳＷ２７は、第１分圧抵抗器Ｒ１１ないしＲ１８それぞれのノードと第２分圧抵抗器Ｒ２１ないしＲ２８それぞれのノード毎に設けられる。このような第２０スイッチＳＷ２１ないしＳＷ２７は、デコーダ部３０４から供給される第１制御信号ＣＳ１に応答して第２スイッチＳＷ２と同時にターンオンされる。すると、第１分圧抵抗器Ｒ１１ないしＲ１８と第２分圧抵抗器Ｒ２１ないしＲ２８のそれぞれのノードが電気的に接続される。
第３０スイッチＳＷ３１ないしＳＷ３７は、第２分圧抵抗器Ｒ２１ないしＲ２８それぞれのノードと第３分圧抵抗器Ｒ３１ないしＲ３８それぞれのノード毎に設けられる。このような第３０スイッチＳＷ３１ないしＳＷ３７は、デコーダ部３０４から供給される第２制御信号ＣＳ２に応答して第３スイッチＳＷ３と同時にターンオンされる。すると、第２分圧抵抗器Ｒ２１ないしＲ２８と第３分圧抵抗器Ｒ３１ないしＲ３８のそれぞれのノードが電気的に接続される。
第４０スイッチＳＷ４１ないしＳＷ４７は、第３分圧抵抗器Ｒ３１ないしＲ３８それぞれのノードと第４分圧抵抗器Ｒ４１ないしＲ４８それぞれのノード毎に設けられる。このような第４０スイッチＳＷ４１ないしＳＷ４７は、デコーダ部３０４から供給される第３制御信号ＣＳ３に応答して第４スイッチＳＷ４と同時にターンオンされる。すると、第３分圧抵抗器Ｒ３１ないしＲ３８と第４分圧抵抗器Ｒ４１ないしＲ４８のそれぞれのノードが電気的に接続される。
第５０スイッチＳＷ５１ないしＳＷ５７は、第４分圧抵抗器Ｒ４１ないしＲ４８それぞれのノードと第５分圧抵抗器Ｒ５１ないしＲ５８それぞれのノード毎に設けられる。このような第５０スイッチＳＷ５１ないしＳＷ５７は、デコーダ部３０４から供給される第４制御信号ＣＳ４に応答して第５スイッチＳＷ５と同時にターンオンされる。すると、第４分圧抵抗器Ｒ４１ないしＲ４８と第５分圧抵抗器Ｒ５１ないしＲ５８のそれぞれのノードが電気的に接続される。
このような本発明の実施形態による第２ＤＡＣ３０２の動作過程を、表１と結びつけて詳細に説明する。
表１は、データＤａｔａの下位３ビットに対応して、デコーダ部３０４で制御するスイッチのターンオン及びターンオフを示す図である。
図６及び表１を結びつけて第２ＤＡＣ３０２の動作過程を詳細に説明すると、まず、「０００」の下位３ビットが入力される場合、デコーダ部３０４は、第１１スイッチＳ１１をターンオンさせる。すると、第１ノードＮ１に印加された第２基準電圧ｒｅｆ２が出力端子ｏｕｔに供給される。出力端子に供給された第２基準電圧ｒｅｆ２は、データ信号として画素２４０に供給される。ここで、第２基準電圧ｒｅｆ２が印加される場合、第１ラインＬ１と第２ラインＬ２との間は、第１分圧抵抗器Ｒ１１ないしＲ１８のみが接続されるため、高い抵抗値を有する。すなわち、第２基準電圧ｒｅｆ２を出力する場合、第１ラインＬ１と第２ラインＬ２との間の抵抗値が高く設定されるため、定電流による電圧降下を防止することができ、これにより、所望の電圧値を有するデータ信号を供給することができる。
「１００」の下位３ビットが入力される場合（すなわち、中間階調の電圧が出力される場合）、デコーダ部３０４は、第２スイッチＳＷ２、第３スイッチＳＷ３、第４スイッチＳＷ４、第５スイッチＳＷ５及び第１５スイッチＳＷ１５をターンオンさせる。
第２スイッチＳＷ２、第３スイッチＳＷ３、第４スイッチＳＷ４及び第５スイッチＳＷ４がターンオンされると、第２分圧抵抗器Ｒ２１ないしＲ２８、第３分圧抵抗器Ｒ３１ないしＲ３８、第４分圧抵抗器Ｒ４１ないしＲ４８及び第５分圧抵抗器Ｒ５１ないしＲ５８のそれぞれが第１分圧抵抗器Ｒ１１ないしＲ１８と並列に接続される。このように第２分圧抵抗器Ｒ２１ないしＲ２８、第３分圧抵抗器Ｒ３１ないしＲ３８、第４分圧抵抗器Ｒ４１ないしＲ４８及び第５分圧抵抗器Ｒ５１ないしＲ５８のそれぞれが第１分圧抵抗器Ｒ１１ないしＲ１８と並列に接続されると、第１ラインＬ１と第２ラインＬ２との間の抵抗値が、「０００」の下位３ビットが入力される場合より小さくなる。
一方、デコーダ部３０４は、第２スイッチＳＷ２と同時に第２０スイッチＳＷ２１ないしＳＷ２７をターンオンさせ、第３スイッチＳＷ３と同時に第３０スイッチＳＷ３１ないしＳＷ３７をターンオンさせる。そして、デコーダ部３０４は、第４スイッチＳＷ４と同時に第４０スイッチＳＷ４１ないしＳＷ４７をターンオンさせ、第５スイッチＳＷ５と同時に第５０スイッチＳＷ５１ないしＳＷ５７をターンオンさせる。すると、第１ないし第５分圧抵抗器Ｒ１１ないしＲ１８、Ｒ２１ないしＲ２８、Ｒ３１ないしＲ３８、Ｒ４１ないしＲ４８、Ｒ５１ないしＲ５８のそれぞれのノードが電気的に接続される。
第１５スイッチＳＷ１５がターンオンされると、第５ノードＮ５に印加された電圧値がデータ信号として出力端子ｏｕｔに供給される。すなわち、「１００」の下位３ビットが入力される場合、中間階調の電圧が出力端子ｏｕｔに供給される。ここで、中間階調の電圧が出力端子ｏｕｔに供給される時の第１ラインＬ１と第２ラインＬ２との間の抵抗値は、第２基準電圧ｒｅｆ２が出力される時より小さく設定される。このように第１ラインＬ２と第２ラインＬ２との間の抵抗値が小さく設定されると、データ信号として中間階調の電圧が出力される場合には、画素２４０に充電される充電速度が向上する。
一方、「０００」ないし「１００」の間における「００１」、「０１０」、「０１１」の階調を表現する時は、第１ラインＬ１と第２ラインＬ２との間の抵抗値が順次小さくなるように設定する。つまり、第２階調電圧ｒｅｆ２から中間階調にいくほど第１ラインＬ１と第２ラインＬ２との間の抵抗値を順次小さくなるように、設定しながら階調電圧を供給するようになる。つまり、下位３ビットに「００１」が入力される場合、デコーダ部３０４は、第２スイッチＳＷ２をターンオンし、第２分圧抵抗器Ｒ２１ないしＲ２８と第１分圧抵抗器Ｒ１１ないしＲ１８とを並列に接続させる。そして、下位３ビットに「０１０」が入力される場合、デコーダ部３０４は、第２スイッチＳＷ３及び第３スイッチＳＷ３をターンオンし、第１分圧抵抗器Ｒ１１ないしＲ１８、第２分圧抵抗器Ｒ２１ないしＲ２８及び第３分圧抵抗器Ｒ３１ないしＲ３８を並列に接続させる。また、下位３ビットに「０１１」が入力される場合、デコーダ部３０４は、第２スイッチＳＷ２、第３スイッチＳＷ３及び第４スイッチＳＷ４をターンオンし、第１分圧抵抗器Ｒ１１ないしＲ１８、第２分圧抵抗器Ｒ２１ないしＲ２８、第３分圧抵抗器Ｒ３１ないしＲ３８及び第４分圧抵抗器Ｒ４１ないしＲ４８を並列に接続させる。
同じく、デコーダ部３０４は、第１階調電圧ｒｅｆ１から中間階調にいくほど第１ラインＬ１と第２ラインＬ２との間の抵抗値が順次小さくなるように設定しながら階調電圧を供給する。
つまり、下位３ビットに「１１１」が入力される場合、デコーダ部３０４は、第２スイッチＳＷ２をターンオンし、第２分圧抵抗器Ｒ２１ないしＲ２８と第１分圧抵抗器Ｒ１１ないしＲ１８とを並列に接続させる。そして、下位３ビットに「１１０」が入力される場合、デコーダ部３０４は、第２スイッチＳＷ２及び第３スイッチＳＷ３をターンオンし、第１分圧抵抗器Ｒ１１ないしＲ１８、第２分圧抵抗器Ｒ２１ないしＲ２８及び第３分圧抵抗器Ｒ３１ないしＲ３８を並列に接続させる。また、下位３ビットに「１０１」が入力される場合、デコーダ部３０４は、第２スイッチＳＷ２、第３スイッチＳＷ３及び第４スイッチＳＷ４をターンオンし、第１分圧抵抗器Ｒ１１ないしＲ１８、第２分圧抵抗器Ｒ２１ないしＲ２８、第３分圧抵抗器Ｒ３１ないしＲ３８及び第４分圧抵抗器Ｒ４１ないしＲ４８を並列に接続させる。
図７は、本発明の第２実施形態による第２ＤＡＣを示す図である。図７において、図６と同様の構成については、詳細な説明を省略する。
図７を参照すると、本発明の第２実施形態による第２ＤＡＣ３０２における第１スイッチＳＷ１は、第１分圧抵抗器Ｒ１１ないしＲ１８と第２ラインＬ２との間に位置し、第２スイッチＳＷ２は、第２分圧抵抗器Ｒ２１ないしＲ２８と第２ラインＬ２との間に位置する。そして、第３スイッチＳＷ３は、第３分圧抵抗器Ｒ３１ないしＲ３８と第２ラインＬ２との間に位置し、第４スイッチＳＷ４は、第４分圧抵抗器Ｒ４１ないしＲ４８と第２ラインＬ２との間に位置する。また、第５スイッチＳＷ５は、第５分圧抵抗器Ｒ５１ないしＲ５８と第２ラインＬ２との間に位置する。このような本発明の第２実施形態では、第１ないし第５スイッチＳＷ１ないしＳＷ５の設置位置が変更されるだけで、駆動過程を、図６に示された本発明の第１実施形態による第２ＤＡＣ３０２と同様に設定される。
このように、本発明によると、駆動能力を有し、かつ、電圧降下のないデータ信号を生成することができ、このようなデータ信号を画素に供給することにより、有機発光表示装置の画質の向上を実現できる。
前記発明の詳細な説明と図面は、本発明の例示的なものであって、これは、単に本発明を説明するための目的で使用されたものであり、意味の限定や特許請求の範囲に記載された本発明の範囲を制限するものではない。そのため、以上説明した内容を通じて、当業者なら本発明の技術思想を逸脱しない範囲で多様な変更及び修正が可能であることは明らかである。したがって、本発明の技術的な保護範囲は、明細書の詳細な説明に記載された内容に限定されるのではなく、特許請求の範囲により決定されなければならない。
従来のディジタル−アナログ変換部を示す図である。 図１に示された分圧抵抗器の抵抗値が小さくなる時の定電流による電圧降下を示す図である。 本発明の実施形態による有機発光表示装置を示す図である。 図３に示されたデータ駆動回路を詳細に示すブロック図である。 図３に示されたデータ駆動回路を詳細に示すブロック図である。 図４に示されたデータ信号生成部を示す図である。 図５に示された第２ディジタル−アナログ変換部の第１実施形態を示す図である。 図５に示された第２ディジタル−アナログ変換部の第２実施形態を示す図である。
符号の説明
２、３００、３０２ ＤＡＣ、
２１０ 走査駆動部、
２２０ データ駆動部、
２２２ データ駆動回路、
２２３ シフトレジスタ部、
２２４ サンプリングラッチ部、
２２５ ホールディングラッチ部、
２２６ レベルシフタ部、
２２７ データ信号生成部、
２２８ バッファ部、
２２９ ガンマ電圧部、
２３０ 画素部、
２４０ 画素、
２５０ タイミング制御部。

Claims (12)

  1. 出力する階調電圧を決定するデータの上位ビットに対応して、外部から供給される多数の基準電圧のうち２つの基準電圧を選択して第１ライン及び第２ラインに供給するための第１ディジタル−アナログ変換部と、
    前記第１ディジタル−アナログ変換部と前記第１ライン及び第２ラインで接続され前記階調電圧を出力端子から出力する第２ディジタル−アナログ変換部と、
    前記第２ディジタル−アナログ変換部に含まれ、前記第１ライン及び第２ラインの間に設けられ、前記２つの基準電圧を分圧して複数の階調電圧を生成するための分圧抵抗器を複数有する分圧抵抗器部と、
    前記第２ディジタル−アナログ変換部に含まれ、前記第１ライン及び第２ラインのいずれか１つと前記少なくとも１つの分圧抵抗器間、及び、前記分圧抵抗器を構成する複数の抵抗器間であって同じ階調を出力する前記抵抗器間の、それぞれの間に設けられる第一スイッチ群と、
    前記第２ディジタル−アナログ変換部に含まれ、各分圧抵抗器それぞれのノードと前記出力端子との間に位置し、いずれか一つがターンオンすることで前記複数の階調電圧のうちのいずれかを前記出力端子から出力させる第二スイッチ群と、
    前記データの下位ビットに対応して、前記第一スイッチ群および前記第二スイッチ群のターンオン及びターンオフを制御するためのデコーダ部と、を備え、
    前記デコーダ部は、前記第一スイッチ群をなすスイッチのターンオンさせる前記スイッチの数を多くすることで、少なくとも前記第１基準電圧および前記第２基準電圧から中間の階調の電圧にいくほど前記第１ライン及び第２ラインの間の抵抗値が小さくなるように、前記第一スイッチ群および前記第二スイッチ群を制御し、前記第２ディジタル−アナログ変換部から前記階調電圧を出力させることを特徴とする有機発光表示装置用データ駆動部。
  2. 前記分圧抵抗器部は、
    前記第１ライン及び第２ラインの間に位置する第１分圧抵抗器、第２分圧抵抗器、第３分圧抵抗器、第４分圧抵抗器及び第５分圧抵抗器を備えることを特徴とする請求項１に記載の有機発光表示装置用データ駆動部。
  3. 前記第一スイッチ群は、
    前記第１ライン及び第２ラインのいずれか１つと前記第１分圧抵抗器との間に位置し、常時ターンオンさせた状態にある第１スイッチと、
    前記第１ライン及び第２ラインのいずれか１つと前記第２分圧抵抗器との間に位置する第２スイッチと、
    前記第１ライン及び第２ラインのいずれか１つと前記第３分圧抵抗器との間に位置する第３スイッチと、
    前記第１ライン及び第２ラインのいずれか１つと前記第４分圧抵抗器との間に位置する第４スイッチと、
    前記第１ライン及び第２ラインのいずれか１つと前記第５分圧抵抗器との間に位置する第５スイッチとを備えることを特徴とする請求項２に記載の有機発光表示装置用データ駆動部。
  4. 前記第一スイッチ群は、
    前記第１分圧抵抗器それぞれのノードと前記第２分圧抵抗器それぞれのノード毎に設けられ、前記第２スイッチと同時にターンオンされる第２０スイッチと、
    前記第２分圧抵抗器それぞれのノードと前記第３分圧抵抗器それぞれのノード毎に設けられ、前記第３スイッチと同時にターンオンされる第３０スイッチと、
    前記第３分圧抵抗器それぞれのノードと前記第４分圧抵抗器それぞれのノード毎に設けられ、前記第４スイッチと同時にターンオンされる第４０スイッチと、
    前記第４分圧抵抗器それぞれのノードと前記第５分圧抵抗器それぞれのノード毎に設けられ、前記第５スイッチと同時にターンオンされる第５０スイッチとをさらに備えることを特徴とする請求項３に記載の有機発光表示装置用データ駆動部。
  5. 前記第２分圧抵抗器、第３分圧抵抗器、第４分圧抵抗器及び第５分圧抵抗器のそれぞれに含まれる抵抗器の数は、前記第１分圧抵抗器に含まれる抵抗器の数と等しく設定されることを特徴とする請求項２に記載の有機発光表示装置用データ駆動部。
  6. 外部から供給されるタイミング信号を基に順次サンプリング信号を作成し、供給するためのシフトレジスタ部と、
    前記サンプリング信号に応答して前記データを保存するためのサンプリングラッチ部と、
    前記サンプリングラッチ部に保存されたデータを、外部から供給されるタイミング制御信号に対応して保存するためのホールディングラッチ部と、
    前記ホールディングラッチ部から前記データを供給され、前記データ信号を生成するためのデータ信号生成部とを備え、
    前記データ信号生成部それぞれのチャネルには、前記第１ディジタル−アナログ変換部及び第２ディジタル−アナログ変換部が備えられることを特徴とする請求項１に記載の有機発光表示装置用データ駆動部。
  7. 前記ホールディングラッチ部と前記データ信号生成部との間に位置し、前記データの電圧レベルを上昇させるためのレベルシフタ部と、
    前記データ信号生成部から前記データ信号を供給されるバッファ部とをさらに備えることを特徴とする請求項６に記載の有機発光表示装置用データ駆動部。
  8. 走査線及びデータ線と接続される複数の画素を含む画素部と、
    前記走査線を駆動するための走査駆動部と、
    前記データ線を駆動するためのデータ駆動部とを含み、
    前記データ駆動部は、
    前記データ線に出力する階調電圧を決定するデータの上位ビットに対応して、外部から供給される多数の基準電圧のうち２つの基準電圧を選択して第１ライン及び第２ラインに供給するための第１ディジタル−アナログ変換部と、
    前記第１ディジタル−アナログ変換部に含まれ、前記第１ライン及び第２ラインで接続され前記階調電圧を出力端子から出力する第２ディジタル−アナログ変換部と、
    前記第２ディジタル−アナログ変換部に含まれ、前記第１ライン及び第２ラインの間に設けられ、前記２つの基準電圧を分圧して複数の前記階調電圧を生成するための分圧抵抗器を複数有する分圧抵抗器部と、
    前記第２ディジタル−アナログ変換部に含まれ、前記第１ライン及び第２ラインのいずれか１つと前記少なくとも１つの分圧抵抗器間、及び、前記分圧抵抗器を構成する複数の抵抗器間であって同じ階調を出力する前記抵抗器間の、それぞれの間に設けられる第一スイッチ群と、
    前記第２ディジタル−アナログ変換部に含まれ、各分圧抵抗器と前記出力端子との間に接続され、前記デコーダ部の制御によりいずれか一つがターンオンすることで前記複数の階調電圧のうちのいずれかを前記出力端子から出力させる第二スイッチ群と、
    前記データの下位ビットに対応して、前記第一スイッチ群および前記第二スイッチ群のターンオン及びターンオフを制御するためのデコーダ部と、を備え、
    前記デコーダ部は、前記第一スイッチ群をなすスイッチのターンオンさせる前記スイッチの数を多くすることで、少なくとも前記第１基準電圧および前記第２基準電圧から中間の階調の電圧にいくほど前記第１ライン及び第２ラインの間の抵抗値が小さくなるように、前記第一スイッチ群および第二スイッチ群を制御し、前記第２ディジタル−アナログ変換部から前記階調電圧を出力させることを特徴とする有機発光表示装置。
  9. 前記分圧抵抗器部は、
    前記第１ライン及び第２ラインの間に位置する第１分圧抵抗器、第２分圧抵抗器、第３分圧抵抗器、第４分圧抵抗器及び第５分圧抵抗器を備えることを特徴とする請求項８に記載の有機発光表示装置。
  10. 前記第一スイッチ群は、
    前記第１ライン及び第２ラインのいずれか１つと前記第１分圧抵抗器との間に位置し、常時ターンオンさせた状態にある第１スイッチと、
    前記第１ライン及び第２ラインのいずれか１つと前記第２分圧抵抗器との間に位置する第２スイッチと、
    前記第１ライン及び第２ラインのいずれか１つと前記第３分圧抵抗器との間に位置する第３スイッチと、
    前記第１ライン及び第２ラインのいずれか１つと前記第４分圧抵抗器との間に位置する第４スイッチと、
    前記第１ライン及び第２ラインのいずれか１つと前記第５分圧抵抗器との間に位置する第５スイッチとを備えることを特徴とする請求項９に記載の有機発光表示装置。
  11. 前記第一スイッチ群は、
    前記第１分圧抵抗器それぞれのノードと前記第２分圧抵抗器それぞれのノード毎に設けられ、前記第２スイッチと同時にターンオンされる第２０スイッチと、
    前記第２分圧抵抗器それぞれのノードと前記第３分圧抵抗器それぞれのノード毎に設けられ、前記第３スイッチと同時にターンオンされる第３０スイッチと、
    前記第３分圧抵抗器それぞれのノードと前記第４分圧抵抗器それぞれのノード毎に設けられ、前記第４スイッチと同時にターンオンされる第４０スイッチと、
    前記第４分圧抵抗器それぞれのノードと前記第５分圧抵抗器それぞれのノード毎に設けられ、前記第５スイッチと同時にターンオンされる第５０スイッチとをさらに備えることを特徴とする請求項１０に記載の有機発光表示装置。
  12. 階調電圧を生成するためのデータの上位ビットに対応して、複数の基準電圧のうち２つの基準電圧を第１ライン及び第２ラインに供給する第１段階と、
    前記２つの基準電圧を分圧して複数の階調電圧を生成するための分圧抵抗器を複数有する分圧抵抗器部と、前記第１ライン及び第２ラインのいずれか１つと前記少なくとも１つの分圧抵抗器間、及び、前記分圧抵抗器を構成する複数の抵抗器間であって同じ階調を出力する前記抵抗器間の、それぞれの間に接続される第一スイッチ群と、各分圧抵抗器と出力端子との間に接続され、いずれか一つがターンオンすることで前記複数の階調電圧のうちのいずれかを前記出力端子から出力させる第二スイッチ群と、を備え、前記データの下位ビットに対応して、前記第一スイッチ群および前記第二スイッチ郡を切り替えることで前記第１ライン及び第２ラインの間の抵抗値を調節しながら前記階調電圧を出力する第２段階と、を含み、
    前記第２段階では、前記第一スイッチ群をなすスイッチのターンオンさせる前記スイッチの数を多くすることで、少なくとも前記第１基準電圧および前記第２基準電圧のいずれかから中間の階調の階調電圧にいくほど前記第１ライン及び第２ラインの間の抵抗値が小さく設定するように前記第一スイッチ群および第二スイッチ郡を切り替えることを特徴とする有機発光表示装置の駆動方法。
JP2006233264A 2005-12-21 2006-08-30 データ駆動部及びこれを用いた有機発光表示装置とその駆動方法 Expired - Fee Related JP4754442B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050127233A KR100671659B1 (ko) 2005-12-21 2005-12-21 데이터 구동부 및 이를 이용한 유기 발광 표시장치와 그의구동방법
KR10-2005-0127233 2005-12-21

Publications (2)

Publication Number Publication Date
JP2007171918A JP2007171918A (ja) 2007-07-05
JP4754442B2 true JP4754442B2 (ja) 2011-08-24

Family

ID=37882271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006233264A Expired - Fee Related JP4754442B2 (ja) 2005-12-21 2006-08-30 データ駆動部及びこれを用いた有機発光表示装置とその駆動方法

Country Status (7)

Country Link
US (1) US7884783B2 (ja)
EP (1) EP1801774B1 (ja)
JP (1) JP4754442B2 (ja)
KR (1) KR100671659B1 (ja)
CN (1) CN100514416C (ja)
DE (1) DE602006014788D1 (ja)
TW (1) TWI357051B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100815754B1 (ko) 2006-11-09 2008-03-20 삼성에스디아이 주식회사 구동회로 및 이를 이용한 유기전계발광표시장치
KR100836437B1 (ko) * 2006-11-09 2008-06-09 삼성에스디아이 주식회사 데이터구동부 및 그를 이용한 유기전계발광표시장치
KR100876276B1 (ko) * 2007-10-29 2008-12-26 삼성모바일디스플레이주식회사 유기 전계 발광 표시 장치
KR100893473B1 (ko) * 2008-02-28 2009-04-17 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
JP2010160369A (ja) * 2009-01-09 2010-07-22 Nippon Seiki Co Ltd 有機ｅｌ表示装置
US8310421B2 (en) 2010-01-06 2012-11-13 Qualcomm Mems Technologies, Inc. Display drive switch configuration
CN102903331B (zh) * 2012-10-23 2015-05-20 中国科学院微电子研究所 一种硅基有机发光二极管像素驱动电路
KR102197026B1 (ko) * 2014-02-25 2020-12-31 삼성디스플레이 주식회사 유기전계발광 표시장치
TWI517120B (zh) * 2014-04-24 2016-01-11 瑞鼎科技股份有限公司 源極驅動電路及電阻重整方法
EP3538536A4 (en) * 2016-11-09 2020-05-13 Healthtell Inc. PRE-ASSEMBLED, PROTECTED, CHEMICALLY STABLE, CHEMOSELECTIVE LEFT
CA3043329A1 (en) 2016-11-09 2018-05-17 Healthtell Inc. Coatings with tunable amine density
WO2019134103A1 (en) 2018-01-05 2019-07-11 Texas Instruments Incorporated Digital-to-Analog Converter System
CN109658896B (zh) * 2019-02-25 2021-03-02 京东方科技集团股份有限公司 一种伽马电压生成电路、驱动电路以及显示装置
JP2020154230A (ja) * 2019-03-22 2020-09-24 株式会社Ｊｖｃケンウッド 液晶表示装置及びその製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0398317A (ja) * 1989-09-12 1991-04-23 Nissan Motor Co Ltd Ｄ／ａ変換器の抵抗ラダー
US5059978A (en) * 1990-12-20 1991-10-22 Vlsi Technology, Inc. Resistor-string digital to analog converters with auxiliary coarse ladders
US5389872A (en) * 1993-04-21 1995-02-14 Medtronic, Inc. Signal processing system and method of reducing switch error attributable to switch impedances
KR100343513B1 (ko) * 1993-07-29 2003-05-27 히다찌디바이스엔지니어링 가부시기가이샤 액정구동방법과액정표시장치
JP2004029845A (ja) 1993-07-29 2004-01-29 Hitachi Displays Ltd 液晶駆動方法と液晶表示装置
US5703588A (en) * 1996-10-15 1997-12-30 Atmel Corporation Digital to analog converter with dual resistor string
EP0915361A4 (en) * 1997-04-22 1999-12-22 Matsushita Electric Ind Co Ltd DRIVER CIRCUIT FOR ACTIVE MATRIX LIQUID CRYSTAL DISPLAY
JPH11202299A (ja) * 1998-01-16 1999-07-30 Mitsubishi Electric Corp 液晶ディスプレイ装置
US6037889A (en) * 1998-03-02 2000-03-14 Hewlett-Packard Company Method to enhance the speed and improve the integral non-linearity matching of multiple parallel connected resistor string based digital-to-analog converters
KR100508038B1 (ko) * 1998-03-12 2005-11-03 삼성전자주식회사 계조 전압을 조절하는 액정 표시 장치용 구동회로
KR20000019778A (ko) * 1998-09-15 2000-04-15 윤종용 사다리 구조의 저항열을 갖는 디지털-아날로그 변환기
TW521223B (en) * 1999-05-17 2003-02-21 Semiconductor Energy Lab D/A conversion circuit and semiconductor device
JP2001036408A (ja) 1999-05-17 2001-02-09 Semiconductor Energy Lab Co Ltd Ｄ／ａ変換回路および半導体装置
JP2002141803A (ja) * 2000-10-31 2002-05-17 Fujitsu Ltd Ｄ／ａ変換装置
JP2003114415A (ja) * 2001-10-05 2003-04-18 Sony Corp 画像表示装置及び画像表示方法
US7456810B2 (en) * 2001-10-26 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and driving method thereof
KR20040062052A (ko) 2002-12-31 2004-07-07 엘지.필립스 엘시디 주식회사 액정표시장치의 데이터 구동회로
JP3920860B2 (ja) * 2003-03-07 2007-05-30 三洋電機株式会社 画像表示装置の信号線駆動回路
US20040174355A1 (en) * 2003-03-07 2004-09-09 Sanyo Electric Co., Ltd. Signal line drive circuit in image display apparatus
JP2005037746A (ja) * 2003-07-16 2005-02-10 Mitsubishi Electric Corp 画像表示装置
JP4158658B2 (ja) * 2003-09-10 2008-10-01 セイコーエプソン株式会社 表示ドライバ及び電気光学装置
JP3955298B2 (ja) * 2003-12-25 2007-08-08 松下電器産業株式会社 抵抗分圧回路、およびこの抵抗分圧回路を使用した液晶駆動装置ならびに液晶表示装置
KR100606442B1 (ko) 2004-06-04 2006-08-01 엘지.필립스 엘시디 주식회사 액정표시장치의 구동부 및 그 구동방법
JP2006017858A (ja) * 2004-06-30 2006-01-19 Sharp Corp 階調表示基準電圧発生回路およびそれを用いた液晶駆動装置
JP3969422B2 (ja) * 2004-12-27 2007-09-05 セイコーエプソン株式会社 基準電圧発生回路、表示駆動回路及び表示装置
KR100671648B1 (ko) * 2005-12-08 2007-01-19 삼성에스디아이 주식회사 데이터 구동부 및 이를 이용한 유기 발광 표시장치와 그의구동방법

Also Published As

Publication number Publication date
DE602006014788D1 (de) 2010-07-22
CN100514416C (zh) 2009-07-15
US7884783B2 (en) 2011-02-08
EP1801774B1 (en) 2010-06-09
EP1801774A2 (en) 2007-06-27
US20070139313A1 (en) 2007-06-21
CN1987969A (zh) 2007-06-27
KR100671659B1 (ko) 2007-01-19
JP2007171918A (ja) 2007-07-05
TW200725557A (en) 2007-07-01
TWI357051B (en) 2012-01-21
EP1801774A3 (en) 2008-04-23

Similar Documents

Publication Publication Date Title
JP4754442B2 (ja) データ駆動部及びこれを用いた有機発光表示装置とその駆動方法
US10192491B2 (en) Data driver, organic light emitting display device using the same, and method of driving the organic light emitting display device
EP1796071B1 (en) Data driver, organic light emitting display, and method of driving the same
KR100889681B1 (ko) 유기전계발광 표시장치 및 그의 구동방법
KR100889680B1 (ko) 유기전계발광 표시장치 및 그의 구동방법
KR100613091B1 (ko) 데이터 집적회로 및 이를 이용한 발광 표시장치와 그의구동방법
KR100671648B1 (ko) 데이터 구동부 및 이를 이용한 유기 발광 표시장치와 그의구동방법
JP4535441B2 (ja) データ集積回路およびこれを用いる発光表示装置とその駆動方法
KR100857676B1 (ko) 디지털-아날로그 변환기 및 이를 이용한 데이터 구동부와평판 표시장치
KR100613093B1 (ko) 데이터 집적회로 및 이를 이용한 발광 표시장치
KR100604067B1 (ko) 버퍼 및 이를 이용한 데이터 집적회로와 발광 표시장치
KR100698704B1 (ko) 데이터 구동부 및 이를 이용한 유기전계발광 표시장치
KR100688820B1 (ko) 데이터 집적회로와 이를 이용한 발광 표시장치
KR100700843B1 (ko) 전압 조절부와 이를 이용한 발광 표시장치의 구동방법
KR100613094B1 (ko) 데이터 집적회로 및 이를 이용한 발광 표시장치

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110525

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4754442

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees