JP2006017858A

JP2006017858A - 階調表示基準電圧発生回路およびそれを用いた液晶駆動装置

Info

Publication number: JP2006017858A
Application number: JP2004193521A
Authority: JP
Inventors: Kikuji Sakano; 喜久次坂野; Masashi Katsuya; 昌史勝谷
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2004-06-30
Filing date: 2004-06-30
Publication date: 2006-01-19

Abstract

【課題】液晶材料や液晶パネル等の特性に応じてγ補正特性を変更でき、簡単な構成で製造コストを増加させることなく少ない調整レベル数に対応できる階調表示基準電圧発生回路を提供する。
【解決手段】基準電圧用ラダー抵抗回路ＬＲ1の直列に接続された各抵抗素子Ｒ01〜Ｒ71による抵抗分割を用いて複数の異なる基準電圧Ｖ0〜Ｖ63を生成する。上記抵抗素子Ｒ01〜Ｒ71に夫々が対応する抵抗素子Ｒ02〜Ｒ72が直列に接続された第１調整用ラダー抵抗回路ＬＲ2を備え、その各抵抗素子Ｒ02〜Ｒ72の両端が、対応する各抵抗素子Ｒ01〜Ｒ71の両端にスイッチ回路４２を介して夫々接続される。上記抵抗素子Ｒ02〜Ｒ72に夫々が対応する抵抗素子Ｒ03〜Ｒ73が直列に接続された第２調整用ラダー抵抗回路ＬＲ3を備え、その各抵抗素子Ｒ03〜Ｒ73の両端が、対応する抵抗素子Ｒ02〜Ｒ72の両端にスイッチ回路４３を介して夫々接続される。
【選択図】図２

Description

この発明は、液晶駆動装置等に用いられる階調表示基準電圧発生回路、および、それを用いた液晶駆動装置に関する。

液晶駆動装置に用いられる階調表示基準電圧発生回路は、２つの電圧の中間電圧を作る回路である。例えば、アクティブマトリックス方式の液晶表示装置における液晶駆動部等では、抵抗分割を用いて中間電圧が作られる。そして、抵抗分割用の抵抗には、γ補正と呼ばれる抵抗比を持たせており、この抵抗比の比率に応じて液晶材料の光学特性を補正し、より自然な階調表示を実現している。

以下に、上記階調表示基準電圧発生回路を備えた液晶表示装置の構成、その液晶表示装置におけるＴＦＴ(薄膜トランジスタ)方式の液晶パネルの構成、その液晶駆動波形、および、そのソースドライバの構成について説明する。

図６は、アクティブマトリックス方式の代表例であるＴＦＴ方式の液晶表示装置のブロック構成を示している。この液晶表示装置は、液晶表示部とそれを駆動する液晶駆動回路(液晶駆動部)とに分かれる。上記液晶表示部は、ＴＦＴ方式の液晶パネル１０１を有している。そして、液晶パネル１０１内には、液晶表示素子(図示せず)と後に詳述する対向電極(共通電極) １０２とが設けられている。

一方、上記液晶駆動回路には、ＩＣ(集積回路)からなるソースドライバ部１０３およびゲートドライバ部１０４と、コントローラ１０５と、液晶駆動電源６が搭載されている。そして、コントローラ１０５は、ソースドライバ部１０３に表示データＤおよび制御信号Ｓ1を入力する一方、ゲートドライバ部１０４には制御信号Ｓ2を入力する。また、ソースドライバ部１０３およびゲートドライバ部１０４に水平同期信号(図示せず)を入力する。

上記構成において、外部から入力された表示データは、コントローラ１０５を介してデジタル信号である表示データＤとしてソースドライバ部１０３に入力される。そうすると、ソースドライバ部１０３は、入力された表示データＤを時分割して第１ソースドライバＳＤ11〜第ｎソースドライバＳＤ1nにラッチし、その後、水平同期信号に同期してＤ／Ａ変換する。そして、時分割された表示データＤをＤ／Ａ変換して得られた階調表示用のアナログ電圧(以下、階調表示電圧と言う)を、ソース信号ライン(図示せず)を介して、液晶パネル１０１内における対応する上記液晶表示素子に出力する。

図７は、上記液晶パネル１０１の構成を示している。この液晶パネル１０１には、画素電極１１、画素容量１２、画素電極１１への電圧印加をオンオフ制御するＴＦＴ１３、ソース信号ライン１４、ゲート信号ライン１５、対向電極１６(図６における対向電極２に相当)が設けられている。ここで、画素電極１１,画素容量１２およびＴＦＴ１３によって１画素分の液晶表示素子Ａが構成される。

上記ソース信号ライン１４には、図６におけるソースドライバ部１０３から、表示対象画素の明るさに応じた上記階調表示電圧が与えられる。一方、ゲート信号ライン１５には、ゲートドライバ部１０４から、列方向に並んだＴＦＴ１３を順次オンするような走査信号が与えられる。そして、オン状態のＴＦＴ１３を介して、上記ＴＦＴ１３のドレインに接続された画素電極１１にソース信号ライン１４の階調表示電圧が印加され、上記対向電極１６との間の画素容量１２に蓄積される。こうして、液晶の光透過率が上記階調表示電圧に応じて変化されて、画素表示が行われるのである。

図８および図９に、液晶駆動波形の一例を示している。図８および図９において、２１,２５はソースドライバ部１０３(図６に示す)の駆動波形であり、２２,２６はゲートドライバ部１０４の駆動波形である。また、２３,２７は対向電極１６の電位であり、２４,２８は画素電極１１の電圧波形である。ここで、液晶材料に印加される電圧は、画素電極１１と対向電極１６との電位差であり、図中においては斜線で示している。

例えば、図８の場合は、上記ゲートドライバ部１０４(図６に示す)の駆動波形２２のレベルが「Ｈ」の期間だけＴＦＴ１３(図７に示す)がオンし、ソースドライバ部１０３(図６に示す)の駆動波形２１と対向電極１６の電位２３との差の電圧が画素電極１１に印加される。その後、ゲートドライバ部１０４の駆動波形２２のレベルは「Ｌ」となり、ＴＦＴ１３はオフ状態となる。その場合に、画素には画素容量１２が存在するために、上述の電圧が維持されるのである。

図９の場合も同様である。但し、図８と図９とは液晶材料に印加される電圧が異なる場合を示しており、図８の場合は、図９の場合と比べて印加電圧が高くなっている。このように、液晶材料に印加する電圧をアナログ電圧として変化させることによって、液晶の光透過率をアナログ的に変え、多階調表示を実現するのである。尚、表示可能な階調数は、液晶材料に印加されるアナログ電圧の選択肢の数によって決定される。

図１０は、図６に示す第１〜第ｎソースドライバＳＤ11〜ＳＤ1nのうちの１つのブロック図を示している。入力されたデジタル信号の表示データＤは、Ｒ(赤),Ｇ(緑),Ｂ(青)の表示データ(ＤＲ,ＤＧ,ＤＢ)を有している。そして、この表示データＤは、一旦入力ラッチ回路３１にラッチされた後、コントローラ１０５(図６に示す)から制御信号Ｓ1(スタートパルスＳＰおよびクロックＣＫ)によってシフトするシフトレジスタ３２の動作に合わせて、時分割によってサンプリングメモリ３３に記憶される。その後、コントローラ１０５からの水平同期信号(図示せず)に基づいてホールドメモリ３４に一括転送される。尚、Ｓはカスケード出力である。

図１０に示す階調表示基準電圧発生回路３９は、外部基準電圧発生回路(図６における液晶駆動電源６に相当)から供給される電圧ＶＲに基づいて、各レベルの基準電圧を発生する。ホールドメモリ３４のデータは、レベルシフタ回路３５を介してＤ／Ａ変換回路(デジタル−アナログ変換回路)３６に送出され、階調表示基準電圧発生回路３９からの各レベルの基準電圧に基づいてアナログ電圧に変換される。そして、出力回路３７によって、液晶駆動電圧出力端子３８から、上記階調表示電圧として、各液晶表示素子Ａ(図７に示す)のソース信号ライン１４に出力されるのである。すなわち、上記基準電圧のレベル数が上記表示可能な階調数となるのである。

図１１に、上述のような複数の基準電圧を発生して中間電圧を生成する階調表示基準電圧発生回路３９の構成を示している。尚、図１１における階調表示基準電圧発生回路３９は、６４通りの基準電圧を発生するようにしている。

この階調表示基準電圧発生回路３９は、Ｖ0,Ｖ8,Ｖ16,Ｖ24,Ｖ32,Ｖ40,Ｖ48,Ｖ56およびＶ63で表わされる９個の中間調電圧入力端子と、γ補正のための抵抗比を持たせた抵抗素子Ｒ０〜Ｒ７と、各抵抗素子Ｒ０〜Ｒ７の両端間に直列に７乃至８個ずつ接続された合計６３個の抵抗(図示せず)で構成されている。このように、γ補正と呼ばれる抵抗比をソースドライバ部３に内蔵し、上記階調表示電圧に変換するための液晶駆動出力電圧に折れ線特性を持たせるようにしている。したがって、上記抵抗比の比率により液晶材料の光学特性を補正することによって、液晶材料の光学特性に合わせた自然な階調表示を行うことができる。尚、従来の階調表示基準電圧発生回路３９における液晶駆動出力電圧の特性例を図１２に示している。図１２において、横軸は階調表示データ(デジタル入力)を表し、縦軸は液晶駆動出力電圧(アナログ電圧)を表している。

しかしながら、上記従来の階調表示基準電圧発生回路３９においては、以下のような問題がある。すなわち、最適なγ補正特性(図１２に示す液晶駆動出力電圧の折れ線特性)は、液晶材料の種類や液晶パネルの画素数によって異なり、液晶モジュール毎に異なる。一方、ソースドライバ部１０３に内蔵される階調表示基準電圧発生回路３９の抵抗分割比は、ソースドライバ部１０３の設計段階において決定されている。したがって、適用する液晶モジュールの液晶材料の種類や液晶パネルの画素数に応じてγ補正特性を変更する場合には、その都度ソースドライバ部１０３を作り換えなければならないと言う問題がある。

尚、上記外部基準電圧発生回路から中間調電圧入力端子Ｖ0〜Ｖ63に供給される複数の中間調電圧を調整する基準電圧調整手段を設けて、この基準電圧調整手段によって各中間調電圧入力端子Ｖ0〜Ｖ63に供給される中間調電圧を調整する方法も考えられる。しかしながら、上記基準電圧調整手段を設けることによって端子数が増加したり回路規模が大きくなったりして、製造コストが増加するという問題がある。

そこで、製造コストを増加させることなく液晶材料や液晶パネルの特性に応じてγ補正特性を変更できる階調表示基準電圧発生回路が本出願人により提案されている(特開２００１−１６６７５１公報(特許文献１)および特開２００３−２８０６１５公報(特許文献２)参照)。

上記階調表示基準電圧発生回路は、複数レベルの基準電圧を生成する基準電圧生成回路と、外部からの調整用データに基づいて上記基準電圧を調整する調整回路を備えた階調表示基準電圧発生回路である(特許文献１参照)。また、不揮発性メモリーに蓄えたデータにより複数レベルの基準電圧を生成する基準電圧生成回路の選択を行なう階調表示基準電圧発生回路である(特許文献２参照)。

しかしながら、上記特許文献１,２に示されるような階調表示基準電圧発生回路は、多くの調整レベル数を生成する場合は効果を発揮するが、少ない調整レベル数しか必要にない場合には、回路の増大によりコストが増える場合が発生する。

例えば、調整レベル数が１６レベルの基準電圧を生成する場合は４ビットのデータにより切り替えが可能であるため、１６種類の異なる調整レベルの基準電圧を発生するデバイスを作成するよりは、上記特許文献１,２で示される回路の方がコストが削減されることは明白である。しかし、調整レベル数が３レベルの基準電圧を生成する場合は２ビットのデータが必要となるが、３種類の異なるレベルの基準電圧を発生するデバイスを作成する場合と、上記特許文献１,２に記載の調整回路や不揮発性メモリー回路の追加を行う場合では、生産数量等により、コストメリットがある方式が変わり、特許文献１,２の階調表示基準電圧発生回路の方がコストが高くなるという問題がある。
特開２００１−１６６７５１公報特開２００３−２８０６１５公報

そこで、この発明の目的は、液晶材料や液晶パネル等の特性に応じてγ補正特性を変更でき、簡単な構成で製造コストを増加させることなく少ない調整レベル数に対応できる階調表示基準電圧発生回路およびそれを用いた液晶駆動装置を提供することにある。

上記目的を達成するため、この発明の階調表示基準電圧発生回路は、表示データをデジタル‐アナログ変換するときに用いる階調表示用の複数の基準電圧を生成する階調表示基準電圧発生回路において、上記階調表示用の複数の基準電圧からなる基準電圧群を２種類以上生成可能な基準電圧生成回路と、外部からの制御信号により上記基準電圧生成回路の上記複数の基準電圧群から１つの基準電圧群を選択する選択回路とを備え、上記基準電圧生成回路は、複数の抵抗素子が直列に接続され、その複数の抵抗素子による抵抗分割を用いて複数の基準電圧からなる１組の基準電圧群を生成する基準電圧用ラダー抵抗回路と、上記基準電圧用ラダー抵抗回路の上記複数の抵抗素子に夫々が対応する複数の抵抗素子からなる調整用ラダー抵抗回路とを有し、上記制御信号に基づいて、上記選択回路により、上記調整用ラダー抵抗回路の各抵抗素子の両端が、対応する上記基準電圧用ラダー抵抗回路の各抵抗素子の両端に接続された状態になることを特徴とする。

上記構成の階調表示基準電圧発生回路によれば、例えば、予めγ補正曲線を調整するための調整用ラダー抵抗回路を数種類用意しておき、外部からの制御信号により選択回路を制御して、基準電圧用ラダー抵抗回路に調整用ラダー抵抗回路のそれぞれが必要に応じて接続されるようにする。それによって、外部からの制御信号に基づき、上記基準電圧生成回路の階調表示用の複数の基準電圧からなる２種類以上の基準電圧群から１つの基準電圧群が選択される。つまり、基準電圧用ラダー抵抗回路に調整用ラダー抵抗回路が接続されず、基準電圧用ラダー抵抗回路の複数の抵抗素子のみの抵抗比により定まる複数の基準電圧が１組の基準電圧群であり、基準電圧用ラダー抵抗回路に調整用ラダー抵抗回路が１つ接続された場合、基準電圧用ラダー抵抗回路の複数の抵抗素子と調整用ラダー抵抗回路の複数の抵抗素子との合成抵抗の抵抗比により定まる複数の基準電圧が他の基準電圧群となる。なお、さらにもう１つの調整用ラダー抵抗回路を基準電圧用ラダー抵抗回路に接続して、基準電圧用ラダー抵抗回路の複数の抵抗素子と２つの調整用ラダー抵抗回路の複数の抵抗素子との合成抵抗の抵抗比により定まる複数の基準電圧が第３の１組の基準電圧群として、順次、調整用ラダー抵抗回路を基準電圧用ラダー抵抗回路に接続してもよい。

したがって、液晶材料や液晶パネル等の特性に応じてγ補正特性を変更でき、簡単な構成で製造コストを増加させることなく少ない調整レベル数に対応できる階調表示基準電圧発生回路およびそれを用いた液晶駆動装置を提供することにある。

また、一実施形態の階調表示基準電圧発生回路は、上記基準電圧生成回路は、第１番目から第ｎ＋１番目(ｎは１以上の整数)までの複数の上記調整用ラダー抵抗回路を有し、上記制御信号に基づいて、上記選択回路により、上記基準電圧用ラダー抵抗回路の各抵抗素子の両端に、第１番目の調整用ラダー抵抗回路の各抵抗素子の両端が夫々接続され、上記制御信号に基づいて、上記選択回路により、上記第ｎ番目の調整用ラダー抵抗回路の各抵抗素子の両端に、第ｎ＋１番目の調整用ラダー抵抗回路の複数の抵抗素子の両端が夫々接続されることを特徴とする。

上記実施形態の階調表示基準電圧発生回路によれば、上記制御信号に基づいて、選択回路により第１番目から第ｎ＋１番目まで複数の調整用ラダー抵抗回路を基準電圧用ラダー抵抗回路に順次接続することにより、３種類以上の基準電圧群を生成できると共に、基準電圧用ラダー抵抗回路を複数用いてその出力を切り換える構成よりも回路構成をさらに簡略化できる。

また、一実施形態の階調表示基準電圧発生回路は、上記選択回路がスィッチ回路であることを特徴とする。

上記実施形態の階調表示基準電圧発生回路によれば、調整用ラダー抵抗回路を基準電圧用ラダー抵抗回路に接続する上記選択回路がスィッチ回路であるので、データラッチ回路や複数の定電流源を用いて切り換える構成よりも回路構成の簡略化を図ることができる。

また、この発明の液晶駆動装置は、上記のいずれか１つに記載の階調表示基準電圧発生回路を備えことを特徴とする。

上記構成の液晶駆動装置によれば、簡単な構成で製造コストを増加させることなく少ない調整レベル数に対応できる階調表示基準電圧発生回路を用いることによって、液晶材料や液晶パネル等の特性に応じてγ補正特性を変更できる低コストな液晶駆動装置を実現できる。

以上より明らかなように、この発明の階調表示基準電圧発生回路およびそれを用いた液晶駆動装置によれば、基準電圧用ラダー抵抗回路に調整用ラダー抵抗回路を接続することにより、γ補正曲線を形成する抵抗比を変更して、γ補正曲線を容易に変更できる。また、抵抗やスィッチ回路で構成できることから、回路の増大も少ない階調表示基準電圧発生回路およびそれを用いた液晶駆動装置を実現することができる。

以下、この発明の階調表示基準電圧発生回路およびそれを用いた液晶駆動装置を図示の実施の形態により詳細に説明する。尚、本実施の形態における階調表示基準電圧発生回路が搭載される液晶表示装置の液晶パネルの構成およびその液晶駆動波形は、図７乃至図９に従って説明した液晶パネルの構成および液晶駆動波形と同一であるため、ここでは説明を省略する。また、本実施の形態におけるソースドライバは、階調表示基準電圧発生回路を除いて図１０に示すソースドライバの構成と同一の構成をしており、図１０を援用して説明を省略する。

(第１実施形態)
図１は、この発明の第１実施形態の階調表示基準電圧発生回路を用いた液晶駆動装置を備える液晶表示装置のブロック構成を示している。

この液晶表示装置は、ＴＦＴ方式の液晶パネル１と、その液晶パネル１内に対向電極２と、ソースドライバ部３と、ゲートドライバ部４と、コントローラ５と、液晶駆動電源６とを備えている。上記ソースドライバ部３とゲートドライバ部４とコントローラ５および液晶駆動電源６で液晶駆動装置を構成している。

上記コントローラ５は、ソースドライバ部３に表示データＤおよび制御信号Ｓ1,Ｓ3を入力する一方、ゲートドライバ部４に制御信号Ｓ2を入力する。また、液晶駆動電源６は、ソースドライバ部３に電圧ＶＲを供給する一方、ゲートドライバ部４に電圧を供給すると共に、共通電位Ｖcomを対向電極２に印加する。

上記構成の液晶表示装置において、外部から入力された表示データは、コントローラ５を介してデジタル信号である表示データＤが、制御信号Ｓ1(図１０に示すスタートパルスＳＰ,クロックＣＫ)に同期してソースドライバ部３に入力される。そうすると、ソースドライバ部３は、入力された表示データＤを時分割して第１ソースドライバＳＤ1〜第ｎソースドライバＳＤnにラッチし、その後、コントローラ５から入力されるに水平同期信号(図示せず)に同期してＤ／Ａ変換する。そして、時分割された表示データＤをＤ／Ａ変換して生成された階調表示電圧を、ソース信号ライン(図示せず)を介して、液晶パネル１内における対応する上記液晶表示素子に出力する。

図２は上記第１ソースドライバＳＤ1〜第ｎソースドライバＳＤnの階調表示基準電圧発生回路の構成を示すブロック図である。

この階調表示基準電圧発生回路４１は、図１１に示す従来の階調表示基準電圧発生回路３９の場合と同様に、６４通りの基準電圧を作成し、その６４通りの基準電圧に基づいて中間電圧を生成する。

上記階調表示基準電圧発生回路４１は、図２に示すように、最上位電圧入力端子Ｖ0と最下位電圧入力端子Ｖ63との２つの第１,第２スイッチ制御電圧入力端子ＰＡＤＡ,ＰＡＤＢと、基準となるγ補正を行うための抵抗比を有する８個の抵抗素子Ｒ01〜Ｒ71が直列に接続された基準電圧用ラダー抵抗回路ＬＲ1と、抵抗素子Ｒ02〜Ｒ72が直列に接続された調整用ラダー抵抗回路ＬＲ2と、抵抗素子Ｒ03〜Ｒ73が直列に接続された調整用ラダー抵抗回路ＬＲ3と、上記基準電圧用ラダー抵抗回路ＬＲ1(Ｒ01〜Ｒ71)と調整用ラダー抵抗回路ＬＲ2(Ｒ02〜Ｒ72)との間を接続する選択回路の一例としての９個のスイッチ回路４２と、調整用ラダー抵抗回路ＬＲ2(Ｒ02〜Ｒ72)と調整用ラダー抵抗回路ＬＲ3(Ｒ03〜Ｒ73)との間を接続する選択回路の一例としての９個のスイッチ回路４３を有している。上記基準電圧用ラダー抵抗回路ＬＲ1と調整用ラダー抵抗回路ＬＲ2,ＬＲ3で基準電圧生成回路を構成している。さらに、上記スイッチ回路４２の出力端子間に直列に７乃至８個ずつ接続された合計６３個の抵抗(図示せず)を有している。

上記スイッチ回路４２,４３はＧ端子が‘Ｈ’レベルとなることにより、Ａ−Ｂ間が短絡される回路である。

上記構成の階調表示基準電圧発生回路よれば、図１１に示す従来の階調表示基準電圧発生回路３９のように、９本の中間調電圧入力端子Ｖ0〜Ｖ63を設ける必要がなく、第１,第２スイッチ制御電圧入力端子ＰＡＤＡ,ＰＡＤＢへの電圧印加のみで、上記中間電圧を階調表示基準電圧発生回路４１内で３通り生成し調整することができる。これらは、直接、パッドを介してコントローラのような外部からスィッチ制御電圧を印加させる形態でも良いし、内部回路からスィッチ制御電圧を印加させる形態でも良い。

次に、図２を用いて動作の説明を行なう。

まず、第１スイッチ制御電圧入力端子ＰＡＤＡおよび第２スイッチ制御電圧入力端子ＰＡＤＢの双方に‘Ｌ’レベルを与えたとき、スイッチ回路４２,４３がすべてオフとなるため、基準電圧用ラダー抵抗回路ＬＲ1(Ｒ01〜Ｒ71)での抵抗分割によりＶ56〜Ｖ8の電圧は決定される。

次に、第２スイッチ制御電圧入力端子ＰＡＤＢを‘Ｈ’レベルにした場合、第２スイッチ制御電圧入力端子ＰＡＤＢがつながるスイッチ回路４２がオンするため、γ補正曲線は抵抗素子Ｒ01〜Ｒ71および、抵抗素子Ｒ02〜Ｒ72の抵抗値により決定される。このとき、Ｖ56〜Ｖ8の電圧は次式により決定される。
Ｖ8 ＝Ｖ0＋(Ｖ63−Ｖ0)×(１／(１／Ｒ71＋１／Ｒ72))／ＳＵＭ１
Ｖ16＝Ｖ8＋(Ｖ63−Ｖ0)×(１／(１／Ｒ61＋１／Ｒ62))／ＳＵＭ１
Ｖ24＝Ｖ16＋(Ｖ63−Ｖ0)×(１／(１／Ｒ51＋１／Ｒ52))／ＳＵＭ１
Ｖ32＝Ｖ24＋(Ｖ63−Ｖ0)×(１／(１／Ｒ41＋１／Ｒ42))／ＳＵＭ１
Ｖ40＝Ｖ32＋(Ｖ63−Ｖ0)×(１／(１／Ｒ31＋１／Ｒ32))／ＳＵＭ１
Ｖ48＝Ｖ40＋(Ｖ63−Ｖ0)×(１／(１／Ｒ21＋１／Ｒ22))／ＳＵＭ１
Ｖ56＝Ｖ48＋(Ｖ63−Ｖ0)×(１／(１／Ｒ11＋１／Ｒ12))／ＳＵＭ１
ＳＵＭ１＝１／(１／Ｒ01＋１／Ｒ02)＋１／(１／Ｒ11＋１／Ｒ12)
＋１／(１／Ｒ21＋１／Ｒ22)＋１／(１／Ｒ31＋１／Ｒ32)
＋１／(１／Ｒ41＋１／Ｒ42)＋１／(１／Ｒ51＋１／Ｒ52)
＋１／(１／Ｒ61＋１／Ｒ62)＋１／(１／Ｒ71＋１／Ｒ72)

同様に第２スイッチ制御電圧入力端子ＰＡＤＢおよび第１スイッチ制御電圧入力端子ＰＡＤＡを‘Ｈ’レベルにした場合、第１,第２スイッチ制御電圧入力端子ＰＡＤＡ,ＰＡＤＢにつながるスイッチ回路４２,４３がオンするため、γ補正曲線は抵抗素子Ｒ01〜Ｒ71、抵抗素子Ｒ02〜Ｒ72および、抵抗素子Ｒ03〜Ｒ73の抵抗値により決定される。このとき、Ｖ56〜Ｖ8の電圧は次式により決定される。
Ｖ8 ＝Ｖ0＋(Ｖ63−Ｖ0)×(１／(１／Ｒ72＋１／Ｒ72＋1／Ｒ73))／ＳＵＭ２
Ｖ16＝Ｖ0＋(Ｖ63−Ｖ0)×(１／(１／Ｒ62＋１／Ｒ62＋1／Ｒ63))／ＳＵＭ２
Ｖ24＝Ｖ0＋(Ｖ63−Ｖ0)×(１／(１／Ｒ52＋１／Ｒ52＋1／Ｒ53))／ＳＵＭ２
Ｖ32＝Ｖ0＋(Ｖ63−Ｖ0)×(１／(１／Ｒ42＋１／Ｒ42＋1／Ｒ43))／ＳＵＭ２
Ｖ40＝Ｖ0＋(Ｖ63−Ｖ0)×(１／(１／Ｒ32＋１／Ｒ32＋1／Ｒ33))／ＳＵＭ２
Ｖ48＝Ｖ0＋(Ｖ63−Ｖ0)×(１／(１／Ｒ22＋１／Ｒ22＋1／Ｒ23))／ＳＵＭ２
Ｖ56＝Ｖ0＋(Ｖ63−Ｖ0)×(１／(１／Ｒ12＋１／Ｒ12＋1／Ｒ13))／ＳＵＭ２
ＳＵＭ２＝１／(１／Ｒ01＋１／Ｒ02＋１／Ｒ03)
＋１／(１／Ｒ11＋１／Ｒ12＋１／Ｒ13)
＋１／(１／Ｒ21＋１／Ｒ22＋１／Ｒ23)
＋１／(１／Ｒ31＋１／Ｒ32＋１／Ｒ33)
＋１／(１／Ｒ41＋１／Ｒ42＋１／Ｒ43)
＋１／(１／Ｒ51＋１／Ｒ52＋１／Ｒ53)
＋１／(１／Ｒ61＋１／Ｒ62＋１／Ｒ63)
＋１／(１／Ｒ71＋１／Ｒ72＋１／Ｒ73)

図３に抵抗分割により作成されたγ補正曲線の一例を示している。

図３はＶ0＝０Ｖ、Ｖ63＝１２Ｖ、Ｒ01〜Ｒ71を１００ｋΩ、Ｒ02＝３００ｋΩ、Ｒ12＝９０ｋΩ、Ｒ22＝４０ｋΩ、Ｒ32＝５０ｋΩ、Ｒ42＝４０ｋΩ、Ｒ52＝９０ｋΩ、Ｒ62＝２００ｋΩ、Ｒ72＝３００ｋΩ、Ｒ03＝６００ｋΩ、Ｒ13＝４０ｋΩ、Ｒ23＝２０ｋΩ、Ｒ33＝２０ｋΩ、Ｒ43＝２０ｋΩ、Ｒ53＝４０ｋΩ、Ｒ63＝６０ｋΩ、Ｒ73＝６００ｋΩにてγ補正曲線をプロットした図である。

図３において、特性Ａが第１,第２スイッチ制御電圧入力端子ＰＡＤＡ,ＰＡＤＢともに‘Ｌ’レベル、特性Ｂが第２スイッチ制御電圧入力端子ＰＡＤＢのみ‘Ｈ’レベル、特性Ｃが第１,第２スイッチ制御電圧入力端子ＰＡＤＡ,ＰＡＤＢともに‘Ｈ’レベルの場合である。

このように、第１,第２スイッチ制御電圧入力端子ＰＡＤＡ,ＰＡＤＢに与える電圧により、γ補正曲線を変化させることができる。

上記構成の階調表示基準電圧発生回路によれば、予めγ補正曲線を調整するための調整用ラダー抵抗回路ＬＲ2,ＬＲ3を用意しておき、外部からの制御信号Ｓ3(図１に示す)によりスィッチ回路４２,４３のオンオフ動作を制御して、基準電圧用ラダー抵抗回路ＬＲ1に調整用ラダー抵抗回路ＬＲ2,ＬＲ3のそれぞれが必要に応じて接続することによって、外部からの制御信号に基づき階調表示用の複数の基準電圧Ｖ0〜Ｖ63からなる３種類の異なる基準電圧群から１つの基準電圧群が選択される。したがって、液晶材料や液晶パネル等の特性に応じてγ補正特性を変更でき、簡単な構成で製造コストを増加させることなく少ない調整レベル数に対応できる。

また、上記第１,第２調整用ラダー抵抗回路ＬＲ2,ＬＲ3を基準電圧用ラダー抵抗回路ＬＲ1にスィッチ回路４２,４３を介して順次接続することにより、３種類の基準電圧群を生成することができると共に、基準電圧用ラダー抵抗回路を複数用いてその出力を切り換える構成よりも回路構成をさらに簡略化できる。

また、調整用ラダー抵抗回路ＬＲ2,ＬＲ3を基準電圧用ラダー抵抗回路ＬＲ1に接続する選択回路にスィッチ回路４２,４３を用いることによって、データラッチ回路や複数の定電流源を用いて切り換える従来の構成よりも回路構成を簡略化できる。

さらに、上記構成の階調表示基準電圧発生回路を液晶駆動装置に用いることによって、液晶材料や液晶パネル等の特性に応じてγ補正特性を変更できる低コストな液晶駆動装置を実現することができる。

(第２実施形態)
図４は、この発明の第２実施形態の階調表示基準電圧発生回路を用いた液晶駆動装置を備える液晶表示装置の階調表示基準電圧発生回路のブロック図を示している。この第２実施形態の液晶表示装置は、階調表示基準電圧発生回路を除いて第１実施形態の液晶表示装置と同一の構成をしており、図１を援用して説明を省略する。

この階調表示基準電圧発生回路１４１は、第１実施形態と同様に、６４通りの基準電圧を作成し、その６４通りの基準電圧に基づいて中間電圧を生成する。

上記階調表示基準電圧発生回路１４１は、図４に示すように、最上位電圧入力端子Ｖ0と最下位電圧入力端子Ｖ63との２つの第１,第２スイッチ制御電圧入力端子ＰＡＤＡ,ＰＡＤＢと、基準となるγ補正を行うための抵抗比を有する８個の抵抗素子Ｒ101〜Ｒ171が直列に接続された基準電圧用ラダー抵抗回路ＬＲ101と、抵抗素子Ｒ102〜Ｒ172が直列に接続された調整用ラダー抵抗回路ＬＲ102と、抵抗素子Ｒ103〜Ｒ173が直列に接続された調整用ラダー抵抗回路ＬＲ103と、上記基準電圧用ラダー抵抗回路ＬＲ101(Ｒ101〜Ｒ171)と調整用ラダー抵抗回路ＬＲ102(Ｒ102〜Ｒ172)との間を接続する選択回路の一例としての８個のスイッチ回路１４２と、基準電圧用ラダー抵抗回路ＬＲ101(Ｒ101〜Ｒ171)と調整用ラダー抵抗回路ＬＲ103(Ｒ103〜Ｒ173)との間を接続する選択回路の一例としての８個のスイッチ回路１４３を有している。上記基準電圧用ラダー抵抗回路ＬＲ101と調整用ラダー抵抗回路ＬＲ102,ＬＲ103で基準電圧生成回路を構成している。さらに、上記基準電圧用ラダー抵抗回路ＬＲ101(Ｒ101〜Ｒ171)の端子間に直列に７乃至８個ずつ接続された合計６３個の抵抗(図示せず)を有している。

上記スイッチ回路１４２,１４３はＧ端子が‘Ｈ’レベルとなることにより、Ａ−Ｂ間が短絡される回路である。

上記構成の階調表示基準電圧発生回路よれば、図１１に示す従来の階調表示基準電圧発生回路３９のように、９本の中間調電圧入力端子Ｖ0〜Ｖ63を設ける必要がなく、第１,第２スイッチ制御電圧入力端子ＰＡＤＡ,ＰＡＤＢへの電圧印加のみで、上記中間電圧を階調表示基準電圧発生回路１４１内で４通り生成し調整することができる。これらは、直接、パッドを介してコントローラのような外部からスィッチ制御電圧を印加させる形態でも良いし、内部回路からスィッチ制御電圧を印加させる形態でも良い。

次に、図４を用いて動作の説明を行なう。

まず、第１スイッチ制御電圧入力端子ＰＡＤＡおよび第２スイッチ制御電圧入力端子ＰＡＤＢの双方に‘Ｌ’レベルを与えたとき、スイッチ回路１４２,１４３がすべてオフとなるため、基準電圧用ラダー抵抗回路ＬＲ101(Ｒ101〜Ｒ171)での抵抗分割によりＶ56〜Ｖ8の電圧は決定される。

次に、第２スイッチ制御電圧入力端子ＰＡＤＢを‘Ｈ’レベルにした場合、第２スイッチ制御電圧入力端子ＰＡＤＢがつながるスイッチ回路１４２がオンするため、γ補正曲線は抵抗素子Ｒ101〜Ｒ171および、抵抗素子Ｒ102〜Ｒ172の抵抗値により決定される。このとき、Ｖ56〜Ｖ8の電圧は次式により決定される。
Ｖ8 ＝Ｖ0＋(Ｖ63−Ｖ0)×(１／(１／Ｒ171＋１／Ｒ172))／ＳＵＭ１
Ｖ16＝Ｖ8＋(Ｖ63−Ｖ0)×(１／(１／Ｒ161＋１／Ｒ162))／ＳＵＭ１
Ｖ24＝Ｖ16＋(Ｖ63−Ｖ0)×(１／(１／Ｒ151＋１／Ｒ152))／ＳＵＭ１
Ｖ32＝Ｖ24＋(Ｖ63−Ｖ0)×(１／(１／Ｒ141＋１／Ｒ142))／ＳＵＭ１
Ｖ40＝Ｖ32＋(Ｖ63−Ｖ0)×(１／(１／Ｒ131＋１／Ｒ132))／ＳＵＭ１
Ｖ48＝Ｖ40＋(Ｖ63−Ｖ0)×(１／(１／Ｒ121＋１／Ｒ122))／ＳＵＭ１
Ｖ56＝Ｖ48＋(Ｖ63−Ｖ0)×(１／(１／Ｒ111＋１／Ｒ112))／ＳＵＭ１
ＳＵＭ１＝１／(１／Ｒ101＋１／Ｒ102)＋１／(１／Ｒ111＋１／Ｒ112)
＋１／(１／Ｒ121＋１／Ｒ122)＋１／(１／Ｒ131＋１／Ｒ132)
＋１／(１／Ｒ141＋１／Ｒ142)＋１／(１／Ｒ151＋１／Ｒ152)
＋１／(１／Ｒ161＋１／Ｒ162)＋１／(１／Ｒ171＋１／Ｒ172)

一方、第２スイッチ制御電圧入力端子ＰＡＤＢを‘Ｌ’レベルにし、第１スイッチ制御電圧入力端子ＰＡＤＡを‘Ｈ’レベルにした場合、第２スイッチ制御電圧入力端子ＰＡＤＢがつながるスイッチ回路１４２がオンするため、γ補正曲線は抵抗素子Ｒ101〜Ｒ171および、抵抗素子Ｒ103〜Ｒ173の抵抗値により決定される。このとき、Ｖ56〜Ｖ8の電圧は次式により決定される。
Ｖ8 ＝Ｖ0＋(Ｖ63−Ｖ0)×(１／(１／Ｒ171＋１／Ｒ173))／ＳＵＭ１
Ｖ16＝Ｖ8＋(Ｖ63−Ｖ0)×(１／(１／Ｒ161＋１／Ｒ163))／ＳＵＭ１
Ｖ24＝Ｖ16＋(Ｖ63−Ｖ0)×(１／(１／Ｒ151＋１／Ｒ153))／ＳＵＭ１
Ｖ32＝Ｖ24＋(Ｖ63−Ｖ0)×(１／(１／Ｒ141＋１／Ｒ143))／ＳＵＭ１
Ｖ40＝Ｖ32＋(Ｖ63−Ｖ0)×(１／(１／Ｒ131＋１／Ｒ133))／ＳＵＭ１
Ｖ48＝Ｖ40＋(Ｖ63−Ｖ0)×(１／(１／Ｒ121＋１／Ｒ123))／ＳＵＭ１
Ｖ56＝Ｖ48＋(Ｖ63−Ｖ0)×(１／(１／Ｒ111＋１／Ｒ113))／ＳＵＭ１
ＳＵＭ１＝１／(１／Ｒ101＋１／Ｒ103)＋１／(１／Ｒ111＋１／Ｒ113)
＋１／(１／Ｒ121＋１／Ｒ123)＋１／(１／Ｒ131＋１／Ｒ133)
＋１／(１／Ｒ141＋１／Ｒ143)＋１／(１／Ｒ151＋１／Ｒ153)
＋１／(１／Ｒ161＋１／Ｒ163)＋１／(１／Ｒ171＋１／Ｒ173)

同様に第２スイッチ制御電圧入力端子ＰＡＤＢおよび第１スイッチ制御電圧入力端子ＰＡＤＡを‘Ｈ’レベルにした場合、第１,第２スイッチ制御電圧入力端子ＰＡＤＡ,ＰＡＤＢにつながるスイッチ回路１４２,１４３がオンするため、γ補正曲線は抵抗素子Ｒ101〜Ｒ171、抵抗素子Ｒ102〜Ｒ172および、抵抗素子Ｒ103〜Ｒ173の抵抗値により決定される。このとき、Ｖ56〜Ｖ8の電圧は次式により決定される。
Ｖ8 ＝Ｖ0＋(Ｖ63−Ｖ0)×(１／(１／Ｒ172＋１／Ｒ172＋1／Ｒ173))／ＳＵＭ２
Ｖ16＝Ｖ0＋(Ｖ63−Ｖ0)×(１／(１／Ｒ162＋１／Ｒ162＋1／Ｒ163))／ＳＵＭ２
Ｖ24＝Ｖ0＋(Ｖ63−Ｖ0)×(１／(１／Ｒ152＋１／Ｒ152＋1／Ｒ153))／ＳＵＭ２
Ｖ32＝Ｖ0＋(Ｖ63−Ｖ0)×(１／(１／Ｒ142＋１／Ｒ142＋1／Ｒ143))／ＳＵＭ２
Ｖ40＝Ｖ0＋(Ｖ63−Ｖ0)×(１／(１／Ｒ132＋１／Ｒ132＋1／Ｒ133))／ＳＵＭ２
Ｖ48＝Ｖ0＋(Ｖ63−Ｖ0)×(１／(１／Ｒ122＋１／Ｒ122＋1／Ｒ123))／ＳＵＭ２
Ｖ56＝Ｖ0＋(Ｖ63−Ｖ0)×(１／(１／Ｒ112＋１／Ｒ112＋1／Ｒ113))／ＳＵＭ２
ＳＵＭ２＝１／(１／Ｒ101＋１／Ｒ102＋１／Ｒ103)
＋１／(１／Ｒ111＋１／Ｒ112＋１／Ｒ113)
＋１／(１／Ｒ121＋１／Ｒ122＋１／Ｒ123)
＋１／(１／Ｒ131＋１／Ｒ132＋１／Ｒ133)
＋１／(１／Ｒ141＋１／Ｒ142＋１／Ｒ143)
＋１／(１／Ｒ151＋１／Ｒ152＋１／Ｒ153)
＋１／(１／Ｒ161＋１／Ｒ162＋１／Ｒ163)
＋１／(１／Ｒ171＋１／Ｒ172＋１／Ｒ173)

図５に抵抗分割により作成されたγ補正曲線の一例を示している。

図５はＶ0＝０Ｖ、Ｖ63＝１２Ｖ、Ｒ01〜Ｒ71を１００ｋΩ、Ｒ02＝３００ｋΩ、Ｒ12＝９０ｋΩ、Ｒ22＝４０ｋΩ、Ｒ32＝５０ｋΩ、Ｒ42＝４０ｋΩ、Ｒ52＝９０ｋΩ、Ｒ62＝２００ｋΩ、Ｒ72＝３００ｋΩ、Ｒ03＝６００ｋΩ、Ｒ13＝４０ｋΩ、Ｒ23＝２０ｋΩ、Ｒ33＝２０ｋΩ、Ｒ43＝２０ｋΩ、Ｒ53＝４０ｋΩ、Ｒ63＝６０ｋΩ、Ｒ73＝６００ｋΩにてγ補正曲線をプロットした図である。

図５において、特性Ａが第１,第２スイッチ制御電圧入力端子ＰＡＤＡ,ＰＡＤＢともに‘Ｌ’レベル、特性Ｂが第２スイッチ制御電圧入力端子ＰＡＤＢのみ‘Ｈ’レベル、特性Ｃが第１,第２スイッチ制御電圧入力端子ＰＡＤＡ,ＰＡＤＢともに‘Ｈ’レベル、特性Ｄが第１スイッチ制御電圧入力端子ＰＡＤＡのみ‘Ｈ’レベル、の場合である。

上記構成の階調表示基準電圧発生回路によれば、予めγ補正曲線を調整するための調整用ラダー抵抗回路ＬＲ102,ＬＲ103を用意しておき、外部からの制御信号Ｓ3(図１に示す)によりスィッチ回路１４２,１４３のオンオフ動作を制御して、基準電圧用ラダー抵抗回路ＬＲ101に調整用ラダー抵抗回路ＬＲ102,ＬＲ103のそれぞれが必要に応じて接続することによって、外部からの制御信号に基づき階調表示用の複数の基準電圧Ｖ0〜Ｖ63からなる４種類の異なる基準電圧群から１つの基準電圧群が選択される。したがって、液晶材料や液晶パネル等の特性に応じてγ補正特性を変更でき、簡単な構成で製造コストを増加させることなく少ない調整レベル数に対応できる。

また、上記第１,第２調整用ラダー抵抗回路ＬＲ102,ＬＲ103を基準電圧用ラダー抵抗回路ＬＲ101にスィッチ回路１４２,１４３を介して接続することにより、４種類の基準電圧群を生成することができると共に、基準電圧用ラダー抵抗回路を複数用いてその出力を切り換える構成よりも回路構成をさらに簡略化できる。

また、調整用ラダー抵抗回路ＬＲ102,ＬＲ103を基準電圧用ラダー抵抗回路ＬＲ101に接続する選択回路にスィッチ回路１４２,１４３を用いることによって、データラッチ回路や複数の定電流源を用いて切り換える従来の構成よりも回路構成を簡略化できる。

上記第１,第２実施形態では、階調表示基準電圧発生回路を用いた液晶駆動装置について説明したが、この発明の階調表示基準電圧発生回路は、階調表示用の複数の基準電圧が必要な他の表示装置の駆動装置に適用してもよい。

図１はこの発明の第１実施形態の階調表示基準電圧発生回路を用いた液晶駆動装置を備えた液晶表示装置の構成を示すブロック図である。図２は上記階調表示基準電圧発生回路のブロック図である。図３は上記階調表示基準電圧発生回路の抵抗分割により作成されたγ補正曲線の一例を示す図である。図４はこの発明の第２実施形態の階調表示基準電圧発生回路のブロック図である。図５は上記階調表示基準電圧発生回路の抵抗分割により作成されたγ補正曲線の一例を示す図である。図６は従来のアクティブマトリックス方式の液晶表示装置の構成を示すブロック図である。図７は上記液晶表示装置の液晶パネルの構成図である。図８は上記液晶表示装置の液晶駆動波形の例を示す図である。図９は上記液晶表示装置の液晶駆動波形の他の例を示す図である。図１０は上記液晶表示装置のソースドライバのブロック図である。図１１は上記ソースドライバの階調表示基準電圧発生回路の構成を示す図である。図１２は上記階調表示基準電圧発生回路における液晶駆動出力電圧の特性例を示す図である。

符号の説明

１,１０１…液晶パネル
２,１０２…対向電極
３,１０３…ソースドライバ部
４,１０４…ゲートドライバ部
５,１０５…コントローラ
６,１０６…液晶駆動電源
１１…画素電極
１２…画素容量
１３…ＴＦＴ
１４…ソース信号ライン
１５…ゲート信号ライン
１６…対向電極
３１…入力ラッチ回路
３２…シフトレジスタ
３３…サンプリングメモリ
３４…ホールドメモリ
３５…レベルシフタ回路
３６…Ｄ／Ａ変換回路
３７…出力回路
３８…液晶駆動電圧出力端子
３９…階調表示基準電圧発生回路
ＳＤ1〜ＳＤn,ＳＤ11〜ＳＤ1n…第１ソースドライバ〜第ｎソースドライバ

Claims

表示データをデジタル‐アナログ変換するときに用いる階調表示用の複数の基準電圧を生成する階調表示基準電圧発生回路において、
上記階調表示用の複数の基準電圧からなる基準電圧群を２種類以上生成可能な基準電圧生成回路と、
外部からの制御信号により上記基準電圧生成回路の上記複数の基準電圧群から１つの基準電圧群を選択する選択回路とを備え、
上記基準電圧生成回路は、複数の抵抗素子が直列に接続され、その複数の抵抗素子による抵抗分割を用いて複数の基準電圧からなる１組の基準電圧群を生成する基準電圧用ラダー抵抗回路と、上記基準電圧用ラダー抵抗回路の上記複数の抵抗素子に夫々が対応する複数の抵抗素子からなる調整用ラダー抵抗回路とを有し、
上記制御信号に基づいて、上記選択回路により、上記調整用ラダー抵抗回路の各抵抗素子の両端が、対応する上記基準電圧用ラダー抵抗回路の各抵抗素子の両端に接続された状態になることを特徴とする階調表示基準電圧発生回路。
請求項１に記載の階調表示基準電圧発生回路において、
上記基準電圧生成回路は、第１番目から第ｎ＋１番目(ｎは１以上の整数)までの複数の上記調整用ラダー抵抗回路を有し、
上記制御信号に基づいて、上記選択回路により、上記基準電圧用ラダー抵抗回路の各抵抗素子の両端に、第１番目の調整用ラダー抵抗回路の各抵抗素子の両端が夫々接続され、
上記制御信号に基づいて、上記選択回路により、上記第ｎ番目の調整用ラダー抵抗回路の各抵抗素子の両端に、第ｎ＋１番目の調整用ラダー抵抗回路の複数の抵抗素子の両端が夫々接続されることを特徴とする階調表示基準電圧発生回路。
請求項１または２に記載の階調表示基準電圧発生回路において、
上記選択回路がスィッチ回路であることを特徴とする階調表示基準電圧発生回路。
請求項１乃至３のいずれか１つに記載の階調表示基準電圧発生回路を備えことを特徴とする液晶駆動装置。