JP4750633B2 - 半導体記憶装置および半導体記憶装置の製造方法 - Google Patents
半導体記憶装置および半導体記憶装置の製造方法 Download PDFInfo
- Publication number
- JP4750633B2 JP4750633B2 JP2006183079A JP2006183079A JP4750633B2 JP 4750633 B2 JP4750633 B2 JP 4750633B2 JP 2006183079 A JP2006183079 A JP 2006183079A JP 2006183079 A JP2006183079 A JP 2006183079A JP 4750633 B2 JP4750633 B2 JP 4750633B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- semiconductor layer
- memory device
- region
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
半導体層と、
上記半導体層上に形成された電荷蓄積機能を有する絶縁膜と、
上記絶縁膜上に形成されたゲート電極と
を備え、
上記半導体層には、
上記ゲート電極の下側にチャネル領域と、
上記チャネル領域の両側のそれぞれに対応する第1導電型の第1の拡散領域および第1導電型の第2の拡散領域と、
上記チャネル領域の中央部に上記第1および上記第2の拡散領域とは異なる第2導電型の不純物の濃度が極大となる高濃度領域とが、形成され、
上記第1の拡散領域から上記第2の拡散領域へキャリアを流すことで書込みが行われる一方上記第2の拡散領域から上記第1の拡散領域へキャリアを流すことによって読み出しが行われる第1の記憶ノードが、上記第2の拡散領域近傍の上記電荷蓄積機能を有する絶縁膜に存在し、
上記第2の拡散領域から上記第1の拡散領域へキャリアを流すことで書込みが行われる一方上記第1の拡散領域から上記第2の拡散領域へキャリアを流すことによって読み出しが行われる第2の記憶ノードが、上記第1の拡散領域近傍の上記電荷蓄積機能を有する絶縁膜に存在し、
上記第1の記憶ノードと上記第2の記憶ノードにより少なくとも2ビットの情報を記憶することを特徴としている。
半導体層と、
上記半導体層上に形成されたゲート絶縁膜と、
上記ゲート絶縁膜上に形成されたゲート電極と、
上記半導体層上に上記ゲート電極の両側面のそれぞれに形成されると共に、電荷蓄積機能を有する絶縁膜を含むゲート側壁体と
を備え、
上記半導体層には、
上記ゲート電極の下側にチャネル領域と、
上記チャネル領域の両側のそれぞれに対応する第1導電型の第1の拡散領域および第1導電型の第2の拡散領域と、
上記チャネル領域の中央部に上記第1および上記第2の拡散領域とは異なる第2導電型の不純物の濃度が極大となる高濃度領域とが、形成され、
上記第1の拡散領域から上記第2の拡散領域へキャリアを流すことで書込みが行われる一方上記第2の拡散領域から上記第1の拡散領域へキャリアを流すことによって読み出しが行われる第1の記憶ノードが、上記第2の拡散領域近傍の上記電荷蓄積機能を有する絶縁膜に存在し、
上記第2の拡散領域から上記第1の拡散領域へキャリアを流すことで書込みが行われる一方上記第1の拡散領域から上記第2の拡散領域へキャリアを流すことによって読み出しが行われる第2の記憶ノードが、上記第1の拡散領域近傍の上記電荷蓄積機能を有する絶縁膜に存在し、
上記第1の記憶ノードと上記第2の記憶ノードにより少なくとも2ビットの情報を記憶することを特徴としている。
上記半導体記憶装置を製造する方法であって、
半導体層上に電荷蓄積機能を有する絶縁膜を形成する工程と、
上記絶縁膜上にゲート電極を形成する工程と、
上記半導体層の上記ゲート電極下側のチャネル領域の中央部に第2導電型の不純物の濃度が極大となる高濃度領域を形成する工程と、
上記半導体層の上記チャネル領域の両側のそれぞれに上記高濃度領域とは異なる第1導電型の第1の拡散領域および第1導電型の第2の拡散領域を形成する工程と
を備え、
上記高濃度領域を形成する工程は、上記第2導電型の不純物を、上記ゲート電極の側面に接しかつ上記半導体層の表面に直交する平面に対して15°以上の注入角度をもって、上記ゲート電極の少なくとも一方の側面側から上記半導体層に注入することを特徴としている。
上記半導体記憶装置を製造する方法であって、
半導体層上にゲート絶縁膜およびゲート電極を形成する工程と、
上記半導体層の上記ゲート電極下側のチャネル領域の中央部に第2導電型の不純物の濃度が極大となる高濃度領域を形成する工程と、
上記半導体層上に上記ゲート電極の両側面のそれぞれに、電荷蓄積機能を有する絶縁膜を含むゲート側壁体を形成する工程と、
上記半導体層の上記チャネル領域の両側のそれぞれに上記高濃度領域とは異なる第1導電型の第1の拡散領域および第1導電型の第2の拡散領域を形成する工程と
を備え、
上記高濃度領域を形成する工程は、上記第2導電型の不純物を、上記ゲート電極の側面に接しかつ上記半導体層の表面に直交する平面に対して15°以上の注入角度をもって、上記ゲート電極の少なくとも一方の側面側から上記半導体層に注入することを特徴としている。
上記高濃度領域を形成する工程は、
上記第2導電型の不純物が上記半導体層へ注入される際の注入深度Rpおよび注入深度標準偏差ΔRpが、
上記ゲート電極のゲート長L、および、上記第2導電型の不純物の上記注入角度θに対し、
L/2 < (Rp + 2・ΔRp)・sinθ < L
となるような、上記注入深度Rpおよび上記注入深度標準偏差ΔRpを有する注入エネルギーをもって、上記第2導電型の不純物を上記半導体層に注入する。
上記半導体記憶装置を製造する方法であって、
半導体層上にゲート絶縁膜およびゲート電極を形成する工程と、
上記半導体層上に上記ゲート電極の両側面のそれぞれに、電荷蓄積機能を有する絶縁膜を含むゲート側壁体を形成する工程と、
上記半導体層の上記ゲート電極下側のチャネル領域の中央部に第2導電型の不純物の濃度が極大となる高濃度領域を形成する工程と、
上記半導体層の上記チャネル領域の両側のそれぞれに上記高濃度領域とは異なる第1導電型の第1の拡散領域および第1導電型の第2の拡散領域を形成する工程と
を備え、
上記高濃度領域を形成する工程は、上記第2導電型の不純物を、上記ゲート側壁体の側面に接しかつ上記半導体層の表面に直交する平面に対して15°以上の注入角度をもって、上記ゲート側壁体の少なくとも一方の側面側から上記半導体層に注入することを特徴としている。
上記高濃度領域を形成する工程は、
上記第2導電型の不純物が上記半導体層へ注入される際の注入深度Rpおよび注入深度標準偏差ΔRpが、
上記ゲート電極のゲート長L、上記ゲート側壁体の幅Lsw、および、上記第2導電型の不純物の上記注入角度θに対し、
L/2+Lsw < (Rp + 2・ΔRp)・sinθ < L+Lsw
となるような、上記注入深度Rpおよび上記注入深度標準偏差ΔRpを有する注入エネルギーをもって、上記第2導電型の不純物を上記半導体層に注入する。
上記第1導電型の第1および第2の拡散領域を形成する工程は、上記ゲート電極または上記ゲート側壁体を形成した後に、上記第1導電型の第1および第2の拡散領域を形成するための不純物を上記半導体層に注入して、上記第1導電型の第1および第2の拡散領域を形成するための第1のアニール処理を行い、
上記高濃度領域を形成する工程は、上記第1導電型の第1および第2の拡散領域を形成した後に、上記第2導電型の不純物を注入して、第2のアニール処理を行う。
上記高濃度領域を形成する工程は、
上記第2導電型の不純物を上記ゲート電極または上記ゲート側壁体の一方の側面側から上記半導体層に注入する前または後に、
第1導電型の不純物を、上記第2導電型の不純物の上記注入角度よりも小さい角度で、上記ゲート電極または上記ゲート側壁体の上記一方の側面側から上記半導体層に注入する。
図1を用いて第1の実施形態における半導体記憶装置の構成を説明する。ここでは、n型デバイスについて説明する。図1は、第1の実施形態の半導体装置の断面の模式図である。第2導電型としてのp型の半導体層101上に、第一の絶縁膜102、電荷蓄積絶縁膜103、および第二の絶縁膜104を有しており、さらに、その上側に、ポリシリコン等よりなるゲート電極105を有する。
L/2 < (Rp + 2・ΔRp)・sinθ < L
となるような注入飛程をもつ注入エネルギーEに設定すればよい。これを、図5Aと図5Bを用いて説明する。図5Aは、まずゲート電極105の左側からホウ素イオン注入を行う場合であるが、注入エネルギーEに対応する注入飛程116(主にRp±2・ΔRpの範囲)に、紙面左上から右下へ斜めにホウ素が注入される(図中の領域118a)。注入を斜めに行っているため、ゲート電極105下の左側から中央にかけた領域の一部にはホウ素が注入されるが、ゲート電極105下の右側にはゲート電極105がマスクとなって注入されていないほか、ゲート電極105のすぐ右側の領域もまた、ゲート電極105の陰となるため、ホウ素が注入されない。ゲート電極105の左端から、ゲート電極105の下側までホウ素が侵入する横方向距離117は、(Rp + 2・ΔRp)・sinθとなる。
上記第1の実施形態では、ホウ素イオン斜め注入と、ソースおよびドレイン形成用の砒素イオン注入を連続して行った後、活性化アニールを行い、両注入種の活性化を同時に行ったが、この第2の実施形態では、まず砒素イオンを先に行い、その活性化アニールを行った後、ホウ素イオン斜め注入を行い、しかる後に、上記活性化アニールよりも低い温度で再度活性化アニールを行ってホウ素の活性化を行うことを特徴としている。これを、図7Aと図7Bを用いて説明する。
上記第1と上記第2の実施形態は、半導体層としてp型半導体を用いた、n型デバイスについての説明を行ったが、n型半導体を半導体層として用いたp型デバイスにも、本発明は適用可能である。
上記各実施形態では、ゲート電極105下にメモリ機能膜を有する半導体記憶装置に関する本発明の実施について述べたが、本発明の適用は、このような形態の半導体記憶装置に限られるものではなく、左右のソースおよびドレインを入れ替えることで2ビットの情報を別々に扱うタイプのデバイスであれば、広く適用が可能である。ここでは、メモリ機能体がゲート電極105の左右に、サイドウォール状に設けられたタイプの半導体記憶装置について述べる。
L/2 < (Rp + 2・ΔRp)・sinθ < L
となるような注入飛程をもつ注入エネルギーEに設定すればよい。これにより、ゲート電極105の下側に、両側からのホウ素注入が重なる領域119が形成される。さらに、注入保護膜を形成している場合にはこれを取り除いた後、表面に、第一の絶縁膜122、電荷蓄積絶縁膜123および第二の絶縁膜124を形成する。第一の絶縁膜122は、半導体基板101とゲート電極105の表面を熱酸化して得ることもできるし、シリコン酸化膜等の絶縁膜をCVDにより形成してもよい。膜厚は1nm〜10nm程度が好ましく、ここでは5nmとした。電荷蓄積絶縁膜123としては、シリコン窒化膜を用いたが、酸化アルミニウムや、酸化ハフニウム等、他の材質を用いてもよいし、電荷蓄積可能な微細ドットを複数含有した絶縁膜(シリコン酸化膜等)を用いることも可能であり、また、これらの膜の組み合わせでもよい。シリコン窒化膜を使用したこの実施形態では、膜厚は1nm〜15nm、例えば5nmとした。特に、薄膜化した場合には、蓄積電荷の横方向拡散を抑え、保持能力を高める利点がある。第二の絶縁膜104は、ここではCVD酸化膜を用い、厚さは30nm〜130nm程度、例えば60nmとした。これを、方向性を有するドライエッチングによってエッチバックすることにより、サイドウォール状のメモリ機能体が形成される。
L/2+Lsw < (Rp + 2・ΔRp)・sinθ < L+Lsw
という関係になるように、注入条件を選べばよい。ゲート電極105左側より角度θで斜め注入を行う場合、注入エネルギーEに対応する注入飛程128(主にRp±2・ΔRpの範囲)に、紙面左上から右下へ斜めにホウ素が注入される(図中の領域128a、129)。この時、左側サイドウォール下からゲート電極105下にかけて、ホウ素が入り込む横方向距離129は、(Rp + 2・ΔRp)・sinθとなる。ここで、この横方向距離129が、ゲート長の半分L/2とサイドウォール幅Lswの合計よりも大きければ、ゲート電極105中央の下にまでホウ素注入が届くことになる。
上記第1〜上記第4の実施形態では、チャネル領域の中央部の高濃度領域を形成する方法として、ゲート電極105の両側から斜めに不純物を注入する方法について説明したが、第5の実施形態では、ゲート電極105の片側からのみ、斜め注入を行う。
102 第一の絶縁膜
103 電荷蓄積絶縁膜
104 第二の絶縁膜
105 ゲート電極
106 左側の拡散領域
107 右側の拡散領域
108 チャネル領域
109 高濃度領域
111 反転層
112 蓄積電荷
113 右側ノード読出し動作時の電子の流れ
114 左側ノード読出し動作時の電子の流れ
115 空乏層
116 半導体層内における注入不純物の飛程
117 注入不純物のゲート電極下部への横方向進入距離
118a 左斜めからの注入により不純物が注入される領域
118b 右斜めからの注入により不純物が注入される領域
119 斜め左右からの不純物注入が重なる領域
121 ゲート絶縁膜
122 第一の絶縁膜
123、123a、123b 電荷蓄積絶縁膜
124 第二の絶縁膜
125 蓄積電荷
126 左側ノード読出し動作時の電子の流れ
127 右側ノード読出し動作時の電子の流れ
128 半導体層内における注入不純物の飛程
129 注入不純物のゲート電極下部への横方向入り込み距離
Claims (14)
- 半導体層と、
上記半導体層上に形成された電荷蓄積機能を有する絶縁膜と、
上記絶縁膜上に形成されたゲート電極と
を備え、
上記半導体層には、
上記ゲート電極の下側にチャネル領域と、
上記チャネル領域の両側のそれぞれに対応する第1導電型の第1の拡散領域および第1導電型の第2の拡散領域と、
上記チャネル領域の中央部に上記第1および上記第2の拡散領域とは異なる第2導電型の不純物の濃度が極大となる高濃度領域とが、形成され、
上記第1の拡散領域から上記第2の拡散領域へキャリアを流すことで書込みが行われる一方上記第2の拡散領域から上記第1の拡散領域へキャリアを流すことによって読み出しが行われる第1の記憶ノードが、上記第2の拡散領域近傍の上記電荷蓄積機能を有する絶縁膜に存在し、
上記第2の拡散領域から上記第1の拡散領域へキャリアを流すことで書込みが行われる一方上記第1の拡散領域から上記第2の拡散領域へキャリアを流すことによって読み出しが行われる第2の記憶ノードが、上記第1の拡散領域近傍の上記電荷蓄積機能を有する絶縁膜に存在し、
上記第1の記憶ノードと上記第2の記憶ノードにより少なくとも2ビットの情報を記憶することを特徴とする半導体記憶装置。 - 半導体層と、
上記半導体層上に形成されたゲート絶縁膜と、
上記ゲート絶縁膜上に形成されたゲート電極と、
上記半導体層上に上記ゲート電極の両側面のそれぞれに形成されると共に、電荷蓄積機能を有する絶縁膜を含むゲート側壁体と
を備え、
上記半導体層には、
上記ゲート電極の下側にチャネル領域と、
上記チャネル領域の両側のそれぞれに対応する第1導電型の第1の拡散領域および第1導電型の第2の拡散領域と、
上記チャネル領域の中央部に上記第1および上記第2の拡散領域とは異なる第2導電型の不純物の濃度が極大となる高濃度領域とが、形成され、
上記第1の拡散領域から上記第2の拡散領域へキャリアを流すことで書込みが行われる一方上記第2の拡散領域から上記第1の拡散領域へキャリアを流すことによって読み出しが行われる第1の記憶ノードが、上記第2の拡散領域近傍の上記電荷蓄積機能を有する絶縁膜に存在し、
上記第2の拡散領域から上記第1の拡散領域へキャリアを流すことで書込みが行われる一方上記第1の拡散領域から上記第2の拡散領域へキャリアを流すことによって読み出しが行われる第2の記憶ノードが、上記第1の拡散領域近傍の上記電荷蓄積機能を有する絶縁膜に存在し、
上記第1の記憶ノードと上記第2の記憶ノードにより少なくとも2ビットの情報を記憶することを特徴とする半導体記憶装置。 - 請求項1または2に記載の半導体記憶装置において、
上記半導体層は、上記第1および上記第2の拡散領域とは異なる第2導電型のウェル領域を有することを特徴とする半導体記憶装置。 - 請求項1または2に記載の半導体記憶装置において、
上記第2導電型は、n型であり、
上記第2導電型の不純物は、少なくとも砒素を含むことを特徴とする半導体記憶装置。 - 請求項1に記載の半導体記憶装置を製造する方法であって、
半導体層上に電荷蓄積機能を有する絶縁膜を形成する工程と、
上記絶縁膜上にゲート電極を形成する工程と、
上記半導体層の上記ゲート電極下側のチャネル領域の中央部に第2導電型の不純物の濃度が極大となる高濃度領域を形成する工程と、
上記半導体層の上記チャネル領域の両側のそれぞれに上記高濃度領域とは異なる第1導電型の第1の拡散領域および第1導電型の第2の拡散領域を形成する工程と
を備え、
上記高濃度領域を形成する工程は、上記第2導電型の不純物を、上記ゲート電極の側面に接しかつ上記半導体層の表面に直交する平面に対して15°以上の注入角度をもって、上記ゲート電極の少なくとも一方の側面側から上記半導体層に注入することを特徴とする半導体記憶装置の製造方法。 - 請求項2に記載の半導体記憶装置を製造する方法であって、
半導体層上にゲート絶縁膜およびゲート電極を形成する工程と、
上記半導体層の上記ゲート電極下側のチャネル領域の中央部に第2導電型の不純物の濃度が極大となる高濃度領域を形成する工程と、
上記半導体層上に上記ゲート電極の両側面のそれぞれに、電荷蓄積機能を有する絶縁膜を含むゲート側壁体を形成する工程と、
上記半導体層の上記チャネル領域の両側のそれぞれに上記高濃度領域とは異なる第1導電型の第1の拡散領域および第1導電型の第2の拡散領域を形成する工程と
を備え、
上記高濃度領域を形成する工程は、上記第2導電型の不純物を、上記ゲート電極の側面に接しかつ上記半導体層の表面に直交する平面に対して15°以上の注入角度をもって、上記ゲート電極の少なくとも一方の側面側から上記半導体層に注入することを特徴とする半導体記憶装置の製造方法。 - 請求項5または6に記載の半導体記憶装置の製造方法において、
上記高濃度領域を形成する工程は、
上記第2導電型の不純物が上記半導体層へ注入される際の注入深度Rpおよび注入深度標準偏差ΔRpが、
上記ゲート電極のゲート長L、および、上記第2導電型の不純物の上記注入角度θに対し、
L/2 < (Rp + 2・ΔRp)・sinθ < L
となるような、上記注入深度Rpおよび上記注入深度標準偏差ΔRpを有する注入エネルギーをもって、上記第2導電型の不純物を上記半導体層に注入することを特徴とする半導体記憶装置の製造方法。 - 請求項2に記載の半導体記憶装置を製造する方法であって、
半導体層上にゲート絶縁膜およびゲート電極を形成する工程と、
上記半導体層上に上記ゲート電極の両側面のそれぞれに、電荷蓄積機能を有する絶縁膜を含むゲート側壁体を形成する工程と、
上記半導体層の上記ゲート電極下側のチャネル領域の中央部に第2導電型の不純物の濃度が極大となる高濃度領域を形成する工程と、
上記半導体層の上記チャネル領域の両側のそれぞれに上記高濃度領域とは異なる第1導電型の第1の拡散領域および第1導電型の第2の拡散領域を形成する工程と
を備え、
上記高濃度領域を形成する工程は、上記第2導電型の不純物を、上記ゲート側壁体の側面に接しかつ上記半導体層の表面に直交する平面に対して15°以上の注入角度をもって、上記ゲート側壁体の少なくとも一方の側面側から上記半導体層に注入することを特徴とする半導体記憶装置の製造方法。 - 請求項8に記載の半導体記憶装置の製造方法において、
上記高濃度領域を形成する工程は、
上記第2導電型の不純物が上記半導体層へ注入される際の注入深度Rpおよび注入深度標準偏差ΔRpが、
上記ゲート電極のゲート長L、上記ゲート側壁体の幅Lsw、および、上記第2導電型の不純物の上記注入角度θに対し、
L/2+Lsw < (Rp + 2・ΔRp)・sinθ < L+Lsw
となるような、上記注入深度Rpおよび上記注入深度標準偏差ΔRpを有する注入エネルギーをもって、上記第2導電型の不純物を上記半導体層に注入することを特徴とする半導体記憶装置の製造方法。 - 請求項5または8に記載の半導体記憶装置の製造方法において、
上記第1導電型の第1および第2の拡散領域を形成する工程は、上記ゲート電極または上記ゲート側壁体を形成した後に、上記第1導電型の第1および第2の拡散領域を形成するための不純物を上記半導体層に注入して、上記第1導電型の第1および第2の拡散領域を形成するための第1のアニール処理を行い、
上記高濃度領域を形成する工程は、上記第1導電型の第1および第2の拡散領域を形成した後に、上記第2導電型の不純物を注入して、第2のアニール処理を行うことを特徴とする半導体記憶装置の製造方法。 - 請求項10に記載の半導体記憶装置の製造方法において、
上記第2のアニール処理は、上記第1のアニール処理よりも低温で行うことを特徴とする半導体記憶装置の製造方法。 - 請求項5、6ないし8の何れか一つに記載の半導体記憶装置の製造方法において、
上記第2導電型は、n型であり、
上記第2導電型の不純物は、少なくとも砒素を含むことを特徴とする半導体記憶装置の製造方法。 - 請求項5、6ないし8の何れか一つに記載の半導体記憶装置の製造方法において、
上記高濃度領域を形成する工程は、
上記第2導電型の不純物を上記ゲート電極または上記ゲート側壁体の一方の側面側から上記半導体層に注入する前または後に、
第1導電型の不純物を、上記第2導電型の不純物の上記注入角度よりも小さい角度で、上記ゲート電極または上記ゲート側壁体の上記一方の側面側から上記半導体層に注入することを特徴とする半導体記憶装置の製造方法。 - 請求項5、6ないし8の何れか一つに記載の半導体記憶装置の製造方法において、
上記高濃度領域を形成する工程は、上記第2導電型の不純物を上記ゲート電極または上記ゲート側壁体の両方の側面側から上記半導体層に注入することを特徴とする半導体記憶装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006183079A JP4750633B2 (ja) | 2006-07-03 | 2006-07-03 | 半導体記憶装置および半導体記憶装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006183079A JP4750633B2 (ja) | 2006-07-03 | 2006-07-03 | 半導体記憶装置および半導体記憶装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008016473A JP2008016473A (ja) | 2008-01-24 |
JP4750633B2 true JP4750633B2 (ja) | 2011-08-17 |
Family
ID=39073242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006183079A Expired - Fee Related JP4750633B2 (ja) | 2006-07-03 | 2006-07-03 | 半導体記憶装置および半導体記憶装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4750633B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5269484B2 (ja) * | 2008-05-29 | 2013-08-21 | 株式会社東芝 | 半導体記憶装置 |
JP5417765B2 (ja) * | 2008-08-19 | 2014-02-19 | 凸版印刷株式会社 | 不揮発性半導体メモリセル及び不揮発性半導体メモリ装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4197630A (en) * | 1978-08-25 | 1980-04-15 | Rca Corporation | Method of fabricating MNOS transistors having implanted channels |
JPS5816573A (ja) * | 1981-07-22 | 1983-01-31 | Toshiba Corp | 不揮発性半導体記憶装置の製造方法 |
JPS6373565A (ja) * | 1986-09-17 | 1988-04-04 | Hitachi Ltd | 半導体不揮発性メモリ素子の製造方法 |
JP4923321B2 (ja) * | 2000-09-12 | 2012-04-25 | ソニー株式会社 | 不揮発性半導体記憶装置の動作方法 |
JP2003249577A (ja) * | 2001-12-23 | 2003-09-05 | Akihiro Nakamura | 不揮発性半導体記憶装置 |
JP2006173528A (ja) * | 2004-12-20 | 2006-06-29 | Sharp Corp | 不揮発性半導体記憶装置 |
JP4825541B2 (ja) * | 2006-02-23 | 2011-11-30 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2006
- 2006-07-03 JP JP2006183079A patent/JP4750633B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008016473A (ja) | 2008-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7187588B2 (en) | Semiconductor storage | |
JP4521597B2 (ja) | 半導体記憶装置およびその製造方法 | |
US7480185B2 (en) | Ballistic injection NROM flash memory | |
US20110001179A1 (en) | Semiconductor device and manufacturing method of the same | |
US7973356B2 (en) | Nonvolatile semiconductor memory and method of manufacturing the same | |
JPWO2003044868A1 (ja) | 半導体記憶装置、その製造方法及び動作方法、並びに携帯電子機器 | |
JP2004056095A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP4480955B2 (ja) | 半導体記憶装置 | |
JP4764773B2 (ja) | 半導体装置 | |
JP2010245345A (ja) | 不揮発性半導体メモリ及びその製造方法 | |
JP5161494B2 (ja) | 半導体記憶装置 | |
JP5519154B2 (ja) | 半導体装置 | |
JP2002009179A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP4854955B2 (ja) | 半導体装置及びその製造方法 | |
JP2002118184A (ja) | 不揮発性半導体記憶装置の動作方法 | |
US20150249090A1 (en) | Semiconductor memory device and method for manufacturing same | |
JP4750633B2 (ja) | 半導体記憶装置および半導体記憶装置の製造方法 | |
JP2009141248A (ja) | 不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置 | |
JP2004221448A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
US8164131B2 (en) | Nonvolatile semiconductor memory device and method of manufacturing the same | |
US20070145465A1 (en) | Non-volatile floating gate memory cells with polysilicon storage dots and fabrication methods thereof | |
JPWO2008069325A1 (ja) | 半導体記憶装置および半導体装置 | |
JP4895823B2 (ja) | 半導体装置 | |
JP2007109955A (ja) | 半導体記憶装置及びその製造方法 | |
JP2007158196A (ja) | 不揮発性半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110125 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110323 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110517 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110519 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |