JP4725740B2 - Ｍｅｍｓ静電チャックの製造方法 - Google Patents

Ｍｅｍｓ静電チャックの製造方法 Download PDF

Info

Publication number
JP4725740B2
JP4725740B2 JP2006538273A JP2006538273A JP4725740B2 JP 4725740 B2 JP4725740 B2 JP 4725740B2 JP 2006538273 A JP2006538273 A JP 2006538273A JP 2006538273 A JP2006538273 A JP 2006538273A JP 4725740 B2 JP4725740 B2 JP 4725740B2
Authority
JP
Japan
Prior art keywords
electrically conductive
conductive layer
forming
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006538273A
Other languages
English (en)
Other versions
JP2007510310A (ja
JP2007510310A5 (ja
Inventor
ペーター ケラーマン
シュー クイン
エルニー アレン
ダグラス ブラウン
Original Assignee
アクセリス テクノロジーズ インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アクセリス テクノロジーズ インコーポレーテッド filed Critical アクセリス テクノロジーズ インコーポレーテッド
Publication of JP2007510310A publication Critical patent/JP2007510310A/ja
Publication of JP2007510310A5 publication Critical patent/JP2007510310A5/ja
Application granted granted Critical
Publication of JP4725740B2 publication Critical patent/JP4725740B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Jigs For Machine Tools (AREA)

Description

本発明は、一般的に、半導体処理システムに関し、より特定すると、基板を固定し、更に、これに関連した熱エネルギーを伝達するための多極ＭＥＭＳ静電チャックの製造方法に関する。
シリコンウエハの処理は、現代のマイクロエレクトロニクス素子の製造において、日常のことである。このような処理は、低圧力で実行されるプラズマ処理及びイオン注入を含んでおり、ここで、ＲＦ波またはマイクロ波のプラズマ、あるいは高出力の粒子ビームがウエハに供給され、処理中、ウエハは高温度となる。しかし、このような高温度（たとえば、通常の注入に対する100℃を越え、他の処理に対して400℃までの温度）は、ウエハに有害な影響を与える。
多くの処理に対して、ウエハの温度を、イオン注入において１００℃以下または、一般的に、４００℃以下の所定の温度以下に維持する限り、正確な温度制御は必要とされない。しかし、イオン注入における現在の趨勢は、高出力のシリアル注入機に向けられており、ここでは、熱伝達係数（ＨＴＣ）が次式 ＨＴＣ＞２００ｍＷ／ｃｍ2Ｃを満足する冷却が一般的に必要とされる。これらの或いは他のいくつかの注入動作において、正確な温度制御が、一般的に必要とされ、また、温度制御が±５％以内である必要がある。
高度の注入およびウエハ処理作業において、正確な温度制御が一般的に必要とされる。ＨＴＣは、３００ｍｍウエハにわたって均一であり、たとえば、１％以内に維持する必要がある。このような処理は、たとえば、５００ｍＷ／ｃｍ2Ｃと同程度に高いＨＴＣ値を有する。本発明が指向する要求もこのように高い性能に合致している。
半導体処理におけるウエハの温度制御は、ある時間の間、利用される複数の静電チャック（ＥＳＣ）を有する。一般的な単一極のＥＳＣは、図１に示されており、ここで、ＥＳＣ１０は、静電気によってウエハ２０を保持する。ウエハ２０は、絶縁層４０によって電極３０から分離される。電圧（たとえば、a＋として図示される。）は、電源５０によって電極３０に印加される。電極に印加された電圧は、静電界（たとえば、a"-"）ウエハ２０に生じ、このウエハ２０上に等しくかつ反対の電荷を誘導する。ウエハ２０上に作用する静電界は、ウエハとＥＳＣ１０との間に静電力を生じる。その結果、静電力は、絶縁層４０に対してウエハ２０を保持する。
複数のＥＳＣを用いるときのウエハ２０の冷却は、ウエハと絶縁層４０の接触表面６０との間の接触伝導率によって与えることができる。ここで、絶縁層は、水冷により冷却することができる。従来、ウエハ２０の冷却は、一般的に、ＥＳＣに印加される電圧に応じて増加する。しかし、かなり高い電圧は、ウエハ上に有害な影響（たとえば、粒子発生原因となる）を与え、故障率の増加とともに、高価な電源及び電力消費をもたらすことになる。
真空環境において、従来の他のＥＳＣは、ウエハ２０と絶縁層４０との間に冷却ガスを用いる。この場合、絶縁層４０の接触面６０は、複数の突出部(図示略)を有して、冷却ガスを残す領域を形成する。セラミック層は、一般的に機械加工により突出部が形成され、この突出部は、ビードブラスト処理により形成される。しかし、セラミックからなる絶縁層４０を加工することは、いくつかの欠点として、精度と、ウエハ処理中にセラミック層によって起こる帯電微粒子の問題を生じさせる。
さらに、従来の機械加工方法を用いてチャック表面の平坦度（即ち、表面のうねりを制御すること）を３００ｍｍの加工物にわたって５ミクロン以下にすることは、一般的に非常に難しい。たとえば、ウエハを従来のチャック表面（例えば、セラミックチャック表面）に接触させると、ウエハ２０は、チャック表面の回りにあるチャック表面６０に接触しない、すなわち、チャック接触表面とウエハ２０との間にギャップ(図示略)が存在する。このギャップは、一般的に、チャック表面の機械加工によって生じるチャック接触表面６０のうねりにより５ミクロンの範囲内にある。さらに、チャックとウエハ表面との間のギャップ幅は、通常のチャック表面のうねりによって変化する。このギャップは、ウエハ全体にわたり均一ではなく、クランプ状態によって変化する。
クランプ電極３０とウエハ２０との間の絶縁層４０の厚さは、局部的なクランプ力に影響を与える。これにより、ウエハ全体を温度的に均一に密着させる。従来の制御方法は、この寸法に対する制御が低いものである。絶縁層４０における非均一性およびクランプ１０とウエハ２０との間の物理的なギャップによって、クランプ圧力における空間的な変動が大きくなり、正確な温度制御が難しくなる。従来のモデル及び測定において、平均的なギャップ幅は、チャック表面及びクランプ条件により２〜１０ミクロンの範囲で変化する。この比較的大きくかつ制御できないギャップ幅は、ウエハ全体にわたり、より低い冷却能力と、温度の不均一性をもたらす。
更に、従来のＥＳＣの電極への電気接続を形成することは一般的に難しいことがわかっている。従来、導線は、電力の中心部分より下側に半田付けされる。このような半田付けは、ウエハ間の熱伝導の均一性を乱す欠点となる。
それゆえ、処理中、容易に調整できる均一な熱伝達係数を与えるとともに、ウエハの冷却と加熱の両方において、より高い熱の伝達を与える、改良された静電チャックを製造する方法が必要とされている。さらに、ウエハ処理中に粒子の汚染をかなり抑えるように動作可能なクランプ表面を与える静電チャックを必要としている。
米国特許出願番号10／642,939 米国特許出願番号10／657,449 米国特許出願番号10／683,679
本発明の基本的ないくつかの構成を理解するために、単純化した本発明の要約を以下に示す。この要約は、本発明の拡張的な概要を示すものではない。これは、本発明の重要な要素を識別しかつ正確に概説するものでもない。この目的は、後に記載する詳細な説明の序文として、本発明のいくつかの概念を単純化した形で示すことにある。
本発明は、一般的に、半導体基板を加熱または冷却するために、静電チャック用のクランププレートを形成する方法を指向している。この方法は、半導体プラットフォーム上に第１電気伝導層を形成することを含む。ここで、第１電気伝導層は、互いに電気的に分離した複数の部分からなる。この第１電気伝導層上には、第１電気絶縁層が形成され、第１電気絶縁層は、この頂部表面から第１距離だけ伸びる複数のＭＥＭＳ突起を含む。複数の極が第１電気伝導層の複数の部分にそれぞれ電気接続され、ここで、複数の突起上にあるウエハとクランププレートとの間に静電力を導くために、所定の電圧が、複数の極間に印加される。保護層が、例えば、複数の突起上にさらに形成されている。
本発明の１つの例示的な構成によれば、半導体プラットフォームの底部表面上に、第２電気伝導層が形成され、この第２電気伝導層は、第１電気伝導層の複数の部分のそれぞれに電気接続された複数の部分を含んでいる。第１電気伝導層および第２電気伝導層は、例えば、同時に形成される。半導体プラットフォームの頂部表面と底部表面の間に、複数の垂直な電気接続部が形成される、これにより、第１電気伝導層と第２電気伝導層を電気接続する。例えば、複数の垂直な電気接続部は、半導体プラットフォームを介して形成された複数のビアス（通路）または半導体プラットフォームの側壁上に形成された複数の側壁電気接続部を含む。
本発明の１つの例示的な構成によれば、１つ以上のガス分配溝が、第１電気絶縁層の頂部表面、第１電気伝導層、および半導体プラットフォームに形成される。また、１つ以上のガス分配孔は、第１電気伝導層、半導体プラットフォーム、および第２電気伝導層を貫通して形成される。ここで、１つ以上のガス分配溝と１つ以上のガス分配孔は、流体連通する。１つ以上のガス分配溝は、例えば、複数の突起を形成した後で形成される。
前述の及びこれに関連した目的を達成するために、本発明は、以下に詳細に記載されかつ特許請求の範囲に特に示された特徴を含んでいる。以下の記載及び添付の図面は、本発明の例示的な実施形態を詳細に示している。しかし、これらの実施形態は、本発明の原理を用いる種々の方法の一部を示しているにすぎない。本発明の他の目的、利点及び新規な特徴は、図面を参照して、本発明の詳細な記載から明らかになるであろう。
本発明は、いくつかの革新的な特徴を有する多極静電チャック（ＥＳＣ）およびこれに関連するクランププレートを形成するための方法を指向する。特に、本発明の静電チャックは、ウエハ基板を均一に冷却する能力を増大させる。したがって、本発明は、図面に関連して以下で説明され、ここで同一の参照符号は、全体を通して同一の部材に対して使用される。これらの構成上の記載は、単に説明的なもので、これらの構成によって限定されるものではない。以下の記載において、説明の目的、多くの特定の詳細は、本発明の完全な理解を提供するために設けられたものである。しかし、当業者であれば、本発明は、これらの特定物でなくても実施できることが明らかであろう。
本発明は、多極静電チャック（ＥＳＣ）を介して従来例の問題点を克服するものであり、この静電チャックは、基板（たとえば、シリコンウエハ）と、多極静電チャック（ＥＳＣ）に関連する半導体クランププレートとの間で非常に空間的に均一な熱伝達係数を示す。
このＨＴＣを得るための１つの方法は、基板とクランププレートとの間の熱接触伝導を利用することである。クランププレートに加えられる電圧は、基板とクランププレートとの間の接触力の大きさを決定する。しかし、ＨＴＣの均一性は、一般的に接触圧の均一性による。均一なＨＴＣを維持する１つの方法は、均一なクランプ表面を設けることである。しかし、クランプ表面は、基板に対して大きな接触面積を有しており、基板間に大きな接触圧を必要とする。それゆえ、高いＨＴＣを得るためにＥＳＣの電極対間に印加すべき大きな電圧差を必要とする。本発明に従ってクランプ表面の一部分を取り除くことにより、単位面積当たりの接触圧力を増加させながら印加電圧を減少することができる。
例えば、クランププレート表面の面積を取り除くために、残存する部分に複数の突起を形成し、この部分に基板が載置される。本発明の１つの構成によれば、クランププレートの接触表面積と基板の表面積との面積比は、最適化され、複数の突起を介して最大の熱伝達が起こり、基板に対する応力を最小化することができる。
更に、複数の突起のそれぞれの間にギャップが形成され、この一例において、複数の突起は、実際的な寸法に制限され、ギャップは、背面の微粒子に基づくと考えられる。例えば、ギャップの深さよりも大きな粒子があると、基板を複数の突起に接触できないようにするので、これにより、信頼性を欠くことになる。一般的なＥＳＣにおいて見られる多くの粒子は、１ミクロン以下であり、ギャップ深さに対する下側限界は、１ミクロン以下となる。さらに、基板における応力を最小化するために、ギャップの幅（例えば、突起間の距離）を、ほぼ基板の厚さに等しくする。
均一なＨＴＣを得るための別の方法は、背面側ガスの冷却を用いることである。このようなガスのウエハとＥＳＣとの間のガス伝導は、分子の自由領域内に維持される。例えば、ＥＳＣとウエハとの間のギャップは、（たとえば、冷却ガスの平均自由行程）λmfpよりもかなり小さくなっている。このような場合、ギャップがλmfpよりもかなり小さいならば、冷却ガスのＨＴＣは、ギャップに無関係である。従って、できる限り小さいギャップを作ることが望ましい。
一般的なＥＳＣのクランプ力によって許容される圧力範囲（数１００トルにまで上げることができる）では、ガスの平均自由行程は、１ミクロンのオーダーである。これは、ガスの導電が、全体的に分子自由領域内だけではなくて、分子自由領域と粘性領域との間の転移領域において作動することを意味する。この結果、ギャップに関してＨＴＣが適度に変動することがある。たとえば、２００トルで、例示的な冷却ガスのＨＴＣは、約５００ｍＷ／ｃｍ2Ｃであり、ギャップが１００％変動（たとえば、ギャップの範囲が１ミクロンから２ミクロン）すると、ＨＴＣは、約２０％の変動を生じる。それゆえ、ウエハ間に１％範囲の所望温度に保つために、本発明の１つの構成に従って、ギャップ幅の均一性は、５％に等しいかそれ以下とすべきである。
ギャップの均一性に加えて背面冷却ガスを処理するとき、ＨＴＣの均一性は、一般的に圧力の均一性に従属する。一般的にウエハの周辺部での冷却ガスの漏れによって、ガスが流れ、そこに圧力勾配を生じさせる。この問題は、ガスの流れ領域をウエハ周辺部とその近く及びガス分配溝の部分に制限することによって改善される。表面構造に沿ってガス分配溝を設けようとする企ては、放電の可能性を避けるとともに、製造を容易にかつ信頼性を与えるような均一なギャップを与えることができる。
本発明によって改善されるもう１つの企ては、多極のＥＳＣを可能にして、この表面の制御が行えるようにすることである。単一極のクランプ（たとえば、ＥＳＣ全体を１つの電極とする）は、ウエハがプラズマに晒されかつ導電路がウエハとアースとの間で作られるような応用に用いることができる。しかし、ウエハは、プラズマに対して一定に接触しているわけではない場合、少なくとも２つの電極が必要となり、各電極は、反対の極性を有し、これにより、ウエハは、ウエハを介して電気接続することなく仮想的なアースに接続された状態となる。こうして、多極静電チャックが形成され、このチャックは、正確な表面制御とともに、電源に接続された多極電極を包含することになる。
図面を参照すると、本発明の図２は、本発明の１つの構成に従う多極ＥＳＣ１００の断面図を示す。このＥＳＣは、そこに存在する基板１０５を支持しかつ処理する（例えば、基板を加熱または冷却）ように作動可能である。基板１０５は、たとえば、直径Ｄと底部表面１０７によって特徴付けられ、この底部表面は、第１表面領域(図示略)を有する。図２の静電チャック１００は、巨視的に単純化して図示されていることに注目すべきである。しかし、続く図（例えば、図１０,１１及び他の図）には、より詳細に静電チャック１００の例示的な拡大図が提供されている。
本発明の図２に示す静電チャック１００は、基板１０５の底部表面１０７に関連しかつ底部表面の反対側に配置された頂部表面１１５を有するほぼ平坦なクランププレート１１０を含む。クランププレート１１０は、たとえば、半導体プラットフォーム１２０を含み、このプラットフォーム内に、第１電気伝導層１２５が半導体プラットフォームの頂部表面１２７上に形成されている。第１電気伝導層１２５は、複数の部分１３０から構成され、この部分は、後述するように、互いに電気的に絶縁された多極ＥＳＣ１００の複数の極１３１を形成する。半導体プラットフォーム１２０は、たとえば、シリコンウエハ等の半導体基板１３２を含み、この上に第１電気伝導層１２５の複数の部分１３０が形成され、複数の部分１３０間に絶縁領域１３４を形成している。絶縁領域１３４は、第１電気伝導層１２５の複数の部分１３０と互いに電気的に絶縁されている。複数の部分１３０に印加される電圧により、クランププレート１１０と基板１０５との間に静電力を発生させることができる。
本発明の例示的な構成によれば、クランププレート１１０は、以下で説明するように、半導体リソグラフィック技術を用いて形成される。ここで、絶縁領域１３４は、たとえば、第１電気伝導層１２５の形成中、一般的にマスクされる。半導体プラットフォーム１２０は、たとえば、単一の半導体基板１３２を構成することもでき、代わりに半導体プラットフォームは、分離した半導体基板１３２（たとえば、破線１３３で示された）のモザイクを含んでいる。ここで、第１電気伝導層１２５は、半導体基板のモザイク上に形成される。分離した半導体基板１３２のモザイクは、たとえば、分離した半導体基板を統合して半導体プラットフォーム１２０を形成し、連続した半導体プラットフォームを形成する。このようなモザイクは、標準シリコンウエハよりも大きい径を必要とする静電チャックに対して利点を有する。ここで、いくつかの半導体基板は、より大きな半導体プラットフォーム１２０を形成するために、一体に統合することができる。
本発明の別の構成が図１２に示されており、この半導体プラットフォーム１２０は、いくつかの半導体基板１３２から形成された複数の別個のセグメント１３５を構成することができる。第１電気伝導層１２５の複数の部分は、個々のセグメント１３５上に個別に形成される。たとえば、複数のセグメント１３５は、セラミックスペーサ１３７等の絶縁性材料によって互いに分離されている。ここで、第１電気伝導層１２５の複数の部分１３０は、互いに電気絶縁されている。
図３は、図２のクランププレート１１０の部分を示す一部断面図を示し、本発明のいくつかの例示的構成では、より詳細に説明される。この図は、必ずしもスケール寸法が正確ではなく、説明の目的のために与えられていることに注目してほしい。本発明の１つの例示的な構成によれば、クランププレート１１０は、図２に示す第１電気伝導層の頂部表面から外側に伸びる複数の電気絶縁性突起１４０（ここで、クランププレート１１０の頂部表面１１７から外側に伸びる）を含んでいる。
図３を再び見ると、複数の突起１４０は、第１電気伝導層１２５上に形成され、そして、クランププレート１１０の頂部表面１１７から第１距離Ｄ1だけ伸びている。従って、複数の突起１４０は、その間に複数のギャップ１４５を形成し、たとえば、複数の突起は、第２距離Ｄ2だけ互いから離れている。これにより、複数のギャップの幅を形成する。第２距離Ｄ2は、クランプされるべき基板(図示略)の厚さよりも短い。これにより、クランプ中の基板の機械的変形が、後で詳細に論じられるように、かなりの減少する。たとえば、第２距離Ｄ2は、約１００ミクロン未満である。
本発明の別の例示的な構成によれば、複数の突起１４０が超小型電気機械部品構造（ＭＥＭＳ）(microelectromechanical structure)からなる。たとえば、半導体プラットフォーム１２０は、ＭＥＭＳ微細構造を形成するのに利用されるシリコン等の材料から構成され、複数の突起１４０は、プラットフォーム上に形成される二酸化けい素（ＳｉＯ2）からなる。ＭＥＭＳ微細構造は、堅固に制御されかつクランププレート１１０の頂部表面１１７に安定した寸法を維持する。また、複数の突起１４０は、クランププレート間の頂部表面から一定の第１距離Ｄ1だけ伸びている。たとえば、図４は、円筒または矩形状の複数のアイランド１４７を含み、このアイランドは、クランププレート１１０の頂部表面１１７上に形成される。複数の突起１４０は、図２に示すように、基板１０５の底部表面１０７に接触するように使用でき、これにより、突起接触面積を形成する。好ましくは、突起接触面積比(ＡＲ）は、基板１０５の底部表面領域の全体の約１０％程度である。たとえば、図３の複数のアイランド１４７は、約１０ミクロンまたはそれ以下の直径を有し、そして、互いに約２５〜１００ミクロンだけ離れている。
クランププレート１１０の頂部表面１１７から伸びる複数の突起１４０は、図示するように均一の形状で整列配置されているが、複数の突起の配列、及び形状または突起の順序は、どのような形式でもよく、このような変更は、本発明の範囲内であると考えられる。
再び図２に戻ると、半導体プラットフォームの頂部表面１２７及び複数の突起１４０は、更に、窒化けい素（Ｓｉ3Ｎ4）層等の保護被膜１４８をプラットフォーム上に形成することもできる。図３に示すように、この保護被膜１４８は、図３に示すように、低い放射率を有し、クランププレート１１５の方の基板(図示略)から放射される熱は、基板の加熱中、保護被膜から反射される。別の例によれば、保護被膜１４８は、クランププレート１１０と基板(図示略)との間に、硬くかつ不活性の中間界面１４９を与える。この保護被膜は、クランププレートの劣化による汚染物質の可能性を減少させる。また別の例によれば、保護被膜１４８は、基板(図示略)がクランププレート１１０と基板との間の中間界面１４９上を横方向にスライドさせることができる。ここで、この保護被膜は、複数の突起１４０にほぼ一致し、これにより、１つ以上の鋭いエッジ１４６Ａを丸くすることができる。
図５は、例示的な突起１４０を示し、保護被膜１４８が複数の突起１４０に適合し、かつ丸くなった１つ以上の鋭いエッジ１４６Ａを有する。これにより、突起は、丸くなった、１つ以上のエッジ１４６Ｂを形成する。リソグラフィー技術により理解できるように、このような丸みは、説明したよりもより大きな効果を有することが可能である。例えば、１つ以上の丸くなったエッジ１４６Ｂは、クランププレート１１０に対して、基板１０５の熱運動（熱の膨張または圧縮）の間、有利なスライド特性を与える。
たとえば、突起に対する基板１０５の熱の運動１５８は、突起１４０によって基板１０５上に力Ｆを作り出すことができる。この力Ｆは、少なくとも部分的に、突起１４０の形状によって変化する。たとえば、図３に示すように、鋭いエッジ１５６は、より大きな力Ｆを作り出すように見え、基板１０５は、突起１４０の鋭いエッジで横方向への動きが拘束される。力Ｆが基板の降伏強さを超えると、基板１０５にストレスによる破壊が生じる。これにより、基板に対して電位の変動と基板の損傷の１つまたは両方を生じさせることになる。
一方、図５の丸いエッジ１４６Ｂは、丸いエッジを越えて力Ｆが広がることにより、基板１０５上の力Ｆを制限する。基板１０５上の力Ｆを制限することによって、基板１０５をクランププレート１１０に対してより自由に膨張または圧縮させることができる。これにより、突起１４０の位置で横方向の動きを拘束する。
本発明の別の例示的な構成に従う図３を再び参照すると、複数の突起１４０は、クランププレートの頂部表面１１７から図２のクランププレートの頂部表面１１７から基板１０５の底部表面１０７までの第１距離Ｄ1を維持するように使用できる。ここで、複数の突起を介しての接触伝導率は、クランププレート間で均一である。これは、複数の突起の表面あらさを確実に制御することにより達成される。例えば、図４で再び説明するように、１００オングストローム以下の表面あらさ１６１（例えば、表面仕上げ）は、ＭＥＭＳベースの半導体処理を介して複数の突起１４０の各々に対して達成可能である。この場合、このような表面仕上げによる接触伝導率は、従来の機械加工された表面に比べて十分に高められる。
図６のグラフは、例示的なＭＥＭＳベースの静電チャックに対する接触熱伝達係数を示している。曲線１６３Ａ〜１６３Ｄは、それぞれ基板１０５とＭＥＭＳベースの図２に示す複数の突起との間の接触圧力が０．５、１、２及び５気圧における平均ＨＴＣｓを示している。図から明らかなように、ＨＴＣは、低ＡＲにおいて急速に増加し、最大に達し、そして、ＡＲが100％に到達するに従って次第に減少する。図６からのデータを用いて、本発明の発明者は、ＭＥＭＳベースの突起１４０に対して最適なＡＲを決定することができることを評価する。好ましくは、ＡＲは、約0.5未満であり、特に、約0.02〜0.2の範囲内が好ましい、例えば、約0.1（10％）のＡＲは、0.5〜1.0気圧の範囲の接触圧に対して最適化される。現在及びこれから予想される半導体製造処理に対して、ＨＴＣは、低電圧作業を可能にしながら、約3000ｍＷ／ｃｍ-2Ｃ-1までの範囲に熱伝達の要求条件が高くなり、これにより、最適ＡＲを約0.2以下の範囲に定める。
本発明の別の例示的な構成に従う図３を再び参照すると、第１距離Ｄ1は、複数のギャップ１４５内の冷却ガス(図示略)の流れを可能にするように作動させることができる。ここで、静電チャック１００は、冷却ガスの自由分子行程における熱伝達を介して基板からクランププレートに熱を移動するように操作可能である。たとえば、自由分子領域内で熱伝導が可能にするために、第１距離Ｄ1は、５ミクロン以下である。好ましくは、クランププレート１１０の頂部表面１１７から基板１０５の底部表面１０７までの第１距離Ｄ1は、約１ミクロンまたはそれ以下である。
上記現象は、接触ＨＴＣのグラフと種々の接触領域比率に対するウエハストレスを図示する図７に関連してより理解できる。たとえば、低領域の接触比率（たとえば、約０．０５またはそれ以下のＡＲ）で、接触ＨＴＣ（グラフ１５９Ａ）は、突起及びウエハ間の小さな接触領域によって小さくなる。１つの例では、低接触ＨＴＣは、熱伝達が、（図２のクランププレート１１０と基板１０５との間の）熱伝達またはガス残留によって行われることが望ましい。このように小さな領域比率は、基板上のストレス（図６のグラフ１５９Ｂ）が、特に高い静電チャック圧力において望ましくない程度高くなる。接触領域比率が増加する（例えば、全ての突起の突起接触領域が、全体のウエハ領域より大きな割合となる）と、接触ＨＴＣは増加し始め、最大値に到達し、そして、再び減少する。増加した領域により起こるトレードオフをもたらし、そして、突起上の単位面積当たりの接触圧力を減少させる。この範囲（約0.05から約0.3のＡＲの間）において、接触ＨＴＣは、比較的高く、これにより、接触ＨＴＣがパッシブ型であり、ガス伝導のＨＴＣをターンオフ（例えば、圧力における変化によってターンオフ）することができないので、より難しくまたはより少なく制御された、ＥＳＣと基板との間に存在するガスの圧力制御を介してＥＳＣの冷却の切換えを行う。より高い接触面積比率、例えば、約０．４またはそれ以上のＡＲにおいて、ストレスは、無視することができ、接触ＨＴＣは、冷却の活性／非活性が冷却ガスの背圧によって主に指示されるように再び低くなる。
一般的に、２つの本体間の距離を横切る、冷却ガスの熱伝達係数（ＨＴＣ）の振る舞いは、３つの動作領域の１つ、即ち、粘性領域、自由分子領域、および転移領域のいずれかに適合する。粘性領域では、熱伝達係数（ＨＴＣ）は、ギャップ距離及び冷却ガスの熱伝導率に依存するが、冷却ガス圧力（以降において、背面側ガス圧力ともいう。）には無関係である。自由分子領域では、ＨＴＣは、平面側ガス圧力及び冷却ガスの分子重量に依存するが、ギャップ距離には無関係である。この自由分子領域は、数ミクロン（たとえば、約３〜５ミクロン）以下の距離（たとえば、第１距離Ｄ1）に確定する。更に、変移領域は、粘性領域と分子領域との間のスムーズな補間によって特徴づけられる。
自由分子領域内のガスを介する熱の伝導は、本発明によって規定するように、いくつかのユニークな利点を提供する。たとえば、冷却ガスの平均自由行程におけるギャップ（第１距離Ｄ1）を維持することにより、ウエハを横切る冷却操作は、ギャップ距離に無関係であり、その代わり、背面側圧力に依存する。これにより、ギャップ（ウエハの変形または微粒子）内の僅かな変動にもかかわらず、ウエハ間の空間を均一に冷却することを導く。さらに、ギャップ距離が小さいので、これに関連した容積もまた小さい。これにより、ウエハの冷却操作が非常に早く背面側圧力を変更することによって効果を発揮できる。このようにして、本発明は、一旦スパイクアニール(spike anneal)温度に到達すると、ウエハを迅速に冷却することが可能になる。
図８は、１ミクロン及び２ミクロンの第1距離Ｄ1で、窒素に対するＨＴＣ対背面側ガス圧力の振る舞いを示すグラフである。ＨＴＣが背面側ガス圧力によく依存する自由分子領域では、第１距離Ｄ1が、１ミクロンかあるいは冷却ガスの平均自由行程（ＭＦＰ）以下であるとき、０トル〜約２５０トルの範囲における本発明の実施形態でのガス圧力を見ることができる。また、ＨＴＣが、主として第１距離Ｄ1に依存する粘性領域では、約２５０トルより高い背面側ガスに対して、あるいは第１距離Ｄ1が冷却ガス（現在の図面では図示されていない）の平均自由行程（ＭＦＰ）より大きい場合に見ることができる。これらの２つの領域間で、変移領域を見ることができる。
図８は、さらに、自由分子領域において、冷却ガスＨＴＣは、背面側ガス圧力を調整することによって主として制御され得ることを示しているが、第１距離Ｄ1がより高い圧力において、ＨＴＣの役割を果たす。たとえば、２ミクロンと１ミクロンの第１距離Ｄ1が比較され、冷却ガスの熱伝導率は、約２５０〜２７０トルで、自由分子領域から粘性領域に移動し始める。それゆえ、大気圧力からほぼ真空圧力（たとえば、２０トル以下）まで圧力が変化するとき、第１距離Ｄ1の均一性が関係する。しかし、ほぼ真空及び約２５０トルの範囲の圧力を制御することにより、ＨＴＣは、ギャップ距離におけるわずかな変動に無関係に背面側圧力によって主として制御することができる。それゆえ、ウエハを横切る冷却が均一に維持される。
本発明の別の例示的な構成によれば、図９に示すように、クランププレート１１０は、１つ以上のガス分配溝１５０を含んでいる。このガス分配溝は、冷却ガス(図示略)が溝を通って流れることができるように適合しており、冷却ガス（背面側圧力）の圧力調整は、迅速に達成することができる。図１０に示すように、ガス分配１５０は、クランププレート１１０内に第３距離Ｄ3だけ伸びている。各ガス分配溝は、クランププレートに関連した図２の複数のギャップ１４５の少なくとも１つと交差する。第３距離Ｄ3は、たとえば、約１００ミクロン以下であり、このガス分配溝１５０内の冷却ガスの流れは、粘性領域に適合する。さらに、ガス分配溝（ギャップに比較して）のかなり大きい第３距離Ｄ3は、一般的にクランププレート１１０から冷却ガスを送り出すために非常に早い応答を可能にしている。
ガス分配溝１５０は、更に、クランププレート１１０の頂部表面１１７とほぼ同一平面上に幅Ｗを有する。ガス分配溝１５０の幅Ｗは、好ましくは１００ミクロン以下であり、また、クランププレート１１０上にある基板１０５の厚さ(図示略)の熱伝導が、上述したと同様の理由で、基板の底部表面１０７を横切ってほぼ均一となる。別の例示的な構成によれば、各ガス分配溝１０５の各幅は、第３距離Ｄ3にほぼ等しい。
かなり大きなガス分配溝（たとえば、突起１４０間のギャップ１４５に比較して）を有することによって、与えられた圧力に対する自由分子領域における流速よりも約５０倍大きい粘性領域の中において、ガスの流れが起こる。ガス分配溝１５０を通って流れる冷却ガスの早い流速は、基板の冷却に対して早いターンオン動作を容易にする。それにも拘らず、分配溝の全表面積は、複数のギャップ１４５において、ウエハに対する冷却ガスの接触面積に比較して非常に小さい。この点において、図１０は、分配溝１５０間のギャップの数は、ほぼ適合しているが、寸法（説明の目的に適合する。）を一致させたものではない。たとえば、分配溝の距離１５１は、約１ｃｍ以下であり、また突起１４０は、約１０ミクロンまたはそれ以下の直径を有し、約９０個以上の突起を分配溝間に存在させることができる。
従って、複数のガス分配溝１５０が設けられ、複数のガス分配溝は、クランププレート１１０から冷却ガスを送り出すための応答時間をかなり減少できるように作動可能である。たとえば、図９に示すように、複数のガス分配溝１５０は、クランププレート１１０の中央の外側に放射状に配置されており、この複数のガス分配溝は、パターン化され、その結果、複数のガス分配溝は、クランププレートの頂部表面１１７上に、どの位置も、複数のガス分配溝の少なくとも1つから約５ｍｍ以内に配置されている。好ましくは、分配溝間の距離１５１は、約１ｃｍ以下である。複数のガス分配溝１５０は、放射状に延びる溝として図示されているが、これらの分配溝は、多数の形式で形作ることができることを理解すべきである。数を変更したり、またこのような変更は、本発明の範囲の範囲内にあると考えられる。さらに、図１１の例に示すように、分配溝１５０の深さＤ3は、種々の突起１４０間の距離Ｄ2とほぼ同一である。
冷却ガスは、たとえば、酸素、水素、ヘリウム、アルゴン、窒素等の熱伝導性ガスの１つまたは複数を含んでいる。この冷却ガスは、図２の静電チャック１００を含む処理室(図示略)等の環境(図示略)に供給される。それゆえ、冷却ガスは、静電チャック１００を介して、環境（たとえば、処理室(図示略)内から）から送り出される。また、適当なポンプ(図示略)を用いて吐き出される。本発明の他の例示的な構成によれば、図９を参照して、複数の突起の１つは、基板１０５と同軸配置されているリング１５３を含んでいるリング１５３の直径ＤRは、たとえば、図２に示した基板１０５の直径Ｄよりも僅かに小さい。このリングは、基板の内側部分１５４とクランププレート１１５を取り囲むように作動できる。内側部分と環境１５５との間にシールを形成する。再び図９に戻ると、別の例に従って、周辺ガス分配溝１５６がリング１５３内にあり、この周辺ガス分配溝１５６は、複数の分配溝１５０に連結される。
本発明の別の例によれば、図２に示すような例示の静電チャック１００は、ベースプレート１６０を更に含み、基板１０５とクランププレート１１０から熱エネルギーを移動するために使用できる。このベースプレート１６０は、たとえば、クランププレート１１０の底部表面１１７に関連した頂部表面１６２によって特徴付けられる。ベースプレート１６０の頂部表面１６２は、たとえば、クランププレート１１０の底部表面１１７に対面し、このベースプレートとクランププレートは、互いに熱的に連結される。ベースプレート１６０は、たとえば、金属等の良好な熱伝導率を与える材料で構成される。例示的なベースプレート１６０の金属は、良好な熱伝導率を有するアルミニウム、銅、あるいは他の金属合金であり、代わりに、ベースプレート１６０は、たとえば、アモルファスシリコン（a-Si）または炭化けい素(SiC)等のクランププレート１１０の熱伝導率と同様な熱伝導率を有する材料から構成される。
本発明の他の例示的な構成によれば、クランププレート１１０は、更に第２電気伝導層１６５を含み、この第２電気伝導層は、更に、互いに電気的に分離された複数の部分１６７を有する。この複数の部分１６７は、第１電気伝導層１２５の複数の部分１３０のぞれぞれと電気的に接続されている。複数の部分１６７は、たとえば、半導体プラットフォーム１２０の底部表面１６８とベースプレート１６０の頂部表面１６２との間に存在する。１つの実施形態では、半導体プラットフォーム１２０の頂部表面１２７上の第１電気伝導層１２５の形成中に、第２電気伝導層１６５の複数の部分１６７が、半導体プラットフォーム１２０の底部表面１６８上に形成される。
本発明の別の更に例示的な構成によれば、第２電気伝導層１６５は、更に、電気伝導性の複数の垂直連結部１７０を含む。この垂直連結部１７０は、たとえば、第１電気伝導層１２５及び第２電気伝導層１４５を電気的に接続する。複数の電極１７５が、更に、第２電気伝導層１６５に電気接続され、複数の垂直連結部１７０を介して複数の電極に第１電気伝導層１２５を電気接続する。複数の垂直連結部１７０は、たとえば、半導体プラットフォーム１２０に関連した複数の通路１８０を含んでいる。複数の通路は、半導体プラットフォームの頂部表面１２７から底部表面１６８に伸びている。それゆえ、複数の通路１８０は、第１電気伝導層１２５の各部分１３０を第２電気伝導層１６５のそれぞれの部分１６７に電気接続する。第１電気伝導層１２５および第２電気伝導層１６５の各部分１３０及び１６７は、たとえば、１つ以上の通路１８０（たとえば、部分１３０Ａは、１つ以上の通路１８０Ａを介して部分１６７Ａに電気接続される。）によって、それぞれ電気接続される。図１２に示すように、たとえば、複数の通路１８０は、クランププレート１１０が熱的にかつ電気的にバランスされるように、半導体プラットフォーム１２０の回りに向けられる。
別の実施形態に従って、図１３は、別のＥＳＣ１００を示し、複数の垂直連結部１７０が半導体プラットフォーム１２０の側壁１８５に連結され、そこに複数の側壁連結部１８８を形成している。第１電気伝導層１２５の各部分１３０は、たとえば、各々の側壁連結部１８８に電気接続され、各側壁連結部は、各々の電極１７５に電気接続される。たとえば、各電極１７５の各々は、ばね付勢された側壁接点電極１９０を含み、これらの接点電極は、ばね力(図示略)によってそれぞれの側壁連結部１８８に機械的に押圧されている。さらに、側壁連結部への接点電極の物理的結合（たとえば、ろう付けまたはエポキシ結合）は、必要ではない。
本発明の別の例示的な構成によれば、図１４に示すように、ベースプレート１６０は、その上に形成される第１電気絶縁層１９２及び第３電気伝導層１９４を含んでいる。第１電気絶縁層１９２（たとえば、酸化物）がベースプレート１６０と第３電気伝導層１９４との間にある。第３電気伝導層１９４は、たとえば、更に、第１電気伝導層１２５および第２電気伝導層１６５のそれぞれの複数の部分１３０及び１６７に連結される複数の部分１９５を含む。第３電気導電層１９４の各部分１９５は、第２電気伝導層の各部分１６７と電気接続される。第３電気伝導層１９４の複数の部分１９５は、互いに電気的に絶縁され、ＥＳＣ１００の複数の極を電気的に絶縁させる。たとえば、第３電気伝導層１９４は、ベースプレート１６０（第１電気絶縁層１９２上に）の側壁１９６及び頂部表面１９７に沿って設けられ、複数の電極１７５は、ベースプレートの側壁において、第３電気伝導層に電気接続される。代わりに、第３電気伝導層１９４は、ベースプレート１６０の底部表面１９８上に形成することもできる。複数の電極１７５は、ベースプレートの底部表面(図示略)で、第３電気伝導層に電気接続することができる。
第３電気伝導層１９４は、たとえば、ベースプレート１６０をクランププレート１１０に結合でき、ベースプレートは、クランププレートに熱的に結合され、そして、第２電気伝導層１６５に電気接続することができる。ベースプレート１６０をクランププレート１１０の底部表面１１７に結合する１つの例示的な方法は、ろう付け（brazing）によって達成され、クランププレートの底部表面１１７を金属で覆い（たとえば、第２電気導電層１６５によって）、そして、ベースプレートの頂部表面１６２に真空ろう付けされる。たとえば、第３電気伝導層１９４は、ベースプレート１６０の頂部表面１６２上に形成され、第２、第３電気伝導層１６５，１９４は、一緒に真空ろう付けされる。第２、第３電気伝導層１６５,１９４は、たとえば、タングステンシリサイド、タングステン、またはチタン、の１つまたは複数から構成される。しかし、いずれの電気伝導材料も、本発明の範囲内に入ると考えられる。
本発明の別の例示的な構成によれば、再び図１３を参照すると、電気絶縁性の中間プレート１９９が、ベースプレート１６０とクランププレート１１０の間にある。この中間プレート１９９は、たとえば、アルミニウム窒化物の絶縁体ウエハを含んでいる。この中間プレートは、ベースプレート１６０からクランププレート１１０を電気的に絶縁し、適切な温度コンダクタンスを与える。さらに、中間プレート１９９は、ベースプレート１６０とクランププレート１１０に真空ろう付けすることができる。
図２に戻ると、ベースプレート１６０は、たとえば、更に、１つ以上の第１流体導管２００を含み、この第１流体導管は、水等の冷却流体(図示略)をこの導管内に流すことができ、ベースプレートは、冷却流体によって冷却される。図１７Ｑに図示されるように、ベースプレート４５０は、電気的伝導性を有し、さらに、複数の電極４４８を含む。これらの電極は、後述するように、第２電気伝導層４３０の複数の部分の各々に電気接続される。
再び、図１２において、本発明の別の例示的な構成によれば、複数のリフトピン２１０は、クランププレート１１０に連結されて作動する。複数のリフトピン２１０は、クランププレート１１０に近接する処理位置(図示略)とクランププレート上の載置位置(図示略)（たとえばクランププレートから約１〜２ｍｍ上方の）との間で基板１０５を垂直に転換するように作動できる。リフトピン２１０は、たとえば、水晶、炭化けい素、またはセラミック材料から構成され、処理中にリフトピンからの基板１０５への汚染を最小化する。
本発明のさらに別の例示的な構成によれば、静電チャック１００は、更に、温度センサ２１５を含み、この温度センサは、図２の基板に関連した１つ以上の温度Ｔを測定するために使用することができる。たとえば、図１２の温度センサは、パイロメータをからなり、このパイロメータは、基板(図示略)の温度Ｔを測定し、クランププレート１１０の頂部表面１１７に設けた開口２２０を介して基板(図示略)の温度Ｔを測定する。温度センサ２１５は、たとえば、最小容積のキャビティを有するパイロメータを構成し、その開口２２０を介してパイロメータが基板１０５の温度Ｔを測定するが、その開口は、小さい。開口の容積を小さくすることは、有益であり、これにより背面側圧力を迅速に変更することができる。代わりに、温度センサ２１５は、光学式パイロメータからなり、クランププレート１１０に挿入される光ファイバーロッド(図示略)を用いる。この結果、光ファイバーロッドは、最小容積のキャビティを占有する。
図１５において、静電チャック１００及びこれに関連するシステム２３０のブロック図が、本発明のいくつかの構成に従って図示されている。本発明の１つの例示的な構成によれば、静電チャック１００を制御するためのシステム２３０は、電源２４０に連結されて作動可能なコントローラ２３５を含んでいる。このコントローラ２３５は、電源２４０を制御することによってＥＳＣ１００の電極１３１に供給される電圧Ｖを制御するように動作可能である。この電圧は、電圧によって誘導される静電力により基板１０５に与えられるクランプ力の大きさに比例する。一例として、コントローラ２３５は、更に、電圧Ｖを上昇または減少することにより、静電力及びクランプ力をそれぞれ上げ下げして、ＥＳＣ１００の接触ＨＴＣの値をさらに制御することができる。さらに、図３に示すように、複数の突起１４０と基板１０５との間の良好な熱接触伝導を与えながら、約１ミクロンの第１距離Ｄ1を用いて、電圧Ｖは、半導体プラットフォームに関連したブレークダウン電圧（たとえば、約１００Ｖ〜１５０Ｖ未満の電圧）以下に維持することができる。
上述したように、図１５の静電チャック１００に印加される電圧Ｖを制御することは、クランププレートを介しての熱伝導の大きさを有利に制御することである。例えば、約0.10（10％）の面積比を用いる場合、低電圧（例えば、２０Ｖ未満）をＥＳＣ１００に印加することができ、約１００トルより小さい低接触圧力を、基板１０５とクランププレート１１０との間で維持することが可能である。この低接触圧力において、基板１０５は、クランプ、即ち、固定され続け、最小量の熱エネルギーが、基板と静電チャック１００との間に伝達される。このチャックの熱的部分は、実質的にオフされている。より大きな電圧Ｖ（例えば、１００Ｖ）がＥＳＣに印加されると、基板１０５とクランププレート１１０との間の接触圧は、増加（例えば、約１〜２気圧に増加される）し、これにより、基板１０５とクランププレート１１０の間のＨＴＣを急速に増加させる（例えば、約５００ｍＷ／ｃｍ2Ｃの増加）。そして、基板の加熱または冷却のために、チャックの熱的部分を「オン状態」に効果的に切換える。更に、他の実施形態によれば、図３の第１距離Ｄ1を約１ミクロンにすることは有益であり、これにより、基板１０５とクランププレート１１０との間の熱抵抗が最小化され、これによって熱損失の影響を減少させる。しかし、第１距離Ｄ1に対する他の値は、本発明の範囲内に入るものと考えられることに注目すべきである。
この例におけるコントローラ２３５は、ＥＳＣ１００に印加する電圧Ｖを迅速に制御することによって接触圧を制御する。これにより、ＥＳＣが迅速に切り換わる状態（例えば、加熱状態から冷却状態に）を可能にする。コントローラ２３５は、例えば、ＥＳＣに関連した温度センサ２４５からの温度データＴをウエハにフィードバックさせるために使用することができる。ここで、電圧供給源２４０は、閉ループフィードバック装置において制御することができる。代わりに、コントローラ２３５は、所定の温度に達したとき、基板１０５とＥＳＣ１００との間のＨＴＣを制限するように作動可能である。
本発明の別の例示的な構成によれば、図１５のシステム２３０は、更に、１つ以上のバルブ２５０を含み、このバルブは、基板１０５とＥＳＣとの間のガスの熱的コンダクタンスのための種々のモードにおける静電チャック１００を通過する冷却ガス２６０を供給する１つ以上の真空ポンプ２５５を選択的に作動可能にする。１つ以上のバルブ２５０は、例えば、急速作動ソレノイド弁またはポペット弁等の１つ以上の自動弁（例えば、弁２５０Ａ）を含んでいる。１つの例では、１つ以上の自動弁は、約２０ｍｓ以下の応答時間を有する。このような急速応答時間は、静電チャック１００に印加される真空が急速に供給できるので、有利である。
本発明の別の例示的な構成によれば、コントローラ２３５は、１つ以上の真空ポンプ
２５５Ａ−２５５Ｂ、ガス供給源２６５、電源２４０、及び１つ以上のバルブ２５５Ａ−２５０Ｃに連結されて作動できる。本発明の例において、静電チャック１００に加えられる真空を有効に制御して、冷却ガスを介した熱伝導量を制御する。たとえば、約２５０トル以下の低い圧力で、かつ５ミクロン以下の図３に示すギャップ距離Ｄ1で、ＨＴＣは、主にガス圧力によって指示される。それゆえ、背面側圧力を制御するバルブ２５０Ａは、静電チャック１００の状態を迅速に変化させることができる（たとえば、加熱状態から冷却状態に）。コントローラ２３５は、１つ以上の自動弁２５０を制御して、基板１０５と静電チャック１００との間のガス圧力を制御するのに使用することができる。
本発明は、半導体仕様の多極静電チャックを形成するための方法に向けられている。例示的な方法は、ここで一連の動作または事象として、説明かつ記載されているように、本発明は、このような動作または事象の説明される順序によって制限されるものではなく、いくつかのステップは、本発明に従って、ここで記載されかつ示されたものと異なる順序および／または他のステップを同時に実行することができる。さらに、図示されたステップでなくても、本発明に従う方法論に包含させることもできる。更に、この方法は、ここで記載しかつ説明したシステムと関連させることができるとともに、ここで説明されていない他のシステムと関連させることも可能である。
図１６を参照すると、ＭＥＭＳベースの多極静電チャック用のクランププレートを形成する方法３００が図示されており、ここで、クランププレートは、半導体プラットフォームから構成される。動作３０１から開始すると、第１電気伝導層が、半導体プラットフォーム上に形成される。ここで、第１電気伝導層は、互いに電気的に分離された複数の部分からなる。第１電気伝導層は、例えば、半導体プラットフォームの頂部表面上に形成され、そして、動作３０２において、第１電気絶縁層がその上に形成される。第１電気絶縁層は、例えば、複数のＭＥＭＳの突起を有する頂部表面を含み、上述したように、突起は、この頂部表面から第１距離だけ伸びている。動作３０３において、複数の電極が第１電気伝導層の複数の部分にそれぞれ電気接続されている。ここで、複数の電極間に印加される電圧は、複数の突起上に存在する基板とクランププレートとの間に静電力を導くように動作し、ＥＳＣに対して基板の位置を維持する。
図１７に図示されるように、図１６の方法３００は、更に、本発明の１つの例示的な構成に従って図示されている。この方法は、更に、図１８Ａ〜１８Ｓを参照して説明される。
図１７の動作３０５から始めて、例えば、酸化物が、シリコン半導体プラットフォーム等の半導体基板上に形成される。図１８Ａに図示するように、酸化物層４０２は、半導体基板４１０（たとえば、両面仕上げされた３００ｍｍシリコンウエハ上に成長された２ミクロンのＳｉＯ2層）の前面４０４、背面４０６、および側壁４０８上に形成される。図１７の動作３１０では、伝導層（例えば、ポリフィルム）が、基板上に形成される。図１８Ｂに図示するように、たとえば、伝導層４１２は、約１ミクロンのドープしたポリシリコンフィルムからなり、基板４１０の前面４０４、背面４０６及び側壁４０８上に形成される。図１７の動作３１５において、酸化物層は、図１８Ｃに図示するように、基板４１０の背面４０６に形成される。酸化物４１４は、たとえば、ＳｉＯ2層の２ミクロン蒸着を含み、この酸化物４１４は、基板４１０の側壁４０８を部分的に覆うとともに、基板４１０の背面４０６を覆う。
図１７を参照すると、動作３２０は、複数の接触穴と選択的なガス穴を形成するためにレジスト層をパターン化する。図１８Ｄは、レジスト４１６を示し、このレジストは、基板４１０の背面４０６上にパターン化される。また、このレジストは、接触穴４１８およびガス穴４２０を形成する。接触穴４１８およびガス穴４２０の数は、単純化して図中に示されているが、多数の接触穴およびガス穴を形成することもできる。代わりに、ガス穴を形成しないことも可能であり、この場合、ＥＳＣは、上述したように、接触伝導率の応用として用いられる。接触穴４１８は、たとえば、前面接触部(図１８Ｄには示されていない)に形成して使用することができる。図１７の動作３２５において、接触穴およびガス穴がパターン化したレジストをマスクとして用いてエッチングされ、そして、この結果が図１８Ｅに示されている。ここで、酸化物層４０２，４１４及びポリフィルム４１２が、基板４１０にエッチングされ、更に、接触穴４１８およびガス穴４２０が形成される。レジストは、その後取り除かれ、そして、図１７の動作３３０において、接触穴およびガス穴が、更に、たとえば、酸化物層４１４をハードマスクとして用いて基板にエッチングされる。このハードマスクは、基板をエッチングする過程で取り除かれる。図１８Ｆは、動作３３０の結果を示し、基板４１０がエッチングされ、さらに、エッチング停止用としてポリフィルム４１２を用いて、酸化物層４０２,４１４がエッチングされる。酸化物層４０２,４１４は、たとえば、湿式エッチングまたは反応性イオンエッチング（ＲＩＥ）処理を用いてエッチングすることもできる。
図１７の動作３３５は、基板上の伝導層の蒸着を示す。図１８Ｇは、動作３３５の結果を示し、伝導層４２２が、基板４１０上に蒸着される（たとえば、化学蒸着法「ＣＶＤ」でＷＳi2を１ミクロン）。接触穴４１８およびガス穴４２０の内部と同様に、基板の前面４０４、背面４０６、側壁４０８にも伝導層が蒸着される。図１７の動作３３５において形成される伝導層４２２は、例えば、図２、図１３、および図１４に示すように、第１電気伝導層１２５、第２電気伝導層１６５、または第３電気伝導層１９４の１つまたは複数を含むこともできる。
図１７の動作３４０において、フォトレジストは、伝導層の前面エッジを取り除くために、基板の前面上にパターン化される。動作３４０で形成されるこのフォトレジストは、後述するように、第１電気伝導層の複数の部分を形成するために用いられる。図１８Ｈは、基板４１０の前面４０４上に形成されるフォトレジスト４２４を図示する。ここで、前面エッジ４２６は、フォトレジストによって覆われない。選択的に、絶縁領域４２７が形成され、この絶縁領域は、第１電気伝導層(図示略)の複数の部分(図示略)を形成するために用いることができる。図１７の動作３４５において、伝導層４２２及びポリフィルム４１２が、レジストをマスクとして用いてエッチングされる。図１８Ｉは、動作３４５を実行した結果を示し、前面エッジ４２６がエッチングされ、伝導層４２２及びポリフィルム４１２が、前面エッジ４２６に沿って取り除かれる。本発明の１つの例示的な構成によれば、第２電気伝導層４３０からの第１電気伝導層４２８は、ポリフィルム４１２および伝導層４２２を含み、第１電気伝導層と第２電気伝導層は、動作３４５において、互いに電気的分離される。図１８Ｊは、フォトレジストが取り除かれた後の第１電気伝導層４２８と第２電気伝導層４３０を図示し、更に、絶縁領域４２７は、第１電気伝導層の複数の部分４３１を電気的に絶縁する。
図１７の動作３５０は、基板の前面上に前面酸化物を形成する動作を図示する。図１８Ｋは、基板４１０の前面４０４上に形成される酸化物層４３２を図示する。ここで、前面酸化物は、第１電気伝導層４２８を覆い、さらに、前面エッジ４２６を覆う。図１６の動作３０２に図示されている第１電気絶縁層は、例えば、図１８Ｋの前面酸化物４３２を含む。図１７の動作３５５において、複数のＭＥＭＳベースの突起が前面酸化物層に形成される。図１８Ｌ−図１８Ｍは、複数の突起の形成を図示する。図１８Ｌにおいて、フォトレジスト４３４が、前面酸化物層４３２上に蒸着されかつパターン化される。そして、前面酸化物層は、その後、エッチングされ、図１８Ｍの複数の突起４３６が、フォトレジスト４３４を取り除いた後に形成される。図１７に再び戻ると、動作３６０は、基板上への保護層の蒸着を図示している。図１８Ｎにおいて、保護層４３８は、基板４１０上に形成され、この基板の前面４０４、背面４０６、及び側壁４０８は、領域４１８,４２０内で保護層によって覆われる。保護層４３８は、たとえば、約０．１ミクロンの窒化物（たとえば、窒化けい素Ｓｉ3Ｎ4）からなり、この窒化物は、次に続く動作において、エッチング停止用として用いることができる。
本発明の別の例示的な構成によれば、図１７の動作３６５において、１つ以上のガス分配溝がマスクされ、さらに基板内でエッチングされる。しかし、ＥＳＣを介しての接触伝導率が所望のものであると、ガス分配溝を形成する必要がなく、後述するように、ＥＳＣは、同Ｓ３７５を実行するようにしてもよい。しかし、ガス伝導率が所望のものであるとき、動作３６５が実行される。図１８Ｏは、基板４１０の前面４０４上に形成されたマスク４４０のパターン化を図示している。ここでは、基板上に、ガス分配溝４４２が形成される。ガス分配溝４４２は、説明的なものであり、断面図には、１つの分配溝のみしか示されていない。しかし、１つ以上のガス分配溝を形成することもできる。例えば、図９に戻ると、複数の突起の１つは、リング１５３からなり、周辺ガス分配溝１５６がリング１５３内に存在する。
１つの例によれば、図１８Ｏに戻ると、ＢＳＧ等の比較的厚いハードマスク４４０が基板の前面４０４上に形成される。ここで、ハードマスクは、容易にエッチングされ、このエッチングは、更に、保護層４３８およびガス分配溝４４２内の酸化物層４０２に対して選択される。図１８Ｐは、動作３６５を実行した結果を示し、ガス分配溝４４２は、基板４１０にエッチング（例えば、さらに、基板は僅かにエッチングされる）される。図１７の動作３７０において、別の保護層が、ＥＳＣの動作中、新しく形成されたガス分配溝を保護するために基板上に形成される。図１８Ｑは、動作３７０を実行した結果を示し、保護層４４４が、頂部面４０４、背面４０６、側壁４０６、接触穴４１８、ガス穴４２０、およびガス分配溝４４２を覆う。この保護層４４４は、例えば、０．２ミクロン厚の窒化ケイ素からなる。
再び、図１７において、動作３７５は、基板の背面上の保護層のエッチングを示している。図１８Ｒは、動作３７５を実行した結果を示し、ここで、保護層４４４は、基板４１０の平面４０６から取り除かれる。このような保護層４４４の除去は、第２電気伝導層４３０への電気接続を可能にする。図１７の動作３８０において、第２電気伝導層は、マスクされ、第２電気伝導層の複数の部分を電気的に分離するためにエッチングされ、静電チャックの電極を形成する。図１８Ｓは、基板４１０の背面４０６上にマスク４４６を形成することを示している。図１８Ｔは、第２電気伝導層４３０及びポリフィルム４１２のエッチングによる結果を図示する。ここで、複数の電極４４８は、互いに電気的絶縁されている。
図１７の動作３８５では、ベースプレートが基板の背面上に形成され、このベースプレートは、静電チャックからの熱の伝達を行うために使用できる。図１８Ｕは、動作３８５の結果を示し、ベースプレート４５０は、基板４１０の背面４０６上に形成される。たとえば、ベースプレートは、アルミニウムからなり、ポリフィルム４１２を保護するためにリングマスク(図示略)を介して背面４０６上で脱水される。代わりに、ろう付けによって、アモルファスシリコンからなるベースプレート４５０を第２電気伝導層４３０に電気接続することもできる。このベースプレートは、更に、図１４に示すように、酸化物層１９２およびその上に形成される第３電気伝導層１９４を含み、この第３電気伝導層は、更に、この層の複数の部分を電気的に分離するためにさらにエッチングされる。
図１９に示すように、図１６の方法３００は、本発明の別の例示的な構成に従って更に説明される。ここでは、図１９の方法５００が図２０Ａ〜２０Ｉに関連して説明される。
図１９の動作５０５が開始されると、たとえば、酸化物が、シリコンプラットフォーム等の半導体基板上に形成される。図２０Ａに示すように、酸化物層６０２は、例えば、半導体プラットフォームまたは基板６１０（たとえば、両面仕上げされた３００ｍｍシリコンウエハ上に成長された２ミクロンのＳｉＯ2層）の前面６０４、背面６０６、および側壁６０８上に形成される。図１９の動作５１０では、基板がマスクされ、この中に、マスクされた領域のいずれかの面上にチャックの電極領域を形成する。例えば、半導体プラットフォームがテーパー形状となり、あるいは、チャックの電極を形成するためにマスクされる。動作５１５では、第１電気伝導層（例えば、０．１ミクロンのＴiフィルム）が、基板上に形成される。例えば、図２０Ｂに示すように、第１電気伝導層６１２が、基板６１０の前面６０４、背面６０６、および側壁６０８上に形成される（例えば、ＣＶＤまたはＰＶＤによって）。ここで、マスクされた領域６１４は、２つ以上の電極領域６１６Ａ、６１６Ｂを電気的に分離する。
再び、図１９において、動作５２０は、図２０Ｃで更に図示するように、基板上に保護層を形成することを含んでいる。この保護層６１８は、例えば、窒化物層からなり、基板の前面６０４、背面６０６、および側壁６０８上に形成される（ＬＰＣＶＤによって形成された500Å厚さのＳｉ3Ｎ4）。図１９の動作５２５では、第１電気絶縁層が、半導体プラットフォーム上に形成され、動作５２５の実行結果が、図２０Ｄに示されている。第１電気伝導層は、例えば、酸化物６２０の２ミクロン蒸着（例えば、１ミクロンのＳｉＯ2層を２回実行したＰＥＴＥＯＳ）からなる。この酸化物６２０は、さらに、基板６１０の前面６０４、背面６０６、および側壁６０８上を覆う。図１９の動作５３０は、更に、基板上にフォトレジストのパターン化を行い、複数の突起領域が形成される。たとえば、図２０Ｅは、フォトレジスト６２２が基板６１０の前面６０４および側壁６０８上にパターン化され、複数の突起領域６２４が形成される。基板６１０の背面６０６は、例えば、レジスト６２２のパターン化において露出したまま残る。
図１９の動作５３５は、第１電気絶縁層のエッチングを示し、複数の突起が形成される。動作５３５において、例えば、第１電気絶縁層は、基板の背面から取り除かれる。図２０Ｆは、酸化層６２０をエッチング（例えば、湿式エッチング）によって形成された複数の突起６２６を示す。ここで、保護層６１８は、エッチング停止用として用いられる。基板６１０の背面６０６は、更にエッチングされ、その結果、基板の背面から酸化物６２０を取り除く。図１９の動作５４０において、別の保護層が基板上に形成される。図２０Ｇは、基板６１０の前面６０４、背面６０６、および側壁６０８上に形成される（ＬＰＣＶＤによって形成された500Å厚さのＳｉ3Ｎ4）保護層６２８を示している。
図１９の動作５４５では、基板の前面および側壁のエッジが、露出した基板の背面を残してマスクされる。図２０Ｈは、露出した背面を残して、基板６１０の前面６０４と側壁６０８を覆うマスク６３０を示している。保護層６２８，６１８は、図１９の動作５５０においてエッチング（例えば、プラズマエッチング）される。そして、図２０Ｉは、その結果を示し、保護層６２８，６１８は、基板６１０の背面６０６上の第１電気伝導層６１２から取り除かれる。再び図１９に戻ると、ベースプレートは、動作５５５において基板の背面上に形成される。そして、図２１は、基板６１０の背面６０６上にベースプレート６３２を形成する例示的な結果を示す。ベースプレート６３２は、第１電気伝導層６１２を介して２つ以上の電極領域６１６Ａ、６１６Ｂに電気的に接続される。例えば、ベースプレート６３２は、アモルファスシリコンのベース６３６上に形成される導電材料６３４を含む。この導電材料は、上述したように同様の方法で第１電気伝導層６１２に真空ろう付けされ、互いに電気的に絶縁された複数の部分からなる。
本発明を或る用途及び実施に対して図示して説明してきたが、この明細書と添付された図面とを読んで理解すると他の同業者にも同等の変更や修正ができるものと認識することができる。特に上述の構成要素（アセンブリ、装置、回路、システム等）によって実行される種々の機能に関して、そのような構成要素を説明するために使用される用語（「手段」に対する参照を含めて）は、他に表示されていなければ、たとえ開示された構成に構造的に同等でなくても本発明のここで図示された例示的実施形態においてその機能を果たすものであれば、説明された構成要素の特定された機能を実行する（即ち、機能的に同等である）いずれかの構成要素に相当するものと意図されている。
更に、本発明の特定の特徴が幾つかの実施形態のただ一つに対して開示されてきたが、そのような特徴は、いずれかの或る又は特定の用途にとって望ましくかつ有利な他の実施形態における一つ以上の特徴と組み合わされ得るものである。
従来例の静電チャックの一部断面図である。 本発明の例示的な構成の１つである静電チャックの一部断面図である。 本発明の構成に従う複数の突起を有する例示的なクランププレートの一部断面図である。 本発明の構成に従う複数の突起を含む例示的なクランププレートの平面図である。 本発明の構成に従う例示的な突起の部分断面図である。 本発明の構成に従う面積比に対する例示的なクランププレート上の接触熱伝達係数及びストレスを説明するためのグラフである。 本発明の構成に従う例示的なクランププレートの面積比に対する接触熱伝達係数を示すグラフである。 本発明の一実施形態に従う、分子および粘性領域内のガスの例示的な接触熱伝達係数を示すグラフである。 本発明の一実施形態に従う複数のガス分配溝を構成する例示的なクランププレートの平面図である。 ガス分配溝を示す例示的なクランププレートの一部断面図である。 本発明の構成に従う溝深さと突起距離との間の例示的な関係を示す例示的なクランププレートの単純化した一部断面図である。 本発明の１つの構成に従う複数の通路を含む例示的なクランププレートの平面図である。 本発明の別の例示的な構成に従う静電チャックの一部断面図である。 本発明のさらに別の例示的な構成に従う静電チャックの一部断面図である。 本発明の構成に従う例示的な静電チャックのシステム構成のブロック図である。 本発明に従う半導体ベースの静電チャックを形成するための例示的な方法を示すフローチャート図である。 本発明の別の例示的な構成に従う半導体ベースの静電チャックを形成するための例示的な方法を示すフローチャート図である。 図18Ａ〜18Ｕは、本発明に従う図１７の方法によって形成される単純化した静電チャックの各一部断面図である。 本発明の別の例示的な構成に従う半導体ベースの正殿チャックを形成するための例示的な方法を示すフローチャート図である。 図20Ａ〜20Ｉは、本発明に従う図１９の方法によって形成される単純化した静電チャックの各一部断面図である。 本発明の１つの構成に従って形成された例示的な単純化した静電チャックの各一部断面図である。

Claims (49)

  1. 多極静電チャック用のクランププレートを形成する方法であって、
    半導体プラットフォーム上に第１電気伝導層を形成するとともに、この第１電気伝導層の複数の部分を互いに電気的に分離するように形成する段階と、
    前記第１電気伝導層の頂部表面から第１距離だけ伸びている複数のＭＥＭＳ突起を有する第１電気絶縁層を前記第１電気伝導層上に形成する段階と、
    前記第１電気伝導層の複数の部分にそれぞれ電気接続される複数の極を形成する段階とを含み、
    前記複数の極間に印加される電圧が、前記クランププレートに静電力を誘導するように作動可能であることを特徴とする方法。
  2. 前記第１電気伝導層を形成する段階は、前記半導体プラットフォーム上にポリシリコン層を形成するステップを含むことを特徴とする請求項１記載の方法。
  3. 前記第１電気伝導層を形成する段階は、さらに、前記ポリシリコン層上に金属層を形成するステップを含むことを特徴とする請求項２記載の方法。
  4. 前記第１電気伝導層は、前記半導体プラットフォームの頂部表面上に形成され、さらに、前記半導体プラットフォームの底部表面上に第２電気伝導層を形成するステップを含み、前記第２電気伝導層の複数の部分は、電気的に互いに絶縁されていることを特徴とする請求項１記載の方法。
  5. 前記第１電気伝導層および前記第２電気伝導層は、同時に形成されることを特徴とする請求項４記載の方法。
  6. 前記第１電気伝導層の複数の部分を前記第２電気伝導層の複数の部分に電気接続する複数の垂直な電気接続部を形成するステップをさらに含むことを特徴とする請求項４記載の方法。
  7. 前記複数の垂直な電気接続部を形成するステップは、前記半導体プラットフォームの側壁上に複数の側壁接点を形成し、該複数の側壁接点は、互いに電気的に分離されかつ前記第１電気導電層および前記第２電気伝導層の複数の部分のそれぞれに電気接続することを特徴とする請求項６記載の方法。
  8. 前記複数の側壁接点は、前記半導体プラットフォーム上に導電材料の蒸着で構成されることを特徴とする請求項７記載の方法。
  9. 前記複数の側壁接点は、ポリシリコン、タングステンシリサイド、タングステン、またはチタンの１つまたはそれ以上を蒸着することを特徴とする請求項８記載の方法。
  10. 前記第１電気伝導層、前記第２電気伝導層、および複数の側壁接点の形成は、ほぼ同時に形成されることを特徴とする請求項６記載の方法。
  11. 前記第２電気伝導層を形成する段階は、タングステンシリサイド、タングステン、またはチタンの１つまたはそれ以上を蒸着するステップを含むことを特徴とする請求項４記載の方法。
  12. 前記第２電気伝導層上にベースプレートを形成するステップをさらに含み、前記ベースプレートは、前記半導体プラットフォームを介して基板から前記ベースプレートに熱エネルギーを伝達するように作動可能であることを特徴とする請求項４記載の方法。
  13. 前記ベースプレートを形成するステップは、互いに電気的に分離した複数の部分を有する第３電気伝導層を形成することを含み、前記第２電気伝導層の複数の部分のそれぞれに前記第３電気伝導層の複数の部分を電気接続することを特徴とする請求項１２記載の方法。
  14. 前記複数の極を形成する段階は、前記第３電気伝導層の複数の部分に複数の電極を接着するステップを含むことを特徴とする請求項１３記載の方法。
  15. 前記ベースプレートは、アモルファスシリコンプレートからなり、このプレートは、その上に酸化物層を形成し、前記第３電気伝導層が前記酸化物層上に形成されていることを特徴とする請求項１３記載の方法。
  16. 前記第３電気伝導層を形成する段階は、タングステンシリサイド、タングステン、またはチタンの１つまたはそれ以上を蒸着するステップを含むことを特徴とする請求項１３記載の方法。
  17. 前記ベースプレートを形成するステップは、前記第２電気伝導層の複数の部分上に１つ以上の金属を蒸着することを特徴とする請求項１２記載の方法。
  18. 前記ベースプレートを形成するステップは、前記第２電気伝導層に前記ベースプレートを真空ろう付けすることを特徴とする請求項１２記載の方法。
  19. 前記ベースプレートを形成するステップは、前記ベースプレートおよび前記第２電気伝導層との間に電気伝導性エポキシを付加することを特徴とする請求項１２記載の方法。
  20. 前記ベースプレートを貫通する１つ以上の流体導管を形成するステップをさらに含み、冷却流体が前記ベースプレートを介して冷却流体が流れるように作動可能であることを特徴とする請求項１２記載の方法。
  21. 前記ベースプレート内に熱源を形成するステップをさらに含み、前記熱源は、クランププレートを選択的に加熱するように作動可能であることを特徴とする請求項１２記載の方法。
  22. 前記第１電気伝導層を形成する段階は、タングステンシリサイド、タングステン、またはチタンの１つまたはそれ以上を蒸着するステップを含むことを特徴とする請求項１記載の方法。
  23. 前記半導体プラットフォームは、シリコン基板からなることを特徴とする請求項１記載の方法。
  24. 前記第１電気絶縁層は、二酸化けい素から形成されることを特徴とする請求項１記載の方法。
  25. 前記第１電気絶縁層、前記第１電気伝導層および前記半導体プラットフォームに、１つ以上のガス分配溝を形成するステップをさらに含むことを特徴とする請求項１記載の方法。
  26. 前記１つ以上のガス分配溝を形成するステップは、前記第１電気絶縁層、前記第１電気伝導層、および前記半導体プラットフォームをエッチングするステップを含むことを特徴とする請求項２５記載の方法。
  27. 前記半導体プラットフォーム、前記第１電気伝導層、および前記第１電気絶縁層を貫通する１つ以上のガス分配穴を形成するステップをさらに含み、前記１つ以上のガス分配穴の少なくとも１つは、前記１つ以上のガス分配溝の少なくとも１つを貫通して形成されることを特徴とする請求項２５記載の方法。
  28. 前記１つ以上のガス分配穴を形成するステップは、前記第１電気絶縁層、前記第１電気伝導層、および前記半導体プラットフォームを反応性イオンエッチングすることを特徴とする請求項２７記載の方法。
  29. 前記複数のＭＥＭＳ突起を形成するステップは、
    半導体基板の頂部表面上に複数の谷部を形成するためのマスクを前記第１電気絶縁層上に形成し、
    前記複数の谷部間内に前記第１電気絶縁層をエッチングし、
    前記マスクを取り除き、前記谷部間に前記複数のＭＥＭＳ突起を形成する、各ステップを含んでいることを特徴とする請求項１記載の方法。
  30. 前記第１電気絶縁層をエッチングするステップは、エッチング停止用として前記第１電気伝導層を用いることを特徴とする請求項２９記載の方法。
  31. 前記第１電気絶縁層を半導体プラットフォーム上に形成した後、この半導体プラットフォーム上に保護層をさらに形成し、前記保護層をエッチング停止用として用いて前記第１電気絶縁層をエッチングすることを特徴とする請求項２９記載の方法。
  32. 前記保護層を形成するステップは、前記第１電気伝導層および前記半導体プラットフォーム上に窒化層を蒸着するステップを含んでいることを特徴とする請求項３１記載の方法。
  33. 前記半導体プラットフォームの底部表面上の前記保護層を取り除くステップをさらに含むことを特徴とする請求項２５記載の方法。
  34. 前記第１電気伝導層を形成するステップは、前記半導体基板上にポリシリコンを形成するステップを含むことを特徴とする請求項１記載の方法。
  35. 前記複数のＭＥＭＳ突起は、基板がこれらの突起に接触できるように形成されて、突起接触領域を形成し、前記基板の表面領域に対する前記突起接触領域の比が、約0.02〜0.2の範囲にあることを特徴とする請求項１記載の方法。
  36. 前記基板の表面領域に対する前記突起接触領域の比が約0.10であることを特徴とする請求項３５記載の方法。
  37. 前記第１距離が約１ミクロンであることを特徴とする請求項１記載の方法。
  38. 前記クランププレートを貫通する温度センサ穴を形成し、温度センサを前記温度センサ穴内に挿入するステップをさらに含むことを特徴とする請求項１記載の方法。
  39. 前記半導体プラットフォームは、複数の半導体セグメントのモザイクからなることを特徴とする請求項１記載の方法。
  40. 複数の前記半導体セグメントのモザイクは、ドープされたシリコンから構成されることを特徴とする請求項３９記載の方法。
  41. 前記複数の半導体セグメント上に前記第１電気伝導層を形成するステップは、前記第１電気伝導層を前記複数の半導体セグメント上に形成し、前記第１電気伝導層の複数の部分のそれぞれが、１つ以上の前記複数の半導体セグメント上に形成されることを特徴とする請求項３９記載の方法。
  42. 前記複数の半導体セグメント上に形成された前記第１電気伝導層の複数の部分のそれぞれの間に、電気絶縁体を挿入するステップをさらに含むことを特徴とする請求項３９記載の方法。
  43. 前記電気絶縁体は、セラミックスペーサからなることを特徴とする請求項４２記載の方法。
  44. 前記第１電気絶縁体層が前記半導体プラットフォーム上に形成した後に、前記半導体プラットフォーム上に保護層を形成するステップを含むことを特徴とする請求項１記載の方法。
  45. 前記保護層を形成するステップは、前記第１電気伝導層および前記半導体プラットフォーム上に窒化層を蒸着するステップを含んでいることを特徴とする請求項２５記載の方法。
  46. 前記半導体プラットフォームの底部表面上の前記保護層を取り除くステップをさらに含むことを特徴とする請求項４４記載の方法。
  47. 前記第１電気伝導層を形成するステップは、電気伝導材料の化学蒸着からなることを特徴とする請求項１記載の方法。
  48. 前記第１電気伝導層を形成するステップは、タングステンシリサイドの化学蒸着からなることを特徴とする請求項４７記載の方法。
  49. 前記半導体プラットフォームは、このプラットフォーム上に形成された酸化物を有するシリコン基板からなることを特徴とする請求項１記載の方法。
JP2006538273A 2003-10-28 2004-10-28 Ｍｅｍｓ静電チャックの製造方法 Expired - Fee Related JP4725740B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/695,153 2003-10-28
US10/695,153 US6946403B2 (en) 2003-10-28 2003-10-28 Method of making a MEMS electrostatic chuck
PCT/US2004/035891 WO2005045921A1 (en) 2003-10-28 2004-10-28 Method of making a mems electrostatic chuck

Publications (3)

Publication Number Publication Date
JP2007510310A JP2007510310A (ja) 2007-04-19
JP2007510310A5 JP2007510310A5 (ja) 2007-12-06
JP4725740B2 true JP4725740B2 (ja) 2011-07-13

Family

ID=34549968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006538273A Expired - Fee Related JP4725740B2 (ja) 2003-10-28 2004-10-28 Ｍｅｍｓ静電チャックの製造方法

Country Status (8)

Country Link
US (1) US6946403B2 (ja)
EP (1) EP1678752B1 (ja)
JP (1) JP4725740B2 (ja)
KR (1) KR20060092245A (ja)
CN (1) CN100524683C (ja)
DE (1) DE602004006639T2 (ja)
TW (1) TWI360856B (ja)
WO (1) WO2005045921A1 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7072166B2 (en) * 2003-09-12 2006-07-04 Axcelis Technologies, Inc. Clamping and de-clamping semiconductor wafers on a J-R electrostatic chuck having a micromachined surface by using force delay in applying a single-phase square wave AC clamping voltage
KR100666039B1 (ko) * 2003-12-05 2007-01-10 동경 엘렉트론 주식회사 정전척
US7457097B2 (en) * 2004-07-27 2008-11-25 International Business Machines Corporation Pressure assisted wafer holding apparatus and control method
US20070081880A1 (en) * 2005-09-29 2007-04-12 Riordon Benjamin B Wafer-handling method, system, and apparatus
US8226769B2 (en) * 2006-04-27 2012-07-24 Applied Materials, Inc. Substrate support with electrostatic chuck having dual temperature zones
DK2656832T3 (en) 2006-05-11 2019-04-08 Regenics As Compositions for use in wound healing
WO2008051369A2 (en) * 2006-10-25 2008-05-02 Axcelis Technologies, Inc. Low-cost electrostatic clamp with fast declamp time and the manufacture
US20090115060A1 (en) * 2007-11-01 2009-05-07 Infineon Technologies Ag Integrated circuit device and method
WO2009136291A2 (en) 2008-05-09 2009-11-12 Regenics As Cellular extracts
DE102008054982A1 (de) * 2008-12-19 2010-07-01 Carl Zeiss Smt Ag Wafer-Chuck für die EUV-Lithographie
US7932570B1 (en) * 2009-11-09 2011-04-26 Honeywell International Inc. Silicon tab edge mount for a wafer level package
EP2519967B1 (en) 2009-12-30 2014-12-10 Solexel, Inc. Mobile electrostatic carriers for thin wafer processing
WO2011138687A2 (en) 2010-05-06 2011-11-10 Regenics As Use of cellular extracts for skin rejuvenation
KR101896127B1 (ko) * 2010-09-08 2018-09-07 엔테그리스, 아이엔씨. 고 전도성 정전 척
US10242890B2 (en) 2011-08-08 2019-03-26 Applied Materials, Inc. Substrate support with heater
NL2009874A (en) 2011-12-23 2013-06-26 Asml Netherlands Bv Support, lithographic apparatus and device manufacturing method.
JP6359236B2 (ja) * 2012-05-07 2018-07-18 トーカロ株式会社 静電チャック
DE112013003408T5 (de) * 2012-07-06 2015-04-09 Luxvue Technoly Corporation Konformer bipolarer Mikrovorrichtungsübertragungskopf mitSiliziumelektroden
US8569115B1 (en) 2012-07-06 2013-10-29 LuxVue Technology Corporation Method of forming a compliant bipolar micro device transfer head with silicon electrodes
JP5441021B1 (ja) * 2012-09-12 2014-03-12 Ｔｏｔｏ株式会社 静電チャック
CA2894448C (en) 2012-12-10 2019-09-17 Regenics As Use of cellular extracts for skin rejuvenation
WO2014122151A2 (en) 2013-02-07 2014-08-14 Asml Holding N.V. Lithographic apparatus and method
US9878901B2 (en) 2014-04-04 2018-01-30 Analog Devices, Inc. Fabrication of tungsten MEMS structures
US20160230269A1 (en) * 2015-02-06 2016-08-11 Applied Materials, Inc. Radially outward pad design for electrostatic chuck surface
US10381248B2 (en) 2015-06-22 2019-08-13 Lam Research Corporation Auto-correction of electrostatic chuck temperature non-uniformity
US10386821B2 (en) * 2015-06-22 2019-08-20 Lam Research Corporation Systems and methods for calibrating scalar field contribution values for a limited number of sensors including a temperature value of an electrostatic chuck and estimating temperature distribution profiles based on calibrated values
US10763142B2 (en) 2015-06-22 2020-09-01 Lam Research Corporation System and method for determining field non-uniformities of a wafer processing chamber using a wafer processing parameter
US9673025B2 (en) * 2015-07-27 2017-06-06 Lam Research Corporation Electrostatic chuck including embedded faraday cage for RF delivery and associated methods for operation, monitoring, and control
US20180025931A1 (en) * 2016-07-22 2018-01-25 Applied Materials, Inc. Processed wafer as top plate of a workpiece carrier in semiconductor and mechanical processing
US20180102247A1 (en) * 2016-10-06 2018-04-12 Asm Ip Holding B.V. Substrate processing apparatus and method of manufacturing semiconductor device
US10535505B2 (en) * 2016-11-11 2020-01-14 Lam Research Corporation Plasma light up suppression
US10943808B2 (en) * 2016-11-25 2021-03-09 Applied Materials, Inc. Ceramic electrostatic chuck having a V-shape seal band
US11742781B2 (en) * 2018-11-19 2023-08-29 Entegris, Inc. Electrostatic chuck with charge dissipation coating
US20230114751A1 (en) * 2021-10-08 2023-04-13 Applied Materials, Inc. Substrate support

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332091A (ja) * 1999-05-25 2000-11-30 Toto Ltd 静電チャックおよび処理装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1988009054A1 (en) 1987-05-06 1988-11-17 Labtam Limited Electrostatic chuck using ac field excitation
JP2779950B2 (ja) 1989-04-25 1998-07-23 東陶機器株式会社 静電チャックの電圧印加方法および電圧印加装置
US5452177A (en) 1990-06-08 1995-09-19 Varian Associates, Inc. Electrostatic wafer clamp
US5325261A (en) 1991-05-17 1994-06-28 Unisearch Limited Electrostatic chuck with improved release
US5444597A (en) 1993-01-15 1995-08-22 Blake; Julian G. Wafer release method and apparatus
US5822171A (en) * 1994-02-22 1998-10-13 Applied Materials, Inc. Electrostatic chuck with improved erosion resistance
US5583736A (en) 1994-11-17 1996-12-10 The United States Of America As Represented By The Department Of Energy Micromachined silicon electrostatic chuck
US5792562A (en) 1995-01-12 1998-08-11 Applied Materials, Inc. Electrostatic chuck with polymeric impregnation and method of making
US5838529A (en) 1995-12-22 1998-11-17 Lam Research Corporation Low voltage electrostatic clamp for substrates such as dielectric substrates
US5810933A (en) 1996-02-16 1998-09-22 Novellus Systems, Inc. Wafer cooling device
US5958813A (en) 1996-11-26 1999-09-28 Kyocera Corporation Semi-insulating aluminum nitride sintered body
US6117246A (en) 1997-01-31 2000-09-12 Applied Materials, Inc. Conductive polymer pad for supporting a workpiece upon a workpiece support surface of an electrostatic chuck
JPH10284583A (ja) 1997-04-04 1998-10-23 Mitsubishi Electric Corp 静電チャック除電方法及び半導体製造装置
US6138745A (en) 1997-09-26 2000-10-31 Cvc Products, Inc. Two-stage sealing system for thermally conductive chuck
US5969934A (en) * 1998-04-10 1999-10-19 Varian Semiconductor Equipment Associats, Inc. Electrostatic wafer clamp having low particulate contamination of wafers
US6149774A (en) 1998-06-10 2000-11-21 Delsys Pharmaceutical Corporation AC waveforms biasing for bead manipulating chucks
JP3323135B2 (ja) 1998-08-31 2002-09-09 京セラ株式会社 静電チャック
TW432453B (en) * 1998-11-12 2001-05-01 Applied Materials Inc Apparatus for protecting a substrate support surface and method of fabricating same
US6067222A (en) * 1998-11-25 2000-05-23 Applied Materials, Inc. Substrate support apparatus and method for fabricating same
US6236555B1 (en) 1999-04-19 2001-05-22 Applied Materials, Inc. Method for rapidly dechucking a semiconductor wafer from an electrostatic chuck utilizing a hysteretic discharge cycle
JP2002009139A (ja) * 2000-06-20 2002-01-11 Nikon Corp 静電チャック

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332091A (ja) * 1999-05-25 2000-11-30 Toto Ltd 静電チャックおよび処理装置

Also Published As

Publication number Publication date
TW200518144A (en) 2005-06-01
CN100524683C (zh) 2009-08-05
DE602004006639D1 (de) 2007-07-05
US6946403B2 (en) 2005-09-20
US20050099758A1 (en) 2005-05-12
JP2007510310A (ja) 2007-04-19
EP1678752B1 (en) 2007-05-23
WO2005045921A1 (en) 2005-05-19
CN1894788A (zh) 2007-01-10
DE602004006639T2 (de) 2008-01-31
TWI360856B (en) 2012-03-21
KR20060092245A (ko) 2006-08-22
EP1678752A1 (en) 2006-07-12

Similar Documents

Publication Publication Date Title
JP4725740B2 (ja) Ｍｅｍｓ静電チャックの製造方法
JP4692847B2 (ja) 多極静電チャック
JP5067530B2 (ja) Ｍｅｍｓベースの接触伝導型静電チャックによる処理用基板のクランプ方法
KR102430454B1 (ko) 플라즈마 강화 화학 기상 증착 시스템에서 높은 온도들로 압축 또는 인장 응력을 갖는 웨이퍼들을 프로세싱하는 방법 및 장치
US5548470A (en) Characterization, modeling, and design of an electrostatic chuck with improved wafer temperature uniformity
US6490145B1 (en) Substrate support pedestal
US20030010292A1 (en) Electrostatic chuck with dielectric coating
JP2021525454A (ja) 極めて均一性が高い加熱基板支持アセンブリ
JPH09260474A (ja) 静電チャックおよびウエハステージ
KR102415977B1 (ko) 에어갭 형성 프로세스들
US11880052B2 (en) Structure and method of mirror grounding in LCoS devices
KR20140095031A (ko) 다중-층 필름 스택에서 자기-정렬 비아 및 트렌치를 에칭하는 방법
JPH09298192A (ja) 半導体装置の製造装置および静電チャックからのウエハ脱着方法
TW201804555A (zh) 作為半導體與機械處理中的工件載體的頂板的處理晶圓
KR20040098548A (ko) 웨이퍼 받침대 커버
US7214550B2 (en) Method to produce thin film resistor using dry etch
KR20040098550A (ko) 집적 회로 디바이스용 [111] 방위 알루미늄 필름의 제조장치 및 방법
KR20020065670A (ko) 정전 척

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071019

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100630

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100928

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101005

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101026

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101102

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101122

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101227

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110329

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees