TWI360856B - Method of making a mems electrostatic chuck - Google Patents
Method of making a mems electrostatic chuck Download PDFInfo
- Publication number
- TWI360856B TWI360856B TW093132546A TW93132546A TWI360856B TW I360856 B TWI360856 B TW I360856B TW 093132546 A TW093132546 A TW 093132546A TW 93132546 A TW93132546 A TW 93132546A TW I360856 B TWI360856 B TW I360856B
- Authority
- TW
- Taiwan
- Prior art keywords
- conductive layer
- forming
- layer
- substrate
- semiconductor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
- H01L21/6833—Details of electrostatic chucks
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Physical Vapour Deposition (AREA)
- Chemical Vapour Deposition (AREA)
- Drying Of Semiconductors (AREA)
- Jigs For Machine Tools (AREA)
Description
1360856 九、發明說明: 【相關申請案】 本申請案和下面申請案有關:2003年8月18曰提出的 美國專利申請案序號第10/642,939號,其名稱為「MEMS Based Multi-Polar Electrostatic Chuck」;2003 年 9 月 8 日 提出的美國專利申請案序號第10/657,449號,其名稱為 「Clamping and De-clamping Semiconductor Wafers on an Electrostatic Chuck Using Wafer Inertial Confinement by Applying a Single-Phase Square Wave AC Clamping Voltage」;以及2003年10月10日提出的美國專利申請案 序號第 1〇/683,679 號,其名稱為「MEMS Based Contact Conductivity Electrostatic Chuck」。本文以弓I用的方式將其 全部併入。 【發明所屬之技術領域】 本發明一般係關於半導體處理系統;更明確地說,本 發明係關於一種製造多極微機電系統靜電夾頭的方法,用 以鉗止一基板並且傳輸與其相關的熱能量。 【先前技術】 石夕晶圓處理於現代微電子裝置的製造中係常見的處 理。此處理(包含電漿處理與離子植入在内)均可在低壓處實 她,其中,RF或微波電漿或高功率粒子束會被傳送至該晶 圓’於處理期間在該晶圓處產生高溫。不過,此等高溫(例 1360856 如慣用植入法令超過100〇c的溫度,以及其它製程之高達 4〇〇°C的溫度)卻可能會對晶圓造成不利的效應。 對許多製程來說,未必需要精確的溫度控制,只要晶 圓溫度維持在低於預設限制以下即可,例如離子植入中維 持低於100*>C的溫度,或是於一般製程中維持低於柳。c 的溫度。不過’於離子植入中,目前係傾向於使用高功率 的序列式植入機,通常會需要以大於200mw/cm2ec的熱傳 輸係數(HTC)來進行冷卻,並且必須將溫度控制在±5%以内。 於先進的植入與晶圓處理作業中則通常需要進行精確 的溫度控制,其中例如300mm晶圓上的HTC均勻性則必須 維持在1%以内。此等製程的HTC值可能高達 50〇mW/cm2eC。本發明的目的便係希望符合該些高效能需 求。 半導體處理中的晶圓溫度控制已經採用靜電夾頭 -段時間。標準的單極ESC如圖i所示,其中,咖料 利用靜電作用力將晶圓20固定在正確位置處。絕緣層4〇 會將晶圓20與電極30產生隔離。電壓源5〇會施加一電壓 (如圖中的+所示)給電極3〇。被施加至該電極的電壓會於晶 圓20處產生一靜電場(如圖中的_所示),該靜電場會於晶圓 20之上誘發出等量反向的電荷(如圖中的+所示)。晶圓 之上的靜電場會在該晶圓與該ESC 10之間產生一靜電作用 力。結果,該靜電作用力便可固定晶圓20,使其倚靠在絕 緣層40之上。 當運用ESC時,可藉由該晶圓與該絕緣層4〇之接觸表 1360856 面60之間的接觸傳導性來冷卻晶圓20,其中,該絕緣層則 可利用冷卻水來進行冷卻。依慣例,晶圓20的冷卻效果通 常會隨著被施加至該ESC上之電壓而提高。不過,過高的 電壓則可能會對該晶圓造成不利的效應(例如可能會產生粒 子),並且可能還必須進一步考慮到昂貴電源的供應與消耗 等因素,同時還會提高失效率。 於真空環境中,慣用的ESC會於晶圓20與絕緣層4〇 之間使用冷卻氣體,其中絕緣層40的接觸表面6〇包括利 用機器被製作於該絕緣層之中的複數個突起部(圖中未顯 示)’其中可提供區域讓該冷卻氣體駐留。一般來說,會依 慣例以機器對-陶瓷層進行加工,用以於其中形成複數個 突起部,@該等突起部則係由噴珠處理所形成的。不過, 慣用之對由陶瓷所組成的絕緣層4〇進行加工通常具有數項 缺點’其包括精確方面的缺點,以及晶圓處理期間由該陶 瓷層所造成的潛在微粒的問題。 再者’利用慣用的機械加工法通常报難於3⑼随的工 件上讓夾頭表面平坦度(也対、I 4在丨主 、乜就疋,垃制表面的起伏)達到低於 5微米的目的。舉例來說,去兮曰圓彼_ η 兄田δ玄日日圓接觸到該慣用的夾頭表 面(例如陶瓷夾頭表面)時,曰 日日圓2〇並不會於該夾頭表面6〇 的每個位置處接觸到該类 灭碩表面,而會於該夾頭接觸表面 與該晶圓2 0之間留下卩爭絡[固士土舶_、 “縫(圖中未員不)。由於該夾頭接觸 表面60上會產生變化(其 、通㊉係因該夾碩表面的機械加工 所造成)的關係,隙縫的大丨分 大j、通常係在5微米的範圍中。再 者,夾頭表面與晶圓表而 之間的隙縫寬度通常會因慣用夾 頭表面的起伏而產生 此隙縫於整片晶圓上並不约 勺而且會相依於钳止條不勺 介於鉗止電極30盘^步產生變化。 ψ /、日日圓20之間的絕緣層40的厚度| 办響局部的鉗止作用力 又曰 ^ Η 缺工 楗而會影響到整片晶圓上的埶均 勾性。然而,慣用的製 …'岣 差。㈣u 方法對此维度的控制能力非常地 差。絕緣層40的不均勻 ^ _Λ 乂及介於該鉗止部1 0盥該Θ圓 2〇之間的實體隙縫的不 ,、°亥3日圓 勺勾性均可能會在鉗止壓力中產生 潛在巨大的空間變化 生 制使得難以進行精確的溫度控 通當合相护於主.員不出,依慣例,平均隙縫寬度 、书會相依於表面條株以 ^ fe . , # ^ 及鉗止條件而在2微米與1〇微米 卢 曰圓如此巨大且無法控制的隙縫寬 勻的溫度。 降並且會於整片晶圓.上造成不均 、另外’經證貫’很難與先前技藝的該等咖的電極形 ^連接依慣例,會在該等電極之中間部份中的該等 "下方焊#條電線。此焊接的缺點係會破壞整片晶圓 上的熱傳導均勻性。 因此,本技藝中窝要-種製造改良靜電失頭的方法’ 該靜電央頭可於處理期間提供可輕易調整的均勾町〇同 時還需要-種製造夾頭的方法,該夾頭可於對該晶圓進行 冷卻與加熱時提供更高的熱傳輸能力。再者,吾人還需要 一種靜電夾頭,其能夠提供一種鉗止表面用以^作以Z晶 圓處理期間顯著地限制微粒污染的情形。 10 1360856 【發明内容】 ▲下文將簡單地概要說明本發明,以便對本發明的部份 觀點有基本的瞭解。此概要說明並非本發明的全面。其: 不希望確定本發明的關鍵或重要元件,亦不希望限定本發 :的料。其目的僅係以簡化的形式來表達本發明的部份 觀念作為本發明的引言,以利稍後更詳細說明。 、,本發明概括而言係關於一種為一靜電夾頭形成—鉗止 平板的方法’以便加熱或冷卻—半導體基板。該方法包括 於半導體平台上形成一第一導電層’纟中該第一導電層中 包括複數個彼此電隔離的部份。於該第一導電層之上會形 成/第-電絕緣層,其中該第一電絕緣層包括複數個微機 電系統突出部,該等突出部會從該第一絕緣層的頂表面延 =出一第一距離。另外,還會有複數個極區被電連接至該 第一導電層之該等個別的複數個部份,其中,施加於該等 複數個極區之間的電壓彳用以於坐落在該等複數個突出部 之上的晶圓以及該鉗止平板之間誘發一靜電作用力。舉例 來5兄,可於該等複數個突出部之上進一步形成一保護層。 根據本發明其中一項示範觀點,於該半導體平台的底 部表面上會形成一第二導電層,其中該第二導電層中有複 數個部份被電連接至該第一導電層之該等個別複數個部 伤。舉例來說,可同時形成該第一導電層與該第二導電層。 於s亥半導體平台的頂表面與底表面之間會形成複數條垂直 互連線路,其中該等複數條垂直互連線路會將該第一導電 層電連接至該第二導電層。舉例來說,該等複數條垂直互 1360856
連線路包括貫穿該半導體平A 干等遐十台的複數個通孔,或是 成於該半導體平台夕相,丨 ^ I壁上的複數條側壁互連線路。 根據本發明另—Jg + 0 項不範硯點,會於該第一電絕緣岸的 頂表面、該第一導電層、以及該半導體平台之中形成—威 -個以上的氣體分佈溝槽,並且會形成貫穿該第一導; ?、料導體平台、以及該第二導電層之-或-個以上的 氣體分佈孔,盆中t. 、^荨一或一個以上氣體分佈溝槽與該等 -或-個以上氣體分佈孔係流體相連。舉例來說, 成該等複數個突出部之後形成該等-或-個以上氣體分佈 溝槽。 吓 為達成前述與相關目的,本發明包括下文中完整說明 且於申請專利範圍中特別提出的各項特點。下文的說明與 附圖詳細地提出本發明的特定解釋性實施例。不過,該^ 實施例表示的係可以運用本發明原理的幾種方式而已二 合該等圖式便可從下文的本發明詳細說明中明白本發明的 其它目的、優點、以及新穎特點。 【實施方式】 本發明係關於一種多極靜電夾頭(ESC)以及一種用於 為其形成-含有數項創新特點之鉗止平板的相關方法。日月 , 確地。兒’本發明之靜電夾頭可提高均勻冷卻一晶圓基板的 , 月b力。據此,現在將參考該等圖式來說明本發明,其中於 所有圖式中會利用類似的元件符號來表示類似的元件。應 。亥瞭解的係,該些觀點的說明僅供解釋用途,而不應將其 12 e〜'有限制目的。為達解釋目#,於下文的說明中將會 =出數項特定細節’以便更徹底地瞭解本發明。不過,熟 習本技藝的人士將會明白,即使沒有該些特定細節亦可實 行本發明。 本發明透過一種多極靜電夾頭(ESC)來克服先前技藝 的難處,該靜電夾頭(ESC)可於一基板(例如石夕晶圓)與和該 ESC相關聯的半導體鉗止平板間呈現出顯著的空間均句熱 =輪係數(HTC)。用於達成顯著均勻HTC的其中一種方式 知運用δ亥基板與該钳止平板之間的熱接 施加至該甜止平板的電壓通常會決定該基板與該 ::的接觸作用力大小。不過,htc均勻度通常會相依於 接縣力均勻度。維持均勻HTC的其中一種方式係提供一 均勻的鉗止表面。不過,固體的鉗止表面通常需要於整月 :板”有很大的接觸麗力,從而必須於該上施加大 里的電源’方能達到非常高的HTC。根據本發明,移除該 ❿ 鉗止表面##份便可降低電源,同時可提高每單位面 的接觸壓力。 舉例來說,可移除該鉗止平板表面的某個區域,兑中 剩餘的部份大致會界定複數個突出部用以讓該基板駐留其 上0根據本發明的兑中一 g兹 觸表面積與該基板:表面積佳化該甜止平板之接 積之間的面積比例,其中可經由 該等複數個突出部央;隹ϋ I U ± 出4來進仃最大的熱傳輸,同時最小化對該 基板的應力。於每個該等複數個突出部之間會進一步界定 隙縫’其中’於一個範例中,可以背面微粒為基礎來設 13 1360856 計該等複數個突出部之尺寸與該隙縫尺寸的實際限制。舉 例來說’大於該隙縫深度的微粒可能會造成該基板無法成 功接觸該等複數個突出部,從而破壞可#度。因為標準咖 中所見到的大部份微粒均小於1微米,所以,於其中—個 範例中’㈣縫深度的下限約4丨微米。再者,為最小化 該基板中的應力,該隙縫的寬度(例如突出部之間的距離) 約等於該基板的厚度。 用於達成顯著均勻HTC的另一種方式係使用背面氣體 冷部法,用以將該晶圓與該Esc之間的氣體傳導作用維持 在分子自由領域中。舉例來說,豸Esc與該晶圓之間的氣 體會使得該隙縫顯著小於λ mfp(冷卻氣體的平均自由路 徑)。於此情況中,該冷卻氣體的HTC實質上和該隙縫無 關,不過前提係該隙縫必須維持顯著小於λ 。因此,: 人希望該隙縫儘可能越小越好》 °
於標準ESC鉗止作用力所提供的壓力(其可能高達數百 個托耳)領域中’該氣體的平均自由路徑大小等級為1致 米。此意謂著氣體傳導作用並非完全位於該分子自由領= 内,而係通常作業於該分子自由領域與一黏稠領域之間的 過渡領域之中。因此,該隙縫會具有中度的HTC 交化。舉 例來說’於200托耳處,一示範冷卻氣體的HTC約 500mW/cm2〇C,而該隙縫100%的變化(例如隙縫範圍從^微 米變成2微米)將會造成約20。/。的HTC變化。所w , 1 M,根據本 發明的其中一項觀點,為於整片晶圓上達到預期的1%溫产 均勻度’該隙縫寬度均勻度便應該小於或等於5%。血又 1360856 當利用背面冷卻氣體進行處理時,除了隙縫均勻度之 外’ HTC i句勻度通常會進一步相依於壓力均勻度。於該晶 圓周圍處的冷卻氣體漏通常會造成氣流,從而會於該處 形成壓力梯度。將氣流區域侷限在該晶圓周圍處或其附近 便可改良此問題。以提供簡單且可靠的製造方法且避免發 生洩氣之可能性的方<,於提供均句隙縫的表面結構中併 入氣體分佈溝槽相當困難。 本發明所克服的另一項困難係達成表面控制目的,同 時,一步允許該ESC為多極^^單極鉗止(例如整個esc 為單电極)可使用於該晶圓曝露於電漿的應用中,其中會 於該晶圓與該電接地之間產生一條導電路徑。不過,.於該 晶圓未持續接觸電漿的應用中,必須最少有兩個(2個)電 極’其中每個電極均具有一相反極性,&而允許該晶圓維 持在虛擬接地而未經由該晶圓產生電連接。因此,本發明 提供一種多極靜電夾頭,其包括精確的表面控制,同時允 許併入多個電極且允許該等多個電極被電連接至一電源供 應器。 ’、 現在參考該等圖式,本發明的圖2所示的係根據本發 明其中一項觀點之示範多極ESC 1〇()的剖面圖,其中該ESC 可運作用以切且處理—坐落其上的基板1G5(例如甩以加 熱或冷卻該基板卜舉例來說,該基板1〇5的特徵通常係直 徑為D且具有—底表面1〇7,其中該底表面具有一和其相關 聯的第一表面積(圖中未顯示)。應該注意的係,為簡化起 見,已經巨觀地顯示圖2的靜電夾頭1〇〇,不過,後面的圖 15 1360856 式(例如冑H)、U以及其它圖式)則進—步詳細地圖解該靜 電夹頭100的示範替代圖式。 本發明之圖2的靜電夾頭1〇〇包括一大體平坦的鉗止 平板110’其具有一和該基板1〇5之底表面1〇7相關聯的頂 表面11 5以及一位於相反位置處的底表面丨丨7。舉例來說, 鉗止平板110包括一半導體平台12〇,其中於該半導體平台 之頂表面127之上會形成一第一導電層125。該第一導電= 125係由複數個部份13〇所組成,其中該等複數個部份通常 會彼此電隔離,於其令會界定該多極ESC 1〇〇的複數個極 區131 ’其討論如下。舉例來說,該半導體平台12〇包括一 半導體基板132(例如矽晶圓),其中形成於其上之該第一導 電層125的該等複數個部份130通常會由該等複數個部份 130間的一隔離區134界定而成。隔離區134通常會將該第 一導電層125的該等複數個部份13〇彼此電隔離,其中被 施加至該等複數個部份13〇的電壓可運作用以於該鉗止平 板1 1 0與該基板105之間產生一靜電作用力。 根據本發明其中一項示範觀點,可以利用半導體微影 技術來形成該鉗止平板丨10,下文將作說明,舉例來說,其 中通常會於形成該第一導電層125期間遮蓋該隔離區134。 或者,可以蝕刻該隔離區i34 ,其中通常會於該隔離區中移 除該第一導電層。舉例來說,該半導體平台i 2〇可能係由 單一半導體基板132所組成,或者,該半導體平台可能包 括由複數個分離半導體基板132所組成的鑲嵌結構(如虛線 133所示),其中會於該半導體基板鑲嵌結構之上進一步形 1360856 成該第一導電層125〇舉例來說,該等分離半導體基板Η? 的鎮嵌結構可藉由將該等分離的半導體基板拼凑在一起以 形成該半導體平台120,進而形成一大體連續的半導體平 台。舉例來說,此鑲喪結構有利於需要直徑大於標準石夕晶 圓的靜電夾頭,其巾可將數個半導體基板拼凑在—起用Z 形成該較大的半導體平台120。 於本發明的另一項替代觀點中,如圖13所示,該半導 體平台120可能係由複數個不同的區段135(其係由分離的 半導體基板132所形成的)所組成的,其中會於每個區段… 之上分別形成該第一導電層125之該等複數個部份13〇。舉 例來說,該等複數個區段135可藉由一絕緣材料(例如陶竞 分隔體137)而彼此分離,其中該第一導電層125的該等複 數個部份1 3 〇會彼此電隔離。 圓3所示的係圖2之鉗止平板11〇之—部份的部份剖 面圖,其巾會更詳細地圖解本發明的數項示範觀點。應該 注意的係’該等圖式未必依比例縮放,更確切地說,其主 要目的係供解釋使用。根據本發明其中一項示範觀點,該 鉗止平板110進一步包括複數個電絕緣突出部該等突 出部140通常會從圖2之第一導電層125的頂表面⑷令 向外延伸(因而便會從鉗止平板丨1〇的頂表面ιΐ5中向外延 伸)。再次參考圖3,該等複數個突出部14〇通常係形成於 第一導電層125之上並且通常會從該鉗止乎板11〇的頂表 1 1 5中延伸第距離D!。據此,該等複數個突出部14〇 通常會於其間界定複數個隙鏠】45,舉例來說,其中該等複 17 1360856 數個突出部會彼此分隔第二距離Dr從而界定該等複數個 隙縫的I度。第二距離A通常會小於欲被鉗止之基板(圖中 未顯不)的厚度,藉此便可大幅縮小鉗止期間該基板的機械 偏折現象,下文將作更詳細討論。舉例來說,第二距離Ο〗 ' 會小於約100微米。 . 根據本發明另一項示範觀點,該等複數個突出部14〇 係由複數個微機電結構(MEMS)所構成。舉例來說,該半導 體平台120便係由通常用來構成微機電系統微型結構的材 .料(例如矽)所組成的,其中,舉例來說,該等複數個突出部 _ mo係由形成於其上的二氧化矽(Si〇2)所組成的。微機電系 統微型結構通常可於該鉗止平板11〇之整個頂表面ιΐ5上 $供嚴格受控且始終如一的維度完整性,.其中該等複數個 突出部140會從整個鉗止平板的頂表面中大體延伸出一致 的第一距離Dl。舉例來說,圖4所示的便係該等複數個突 出部140,其包括已經形成於該鉗止平板11〇之頂表面ιΐ5 之上的複數個實質圓柱形或矩形島狀部147。該等複數個突 出。P 140可運作用以大體接觸圖2所示之基板⑽的底纟籲 面107,從而會界定一突出部接觸面積。較佳的係,該突出 部接觸面積比例(AR)為供接觸傳導使用之基板1〇5的總底 表面積的約10%,而AR則小於供經由冷卻氣體來進行熱傳 . 導使用之基板(圖中未顯示)的總底表面積的約5%,其討論 . 如下。舉例來說,圖4的該等複數個島狀部147的直徑約 為小於或等於I 0微米,並且彼此相隔約25至】〇〇微米。 雖然圖中所示之從該鉗止平板110之頂表面115延伸 28 ^60856 出來的該等複數個突出部140且古 — 具有均勻的形狀且被依序排 列,不過’亦可將該等複數個突 大出部§又计成其它的排列方 式,而且亦可設計任何的空φ如 I仗彳7的犬出部形狀或順序,甚至可設計 其它的替代例,以上均落在本發明的範嘴之中。再次參考 圖2,舉例來說,半導體平a σ 120的頂表面〗27與該等複數 個突出部140可能會進一步包括形成於其上的保護塗料 叫例如氮化石夕⑻3Ν4)層)。如圖3所示,舉例來說,該保 違塗料148可能具有低發射率,其中於該基板加熱期間由 f基板(圖中未顯示)朝該鉗止平板發出的熱會被⑽·
護塗料反射,從而有助於主I 、王要經由該等隙縫中的氣體傳導 作用(當運用氣體傳導性時)來進行熱傳導,其更詳細討論如 下。根據另-範例,該保護塗料148會於該鉗止平板"Ο 與該基板(圖中未顯示)之間提供一實質堅硬且情性的介面 149九’其中該保護塗料通常可降低因該鉗止平板劣化而造成 " 可牝〖生。根攄另一範例,該保護塗料148可運作用 以大體允許該基板(圖中未顯示)以橫向方式於介於該鉗止 板110與-基板之間的介面149之上進行滑動,其中該· 塗=大體會與該等複數個突出部140 一致,從而可使 x、 3個以上的尖銳邊緣Ϊ46Α變得比較圓滑。 圖5所示的係一示範突出部14〇的示意圖,其中該保 ·
§隻塗斜 1 A Q 大體會與該等複數個突出部i 4〇 一致並且已經 · 界二 或一個以上尖銳邊緣146Α變得比較圓滑,從而會 ^大出部的一或一個以上的圓滑邊緣146B。吾人將會 I現,由M y山, ;喊影術的關係,此圓滑結果可能會比圖中所示 19 1360856
者更為明顯。舉例來說,該等—或—個以上的圓滑邊緣麗 :於基板1〇5相對於該鉗止平板11〇進行熱運動期間(例如 熱膨脹或收縮)提供有利的滑動特徵。舉例來說,基板ι〇5 相對於該突出苦"40的熱運動158可能會讓該突出部刚 ::亥基板105之上產生一作用力F。該作用力f至少部份會 隨著該突出部14G的幾何形狀而改變。舉例來說,如圖3 所示,尖銳的邊緣156比較容易產生較大的作用力F,其中 基板!05比較容易於該突出# 14()之尖銳邊緣處進行橫向 結合。舉例來說,假使作用力F超過該基板的降服強度的 活,便可能會於該基1〇5中出現應力破裂,從而會對該 基板造成潛在的污染及/或破壞。相反地,_ 5之圓滑邊緣 146B大體會將該作用力分散於該等圓滑邊緣中,進而限制 作用於該基板105之上的作用力F。限制作用於該基板1〇5 之上的作肖力F A體可讓該基板更自自地㈣於該钳止平 板no產生膨脹或收縮,從而會大體限制突出部14〇處的 橫向結合效果。 再-人麥考圖·3,根據本發明另一項示範觀點,該等複數籲 個突出部140可運作用以大體維持圖3中由該鉗止平板之 頂表面115至該基板1〇5之底表面1〇7的第一距離a,其 中經由該等複數個突出部所產生的接觸傳導作用可均勻地 · 遍佈在該鉗止平板之上。嚴格地控制該等複數個突出部的 . 表面粗糙性便可達成此目的。舉例來說,同樣如圖5所示, 利用彳政機電系統式半導體處理法便可讓每個該等複數個突 出部140達到1〇〇埃以下的表面粗糙度161(例如表面拋 20 1360856 光),其中,相較於先前技藝中慣用的機械加工處理表面, 經由此精細的表面拋光便可顯著有效地控制該接觸傳導作 用。 圖6所示的係一示範微機電系統式靜電夹頭的接觸熱 傳輸係數的關係圖。曲線163 A-163D圖解的係圖2中該基 板105與該專複數個微機電系統式突出部1之間接觸壓 力分別為0.5、1、2、5大氣壓處的平均HTC。從圖中可以 看出,HTC於低AR處會快速地上升,抵達最大值,然後隨 著AR抵達100%而逐漸下降。本發明的發明人發現到,利 用圖6的資料便可針對接觸傳導作用為該等微機電系統式 突出部140決定出最佳的AR。舉例來說,對經由該等突出 部140介於〇.5與!.〇大氣壓的接觸壓力.之間來進行熱傳導 而。’約0.1 (1 0%)之AR約為最佳值。當必須考慮能量消耗 時,該接觸壓力較佳的係可保持在2大氣塵以下,於此條 件下,最佳接觸傳導的AR範圍則為小於約〇 2。 再次參考圖3’根據本發明另—項示範觀點,該第一距 離D,可進一步運作用-以大體讓冷卻氣體(圖t未顯示)在該 等複數個隙縫145内進行流動,#中該靜電炎頭ι〇〇可運 作用以透過該冷卻氣體之自由分子領域中的轉導作用將 熱從該基板傳輸該鉗止平板。舉例來說,為允許自由分子 領域中的熱傳導作用,哕笛 ± 〇亥第一距離通常必須小於5微 米。較佳的係,由該鉗止平 ^ 此十扳110之頂表面115至該基板 105之底表面1〇7的第—跖雜 ,^ 巨離Di對氣體傳導而言約為小於 或寺於〗微米。 21 1360856 配合圖7便可更完整地瞭解上面的現象,圖7中顯示 的係針對各種接觸面積比例之接觸HTC與晶圓應力的關係 圖。舉例來說,於低接觸面積比例處(例如AR約小於或等 於0.05),由於該等突出部與該晶圓之間的小接觸面積的關 係,該接觸HTC(曲線159A)會非常小。同時,於其中一項 實例中可能會希望低接觸HTC(致使主要由駐留於圖2中該 鉗止平板110與該基板105之間的氣體的熱傳導作用來支 配熱傳導作用),此等小面積比例通常會使得該基板上的應 力(圖7中的曲線1 59B)過高而令人不滿,尤其是在高靜電 夾頭壓力處。隨著接觸面積比例提高(例如,所有該等突出 部的突出接觸面積為整片晶圓面積中的較大部份),該接觸 HTC便會開始提高,抵達最大值然後再往下降,反映出因 該等突出部上每單位面積的增加面積與減少接觸壓力的關 係所發生的交換取捨結果。於此範圍中(例如AR介於約〇 〇5 與約0.3之間),該接觸HTC比較高,從而使得透過駐留於 該ESC與該基板之間的氣體的壓力控制來交換該Esc的冷 卻效果會變得比較困難且難以控制,因為該接觸htc係= 動式且無法如同氣體傳導HTC般可被「關閉」(例如可藉由 壓力變化來關閉氣體傳導HTC)。舉例來說,於較高的㈣ 面積比例處,AR約0.4或以上,該應力非常地小可以忽略, 而且該接觸HTC又再度實質上非常地低,因此會主要*由冷 卻氣體背面壓力來支配啟動/取消冷卻作用。 、 -般來說,跨越兩個主體間之距離的冷卻氣 係數(HTC)的行為會落在下面三種作業領域其中一者‘、中:= 22 1360856 稠領域、自由分子領域、以及過渡領域。於黏稠領域中, 該熱傳輸係數(HTC)為該隙縫距離與該冷卻氣體之熱傳導 率的函數,不過通常和該冷卻氣體壓力(下文中稱為‘背面氣 體壓力)無關。於自由分子領域中,該HTC為該背面氣體^ 力與該冷卻氣體的分子量的函數,不過卻與該隙縫距離I 關。該自由分子領域實質上係由小於數微米(例如約3_5微 米)的距離(例如第一距離Dl)建構而成。再者,該過渡領域 的特徵為黏稠領域與分子領域之間的平滑内插。 經由該自由分子領域(如本發明中所定義者)中之氣體 來傳導熱量可提供數項獨特的優點。舉例來說,藉由將該 隙縫(例如距離D〗)的大小維持在該冷卻氣體的平均自由路 徑等級處,那麼整片晶圓上的冷卻效果實質上便對該隙縫 距離不敏感,取而代之的係’該冷卻效果主要為該背面壓 力的函數,從而即使該隙縫會發生輕微的變化(由於晶圓變 形或微粒的關係)’仍可在整片晶圓上促成空間的冷卻均句 性。此外’因為該隙縫距離非常小,其相關的體積同樣报 小,從而可藉由變更該背面壓力而非常快速地達到冷卻該
晶圓的目的。因此,本發明可於抵達尖峰退火溫度時讓^ 等快速地冷卻該晶圓》 Q 圖8所示的係於i與2微来的第一距離〇ι處,1氣之 HTC行為與背面氣體壓力的關係圖。當第一距離仏為1微 米或是當第一距離D,小於該冷卻氣體的平均自由路徑 (MFP)時,於本範例中0至$ 250托耳範圍的氣體壓力中可 以看見該自由分子領域(於該領域中該HTC主要為背面氣 23 1360856 體座力的函數)。當背面氣體 一距離D大;^ e yw、 大於約250托耳或是當第 -、士 幻十均自由路徑(MFP)(圖中未顯
不)時,則可以看見該黏稠領 T禾.J 員域(於該領域_該HTC主要為 该第一距離D丨的函數)。於爷 王罟马 ^ ^ 亥兩個領域之間則可看見該過渡 圖8還進一步顯示出, 、D亥自由分子領域中,雖然#, 藉由調整該背面氣體壓力來 愛刀术主要控制該冷卻氣體HTC ;不 過,於較高壓力處,第-距離〜仍然在該HTC中扮演重要 的角色。舉例來說,相較於1微米…微米的第一距離 D】來說,該冷卻氣體的熱傳導率會於約.π托耳處開 。攸自由刀子#域轉移至黏稠領域。所以,當將壓力從大 ,壓力改變至實質真空壓力(例如小於2〇托耳)時第一距 離D,均句性仍然是一項問題。不㊣,藉由控制實質真空與 約250托耳之間的壓力,便可獨立於該隙縫距離中的輕微 變化而由該背面壓力來主要控制該HTC。所以,便可維持 整片晶圓上的冷卻均勻性。 根據本發明另一項示範觀點,如圖9所示,該鉗止平 鲁 板110包括一或一個以上的氣體分佈溝槽15〇,其中該等氣 體分佈溝槽會被調適成讓該冷卻氣體(圖中未顯示)流經其 中’而且其中還可達成快速調整該冷卻氣體之壓力(背面壓 · 力)的目的。如圖10所示,該等氣體分佈溝槽15〇通常會延 · 伸進該钳止平板110 —第三距離D3,其中每條氣體分佈溝 槽均會與和該钳止平板相關之圖2的該等複數個隙縫丨45 中至少其中一者相交。舉例來說,該第三距離D3小於約1 〇〇 24 :二其中’該等氣體分佈溝槽15。内之該冷卻氣體的流 =入黏稍領域之中。再者,該等氣體分佈溝槽明顯較 ^的第三距離d3(相較於_ 145)通常會允許從該甜止平 板"〇中抽出該冷卻氣體有快速的響應時間。 該氣體分佈溝槽150的進一步特徵為大體與該甜 板110之頂表面115丑羋而认办+ /、 的寬度w。該氣體分佈溝槽150 卜又w車乂佳的係小於1〇〇微来或小於位於該甜止平板1 之基板⑽的厚度(圖中未_,致使於該基板之整個底 ':1〇7上會有實質均句的熱傳導作用,其理由和上面所 、::者雷同。根據本發明另-項示範觀點,每條氣體分佈 溝礼1 50的寬度均約略等於第三距離。 1望Γ由”有實貝非常大的氣體分佈溝槽15G(例如相較於 二 "4〇之間的隙縫145),其間的氣體流動便會處 於黏稍領域中,對特定的壓力而言,其流速約為自由分子 =中的5〇倍。流經該等氣體分佈溝槽15G之冷卻氣體的 快速流速有助於快速激起該基板的冷卻效果。然而,相較 於該等複數個隙縫145中該氣體接觸該晶圓的接觸面積, 該等溝槽的總表面積卻㈣地小。就此而言,圖Π)並未依 比例繪以其僅係供作圖解用途),更確切地說,該等溝槽 m之間的隙縫⑷的數量非常龐大。舉例來說,對小於約 lcm的溝槽距離151以及直徑小於或等於約Π)微米的該等 突出部M0而言,於該等溝槽之間可能會存在約9〇個或以 上的突出部。 據此’便提供該等複數條氣體分佈溝槽15〇,其中該等 25 1360856 忒鉗止平板’並且可能會被電連接至該第二導電層⑹。將 該基礎平板⑽輕合至該射止平板"〇的底表面ιΐ7的其 中一種示範方法係利用硬详方式來達成,其中該鉗止平板 的底表面117會被金屬化(例如藉由該第二導電層165來進 行),接著便會被真空硬輝至該基礎平板的頂表面162。舉 例來說’可於該基礎平板160的頂表面162之上形成該第 二導電層m,其中該等第二導電層165與第三導電層μ ㈣真空硬焊在-起。舉例來說,該等第二導電層165與 第三導.電I 194係由矽化鎢、鎢、或鈦之中一或一者以上 所組成的’不過,本發明的料亦可涵蓋任何的導電材料。 根據本發明另-項示範觀點’再次參考圖13,於該基 礎平板160與該甜止平板11〇之間存在一電絕緣中間平板 心舉例來說,該中間平板199包括一氮化紹絕緣體晶圓, 其中該中間平板通常會讓該鉗止平板11〇與該基礎平板16〇 產生電絕緣,並且仍然會提供足夠的熱傳導作用。再者, 該中間平& 199可能會被真空硬焊至該基礎平板⑽與該 钳止平板U 0。 再次參考圖2,舉例來說,該基礎平板16〇進一步包括 一或一條以上的第一流體導管2〇〇,其中該等一或一條以上 的第’爪體導官會運作用以大體允許冷卻流體(圖中未顯 示,例如水)流經其中,其中該冷卻流體實質上會冷卻該基 礎平板。如圖18U所示,基礎平板45〇可能具導電性並且 進一步包括複數個極區448,其中該等複數個極區會被電連 接至第二導電層430的該等個別複數個部份,其討論如下。 30 1360856 再次參考圖12,根據本發明另一項示範觀點,有複數 根凸針21〇會被運作麵合至該鉗止平板UG,其中該等複數 根凸針210可運作用以垂直移動介於該甜止平板⑽近端 之處理位置(圖中未顯示)與大體位於該甜止平板上方(例如 位於該甜止平板上方約“醜)的裝載位置(圖中未顯示)之 間的基板105。舉例來說,該等凸針21〇係由石英、碳化矽、 或是陶£材料所組成’纟中會最小化處理期間由該等凸針 對該基板105所造成的污染。 根據本發明另一項示範觀點,該靜電夾頭1〇〇進一步 包括-溫度感測器215,其可運作用以測量和圖2之基板 105相關的一或一個以上溫度τ。舉例來說,圖12的溫度 感測器215包括一高溫計,其中該高溫計會經由該射止平 板1Η)之頂表面115中的一個開口 22〇來測量該基板(圖中 未顯示)的溫度τ。舉例來說,該溫度感測器215可能包括 -具有最小體積腔穴的高溫計,纟中用以讓該高溫計經由 其中以測量該基板105之溫度的開口 22()則非常小。最小 化該開口的體積相當有利,其中能夠維持溫度均句性。或 者’該溫度感測器215可能包括一光學高溫計,其可能會 另外運用被插入至該钳止平板11〇之中的複數條光纖棒(圖 中未顯示)’例如致使該光纖棒會佔據該最小體積腔穴。 "現在參考圖15,圖中圖解的係根據本發明數項觀點的 靜電夾頭100與一相關系統23〇的方塊圖。根據本發明其 中一項示範觀點’用來控制該靜電夹頭1〇〇的系统23〇包 括一控制器235’該控制器235會被運作搞合至一電屋供應 31 I360856 器240。該控制器235可 作用以藉由控制該電壓供應器 ⑽來控制被供應至該Esc⑽之該等極區ΐ3ι的電壓v, 其中該電壓會與該基板105所看見的鉗止作用力的大 係因該電壓所誘發的靜電作用力所造成的)成正比。根據: 發明其中一範例’控制5| 2 h a叶丄 ^ 了月藉由提雨或降低電壓 V(藉此分別提高或降低該靜電作用力,進而便可提高或降 低該甜止作用力)而進一步控制該ESC H)0的接觸HTC的大 小。再次如圖3所示’利用約1微米的第-距離Dl,便可 將電壓V妥善地維持在與該半導體平台相關的崩潰電壓以 下(例如電壓小於約100V_15〇v),同時仍可於該等複數個突 出部140與該基板105之間提供良好的熱接觸傳導率。 根據上面的範例,控制被供應至圖15之靜電夾頭1〇〇 的電壓V便可有利地控制經由該鉗止平板所進行的熱傳導 作用的大小。舉例來說,利用約〇 1〇(1〇%)的面積比例便 可施加低電壓(例如小於20伏特)至該ESC 1〇〇,其中可於 該基板105與該鉗止平板110之間維持小於約1〇〇托耳的 低接觸壓力。於該低接觸壓力處,仍可鉗止或固定該基板 105,不過卻僅會於該基板與該靜電夾頭1〇〇之間傳輸最少 量的熱能’其中該夾頭的熱部份實質上係「關閉的」。當 施加較大的電壓(例如約1〇〇伏特)至該ESC 1〇〇時,實質上 便會提高該基板1〇5與該鉗止平板11〇之間的接觸壓力(例 如提高至約1-2大氣壓),從而可快速地提高該基板1〇5與 該甜止平板Π〇之間的HTC(例如提高約5〇〇m\v/cm2〇C;), 因此便可有效地「開啟」該夹頭的熱部份,用以加熱或冷 32 1360856 卻該基板。再者,根據另一範例,提供約1微米之圖3中 的第一距離D!相當有利,其中會最小化該基板1 〇 5與該鉗 止平板110之間的熱阻,從而降低熱損失效應。不過,應 該注意的係,本發明的範疇亦涵蓋其它數值的第一距離。 於本範例中,該控制器235可運作用以藉由快速控制 被施加至該ESC 1 00的電壓v以控制該接觸壓力,從而讓 該ESC可快速地改變狀態(例如從加熱情況變成冷卻情 況)。舉例來說,該控制器235可進一步運作用以回授源自 和該ESC有關之溫度感測器245的晶圓溫度資料τ,其中 可以閉路回授配置的方式來控制該電壓供應器24〇。或者, 該控制€ 235彳運作帛以於抵達預設溫度時來大體限制該 基板105與該ESC 100之間的HTC。 根據本發明另一項示範觀點,圖15的系統230進一步 包括-或-個以上的閥門25G,其中該等—或—個以上的間 門可運作用以選擇性地讓一或—個以上真空唧冑255於各 種模式中經由該靜電夹頭i⑽來吸出該冷卻氣體綱,用以 於該基板⑽與該ESC之間進行氣體熱傳導。舉例來說, 該等-或-個以上的„㈣包括類似快動作螺線管閥門 或提升閥門之類的一或一個 飞彳固以上自動閥門(例如閥門 250A),其中,於其中一個範 τ 及寺—或一個以上的自 動閥門具有低於約20ms的響庫日主pq ,, 刃♦t時間。此快速響應時間 有利,因為可快速地套用施加至 田 , 唸静電夹頭1 00的真空狀 235可被運作 根據本發明另一項示範觀點,該控制器 33 1360856 耦合至該等一或一個以上的真空唧筒255Α·255Β、一氣體供 應器265、電壓供應n 240、以及該等一或一個以上的間門 250A-250C。本範例中控制被套用至該靜電夾頭1〇〇的真空 狀態有利於經由該冷卻氣體來控制熱傳導作用的大小程 度。舉例來說,於小於約250托耳的低壓以及小於約5微 米之圖3中的隙縫距離D|處,主要係由氣壓來提供該 HTO所以,控制背面壓力的閥門25〇A便可讓該靜電夾頭 100快速地改變狀態(例如從加熱情況變成冷卻情況卜所 以,該控制器235可透過控制該等一或一個以上的自動閥 門250來進一步運作用以控制該基板1〇5與該靜電夾頭1〇〇 之間的氣體壓力。 本發明還關於一種形成半導體式多極靜電夾頭的方 法。雖然本文所圖解與說明的示範方法為一連串的動作或 事件,不過,吾人將會發現,根據本發明,本發明並不受 限於此等動作或事件的圖解順序,因為某些步驟可以和本 文所示與所述不同的順序來進行及/或和其它步驟同時進 行。此外,並非需要全部的圖解步驟方能實現根據本發明 的方法。再者,吾人還將會發現,該等方法除了可搭配本 文所圖解與說明的系統來實現之外,亦可搭配未圖解的其 它系統來實現。 現在參考圖16,圖中所示的係一種形成微機電系統式 多極靜電夾頭的鉗止平板的方法3〇〇,其中該鉗止平板包括 一半導體平台。從動作301開始,本方法會於該半導體平 台之上形成—第-導電層,其中該第—導電層包括複數個 34 ,半:二:的。”77。舉例來說,該第-導電層係被形成於 該+導體平台的頂表面之上,並且會於動作302中在立上 =—第一電絕緣層。舉例來說’該第-電絕緣層包括一 ::複數個微機電系統突出部的頂表面,該等突出部會從 X延伸第距離,其討論如上。於動作303中,會有 :复數個極區被電連接至該第一導電層之該等個別的複數個 邛伤’其巾’被施加於該等複數個極區之間的電壓可運作 用以在位於該等複數個突出部之上的基板與該鉗止平板之 間大致誘發-靜電作用力,於其中會維持該基板相對於該 E S C的位置。 如圖17所示’圖中根據本發明另-項示範觀點來進一 的方法_’其中還會參考圖i8A謂來進一 步圖解該方法。舉例來說,從圖17的動作3G5開始,本方 法會於-半導體基板(例如梦質半導體平台)之上形成一氧 化物。如® 18A所示,舉例來說,本方法會於該半導體基 板410的-正面4〇4、一背面4〇6、以及一側壁糊之上形 成氧化物I 4G2(例如於-雙拋光3〇()mm石夕晶圓之上長出2 微米的桃層)。於圖17的動作31〇中會於該基板之上形 成一導體層(例如多晶膜)。舉例來說,如圖18B所示,多晶 膜412包括一被形成於該基板41〇的正面4〇4、背面傷、 以及側壁408之上約1微米的經摻雜之多晶石夕膜,其中該 多晶膜通常具有導n於圖17的動作315中會於該基板 的背面之上形成一氧化物層’如_ 18C中進一步顯示。舉 例來說,氧化物414包括一 2微米的Si〇2沉積物,其中該 35 1360856 氧化物414會覆蓋該基板41〇的背面4〇6,並且還會部份覆 蓋該基板的侧壁408。 再次參考圖17,動作320包括圖案化一光阻層,用以 界定複數個接觸孔,並且視情況界定複數個氣孔。圖i8d 中顳示出會於該基板410的背面4〇6之上圖案化該光阻 416,其中,該光阻通常會界定一接觸孔418與一氣孔4汕。 请注意,該等圖式中所示的接觸孔418與氣孔42〇的數量 僅係為簡化起見,其還可能會界定許多個接觸孔與氣孔。 或者,亦可能不會形成任何的氣孔42〇,例如當該esc係 被運用於接觸傳導應用中時,其說明如上。舉例來說,可 以運用接觸孔418來界定一正面接觸點(圖中並未顯 示)’其討論如下。於圖17的動作325中,會利用該經圖案 化的光阻作為遮罩來蝕刻該接觸孔與氣孔,而圓UE圖解 的便係其結果’其中該等氧化物層4〇2與414以及多晶膜 412會被蝕刻至該基板4]〇,其中會進一步界定該接觸孔々μ 與軋孔420 〇接著便會剝除該光阻,並且於圖17的動作mo 中利用.該氧化物層414作為一硬遮罩(於蝕刻該基板的製程 中便會進一步移除該硬遮罩)於該基板中進一步钮刻該接觸 孔與氣孔。圖18F圖解的便係動作33〇的結果,其中會蝕 刻基板41G’而且其中會利用多晶膜412作為姓刻阻止部來 進一步蝕刻該等氧化物層4〇2與414。舉例來說,可利用濕 式银刻製程或反應離子㈣_)製程來㈣該 : 402 與 414 。 項 圖17的動作335圖解的係於該基板之上沉積—導體 36 1360856 層。圖18G圖解的便係動作335的結果,其中會於基板4i〇 之上沉積該導體層422(例如化學氣相沉積(CVD)G」微米的 wsy,其包含於該基板的正面4〇4、背面4〇6與側壁4〇8 之上進行沉積,並且會於該接觸孔418與氣孔42〇内部進 行/儿積舉例來說’於圖17的動作3 3 5中所形成的導體層 422可能包括第—導電層125、第二導電層165、以及第三 導電層194中的—或一層以上,如圖2、13、以及14所示。 於圖17的動作340中會於該基板正面之上圖案化一光 阻,用以移除該導體層的正面邊緣。動作34〇中所形成的 光阻則可進一步用來界定該第一導電層125之該等複數個 部份,其解釋如下。冑18H圖解的係形成於該基板41〇之 正面404之上的光阻424,其中該光阻並未覆蓋正面邊緣 426。視情況,還可界定一隔離區427,其中該隔離區將會 被用來界定該第一導電層(圖中未顯示)的該等複數個部份 (圖中未顯不)。於圖17的動作345中會利用該經圖案化的 光阻作為遮罩來蝕刻該導體層與多晶膜。圖181圖解的係實 施動作345的結果,其中通常會蝕刻該正面邊緣426,而且 通吊會著a玄正面邊緣426來移除該導體層422與多晶膜 412。根據本發明其中一項示範觀點,源自該第二導電層43〇 的第導電層428通常包括6玄多晶膜412與該導體層422, 其中該第一導電層與該第二導電層通常會於動作345中彼 此產生電隔離。圖18 j圖解的係於移除該光阻 < 後的第一導 電層428與第二導電層430,而且其中該隔離區427會進— 步電隔離該第一導電層的該等複數個部份43丨^ 37 1360856 …二7:動作350圖解的係於該基板正面上形成-正面 氧化物的動作。圖腹圖解的係形成於該基板41〇之正面 404之上的正面氧化物層432,复 /、中6亥正面氧化物通常會覆 盖以—導㈣428並且通常會進—步覆蓋該正面邊緣 426。舉例來說,圖16之動作 動作302中所示的第一導電層包
括圖既的正面氧化物432 β於圖17的動作…中會於該 正面乳化物層之中形成複數個微機電系統突出部。圖 肌_1讀圖解的係該等複數個突出部的形成方式。於圖18L 中’會於該正面氧化物層432之上沉積且圖案化一光阻 434’接著便會触刻該正面氧化物層’其中於移除該光阻^ 之後通常會界定圖18M中的該等複數個突出部4W。再次 參考圖17,動作360圖解的係於該基板上沉積—保護層。 於圖18N中,通常會於基板41〇之上形成該保護層43/其 中該基板的正面404、背面4〇6與側壁4〇8通常都會被該保 護層覆蓋而區域418與420内亦如是。舉例來說,保護 層438包括一層約微米的氮化物(例如氮化矽%Ν4), 該層氮化物可用來於後續作業中作為蝕刻阻止部。 根據本發明另一項示範觀點,於圖i 7的動作365中會 於δ玄基板中遮罩且姓刻一或一條以上的氣體分佈溝槽。不 過’當吾等希望經由該ESC來進行接觸傳導時,則不會形 成任何的氣體分佈溝槽,而該ESC則可進入動作375,其 討論如下。然而,當吾等希望進行氣體傳導時,則會實施 動作365’而圖180圖解的便係形成於該基板41〇之正面 404之上的遮罩44〇的圖案化情形,其中通常會於其中界定 38 1360856 一氣體分佈溝槽442。應該注音沾总 ^ 意的係’該氣體分佈溝槽442 僅供解釋用途,而且於該剖面 .、 』面圖中雖然僅圖解單一條溝 槽;不過’亦可形成一條以上 的溝槽。舉例來說,再次參 考圖9’該等複數個突出部 400中其中一者包括該環圈 153’其中該周圍氣體分佈溝槽 h 係位於該環圈153内部。 根據其中一項範例,再次灸老 茶考圖18〇,於該基板的正面
404之上會形成—非常厚的硬遮罩帽例如bsg),其中該 硬遮罩通常报容易被㈣,而且其中該㈣會進—步對該 保護層438與該氣體分佈溝槽442中的氧化物層術且選 擇性。圖18P圖解的便係實施動作365的結果,其中該氣 體分佈溝槽442通常會㈣刻至該基板㈣(例如該基板會 進一步被輕微蝕刻)。於圖17的動作37〇中會於該基板之上
形成另-保護層’用以保護於該ESC運作期間新形成的氣 體分佈溝槽。圖18Q圖解的係實施動作37〇的結果,其中 保護層444通常會覆蓋頂面4〇4、背面4〇6、側壁4〇8、接 觸孔418、氣扎420、以及氣體分佈溝槽料2。舉例來說, 該保護層444包括一 0.2微米厚的氮化矽層。 再次參考圖17,動作375圖解的係蝕刻該基板背面上 之該保護層的情形。圖18R圖解的係實施動作375的結果, 其中通常會從該基板41〇的背面4〇6中移除該保護層44“ 此道耖除戎保護層444的動作通常允許電連接至該第二導 電層430。於圖17的動作38〇中’會遮罩且蝕刻該第二導 電層用以大體電隔離該第二導電層的複數個部份,從而進 一少大體界定該靜電夾頭的該等極區。圖18S圖解的係於 39 1360856 該基板410的背面406上形成遮罩446的情形。圖18T圖 解的係蝕刻該第二導電層430與該多晶膜412的結果,其 中該等複數個極區448係彼此電隔離的。 於圖17的動作385中通常會於該基板的背面上形成一 基礎平板,其中該基礎平板可運作用以大體傳輸源自該靜 電夾頭的熱量。圖18U圖解的係實施動作385的結果,其 中會於該基板410的背面406上形成該基礎平板45〇。舉例 來說,該基礎平板包括鋁,其係經由一環狀遮罩(圖中未顯 示)被蒸發至該背面406之上,用以保護該多晶膜412。或 者,可利用硬焊法將-含有非晶㈣基礎平板㈣電連接 至該第二導電層430,其中該基礎平板進—步包括_氧化物 層192以及一形成於其上的第三導電層194,如圖μ所示, 其中該第三導電層會被進一步蝕刻用以電隔離其複數個部 份0 如圖所示,圖中根據本發明另一項示範觀點來進 步圖解圖16的方m #中還會參考圖2Ga•期來進 步圖解圖19的方法500。舉例來說,從圖19的動作5〇5 始,本方法會於一半導體基板(例如矽質半導體平台)之上 成-氧化物。如圖2GA所示,舉例來說,本方法口會於該 導體平台或基板610的一正面6〇4、一背面6〇6、以及二 壁60S之上形成氧化物層6〇2(例如於一雙抛光3〇〇_石夕 圓之上長出2微米的叫層)。於圖19的動作⑽中會 罩該基板,其中會於一被遮罩區域的任—側上界 的複數個極區。舉例來說’該半導體平台會變得越來越 40 1360856 或是被遮罩,以便界定該夾頭的該等極區。於動作515中 會於該基板之上形成一第一導體層(例如0.1微米的Ti膜)。 舉例來說,如圖20B所示,可於該基板610的正面604、背 面606、以及側壁608之上形成該第一導體層612(例如利用
Cv〇法或PVD法),其中該被遮罩區614會電隔離兩或兩 個以上的極區616A、616B。 再次參考圖19,動作520包括於該基板之上形成一保 濩層,如圖20C進一步所示。舉例來說,保護層6丨8包括 形成於該基板610的正面604、背面606、以及側壁608 之上的氮化物層(例如利用LPCVD形成500埃的Si3N4)。於 圖19的動作525中,會於該半導體平台上形成一第一電絕 緣層,圖20D圖解的便係實施動作525的結果。舉例來說, "亥第一電絕緣層包括一 2微米的氧化物62〇沉積物(例如實 施兩次1微米SiO^ PETE0S),其中該氧化物62〇會進一 步覆蓋該基板610的正面6〇4、背面6〇6、以及側壁6〇8。 於圆19的tH乍53〇進—步說明圖案化該基板之上的光阻 /、中_界疋複數個突出部區域。舉例來說,圖2〇e圖 解的便係光阻622於該基板61〇的正面6()4以及側壁6〇8 之上被圊案化的情形中會界定該等複數個突出部區域 24舉例來祝,於該光阻622的圖案化中可進一步裸露 出該基板610的背面6〇6。 於圖19的動作535圖解的係該第—電絕緣層的钮刻情 :,其中通常會界定複數個突出部。舉例來說,於動作535 中’該第—電絕緣層亦會從該基板的背面t被移除。圖鹰 41 1360856 圖解的係經由敍刻(例如濕式钱刻)該氧化物4 62〇而界定 出來的該等複數個突出料26,其令可利用該保護層618作 為蝕刻阻止部。該基板610的背面6〇6已經被進一步蝕刻, 因此會從該基板的背面中移除該氧化物62〇。於圖19的動 作540中會於該基板之上形成另一保護層。冑咖圖解的 係已經形成於該基板61G的正面_、背面嶋 '以及側壁 608之上的保護層628(例如利用LpcvD形成$⑼埃的^ n 層)。 3 4 於圖19的動作545中會遮罩該基板的正面與側壁邊 · 緣’從而可裸露出該基板的背面。圖應圖解的係遮罩 63〇,其會覆蓋該基板610的正面604及側壁6〇8,裸露出 背面606。於圖19的動作550中會依序蝕刻(例如電漿蝕刻) 忒等保護層628與618,而圖201圖解的便係其結果,其中 會從該基板610的背面606之上的第一導電層612中大體 移除該等保護層628與618。再次參考圖19’於動作 中會在該基板的背面上形成一基礎平板,而圖21圖解的則 係於該基板610的背面606之上形成該基礎平板632的示 鲁 範結果。δ玄基礎平板632會經由該第一導電層612被電連 接至該等兩或兩個以上的極區616Α與616Β。舉例來說, 該基礎平板632包括一形成於非晶矽基底636之上的導體 , 材料634 ’其中該導體材料包括彼此電隔離的複數個部份, · 该等複數個部份會以和上面所討論者雷同的方式被進一步 真空硬焊至該第一導電層612。 , .雖然已經參照特定的較佳實施例或實施例來顯示與說 42 丄·856 明本發明,不過,顯而易見的係,熟習本技藝的人士於閱 5買且參透本說明書及後附圖式之後便可對其進行變更與修 改。明確地說,就上述組件(裝配件、裝置、電路...等)所實 施的各項功能而言,即使結構上並未等同於本發明於本文 =斤闈述的示範實施例中所揭示之實施指定功能的結構,但 f ’用來說明此等組件的詞語(包含「構件」在…卻希望涵 蓋(除非特別提及)可實施文中所述之組件之該項指定功能 :任何μ件(也就是,功能上等同)。此外,雖然僅針對數項 例中#中一者來揭示本發明的特殊特點,不過,必要 時’此項特點亦可結合其它實施例的一項以上其它特點, 並且有利於任何特定或特殊應用。 【圖式簡單說明】 圖1所不的係-示範先前技藝之靜電夾頭的部份剖面 頭的係根據本發明其中一項示範觀點之靜電央 項觀點之具有複數個突出 圖3所示的係根據本發明一 邛的示範鉗止平板的部份剖面圖 圖4所不的係根據本發明一項觀點之包括複數個突出 斗的示範鉗止平板的平面圖。 項觀點之示範突出部的部 點’和面積比例有關 圖5所示的係根據本發明一 份剖面圖。 圖6所示的係根據本發明一 43 勺接觸熱傳輸係數以及示範钳止平板上之應力的關係圖。 圖7所不的係根據本發明一項觀點,和一示範鉗止平 板之面積比例有關的接觸熱傳輸係數的關係圖。 圖8戶斤不的係根據本發明一項觀點,分子領域與黏稍 領域中氣體的示範熱傳輸係數的關係圖。 > 所示的係根據本發明其中一項觀點之包括複數條 氣刀佈溝槽的不範鉗止平板的平面圖。 圖1G所不的係、用於圖解複數條氣艘分佈溝槽的示範叙 止平板的部份剖面圖。 、回戶斤不的係根據本發明其中-項觀點用於圖解溝槽 冰度與突出部距離間之 μ 不範關係的不乾鋤.止平板的簡化部 '甬戶斤不的係根據本發明其中-項觀點之包括複數個 通孔的示範鉗止平板的平面圖。 的心圖13所不的係根據本發明另—項示範觀點之靜電夾頭 的。卩份剖面圖。 所不的係根據本發明另—項示範觀點之靜電夾頭 的。卩份剖面圖。 季轉,Γ所7"的係根據本發明—項觀點之示範靜電夾頭的 糸統層次方塊圖。 圖1 6所示的你括a μ 根據本發明用於形成—半導體型靜電夾 碩之不乾方法的流程圖。 圖1 7所示的係钿& ^ ,糸根據本發明另一項示範觀點用於形成一 牛導體型靜電夾頭之_ — 之不乾方法的流程圖。 1360856 圖18A-18U所示的係利用根據本發明圖η之 成的簡化靜電夹頭之部份剖面圖。 法所形 圖19所㈣係根據本發明另—項示範觀 半導體型靜電夾頭之示範方法的流程圖。 … …圖20八-201所示的係利用根據本發明圖^ 成的簡化靜電夾頭之部份剖面圖。 > 圖21所示的係根據本發明复 靜電夾頭之平面圖。 /、 觀點所形成的示範
【主要元件符號說明】 10 20 30 40 50 60 100 105 107 1 10 115 1 17 120 125
靜電夾頭 晶圓 電極 絕緣層 電壓源 接觸表面 多極靜電夾頭 基板 基板105的底表面 鉗止平板 鉗止平板110的頂表面 鉗止平板110的底表面 半導體平台 第一導電層 45
Claims (1)
1360856 100 4- 8 xr Η 日,-、 L替換頁 ---- ___ m 钳止平板的方法,其 十、申請專利範圍: 1. 一種為一多極靜電夾頭形成一 包括: 於一半導體平台上形成一第一導電層,並且於該第_ 導電層中界定彼此電隔離的複數個部份; 於该第一導電層之上形成一第一電絕緣層,該第一電 絕緣層包括一具有複數個微機電系統(MEMS)突出部的頂 表面,該等突出部會從該頂表面延伸一第一距離;以及 形成被個別電連接至該第一導電層之該等複數個部份 的複數個極區,其中,被施加於該等複數個極區之間的電 壓可運作用以於該鉗止平板之中誘發一靜電作用力。 2·如申請專利範圍第丨項之方法,其中形成該第—導 電層包括於該半導體平台上形成一多晶矽層。 3. 如申請專利範圍第2項之方法,其中形成該第一導 電層進步包括於該多晶石夕層之上形成一金屬層。 4. 如申請專利範圍第1項之方法,其中該第一導電層 係形成於該半導體平台的頂表面之上,該方法進一步包括 於該半導體平台的底表面之上形成一第二導電層,其中會 界定第二導電層中彼此電隔離的複數個部份。 5. 如申請專利範圍第4項之方法,其中該第一導電層 與該第二導電層大致同時形成。 6·如申請專利範圍第4項之方法,其進一步包括形成 複數個垂直互連部,用以將該第一導電層的該等複數個部 份個別電連接至該第二導電層的該等複數個部份。 51 1360856
法,其中形成該等複數 的側壁上形成複數個側 會彼此電隔離,而且其 7.如申請專利範圍第6項之方 個垂直互連部包括於該半導體平台 壁接點’其中該等複數個側壁接點 中該等複數個側壁接點會個別電遠 ,曾恭a b W电迸接δ亥第一導電層與該第 二導電層的該等複數個部份。 8.如申請專利範圍第7項之方法,其中形成該等複數 個側壁接點包括於該半導體平台的該侧壁之上沉積一導電 材料。 9·如申請專利範圍帛8項之方法,其中形成該等複數 個侧壁接點包括沉積下面一或一者以上:多晶矽、矽化 鶴、嫣、或是欽。 10.如申請專利範圍第7項之方法,其中該第一導電 層、該第二導電層、以及該等複數個側壁接點大致同時形 成。 11.如申請專利範.圍第4項之方法,其中形成該第二導 電層包括沉積下面-或-者以上:石夕化鶴、鶴、或是鈦。 Α 12_如申請專利範圍第4項之方法,其進-步包括於該 第導電層之上形成一基礎平板,其中基礎平板可運作用 以由該半導體平台將熱能從該基板傳輸至該基礎平板。 、,13.如中請專利範圍帛12項之方法,其中形成該基礎 : 开/成其上具有彼此電隔離的複數個部份的第三 導電層,並且將言亥第三導電㈣肖等複數個部份個別電連 接至該第二導電層的該等複數個部份。 14.如申請專利範圍帛㈠項之方法,其中形成該等複 52 1360856
等::包括將複數個電極個別結合至該S 専複數個部份。 15·如申請專利範圍第13項 包括一碉之方法,其中該基礎平板 氧會形成一氧化物層的非…板…會於該 乳化物層之上形成該第三導電層。 16.如申請專利範 導電層句虹.μ 項之方法’其中形成該第三 匕括》儿積下面一或一去丨” u · A者以上:矽化鎢、鎢、或是 紘0 正17·如中請專利範圍第12項之方法,其中形成該基礎 、'板。括於第一導電層之該等複數個部份之上蒸發一或一 種以上的金屬。 18. 如申清專利範圍帛12項之方法,其中形成該基礎 平板包括將該基礎平板真空硬焊至該第二導電層。 19. 如申請專利範圍第12項之方法,其中形成該基礎 平板包括於該基礎平板與該第二導電層之間塗敷一導電環 氧樹脂。 20_如申請專利範圍第12項之方法,其進一步包括貫 穿。玄基礎平板而形成一或一條以上的流體導管,其中冷卻 流體可運作以流經其中。 21 ·如申請專利範圍第12項之方法,其進一步包括於 忒基礎平板内形成—熱源,其中該熱源可運作用以選擇性 地加熱該钳止平板。 22.如申請專利範圍第丨項之方法,其中形成該第一導 電層包括沉積下面一或—者以上:矽化鎢、鎢、或是鈦。 53 1360856 --一一― ► f一 ... 一 !
其中該半導體平台 其中該第一電絕緣 其進一步包括於該 23. 如申請專利範圍第丨項之方法 包括一梦質基板。 24. 如申請專利範圍第丨項之方法 廣係由一氧化石夕所經成的。 25_如申請專利範圍第丨項之方法 第 成 戒 第 電絕緣層、該第一導雷厗、 ^ 导電層以及該半導體平台之中形 或一條以上的氣體分佈溝槽。 26.如申响專利圍第25項之方法,其中形成該等一 條以上的氣體分佈溝槽包括钱刻該第-電絕緣層、該 導電層、以及該半導體平台。 27:如申明專利轭圍帛25項之方法,其進一步包括貫 寶該半‘體平。、㈣—導電層、以及該第—電絕緣層而 形成-或-個以上的氣體分佈孔,其中會貫穿該等—或一 條以上的氣體分佈溝槽中至少其中_者而形成該等一或一 個以上的氣體分佈孔中至少其中一者。 8.士申°月專利範圍帛27項之方法,其中形成該等- :二以上的氣體分佈孔包括對該第-電絕緣層、該第-導電層、以及該半導體平台實施反應離 29.如申請專利範圍第i項之方法 心 個微機電系統突出部進一步包括: 、形成該等複數 於§亥第一電絕緣層之上形成-遮罩,复 體於該半導體平么沾 〇干該遮罩會大 牛等體千口的頂表面之上界定複數 . 姓刻該等複數個凹谷中 ’ U合中的该第一電絕緣屏.、, 移除該遮罩,在1 Λ49 ,U及 在其中㈣等複數個凹谷之間界定該等 54 ^〇υ«56 Ά”. : ~ 年日j修正替換頁 複數個微機電系統突出部 30·如申請專利範圍第29項之方法,其中蝕刻該第一 电、’·&緣層會使用該第一導電層作為一钮刻阻止部。 31·如申請專利範圍第29項之方法,其進一步包括於 半導體平〇上面形成該第一電絕緣層之後便於其上形成 一保護層,而且其中蝕刻該第一電絕緣層會使用該保護層 作為一蝕刻阻止部。 32. 如申請專利範圍第31項之方法其中形成該保護 層包括於該第一導電層與該半導體平台之上沉積一氮化物 層。 33. 如申請專利範圍第31項之方法,其進一步包括移 除該半導體平台之底表面上的該保護層。 从如申請專利範圍第μ之方法,其中形成該第一導 電層包括於該半導體基板之上形成一多晶矽層。 35.如申請專利範圍第丨項之方法,其中會形成該等複 數個微機電系統突出部’以便讓該基板可運作用以接觸該 等複數個微機電系統突出部,於其中會界定一突出部接觸 面積,、中h出部接觸面積與該基板的表面積的比例係 介於約0.02與0.2之間。 36·如f請專利範圍帛35項之方法’其中該突出部接 觸面積與該基板的表面積的比例約為〇1〇。 3'如申請專利範圍第1 為丨微米。 帛1項之方法,其中該第-距離約 38.如申請專利範圍第1項之方法,其進一步包括貫穿 55 1360856 該甜止平板而形成— 插入至該溫度感測器 溫度感測器孔’並且將一溫度感測器 孔之中。 39.如申請專利範圍第1項之方法,其中該半導體平△ 包括一由複數個半導體區段所組成的鑲巍結構。 D "4〇·如申請專利範圍帛39項之方法其中由該等複數 個半導體區段所組成的鑲欲結構係由摻雜㈣所組成的。 /1.如t請專利範圍第39項之方法,其中於該半導體 平σ之上形成该第一導電層包括於該等複數個半導體區段 之上形成該第_導電層’其中該第—導電層的該等複數個 部份之每一者均會形成於該等複數個半導體區段中一或一 者以上的上方。 42.如申請專利範圍第39項之方法,其進一步包括在 被形成於該等複數個半導體區段上方的該第一導電層的該 等複數個部份之每一者之間插入一電絕緣體。 43·如申凊專利範圍第42項之方法,其中該電絕緣體 包括一陶瓷分隔體。 44·如申請專利範圍第1項之方法,其進一步包括於該 半導體平台上面形成該第—電絕緣層之後便於其上形成一 保護層。 45.如申請專利範圍第44項之方法,其中形成該保護 層包括於該第一電絕緣層與該半導體平台之上沉積一氮化 物層。 46.如申請專利範圍第44項之方法,其進一步包括移 除該半導體平台之底表面上的該保護層。 56 • 一— **γ < 1 1360856 ·/ -* 广 I 』fi 〇〇>H修正替換頁 L__-~~ -、二*—· 47. 如申請專利範圍第1項之方法,其中形成該第一導 電層包括化學氣相沉積一導電材料。 48. 如申請專利範圍第47項之方法,其中形成該第一 導電層包括化學氣相沉積矽化鎢。 49. 如申請專利範圍第1項之方法,其中該半導體平台 包括一於其上已形成一氧化物的矽質基板。 十一、圖式: 如次頁 57 1360856
110 161
125-
3 120- 1360856 ^ hSl
120 140 80 圖4
5 1360856
1360856 "•i.K f-ii /^*£JA々* E 月 a— 年‘ —r— εετ- s 二 sCNIirios 00T-
寸T-B 1360856
300
301 302 303
B 16
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/695,153 US6946403B2 (en) | 2003-10-28 | 2003-10-28 | Method of making a MEMS electrostatic chuck |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200518144A TW200518144A (en) | 2005-06-01 |
TWI360856B true TWI360856B (en) | 2012-03-21 |
Family
ID=34549968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW093132546A TWI360856B (en) | 2003-10-28 | 2004-10-27 | Method of making a mems electrostatic chuck |
Country Status (8)
Country | Link |
---|---|
US (1) | US6946403B2 (zh) |
EP (1) | EP1678752B1 (zh) |
JP (1) | JP4725740B2 (zh) |
KR (1) | KR20060092245A (zh) |
CN (1) | CN100524683C (zh) |
DE (1) | DE602004006639T2 (zh) |
TW (1) | TWI360856B (zh) |
WO (1) | WO2005045921A1 (zh) |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7072166B2 (en) * | 2003-09-12 | 2006-07-04 | Axcelis Technologies, Inc. | Clamping and de-clamping semiconductor wafers on a J-R electrostatic chuck having a micromachined surface by using force delay in applying a single-phase square wave AC clamping voltage |
US7663860B2 (en) * | 2003-12-05 | 2010-02-16 | Tokyo Electron Limited | Electrostatic chuck |
US7457097B2 (en) * | 2004-07-27 | 2008-11-25 | International Business Machines Corporation | Pressure assisted wafer holding apparatus and control method |
US20070081880A1 (en) * | 2005-09-29 | 2007-04-12 | Riordon Benjamin B | Wafer-handling method, system, and apparatus |
US8226769B2 (en) * | 2006-04-27 | 2012-07-24 | Applied Materials, Inc. | Substrate support with electrostatic chuck having dual temperature zones |
US8557295B2 (en) | 2006-05-11 | 2013-10-15 | Regenics As | Use of cellular extracts for skin rejuvenation |
US8075920B2 (en) | 2006-05-11 | 2011-12-13 | Regenics A/S | Administration of cells and cellular extracts for rejuvenation |
WO2008051369A2 (en) * | 2006-10-25 | 2008-05-02 | Axcelis Technologies, Inc. | Low-cost electrostatic clamp with fast declamp time and the manufacture |
US20090115060A1 (en) * | 2007-11-01 | 2009-05-07 | Infineon Technologies Ag | Integrated circuit device and method |
DK2296676T3 (en) | 2008-05-09 | 2016-12-19 | Regenics As | cellular extracts |
DE102008054982A1 (de) * | 2008-12-19 | 2010-07-01 | Carl Zeiss Smt Ag | Wafer-Chuck für die EUV-Lithographie |
US7932570B1 (en) * | 2009-11-09 | 2011-04-26 | Honeywell International Inc. | Silicon tab edge mount for a wafer level package |
WO2011082371A2 (en) | 2009-12-30 | 2011-07-07 | Solexel, Inc. | Mobile electrostatic carriers for thin wafer processing |
WO2012033922A2 (en) * | 2010-09-08 | 2012-03-15 | Entegris, Inc. | High conductivity electrostatic chuck |
US10242890B2 (en) * | 2011-08-08 | 2019-03-26 | Applied Materials, Inc. | Substrate support with heater |
NL2009874A (en) | 2011-12-23 | 2013-06-26 | Asml Netherlands Bv | Support, lithographic apparatus and device manufacturing method. |
JP6359236B2 (ja) * | 2012-05-07 | 2018-07-18 | トーカロ株式会社 | 静電チャック |
CN104471698B (zh) * | 2012-07-06 | 2016-12-07 | 苹果公司 | 具有硅电极的顺应性双极微型器件转移头 |
US8569115B1 (en) | 2012-07-06 | 2013-10-29 | LuxVue Technology Corporation | Method of forming a compliant bipolar micro device transfer head with silicon electrodes |
JP5441021B1 (ja) * | 2012-09-12 | 2014-03-12 | Toto株式会社 | 静電チャック |
US11007385B2 (en) | 2012-12-10 | 2021-05-18 | Regenics As | Use of cellular extracts for skin rejuvenation |
US10001713B2 (en) * | 2013-02-07 | 2018-06-19 | Asml Holding N.V. | Lithographic apparatus and method |
US9878901B2 (en) | 2014-04-04 | 2018-01-30 | Analog Devices, Inc. | Fabrication of tungsten MEMS structures |
US20160230269A1 (en) * | 2015-02-06 | 2016-08-11 | Applied Materials, Inc. | Radially outward pad design for electrostatic chuck surface |
US10763142B2 (en) | 2015-06-22 | 2020-09-01 | Lam Research Corporation | System and method for determining field non-uniformities of a wafer processing chamber using a wafer processing parameter |
US10381248B2 (en) | 2015-06-22 | 2019-08-13 | Lam Research Corporation | Auto-correction of electrostatic chuck temperature non-uniformity |
US10386821B2 (en) | 2015-06-22 | 2019-08-20 | Lam Research Corporation | Systems and methods for calibrating scalar field contribution values for a limited number of sensors including a temperature value of an electrostatic chuck and estimating temperature distribution profiles based on calibrated values |
US9673025B2 (en) * | 2015-07-27 | 2017-06-06 | Lam Research Corporation | Electrostatic chuck including embedded faraday cage for RF delivery and associated methods for operation, monitoring, and control |
US20180025931A1 (en) * | 2016-07-22 | 2018-01-25 | Applied Materials, Inc. | Processed wafer as top plate of a workpiece carrier in semiconductor and mechanical processing |
US20180102247A1 (en) * | 2016-10-06 | 2018-04-12 | Asm Ip Holding B.V. | Substrate processing apparatus and method of manufacturing semiconductor device |
US10535505B2 (en) * | 2016-11-11 | 2020-01-14 | Lam Research Corporation | Plasma light up suppression |
US10943808B2 (en) * | 2016-11-25 | 2021-03-09 | Applied Materials, Inc. | Ceramic electrostatic chuck having a V-shape seal band |
WO2020106521A1 (en) * | 2018-11-19 | 2020-05-28 | Entegris, Inc. | Electrostatic chuck with charge dissipation coating |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1988009054A1 (en) * | 1987-05-06 | 1988-11-17 | Labtam Limited | Electrostatic chuck using ac field excitation |
JP2779950B2 (ja) * | 1989-04-25 | 1998-07-23 | 東陶機器株式会社 | 静電チャックの電圧印加方法および電圧印加装置 |
US5452177A (en) * | 1990-06-08 | 1995-09-19 | Varian Associates, Inc. | Electrostatic wafer clamp |
US5325261A (en) * | 1991-05-17 | 1994-06-28 | Unisearch Limited | Electrostatic chuck with improved release |
US5444597A (en) * | 1993-01-15 | 1995-08-22 | Blake; Julian G. | Wafer release method and apparatus |
US5822171A (en) * | 1994-02-22 | 1998-10-13 | Applied Materials, Inc. | Electrostatic chuck with improved erosion resistance |
US5583736A (en) * | 1994-11-17 | 1996-12-10 | The United States Of America As Represented By The Department Of Energy | Micromachined silicon electrostatic chuck |
US5792562A (en) * | 1995-01-12 | 1998-08-11 | Applied Materials, Inc. | Electrostatic chuck with polymeric impregnation and method of making |
US5838529A (en) * | 1995-12-22 | 1998-11-17 | Lam Research Corporation | Low voltage electrostatic clamp for substrates such as dielectric substrates |
US5810933A (en) * | 1996-02-16 | 1998-09-22 | Novellus Systems, Inc. | Wafer cooling device |
US5958813A (en) * | 1996-11-26 | 1999-09-28 | Kyocera Corporation | Semi-insulating aluminum nitride sintered body |
US6117246A (en) * | 1997-01-31 | 2000-09-12 | Applied Materials, Inc. | Conductive polymer pad for supporting a workpiece upon a workpiece support surface of an electrostatic chuck |
JPH10284583A (ja) | 1997-04-04 | 1998-10-23 | Mitsubishi Electric Corp | 静電チャック除電方法及び半導体製造装置 |
US6138745A (en) * | 1997-09-26 | 2000-10-31 | Cvc Products, Inc. | Two-stage sealing system for thermally conductive chuck |
US5969934A (en) * | 1998-04-10 | 1999-10-19 | Varian Semiconductor Equipment Associats, Inc. | Electrostatic wafer clamp having low particulate contamination of wafers |
US6149774A (en) * | 1998-06-10 | 2000-11-21 | Delsys Pharmaceutical Corporation | AC waveforms biasing for bead manipulating chucks |
JP3323135B2 (ja) * | 1998-08-31 | 2002-09-09 | 京セラ株式会社 | 静電チャック |
TW432453B (en) * | 1998-11-12 | 2001-05-01 | Applied Materials Inc | Apparatus for protecting a substrate support surface and method of fabricating same |
US6067222A (en) * | 1998-11-25 | 2000-05-23 | Applied Materials, Inc. | Substrate support apparatus and method for fabricating same |
US6236555B1 (en) * | 1999-04-19 | 2001-05-22 | Applied Materials, Inc. | Method for rapidly dechucking a semiconductor wafer from an electrostatic chuck utilizing a hysteretic discharge cycle |
JP3805134B2 (ja) * | 1999-05-25 | 2006-08-02 | 東陶機器株式会社 | 絶縁性基板吸着用静電チャック |
JP2002009139A (ja) * | 2000-06-20 | 2002-01-11 | Nikon Corp | 静電チャック |
-
2003
- 2003-10-28 US US10/695,153 patent/US6946403B2/en not_active Expired - Fee Related
-
2004
- 2004-10-27 TW TW093132546A patent/TWI360856B/zh active
- 2004-10-28 JP JP2006538273A patent/JP4725740B2/ja not_active Expired - Fee Related
- 2004-10-28 KR KR1020067007513A patent/KR20060092245A/ko not_active Application Discontinuation
- 2004-10-28 EP EP04796693A patent/EP1678752B1/en not_active Expired - Fee Related
- 2004-10-28 CN CNB200480032031XA patent/CN100524683C/zh not_active Expired - Fee Related
- 2004-10-28 WO PCT/US2004/035891 patent/WO2005045921A1/en active IP Right Grant
- 2004-10-28 DE DE602004006639T patent/DE602004006639T2/de active Active
Also Published As
Publication number | Publication date |
---|---|
EP1678752A1 (en) | 2006-07-12 |
TW200518144A (en) | 2005-06-01 |
EP1678752B1 (en) | 2007-05-23 |
JP2007510310A (ja) | 2007-04-19 |
DE602004006639D1 (de) | 2007-07-05 |
CN100524683C (zh) | 2009-08-05 |
US20050099758A1 (en) | 2005-05-12 |
JP4725740B2 (ja) | 2011-07-13 |
KR20060092245A (ko) | 2006-08-22 |
US6946403B2 (en) | 2005-09-20 |
DE602004006639T2 (de) | 2008-01-31 |
WO2005045921A1 (en) | 2005-05-19 |
CN1894788A (zh) | 2007-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI360856B (en) | Method of making a mems electrostatic chuck | |
TWI357124B (en) | Mems based multi-polar electrostatic chuck | |
US6905984B2 (en) | MEMS based contact conductivity electrostatic chuck | |
KR101905158B1 (ko) | 국부적으로 가열되는 다-구역 기판 지지부 | |
TWI702685B (zh) | 極端均勻加熱基板支撐組件 | |
JP2000174106A (ja) | ワ―クピ―スを保持するための装置 | |
JP2007510310A5 (zh) | ||
JP2001284442A (ja) | 静電チャック及びその製造方法 | |
US20140291311A1 (en) | Heated electrostatic chuck and semiconductor wafer heater and methods for manufacturing same | |
US20030062358A1 (en) | Semiconductor manufacturing/testing ceramic heater | |
JP7170151B2 (ja) | 集積化ヒーターとその製造方法 | |
JP2000277599A (ja) | 静電チャック | |
JP4122723B2 (ja) | 被処理物保持体 | |
JP2000216232A (ja) | 静電チャックおよびその製造方法 | |
JP2004031594A (ja) | 静電チャックおよびその製造方法 |