JP4724609B2 - デジタル復調装置、その制御方法、デジタル復調装置用プログラム、そのプログラムを記録した記録媒体及びデジタル受信装置 - Google Patents

デジタル復調装置、その制御方法、デジタル復調装置用プログラム、そのプログラムを記録した記録媒体及びデジタル受信装置 Download PDF

Info

Publication number
JP4724609B2
JP4724609B2 JP2006167050A JP2006167050A JP4724609B2 JP 4724609 B2 JP4724609 B2 JP 4724609B2 JP 2006167050 A JP2006167050 A JP 2006167050A JP 2006167050 A JP2006167050 A JP 2006167050A JP 4724609 B2 JP4724609 B2 JP 4724609B2
Authority
JP
Japan
Prior art keywords
error
block
circuit
circuit component
correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006167050A
Other languages
English (en)
Other versions
JP2007336324A (ja
Inventor
延佳 海木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006167050A priority Critical patent/JP4724609B2/ja
Publication of JP2007336324A publication Critical patent/JP2007336324A/ja
Application granted granted Critical
Publication of JP4724609B2 publication Critical patent/JP4724609B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Noise Elimination (AREA)
  • Circuits Of Receivers In General (AREA)

Description

本発明は、デジタル復調装置、その制御方法、デジタル復調装置用プログラム、そのプログラムを記録した記録媒体及びデジタル受信装置に関する。
受信した信号を復調するデジタル復調装置において、例えばチューナを構成する回路部品群のうちの一部を制御することにより、受信した信号に誤りが生じることがある。このような誤りが受信信号の有効部分に影響を及ぼすのを抑制するため、特許文献１のように、受信信号の有効部分ではないガードインターバルの期間に制御を行うことが考えられる。
特開２００１−２５１２７５号公報
しかし、特許文献１によると、回路部品群の制御はガードインターバル期間中にしか行えない。ガードインターバル期間外に制御を行った場合には、復調された受信信号の処理後に所望のデータが得られなくなる等、所望の結果が得られなくなる。特に、受信信号に発生する誤りが時間的に集中すると、信号から取得される情報が不正確になる。また、仮にガードインターバル期間内に収まるように回路部品群の制御を行ったとしても、制御によって受信信号が受ける影響がガードインターバルを超えて有効部分に及ぶおそれもある。したがって、復調した受信信号から所望の結果を得るためには、ガードインターバルの期間中か否かによらず、誤りが時間的に集中しないような制御が行われなければならない。
本発明の目的は、回路部品群の制御によって受信信号に発生することになる誤りが時間的に集中しないような制御を行うデジタル復調装置、その制御方法、デジタル復調装置用プログラム及びそのプログラムを記録した記録媒体を提供することにある。
課題を解決するための手段及び発明の効果
本発明のデジタル復調装置は、複数の回路部品群と、複数のブロックが連なった受信信号を受信する受信手段と、前記複数の回路部品群のうちの少なくともいずれか１つを制御する回路制御手段と、前記回路制御手段が前記回路部品群を制御することによって前記受信手段からの受信信号において前記複数のブロックのそれぞれの範囲内に含まれることになった誤りを当該ブロックの範囲内で分散させつつ訂正する第１の誤り訂正手段と、前記回路制御手段が前記回路部品群を制御し始めるタイミングを制御する主制御手段と、前記回路制御手段が前記回路部品群を制御することによって前記ブロックの範囲内に含まれることになる誤りを前記第１の誤り訂正手段が訂正できるか否かを判断する第１の訂正可否判断手段とを備えており、前記主制御手段が、前記ブロックの範囲内に含まれることになる誤りを前記第１の誤り訂正手段が訂正できないと前記第１の訂正可否判断手段が判断した場合に、訂正できないと判断された当該ブロックの後端に連なる次の前記ブロックの先端以降のタイミングで前記回路制御手段に前記回路部品群を制御させる。
また、本発明のデジタル復調装置の制御方法は、複数の回路部品群と、複数のブロックが連なった受信信号を受信する受信手段と、前記複数の回路部品群のうちの少なくともいずれか１つを制御する回路制御手段と、前記回路制御手段が前記回路部品群を制御することによって前記受信手段からの受信信号において前記複数のブロックのそれぞれの範囲内に含まれることになった誤りを当該ブロックの範囲内で分散させつつ訂正する誤り訂正手段とを備えているデジタル復調装置を制御する方法であって、前記回路制御手段が前記回路部品群を制御し始めるタイミングを制御する主制御ステップと、前記回路制御手段が前記回路部品群を制御することによって前記ブロックの範囲内に含まれることになる誤りを前記誤り訂正手段が訂正できるか否かを判断する訂正可否判断ステップとを備えており、前記主制御ステップにおいて、前記ブロックの範囲内に含まれることになる誤りを前記誤り訂正手段が訂正できないと前記訂正可否判断ステップにおいて判断された場合に、訂正できないと判断された当該ブロックの後端に連なる次の前記ブロックの先端以降のタイミングで前記回路制御手段に前記回路部品群を制御させる。
また、本発明のデジタル復調装置用プログラムは、複数の回路部品群と、複数のブロックが連なった受信信号を受信する受信手段と、前記複数の回路部品群のうちの少なくともいずれか１つを制御する回路制御手段と、前記回路制御手段が前記回路部品群を制御することによって前記受信手段からの受信信号において前記複数のブロックのそれぞれの範囲内に含まれることになった誤りを当該ブロックの範囲内で分散させつつ訂正する誤り訂正手段とを備えているデジタル復調装置のためのプログラムであって、前記回路制御手段が前記回路部品群を制御し始めるタイミングを制御する主制御手段、及び前記回路制御手段が前記回路部品群を制御することによって前記ブロックの範囲内に含まれることになる誤りを前記誤り訂正手段が訂正できるか否かを判断する訂正可否判断手段として、デジタル復調装置を機能させると共に、前記主制御手段が、前記ブロックの範囲内に含まれることになる誤りを前記誤り訂正手段が訂正できないと前記訂正可否判断手段が判断した場合に、訂正できないと判断された当該ブロックの後端に連なる次の前記ブロックの先端以降のタイミングで前記回路制御手段に前記回路部品群を制御させるようにデジタル復調装置を機能させるというものである。
本発明のデジタル復調装置、デジタル復調装置の制御方法又はデジタル復調装置用プログラムによると、１つのブロックの範囲内に制御開始のタイミングが２つ以上含まれないように回路部品群の制御が制限される。これによって、制御が制限されない場合と比べて制御によって受信信号に含まれることになる誤りが１つのブロックに集中しにくくなり、誤りが訂正されやすくなる。したがって、制御が制限されない場合と比べて、復調された受信信号の処理後に所望のデータが得られる等、所望の結果が得られやすくなる。
また、制御が行われると誤りを訂正できないようなブロックにおいては制御が制限されるといった、訂正可能か否かの判断に従う適切な制御がなされ得る。
また、本発明においては、前記ブロックの範囲内に含まれることになる誤りを前記第１の誤り訂正手段が訂正できると前記第１の訂正可否判断手段が判断した場合に、前記主制御手段が前記回路制御手段に前記回路部品群を当該ブロックの範囲内のタイミングで制御させ始めることが好ましい。この構成によると、ブロックの範囲内で制御が行われても誤りを訂正できる場合にはその制御が当該ブロックの範囲内で開始される。したがって、誤りが訂正不可能な場合に限ってブロック内の制御が制限されることになり、訂正可能な場合にも制御が制限される場合と比べてより多くの制御が確保される。
また、本発明においては、前記回路制御手段が前記回路部品群を制御し終わるタイミングが前記ブロックの後端となるように、前記主制御手段が前記回路制御手段に前記回路部品群を制御させることが好ましい。この構成によると、ブロックの先端や中間で制御が行われる場合と比べて、ブロック内の信号状況を正確に把握した上での制御が可能である。
また、本発明においては、前記回路制御手段が前記回路部品群を制御する期間が互いに隣り合う２つの前記ブロックの境界を跨ぐように、前記主制御手段が前記回路制御手段に前記回路部品群を制御させてもよい。この構成によると、１回の制御によって信号に含まれることになる誤りが２つのブロックに分かれ、さらにそれぞれのブロックの範囲内で分散されつつ訂正される。したがって、１つのブロックの範囲内に収まるように制御がなされる場合と比べて、制御によって信号に発生する誤りが訂正されやすい。
また、本発明においては、前記誤り訂正手段が、前記ブロックの範囲内に含まれる誤りを前記ブロックの範囲内に平均的に分散させるように、前記ブロックの範囲内に含まれるデータを前記ブロックの範囲内で並べ替える並べ替え手段と、前記並べ替え手段が並べ替えた前記ブロックの範囲内に含まれた誤りを訂正する並べ替え後訂正手段とを有していてもよい。この構成によると、ブロックの範囲内で平均的に誤りが分散された後に誤りが訂正されるので、確実に誤りが分散された上で誤り訂正がなされる。
また、本発明においては、前記ブロックの一部が、受信信号に含まれる誤りを訂正するための誤り訂正データを含む訂正ブロックであり、前記第１の誤り訂正手段が、前記訂正ブロックに含まれる誤り訂正データに基づいて受信信号に含まれる誤りを訂正することが好ましい。この構成によると、訂正ブロックに含まれる誤り訂正データに基づいて受信信号に含まれる誤りが確実に訂正され得る。
また、本発明においては、前記ブロックが前記訂正ブロックを含む場合には、以下のような構成を有していることが好ましい。すなわち、前記ブロックが複数の副ブロックの連なりからなり、前記ブロックに含まれる前記複数の副ブロックのうちの互いに時間的に離隔した２以上の前記副ブロックからなる複数の副ブロック群のそれぞれに含まれるデータの誤りを訂正するための各データが、当該ブロックにおける前記訂正ブロックの前記誤り訂正データに含まれており、前記副ブロック群に誤りが含まれている場合に、前記誤り訂正データのうちの当該副ブロック群に対応するデータに基づいて当該副ブロック群に含まれている誤りを前記誤り訂正手段が訂正することが好ましい。この構成によると、時間的に離隔した副ブロックに含まれるデータを一まとまりとして誤り訂正が行われるため、時間的に集中して受信信号に誤りが発生しても、誤りの影響を分散させた上で誤りの訂正がなされる。したがって、時間的に離隔せずに連続した副ブロックのデータを一まとまりとして誤り訂正がなされる場合と比べて、同じ誤りを訂正する場合においても誤りが訂正されやすくなる。
また、本発明においては、前記ブロックの後端と当該ブロックにおける前記訂正ブロックの後端とが一致していることが好ましい。この構成によると、ブロック内での訂正ブロックの位置が確定され、訂正ブロックの位置を利用する制御が行われやすい。
また、本発明の別の観点によるデジタル復調装置は、複数の回路部品群と、受信信号に含まれる誤りを訂正するための誤り訂正データを含む訂正ブロックを一部とする複数のブロックが連なった受信信号を受信する受信手段と、前記複数の回路部品群のうちの少なくともいずれか１つを制御する回路制御手段と、前記回路制御手段が前記回路部品群を制御することによって前記受信手段からの受信信号において前記複数のブロックのそれぞれの範囲内に含まれることになった誤りを当該ブロックの範囲内で分散させつつ、前記訂正ブロックに含まれる誤り訂正データに基づいて訂正する第１の誤り訂正手段と、前記回路制御手段が前記回路部品群を制御し始めるタイミングが１つの前記ブロックの範囲内に２つ以上含まれないように前記回路制御手段に前記回路部品群を制御させる主制御手段と、前記第１の誤り訂正手段が前記誤り訂正データを使用して誤りを訂正する直前の受信信号において前記ブロックに誤りが含まれているか否かを判断する誤り存否判断手段とを備えており、前記主制御手段が、前記誤りを訂正する直前の受信信号において前記ブロックに誤りが含まれていないと前記誤り存否判断手段が判断した場合には、当該ブロックにおける前記訂正ブロックの範囲内に前記回路制御手段が前記回路部品群を制御する期間が収まるように、前記回路制御手段に前記回路部品群を制御させる。また、本発明の別の観点によるデジタル復調装置の制御方法は、複数の回路部品群と、受信信号に含まれる誤りを訂正するための誤り訂正データを含む訂正ブロックを一部とする複数のブロックが連なった受信信号を受信する受信手段と、前記複数の回路部品群のうちの少なくともいずれか１つを制御する回路制御手段と、前記回路制御手段が前記回路部品群を制御することによって前記受信手段からの受信信号において前記複数のブロックのそれぞれの範囲内に含まれることになった誤りを当該ブロックの範囲内で分散させつつ、前記訂正ブロックに含まれる誤り訂正データに基づいて訂正する誤り訂正手段とを備えているデジタル復調装置を制御する方法であって、前記回路制御手段が前記回路部品群を制御し始めるタイミングが１つの前記ブロックの範囲内に２つ以上含まれないように前記回路制御手段に前記回路部品群を制御させる主制御ステップと、前記誤り訂正手段が前記誤り訂正データを使用して誤りを訂正する直前の受信信号において前記ブロックに誤りが含まれているか否かを判断する誤り存否判断ステップとを備えており、前記主制御ステップにおいて、前記誤りを訂正する直前の受信信号において前記ブロックに誤りが含まれていないと前記誤り存否判断ステップにおいて判断された場合には、当該ブロックにおける前記訂正ブロックの範囲内に前記回路制御手段が前記回路部品群を制御する期間が収まるように、前記回路制御手段に前記回路部品群を制御させる。また、本発明の別の観点によるデジタル復調装置用プログラムは、複数の回路部品群と、受信信号に含まれる誤りを訂正するための誤り訂正データを含む訂正ブロックを一部とする複数のブロックが連なった受信信号を受信する受信手段と、前記複数の回路部品群のうちの少なくともいずれか１つを制御する回路制御手段と、前記回路制御手段が前記回路部品群を制御することによって前記受信手段からの受信信号において前記複数のブロックのそれぞれの範囲内に含まれることになった誤りを当該ブロックの範囲内で分散させつつ、前記訂正ブロックに含まれる誤り訂正データに基づいて訂正する誤り訂正手段とを備えているデジタル復調装置のためのプログラムであって、前記回路制御手段が前記回路部品群を制御し始めるタイミングが１つの前記ブロックの範囲内に２つ以上含まれないように前記回路制御手段に前記回路部品群を制御させる主制御手段、及び前記誤り訂正手段が前記誤り訂正データを使用して誤りを訂正する直前の受信信号において前記ブロックに誤りが含まれているか否かを判断する誤り存否判断手段として、デジタル復調装置を機能させると共に、前記主制御手段が、前記誤りを訂正する直前の受信信号において前記ブロックに誤りが含まれていないと前記誤り存否判断手段が判断した場合には、当該ブロックにおける前記訂正ブロックの範囲内に前記回路制御手段が前記回路部品群を制御する期間が収まるように、前記回路制御手段に前記回路部品群を制御させるようにデジタル復調装置を機能させる。これらの構成によると、訂正ブロックを使用する必要がない場合には訂正ブロックの範囲内に収まるように制御が行われる。このため、ブロック内において訂正ブロック以外の領域に制御による誤りの影響が及ばない。
また、本発明においては、前記第１の誤り訂正手段が前記誤り訂正データを使用して誤りを訂正する直前の受信信号において前記ブロックに誤りが含まれているか否かをチェックするためのチェックデータが受信信号に含まれており、前記誤り存否判断手段が、前記誤り訂正データを使用して前記第１の誤り訂正手段が誤りを訂正する直前の受信信号において前記ブロックに誤りが含まれているか否かを前記チェックデータに基づいて判断することが好ましい。この構成によると、チェックデータに基づいて誤りが含まれているか否かの判断が確実になされ得る。
また、本発明においては、前記第１の誤り訂正手段が前記誤り訂正データを使用して受信信号の誤りを訂正する前に受信信号に含まれた誤りを訂正する第２の誤り訂正手段をさらに備えていることが好ましい。この構成によると、第１の誤り訂正手段によってのみ誤り訂正が行われる場合と比べてより確実に誤りが訂正され得る。
また、本発明においては、前記誤り存否判断手段が、前記第２の誤り訂正手段による誤り訂正が可能か否かの判断の結果に基づいて前記第２の誤り訂正手段が誤りを訂正した後の受信信号に誤りが含まれているか否かを判断してもよい。この構成によると、第２の誤り訂正手段が訂正した誤りの量が、第２の誤り訂正手段による訂正可能な量の限界を下回る場合には、実質的に全ての誤りが訂正されたものと判断される。また、第２の誤り訂正手段が訂正した誤りの量が、第２の誤り訂正手段による訂正可能な量の限界に達する場合には、全ての誤りが訂正されず、誤りが残存しているものと判断される。このように、第１の誤り訂正手段による訂正前の受信信号に誤りが含まれているか否かが簡易に判断され得る。
また、本発明においては、前記回路制御手段が前記回路部品群を制御することによって前記ブロックにおける前記訂正ブロック以外の範囲内に含まれることになる誤りが前記第１及び第２の誤り訂正手段の両方によって訂正され得るか否かを判断する第２の訂正可否判断手段をさらに備えており、前記ブロックにおける前記訂正ブロック以外の範囲内に含まれることになる誤りが前記第１及び第２の誤り訂正手段の両方によって訂正され得ると前記第２の訂正可否判断手段が判断した場合に、前記主制御手段が前記回路制御手段に前記回路部品群を当該ブロックにおける前記訂正ブロック以外の範囲内のタイミングで制御させ始めることが好ましい。この構成によると、両方の誤り訂正手段によって誤り訂正が可能であると判断される場合には、訂正ブロック以外の範囲で制御がなされても誤りが訂正され得る。したがって、制御によって受信信号に含まれることとなる誤りの影響を考慮しつつ適切に制御が確保される。
また、本発明においては、前記ブロックにおける前記訂正ブロック以外の範囲内に含まれることになる誤りが前記第１及び第２の誤り訂正手段の両方によって訂正され得ないと前記第２の訂正可否判断手段が判断した場合であって、前記第１の誤り訂正手段が誤りを訂正する直前の受信信号において前記ブロックに誤りが含まれていないと前記誤り存否判断手段がさらに判断した場合に、当該ブロックにおける前記訂正ブロックの範囲内に前記回路制御手段が前記回路部品群を制御する期間が収まるように、前記主制御手段が前記回路制御手段に前記回路部品群を制御させることが好ましい。この構成によると、誤りが訂正され得ないと一旦予測されても、第２の誤り訂正手段によって誤りが訂正されたか否かが実際に判断された上で、誤りが含まれていないと判断されれば制御が確保される。したがって、実際に誤りが含まれているか否かを判断した上で、必要な制御が適切に確保される。
また、本発明のさらに別の観点によるデジタル復調装置は、複数の回路部品群と、複数のブロックが連なる少なくとも１つのチャンネル領域を含む複数のチャンネル領域に区分けされた、前記ブロックが複数連なった受信信号を受信する受信手段と、前記複数の回路部品群のうちの少なくともいずれか１つを制御する回路制御手段と、前記回路制御手段が前記回路部品群を制御することによって前記受信手段からの受信信号において前記複数のブロックのそれぞれの範囲内に含まれることになった誤りを当該ブロックの範囲内で分散させつつ訂正する第１の誤り訂正手段と、前記回路制御手段が前記回路部品群を制御し始めるタイミングが１つの前記ブロックの範囲内に２つ以上含まれないように前記回路制御手段に前記回路部品群を制御させる主制御手段とを備えており、前記複数のチャンネル領域のそれぞれが前記受信信号において互いに時間的に離隔された複数の副チャンネル領域からなり、前記複数のブロックが連なる前記チャンネル領域において前記副チャンネル領域を占める受信信号の後端より時間的に前で前記回路制御手段が前記回路部品群を制御し終わるように、前記主制御手段が前記回路制御手段に前記回路部品群を制御させる。また、本発明の更に別の観点のデジタル復調装置の制御方法によると、複数の回路部品群と、複数のブロックが連なる少なくとも１つのチャンネル領域を含む複数のチャンネル領域に区分けされた、前記ブロックが複数連なった受信信号を受信する受信手段と、前記複数の回路部品群のうちの少なくともいずれか１つを制御する回路制御手段と、前記回路制御手段が前記回路部品群を制御することによって前記受信手段からの受信信号において前記複数のブロックのそれぞれの範囲内に含まれることになった誤りを当該ブロックの範囲内で分散させつつ訂正する誤り訂正手段とを備えているデジタル復調装置を制御する方法であって、前記複数のチャンネル領域のそれぞれが前記受信信号において互いに時間的に離隔された複数の副チャンネル領域からなり、前記回路制御手段が前記回路部品群を制御し始めるタイミングが１つの前記ブロックの範囲内に２つ以上含まれないように前記回路制御手段に前記回路部品群を制御させる主制御ステップを備えており、前記主制御ステップにおいて、前記複数のブロックが連なる前記チャンネル領域において前記副チャンネル領域を占める受信信号の後端より時間的に前で前記回路制御手段が前記回路部品群を制御し終わるように、前記回路制御手段に前記回路部品群を制御させる。また、本発明の更に別の観点のデジタル復調装置用プログラムによると、複数の回路部品群と、複数のブロックが連なる少なくとも１つのチャンネル領域を含む複数のチャンネル領域に区分けされた、前記ブロックが複数連なった受信信号を受信する受信手段と、前記複数の回路部品群のうちの少なくともいずれか１つを制御する回路制御手段と、前記回路制御手段が前記回路部品群を制御することによって前記受信手段からの受信信号において前記複数のブロックのそれぞれの範囲内に含まれることになった誤りを当該ブロックの範囲内で分散させつつ訂正する誤り訂正手段とを備えているデジタル復調装置のためのプログラムであって、前記複数のチャンネル領域のそれぞれが前記受信信号において互いに時間的に離隔された複数の副チャンネル領域からなり、前記回路制御手段が前記回路部品群を制御し始めるタイミングが１つの前記ブロックの範囲内に２つ以上含まれないように前記回路制御手段に前記回路部品群を制御させる主制御手段としてデジタル復調装置を機能させると共に、前記複数のブロックが連なる前記チャンネル領域において前記副チャンネル領域を占める受信信号の後端より時間的に前で前記回路制御手段が前記回路部品群を制御し終わるように、前記主制御手段が前記回路制御手段に前記回路部品群を制御させるようにデジタル復調装置を機能させる。これらの構成によると、副チャンネル領域の後端より後に制御し終える場合と比べて回路部品群の制御による効果がより早く得られる。
また、本発明においては、前記受信手段が受信信号に選局処理を施す複数の前記回路部品群からなるチューナを含んでおり、前記チューナからの受信信号に復調処理を施す複数の前記回路部品群からなる復調器をさらに備えていることが好ましい。この構成によると、チューナや復調器に含まれる回路部品群について、時間的に誤りが集中しないような制御を行う装置構成が実現する。
また、本発明においては、前記チューナ又は前記復調器の消費電力が低下するように前記チューナ又は前記復調器を構成する前記回路部品群を前記主制御手段が前記回路制御手段に制御させることが好ましい。この構成によると、チューナや復調器の消費電力を低下させつつ、時間的に誤りが集中しないような制御を行う装置構成が実現する。
また、本発明においては、前記チューナが、前記回路部品群からなるＲＦアンプ、ミキサ、フィルタ、ＩＦアンプ及びＶＣＯ・ＰＬＬを有しており、前記主制御手段が前記回路制御手段に制御させる前記回路部品群が、ＲＦアンプ、ミキサ、フィルタ、ＩＦアンプ及びＶＣＯ・ＰＬＬの少なくともいずれか１つを構成する前記回路部品群であることが好ましい。この構成によると、チューナが有する各回路部品群についての詳細な制御が可能となる。
また、本発明のデジタル復調装置は、文字、画像、プログラムなどのデータ、及び音声の少なくともいずれか１つの再現処理を行う携帯電話やデジタルＴＶ等の様々なデジタル受信装置に採用され得る。このようなデジタル受信装置は本発明のデジタル復調装置によって誤りが訂正された受信信号から文字、画像、プログラムなどのデータ、音声等に係る情報を取得し、これらの文字等の再現処理を行う。本発明のデジタル復調装置が上記のようなデジタル受信装置に採用されていることにより、回路部品群の制御によって受信信号に含まれることになる誤りが時間的に集中しなくなる。このため、本発明のデジタル復調装置のような制御を行わないデジタル受信装置に比べて、文字等に係る所望の情報が受信信号から正確に取得されやすい。
なお、本発明のデジタル復調装置用プログラムは、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory）ディスク、フレキシブルディスク（ＦＤ）、ＭＯ（Magneto Optical）ディスクなどのリムーバブル型記録媒体や、ハードディスクなどの固定型記録媒体のような記録媒体に記録して配布可能である他、有線又は無線の電気通信手段によってインターネットなどの通信ネットワークを介して配布可能である。また、本プログラムは、デジタル復調装置専用のものでなくてもよく、選局処理やデジタル復調処理に係る他のプログラムと組み合わせて使用されることにより汎用型のプロセッサをデジタル復調装置として機能させるプログラムであってもよい。
また、本明細書において「回路部品」とはデジタル復調装置の少なくとも一部分を構成する回路部品のことであり、「回路部品群」とは複数の回路部品の集合である。具体的には、例えば図３に示されているチューナ１１０が有する各部を構成する回路、及び、図４に示されている復調器１２０が有する各部を構成する回路や、これらの回路を構成する１個のトランジスタに等価な部品等、あらゆる単位の部品が回路部品に相当し得る。そして、例えば、回路部品がＲＦアンプを構成するトランジスタに等価な１つの回路であるとすると、ＲＦアンプはこれらの回路部品が複数集まった回路部品群から構成されることになる。
以下は、本発明の好適な実施形態の一例であるデジタル処理装置についての説明である。図１は、デジタル処理装置１８０の構成を示す図である。
＜デジタル処理装置＞
デジタル処理装置１８０（デジタル受信装置）は、送信元から受信した信号を復調し、復調した信号から取得される情報に基づき、画像、文字、音声、プログラムを示すデータ等の再現を行う装置である。デジタル処理装置１８０は、復調装置１００（デジタル復調装置）と画像等処理部１８１とを有している。このうち、復調装置１００はチューナ１１０と復調器１２０とを有している。チューナ１１０は受信した信号Ｓに選局処理を施し、ＩＦ（Intermediate Frequency：中間周波数）信号を生成する。復調器１２０はチューナ１１０からのＩＦ信号に復調処理を施し、ＴＳ（Transport Stream）信号を生成する。復調装置１００が生成したＴＳ信号は画像等処理部１８１に送られ、画像等処理部１８１において画像や音声、データ等の再現が行われる。また、復調装置１００は制御部１３０を有しており、制御部１３０はチューナ１１０及び復調器１２０を制御する。このようなデジタル処理装置１８０の例として、デジタルＴＶや携帯電話、上記のような復調処理を行う無線ＬＡＮ装置を搭載したＰＣ等がある。
なお、デジタル処理装置１８０のように復調装置１００及び画像等処理部１８１の両方を有し、復調処理及び画像等の処理の両方を行うような構成以外の構成を有する装置に本発明が適用されてもよい。例えば、画像等処理部１８１のような画像等の再現処理を行う再現処理装置１９０と復調処理を行う復調装置１００とが別体に構成されて互いにケーブル等で接続されており、復調装置１００から送信されたＴＳ信号に基づいて再現処理装置１９０が再現処理を行うような構成であってもよい。
また、デジタル処理装置１８０は複数の回路部品群から構成されている。各回路部品群は、それぞれ独立した機能を果たすように特化された回路を有する複数の回路部品の集合であってもよいし、汎用のＣＰＵ、ＲＡＭ等と下記の各機能を果たすようにＣＰＵを機能させるプログラムとからなるものでもよい。後者の場合には、ＣＰＵ等のハードウェア及びプログラムが組み合わされることによって、上記のチューナ１１０や復調器１２０等が構築される。
＜信号＞
以下は、デジタル処理装置１８０が受信する信号についての説明である。以下の説明では本実施形態に係る一例として、ＯＦＤＭ（Orthogonal Frequency Division Multiplexing）方式が採用された地上デジタル放送を受信する場合が想定されている。ＯＦＤＭ方式は、データの搬送に複数の異なる周波数の搬送波が用いられるマルチキャリア方式である。そして、ＯＦＤＭ方式で用いられる搬送波は相互に直交する波形を有している。ここで、「２つの波形が直交する」とは、時間に対する波の振幅を表すそれぞれの関数同士を掛け合わせ、一周期に相当する積分範囲で時間積分したもの（内積）がゼロになることをいう。なお、ＯＦＤＭ方式のようなマルチキャリア方式ではなく、単一の搬送波が採用された伝送方式やＣＤＭＡ（Code Division Multiple Access）方式など色々の伝送方式が本実施形態に適用されてもよい。
送信元からデータが送信される際には、送信されるデータの各値に応じて変調された複数の搬送波が重ね合わされた信号が形成される。つまり、送信されるデータに含まれる複数のデータ値の配列順に従って各データ値が異なる搬送波に振り分けられる。そして、振り分けられたデータ値に応じて搬送波が変調され、変調された複数の搬送波が重ね合わされることによりＯＦＤＭ信号が形成される。ＯＦＤＭ方式においてこのようにＯＦＤＭ信号を形成することは、逆フーリエ変換を行うことと同等である。
次に、直接波以外の遅延波の影響を削減するため、上記のように変調された複数の搬送波が重ね合わされた信号にはさらにガードインターバルが挿入される。ガードインターバルは、後述のＡＦＣ・シンボル同期部１２２において信号から遅延波を除くために用いられる。なお、信号における遅延波とは、信号が受信されるまでの伝送経路上の種々の状況を要因として、受信側に最短で到達する信号の直接波に対して遅延して到達する波である。上記のように複数の搬送波が重ね合わされて形成された信号において、所定の長さの信号ごとにこの信号の一端における一部が複写され、他端に挿入される。この複写部分がガードインターバルである。このようなガードインターバルと上記所定の長さの信号とを１組として、１シンボルが構成される。このうち、上記所定の長さの信号は有効シンボル、その長さは有効シンボル長と呼ばれる。このようにガードインターバルが挿入された信号が送信元から送信される。
ところで、上記のようなＯＦＤＭ信号によって伝送されるデータに対しては、伝送経路で発生する雑音や干渉波によって発生する誤りを訂正するための符号化が行われる。例えば、日本やヨーロッパの地上デジタル放送で用いられる符号化にはリードソロモン符号（ＲＳ符号）とビタビ符号とがある。このうち、地上デジタル放送で外符号に用いられるＲＳ符号においては、伝送される２０４バイトのデータのうち後ろ１６バイトがチェックビットであり、２０４バイト中最大８バイトの誤りが訂正可能である。また、日本の地上デジタル放送で内符号に用いられるビタビ符号においては、符号化後の伝送されるｎビットに対して、符号化前のデータがｋビットのときの符号化率をｋ／ｎとして、１／２から７／８が規格化されている。
これらＲＳ符号化及びビタビ符号化されたデータを元に戻すために、受信側ではＲＳ復号及びビタビ復号が行われる。なお、本実施形態において、「誤り訂正が可能」とは、復号の後でのビット誤り率が所定値以下となる場合をいう。
一方、伝送経路の状態によっては、伝送信号に対して時間的又は周波数的に誤りが連続的に集中するバースト誤りが発生する場合がある。上記のようなＲＳ符号化の誤り訂正によってある長さの信号に発生する誤りを訂正する場合、この長さの信号あたりにおける訂正可能な誤り数には限界があることから、上記のようなバースト誤りが発生すると、誤りの訂正が不可能となる場合がある。またビタビ符号化において、バースト誤りのように、集中して誤りがあった場合は、誤った符号化訂正を行ってしまい、かえって誤りが増えてしまう場合もある。
このように伝送信号にバースト誤りが発生した場合にも誤り訂正が可能となるように、ＯＦＤＭ信号によって伝送されるデータに対してはインターリーブ処理が施される。インターリーブは、伝送すべきデータを時間や周波数的に並べ替えてランダマイズし、誤りを平均的に拡散させる。インターリーブには、大きく分けて畳み込みインターリーブとブロックインターリーブとがある。畳み込みインターリーブは、日本のデジタルＴＶの時間インターリーブに用いられているが、データに対し一定のパターンで異なる遅延量で遅延させてシンボルの並び替えを行う。本実施形態では、このような畳み込みインターリーブとは異なり、信号をブロックに区分けし、ブロックごとにブロック内でシンボルを並べ替えるブロックインターリーブが信号に施される場合が想定されている。なお、本実施形態の信号には畳み込みインターリーブ及びブロックインターリーブの両方が施されていてもよい。
図２は、データとしてＯＦＤＭのシンボルを用い、そのシンボルの時間的な並び替えにブロックインターリーブを用いた場合のインターリーブ及びデインターリーブの一例を示している。信号Ｓαはデジタル処理装置１８０の受信する信号である。図２に示されているように、信号Ｓαは複数のシンボルＳｂの連なりからなる。ブロックインターリーブにおいては、信号Ｓαがインターリーブ長Ｌｉの長さを有する複数のブロックに区分けされ、各ブロックの範囲内で図２のように並べ替えが行われる。そして、信号Ｓαが受信されると、受信側でブロックデインターリーブが施され、ブロックインターリーブ前の並び順に戻される。
このようなブロックインターリーブ及びブロックデインターリーブによって、伝送信号に発生したバースト誤りは、インターリーブ長Ｌｉの長さを有するブロックの範囲に平均的に分散される。例えば、図２に示されるように、ブロックインターリーブ後の信号Ｓαが伝送される際に、バースト誤り２０１が発生したとする。しかし、受信側のブロックデインターリーブによって、バースト誤り２０１は各シンボル２０２へと分散される。このように時間的に集中するバースト誤りが発生した場合でも、ブロックデインターリーブ後の信号においては誤りが集中しない。つまり、単位長さ当たりの誤りの量が小さくなり、誤りが訂正されやすいものになる。
＜チューナ＞
以下は、チューナ１１０についてのさらに詳細な説明である。図３はチューナ１１０の構成を示す図である。
チューナ１１０はＲＦアンプ部１１１、ミキサ部１１２、ＶＣＯ・ＰＬＬ部１１３、フィルタ部１１４及びＩＦアンプ部１１５を有している。チューナ１１０が受信した信号ＳαはＲＦアンプ部１１１によって増幅されてミキサ部１１２に送られる。一方、ＶＣＯ・ＰＬＬ部１１３は、制御部１３０から送られたチャンネル制御信号に従って、特定のチャンネルに相当する周波数に基づくミキシング信号を形成する。ＶＣＯ・ＰＬＬ部１１３が形成したミキシング信号はミキサ部１１２に送られる。そして、ミキサ部１１２は、ＲＦアンプ部１１１から送られた信号Ｓαと、ＶＣＯ・ＰＬＬ部１１３から送られたミキシング信号とを混合し、ＩＦ周波数に応じたＩＦ信号を形成する。
ミキサ部１１２が形成したＩＦ信号はフィルタ部１１４に送られる。フィルタ部１１４はミキサ部１１２から送られたＩＦ信号から不要な信号成分を除去する。不要な信号成分が除去されたＩＦ信号ＳｉはＩＦアンプ部１１５に送られ、ＩＦアンプ部１１５によって増幅されて復調器１２０へと送信される。
＜復調器＞
以下は、復調器１２０についての説明である。図４は復調器１２０の構成を示すブロック図である。
復調器１２０は、ＡＤＣ部１２１、ＡＦＣ・シンボル同期部１２２、ＦＦＴ部１２３、フレーム同期部１２４、波形等化部１２５及び誤り訂正部１２６を有している。
チューナ１１０から送信されたＩＦ信号ＳｉはＡＤＣ部１２１に入力される。ＡＤＣ部１２１は、アナログ信号である入力信号Ｓｉをデジタル信号に変換し、変換したデジタル信号をＡＦＣ・シンボル同期部１２２へと送る。ＡＦＣ・シンボル同期部１２２は、ＡＤＣ部から送られたデジタル信号に対してフィルタ処理などの補正処理等を行う。そして、ＡＦＣ・シンボル同期部１２２は、ＦＦＴ部１２３によるフーリエ変換の開始点、つまり、シンボル同期点を決定する。そして、同期が取られたデジタル信号をＦＦＴ部１２３へと送る。
なお、シンボル同期点の決定においては、遅延して到達する遅延波等の影響が最も少ない最適な受信が可能な点が同期点として設定される。このような同期点の決定方法として、信号の相関を参照する方法や、パイロット信号を用いて位相のずれを補正する方法等が用いられる。
上記の通り１つのシンボルには１つのガードインターバルが挿入されている。つまり、１つのシンボルの先端付近と後端付近とには、有効シンボル長だけ離れた位置に同じ信号が含まれている。したがって、例えば、有効シンボル長だけ離れた位置の信号同士の相関を算出すると、その算出結果においては、ガードインターバルの位置にある信号に係る相関値が比較的に大きくなる。一方、ガードインターバル以外の位置にある信号に係る相関値は、互いに異なるシンボルに含まれる信号同士の相関であるため、相関値が比較的に小さくなる。したがって、ガードインターバルの位置、つまり、シンボルの先端又は後端の位置が正確に把握される。
一方で、信号に遅延波が含まれる場合には、算出される相関値は本来の相関値よりも小さくなる。そして、信号において本来より小さい相関値が算出される範囲は、信号に含まれる遅延波の遅延時間等によって異なる。このような相関値の違いから把握される遅延時間等に基づいて、遅延波の影響が最も少ない最適な受信が可能な点が同期点として設定される。
ＦＦＴ（Fast Fourier Transform）部１２３は、ＡＦＣ・シンボル同期部１２２から送られたデジタル信号をフーリエ（時間−周波数）変換する。例えば地上デジタル放送においては、いわゆる高速フーリエ変換（ＦＦＴ）が用いられるのが一般的である。チューナ１１０からの信号Ｓｉは、送信元において逆フーリエ変換された波形、すなわち、データ値に応じて変調された複数の搬送波が重ね合わされた波形を有している。ＦＦＴ部１２３は、このように重ね合わされた波形から、データ値に応じて変調された複数の搬送波をフーリエ変換によって取り出す。そして、送信元においてＯＦＤＭ信号が形成される前のデータに対応するデジタル信号が再形成される。そして、ＦＦＴ部１２３はこのデジタル信号をフレーム同期部１２４へと送る。
フレーム同期部１２４は、ＦＦＴ部３３から送られたデジタル信号におけるフレーム単位での同期をとる。１つのフレームは所定の長さの信号に相当し、所定の量のデータを含んでいる。ブロックインターリーブの期間は、１つ以上のフレームによって構成される。フレームの同期は１フレームに含まれる同期情報を検知することによって行われる。フレーム同期部１２４によって同期が取られたデジタル信号は波形等化部１２５へと送られる。さらにフレーム同期部１２４は、ブロックインターリーブ長の情報に基づき、フレームの同期（境界）の情報から、ブロックインターリーブ境界を抽出する。
波形等化部１２５は、デジタル信号に含まれるパイロット信号等に基づき、フレーム同期部１２４によって同期が取られたデジタル信号に対して波形等化による信号補正を行う。その後、デジタル信号をデータ値に相当する復調信号に復調し、復調信号を誤り訂正部１２６へと送る。なお、後述の訂正可否の判断において信号に含まれる誤りの量がＣＮ比によって評価される場合には、波形等化部１２５がＣＮ比を算出する際に必要な情報を信号から取り出す。例えば、ＣＮ比を算出する際には送信元において施される変調の方式が必要となる場合がある。このような場合には、波形等化部１２５は変調方式に係る情報をデジタル信号から取り出す。あるいは、デジタル信号に含まれるパイロット信号等に基づき波形等化が施された各搬送波のコンスタレーションと規定値との差を導出する。波形等化部１２５は、このようなコンスタレーションと規定値との差や変調方式等、ＣＮ比の算出に必要な情報を制御部１３０へ送る。
誤り訂正部１２６は波形等化部１２５からの復調信号にデインターリーブ処理や誤り訂正処理を施す（本実施形態においては第１の誤り訂正手段の機能に対応する）。上述の通り、チューナからの信号Ｓｉには、送信元において種々のインターリーブ処理及び符号化処理が施されている。誤り訂正部１２６は、送信元において施されたバイトインターリーブ等のインターリーブ処理やＲＳ符号化等の符号化処理に応じて、これらの処理前の信号に戻すためのデインターリーブ処理及び復号処理を施す。
なお、誤り訂正部１２６は、訂正した誤りの数に基づき、復調信号のビット誤り率を算出する。算出されたビット誤り率は制御部１３０へと送られる。このビット誤り率は、デインターリーブ処理が施された直後の信号のビット数に対する、復号によって訂正されたビット数の割合である。ビット誤り率は、誤り訂正部１２６が行う複数の復号のそれぞれについて算出されたものであってもよいし、全ての復号で訂正された誤りの数に基づいて算出されたものであってもよい。
本実施形態において想定されているインターリーブ処理にはブロックインターリーブ処理が含まれている。このため、誤り訂正部１２６が行うデインターリーブ処理にはブロックデインターリーブ処理が含まれる（並べ替え手段の機能に対応する）。そして、ブロックインターリーブ処理が行われた後にＲＳ復号などの復号処理によって、信号に含まれることになった誤りが訂正される（並べ替え後訂正手段の機能に対応する）。
これら種々のデインターリーブ処理及び復号処理は、送信元で行われた種々のインターリーブ及び符号化処理に対応する順番で行われる。このようなデインターリーブ処理及び復号処理によって誤りが訂正され、インターリーブ処理や符号化処理が施されたデジタル信号が符号化前のデジタル信号に戻される。
復調器１２０は、以上のように誤り訂正部１２６が誤り訂正処理を施した復調信号からＴＳ信号を生成する。そして、生成したＴＳ信号を画像等処理部１８１へと送出する。
＜ブロックデインターリーブに基づく制御＞
以下は、誤り訂正部１２６によるブロックデインターリーブに基づいて行われる制御部１３０の制御についての説明である。制御部１３０は上記の通りチューナ１１０及び復調器１２０を制御する。具体的には、チューナ１１０に含まれるＲＦアンプ部１１１等を構成する回路部品群を制御する（回路制御手段の機能に対応する）。このような制御には、例えば、チューナ１１０における各部に供給される電力の制御やＲＦアンプ部１１１等のゲインを変化させる制御、復調器１２０の消費電力を変化させるような制御が含まれる。一方で、チューナ１１０には、チューナ１１０に到達するまでの伝送経路上の様々な要因による誤りが付加された信号が入力される。したがって、復調装置１００が取り扱う信号Ｓｉには、チューナ１１０に到達するまでの伝送経路上で発生した誤り等に加えて制御部１３０による制御によって発生する誤りが重複する。
図５の曲線９１は信号Ｓｉに含まれることになる誤りの量を示している。例えばチューナ１１０に供給される電力を変更する制御等が行われた場合には信号Ｓｉに誤りが発生する。曲線９１には、信号ＳｉにおけるシンボルＳｂ１及びＳｂ２に相当する位置に、このような制御によって誤りのピーク８１及び８２が発生した様子が示されている。なお、図５及び後述の図６においては、誤りの影響が１つのシンボル内に収まる場合が想定されている。
このような信号Ｓｉに含まれる誤りは、誤り訂正部１２６のデインターリーブによって分散される。曲線９２は、例えば、ブロックデインターリーブによって分散された信号Ｓｄに含まれる信号の誤り量を示している。誤りのピーク８１及び８２に相当する誤りはインターリーブ長Ｌｉの長さの範囲に亘って分散されている。しかし、図５に示されているように、誤りのピーク８１及び８２が分散された範囲は重なっており、デインターリーブ後の信号Ｓｄにおいて時間的に誤りが集中している。このように時間的に誤りが集中すると、誤り訂正部１２６が信号に含まれる誤りを完全に訂正できないおそれがある。信号Ｓｄに含まれる誤りが十分に訂正されないと、誤り訂正後の信号に含まれる情報の信頼性が低いものとなる。したがって、信号に含まれる情報の信頼性を向上させるためには、デインターリーブ処理後の信号Ｓｄにおいて誤りが分散された範囲が重ならないようにしなければならない。
上記のようにブロックデインターリーブ後に分散された誤りの範囲が重なり合うのは、誤りのピーク８１及び８２がインターリーブ長Ｌｉの同じブロックの範囲内に存在するためである。つまり、制御が開始されるタイミングＴ１及びＴ２の両方が同じブロックの範囲内に含まれるためである。ブロックデインターリーブにおいては図５に示されているようにインターリーブ長Ｌｉの範囲に平均的に誤りが分散される。このため、分散された範囲が重ならないようにするためには、図６（ａ）に示されているように、誤りのピーク８１及び８２のそれぞれが互いに異なるブロックの範囲内に位置するように制御が行われればよい。
つまり、制御部１３０は以下のように制御を行う。まず、制御部１３０は、制御開始のタイミングが１つのブロック内に２つ以上含まれないように制御開始のタイミングを決定する。そして、決定したタイミングに従ってチューナ１１０を構成する各部の回路部品群を制御する（主制御手段の機能に対応する）。より詳細には、制御部１３０は、制御し終わるタイミングが各ブロックの後端に一致するように制御開始のタイミングを決定し、そのタイミングに従って回路部品群を制御する。
図６（ａ）の曲線９３には上記のような制御によって信号Ｓｉに含まれることになる誤りの量が示されており、曲線９４には、ブロックデインターリーブ後の信号Ｓｄに含まれることになる誤りの量が示されている。曲線９３には、制御部１３０が時刻Ｔ３に制御を開始し時刻Ｔ４に制御を終えることによって発生した誤りのピーク８３が示されている。また、制御部１３０が時刻Ｔ５に制御を開始し時刻Ｔ６に制御を終えることによって発生した誤りのピーク８４が示されている。これらのピーク８３及び８４はそれぞれ異なるブロックの範囲内に含まれるため、ブロックデインターリーブ後の曲線９４においてそれぞれが分散された範囲が重なり合わない。したがって、分散された範囲が重なり合う場合と比べて、ブロックデインターリーブ後の曲線９４において誤りが時間的に集中せず、誤りが訂正されやすいものとなる。
また、各ブロックの後端付近において制御が行われるため、ブロック内の誤りの状況を正確に把握した上での制御が可能である。例えば、後述のように誤りの訂正可否の判断が行われる場合には、復調器１２０からのＣＮ比の算出に必要な情報等が利用される。この場合には、ブロックの範囲のぎりぎりまで情報を収集した後に訂正可否の判断が行われ、その判断に基づいて制御を行うか否かが判断されるため、ブロックの半ばなどで制御が行われる場合と比べて正確な情報に基づいて判断がなされることになる。
＜訂正可否判断＞
ところで、信号Ｓｄに含まれることになる誤りが誤り訂正部１２６によって訂正可能か否かの判断がなされた上で上記のような制御がなされた方が好ましい。例えば、図５に示されている基準値が、信号Ｓｄに含まれることになる誤りを誤り訂正部１２６が訂正できる上限の量であるとする。時刻Ｔ１に発生した誤りのピーク８１が単独で分散される場合には訂正可能であっても、さらに別の誤りのピーク８２が重複することによって基準値を超える場合には訂正できなくなる。このような訂正できるか否かの判断に基づいて１つのブロック内に２つ以上の制御を開始しないように制御されていることが好ましい。これによって、必要な場合に限ってブロック内の制御回数を制限する制御がなされることになり、不要な場合にも制御回数が制限される場合と比べてより多くの制御回数が確保される。
以下は、本実施形態において制御部１３０が行う訂正可否の判断についての説明である。制御部１３０は、まず、信号におけるキャリアの電力とノイズの電力とのＣＮ比を算出する。信号には、制御部１３０の制御によって信号Ｓｉに誤りを生じさせる原因となるノイズ以外にも、種々の要因によって発生したノイズが含まれる。例えば、チューナ１１０が信号Ｓαを受信した当初から信号Ｓαに含まれるノイズやチューナ１１０が信号Ｓαを受信してＩＦ信号Ｓｉに変換するまでに発生するノイズとの合計のノイズである。以下においては、制御部１３０の制御によって発生するノイズの電力をＮｉ、制御部１３０の制御以外を要因とするノイズの電力をＮｏとする。まず、キャリアの電力Ｃｄ及びノイズの電力Ｎｏは、復調器１２０から送られるＣＮ比に係る情報から算出される。
次に、ノイズの電力Ｎｉは、制御部１３０による制御が行われたと仮定した場合に信号Ｓｉに発生することとなる仮想的なノイズの大きさから推定される。制御部１３０による制御は所定のものであり、制御における動作パラメータの変化量に応じてどれくらいのノイズが発生するかはあらかじめある程度推定され得る。したがって、制御の対象、制御における動作パラメータの変化量等とノイズの電力との関係をテーブルや関数として保持しており、これらのテーブルや関数に基づいてノイズＮｉを推定するという構成を制御部１３０が有していてもよい。なお、例えばチューナ１１０の各部において供給電力の制御が行われる場合には、制御における動作パラメータの変化量は供給電力の変化量を示す。
そして、上記のように導出されたキャリア及びノイズの電力Ｃｄ、Ｎｉ及びＮｏから、ＣＮ比が以下の数式１のように算出される。なお、以下の説明に当たっては、特に断りがない限り、復調装置１００が信号を受信するまでに発生するノイズに時間的な変化がなく、受信状況が安定している場合が想定されている。
Figure 0004724609
一方、信号Ｓｉにはブロックデインターリーブ処理が施されるためノイズＮｉによる影響は信号Ｓｄにおいて分散される。このように信号Ｓｄにおいて分散されたノイズＮｉを評価するため、数式２で表される等価ＣＮ比が導入される。ここで、ｎは時間インターリーブ長Ｌｉの範囲に含まれるシンボル数を表す。
Figure 0004724609
ここで、キャリアの電力Ｃｄ及びノイズの電力Ｎｏには、インターリーブ長当たりの電力の平均値が用いられてもよい。キャリアの電力Ｃｄ及びノイズの電力Ｎｏのそれぞれが上記の通り比較的安定であるときには誤りを訂正できるか否かの判断に平均値が用いられてもその判断に大きなずれが生じないからであり、相当の期間に亘って測定された測定値の平均が用いられることにより、正確な測定値を用いた判断がなされることになるからである。一方で、キャリアやノイズの電力が安定しない場合には、インターリーブ長より短い期間の平均値が用いられてもよい。この場合には、インターリーブ長の平均値が用いられるときより、受信状況の変化に即応した判断がなされることになる。
次に、制御部１３０は上記の数式２に基づいて算出した等価ＣＮ比との比較の対象となる基準値を導出する。この基準値は誤り訂正部１２６が訂正できる誤りの限界の量に相当するものである。信号に発生するノイズが大きくなると上記の等価ＣＮ比が小さくなり、ある値以下になると誤り訂正部１２６が誤りを訂正しきれなくなる。等価ＣＮ比の基準値は、このような等価ＣＮ比の下限に対応する。なお、誤りの量を基準として訂正の可否が判断される場合には、このような基準値は誤りの量の上限を示すことになる。つまり、図５や図６に示されている基準値そのものに相当する。
そして、制御部１３０は、等価ＣＮ比と基準値とを比べて等価ＣＮ比が基準値以上の場合には誤りの訂正が可能であると判断し、等価ＣＮ比が基準値を下回る場合には誤りの訂正が不可能であると判断する（第１の訂正可否判断手段の機能に対応する）。
なお、訂正可能な値はキャリア変調方式や符号化の方式等、信号の方式によって異なる。このため、制御部１３０はキャリア変調方式等と基準値との対応関係を示すテーブルを保持しており、信号から取り出された信号方式に係る情報と上記のテーブルとから適正な基準値を導出する。信号方式に係る情報が復調器１２０の波形等化部１２５等で取り出され、復調器１２０から制御部１３０に送られるような構成を復調装置１００が有していてもよい。
また、信号Ｓｉの受信状況の安定度に応じて異なる基準値が設定されていてもよい。つまり、受信状況が安定な場合には小さな基準値が、受信状況が不安定な場合には大きな基準値が設定されていてもよい。基準値が大きく設定される場合には、訂正可能という判断がなされる場合の判断の信頼性が向上する。したがって、短時間にキャリアやノイズの電力が大きく変化するような場合においても余裕のある基準で判断がなされ、信号が不安定な場合に適した制御が確保される。信号Ｓｉの受信状況が安定な場合には、短時間にキャリアやノイズの電力が変化しないと考えられるため、訂正可能な最小値に近い値に設定されてよい。これによって、実際には訂正可能であるのに訂正不可能と判断されることによる制御部１３０の無駄な制御が省かれる。
なお、復調器１２０からのビット誤り率に係る情報に基づいて訂正可否が判断されてもよい。この場合には、制御部１３０は回路部品群の制御によって信号に含まれることになる誤りの量をビット誤り率として推定し、上記の基準値をビット誤り率として算出する。そして、復調器１２０からのビット誤り率に係る情報、推定された誤りの量及び算出された基準値に基づいて訂正可否の判断がなされる。
このような訂正可否の判断の具体例は以下のとおりである。図６（ｂ）のブロックＢ１に制御部１３０による制御が予定されているとする。なお、曲線９５及び９６のそれぞれは信号Ｓｉ及びＳｄのそれぞれに含まれる誤りの量を示している。一方、ブロックＢ１の範囲内には既に誤り８９が発生している。誤り８９はどのような要因によるものであってもよい。このとき、制御部１３０はブロックＢ１の範囲内で制御を行うことによって信号Ｓｉに含まれることになる誤りの量を推定する。具体的には上記の通り信号Ｓｉに含まれることになるノイズの電力として誤りの量が推定される。ここで、推定された電力がＮ１であったとする。
信号ＳｉにおいてブロックＢ１の範囲内に既に含まれている誤り８９の原因となるノイズの電力がＮ２である場合、ノイズの電力Ｎ１及びＮ２の影響は、信号Ｓｄにおいて重複する。２つのノイズの影響が重複する場合には、重複部分の等価ＣＮ比Ｒは、数式2よりＲ＝１０ｌｏｇ［ｎＣｄ／（ｎＮｏ＋Ｎ１＋Ｎ２）］と算出される。なお、１つのブロック内に電力Ｎ１〜Ｎｋ（ｋ：２以上の自然数）のｋ個のノイズが発生する場合には、等価ＣＮ比は１０ｌｏｇ［ｎＣｄ／（ｎＮｏ＋Ｎ１＋…＋Ｎｋ）］と表される。
ここで、誤り訂正部１２６が訂正可能な誤りの基準値Ｒ０がＲ０＝１０ｌｏｇ［ｎＣｄ／（ｎＮｏ＋Ｎｂ）］（ただし、Ｎｂ＞Ｎ１＋Ｎ２）と導出されたとする。このとき、Ｒ０＜Ｒであり、制御部１３０は、上記のノイズＮ１とノイズＮ２とが重複しても訂正可能であると判断する。この場合には、ブロックＢ１の範囲内で制御部１３０による制御が行われる。なお、上記の通り制御のタイミングはブロックＢ１の後端付近になるように調整される。曲線９５にはこのように制御のタイミングが調整された場合に信号Ｓｉに生じる誤りのピーク８５が示されている。
このようにブロックの後端付近で制御が行われることにより、ブロックの全域で実際の信号状況を把握した後に等価ＣＮ比を算出することができる。例えば、ブロックの前半部分で電力Ｎａのノイズが生じブロックの後半部分で電力Ｎｂのノイズが生じたとする。この場合、ブロックの半ばで制御が行われる際には、等価ＣＮ比は１０ｌｏｇ［ｎＣｄ／（ｎＮｏ＋Ｎａ）］と算出され、Ｎｂが考慮されない。しかし、ブロック内の全てのノイズが信号Ｓｄの同じブロックに分散されるので、実際にはＮｂの影響がブロックに及ぶ。一方で、ブロックの後端付近で制御が行われる場合には等価ＣＮ比は１０ｌｏｇ［ｎＣｄ／（ｎＮｏ＋Ｎａ＋Ｎｂ）］と算出されるため、Ｎｂの影響が考慮された上で正確に訂正可否の判断がなされる。
また、制御によって変化した回路部品群の状態が所定の期間に亘って連続するような制御が行われる場合がある。例えば、回路部品群に対する供給電力が一定期間に亘って低下されるような場合である。かかる制御が数回に分割して実行されてよい場合には、以下のようにブロック内の制御が制限されてもよい。
制御が開始されると、制御によってブロック内に含まれることとなるノイズの電力が復調器１２０において実際に測定され始める。そして、復調器１２０において測定されたノイズの電力に基づいて、かかる制御がブロックの後端まで継続された場合にブロック内に含まれることとなる誤りの量が訂正可能な誤り基準値を超えるか否かが制御部１３０によって判断される。誤りの量が訂正可能な誤り基準値を超えると制御部１３０が判断した場合には、ブロック内に含まれることとなる誤りの量が訂正可能な範囲内となるように、ブロック内の適切なタイミングで制御が一時的に停止される。そして、次のブロックの先端以降で制御が再開される。
一方、算出された基準値Ｒ０及び等価ＣＮ比ＲがＲ０＞Ｒとなり、訂正不可能と判断された場合には、制御部１３０は、ブロックＢ１の次に連なるブロックＢ２の後端付近において制御を行う。曲線９５にはこのように制御のタイミングが調整された場合に信号Ｓｉに生じる誤りのピーク８６が示されている。このように訂正不可能と判断された場合には、訂正不可能と判断されたブロックの範囲内で制御が開始されないように、制御部１３０による回路部品群の制御が行われる。
以下は、制御部１３０による１回の制御によって信号に含まれることになる誤りが訂正不可能である場合の制御に係る説明である。図７（ａ）は、このような１回の制御によって信号Ｓｉに含まれる誤りが訂正不可能となる場合を示している。なお、曲線９７ａ及び９７ｂは信号Ｓｉに含まれることになる誤りの量を、曲線９８ａ及び９８ｂは信号Ｓｄに含まれることになる誤りの量を示している。
制御部１３０による回路部品群の制御が複数のシンボルに亘る場合には、曲線９７に示されているように、信号Ｓｉに含まれることになる誤りのピーク８７が複数のシンボルに亘って発生している。このような場合には信号Ｓｄに含まれることになる誤りの量も多くなり、訂正可能な基準値を超える場合が生じ得る。なお、制御部１３０による制御が１つのシンボル内に収まる場合にも、制御における動作パラメータの変更量によっては訂正不可能な誤りが発生する。
このような場合には、制御部１３０は、図７（ｂ）に示されているように、ブロックＢ３の後端付近で制御を開始し、次に連なるブロックＢ２で制御を終了する。したがって、制御の前半部分で信号Ｓｉに発生した誤りのピーク８８ａはブロックＢ３の範囲内で分散され、制御の後半部分で信号Ｓｉに発生した誤りのピーク８８ｂはブロックＢ４の範囲内で分散される。これによって、ブロックＢ３及びＢ４のそれぞれの範囲内で分散された誤りの量は基準値を下回り、訂正可能なものとなっている。このように、制御期間がブロックの境界を跨ぐように回路部品群の制御が行われることにより、誤りが訂正されやすいように分散される。
＜フロー１＞
以下は、本実施形態において制御部１３０が回路部品群を制御する一連のステップについての説明である。図８は制御部１３０による制御の一例を示すフローチャートである。なお、図８のフローチャートは１回の制御が行われる際の一連のステップを示している。
まず、制御部１３０は制御によって信号Ｓｉにおいてブロックの範囲内に含まれることになる誤りの原因となるノイズの電力を推定する。そして、推定した電力や復調器１２０からのＣＮ比に係る情報等に基づいて、ブロックインターリーブ処理後の信号Ｓｄにおける等価ＣＮ比を算出する（Ｓ１）。
次に、制御部１３０は、Ｓ１において算出した等価ＣＮ比とあらかじめ導出したＣＮ比の基準値との比較に基づいて、制御によって信号Ｓｄにおいてブロックの範囲内に含まれることになる誤りを誤り訂正部１２６が訂正可能か否かを判断する（Ｓ２）。ブロックの範囲内の誤りが訂正可能であると制御部１３０が判断した場合には（Ｓ２、ＹＥＳ）、そのままＳ３の処理に移る。
一方、Ｓ２においてブロックの範囲内の誤りが訂正不可能であると判断した場合には（Ｓ２、ＮＯ）、さらに、制御部１３０は、次に連なるブロックとの境界を跨いで制御する場合（つまり、図７（ｂ）に示されているような制御が行われる場合）に訂正可能となるか否かを判断する（Ｓ５）。訂正可能と判断した場合には（Ｓ５、ＹＥＳ）、境界を跨ぐ制御によって２つのブロックに分散された誤りのいずれもが誤り訂正可能となるような制御開始のタイミングを決定する（Ｓ６）。そしてＳ３の処理に移る。Ｓ５において、訂正不可能と判断した場合には（Ｓ５、ＮＯ）、次に連なるブロックで制御を行うため、次のブロックに達するまで待機する（Ｓ７、ＮＯ）。次のブロックに達したと判断した場合には（Ｓ７、ＹＥＳ）、Ｓ１の処理に移り、次に連なるブロックにおいてＳ１からの同様の処理を行う。
なお、Ｓ５においてブロックの境界を跨いで制御する場合でも訂正不可能と判断した場合には、制御期間を短くしたり、制御における動作パラメータの変更量を変更したりする等、訂正可能となるように制御の内容を変更した上でＳ３の処理に移ってもよい。
次に、Ｓ３において、制御を開始すべきタイミングに達するまで待機する（Ｓ３、ＮＯ）。ブロックの境界を跨がずに制御を行う場合（Ｓ２においてＹＥＳの場合）には、制御終了のタイミングがちょうどブロックの後端になるような制御開始のタイミングに達したと判断した場合には（Ｓ３、ＹＥＳ）、回路部品群の制御を行う（Ｓ４）。一方、ブロックの境界を跨いで制御を行う場合（Ｓ５においてＹＥＳの場合）には、Ｓ６において決定したタイミングに達したと判断した場合には（Ｓ３、ＹＥＳ）、回路部品群の制御を行う（Ｓ４）。
＜他の実施形態＞
以下は、制御部１３０による回路部品群の制御に係る他の実施形態についての説明である。なお、本実施形態と上述の実施形態とは共通の構成を多く含んでいる。以下は主にこれらの間の相違点を中心に説明するものであり、共通の構成についての説明は適宜省略される。
本実施形態と上述の実施形態とでは、誤り訂正部１２６が行う誤り訂正の方式に相違点がある。図９は、本実施形態に係る復調装置１００が受信する信号Ｓβを示している。信号Ｓβは長さがＬｂの複数のブロックに区分けされている。また各ブロックはさらに複数の領域に区分けされている。つまり、各領域に相当する副ブロックの連なりによって各ブロックが構成されている。
各ブロックにおいて後端に位置する訂正ブロック３１１に含まれるデータは、誤り訂正部１２６によって誤り訂正が行われる際に使用される訂正用のデータである。このような訂正ブロック３１１に含まれるデータに基づいて、各ブロックにおいて訂正ブロック３１１以外の部分に含まれるデータに対する誤り訂正処理が施される。このとき、誤り訂正処理は、互いに時間的に離隔した複数の副ブロックからなる副ブロック群に含まれるデータを一まとまりとして行われる。つまり、時間的に離隔した複数の副ブロックからなる副ブロック群３１２ａ、３１２ｂ及び３１２ｃのそれぞれに含まれる一まとまりのデータＡ、Ｂ及びＣのそれぞれについて、訂正ブロック３１１に含まれる訂正用のデータに基づいて誤り訂正処理が施される。
このように互いに離隔した複数の副ブロックからなる副ブロック群のそれぞれについて誤り訂正が行われることにより、信号Ｓβにバースト誤り３０１が発生した場合においても、実質的に誤りが分散された上で誤り訂正が施される。したがって、上述の実施形態のようにブロックデインターリーブによって誤りが分散されてから誤り訂正がなされる場合と同様に、誤りがブロック内で平均的に分散された上で誤り訂正が行われる。つまり、上述の実施形態のようにブロック内のシンボルを実際に並べ替えた後で誤り訂正を行う場合と、本実施形態のように互いに離隔した複数の副ブロックからなる複数の副ブロック群のそれぞれにおいて誤り訂正を行う場合とは、ブロックの範囲内で誤りを分散させつつ誤り訂正を行うという意味において同等である。
上述の実施形態と同様に本実施形態においても、制御部１３０は、１つのブロックの範囲内に２回以上の制御が開始されないように回路部品群を制御する。したがって、制御によって信号に含まれることになる誤りが訂正されやすいものになる。また、上述の実施形態と同様に、訂正可否の判断に基づく上述のような制御が行われる。つまり、ブロックの範囲内に含まれることになる誤りが訂正不可能であると判断された場合に、次に連なるブロック以降で制御が開始されるように制御のタイミングが調整される。一方、ブロックの範囲内に含まれることになる誤りが訂正可能であると判断された場合には、当該ブロックの範囲内で制御部１３０による回路部品の制御が行われる。
なお、このような誤り訂正において各副ブロック群に含まれる副ブロックが、１つのブロックに含まれる複数の副ブロックからランダムに抽出されてもよい。あるいは、１つのブロックにおいて基準位置から所定間隔の１倍、２倍、３倍、…だけ離隔した位置のそれぞれの副ブロックが抽出されてもよい。
本実施形態のような信号の方式として、具体的には、ヨーロッパにおける携帯電話機が受信する地上デジタル放送のための規格であるＤＶＢ−Ｈ（Digital Video Broadcasting-Handheld）がある。以下は、ＤＶＢ−Ｈ方式に係る信号についての説明である。ＤＶＢ−Ｈ方式においては、信号Ｓβは図１０（ａ）に示されているような複数のチャンネル領域３１０、３２０及び３３０等からなる。つまり、信号Ｓβは時間的に区分けされた複数のチャンネル領域から構成されている。また、各チャンネル領域は時間的に離隔した複数の副チャンネル領域からなる。例えば、チャンネル領域３１０は、時間的に離隔した副チャンネル領域３１０ａ、３１０ｂ等からなる。図１０（ｂ）に示されているように、各副チャンネル領域はさらに図９に示されているような構造を有するブロックの連なりから構成されている。
また、ＤＶＢ−Ｈ方式においては、内符号としてビタビ符号が、外符号としてＲＳ符号が採用されている。内符号のためのインターリーブとしてはビットインターリーブ及び周波数インターリーブが、外符号のためのインターリーブとしてはバイトインターリーブが採用されている。さらに、ＤＶＢ−Ｈ方式の信号にはＣＲＣ（Cyclic Redundancy Check）−３２チェックデータが含まれている。このチェックデータは、外符号であるＲＳ符号化に対応するＲＳ復号が施された信号に対して、有効なデータを含む有効領域３１２に誤りが発生しているか否かを判断するためのデータである。そして、訂正ブロック３１１にはＲＳ符号化に係るデータが含まれている。このＲＳ符号化は外符号であるＲＳ符号化とは別の符号化（以下、「第２のＲＳ符号化」、これに対応する復号は「第２のＲＳ復号」（本実施形態においては第１の誤り訂正手段の機能に対応する）と呼称）であり、送信元において外符号であるＲＳ符号化の前に施される。
本実施形態のデジタル処理装置１８０に上記のようなＤＶＢ−Ｈ方式が採用された場合には、さらに以下のような制御が行われる。まず、ＤＶＢ−Ｈ方式の信号Ｓβには内符号及び外符号に応じてビタビ復号及びＲＳ復号が行われる。また、同時に、内符号及び外符号のためのインターリーブに応じたビットデインターリーブ、周波数デインターリーブ及びバイトデインターリーブが行われる。
次に、制御部１３０は、外符号に対応するＲＳ復号（本実施形態においては第２の誤り訂正手段の機能に対応する）が施された信号Ｓβの各ブロックに誤りが含まれているか否かを、信号Ｓβに含まれるＣＲＣ−３２チェックデータに基づいて判断する（誤り存否判断手段の機能に対応する）。ここで、あるブロックの範囲内に誤りが含まれていないと制御部１３０が判断した場合には、第２のＲＳ復号は行われない。誤りが含まれていないと判断された場合には第２のＲＳ復号による誤り訂正に効果はないからである。つまり、誤りが含まれていない場合には訂正ブロック３１１に含まれるデータは使用されない。
なお、ＣＲＣ−３２チェックデータに基づくことなくＲＳ復号後の信号Ｓβに誤りが含まれているか否かが判断されてもよい。例えば、誤り訂正部１２６によって外符号に対応するＲＳ復号が行われる場合、所定量のデータ当たりの訂正可能な誤りの量には上限がある。誤り訂正部１２６は、信号Ｓβに含まれる誤りの量が訂正可能な上限以下か否かを判断する。そして、信号Ｓβに含まれる誤りの量が上限以下と判断した場合には、誤り訂正部１２６は、いずれに誤りが含まれているかを把握した上で、その誤りを訂正する。しかし、上限を超える誤りが含まれていると判断した場合には、ＲＳ復号による誤り訂正は不可能であるため、誤りを訂正しない。
したがって、誤り訂正部１２６が、外符号に対応するＲＳ復号を行う前に信号に含まれる誤りが訂正可能な上限以下か否かを判断した際の判断結果を制御部１３０に送信してもよい。これによって、誤り訂正部１２６による誤り訂正後の信号に誤りが存在するか否かを制御部１３０が判断することが可能になる。つまり、ＲＳ復号による訂正可能な上限以下であると誤り訂正部１２６が判断したのであれば、制御部１３０は復号後の信号Ｓβに誤りが含まれていないと判断する。一方で、信号に含まれる誤りが訂正可能な上限を超えていると誤り訂正部１２６が判断した場合には、制御部１３０は、外符号に対応するＲＳ復号による誤り訂正がなされず、復号後の信号Ｓβに誤りが含まれていると判断する。このように、制御部１３０は、誤り訂正部１２６による訂正可否の判断の結果によって誤りが含まれているか否かを判断する。
以上のとおり外符号に対応するＲＳ復号後の信号Ｓβに誤りが含まれているか否かをＣＲＣ−３２チェックデータ等に基づいて判断した上で、制御部１３０は、その判断結果に従って以下のようにチューナ１１０の電源を制御する。つまり、制御部１３０は、信号Ｓβに誤りが含まれていないと判断した場合には、そのブロックに含まれる訂正ブロック３１１の範囲内に制御期間が収まるように回路部品群を制御する。誤りが含まれていない場合には訂正ブロック３１１は使用されないため、制御によって訂正ブロック３１１に誤りが発生しても問題がないからである。
例えば、以下のようなチューナ１１０の電源制御が行われる。上記の通りＤＶＢ−Ｈ方式の信号は時間的に離隔した複数の副チャンネル領域からなる複数のチャンネル領域に区分けされている。そして、例えば１つのチャンネル領域に割り当てられた１つの放送を連続して受信する際には、そのチャンネル領域に属する副チャンネル領域のみを受信すればよい。したがって、当該チャンネル領域に属する副チャンネル領域を受信する期間のみチューナ１１０の電源を入れ、その他のチャンネル領域においては電源を切るという制御を行うことにより、チューナ１１０の消費電力を低下させることが可能となる。
受信すべきチャンネル領域が、図１０（ａ）に示されるチャンネル領域３１０であるとする。このとき、図１０（ｂ）の曲線３９１に示されているように、チャンネル領域３１０に属する副チャンネル領域３１０ａを受信する直前までチューナ１１０の電源はＯＦＦに保持されている。そして、制御部１３０は、副チャンネル領域３１０ａを受信すべきタイミングの直前でチューナ１１０の電源をＯＮにする。
次に、制御部１３０は、副チャンネル領域３１０ａの先端に位置するブロックにおいて、有効なデータを含んでいる有効領域３１２の後端に至るまで待機する。そして、有効領域３１２の後端に至ると、誤り訂正部１２６による外符号に対応するＲＳ復号後の当該ブロックの有効領域３１２に誤りが含まれているか否かを、ＣＲＣ−３２チェックデータ等に基づいて判断する。誤りが含まれていないと判断した場合には、曲線３９１に示されているように、当該ブロック内の訂正ブロック３１１の範囲内の一定期間（例えば時刻Ｔ７〜Ｔ８の期間）にチューナ１１０の電源をＯＦＦにする。誤りが含まれていると判断した場合には、電源をＯＮに保持したまま次のブロックにおける制御に移る。そして、制御部１３０は、副チャンネル領域３１０ａに含まれるブロックごとにこのような制御を繰り返す。
こうして、制御部１３０は、副チャンネル領域３１０ａの後端に位置するブロックＬｂにおいても上記のような制御を行う。つまり、まず、外符号に対応するＲＳ復号後の当該ブロックの有効領域３１２に誤りが含まれているか否かを判断する。誤りが含まれていないと判断した場合には、当該ブロックの範囲内のタイミング（例えば時刻Ｔ９）でチューナ１１０の電源をＯＦＦにする。当該ブロックは副チャンネル領域３１０ａの後端に位置するブロックであるので、電源をＯＮに戻すことなくそのまま次の副チャンネル領域３１０を受信するまで待機する。一方で、誤りが含まれていると判断した場合には、制御部１３０は、訂正ブロック３１１の後端である時刻Ｔ１０以降のタイミング（例えば時刻Ｔ１０）でチューナ１１０の電源をＯＦＦにする。そして、次の副チャンネル領域３１０を受信するまで待機する。
曲線３９２は、上記のようにチューナ１１０の電源が制御された場合の信号Ｓβに含まれることになる誤りの量を示している。曲線３９２に示されているように、電源をＯＦＦにすることによって時刻Ｔ７〜Ｔ８の期間に誤りが増加する。しかし、誤りが増加している期間が訂正ブロック３１１の範囲内に収まっている。したがって、有効なデータを含む有効領域３１２に直接的に誤りの増加が影響を及ぼすのが防止される。
また、訂正ブロック３１１を用いた第２のＲＳ復号が行われる場合には、訂正ブロック３１１において電源の制御がなされると、訂正ブロックに含まれることとなる誤りが増加するため、誤り訂正が正確になされない。つまり、誤りが増加した影響が訂正後の有効領域３１２に及んでしまう。しかし、本実施形態においては、外符号に対応するＲＳ復号によって有効領域３１２に含まれる誤りが訂正された場合にのみ訂正ブロック３１１の範囲内において電源がＯＦＦにされる。このような場合には訂正ブロック３１１を用いた第２のＲＳ復号が行われないため、訂正ブロック３１１において誤りが増加しても、その影響は有効領域３１２に及ぶことがない。
以上のとおり、本実施形態の電源制御によると、副チャンネル領域３１０ａにおいて信号の有効領域３１２である有効領域３１２の範囲に電源制御の影響が及ぶのが防止される。なおかつ、副チャンネル領域３１０ａの後端である時刻Ｔ７以降に電源をＯＦＦにする場合と比べて、チューナ１１０の消費電力をより低下させることが可能となる。
なお、上記の制御では、各ブロックにおいて電源制御が行われている。しかし、副チャンネル領域３１０ａの先端から副チャンネル領域３１０ａの後端に位置するブロック内まで電源がＯＮに保持されてもよい。そして、副チャンネル領域３１０ａの後端に位置するブロックにおいて有効領域３１２に誤りが含まれていなければ訂正ブロック３１１の範囲内で電源がＯＦＦにされる、という制御がなされてもよい。
またチューナ１１０の全体の電源がＯＦＦにされるのではなく、チューナ１１０を構成する構成要素の一部のみの電力が低減されてもよい。さらには、チューナ１１０の電源がＯＦＦにされるのみならず、復調器１２０全体、あるいはＡＤＣ部１２１などの構成要素の一部の電源がＯＦＦされてもよい。これらによりさらに消費電力を低減することが可能となる。
さらに、復調部１２０を構成する構成要素ＡＤＣ部１２１、ＡＦＣ・シンボル動機部１２２、ＦＦＴ部１２３、フレーム同期部１２４、波形等化部１２５、誤り訂正部の少なくとも１部の電源をＯＦＦ、あるいは低減されても良い。これによりさらに消費電力を低減することが可能となる。
＜フロー２＞
以下は、本実施形態においてＤＶＢ−Ｈ方式の信号が採用されている場合に、制御部１３０が回路部品群を制御する一連のステップについての説明である。図１１及び図１２は制御部１３０による制御の一例を示すフローチャートである。なお、図１１及び図１２のフローチャートは１つの副チャンネル領域で制御が行われる際の一連のステップを示している。
制御部１３０は、受信すべき副チャンネル領域が開始する直前のタイミングでチューナ１１０の電源をＯＮにする（Ｓ１１）。なお、それまではチューナ１１０の電源はＯＦＦに保持されている。
次に、制御部１３０は、チューナ１１０又は復調器１２０を構成する回路部品群に対して電源制御以外の制御を当該ブロックで行うか否かを判断する（Ｓ１２）。電源制御以外の制御を行わないと判断した場合には（Ｓ１２、ＮＯ）、制御部１３０は、図１２のＳ２１からの処理を実行する。なお、電源制御以外の制御とは、チューナ１１０の電源をＯＦＦにする制御以外の種々の制御をいう。一方で、Ｓ１２において電源制御以外の制御を行うと判断した場合には、制御部１３０は、かかる制御によって当該ブロックの範囲内に含まれることになる誤りの原因となるノイズの電力を推定する。そして、推定した電力や復調器１２０からのＣＮ比に係る情報等に基づいて、ブロックインターリーブ処理後の信号Ｓβにおける等価ＣＮ比を算出する（Ｓ１３）。
次に、制御部１３０は、Ｓ１３において算出した等価ＣＮ比とあらかじめ導出したＣＮ比の基準値との比較に基づいて、制御によって当該ブロックの有効領域３１２の範囲内に含まれることになる誤りを誤り訂正部１２６が訂正可能か否かを判断する（Ｓ１４）。有効領域３１２の範囲内の誤りが訂正可能であると制御部１３０が判断した場合には（Ｓ１４、ＹＥＳ）、Ｓ１５の処理に移る。なお、Ｓ１４において訂正可能か否かの判断とは、内符号及び外符号に対応するビタビ復号及びＲＳ復号、並びに、外符号に対応するＲＳ復号の後に行われる第２のＲＳ復号の全てによって誤りが訂正可能か否かを判断することをいう（第２の訂正可否判断手段の機能に対応する）。
一方、Ｓ１４において制御によって有効領域３１２内に含まれることとなる誤りが訂正不可能であると判断した場合には（Ｓ１４、ＮＯ）、制御部１３０は、有効領域３１２の後端まで待機する（Ｓ１９、ＮＯ）。有効領域３１２の後端に達した場合には（Ｓ１９、ＹＥＳ）、制御部１３０は、ＣＲＣ−３２チェックデータ等に基づいて有効領域３１２内に誤りが含まれているかどうかを判断する（Ｓ２０）。ＣＲＣ３２−チェックデータ等によるチェックにおいて実際に誤りが含まれていると判断した場合には（Ｓ２０、ＹＥＳ）、制御部１３０は、Ｓ１５の制御を行わずにＳ１６からの処理を実行する。一方、Ｓ１４における予測に反して、ＣＲＣ３２−チェックデータ等によるチェックの時点で実際には誤りが含まれていないと判断された場合には（Ｓ２０、ＮＯ）、Ｓ１５の制御を実行する。
Ｓ１５において、制御部１３０は所定のタイミングで制御を行う。このとき、Ｓ１４において当該ブロック内で誤りが訂正可能であると判断されてＳ１５の処理に至った場合（Ｓ１４においてＮＯであった場合）には、当該ブロックの有効領域３１２内のいずれかのタイミングで制御が行われる。一方で、Ｓ２０においてＣＲＣ３２−チェックデータ等によるチェックで当該ブロックに誤りが含まれていないと判断されてＳ１５の処理に至った場合（Ｓ２０においてＮＯであった場合）には、当該ブロックに含まれる訂正ブロック３１１の範囲内で制御が行われる。
そして、制御部１３０は、当該ブロックの後端に達するまで待機し（Ｓ１６、ＮＯ）、次のブロックに達したと判断した場合には（Ｓ１６、ＹＥＳ）、Ｓ１７の処理に移る。さらに、副チャンネル領域の後端に至ったか否かを判断し（Ｓ１７）、至っていないと判断した場合には（Ｓ１７、ＮＯ）、次のブロックにおいてＳ１２からの処理を行う。副チャンネル領域の後端に至ったと判断した場合には（Ｓ１７、ＹＥＳ）、副チャンネル領域の後端以降のタイミングでチューナ１１０の電源をＯＦＦにする（Ｓ１８）。そして、一連の処理が終了する。
一方で、Ｓ１２において、電源制御以外の制御を行わないと判断した場合には（Ｓ１２、ＮＯ）、制御部１３０は、図１２のＳ２１からの処理を実行する。Ｓ２１において、制御部１３０は、ブロックの有効領域３１２の後端に至るまで待機する（Ｓ２１、ＮＯ）。ブロックの有効領域３１２の後端に至ったと判断した場合には（Ｓ２１、ＹＥＳ）、制御部１３０は、当該ブロックが副チャンネル領域の後端に位置するブロックか否かを判断する（Ｓ２２）。当該ブロックが副チャンネル領域の後端に位置するブロックではないと判断した場合には（Ｓ２２、ＮＯ）、制御部１３０は、ＣＲＣ−３２チェックデータ等に基づいて当該有効領域３１２内に誤りが含まれているかどうかを判断する（Ｓ２３）。そして、有効領域３１２内に誤りが含まれていると判断した場合には（Ｓ２３、ＹＥＳ）、Ｓ２５の処理を実行する。一方、有効領域３１２内に誤りが含まれていないと判断した場合には（Ｓ２３、ＮＯ）、制御部１３０は、訂正ブロック３１１内の一定期間（図１０（ｂ）の時刻Ｔ７〜Ｔ８）にチューナ１１０の電源をＯＦＦにしてから（Ｓ２４）、Ｓ２５の処理を実行する。Ｓ２５において、制御部１３０は、ブロックの後端に至るまで待機し（Ｓ２５、ＮＯ）、ブロックの後端に至った場合には（Ｓ２５、ＹＥＳ）、次のブロックにおいて図１１のＳ１２からの処理を実行する。
Ｓ２２において、当該ブロックが副チャンネル領域の後端に位置するブロックであると判断した場合には（Ｓ２２、ＹＥＳ）、制御部１３０は、ＣＲＣ−３２チェックデータ等に基づいて当該有効領域３１２内に誤りが含まれているかどうかを判断する（Ｓ２６）。そして、有効領域３１２内に誤りが含まれていると判断した場合には（Ｓ２６、ＹＥＳ）、副チャンネル領域の後端（図１０（ｂ）の時刻Ｔ１０）以降のタイミングでチューナ１１０の電源をＯＦＦにする（Ｓ２８）。そして、一連の処理が終了する。一方、有効領域３１２内に誤りが含まれていないと判断した場合には（Ｓ２６、ＮＯ）、制御部１３０は、訂正ブロック３１１内のいずれかのタイミング（図１０（ｂ）の時刻Ｔ９）でチューナ１１０の電源をＯＦＦにする（Ｓ２７）。そして、一連の処理が終了する。
このように、本実施形態においてはチューナ１１０の電源の制御は各ブロックの後端に位置する訂正ブロック３１１で行われ、電源制御以外の制御はブロック内の有効領域３１２及び訂正ブロック３１１のいずれかにおいてなされている。そして、各ブロック内においては、電源制御及び電源制御以外の制御のいずれか一方が１回のみ行われる。なお、電源制御が有効領域３１２において行われてもよい。この場合には、電源制御によって有効領域３１２に含まれることとなる誤りが訂正可能なものか否かが判断され、訂正可能な場合にのみ有効領域３１２において電源制御が行われる。
また、本実施形態によると、制御によってブロック内の有効領域３１２に含まれることとなる誤りが訂正可能なものである場合にのみ有効領域３１２において制御が行われる。つまり、訂正可能なものでないと判断された場合には有効領域３１２において制御がなされない。しかし、一旦訂正可能でないと判断されても、有効領域３１２の後端において、外符号に対応するＲＳ復号によって誤りが訂正されたか否かが実際に判断される。そして、誤りが訂正されたと判断された場合には、訂正ブロック３１１において制御がなされる。このように、訂正可能でないと一旦予測された場合においても、有効領域３１２の後端で実際に誤りが含まれているか否かが測定されることで、必要な制御が確保され得る。
＜変形例＞
以上は、本発明の好適な実施の形態についての説明であるが、本発明は上述の実施の形態に限られるものではなく、課題を解決するための手段に記載された内容の限りにおいて様々な変更が可能なものである。
例えば、上述の実施形態においては、デジタル処理装置１８０が受信する信号としてＯＦＤＭ方式を採用したものが想定されている。しかし、ＯＦＤＭ方式と異なり、単一の搬送波によってデータ値が伝送されるような伝送方式にも本発明が適用され得る。また、ＯＦＤＭ方式にさらにガードインターバルが挿入された信号に本発明が適用されてもよい。例えば、ガードインターバルによって遅延波が除かれた有効な信号領域が取り出された後でブロックインターリーブ等が行われるような構成をデジタル処理装置が有していてもよい。
本発明の一実施形態であるデジタル処理装置の概略構成を示すブロック図である。 図１のデジタル処理装置が受信する受信信号に施されるインターリーブ及びデインターリーブについて説明する図である。 図１のチューナの構成を示すブロック図である。 図１の復調器の構成を示すブロック図である。 図１の制御部が行う制御によって受信信号に含まれることになる誤りを示す図である。 図１の制御部が行う図５とは異なる制御によって受信信号に含まれることになる誤りを示す図である。 図１の制御部が行う図５及び図６とは異なる制御によって受信信号に含まれることになる誤りを示す図である。 図１の制御部が行う制御における一連のステップを示すフローチャートである。 図２の受信信号とは異なる実施形態に係る受信信号を示す図である。 図５〜図７の制御とは異なる実施形態に係る制御部の制御によって受信信号に含まれることになる誤りを示す図である。 図８の制御とは異なる実施形態に係る制御部が行う制御における一連のステップを示すフローチャートの一部である。 図８の制御とは異なる実施形態に係る制御部が行う制御における一連のステップを示す、図１１以外の部分のフローチャートである。
符号の説明
１００ 復調装置
１１０ チューナ
１２０ 復調器
１２６ 誤り訂正部
１３０ 制御部
１８０ デジタル処理装置
３１０ チャンネル領域
３１０ａ、３１０ｂ、３１０ｃ 副チャンネル領域
３１１ 訂正ブロック

Claims (26)

  1. 複数の回路部品群と、
    複数のブロックが連なった受信信号を受信する受信手段と、
    前記複数の回路部品群のうちの少なくともいずれか１つを制御する回路制御手段と、
    前記回路制御手段が前記回路部品群を制御することによって前記受信手段からの受信信号において前記複数のブロックのそれぞれの範囲内に含まれることになった誤りを当該ブロックの範囲内で分散させつつ訂正する第１の誤り訂正手段と、
    前記回路制御手段が前記回路部品群を制御し始めるタイミングを制御する主制御手段と、
    前記回路制御手段が前記回路部品群を制御することによって前記ブロックの範囲内に含まれることになる誤りを前記第１の誤り訂正手段が訂正できるか否かを判断する第１の訂正可否判断手段とを備えており、
    前記主制御手段が、
    前記ブロックの範囲内に含まれることになる誤りを前記第１の誤り訂正手段が訂正できないと前記第１の訂正可否判断手段が判断した場合に、訂正できないと判断された当該ブロックの後端に連なる次の前記ブロックの先端以降のタイミングで前記回路制御手段に前記回路部品群を制御させることを特徴とする記載のデジタル復調装置。
  2. 前記ブロックの範囲内に含まれることになる誤りを前記第１の誤り訂正手段が訂正できると前記第１の訂正可否判断手段が判断した場合に、前記主制御手段が前記回路制御手段に前記回路部品群を当該ブロックの範囲内のタイミングで制御させ始めることを特徴とする請求項１に記載のデジタル復調装置。
  3. 前記回路制御手段が前記回路部品群を制御し終わるタイミングが前記ブロックの後端となるように、前記主制御手段が前記回路制御手段に前記回路部品群を制御させることを特徴とする請求項１又は２に記載のデジタル復調装置。
  4. 前記回路制御手段が前記回路部品群を制御する期間が互いに隣り合う２つの前記ブロックの境界を跨ぐように、前記主制御手段が前記回路制御手段に前記回路部品群を制御させることを特徴とする請求項１又は２に記載のデジタル復調装置。
  5. 前記第１の誤り訂正手段が、
    前記ブロックの範囲内に含まれる誤りを前記ブロックの範囲内に平均的に分散させるように、前記ブロックの範囲内に含まれるデータを前記ブロックの範囲内で並べ替える並べ替え手段と、
    前記並べ替え手段が並べ替えた前記ブロックの範囲内に含まれた誤りを訂正する並べ替え後訂正手段とを備えていることを特徴とする請求項１〜４のいずれか１項に記載のデジタル復調装置。
  6. 前記ブロックの一部が、受信信号に含まれる誤りを訂正するための誤り訂正データを含む訂正ブロックであり、
    前記第１の誤り訂正手段が、前記訂正ブロックに含まれる誤り訂正データに基づいて受信信号に含まれる誤りを訂正することを特徴とする請求項１に記載のデジタル復調装置。
  7. 複数の回路部品群と、
    受信信号に含まれる誤りを訂正するための誤り訂正データを含む訂正ブロックを一部とする複数のブロックが連なった受信信号を受信する受信手段と、
    前記複数の回路部品群のうちの少なくともいずれか１つを制御する回路制御手段と、
    前記回路制御手段が前記回路部品群を制御することによって前記受信手段からの受信信号において前記複数のブロックのそれぞれの範囲内に含まれることになった誤りを当該ブロックの範囲内で分散させつつ、前記訂正ブロックに含まれる誤り訂正データに基づいて訂正する第１の誤り訂正手段と、
    前記回路制御手段が前記回路部品群を制御し始めるタイミングが１つの前記ブロックの範囲内に２つ以上含まれないように前記回路制御手段に前記回路部品群を制御させる主制御手段と、
    前記第１の誤り訂正手段が前記誤り訂正データを使用して誤りを訂正する直前の受信信号において前記ブロックに誤りが含まれているか否かを判断する誤り存否判断手段とを備えており、
    前記主制御手段が、
    前記誤りを訂正する直前の受信信号において前記ブロックに誤りが含まれていないと前記誤り存否判断手段が判断した場合には、当該ブロックにおける前記訂正ブロックの範囲内に前記回路制御手段が前記回路部品群を制御する期間が収まるように、前記回路制御手段に前記回路部品群を制御させることを特徴とするデジタル復調装置。
  8. 前記ブロックが複数の副ブロックの連なりからなり、
    前記ブロックに含まれる前記複数の副ブロックのうちの互いに時間的に離隔した２以上の前記副ブロックからなる複数の副ブロック群のそれぞれに含まれるデータの誤りを訂正するための各データが、当該ブロックにおける前記訂正ブロックの前記誤り訂正データに含まれており、
    前記副ブロック群に誤りが含まれている場合に、前記誤り訂正データのうちの当該副ブロック群に対応するデータに基づいて当該副ブロック群に含まれている誤りを前記誤り訂正手段が訂正することを特徴とする請求項６又は７に記載のデジタル復調装置。
  9. 前記ブロックの後端と当該ブロックにおける前記訂正ブロックの後端とが一致していることを特徴とする請求項８に記載のデジタル復調装置。
  10. 前記第１の誤り訂正手段が前記誤り訂正データを使用して誤りを訂正する直前の受信信号において前記ブロックに誤りが含まれているか否かをチェックするためのチェックデータが受信信号に含まれており、
    前記誤り存否判断手段が、前記第１の誤り訂正手段が前記誤り訂正データを使用して誤りを訂正する直前の受信信号において前記ブロックに誤りが含まれているか否かを前記チェックデータに基づいて判断することを特徴とする請求項７に記載のデジタル復調装置。
  11. 前記第１の誤り訂正手段が前記誤り訂正データを使用して受信信号の誤りを訂正する前に受信信号に含まれた誤りを訂正する第２の誤り訂正手段をさらに備えていることを特徴とする請求項７に記載のデジタル復調装置。
  12. 前記誤り存否判断手段が、前記第２の誤り訂正手段による誤り訂正が可能か否かの判断の結果に基づいて前記第２の誤り訂正手段が誤りを訂正した後の受信信号に誤りが含まれているか否かを判断することを特徴とする請求項１１に記載のデジタル復調装置。
  13. 前記回路制御手段が前記回路部品群を制御することによって前記ブロックにおける前記訂正ブロック以外の範囲内に含まれることになる誤りが前記第１及び第２の誤り訂正手段の両方によって訂正され得るか否かを判断する第２の訂正可否判断手段をさらに備えており、
    前記ブロックにおける前記訂正ブロック以外の範囲内に含まれることになる誤りが前記第１及び第２の誤り訂正手段の両方によって訂正され得ると前記第２の訂正可否判断手段が判断した場合に、前記主制御手段が前記回路制御手段に前記回路部品群を当該ブロックにおける前記訂正ブロック以外の範囲内のタイミングで制御させ始めることを特徴とする請求項１２に記載のデジタル復調装置。
  14. 前記ブロックにおける前記訂正ブロック以外の範囲内に含まれることになる誤りが前記第１及び第２の誤り訂正手段の両方によって訂正され得ないと前記第２の訂正可否判断手段が判断した場合であって、前記第１の誤り訂正手段が誤りを訂正する直前の受信信号において前記ブロックに誤りが含まれていないと前記誤り存否判断手段がさらに判断した場合に、当該ブロックにおける前記訂正ブロックの範囲内に前記回路制御手段が前記回路部品群を制御する期間が収まるように、前記主制御手段が前記回路制御手段に前記回路部品群を制御させることを特徴とする請求項１３に記載のデジタル復調装置。
  15. 複数の回路部品群と、
    複数のブロックが連なる少なくとも１つのチャンネル領域を含む複数のチャンネル領域に区分けされた、前記ブロックが複数連なった受信信号を受信する受信手段と、
    前記複数の回路部品群のうちの少なくともいずれか１つを制御する回路制御手段と、
    前記回路制御手段が前記回路部品群を制御することによって前記受信手段からの受信信号において前記複数のブロックのそれぞれの範囲内に含まれることになった誤りを当該ブロックの範囲内で分散させつつ訂正する第１の誤り訂正手段と、
    前記回路制御手段が前記回路部品群を制御し始めるタイミングが１つの前記ブロックの範囲内に２つ以上含まれないように前記回路制御手段に前記回路部品群を制御させる主制御手段とを備えており、
    前記複数のチャンネル領域のそれぞれが前記受信信号において互いに時間的に離隔された複数の副チャンネル領域からなり、
    前記複数のブロックが連なる前記チャンネル領域において前記副チャンネル領域を占める受信信号の後端より時間的に前で前記回路制御手段が前記回路部品群を制御し終わるように、前記主制御手段が前記回路制御手段に前記回路部品群を制御させることを特徴とするデジタル復調装置。
  16. 前記受信手段が受信信号に選局処理を施す複数の前記回路部品群からなるチューナを含んでおり、
    前記チューナからの受信信号に復調処理を施す複数の前記回路部品群からなる復調器をさらに備えていることを特徴とする請求項１〜１５のいずれか１項に記載のデジタル復調装置。
  17. 前記チューナ又は前記復調器の消費電力が低下するように前記チューナ又は前記復調器を構成する前記回路部品群を前記主制御手段が前記回路制御手段に制御させることを特徴とする請求項１６に記載のデジタル復調装置。
  18. 前記チューナが、前記回路部品群からなるＲＦアンプ、ミキサ、フィルタ、ＩＦアンプ及びＶＣＯ・ＰＬＬを有しており、
    前記主制御手段が前記回路制御手段に制御させる前記回路部品群が、ＲＦアンプ、ミキサ、フィルタ、ＩＦアンプ及びＶＣＯ・ＰＬＬの少なくともいずれか１つを構成する前記回路部品群であることを特徴とする請求項１６又は１７に記載のデジタル復調装置。
  19. 請求項１〜１８のいずれか１項に記載のデジタル復調装置を備えており、
    前記デジタル復調装置が復調した受信信号に基づいて、文字、画像、音声及びデータの少なくともいずれか１つの再現処理を行うことを特徴とするデジタル受信装置。
  20. 複数の回路部品群と、複数のブロックが連なった受信信号を受信する受信手段と、前記複数の回路部品群のうちの少なくともいずれか１つを制御する回路制御手段と、前記回路制御手段が前記回路部品群を制御することによって前記受信手段からの受信信号において前記複数のブロックのそれぞれの範囲内に含まれることになった誤りを当該ブロックの範囲内で分散させつつ訂正する誤り訂正手段とを備えているデジタル復調装置を制御する方法であって、
    前記回路制御手段が前記回路部品群を制御し始めるタイミングを制御する主制御ステップと、
    前記回路制御手段が前記回路部品群を制御することによって前記ブロックの範囲内に含まれることになる誤りを前記誤り訂正手段が訂正できるか否かを判断する訂正可否判断ステップとを備えており、
    前記主制御ステップにおいて、前記ブロックの範囲内に含まれることになる誤りを前記誤り訂正手段が訂正できないと前記訂正可否判断ステップにおいて判断された場合に、訂正できないと判断された当該ブロックの後端に連なる次の前記ブロックの先端以降のタイミングで前記回路制御手段に前記回路部品群を制御させることを特徴とするデジタル復調装置の制御方法。
  21. 複数の回路部品群と、受信信号に含まれる誤りを訂正するための誤り訂正データを含む訂正ブロックを一部とする複数のブロックが連なった受信信号を受信する受信手段と、前記複数の回路部品群のうちの少なくともいずれか１つを制御する回路制御手段と、前記回路制御手段が前記回路部品群を制御することによって前記受信手段からの受信信号において前記複数のブロックのそれぞれの範囲内に含まれることになった誤りを当該ブロックの範囲内で分散させつつ、前記訂正ブロックに含まれる誤り訂正データに基づいて訂正する誤り訂正手段とを備えているデジタル復調装置を制御する方法であって、
    前記回路制御手段が前記回路部品群を制御し始めるタイミングが１つの前記ブロックの範囲内に２つ以上含まれないように前記回路制御手段に前記回路部品群を制御させる主制御ステップと、
    前記誤り訂正手段が前記誤り訂正データを使用して誤りを訂正する直前の受信信号において前記ブロックに誤りが含まれているか否かを判断する誤り存否判断ステップとを備えており、
    前記主制御ステップにおいて、前記誤りを訂正する直前の受信信号において前記ブロックに誤りが含まれていないと前記誤り存否判断ステップにおいて判断された場合には、当該ブロックにおける前記訂正ブロックの範囲内に前記回路制御手段が前記回路部品群を制御する期間が収まるように、前記回路制御手段に前記回路部品群を制御させることを特徴とするデジタル復調装置の制御方法。
  22. 複数の回路部品群と、複数のブロックが連なる少なくとも１つのチャンネル領域を含む複数のチャンネル領域に区分けされた、前記ブロックが複数連なった受信信号を受信する受信手段と、前記複数の回路部品群のうちの少なくともいずれか１つを制御する回路制御手段と、前記回路制御手段が前記回路部品群を制御することによって前記受信手段からの受信信号において前記複数のブロックのそれぞれの範囲内に含まれることになった誤りを当該ブロックの範囲内で分散させつつ訂正する誤り訂正手段とを備えているデジタル復調装置を制御する方法であって、
    前記複数のチャンネル領域のそれぞれが前記受信信号において互いに時間的に離隔された複数の副チャンネル領域からなり、
    前記回路制御手段が前記回路部品群を制御し始めるタイミングが１つの前記ブロックの範囲内に２つ以上含まれないように前記回路制御手段に前記回路部品群を制御させる主制御ステップを備えており、
    前記主制御ステップにおいて、前記複数のブロックが連なる前記チャンネル領域において前記副チャンネル領域を占める受信信号の後端より時間的に前で前記回路制御手段が前記回路部品群を制御し終わるように、前記回路制御手段に前記回路部品群を制御させることを特徴とするデジタル復調装置の制御方法。
  23. 複数の回路部品群と、複数のブロックが連なった受信信号を受信する受信手段と、前記複数の回路部品群のうちの少なくともいずれか１つを制御する回路制御手段と、前記回路制御手段が前記回路部品群を制御することによって前記受信手段からの受信信号において前記複数のブロックのそれぞれの範囲内に含まれることになった誤りを当該ブロックの範囲内で分散させつつ訂正する誤り訂正手段とを備えているデジタル復調装置のためのプログラムであって、
    前記回路制御手段が前記回路部品群を制御し始めるタイミングを制御する主制御手段、及び
    前記回路制御手段が前記回路部品群を制御することによって前記ブロックの範囲内に含まれることになる誤りを前記誤り訂正手段が訂正できるか否かを判断する訂正可否判断手段として、デジタル復調装置を機能させると共に、
    前記主制御手段が、前記ブロックの範囲内に含まれることになる誤りを前記誤り訂正手段が訂正できないと前記訂正可否判断手段が判断した場合に、訂正できないと判断された当該ブロックの後端に連なる次の前記ブロックの先端以降のタイミングで前記回路制御手段に前記回路部品群を制御させるようにデジタル復調装置を機能させることを特徴とするデジタル復調装置用プログラム。
  24. 複数の回路部品群と、受信信号に含まれる誤りを訂正するための誤り訂正データを含む訂正ブロックを一部とする複数のブロックが連なった受信信号を受信する受信手段と、前記複数の回路部品群のうちの少なくともいずれか１つを制御する回路制御手段と、前記回路制御手段が前記回路部品群を制御することによって前記受信手段からの受信信号において前記複数のブロックのそれぞれの範囲内に含まれることになった誤りを当該ブロックの範囲内で分散させつつ、前記訂正ブロックに含まれる誤り訂正データに基づいて訂正する誤り訂正手段とを備えているデジタル復調装置のためのプログラムであって、
    前記回路制御手段が前記回路部品群を制御し始めるタイミングが１つの前記ブロックの範囲内に２つ以上含まれないように前記回路制御手段に前記回路部品群を制御させる主制御手段、及び
    前記誤り訂正手段が前記誤り訂正データを使用して誤りを訂正する直前の受信信号において前記ブロックに誤りが含まれているか否かを判断する誤り存否判断手段として、デジタル復調装置を機能させると共に、
    前記主制御手段が、前記誤りを訂正する直前の受信信号において前記ブロックに誤りが含まれていないと前記誤り存否判断手段が判断した場合には、当該ブロックにおける前記訂正ブロックの範囲内に前記回路制御手段が前記回路部品群を制御する期間が収まるように、前記回路制御手段に前記回路部品群を制御させるようにデジタル復調装置を機能させることを特徴とする記載のデジタル復調装置用プログラム。
  25. 複数の回路部品群と、複数のブロックが連なる少なくとも１つのチャンネル領域を含む複数のチャンネル領域に区分けされた、前記ブロックが複数連なった受信信号を受信する受信手段と、前記複数の回路部品群のうちの少なくともいずれか１つを制御する回路制御手段と、前記回路制御手段が前記回路部品群を制御することによって前記受信手段からの受信信号において前記複数のブロックのそれぞれの範囲内に含まれることになった誤りを当該ブロックの範囲内で分散させつつ訂正する誤り訂正手段とを備えているデジタル復調装置のためのプログラムであって、
    前記複数のチャンネル領域のそれぞれが前記受信信号において互いに時間的に離隔された複数の副チャンネル領域からなり、
    前記回路制御手段が前記回路部品群を制御し始めるタイミングが１つの前記ブロックの範囲内に２つ以上含まれないように前記回路制御手段に前記回路部品群を制御させる主制御手段としてデジタル復調装置を機能させると共に、
    前記複数のブロックが連なる前記チャンネル領域において前記副チャンネル領域を占める受信信号の後端より時間的に前で前記回路制御手段が前記回路部品群を制御し終わるように、前記主制御手段が前記回路制御手段に前記回路部品群を制御させるようにデジタル復調装置を機能させることを特徴とする記載のデジタル復調装置用プログラム。
  26. 請求項２３〜２５のいずれか１項に記載のデジタル復調装置用プログラムが記録されたコンピュータ読み取り可能な記録媒体。
JP2006167050A 2006-06-16 2006-06-16 デジタル復調装置、その制御方法、デジタル復調装置用プログラム、そのプログラムを記録した記録媒体及びデジタル受信装置 Expired - Fee Related JP4724609B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006167050A JP4724609B2 (ja) 2006-06-16 2006-06-16 デジタル復調装置、その制御方法、デジタル復調装置用プログラム、そのプログラムを記録した記録媒体及びデジタル受信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006167050A JP4724609B2 (ja) 2006-06-16 2006-06-16 デジタル復調装置、その制御方法、デジタル復調装置用プログラム、そのプログラムを記録した記録媒体及びデジタル受信装置

Publications (2)

Publication Number Publication Date
JP2007336324A JP2007336324A (ja) 2007-12-27
JP4724609B2 true JP4724609B2 (ja) 2011-07-13

Family

ID=38935359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006167050A Expired - Fee Related JP4724609B2 (ja) 2006-06-16 2006-06-16 デジタル復調装置、その制御方法、デジタル復調装置用プログラム、そのプログラムを記録した記録媒体及びデジタル受信装置

Country Status (1)

Country Link
JP (1) JP4724609B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003087140A (ja) * 2001-09-07 2003-03-20 Mitsubishi Electric Corp デジタル放送受信装置
JP2004320377A (ja) * 2003-04-15 2004-11-11 Synthesis Corp Ｏｆｄｍ受信機及びその制御装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202907A (ja) * 1993-12-29 1995-08-04 Toshiba Corp Ａｔｍネットワークにおける誤り制御装置
EP1634443A2 (en) * 2003-06-16 2006-03-15 Matsushita Electric Industrial Co., Ltd. Digital broadcast receiver
JP4541311B2 (ja) * 2006-03-23 2010-09-08 シャープ株式会社 デジタル復調装置、デジタル受信装置、デジタル復調装置の制御方法、デジタル復調装置の制御プログラム、及び、この制御プログラムを記録した記録媒体

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003087140A (ja) * 2001-09-07 2003-03-20 Mitsubishi Electric Corp デジタル放送受信装置
JP2004320377A (ja) * 2003-04-15 2004-11-11 Synthesis Corp Ｏｆｄｍ受信機及びその制御装置

Also Published As

Publication number Publication date
JP2007336324A (ja) 2007-12-27

Similar Documents

Publication Publication Date Title
JP4245602B2 (ja) デジタル復調装置、デジタル受信装置、デジタル復調装置の制御方法、デジタル復調装置の制御プログラム、及び、この制御プログラムを記録した記録媒体
KR102337651B1 (ko) 송신 장치, 수신 장치 및 그 제어 방법
JP4709738B2 (ja) 受信装置
JP3654185B2 (ja) ディジタル放送受信装置
JP3930525B2 (ja) デジタル復調装置、その制御方法、その制御用プログラム、その制御用プログラムを記録した記録媒体及びデジタル受信装置
JP4198727B2 (ja) チューナ、デジタル復調装置、その制御方法、デジタル復調装置用プログラム、デジタル復調装置用プログラムを記録した記録媒体及びデジタル受信装置
US7796962B2 (en) Digital demodulating apparatus, digital receiver, controlling method of the apparatus, computer program product, and recording medium recording thereon the product
US9674020B2 (en) Transmitting apparatus, receiving apparatus, and controlling methods thereof
JP4476915B2 (ja) デジタル復調装置、その制御方法、デジタル復調装置用プログラム、デジタル復調装置用プログラムを記録した記録媒体及びデジタル受信装置
JP4724609B2 (ja) デジタル復調装置、その制御方法、デジタル復調装置用プログラム、そのプログラムを記録した記録媒体及びデジタル受信装置
JP4593529B2 (ja) デジタル復調装置、その制御方法、デジタル復調装置用プログラム、そのプログラムを記録した記録媒体及びデジタル受信装置
JP3917633B1 (ja) デジタル復調装置、その制御方法、デジタル復調装置用プログラム、デジタル復調装置用プログラムを記録した記録媒体及びデジタル受信装置
JP4541311B2 (ja) デジタル復調装置、デジタル受信装置、デジタル復調装置の制御方法、デジタル復調装置の制御プログラム、及び、この制御プログラムを記録した記録媒体
US20080130455A1 (en) Digital demodulating apparatus and controlling method thereof
JP2010034854A (ja) 復調装置、復調方法、復調プログラム、及びコンピュータ読み取り可能な記録媒体
JP4459878B2 (ja) ガードインターバルを含む信号を復調するチューナ、デジタル復調装置、チューナ制御方法、デジタル復調装置制御方法、チューナ制御用プログラム、デジタル復調装置制御用プログラム及びこれらのプログラムを記録した記録媒体
CN106031063B (zh) 发送设备、接收设备及其控制方法
JP4814926B2 (ja) デジタル受信装置、その制御方法、プログラム、及び、そのプログラムを記録した記録媒体
JP4559351B2 (ja) デジタル受信装置、その制御方法、デジタル受信装置用プログラム、そのプログラムを記録した記録媒体及びデジタル処理装置
JP4579319B2 (ja) デジタル復調装置、その制御方法、プログラム、そのプログラムを記録した記録媒体、及び、デジタル受信装置
JP2007150423A (ja) デジタル復調装置、デジタル受信装置、デジタル復調装置の制御方法、デジタル復調装置の制御プログラム、及び、この制御プログラムを記録した記録媒体
JP2009171356A (ja) 受信装置、受信方法、受信プログラム及びそのプログラムを記録した記録媒体
JP6264207B2 (ja) 受信装置
KR102269078B1 (ko) 송신 장치, 수신 장치 및 그 제어 방법
JP2002112271A (ja) デジタル放送受信装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110405

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110411

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees