KR102337651B1

KR102337651B1 - 송신 장치, 수신 장치 및 그 제어 방법

Info

Publication number: KR102337651B1
Application number: KR1020140091214A
Authority: KR
Inventors: 김민호; 한정일
Original assignee: 삼성전자주식회사
Priority date: 2014-02-13
Filing date: 2014-07-18
Publication date: 2021-12-10
Also published as: US20150229507A1; KR20150095539A; WO2015122668A1; US9258167B2

Abstract

송신 장치가 개시된다. 송신 장치는 시그널링 데이터를 포함하는 프리앰블 심볼을 프레임에 삽입하는 프리앰블 심볼 삽입부, 프리앰블 심볼의 양 끝단에 가드 인터벌(Guard Interval)을 삽입하는 가드 인터벌 삽입부 및 프리앰블 심볼 및 가드 인터벌을 포함하는 프레임을 전송하는 송신부를 포함하며, 양 끝 단에 삽입된 가드 인터벌 중 하나는 PN 시퀀스(Pseudo Random Noise Sequence)를 포함하고, 나머지 하나는 PN 시퀀스 및 시그널링 데이터의 일부 중 하나를 포함한다. 이에 따라, 프리앰블 심볼의 FFT 사이즈와 가드 인터벌 사이즈를 추정하기 위한 별도의 알고리즘이 필요 없고, 가드 인터벌에 삽입된 PN 시퀀스에 의해 로버스트한 signal detection 및 synchronization이 가능하며, 멀티 패스(multipath) 채널 환경에서 생성되는 간섭을 보상하기가 수월해지게 된다.

Description

송신 장치, 수신 장치 및 그 제어 방법{TRANSMITTING APPARATUS AND RECEIVING APPARATUS AND CONTROLLING METHOD THEREOF}

본 발명은 송신 장치, 수신 장치 및 그 제어 방법에 관한 것으로, 더욱 상세하게는 OFDM 방식을 사용하는 송신 장치, 수신 장치 및 그 제어 방법에 관한 것이다.

최근 방송 통신 서비스는 다기능, 광대역 고품질화되고 있다. 특히 전자 기술의 발전에 따라 고화질 디지털 TV, 고사양의 스마트 폰 등과 같은 휴대 방송 기기의 보급이 늘어나고 있으며, 이에 따라 방송 서비스에 대해 다양한 수신 방식, 다양한 서비스 지원에 대한 요구가 증대되고 있다.

이러한 요구에 따라, 하나의 예로서, DVB-T2(Digital Video Broadcasting the Second Generation Terrestrial)와 같은 방송 통신 규격이 개발되었다. DVB-T2(Digital Video Broadcasting the Second Generation Terrestrial)는 현재 유럽을 포함한 전세계의 35여개 이상의 국가에서 표준으로 채택하여 서비스가 시작중인 DVB-T의 성능을 개선시킨 2세대 유럽 지상파 디지털 방송 표준으로서, DVB-T2는 LDPC(Low Density Parity Check) 부호와 256QAM 변조 방식 등과 같은 최신 기술들을 적용하여 전송 용량의 증대 및 높은 대역폭 효율을 실현하였으며, 이에 따라 HDTV와 같은 고품질의 다양한 서비스를 한정된 대역에서 제공할 수 있는 장점을 갖고 있다.

한편, DVB-T2에서 사용되는 T2 프레임은 시그널링 데이터를 포함하는 하나의 P1 심볼과 복수의 P2 심볼을 사용하여 다량의 시그널링 데이터가 모든 심볼마다 중복적으로 삽입되는 문제점을 해결하였다.

그러나, P1 심볼에 의해 signal detection이 성공적으로 수행되더라도 P2 심볼을 디코딩하기 위한 정보 중 하나인 GI 사이즈는 여전히 알 수 없으며, 따라서 GI 사이즈를 추정하기 위한 별도의 알고리즘이 필요하다는 문제점이 있다.

이에 따라, 다량의 시그널링 데이터를 포함하면서 동시에 로버스트(robust)한 synchronization 동작 및 채널 추정이 가능한 프리앰블 심볼의 구조를 새롭게 정의할 필요성이 대두되었다.

본 발명은 상술한 필요성에 따라 안출된 것으로, 본 발명의 목적은 프리앰블 심볼의 양 끝단에 기 설정된 시퀀스를 포함하는 가드 인터벌을 삽입하여 전송하고 수신하는 송신 장치, 수신 장치 및 그 제어 방법을 제공함에 있다.

이상과 같은 목적을 달성하기 위한 실시 예에 따르면, 송신 장치는 시그널링 데이터를 포함하는 프리앰블 심볼을 프레임에 삽입하는 프리앰블 심볼 삽입부, 상기 프리앰블 심볼의 양 끝단에 가드 인터벌(Guard Interval)을 삽입하는 가드 인터벌 삽입부 및 상기 프리앰블 심볼 및 가드 인터벌을 포함하는 프레임을 전송하는 송신부를 포함하며, 상기 양 끝 단에 삽입된 가드 인터벌 중 하나는 PN 시퀀스(Pseudo Random Noise Sequence)를 포함하고, 나머지 하나는 PN 시퀀스 및 상기 시그널링 데이터의 일부 중 하나를 포함한다.

여기서, 상기 양 끝 단에 삽입된 가드 인터벌 중 전단에 삽입된 가드 인터벌은 PN 시퀀스(Pseudo Random Noise Sequence)를 포함하고, 후단에 삽입된 가드 인터벌은 PN 시퀀스 및 상기 시그널링 데이터의 일부 중 하나를 포함한다.

또한, 상기 가드 인터벌 삽입부는, 상기 프리앰블 심볼의 사이즈와 동일한 사이즈의 PN 시퀀스를 생성하고 상기 생성된 PN 시퀀스 중 일부 구간을 상기 양 끝 단에 삽입된 가드 인터벌에 각각 삽입하거나, 상기 생성된 PN 시퀀스 중 서로 다른 일부 구간을 상기 양 끝 단에 삽입된 가드 인터벌에 각각 삽입한다.

또한, 상기 가드 인터벌 삽입부는, 상기 프리앰블 심볼 내에 기 설정된 크기의 PN 시퀀스를 삽입한다.

또한, 상기 가드 인터벌 삽입부는, 상기 프리앰블 심볼의 사이즈와 동일한 사이즈의 PN 시퀀스를 생성하고, 상기 생성된 PN 시퀀스를 상기 기 설정된 크기로 스케일 다운하여 상기 프리앰블 심볼 내에 삽입한다.

그리고, 상기 프리앰블 심볼의 사이즈는 8K 이며, 상기 양 끝 단에 삽입된 가드 인터벌에 포함된 PN 시퀀스의 사이즈는 3648 샘플(sample)이다.

본 발명의 일 실시 예에 따른 수신 장치는 데이터 심볼, 시그널링 데이터를 포함하는 프리앰블 심볼 및 상기 프리앰블 심볼의 양 끝단에 삽입된 가드 인터벌을 포함하며, 상기 프리앰블 심볼의 양 끝 단에 삽입된 가드 인터벌 중 하나는 PN 시퀀스(Pseudo Random Noise Sequence)를 포함하고, 나머지 하나는 PN 시퀀스 및 상기 시그널링 데이터의 일부 중 하나를 포함하는 프레임을 수신하는 수신부, 상기 가드 인터벌에 포함된 적어도 하나의 PN 시퀀스에 기초하여 상기 프리앰블 심볼을 보상하고 동기화를 수행하는 동기화부, 상기 보상된 프리앰블 심볼에 기초하여 채널 추정을 수행하는 채널 추정부, 상기 가드 인터벌에 포함된 시그널링 데이터의 일부 및 상기 PN 시퀀스 중 적어도 하나에 기초하여 ICI/ISI(Inter Carrier Interferense/Inter Symbol Interferense)를 보상하는 보상부 및 상기 채널 추정부 및 상기 보상부의 출력으로부터 상기 시그널링 데이터를 검출하고, 상기 검출된 시그널링 데이터에 기초하여 상기 프레임에 포함된 상기 데이터 심볼을 처리하는 신호 처리부를 포함한다.

여기서, 상기 동기화부는, 상기 적어도 하나의 PN 시퀀스에 기초하여 주파수 오프셋 및 샘플링(sampling) 오프셋을 측정하고, 상기 측정된 주파수 오프셋 및 샘플링 오프셋에 기초하여 상기 프리앰블 심볼을 보상하고 동기화를 수행한다.

또한, 상기 양 끝 단에 삽입된 가드 인터벌 중 전단에 삽입된 가드 인터벌은 PN 시퀀스(Pseudo Random Noise Sequence)를 포함하고, 후단에 삽입된 가드 인터벌은 PN 시퀀스 및 상기 시그널링 데이터의 일부 중 하나를 포함한다.

여기서, 상기 보상부는, 상기 양 끝 단에 삽입된 가드 인터벌이 모두 PN 시퀀스를 포함하는 경우, 간섭 신호로 작용하는 상기 PN 시퀀스를 제거하고, 상기 프리앰블 심볼을 구성하는 시그널링 데이터의 일부를 이용하여 ICI/ISI를 보상한다.

또한, 상기 프리앰블 심볼의 사이즈는 8K 이며, 상기 양 끝 단에 삽입된 가드 인터벌에 포함된 PN 시퀀스의 사이즈는 3648 샘플(sample)이다.

한편, 본 발명의 일 실시 예에 따른 송신 장치의 제어 방법은 시그널링 데이터를 포함하는 프리앰블 심볼을 프레임에 삽입하는 단계, 상기 프리앰블 심볼의 양 끝단에 가드 인터벌(Guard Intervla)을 삽입하는 단계 및 상기 프리앰블 심볼 및 가드 인터벌을 포함하는 프레임을 전송하는 단계를 포함하며, 상기 양 끝단에 삽입된 가드 인터벌 중 하나는 PN 시퀀스(Pseudo Random Noise Sequence)를 포함하고, 나머지 하나는 PN 시퀀스 및 상기 시그널링 데이터의 일부 중 하나를 포함한다.

또한, 상기 가드 인터벌을 삽입하는 단계는, 상기 프리앰블 심볼의 사이즈와 동일한 사이즈의 PN 시퀀스를 생성하고 상기 생성된 PN 시퀀스 중 일부 구간을 상기 양 끝단에 삽입된 가드 인터벌에 각각 삽입하거나, 상기 생성된 PN 시퀀스 중 서로 다른 일부 구간을 상기 양 끝단에 삽입된 가드 인터벌에 각각 삽입한다.

또한, 본 발명의 일 실시 예에 따른 송신 장치의 제어 방법은 상기 프리앰블 심볼 내에 기 설정된 크기의 PN 시퀀스를 삽입하는 단계를 더 포함한다.

여기서, 상기 기 설정된 크기의 PN 시퀀스를 삽입하는 단계는, 상기 프리앰블 심볼의 사이즈와 동일한 사이즈의 PN 시퀀스를 생성하고, 상기 생성된 PN 시퀀스를 상기 기 설정된 크기로 스케일 다운하여 상기 프리앰블 심볼 내에 삽입한다.

한편, 본 발명의 일 실시 예에 따른 수신 장치의 제어 방법은 데이터 심볼, 시그널링 데이터를 포함하는 프리앰블 심볼 및 상기 프리앰블 심볼의 양 끝단에 삽입된 가드 인터벌을 포함하며, 상기 프리앰블 심볼의 양 끝단에 삽입된 가드 인터벌 중 하나는 PN 시퀀스(Pseudo Random Noise Sequence)를 포함하고, 나머지 하나는 PN 시퀀스 및 상기 시그널링 데이터의 일부 중 하나를 포함하는 프레임을 수신하는 단계, 상기 가드 인터벌에 포함된 적어도 하나의 PN 시퀀스에 기초하여 상기 프리앰블 심볼을 보상하고 동기화를 수행하는 단계, 상기 보상된 프리앰블 심볼에 기초하여 채널 추정을 수행하는 단계, 상기 가드 인터벌에 포함된 시그널링 데이터의 일부 및 상기 PN 시퀀스 중 적어도 하나에 기초하여 ICI/ISI(Inter Carrier Interferense/Inter Symbol Interferense)를 보상하는 단계 및 상기 채널 추정 및 ICI/ISI 보상이 수행된 프리앰블 심볼로부터 상기 시그널링 데이터를 검출하고, 상기 검출된 시그널링 데이터에 기초하여 상기 프레임에 포함된 상기 데이터 심볼을 처리하는 단계를 포함한다.

여기서, 상기 동기화를 수행하는 단계는, 상기 적어도 하나의 PN 시퀀스에 기초하여 주파수 오프셋 및 샘플링(sampling) 오프셋을 측정하고, 상기 측정된 주파수 오프셋 및 샘플링 오프셋이 기초하여 상기 프리앰블 심볼을 보상하고 동기화를 수행한다.

또한, 상기 양 끝단에 삽입된 가드 인터벌 중 전단에 삽입된 가드 인터벌은 PN 시퀀스(Pseudo Random Noise Sequence)를 포함하고, 후단에 삽입된 가드 인터벌은 PN 시퀀스 및 상기 시그널링 데이터의 일부 중 하나를 포함한다.

이상과 같이 본 발명의 다양한 실시 예에 따르면, 프리앰블 심볼의 FFT 사이즈와 가드 인터벌 사이즈를 추정하기 위한 별도의 알고리즘이 필요 없고, 가드 인터벌에 삽입된 PN 시퀀스에 의해 로버스트한 signal detection 및 synchronization이 가능하며, 멀티 패스(multipath) 채널 환경에서 생성되는 간섭을 보상하기가 수월해지게 된다.

도 1은 본 발명의 일 실시 예에 다른 송신 장치의 구성을 나타낸 블럭도이다.
도 2는 본 발명의 일 실시 예에 따른 ATSC 3.0 시스템의 구성을 나타낸 블럭도이다.
도 3은 본 발명의 일 실시 예에 따른 ATSC 3.0 시스템에서 사용되는 시그널링 생성부의 구성을 나타낸 블럭도이다.
도 4는 본 발명의 기반이 되는 DVB-T2의 구성을 설명하기 위한 블럭도이다.
도 5는 본 발명의 일 실시 예에 따른 시그널링 정보를 생성하는 구성을 설명하기 위한 블럭도이다.
도 6은 본 발명의 일 실시 예에 따른 OFDM Waveform Generator(240)의 상세한 구성을 나타낸 블럭도이다.
도 7은 본 발명의 일 실시 예에 따른 프리앰블 심볼의 구조를 나타낸 도면이다.
도 8 내지 도 10은 본 발명의 일 실시 예에 따른 프리앰블 심볼 및 가드 인터벌을 설명하기 위한 도면이다.
도 11은 본 발명의 다른 실시 예에 따른 프리앰블 심볼의 구조를 도시한 도면이다.
도 12 및 도 13은 본 발명의 일 실시 예에 따른 PN 시퀀스 삽입 방식을 설명하기 위한 도면이다.
도 14 및 도 15는 본 발명의 일 실시 예에 따른 프리앰블 심볼의 생성 과정을 자세히 설명하기 위한 도면이다.
도 16은 본 발명의 일 실시 예에 따른 수신 장치의 구성을 나타낸 블럭도이다.
도 17은 본 발명의 일 실시 예에 따른 수신 장치의 상세한 구성을 나타낸 블럭도이다.
도 18 및 도 19는 본 발명의 일 실시 예에 따른 ICI/ISI를 보상하는 방법에 관한 도면이다.
도 20은 본 발명의 다른 실시 예에 따른 수신 장치의 구성을 나타낸 블럭도이다.
도 21은 본 발명의 일 실시 예에 따른 신호 처리부를 구체적으로 설명하기 위한 블럭도이다.
도 22는 본 발명의 일 실시 예에 따른 시그널링 처리부의 상세한 구성을 나타낸 블럭도이다.
도 23은 본 발명의 일 실시 예에 따른 송신 장치의 제어 방법을 설명하기 위한 흐름도이다.
도 24는 본 발명의 일 실시 예에 따른 수신 장치의 제어 방법을 설명하기 위한 흐름도이다.

이하 본 발명의 다양한 실시 예를 첨부된 도면을 참조하여 상세히 설명한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸치 내용을 토대로 내려져야 할 것이다.

도 1은 본 발명의 일 실시 예에 다른 송신 장치의 구성을 나타낸 블럭도이다.

도 1에 따르면, 송신 장치(100)는 프리앰블 심볼 삽입부(110), 가드 인터벌 삽입부(120) 및 송신부(130)를 포함한다.

프리앰블 심볼 삽입부(110)는 시그널링 데이터를 포함하는 프리앰블 심볼을 프레임에 삽입한다. 여기서, 시그널링 데이터는 데이터 심볼을 디코딩하는데 필요한 파라미터 등을 포함하며, 이에 대한 자세한 설명은 후술하기로 한다. 또한, 프리앰블 심볼 삽입부(110)가 프리앰블 심볼을 프레임에 삽입하기 전에 ATSC 3.0 시스템을 구성하는 스트럭쳐부(미도시)에서 프레임이 생성되는데, 이에 대한 자세한 설명도 후술하기로 한다.

가드 인터벌 삽입부(120)는 프리앰블 심볼의 양 끝단에 가드 인터벌(Guard Interval)을 삽입한다. 여기서, 가드 인터벌은 인접한 신호 또는 심볼 간의 간섭을 방지하기 위하여 삽입되는 구간을 의미하며 보통 FFT 모드가 8K, 16K, 32K인 경우에 따라 각 모드 별로 가드 인터벌의 사이즈가 달라질 수 있다. 다만, 본 발명의 일 실시 예에 따른 프리앰블 심볼의 사이즈는 기 설정된 값으로 고정될 수 있으며, 이에 따라 가드 인터벌 삽입부(120)는 고정된 사이즈의 가드 인터벌을 프리앰블 심볼의 양 끝단에 삽입할 수 있다.

또한, 프리앰블 심볼의 양 끝단에 삽입된 가드 인터벌 중 하나는 PN(Pseudo Random Noise Sequence)를 포함하고, 나머지 하나는 PN 시퀀스 및 프리앰블 심볼에 포함된 시그널링 데이터의 일부 중 하나를 포함할 수 있다.

즉, 프리앰블 심볼의 양 끝단에 삽입되는 가드 인터벌 각각은 모두 PN 시퀀스를 포함할 수도 있고, 프리앰블 심볼의 양 끝단에 삽입되는 가드 인터벌 중 하나는 PN 시퀀스를 포함하고, 나머지 하나는 프리앰블 심볼에 포함된 시그널링 데이터의 일부 중 하나를 포함할 수도 있다.

송신부(130)는 프리앰블 심볼 및 가드 인터벌을 포함하는 프레임을 전송한다. 상술한, 프리앰블 심볼 삽입부(110), 가드 인터벌 삽입부(120) 및 송신부(130)는 ATSC 3.0 시스템의 스트럭쳐부(미도시) 및 OFDM Waveform Generator(미도시)에 포함될 수 있으며, 이에 따라 ATSC 3.0 시스템에 대해 전반적으로 설명하기로 한다.

도 2는 본 발명의 일 실시 예에 따른 ATSC 3.0 시스템의 구성을 나타낸 블럭도이다.

도 2에 따르면, ATSC 3.0 시스템(200)은 인풋 프로세서부(210), BICM(Bit Interleaved and Coded Modulation)부(220), 스트럭쳐부(230) 및 송신부(240)를 포함한다.

인풋 프로세서부(210)는 복수의 입력 스트림을 복수의 베이스 밴드 프레임으로 분할한다. 구체적으로, 인풋 프로세서부(210)는 복수의 베이스 밴드 프레임으로 분할되는 적어도 하나의 PLP(Physical Layer Pipes)를 출력한다. 일 실시 예로서, DVB-T2 시스템은 하나의 방송 채널에 각각 서로 다른 변조 방식, 채널 부호화율, 시간 및 셀 인터리빙 길이 등을 가지는 다양한 방송 서비스 제공이 가능하도록 하는 PLP 개념을 적용한다.

여기서, PLP는 독립적으로 처리되는 신호 경로를 뜻한다. 즉, 각각의 서비스(예를 들면, 비디오, 확장 비디오, 오디오, 데이터 스트림 등)는 다수의 RF 채널을 통해 송수신될 수 있는데, PLP는 이러한 서비스가 전송되는 경로 또는 그 경로를 통해서 전송되는 스트림이다. 또한, PLP는 다수의 RF 채널들 상에서 시간적인 간격을 가지고 분포하는 슬롯들에 위치할 수도 있고, 하나의 RF 채널 상에 시간적이 간격을 가지고 분포할 수도 있다. 즉, 하나의 PLP는 하나의 RF 채널 또는 다수의 RF 채널들 상에 시간적인 간격을 가지고 분포되어 전송될 수 있다.

PLP 구조는 하나의 PLP를 제공하는 Input mode A와 다수의 PLP를 제공하는 Input mode B로 구성되며, 특히 Input mode B를 지원할 경우 강인한 특정 서비스 제공을 할 수 있을 뿐만 아니라, 하나의 스트림을 분산 전송시킴으로써 시간 인터리빙 길이를 증가시켜 시간 다이버시티(Time Diversity) 이득을 얻을 수 있다. 또한, 특정 스트림만을 수신할 경우 나머지 시간 동안에는 수신기 전원을 off함으로써 저전력으로 사용할 수 있어 휴대 및 이동방송서비스 제공에 적합하다.

여기서, 시간 다이버시티는 이동 통신 전송로에서 전송 품질의 열화를 줄이기 위해 송신 측에서 일정 시간 간격을 두고 동일 신호를 여러 번 송신하면 수신 측에서 이들 수신 신호를 다시 합성하여 양호한 전송 품질을 얻도록 하는 기술이다.

또한, 복수의 PLP에 공통적으로 전송될 수 있는 정보를 하나의 PLP에 포함시켜 전송함으로써 전송 효율을 높일 수 있는데, PLP0가 이러한 역할을 하며, 이러한 PLP를 커먼 PLP(common PLP)라 하고, PLP0를 제외한 나머지 PLP들은 데이터 전송을 위해서 사용될 수 있으며 이러한 PLP를 데이터 PLP라고 한다.

이와 같은 PLP를 사용하게 되면, 가정의 HDTV 프로그램 수신뿐만 아니라 휴대 및 이동 중에도 SDTV 프로그램을 제공할 수 있다. 또한 방송국이나 방송 컨텐츠 제공자를 통해 시청자에게 다양한 방송 서비스 제공뿐만 아니라 시청이 어려운 난시청 지역에서도 방송 수신이 가능한 차별화된 서비스 제공을 할 수 있다.

즉, 인풋 프로세서부(210)는 전송할 데이터를 적어도 하나의 신호 처리 경로에 각각 매핑시켜 프레임을 생성하고, 각 경로 별로 신호 처리가 수행되게 된다. 예를 들어, 신호 처리는 입력 신호 동기화(Input Stream Synchronization), 딜레이 보상(Delay Compensation), 널 패킷 제거(Null packet deletion), CRC 인코딩(CRC Encoding), 헤더 삽입(Header Insertion), 부호화(Coding), 인터리빙(Interleaving), 변조(Modulation) 중 적어도 하나의 과정을 포함할 수 있다. 각 경로 별로 신호 처리된 프레임들은 시그널링 정보와 함께 하나의 전송 프레임으로 생성되고, 생성된 전송 프레임은 수신 장치(미도시)로 전송된다.

BICM(Bit Interleaved and Coded Modulation)부(220)는 복수의 베이스 밴드 프레임 각각을 순방향 에러 코딩(Forward Error Coding)하고 성상도 매핑 및 인터리빙을 수행하여 출력한다.

구체적으로, 랜덤화된(randomized) 복수의 베이스 밴드 프레임이 BICM부(220)로 입력되면, 복수의 베이스 밴드 프레임들은 BCH 코드로 인코딩된 후 LDPC 코드로 인코딩된다. 그리고, 인코딩된 복수의 베이스 밴드 프레임들은 비트 인터리버에 의해 인터리빙된 후 인터리빙된 비트들을 QPSK, 16-QPSK 또는 더 높은 QAM 성상도 사이즈에 따라 성상도 심볼에 매핑된다. 이렇게 생성된 복수의 프레임들을 FEC 프레임이라고 한다. 이후, FEC 프레임은 타임 인터리빙된다.

스트럭쳐부(230)는 BICM부(220)로부터 출력되는 복수의 베이스 밴드 프레임에 시그널링 데이터를 부가하여 OFDM 심볼을 생성한다.

구체적으로, 스트럭쳐부(230)는 타임 인터리빙된 프레임을 데이터 셀의 스트림으로 스케쥴링한다. 이후, 데이터 셀들은 주파수 축 상에서 인터리빙된다. 이렇게 주파수 축 상에서 인터리빙된 데이터 셀로부터 ATSC 3.0프레임이 생성된다. 이후, L1 시그널링이라 불리는 Physical layer signaling 이 각각의 ATSC 3.0 프레임의 시작 지점에 8K 사이즈의 프리앰블 심볼로 삽입된다. 이러한 L1 시그널링은 각 프레임의 빠른 동기화를 위하여 사용된다.

여기서, 본 발명의 일 실시 예에 따른 프리앰블 심볼 삽입부(110)는 상술한 스트럭쳐부(230)에 포함될 수 있으며, 프리앰블 심볼에 포함되는 시그널링 데이터가 L1 시그널링이 될 수 있다.

그리고, 프리앰블 심볼 삽입부(110)은 L1 시그널링 데이터를 포함하는 프리앰블 심볼을 스트럭쳐부(230)에서 생성된 ATSC 3.0프레임의 시작 지점에 삽입할 수 있다.

이후, OFDM Waveform Generator(240)는 프리앰블 심볼이 삽입된 ATSC 3.0 프레임을 IFFT(Inverse FFT)연산을 수행하여 시간 축 상의 신호로 변환한다. 그리고, OFDM Waveform Generator(240)는 심볼들 간에 간섭을 피하기 위하여 가드 인터벌(Guard Interval)을 각 심볼에 삽입하고, 시간 축 상의 신호에 대해 Digital to Analog 컨버젼을 수행하여 베이스 밴드 아날로그 신호를 생성하며, 이를 전송한다.

특히, OFDM Waveform Generator(240)는 일반적으로 FFT 사이즈 및 가드 인터벌 구간(Guard Interval Fraction)에 기초하여, 복수의 파일럿 패턴 중 적어도 하나를 선택하고, 선택된 파일럿 패턴에 따라 OFDM 심볼에 파일럿을 삽입하며, 파일럿이 삽입된 OFDM 심볼을 포함하는 스트림을 전송한다.

또한, OFDM Waveform Generator(240)는 ATSC 3.0 프레임에 데이터 셀들과 함께 연속 파일럿 및 분산 파일럿을 삽입한다. 이에 따라, 수신 장치(미도시)는 파일럿을 사용하여 채널 추정을 수행할 수 있고, 주파수 오프셋을 보정할 수 있다. PAPR 저감을 위한 예약톤은 선택적으로 삽입될 수 있다.

구체적으로, ATSC 3.0에 삽입된 다양한 셀들은 수신 장치도 알고 있는 기준 정보들로 변조된다. 이러한 셀들에 의해 전송되는 정보는 분산, 연속, 에지(edge), 프레임 스타트(frame-start) 또는 프레임 클로징(frame-closing) 파일럿의 형태를 갖는다.

여기서, 본 발명의 일 실시 예에 따른 가드 인터벌 삽입부(120) 및 송신부(130)는 상술한 OFDM Waveform Generator(240)에 포함될 수 있다. 다만, 본 발명의 일 실시 예에 따른 가드 인터벌 삽입부(120)는 기 설정된 사이즈를 갖는 프리앰블 심볼에 따라 고정된 사이즈의 가드 인터벌을 프리앰블 심볼의 양 끝단에 삽입할 수 있다.

또한, 가드 인터벌 삽입부(120)에 의해 프리앰블 심볼의 양 끝단에 삽입되는 가드 인터벌 중 적어도 하나는 PN 시퀀스를 포함하므로, 채널 추정을 위한 별도의 파일럿 신호가 프리앰블 심볼에 삽입될 필요가 없다.

여기서, PN(Pseudo Random Noise Sequence) 시퀀스는 랜덤 잡음과 유사한 특성을 보이면서도 일정한 규칙을 갖는 시퀀스를 말하며, 스펙트럼 확산 방식의 이동 통신에 많이 사용된다. 이러한 PN 시퀀스는 PN 발생기에서 긴 사이즈의 시퀀스를 쉽게 발생시킬 수 있어야 하고, 이동 통신 단말기 입장에서는 초기 동기(synchronization)를 신속히 수행할 수 있어야 한다.

즉, PN 시퀀스는 식별자로 사용될 수 있는 특징을 가지고 있으며, 이에 따라, PN 시퀀스가 프리앰블 심볼의 양 끝단에 존재하는 가드 인터벌에 삽입되면, 수신 장치(미도시)는 프리앰블 심볼을 검출하고, 검출된 프리앰블 심볼의 동기화 및 채널 추정을 수행하는데 PN 시퀀스를 사용할 수 있게 되며, 이에 따라 채널 추정을 위한 별도의 파일럿 신호가 프리앰블 심볼에 삽입될 필요가 없게 된다.

또한, 프리앰블 심볼에 파일럿 신호가 삽입되지 않게 되면, 시그널링 데이터를 저장할 수 있는 영역이 더욱 증가할 수 있다. 예를 들어, Dx=3의 간격으로 삽입되는 파일럿 신호를 포함하는 DVB-T2의 P2 심볼에 비하여 시그널링 데이터를 저장할 수 있는 영역이 최대 30프로 증가할 수 있다.

이에 따라, 가드 인터벌 삽입부(120)는 PN 시퀀스를 포함하는 가드 인터벌을 프리앰블 심볼의 양 끝단 중 적어도 하나에 삽입함으로써, 데이터 전송 효율이 증가할 수 있다.

도 3은 본 발명의 일 실시 예에 따른 ATSC 3.0 시스템에서 사용되는 시그널링 생성부의 구성을 나타낸 블럭도이다.

도 3을 참조하면, 시그널링 생성부(300)는 Signaling Generation부(310), Signaling BICM부(320), Frequency Interleaver부(330) 및 Preamble Generation부(340)를 포함한다.

Signaling Generation부(310)는 수신 장치(미도시)가 데이터 심볼 영역에 포함된 다양한 종류의 PLP들을 디코딩하기 위하여 필요한 모든 시그널링 데이터를 생성한다. 또한, Signaling Generation부(310)는 EWS(Emergency Warning System)에 관한 데이터를 시그널링 데이터에 삽입할 수 있다. 그리고, 수신 장치(미도시)는 간단히 프리앰블 심볼만을 처리하여 EWS에 관한 데이터를 검출할 수 있다.

Signaling BICM부(320) 및 Frequency Interleaver부(330)는 생성된 시그널링 데이터를 비트 단위로 인터리빙하고, 주파수 단위로 인터리빙하며, Preamble Generation부(340)는 인터리빙된 시그널링 데이터를 포함하는 프리앰블 심볼을 생성하여 출력한다.

도 4는 본 발명의 기반이 되는 DVB-T2의 구성을 설명하기 위한 블럭도이다.

도 4에 따르면, DVB-T2 송신 시스템(1000)은 입력 프로세서(1100), BICM 인코더(1200), 프레임 빌더(1300) 및 모듈레이터(1400)를 포함할 수 있다.

이러한 DVB-T2 송신 시스템(1000)은 유럽 디지털 방송 표준의 하나인 DVB-T2에서 정의된 내용과 동일하다는 점에서 각 구성에 대해서 개략적으로 설명하도록 한다. 구체적인 내용은 "Digital Video Broadcasting (DVB); Frame structure channel coding and modulation for a second generation digital terrestrial television broadcasting system (DVB-T2)"를 참조하길 바란다.

입력 프로세서(1100)는 서비스될 데이터에 대한 입력 스트림으로부터 BBFRAME(Baseband Frame)을 생성한다. 여기에서, 입력 스트림은 MPEG-2 TS(Transport Stream), GS(Generic Stream) 등이 될 수 있다.

BICM 인코더(1200)는 서비스될 데이터가 전송될 영역(Fixed PHY Frame 또는 Mobile PHY Frame)에 따라 FEC 코딩 레이트와 성상도 차수(constellation order)를 결정하여 부호화를 수행한다. 서비스될 데이터에 대한 시그널링 정보는 구현에 따라 별도의 BICM 인코더(미도시)를 통하여 부호화 되거나 상기 BICM 인코더(1200)를 서비스될 데이터와 공유하여 부호화될 수 있다.

프레임 빌더(1300) 및 모듈레이터(1400)는 시그널링 영역을 위한 OFDM 파라미터와 서비스될 데이터가 전송될 영역에 대한 OFDM 파라미터를 결정하여 프레임을 구성하고, 싱크 영역을 추가하여 프레임을 생성한다. 그리고, 생성된 프레임을 RF 신호로 변조하기 위한 변조를 수행하고, RF 신호를 수신기로 전송하게 된다.

도 2에서 설명한 ATSC 3.0 시스템을 구성하는 인풋 프로세서부(210), BICM(220)부, 스트럭쳐부(230) 및 OFDM Waveform Generator(240)은 도 4의 입력 프로세서(1100), BICM 인코더(1200), 프레임 빌더(1300) 및 모듈레이터(1400)에 대응될 수 있으며, 마찬가지로 도 1에서 설명한 프리앰블 심볼 삽입부(110)에서 수행되는 동작은 프레임 빌더(1300)에서 수행될 수 있고, 가드 인터벌 삽입부(120) 및 송신부(130)에서 수행되는 동작은 모듈레이터(1400)에서 수행될 수 있다.

한편, 도 5는 본 발명의 일 실시 예에 따른 시그널링 정보를 생성하는 구성을 설명하기 위한 블럭도이다.

구체적으로, 도 5는 도 4의 DVB-T2 시스템에서 사용되는 L1 시그널링 정보를 생성하는 구성에 관한 것이지만, 이러한 L1 시그널링 정보를 생성하는 과정은 본 발명의 일 실시 예에 따른 ATSC 3.0 시스템에서 사용되는 시그널링 생성부(300)의 처리 과정에 동일하게 적용될 수 있다.

도 5를 참조하면, 입력 프로세서(1100) 및 BICM 인코더(1200)가 도시되어 있다. 입력 프로세서(1100)는 스케쥴러(1110)를 포함할 수 있다. BICM 인코더(1200)는 L1 시그널링 제너레이터(1210), FEC 인코더(1220-1, 1220-2), 비트 인터리버(1230-2), 디먹스(1240-2), 성상도 매퍼(1250-1, 1250-2)를 포함할 수 있다. 또한, BICM 인코더(1200)는 타임 인터리버(미도시)를 더 포함할 수 있다. 그리고, L1 시그널링 제너레이터(1210)는 입력 프로세서(1100)에 포함될 수도 있다.

n개의 서비스 데이터들은 각각 PLP0 내지 PLPn에 매핑된다. 스케쥴러(1110)는 여러 개의 PLP를 T2의 물리 계층에 매핑하기 위해 각 PLP 별로 위치, 변조 및 코드 레이트들을 결정한다. 즉, 스케쥴러(1110)는 L1 시그널링을 생성한다. 경우에 따라, 스케쥴러(1110)는 현재 프레임의 L1 포스트 시그널링 중 다이내믹 정보를 프레임 빌더(1300)로 출력할 수 있다. 또한, 스케쥴러(1110)는 L1 시그널링을 BICM 인코더(1200)로 전송할 수 있다. L1 시그널링은 L1 프리 시그널링(L1-pre signalling)과 L1 포스트 시그널링(L1-post signalling)을 포함한다.

L1 시그널링 제너레이터(1210)는 L1 프리 시그널링과 L1 포스트 시그널링을 구별하여 출력한다. FEC 인코더(1220-1, 1220-2)들은 L1 프리 시그널링과 L1 포스트 시그널링에 대해 각각 쇼트닝과 펑쳐링을 포함하는 FEC 인코딩을 수행한다. 비트 인터리버(1230-2)는 인코딩된 L1 포스트 시그널링에 대해 비트 단위로 인터리빙을 수행한다. 디먹스(1240-2)는 셀을 구성하는 비트들의 순서를 조절하여 비트의 강인성(robustness)을 제어하고, 비트들을 포함하는 셀을 출력한다. 두 개의 성상도 매퍼(1250-1, 1250-2)들은 각각 L1 프리 시그널링과 L1 포스트 시그널링의 셀들을 성상도에 매핑한다. 상술한 과정을 통해 처리된 L1 프리 시그널링과 L1 포스트 시그널링은 프레임 빌더(1230)로 출력된다. 이에 따라 L1 프리 시그널링과 L1 포스트 시그널링은 프레임 내에 삽입될 수 있게 된다.

이러한 L1 시그널링 생성 과정은 도 3의 시그널링 생성부(300)에서 동일하게 수행될 수 있다.

도 6은 본 발명의 일 실시 예에 따른 OFDM Waveform Generator(240)의 상세한 구성을 나타낸 블럭도이다.

도 6을 참조하면, OFDM Waveform Generator(240)는 Tone Reservation and Pilot Generation부(241), Cell Multiplexer부(242), IFFT부(243), PAPR Reduction부(244), GI Insertion부(245), Spectrum Shaping부(246) 및 D/A Conversion부(247)를 포함한다.

Tone Reservation and Pilot Generation부(241) 및 Cell Multiplexer부(242)는 ATSC 3.0 프레임에 데이터 셀과 함께 연속 파일럿 및 분산 파일럿을 멀티플렉싱하여 삽입한다. 이에 따라, 수신 장치(미도시)는 파일럿을 사용하여 채널 추정을 수행하고, 주파수 오프셋을 보정할 수 있게 된다. 또한, Tone Reservation은 PAPR 저감을 위하여 선택적으로 사용될 수 있다.

IFFT부(243)는 파일럿 및 예약톤이 삽입된 ATSC 3.0 프레임을 시간 축 상의 신호로 변환한다.

PAPR Reduction부(244)는 변환된 시간 축 상의 신호에서 PAPR 파일럿의 크기를 산출하여, PAPR의 크기를 저감시킨다. 구체적으로, PAPR이란, 기저 대역 전송 신호가 송신기에 미치는 영향을 표시하는 기준으로 평균 전력에 대한 피크 전력의 비율을 뜻한다. 즉, 일반적으로 송신기의 전력은 평균 전력을 의미하지만, 실제로 송신되는 전력에는 피크 전력이 존재하며, 이러한 피크 전력은 적절하게 설계되지 않을 경우 상호 변조를 일으켜 방송 품질 저하의 원인이 된다. 이에 따라 방송신호 송신 장치(100)는 PAPR이 작아지도록 방송 신호를 전송해야 한다.

이후, GI Insertion부(245)는 심볼 간의 간섭을 방지하기 위하여 PAPR Reduction부(244)에서 출력된 신호의 각 심볼에 가드 인터벌(Guard Interval)을 삽입한다.

스펙트럼 형성부(246)는 GI Insertion부(245)에서 출력된 신호에 대하여 필터링을 수행함으로써, 인접한 전송 채널 간의 간섭을 최소화시킬 수 있다. 구체적으로, OFDM 심볼이 생성된 후 스펙트럼 형성을 향상시키고 인접한 채널 간의 구별을 명확히 하기 위하여 필터링이 제안되는데, 일반적으로, 스펙트럼 형성을 위한 필터링의 임펄스 응답은 효과적인 신호의 길이를 감소시키게 되며 이에 따라 필터 길이를 짧게 하는 것이 요구된다. 그러나, 리플(ripple)이 없는 평평한 필터들은 높은 차수를 갖는 필터가 될 수밖에 없다. 이에 따라, 필터의 길이와 효과적인 가드 인터벌의 손실을 최소화하기 위하여 OFDM 신호의 효과적인 스펙트럼 형성을 수행하면서 필터의 길이를 짧게 하는 것이 요구된다.

D/A converesion부(247)는 스펙트럼 형성된 신호를 아날로그 신호로 변환하여 전송할 수 있다.

도 6에서 설명한 OFDM Waveform Generator(240)의 상세한 구성 중 GI Insertion부(245) 및 D/A converesion부(247)가 본 발명의 일 실시 예에 따른 가드 인터벌 삽입부(120) 및 송신부(130)에 대응되며, 심볼 간의 간섭을 방지하기 위하여 PAPR이 저감된 신호의 각 심볼에 가드 인터벌을 삽입하는 동작 및 스펙트럼 형성된 신호를 아날로그 신호로 변환하여 전송하는 동작은 가드 인터벌 삽입부(120) 및 송신부(130)에서 수행될 수 있다.

지금까지는 ATSC 3.0 시스템의 전반적인 구성, 본 발명의 일 실시 예에 따른 프리앰블 심볼 삽입부(110), 가드 인터벌 삽입부(120) 및 송신부(130)가 ATSC 3.0 시스템의 어디에 대응되는지 및 프리앰블 심볼 삽입부(110), 가드 인터벌 삽입부(120) 및 송신부(130)에서 수행되는 전반적인 동작들에 대하여 설명하였다. 구체적으로, 본 발명의 일 실시 예에 따른 프리앰블 심볼 및 가드 인터벌에 대하여 설명하기로 한다.

도 7은 본 발명의 일 실시 예에 따른 프리앰블 심볼의 구조를 나타낸 도면이다. 도 7을 참조하면, 프리앰블 심볼(710)은 데이터를 디코딩하기 위한 시그널링 데이터를 포함한다. 시그널링 데이터를 매 심볼마다 삽입하게 되면 오버 헤드가 발생하게 되므로, 이러한 오버 헤드를 줄이기 위하여 프레임의 시작 부분에 삽입되는 프리앰블 심볼이 시그널링 데이터를 포함하며, 이러한 프리앰블 심볼(710)은 8K FFT의 사이즈로 구성될 수 있다. 또한, 프리앰블 심볼(710)에 삽입되는 시그널링 데이터는 BPSK, QPSK, 16QAM, 64QAM, 256QAM 등과 같은 방식에 의해 변조될 수 있다.

도 8 내지 도 10은 본 발명의 일 실시 예에 따른 프리앰블 심볼 및 가드 인터벌을 설명하기 위한 도면이다.

도 8을 참조하면, 하나의 프리앰블 심볼(710)은 한 프레임에 포함되는 데이터 심볼의 처리를 위한 모든 시그널링 데이터를 포함하는데, 이러한 시그널링 데이터는 데이터 심볼을 디코딩하는 파라미터를 포함하므로 프리앰블 심볼의 로버스트(robust)한 디코딩을 반드시 필요로 한다.

이에 따라, 가드 인터벌 삽입부(120)는 로버스트한 signal detection 및 초기 synchronization 동작을 위해 프리앰블 심볼(710)의 앞 단에 PN 시퀀스를 포함하는 가드 인터벌(720)을 삽입할 수 있다.

그리고, 앞 단에 PN 시퀀스를 포함하는 가드 인터벌(720)이 삽입된 프리앰블 심볼(710)은 CP(Cyclic-prefix)-OFDM 구조의 데이터 심볼과 다르기 때문에, multi-path 채널 환경에서 ICI/ISI(Inter Carrier Interferense/Inter Symbol Interferense)에 의한 간섭으로 성능 저하가 생길 수 있다.

이에 따라, 가드 인터벌 삽입부(120)는 프리앰블 심볼(710)의 뒷 단에도 postfix 즉, 가드 인터벌을 삽입할 수 있다.

여기서, 프리앰블 심볼(710)의 양 끝단에 삽입된 가드 인터벌 중 전단에 삽입된 가드 인터벌(710)은 PN 시퀀스를 포함하고, 후단에 삽입된 가드 인터벌은 시퀀스 및 프리앰블 심볼에 포함된 시그널링 데이터의 일부 중 하나를 포함할 수 있다.

구체적으로, 가드 인터벌 삽입부(120)가 프리앰블 심볼의 후단에 가드 인터벌을 삽입하는 방식은 다음과 같다.

도 9를 참조하면, 가드 인터벌 삽입부(120)는 시그널링 데이터를 포함하는 프리앰블 심볼(710)의 전단에 PN 시퀀스를 포함하는 가드 인터벌(720)을 삽입하고, 프리앰블 심볼(710)의 후단에도 PN 시퀀스를 포함하는 가드 인터벌(730)을 삽입할 수 있다. 여기서, 프리앰블 심볼(710)의 전단 및 후단에 삽입되는 PN 시퀀스는 서로 동일할 수도 있고, 다를 수도 있다.

한편, 도 9에서는 시그널링 데이터를 포함하는 프리앰블 심볼(710)과 양 끝단에 삽입된 가드 인터벌(720, 730)을 모두 포함하여 프리앰블 심볼이라고 표시가 되어 있음을 알 수 있다. 정확하게는 시그널링 데이터를 포함하는 영역(710)만이 프리앰블 심볼이지만, DVB-T2 시스템에서는 가드 인터벌까지 포함하는 영역을 P1 심볼이라고 보고 있으므로, 가드 인터벌(720, 730)을 모두 포함하는 영역까지도 프리앰블 심볼로 볼 수 있다고 정의하기로 한다.

한편, 가드 인터벌 삽입부(120)는 복수의 데이터 심볼 각각에 포함된 데이터의 일부를 복사하여 데이터 심볼 각각의 앞 단에 삽입된 가드 인터벌에 삽입할 수 있다. 이러한 데이터 심볼 각각의 앞 단에 데이터의 일부가 삽입된 구조를 CP(Cyclic-prefix)-OFDM 구조라고 한다.

도 10을 참조하면, 가드 인터벌 삽입부(120)는 시그널링 데이터를 포함하는 프리앰블 심볼(710)의 전단에 PN 시퀀스를 포함하는 가드 인터벌(720)을 삽입하고, 프리앰블 심볼(710)에 포함된 시그널링 데이터의 일부(740)를 복사하여 프리앰블 심볼(710)의 후단에 삽입된 가드 인터벌(740-1)에 삽입할 수도 있다.

이렇게 프리앰블 심볼(710)의 후단에 삽입된 시그널링 데이터의 일부(740)를 Cyclic-postfix라고 한다.

또한, 가드 인터벌 삽입부(120)는 복수의 데이터 심볼 각각에 포함된 데이터의 일부를 복사하여 데이터 심볼 각각의 앞 단에 삽입된 가드 인터벌에 삽입할 수 있다.

또한, 프리앰블 심볼(710)의 후단에 삽입되는 PN 시퀀스나 Cyclic-postfix는 한 프레임의 길이를 최대 250ms로 상정할 때, 0.532ms에 대응되며, 이는 한 프레임의 0.2％에 해당하여 프리앰블 심볼(710)의 후단에 삽입되는 PN 시퀀스나 Cyclic-postfix에 의한 오버 헤드는 무시할 수 있는 수준이다.

한편, 가드 인터벌 삽입부(120)는 프리앰블 심볼(710) 내에 기 설정된 크기의 PN 시퀀스를 삽입할 수 있다. 구체적으로, 도 11을 참조하기로 한다.

도 11은 본 발명의 다른 실시 예에 따른 프리앰블 심볼의 구조를 도시한 도면이다.

도 11을 참조하면, 프리앰블 심볼(710)의 양 끝단에는 PN 시퀀스를 포함하는 가드 인터벌(720, 730)이 삽입되어 있고, 프리앰블 심볼(710) 내에는 시그널링 데이터 및 PN 시퀀스(750)가 삽입되어 있음을 알 수 있다.

즉, multipath 채널 환경에서 각 채널의 신호 간의 딜레이 구간이 가드 인터벌보다 긴 경우 수신 장치(미도시)는 프리앰블 심볼(710)의 앞 단의 PN 시퀀스만으로는 채널 추정을 수행하기가 불충분하기 때문에, 가드 인터벌 삽입부(120)는 프리앰블 심볼(710) 내에도 기 설정된 크기의 PN 시퀀스를 삽입한다.

그리고, 수신 장치(미도시)는 프리앰블 심볼(710) 내에 삽입된 기 설정된 크기의 PN 시퀀스를 이용하여 채널 추정을 수행할 수 있게 된다.

이에 따라, 본 발명의 일 실시 예에 따른 프리앰블 심볼은 두 개의 구조를 갖을 수 있게 된다. 구체적으로, 프리앰블 심볼(710)의 양 끝단에는 PN 시퀀스를 포함하는 가드 인터벌이 삽입되고, 프리앰블 심볼(710) 내에는 기 설정된 크기의 PN 시퀀스가 삽입된 구조가 있다.

또한, 프리앰블 심볼(710)의 전단에는 PN 시퀀스를 포함하는 가드 인터벌이 삽입되고, 후단에는 프리앰블 심볼(710)에 포함된 시그널링 데이터의 일부를 포함하는 가드 인터벌이 삽입되며, 프리앰블 심볼(710) 내에는 기 설정된 크기의 PN 시퀀스가 삽입된 구조도 있다.

한편, 프리앰블 심볼(710)의 양 끝단에는 PN 시퀀스를 포함하는 가드 인터벌이 삽입되고, 프리앰블 심볼(710) 내에는 기 설정된 크기의 PN 시퀀스가 삽입된 구조에 대하여, 가드 인터벌 삽입부(120)는 두 가지 방식으로 PN 시퀀스를 삽입할 수 있다.

도 12 및 도 13은 본 발명의 일 실시 예에 따른 PN 시퀀스 삽입 방식을 설명하기 위한 도면이다.

가드 인터벌 삽입부(120)는 프리앰블 심볼의 사이즈와 동일한 사이즈의 PN 시퀀스를 생성하고, 생성된 PN 시퀀스 중 일부 구간을 양 끝단에 삽입된 가드 인터벌에 각각 삽입하거나, 생성된 PN 시퀀스 중 서로 다른 일부 구간을 양 끝단에 삽입된 가드 인터벌에 삽입할 수 있다.

또한, 가드 인터벌 삽입부(120)는 프리앰블 심볼의 사이즈와 동일한 사이즈의 PN 시퀀스를 생성하고, 생성된 PN 시퀀스를 기 설정된 크기로 스케일 다운하여 프리앰블 심볼 내에 삽입할 수 있다.

도 12를 참조하면, 가드 인터벌 삽입부(120)는 프리앰블 심볼(710)의 사이즈와 동일한 사이즈의 PN 시퀀스(10)를 생성하고, 생성된 PN 시퀀스 중 일부 구간(20)을 복사하여 프리앰블 심볼(710)의 양 끝단에 삽입된 가드 인터벌(720, 730)에 각각 삽입할 수 있다. 즉, 프리앰블 심볼(710)의 양 끝단에 삽입된 가드 인터벌(720, 730)에 삽입된 PN 시퀀스는 서로 동일하다.

그리고, 가드 인터벌 삽입부(120)는 프리앰블 심볼(710)의 사이즈와 동일한 사이즈의 PN 시퀀스(10)를 기 설정된 크기로 스케일 다운하여 프리앰블 심볼(710) 내에 기 설정된 크기의 PN 시퀀스(750)를 삽입할 수 있다.

구체적으로, 가드 인터벌 삽입부(120)는 생성된 프리앰블 심볼(710)의 사이즈와 동일한 사이즈의 PN 시퀀스(10)에 스케일 다운 변수(scale down factor) Q를 곱한 후, 프리앰블 심볼(710)에 삽입된 시그널링 데이터와 더한다.

한편, 도 13을 참조하면, 가드 인터벌 삽입부(120)는 프리앰블 심볼(710)의 사이즈와 동일한 사이즈의 PN 시퀀스(10)를 생성하고, 생성된 PN 시퀀스(10) 중 서로 다른 일부 구간(20, 30)을 복사하여 프리앰블 심볼(710)의 양 끝단에 삽입된 가드 인터벌(720, 730)에 각각 삽입할 수 있다. 즉, 프리앰블 시볼(710)의 양 끝단에 삽입된 가드 인터벌(720, 730)에 삽입된 PN 시퀀스는 서로 다르다.

그리고, 가드 인터벌 삽입부(120)는 프리앰블 심볼(710)의 사이즈와 동일한 사이즈의 PN 시퀀스(10)를 기 설정된 크기로 스케일 다운하여 프리앰블 심볼(710) 내에 기 설정된 크기의 PN 시퀀스(750)를 삽입할 수 있다. 마찬가지로, 가드 인터벌 삽입부(120)는 생성된 프리앰블 심볼(710)의 사이즈와 동일한 사이즈의 PN 시퀀스(10)에 스케일 다운 변수(scale down factor) Q를 곱한 후, 프리앰블 심볼(710)에 삽입된 시그널링 데이터와 더한다.

여기서, 프리앰블 심볼(710)의 사이즈는 8K 이며, 프리앰블 심볼(710)의 양 끝단에 삽입된 가드 인터벌에 포함된 PN 시퀀스의 사이즈는 3648 샘플(sample)이 될 수 있다. 미리 설명한 바와 같이, 프리앰블 심볼의 사이즈 및 가드 인터벌의 사이즈가 고정된 값을 갖게 되면 이들을 추정하기 위한 별도의 알고리즘이 필요없게 되어 데이터 전송률 및 효율이 증가하게 된다.

또한, 가드 인터벌 삽입부(120)는 생성된 PN 시퀀스를 기 설정된 크기로 스케일 다운하여 프리앰블 심볼 내에 삽입하는 동작은 시간 도메인에서 수행되는 것으로서 주파수 도메인에서 파일럿을 프리앰블 심볼 내에 삽입하는 DVB-T2와 서로 다르다.

도 14 및 도 15는 본 발명의 일 실시 예에 따른 프리앰블 심볼의 생성 과정을 자세히 설명하기 위한 도면이다.

도 14를 참조하면, 프리앰블 심볼 생성부(110)로부터 생성된 8K 사이즈의 프리앰블 심볼(810)이 도시되어 있고, 생성된 프리앰블 심볼(810)의 양 끝단에는 3648 샘플 사이즈의 가드 인터벌이 삽입되기 위한 구간이 점선으로 도시되어 있다.

또한, 가드 인터벌 삽입부(120)은 프리앰블 심볼(810)의 사이즈인 8K와 동일한 사이즈를 갖는 두 개의 PN 시퀀스(820, 840)를 생성하고, 생성된 PN 시퀀스(820, 840) 각각의 일부(830, 850)를 스케일 다운 변수 Q를 사용하여 Prefix(830-1, 850-1) 및 Postfix(830-2, 850-2)를 생성한다.

그리고, 가드 인터벌 삽입부(120)는 EWS(Emergency Warning System)에 관한 데이터 삽입 여부(860)에 따라, 생성된 PN 시퀀스(820, 840) 중 하나를 선택하여 프리앰블 심볼(810)과 병합한다. 이에 따라, 동일한 PN 시퀀스를 포함하는 가드 인터벌이 프리앰블 심볼의 양 끝단에 삽입되고, 프리앰블 심볼의 사이즈와 동일한 사이즈를 갖는 기 설정된 크기의 PN 시퀀스가 프리앰블 심볼 내에 삽입되게 된다.

도 15를 참조하면, 프리앰블 심볼 생성부(110)로부터 생성된 8K 사이즈의 프리앰블 심볼(910)이 도시되어 있고, 생성된 프리앰블 심볼(910)의 양 끝단에는 3648 샘플 사이즈의 가드 인터벌이 삽입되기 위한 구간이 점선으로 도시되어 있다.

또한, 가드 인터벌 삽입부(120)는 프리앰블 심볼(910)의 사이즈와 동일한 사이즈를 갖는 두 개의 PN 시퀀스(920, 950)를 생성한다. 그리고, 가드 인터벌 삽입부(120)는 하나의 PN 시퀀스(920)의 서로 다른 일부 영역(930, 940)으로부터 스케일 다운 변수 Q를 사용하여 Prefix(930-1) 및 Postfix(940-1)를 생성한다.

또한, 가드 인터벌 삽입부(120)는 나머지 하나의 PN 시퀀스(950)의 서로 다른 일부 영역(960, 970)으로부터 스케일 다운 변수 Q를 사용하여 Prefix(960-1) 및 Postfix(970-1)를 생성한다.

그리고, 가드 인터벌 삽입부(120)는 EWS(Emergency Warning System)에 관한 데이터 삽입 여부(980)에 따라, 생성된 PN 시퀀스(920, 950) 중 하나를 선택하여 프리앰블 심볼(910)과 병합한다. 이에 따라, 서로 다른 구간의 PN 시퀀스를 포함하는 가드 인터벌이 프리앰블 심볼의 양 끝단에 삽입되고, 프리앰블 심볼의 사이즈와 동일한 사이즈를 갖는 기 설정된 크기의 PN 시퀀스가 프리앰블 심볼 내에 삽입되게 된다.

도 16은 본 발명의 일 실시 예에 따른 수신 장치의 구성을 나타낸 블럭도이다.

도 16에 따르면, 수신 장치(1600)는 수신부(1610), 동기화부(1660), 채널 추정부(1620), 보상부(1630) 및 신호 처리부(1640)를 포함한다.

수신부(1610)는 데이터 심볼, 시그널링 데이터를 포함하는 프리앰블 심볼 및 프리앰블 심볼의 양 끝단에 삽입된 가드 인터벌을 포함하며, 프리앰블 심볼의 양 끝단에 삽입된 가드 인터벌 중 하나는 PN 시퀀스(Pseudo Random Noise Sequence)를 포함하고, 나머지 하나는 PN 시퀀스 및 시그널링 데이터의 일부 중 하나를 포함하는 프레임을 수신한다.

여기서, 양 끝단에 삽입된 가드 인터벌 중 전단에 삽입된 가드 인터벌은 PN 시퀀스를 포함하고, 후단에 삽입된 가드 인터벌을 PN 시퀀스 및 시그널링 데이터의 일부 중 하나를 포함한다.

동기화부(1660)는 가드 인터벌에 포함된 적어도 하나의 PN 시퀀스에 기초하여 프리앰블 심볼을 보상하고 동기화를 수행할 수 있다. 구체적으로, 동기화부(1660)는 적어도 하나의 PN 시퀀스에 기초하여 주파수 오프셋 및 샘플링(sampling) 오프셋을 측정하고, 측정된 주파수 오프셋 및 샘플링 오프셋에 기초하여 프리앰블 심볼을 보상하고 동기화를 수행할 수 있다.

채널 추정부(1620)는 보상된 프리앰블 심볼에 기초하여 채널 추정을 수행한다.

또한, 보상부(1630)가드 인터벌에 포함된 시그널링 데이터의 일부 및 PN 시퀀스 중 적어도 하나에 기초하여 ICI/ISI(Inter Carrier Interferense/Inter Symbol Interferense)를 보상할 수 있다.

신호 처리부(1640)는 채널 추정부(1620) 및 보상부(1630)의 출력으로부터 시그널링 데이터를 검출하고, 검출된 시그널링 데이터에 기초하여 프레임에 포함된 데이터 심볼을 처리할 수 있다.

도 17은 본 발명의 일 실시 예에 따른 수신 장치의 상세한 구성을 나타낸 블럭도이다.

수신부(1610)는 동기화 동작을 위한 버퍼링부(1710), CFO/SFO(Carrier Frequency Offset/Sampling Frequency Offset) 추정부(1720) 및 프리앰블 심볼 보상부(1730)를 포함할 수 있다.

수신부(1610)는 프레임에 포함된 프리앰블 심볼의 전단에 위치한 PN 시퀀스에 기초하여 signal detection을 수행한다. 여기서, 수신부(1610)는 기 저장된 PN 시퀀스와 cross-correlation을 취하여 correlation 값이 가장 큰 값을 검출할 수 있고, 이에 따라, signal detection 즉, 프리앰블 심볼의 검출 및 STO(Symbol Timing Offset) 추정을 수행할 수 있다.

여기서, 수신된 프리앰블 심볼의 양 끝단에 PN 시퀀스를 포함하는 가드 인터벌이 삽입되어 있는 경우에는 수신부(1610)는 양 끝단의 PN 시퀀스 모두에 기초하여 더 정확하게 프리앰블 심볼의 검출 및 STO(Symbol Timing Offset) 추정을 수행할 수 있다.

프리앰블 심볼이 검출되면, 버퍼링부(1710)는 로버스트(robust)한 초기 synchronization 동작을 수행하기 위하여 프리앰블 심볼을 버퍼링할 수 있다.

그리고, CFO/SFO(Carrier Frequency Offset/Sampling Frequency Offset) 추정부(1720)는 프리앰블 심볼의 전단에 삽입된 가드 인터벌에 포함된 PN 시퀀스에 기초하여 CFO/SFO를 추정할 수 있다. 마찬가지로, 수신된 프리앰블 심볼의 양 끝단에 PN 시퀀스를 포함하는 가드 인터벌이 삽입되어 있는 경우 CFO/SFO(Carrier Frequency Offset/Sampling Frequency Offset) 추정부(1720)는 양 끝단의 PN 시퀀스 모두에 기초하여 더 정확하게 CFO/SFO를 추정할 수 있다.

그리고, 프리앰블 심볼 보상부(1730)는 CFO/SFO(Carrier Frequency Offset/Sampling Frequency Offset) 추정부(1720)에서 추정된 CFO/SFO 값에 기초하여 버퍼링부(1710)에 버퍼링되고 있는 프리앰블 심볼을 보상할 수 있다.

이후, Channel/STO estimation부(1740)는 보상된 프리앰블 심볼에 기초하여 채널 추정을 수행할 수 있다.

또한, ICI/ISI cancellation부(1750)는 보상된 프리앰블 심볼에 기초하여 ICI/ISI를 제거할 수 있다.

구체적으로, ICI/ISI cancellation부(1750)에 대응되는 보상부(1630)는 가드 인터벌에 포함된 시그널링 데이터의 일부 및 PN 시퀀스 중 적어도 하나에 기초하여 ICI/ISI를 보상할 수 있는데, 특히, 프리앰블 심볼의 양 끝단에 삽입된 가드 인터벌이 모두 PN 시퀀스를 포함하는 경우에는 간섭 신호로 작용하는 PN 시퀀스를 제거하고, 프리앰블 심볼을 구성하는 시그널링 데이터의 일부를 이용하여 ICI/ISI를 보상할 수 있다. 도 18 및 도 19를 참조하여 자세히 설명하기로 한다.

도 18 및 도 19는 본 발명의 일 실시 예에 따른 ICI/ISI를 보상하는 방법에 관한 도면이다.

도 18을 참조하면, multipath 채널 환경에서 수신되는 세 개의 프레임(1800-1, 1800-2, 1800-3)이 도시되어 있다. 그리고, 세 개의 프레임(1800-1, 1800-2, 1800-3)의 전단에 위치하는 프리앰블 심볼의 양 끝단에는 모두 PN 시퀀스를 포함하는 가드 인터벌이 삽입되어 있다. 이러한 경우, 보상부(1630)는 FFT window(1810)를 가장 먼저 수신된 첫 번째 프레임(1800-1)의 프리앰블 심볼을 기준으로 위치시킨다.

그리고, 보상부(1630)는 채널 추정부(1620)에서 추정된 채널에 기초하여 두 번째 및 세 번째 프레임(1800-2, 1800-3)에서 간섭 신호로 작용된 PN 시퀀스(1820)를 제거할 수 있다. 보상부(1630)는 PN 시퀀스에 관한 정보를 이미 알고 있기 때문에, PN 시퀀스 중 간섭 신호로 작용하는 PN 시퀀스(1820)만을 제거할 수 있다.

그리고, 보상부(1630)는 postfix 즉, 프리앰블 심볼에 삽입된 시그널링 데이터의 일부 영역(1830)을 이용하여 간섭 신호로 작용하는 PN 시퀀스(1820)가 제거된 영역을 보상할 수 있다. 이에 따라, 보상부(1630)는 ISI/ICI를 모두 제거할 수 있게 된다.

한편, 도 19에는 multipath 채널 환경에서 수신되는 세 개의 프레임(1900-1, 1900-2, 1900-3)이 도시되어 있다. 그리고, 세 개의 프레임(1900-1, 1900-2, 1900-3)의 전단에 위치하는 프리앰블 심볼의 전단에는 PN 시퀀스를 포함하는 가드 인터벌이 삽입되어 있고, 프리앰블 심볼의 후단에는 프리앰블 심볼을 구성하는 시그널링 데이터의 일부(1920)가 복사되어 삽입된 가드 인터벌(1930)이 삽입되어 있는 경우, 보상부(1630)는 FFT window(1910)를 가장 나중에 수신된 세 번째 프레임(1900-3)의 프리앰블 심볼을 기준으로 위치시킨다.

이 경우, FFT window(1910)에는 모두 프리앰블 심볼을 구성하는 시그널링 데이터만이 검출될 뿐, 간섭 신호 작용하는 PN 시퀀스는 전혀 검출되지 않아서 간단하게 ISI/ICI를 제거할 수 있게 된다.

이와 같이, 보상부(1630)는 프리앰블 심볼의 양 끝단에 삽입되는 가드 인터벌이 모두 PN 시퀀스를 포함하고 있는지, 가드 인터벌 중 하나는 PN 시퀀스를 포함하고 나머지 하나는 시그널링 데이터의 일부를 포함하고 있는지에 따라서, 다른 방식으로 ISI/ICI를 제거할 수 있다.

한편, 수신 장치(1600)에서 처리되는 프리앰블 심볼의 사이즈는 8K 이며, 프리앰블 심볼의 양 끝단에 삽입된 가드 인터벌에 포함된 PN 시퀀스의 사이즈는 3648 샘플(sample)이다.

도 20은 본 발명의 다른 실시 예에 따른 수신 장치의 구성을 나타낸 블럭도이다.

도 20을 참조하면, 수신 장치(2000)는 수신부(1610), 동기화부(1660), 채널 추정부(1620), 보상부(1630), 신호 처리부(1640) 및 시그널링 처리부(1650)를 포함한다. 여기서, 수신부(1610), 채널 추정부(1620), 보상부(1630) 및 신호 처리부(1640)는 미리 설명하였으므로 자세한 설명은 생략하기로 한다.

시그널링 처리부(1650)는 수신된 프리앰블 심볼에서 시그널링 데이터를 추출할 수 있다. 특히, 시그널링 처리부(1650)는 L1 시그널링을 추출하고, 디코딩하여, 프레임의 프로토콜 버젼에 관한 정보, 프레임의 타입에 관한 정보 및 데이터의 삽입 방식에 관한 정보에 관한 값들을 획득할 수 있다.

도 21은 본 발명의 일 실시 예에 따른 신호 처리부를 구체적으로 설명하기 위한 블럭도이다.

도 21을 참조하면, 신호처리부(1640)는 디모듈레이터(1641), 신호 디코더(1642) 및 스트림 제너레이터(1643)을 포함한다.

디모듈레이터(1641)은 수신된 수신된 RF 신호로부터 OFDM 파라미터에 따라 복조를 수행하여, 싱크 디텍션을 수행하고 싱크가 디텍션되면 싱크 영역에 저장된 정보로부터 Mobile 프레임이 수신되고 있는지 Fixed 프레임이 수신되고 있는지를 인식한다.

이 경우, 시그널링 영역과 데이터 영역에 대한 OFDM 파라미터가 미리 정해져 있지 않은 경우, 싱크 영역에 저장되어 있는 시그널링 영역과 데이터 영역에 대한 OFDM 파라미터를 획득하여 싱크 영역 바로 다음에 오는 시그널링 영역과 데이터 영역에 대한 OFDM 파라미터 정보를 획득하여 복조를 수행할 수 있다.

신호 디코더(1642)는 입력받은 데이터에 대한 복호화를 수행한다. 이 경우, 신호 디코더(1642)는 시그널링 처리부(1650)로부터 검출된 시그널링 데이터를 이용하여 각 데이터 영역에 저장된 데이터에 대한 FEC 방식, 변조 방식 등의 파라미터를 획득하여 복호화를 수행할 수 있다. 또한, 신호 디코더(1642)는 컨피규러블 포스트 시그널링 및 다이내믹 포스트 시그널링에 포함된 데이터 정보에 기초하여 데이터의 시작 위치를 산출할 수 있다. 즉, 해당 PLP가 프레임의 어느 위치에서 전송되는지 산출할 수 있다.

스트림 제너레이터(1643)는 신호 디코더(1642)로부터 입력받은 BB 프레임(BB FRAME)을 처리하여 서비스될 데이터를 생성할 수 있다.

스트림 제너레이터(1643)는 시그널링 처리부(1650)에서 제공된 프레임의 프로토콜 버젼에 관한 정보, 프레임의 타입에 관한 정보 및 데이터의 삽입 방식에 관한 정보에 관한 값에 기초하여 에러 정정된 L1 패킷으로부터 L2 패킷을 생성할 수 있다.

구체적으로, 스트림 제너레이터(1643)는 디-지터 버퍼들을 포함할 수 있는데, 디-지터 버퍼들은 시그널링 처리부(1650)에서 제공된 프레임의 프로토콜 버젼에 관한 정보, 프레임의 타입에 관한 정보 및 데이터의 삽입 방식에 관한 정보에 관한 값 등에 기초하여 출력 스트림을 복원하기 위한 정확한 타이밍을 재생성할 수 있다. 이에 따라 복수 개의 PLP 들 간의 싱크를 위한 딜레이가 보상될 수 있다.

도 22는 본 발명의 일 실시 예에 따른 시그널링 처리부의 상세한 구성을 나타낸 블럭도이다.

도 22에 따르면, 시그널링 처리부(1650)는 디모듈레이터(1651), 먹스(1652), 디인터리버(1653) 및 디코더(1654)를 포함한다.

디모듈레이터(1651)는 송신 장치(100)에서 전송한 신호를 수신하여 복조한다. 구체적으로, 디모듈레이터(1651)는 수신된 신호를 복조하여 LDPC 부호어에 대응되는 값을 생성하고 이를 먹스(1652)로 출력한다.

이 경우, LDPC 부호어에 대응되는 값은 수신된 신호에 대한 채널 값으로 표현될 수 있다. 여기에서, 채널 값을 결정하는 방법은 다양하게 존재할 수 있으며, 일 예로, LLR(Log Likelihood Ratio) 값을 결정하는 방법이 될 수 있다.

여기에서, LLR 값은 송신 장치(100)에서 전송한 비트가 0일 확률과 1일 확률의 비율에 Log를 취한 값으로 나타낼 수 있다. 또는, LLR 값은 경판정(hard decision)에 따라 결정된 비트 값 자체가 될 수 있으며, 또한, LLR 값은 송신 장치(100)에서 전송한 비트가 0 또는 1일 확률이 속하는 구간에 따라 결정된 대표 값이 될 수도 있다.

먹스(1652)는 디모듈레이터(1651)의 출력 값을 멀티플렉싱하고, 이를 디인터리버(1653)로 출력한다. 여기에서, 디모듈레이터(1651)의 출력 값은 LDPC 부호어에 대응되는 값으로 일 예로, LLR 값이 될 수 있다.

구체적으로, 먹스(1652)는 송신 장치(100)에 구비된 디먹스(도 5, 1240-2)에 대응되는 구성요소로, 디먹스(1240-2)에서 수행된 디멀티플렉싱 동작을 역으로 수행할 수 있다. 즉, 먹스(1652)는 디모듈레이터(1651)에서 출력된 LDPC 부호어에 대응되는 값을 패러렐-투-시리얼(parallel-to-serial) 변환하여 LDPC 부호어에 대응되는 값을 멀티플렉싱한다.

디인터리버(1653)는 먹스(1652)의 출력 값을 디인터리빙하여 디코더(1654)로 출력한다.

구체적으로, 디인터리버(1653)는 송신 장치(100)에 구비된 인터리버(도 5, 1230-2)에 대응되는 구성요소로서, 인터리버(도 5, 1230-2)에서 수행된 동작을 역으로 수행할 수 있다. 즉, 디인터리버(1653)는 인터리버(도 5, 1230-2)에서 수행된 인터리빙 동작에 대응되도록 LDPC 부호어에 대응되는 값에 대해 디인터리빙을 수행할 수 있다. 여기에서, LDPC 부호어에 대응되는 값은 일 예로 LLR 값이 될 수 있다.

디코더(1654)는 송신 장치(100)에 구비된 FEC 인코더(1220-2)에 대응되는 구성요소로, FEC 인코더(1220-2)에서 수행된 동작을 역으로 수행할 수 있다. 구체적으로, 디코더(1654)는 디인터리빙된 LLR 값에 기초하여 디코딩을 수행하여 L1 시그널링을 출력할 수 있다.

도 23은 본 발명의 일 실시 예에 따른 송신 장치의 제어 방법을 설명하기 위한 흐름도이다.

도 23에 도시된 방법에 따르면, 시그널링 데이터를 포함하는 프리앰블 심볼을 프레임에 삽입한다(S2310).

그리고, 프리앰블 심볼의 양 끝단에 가드 인터벌(Guard Interval)을 삽입한다(S2320).

이후, 프리앰블 심볼 및 가드 인터벌을 포함하는 프레임을 전송한다(S2330).

여기서, 양 끝단에 삽입된 가드 인터벌 중 하나는 PN 시퀀스(Pseudo Random Noise Sequence)를 포함하고, 나머지 하나는 PN 시퀀스 및 시그널링 데이터의 일부 중 하나를 포함한다.

또한, 양 끝단에 삽입된 가드 인터벌 중 전단에 삽입된 가드 인터벌은 PN 시퀀스를 포함하고, 후단에 삽입된 가드 인터벌은 PN 시퀀스 및 시그널링 데이터의 일부 중 하나를 포함한다.

또한, 가드 인터벌을 삽입하는 단계는, 프리앰블 심볼의 사이즈와 동일한 사이즈의 PN 시퀀스를 생성하고 생성된 PN 시퀀스 중 일부 구간을 양 끝단에 삽입된 가드 인터벌에 각각 삽입하거나, 생성된 PN 시퀀스 중 서로 다른 일부 구간을 양 끝단에 삽입된 가드 인터벌에 각각 삽입할 수 있다.

한편, 도 23에 도시된 방법은 프리앰블 심볼 내에 기 설정된 크기의 PN 시퀀스를 삽입하는 단계를 더 포함할 수 있다.

여기서, 기설정된 크기의 PN 시퀀스를 삽입하는 단계는, 프리앰 블 심볼의 사이즈와 동일한 사이즈의 PN 시퀀스를 생성하고, 생성된 PN 시퀀스를 기 설정된 크기로 스케일 다운하여 프리앰블 심볼 내에 삽입할 수 있다.

또한, 프리앰블 심볼의 사이즈는 8K 이며, 양 끝단에 삽입된 가드 인터벌에 포함된 PN 시퀀스의 사이즈는 3648 샘플(sample)이다.

도 24는 본 발명의 일 실시 예에 따른 수신 장치의 제어 방법을 설명하기 위한 흐름도이다.

도 24에 도시된 방법에 따르면, 데이터 심볼, 시그널링 데이터를 포함하는 프리앰블 심볼 및 프리앰블 심볼의 양 끝단에 삽입된 가드 인터벌을 포함하며, 프리앰블 심볼의 양 끝단에 삽입된 가드 인터벌 중 하나는 PN 시퀀스(Pseudo Random Noise Sequence)를 포함하고, 나머지 하나는 PN 시퀀스 및 시그널링 데이터의 일부 중 하나를 포함하는 프레임을 수신한다(S2410).

그리고, 가드 인터벌에 포함된 적어도 하나의 PN 시퀀스에 기초하여 프리앰블 심볼을 보상하고 동기화를 수행한다(S2420).

여기서, 동기화를 수행하는 단계는, 적어도 하나의 PN 시퀀스에 기초하여 주파수 오프셋 및 샘플링(sampling) 오프셋을 측정하고, 측정된 주파수 오프셋 및 샘플링 오프셋에 기초하여 프리앰블 심볼을 보상하고 동기화를 수행한다.

그리고, 보상된 프리앰블 심볼에 기초하여 채널 추정을 수행한다(S2430).

이후, 가드 인터벌에 포함된 시그널링 데이터의 일부 및 PN 시퀀스 중 적어도 하나에 기초하여 ICI/ISI(Inter Carrier Interferense/Inter Symbol Interferense)를 보상한다(S2440).

또한, 채널 추정 및 ICI/ISI 보상이 수행된 프리앰블 심볼로부터 시그널링 데이터를 검출하고, 검출된 시그널링 데이터에 기초하여 프레임에 포함된 데이터 심볼을 처리할 수 있다(S2450).

한편, 본 발명에 따른 제어 방법을 순차적으로 수행하는 프로그램이 저장된 비일시적 판독 가능 매체(non-transitory computer readable medium)가 제공될 수 있다.

일 예로, 시그널링 데이터를 포함하는 프리앰블 심볼을 프레임에 삽입하는 단계, 프리앰블 심볼의 양 끝단에 가드 인터벌(Guard Interval)을 삽입하는 단계 및 프리앰블 심볼 및 가드 인터벌을 포함하는 프레임을 전송하는 단계를 수행하는 프로그램이 저장된 비일시적 판독 가능 매체(non-transitory computer readable medium)가 제공될 수 있다.

또한, 일 예로, 데이터 심볼, 시그널링 데이터를 포함하는 프리앰블 심볼 및 프리앰블 심볼의 양 끝단에 삽입된 가드 인터벌을 포함하며, 프리앰블 심볼의 양 끝단에 삽입된 가드 인터벌 중 하나는 PN 시퀀스(Pseudo Random Noise Sequence)를 포함하고, 나머지 하나는 PN 시퀀스 및 시그널링 데이터의 일부 중 하나를 포함하는 프레임을 수신하는 단계, 가드 인터벌에 포함된 적어도 하나의 PN 시퀀스에 기초하여 프리앰블 심볼을 보상하고 동기화를 수행하는 단계, 보상된 프리앰블 심볼에 기초하여 채널 추정을 수행하는 단계, 가드 인터벌에 포함된 시그널링 데이터의 일부 및 PN 시퀀스 중 적어도 하나에 기초하여 ICI/ISI(Inter Carrier Interferense/Inter Symbol Interferense)를 보상하는 단계 및 채널 추정 및 ICI/ISI 보상이 수행된 프리앰블 심볼로부터 시그널링 데이터를 검출하고, 검출된 시그널링 데이터에 기초하여 프레임에 포함된 데이터 심볼을 처리하는 단계를 수행하는 프로그램이 저장된 비일시적 판독 가능 매체(non-transitory computer readable medium)가 제공될 수 있다.

비일시적 판독 가능 매체란 레지스터, 캐쉬, 메모리 등과 같이 짧은 순간 동안 데이터를 저장하는 매체가 아니라 반영구적으로 데이터를 저장하며, 기기에 의해 판독(reading)이 가능한 매체를 의미한다. 구체적으로는, 상술한 다양한 어플리케이션 또는 프로그램들은 CD, DVD, 하드 디스크, 블루레이 디스크, USB, 메모리카드, ROM 등과 같은 비일시적 판독 가능 매체에 저장되어 제공될 수 있다.

또한, 송신 장치 및 수신 장치에 대해 도시한 상술한 블록도에서는 버스(bus)를 미도시하였으나, 송신 장치 및 수신 장치에서 각 구성요소 간의 통신은 버스를 통해 이루어질 수도 있다. 또한, 각 디바이스에는 상술한 다양한 단계를 수행하는 CPU, 마이크로 프로세서 등과 같은 프로세서가 더 포함될 수도 있다.

또한, 이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.

100: 송신 장치 110: 프리앰블 심볼 삽입부
120: 가드 인터벌 삽입부 130: 송신부
1600: 수신 장치 1610: 수신부
1620: 채널 추정부 1630: 보상부
1640: 신호 처리부

Claims

시그널링 데이터 및 PN 시퀀스(Pseudo Random Noise Sequence)를 포함하는 프리앰블 심볼을 프레임에 삽입하는 프리앰블 심볼 삽입부;
상기 프리앰블 심볼의 양 끝단에 가드 인터벌(Guard Interval)을 삽입하는 가드 인터벌 삽입부; 및
상기 프리앰블 심볼 및 상기 가드 인터벌을 포함하는 프레임을 전송하는 송신부;를 포함하며,
상기 가드 인터벌 삽입부는,
상기 프리앰블 심볼에 포함된 상기 PN 시퀀스의 서로 다른 일부를 상기 양 끝 단의 가드 인터벌에 각각 삽입하는, 송신 장치.
삭제
삭제
제1항에 있어서,
상기 프리앰블 내에 포함된 상기 PN 시퀀스는,
EWS(Emergency Warning System) 데이터의 삽입 여부에 따라 상기 프리앰블 심볼의 사이즈와 동일한 사이즈를 갖는 두 개의 PN 시퀀스(Pseudo Random Noise Sequence) 중 선택된 PN 시퀀스인 것을 특징으로 하는 송신 장치.
제1항에 있어서,
상기 프리앰블 내에 포함된 상기 PN 시퀀스는,
상기 프리앰블 심볼의 사이즈와 동일한 사이즈의 PN 시퀀스가 기 설정된 크기로 스케일 다운된 PN 시퀀스인 것을 특징으로 하는 송신 장치.
제1항에 있어서,
상기 프리앰블 심볼의 사이즈는 8K 이며, 상기 양 끝 단에 삽입된 가드 인터벌에 포함된 PN 시퀀스의 사이즈는 3648 샘플(sample)인 것을 특징으로 하는 송신 장치.
데이터 심볼, 시그널링 데이터 및 PN 시퀀스(Pseudo Random Noise Sequence)를 포함하는 프리앰블 심볼, 및 상기 프리앰블 심볼의 양 끝단에 삽입된 가드 인터벌을 포함하는 프레임을 수신하는 수신부;
상기 가드 인터벌에 포함된 적어도 하나의 PN 시퀀스에 기초하여 상기 프리앰블 심볼을 보상하고 동기화를 수행하는 동기화부,
상기 보상된 프리앰블 심볼에 기초하여 채널 추정을 수행하는 채널 추정부;
상기 가드 인터벌에 포함된 상기 PN 시퀀스에 기초하여 ICI/ISI(Inter Carrier Interferense/Inter Symbol Interferense)를 보상하는 보상부; 및
상기 채널 추정부 및 상기 보상부의 출력으로부터 상기 시그널링 데이터를 검출하고, 상기 검출된 시그널링 데이터에 기초하여 상기 프레임에 포함된 상기 데이터 심볼을 처리하는 신호 처리부;를 포함하며,
상기 프리앰블 심볼의 양 끝 단에 삽입된 상기 가드 인터벌에는 상기 프리앰블 심볼에 포함된 상기 PN 시퀀스의 서로 다른 일부가 삽입된, 수신 장치.
제7항에 있어서,
상기 동기화부는,
상기 적어도 하나의 PN 시퀀스에 기초하여 주파수 오프셋 및 샘플링(sampling) 오프셋을 측정하고, 상기 측정된 주파수 오프셋 및 샘플링 오프셋에 기초하여 상기 프리앰블 심볼을 보상하고 동기화를 수행하는 것을 특징으로 하는 수신 장치.
삭제
제7항에 있어서,
상기 보상부는,
상기 양 끝 단에 삽입된 가드 인터벌에 포함된 상기 PN 시퀀스를 제거하고, 상기 프리앰블 심볼을 구성하는 시그널링 데이터의 일부를 이용하여 ICI/ISI를 보상하는 것을 특징으로 하는 수신 장치.
제7항에 있어서,
상기 프리앰블 심볼의 사이즈는 8K 이며, 상기 양 끝 단에 삽입된 가드 인터벌에 포함된 PN 시퀀스의 사이즈는 3648 샘플(sample)인 것을 특징으로 하는 수신 장치.
시그널링 데이터 및 PN 시퀀스(Pseudo Random Noise Sequence)를 포함하는 프리앰블 심볼을 프레임에 삽입하는 단계;
상기 프리앰블 심볼의 양 끝단에 가드 인터벌(Guard Intervla)을 삽입하는 단계; 및
상기 프리앰블 심볼 및 상기 가드 인터벌을 포함하는 프레임을 전송하는 단계;를 포함하며,
상기 가드 인터벌(Guard Intervla)을 삽입하는 단계는,
상기 프리앰블 심볼에 포함된 상기 PN 시퀀스의 서로 다른 일부를 상기 양 끝 단의 가드 인터벌에 각각 삽입하는 송신 장치의 제어 방법.
삭제
삭제
제12항에 있어서,
상기 프리앰블 내에 포함된 상기 PN 시퀀스는,
EWS(Emergency Warning System) 데이터의 삽입 여부에 따라 상기 프리앰블 심볼의 사이즈와 동일한 사이즈를 갖는 두 개의 PN 시퀀스(Pseudo Random Noise Sequence) 중 선택된 PN 시퀀스인 것을 특징으로 하는 송신 장치의 제어 방법.
제15항에 있어서,
상기 프리앰블 내에 포함된 상기 PN 시퀀스는,
상기 프리앰블 심볼의 사이즈와 동일한 사이즈의 PN 시퀀스가 기 설정된 크기로 스케일 다운된 PN 시퀀스인 것을 특징으로 하는 송신 장치의 제어 방법.
제12항에 있어서,
상기 프리앰블 심볼의 사이즈는 8K 이며, 상기 양 끝 단에 삽입된 가드 인터벌에 포함된 PN 시퀀스의 사이즈는 3648 샘플(sample)인 것을 특징으로 하는 송신 장치의 제어 방법.
데이터 심볼, 시그널링 데이터 및 PN 시퀀스(Pseudo Random Noise Sequence)를 포함하는 프리앰블 심볼, 및 상기 프리앰블 심볼의 양 끝단에 삽입된 가드 인터벌을 포함하는 프레임을 수신하는 단계;
상기 가드 인터벌에 포함된 적어도 하나의 PN 시퀀스에 기초하여 상기 프리앰블 심볼을 보상하고 동기화를 수행하는 단계;
상기 보상된 프리앰블 심볼에 기초하여 채널 추정을 수행하는 단계;
상기 가드 인터벌에 포함된 상기 PN 시퀀스에 기초하여 ICI/ISI(Inter Carrier Interferense/Inter Symbol Interferense)를 보상하는 단계; 및
상기 채널 추정 및 ICI/ISI 보상이 수행된 프리앰블 심볼로부터 상기 시그널링 데이터를 검출하고, 상기 검출된 시그널링 데이터에 기초하여 상기 프레임에 포함된 상기 데이터 심볼을 처리하는 단계;를 포함하며,
상기 프리앰블 심볼의 양 끝 단에 삽입된 상기 가드 인터벌에는 상기 프리앰블 심볼에 포함된 상기 PN 시퀀스의 서로 다른 일부가 삽입된, 수신 장치의 제어 방법.
제18항에 있어서,
상기 동기화를 수행하는 단계는,
상기 적어도 하나의 PN 시퀀스에 기초하여 주파수 오프셋 및 샘플링(sampling) 오프셋을 측정하고, 상기 측정된 주파수 오프셋 및 샘플링 오프셋에 기초하여 상기 프리앰블 심볼을 보상하고 동기화를 수행하는 것을 특징으로 하는 수신 장치의 제어 방법.
삭제