JP4723175B2 - 半導体素子 - Google Patents

Description

本発明は、並置されている独立請求項の上位概念に記載の半導体素子、例えば圧力センサおよびその製造方法から出発している。

ＤＥ１００３２５７９Ａ１号から既に、中空室ないし空洞が半導体基板中ないし基板上に生成されかつこれが圧力センシングのために用いられるという半導体素子の製造方法および半導体素子が公知である。ここでは従来技術に従って多孔性のシリコンから成る半導体素子の層が設けられている。その際圧力センサは表面微細工学（マイクロメカニカル技術を使用）において多孔性のシリコンの転移（Umlagerung）を用いて生成される。この転移により、シリコンから成るダイヤフラムの下方に空洞ないし中空室が形成されることになる。

図１には従来の圧力センサの製造工程物が示されている。

シリコン基板１０１の上面にマスク層１０２が生成され、その際マスク層１０２によって被覆されていない領域１０３が生じる。マスク層は例えば窒化物層、Ｎドーピングされた層（Ｐドーピング層されたシリコン基板の場合）またはその他の、後で使用されるエッチング媒体によって殆ど攻撃されない適当な層であってよい。シリコン基板１０１の上面は適当なエッチング媒体を使用して電気化学的に、エッチング媒体が被覆されていない領域１０３の下方でシリコン基板１０１中に小さな開口部もしくは孔を生成するようにエッチングされる。僅かな孔を有するシリコン層１０４が生じる。シリコン層１０４のこれら小さな開口部ないし孔を通ってエッチング媒体がシリコン基板１０１の下方に位置している領域に達しかつ同様に、そこに存在しているシリコンによって複数の孔を形成する。この場合多孔性のシリコン層１０４の下方に多孔性のシリコン層１０５が生じる。電気化学的なエッチング、殊にウェットエッチングのためのエッチング媒体は、有利にはフッ酸（ＨＦ）またはとりわけフッ酸（ＨＦ）を含有しているエッチング媒体である。本発明によれば有利には、シリコン基板１０１の上面と下面との間に電界が生成され、その際調整設定された電界強度ないし調整設定された電流密度を介して孔ないし開口部ないし中空室の拡大速度が影響を受ける。この方法による有利な電気化学的なエッチング法では、エッチングすべき圧力センサの製造工程物が、エッチング媒体が充填されているバスタブ形状の容器におかれかつエッチング媒体の相対向する両端部に電圧がかけられて、電界が生じるようにされる。上側の多孔性のシリコン層１０４がマスク層１０２が被覆されていない領域１０３の直接下方の領域に生じるように考慮するために、第１のステップにおいて被覆されていない領域１０３にエッチング媒体を供給した後、必ずしも一定である必要はない電流密度が調整設定される。これは有利には、被覆されていない領域１０３の直接下方に、シリコン基板１０１中に開口部ないし孔が生じるように選択されている。第１のステップにおいて調整設定された、必ずしも一定である必要はない電流密度に対する別の重要な判断基準は、マスク層１０２が被覆されていない領域１０３の直接下方のシリコン基板１０１に適当な開口部ないし孔が生じるような電流密度を調整設定する点にある。殊に、後から、エッチング過程の期間に形成される多孔性のシリコン層１０４上に、本来のセンサダイヤフラムを形成するほぼ単結晶のシリコン層が堆積されるようにするような開口部ないし孔が適している。それ故に、開口部ないし孔は適当なサイズないし適当な直径を有してさえいればよい。有利な開口部ないし孔は例えば、約１０〜１００ｎｍ、有利には約１０〜３０ｎｍを有している。これは、適当な開口部ないし孔に対する単なる例示にすぎないことは勿論である。エッチング媒体が多孔性のシリコン層１０４を貫通した後、更なる経過において有利には電流密度は表面に近い側の多孔性のシリコン層１０４を形成するための電流密度に比べて高められ、これにより孔が拡大されるかもしくは中空室拡大速度が高められかつ表面に近い側の多孔性のシリコン層１０４における孔に比べて下の方に位置しているシリコン層１０５においては比較的大きな孔が生じる。エッチング媒体によって分解されたシリコンはエッチング過程の期間および／または後から、多孔性のシリコン層１０４における開口部ないし孔を介して除去されかつ「フレッシュ」なエッチング媒体が供給される。

図１に示されている、本発明の半導体素子の製造工程物の製造方法では、図２に示されている、後からの中空室２０１を形成するためのエッチング過程が適当なプロセスパラメータおよび／または１つまたは複数のエッチング媒体の選択によって、後での中空室２０１を形成するシリコン層１０５の多孔性が十分な大きさであるように調整設定される。「十分」とは有利には、６０％より大きくかつ１００％より小さい多孔性、すなわち気孔率の謂いである。次に圧力センサないし半導体素子において従来技術に従って熱処理（テンペリング）が行われる。熱処理は有利には、水素雰囲気中、窒素雰囲気中または希ガス雰囲気中および／または約９００℃以上の温度において行われる。シリコン層１０５（図１参照）の高い気孔率に基づいて、熱処理の際に、低い方に位置している多孔性のシリコン層１０５の孔は再編成され、僅かな多孔性のシリコン層１０４の下方に１つの個別の大きな孔が生じ、これにより図２に示されている中空室ないし図示の空洞２０１が生じることになる。僅かな多孔性のシリコン層１０４の上面における孔は熱処理ないし高温ステップの際に殆ど封鎖されるので、このことによっても図３において参照番号３０１で示されている本来のセンサダイヤフラムをほぼ単結晶のシリコン層として堆積させることができる。図３には封止されている空洞２０１を備えている従来の半導体素子が図示されている。
ＤＥ１００３２５７９Ａ１号

封鎖された空洞を形成する際に図１ないし３において参照番号１０４で示されている上側の多孔性の層を封鎖するプロセスステップにおいて、多孔性の層の形成後に空気中に置いた際に形成されるシリコン酸化物（負の酸化物）を空洞ないし中空室２０１が完全に封止される前にまだ完全に除去することができなかったという問題がある。このことは本発明により回避しようとするものである。

それぞれ独立請求項の特徴部分に記載の構成を有する本発明の半導体素子および本発明の方法は、従来技術に比して、表面の早期の、すなわち期待している時期より早い封鎖、ひいては中空室ないし空洞の早期の封鎖が回避されるという利点を有している。空洞ないし中空室を形成するための多孔性シリコンの転移は複数の工程ステップに分割されている。それ故に多孔性のシリコン構造の生成後、転移のための第１の工程ステップにおいて空気に置かれることにより形成される形成された負のシリコン酸化物が９００℃および１１００℃の間の温度でＨ_２雰囲気において溶解（還元）されなければならない。転移のための第２の工程ステップにおいて引き続き多孔性のシリコンの表面が９００℃ないし１２００℃においＨ_２雰囲気において封鎖される。転移ための第３の工程ステップにおいてシリコンのエピタキシャル成長によってダイヤフラムが形成され、その際シリコンの成長の際にも更に多孔性のシリコンが部分的に転移され、ひいては空洞の形成に役立つのである。第１の工程ステップにおけるシリコン酸化物の溶解は必要である。というのは、そうしなければ引き続く転移が行われないまたは行われたとしてもたいしたことない可能性があるからである。シリコン酸化物の溶解は第１の工程ステップにおける還元するＨ_２雰囲気によって保証される。同時に、この熱処理ステップにおいて表面は閉じられるので、表面の早期の封鎖を引き起こす可能性がありかつ従って残留酸化物は多孔性のシリコン層に残ったままである。この状態において多孔性のシリコン層における完全な転移、ひいては空洞の形成は妨げられるかもしくは難しくなる。本発明の半導体素子ないし本発明の方法は多孔性のシリコン層のこの早期の封鎖を低減し、かつそれにより空洞の確実でかつ完全な形成を保証する。空洞の早期の封鎖を低減するというこの効果をもたらすための本発明の手段は、いわゆる換気孔が多孔性のシリコン層に導入されることである。これにより表面の早期の封鎖は妨げられかつ完全な酸化物溶解、引き続く転移が保証される。このような換気孔は本発明によれば、所定のダイヤフラム領域において意図したアンダエッチングが設定されており、これによりこのダイヤフラム領域においては残りのダイヤフラム領域におけるものとは別の孔構造が生成されることによって生成される。このような別の孔構造は本発明によれば残りのダイヤフラム領域の孔構造より著しく後で封鎖される。

従属請求項に記載の構成によって独立請求項に記載の半導体素子ないし方法の有利な発展形態ないし改良形態が可能である。特別有利には、第１の部分領域における被覆層が形成される前のプロセス段階の孔構造は実質的に主基板面に対して垂直方向に配向されておりかつ第２の部分領域における前プロセス段階の孔構造は実質的に主基板面に対して平行に配向されている。水平方向、すなわち基板の主基板面が水平方向に位置しているとき、主基板面に対して平行に延在しているこのようなラテラルな孔は表面に対して垂直に、すなわち主基板面に対して垂直に設けられている孔より著しく後に閉鎖される。従ってラテラルな孔を有しているダイヤフラム面の領域はシリコン酸化物の溶解の最後の段階においてガス交換のための本発明の換気孔として使用することができる。更に、第２の部分領域における前プロセス段階の孔構造がメソ多孔性に設定されているまたは第２の部分領域における前プロセス段階の孔構造がナノ多孔性に設定されているまたは第２の部分領域における前プロセス段階の孔構造が第１の部分領域におけるより高い多孔性に設定されていると有利である。これにより、本発明の換気孔の形成のための種々の可能性が簡単な手法において可能である。換気孔の領域においてエピタキシャル層の結晶構造は多くの欠陥を持っており、このことは比較的高い気孔率ないしナノまたはメソ多孔性の孔構造もしくは表面に対して平行である孔の延在方向に対して特別特徴的である。更に、半導体基板がシリコンから成っていると有利である。これにより孔の意図した導入によって、本発明の空洞ないし本発明の中空室を制御して生成することが可能である。更に、多孔性の層の上にエピタキシャル層が設けられていると有利である。これにより、種々の形式の圧電式の測定エレメントをエピタキシャル層内に収容しかつこれにより例えば本発明の半導体素子を圧力センサとして使用することが可能である。

次に本発明を図示の実施例に付き図面を用いて詳細に説明する。

図４には本発明の半導体素子の種々の製造段階が示されている。図４ａにも、本発明の半導体素子の基礎を形成している基板１０１が示されている。基板１０１には、比較的強くｐ（ドープ剤濃度＞５・１０^１６ｌ／ｃｍ^３）ドーピングされておりかつ図４ａには参照番号１２０が付されている層が形成される。この層１２０の下方には後に、本発明の半導体素子の空洞が形成されかつこの層１２０の領域において、以下に被覆層とも称される、空洞の被覆が形成される。更に、ｎドーピングされておりかつ後で、多孔性のシリコンを製造するためのエッチング方法によって孔を生成することができない基板領域には参照番号１３０が付けられている。参照番号１３０で示されている基板領域は後に、空洞およびその被覆層が存在しているダイヤフラム領域を取り囲むランドもしくはフレームとして用いられる。本発明によれば、図１との関連において説明した、従来技術に従った層１０２と同様にその下方に位置する領域が多孔性になるのを妨げるカバー部１１０をダイヤフラム領域中に設けるようにしている。それからこのように用意された基板１０１のエッチングが行われ、その結果が図４ｂに示されている。エッチングは従来の半導体素子と関連して説明した方法の場合と同様に、第１の段階を含んでいる。すなわちこの段階では一方において、比較的僅かな気孔率もしくは多孔性を有している被覆層が形成されかつ他方においてこの被覆層の下方に、すなわちより下方に位置している第２の層が形成され、この層は比較的高い多孔性を有している。引き続いて、次の工程によって、半導体材料の転移が生じ、その際比較的高い多孔性の領域に、そこのシリコン粒子が再編成されかつ部分的に被覆層の領域にも沈着ことによって空洞が形成される。この転移によって、図４ｃおよび図４ｄにおいて参照番号１２９で示されている空洞および更にその上に位置していて、僅かな多孔性の基板層に戻る被覆層が生じる。この転移後、被覆層は普通、孔形成（多孔化）後および転移前のその状態の期間のよりも僅かにしか目立たない孔構造を有している。しかしその前の孔構造は転移後もまだ認められる。図４ａで参照番号１２０で示されている僅かな多孔性の基板層はエッチング過程の際にカバー部１１０が存在していないことによる被覆層の第１の部分領域と、カバー部１１０が存在していることによる被覆層の第２の部分領域と分けられる。第１の部分領域１２２はエッチング過程の際にカバー部１１０によって被覆されておらずかつ第２の部分領域１２１はエッチング過程の際にカバー部１１０によって被覆されている。両方の部分領域は一緒に殊に転移の後で被覆層１５０を形成する。これは図４ｄには第１および第２の部分領域を区別することなく示されている。エッチング過程の期間被覆層１５０の第２の部分領域１２１の上方のカバー部１１０によって孔は実質的にラテラルに、すなわち上面に対して平行ないし基板１０１の主基板面に対して平行に延在している。被覆層１５０の第１の部分領域１２２において孔は実質的に主基板面に対して垂直に延在している。被覆層１５０の下方に、転移の前には孔成分が比較的高い（６０％の多孔性および１００％の多孔性の間）層が存在しておりもいくは転移の後には空洞が存在している。この層は図４ｂには参照番号１２８（転移の前）が付されておりかつ図４ｃには参照番号１２９で示されているが、それは空洞１２９を形成するためのシリコン材料の転移の結果を表そうというものである。表面に配置された、多孔性の層の転移された部分領域１２１および１２２は図４ｄにはまとめて被覆層１５０ないしカバー層１５０として図示されている。被覆層１５０の上に本来のダイヤフラム層１４０が図示されており、これは本発明によれば殊にエピタキシャル成長された、単結晶のシリコンから設けられている。ダイヤフラム層１４０には本発明により１つまたは複数の、例えば伸張抵抗もしくは圧電抵抗を介してダイヤフラム層１４０の変形を検出するための測定素子が挿入されている。従ってダイヤフラム層１４０は本来のセンサダイヤフラムを形成している。

図４ａに図示されている、比較的高ドーピングされている表面層１２０はエッチング過程の後、カバー部１１０が設けられていない領域において、メソ多孔性でありかつ表面に対して垂直方向に配向されている孔構造を有している。この比較的高ドーピングされている層１２０は約０．１Ωｃｍの電気抵抗および約１μｍの厚さを有している。この垂直方向に配置されているメソ多孔性の孔はシリコン材料の本発明による転移の際に比較的迅速に封鎖される。多孔性シリコンの形成は等方性エッチング過程であるので、マスクとして使用される、例えばシリコン窒化物から成っているカバー部１１０はラテラルにアンダエッチングされる。これにより第２の部分領域１２１において被覆層の表面に対して実質的に平行に延在している孔が生じる。従って被覆層１５０の第２の部分領域１２１における孔構造はラテラルと表すことができる。これらラテラルな孔は温度処理の際にずっと後で封鎖され、従って本発明による、ガス交換のための開口部ないし本発明の換気孔として使用することができる。

図５および図６において本発明のラテラルな孔構造を製造するためのないし本発明の換気孔を製造するための２つの異なった実施例が示されている。

図５においてシリコン基板１０１に表面ドーピングが行われるようになっている。これはシリコン基板１０１上の層１２０になりかつ比較的強くｐドーピングされるようになっている。この層１２０の第１の部分領域にはカバー部１１０が設けられておらずかつこの層の第２の部分領域にはカバー部１１０が設けられている。これは図５ａに図示のエッチング過程の前の状態である。図５ｂにはエッチング過程の第１ステップ後の状態が示されており、この場合表面にドーピングされた層１２０の第１の部分領域１２２に多孔性のシリコンが生じた。これは垂直方向に延在している孔を有する孔構造を有している。第２の部分領域、すなわちカバー部１１０の下方には、参照場号１２５が付されている領域が生じた。これはラテラルな孔構造を有している。この領域はメソ多孔性のシリコンを有する孔構造を有している。カバー部１１０のサイズはアンダエッチング次第で決められ、例えば領域１１０のアンダエッチングは約１５μｍでありかつこのアンダエッチングの方向におけるカバー部１１０のサイズは約１０〜２０μｍが選択される。アンダエッチングは図５ｂにおいて、第２の部分領域１２５がカバー部１１０より小さいことが分かる。

図６において本発明の換気孔を実現するための第２の実施例が図示されているが、ここでは表面ドーピングされた層１２０は比較的高ドーピングされた領域１１９（ドーピング濃度＞５・１０^１６ｌ／ｃｍ^３）と比較的低ドーピングされた領域１１８（基板ドーピング＞５・１０^１５ｌ／ｃｍ^３）とを含んでいる。比較的弱くドーピングされた領域１１８はカバー部１１０ないしカバー領域１１０の下方に存在している。本発明によれば殊に、低ドーピングされた領域１１８のドーピングは基板１０１のドーピングに相応しかつ比較的高ドーピングされた領域１１９を形成するためには単に構造化されて比較的高いドーピングが導入されるようになっている。ここでも図６ａにはエッチング過程の前の状態が図示されている。図６ｂにはエッチング過程の第１ステップ後の状態が図示されている、すなわちカバー部１１０の被覆されていない領域１２２には実質的に垂直方向に延在している孔が存在しておりかつ実質的にエッチング過程の前の低ドーピングされた領域１１８に相応する、被覆層１５０の第２の部分領域に、実質的にラテラルな孔を有する孔構造を有する領域１２６が生じた。しかしここでは領域１２６において、すなわち被覆層１５０の第２の部分領域において、この領域の僅かなドーピングのために僅かな気孔率を有するメソ多孔性のシリコンは生じず、高い気孔率を有するナノ多孔性のシリコンが生じ、これは今や同様にまたもや後に、シリコン酸化物を溶解するために熱処理ステップが実施されるとき、残りのダイヤフラム領域として、すなわち被覆層１５０の残りの領域として封鎖される。カバー部１１０のサイズはここでもアンダエッチングのオーダによって決められる。例えばカバー領域１１０の拡がりは約６μｍのアンダエッチングの場合５〜１０μｍのオーダに設定されている。

択一的な実施例において本発明によれば有利には、図６に図示の、低ドーピングされた部分領域１１８上のカバー領域１１０のオーバラップが高ドーピングされた部分領域１１９の厚さないし深さと大体同じ大きさに設定されているようになっている。カバー領域の幅はこの場合オーバラップの２倍のサイズより著しく大きく設定されている。この状態において第１のエッチングステップの間低気孔率のエッチングフロントはカバー部１１０の下方において接触しない。それから第２のエッチングステップの際にカバー部１１０の下方に位置する部分領域１１８が高多孔性にエッチングされ、これによりこの領域は熱処理期間の換気孔の機能を引き受ける。別の実施例において図６の場合においてカバー部１１０を省略することができる。この場合には部分領域１１８および１１９において垂直方向の孔構造だけが生じる。領域１１８および１１９の異なっているドーピングによって、領域１１８に比較的高い気孔率を有するナノ多孔性のシリコンが生じ、これは後続の熱処理ステップの際に後で、周りを取り囲むメソ多孔性の領域１１９として封鎖される。従ってこの場合にも負の酸化物の溶解が有利に行われる。換気孔のオーダはエピタキシャル層の厚さによって決まってくる。というのは、これが孔を確実に封鎖しなければならないからである。それ故に孔直径はエピタキシャル厚さより小さくなければならない。

図７において、後の被覆層１５０にカバー領域１１０を分配もしくは配置するための第１の変形例が図示されている。図７および図８には半導体素子の本発明にとり重要な部分の平面が図示されている。図４で既に説明した領域１３０，すなわち例えばｎドーピングされ、それ故に孔形成エッチング過程によって攻撃されない領域はフレームを形成し、このフレーム内に被覆層１５０および空洞１２９が設けられている。しかし被覆層１５０および空洞１２９は図７および図８には特に示されていない。カバー部１１０の分布は図７ではダイヤフラム領域内、すなわち基板の領域１３０によって取り囲まれている、方形ないし正方形のラインの形で設けられているので、ダイヤフラム領域の縁部ないし空洞の縁部から十分な間隔が保証されている。換気孔、ひいてはカバー部１１０の一般的な位置は図７および図８には図示されていない、ダイヤフラム層１４０上または内にある測定領域にあってはならない。ダイヤフラム層１４０内の測定装置ないし測定素子は殊にピエゾ抵抗として設けられておりかつこれは有利には空洞１２９の縁部における移行領域に存在している。換気孔ないしカバー部１１０の領域におけるエピタキシャル品質は残りのダイヤフラム領域におけるほどよくないもしくは比較的悪いので、カバー部１１０の一部領域またはカバー領域１１０そのものも空洞１２９の縁部の領域に来るようにはなっていない。空洞１２９の縁部に対するカバー領域１１０の間隔は、シリコン酸化物の材料の洗浄の期間に使用することができる時間において、まだ除去すべきシリコン酸化物を有しているすべての領域に対してＨ_２雰囲気が入り込めるように選定されるべきである。すべてのシリコン酸化物が除去されたとき、空洞および被覆層を形成するための完全な転移が生じることができる。

図８には、カバー領域１１０がドットないし小さな正方形として設けられている。図７にも図８にもカバーされた領域１１０の重要な寸法ないし図７ではカバー部１１０の拡がりとの関連において前に説明したようにカバーされた領域１１０の幅が設定されている。

換気孔ないし換気ラインないし換気領域とも称される、ダイヤフラム上の換気孔の配置は最適にはダイヤフラムにおける電圧分布に応じて決められるので、個々の換気孔に電圧最大値は発生しない。図７においても、ラインが角を有しておらず、丸くなっている、もしくはダイヤフラムにおける等電位線に追従していると有利である。

従来技術の従来の圧力センサの製造工程物の断面略図である。 公知の圧力センサの別の製造工程物の断面略図である。 従来技術の公知の圧力センサの断面略図である。 本発明の半導体素子の種々の工程段階の断面略図である。 本発明の換気孔を製造するための第１の実施例の断面略図である。 本発明の換気孔を製造するための第２の実施例の断面略図である。 本発明の換気孔の配置の第１の変形例の平面略図である。 本発明の換気孔の配置の第２の変形例の平面略図である。

符号の説明

１０１ シリコン基板
１０２ マスク層
１０３ カバーされていない領域
１０４ 上側のシリコン層（低い気孔率）
１０５ 下側のシリコン層（高い気孔率）
１１０ カバー部（カバー領域）
１２０ 多孔性の層
１２１，１２２ 部分層
１２９ 空洞
１３０ フレーム／縁部（ラント）
１４０ ダイヤフラム領域
１５０ 被覆層
２０１ 中空室ないし空洞
３０１ センサダイヤフラム

Claims (10)

1. 少なくとも半導体基板（１０１）と、該半導体基板の上（１０１）に前記半導体基板の多孔性のシリコン材料の転移によって形成された中空室（１２９）と、該中空室（１２９）の上に前記半導体基板の多孔性のシリコン材料の転移によって形成された被覆層（１５０）とを備える半導体素子において、
   前記被覆層（１５０）は第１の部分領域（１２２）と第２の部分領域（１２１，１２５，１２６）を有しており、
   前記第１の部分領域（１２２）における前記転移前の孔構造は、実質的に前記半導体基板の主平面に対して垂直方向に配向されており、かつ
   前記第２の部分領域（１２１，１２５，１２６）における前記転移前の孔構造は、実質的に前記半導体基板の主平面に対して平行に配向されている
   ことを特徴とする半導体素子。
2. 前記第２の部分領域（１２１，１２５，１２６）における前記転移前の孔構造は、前記第１の部分領域（１２２）における前記転移前の孔構造より高い多孔性に設定されている
   請求項１記載の半導体素子。
3. 前記半導体基板（１０１）はシリコンである
   請求項１または２記載の半導体素子。
4. 前記被覆層（１５０）の上方にダイヤフラム層（１４０）が設けられている
   請求項１から３までのいずれか１項記載の半導体素子。
5. 請求項１から４までのいずれか１項記載の半導体素子を用いた圧力センサ。
6. 少なくとも半導体基板（１０１）と中空室（１２９）と被覆層（１５０）とを備える半導体素子の製造方法であって、
   前記中空室（１２９）が、前記半導体基板（１０１）の上に前記半導体基板の多孔性のシリコン材料の転移によって形成されるステップと、
   前記被覆層（１５０）が、前記中空室（１２９）の上に前記半導体基板の多孔性のシリコン材料の転移によって形成されるステップ
   とを有する半導体素子の製造方法において、
   第１の部分領域（１２２）と第２の部分領域（１２１，１２５，１２６）とを有する前記被覆層（１５０）の前記第２の部分領域をカバー部（１１０）で被覆した後に前記被覆層（１５０）を形成するステップを有することにより、孔が前記カバー部（１１０）の下方ではラテラルに形成される、
   ことを特徴とする半導体素子の製造方法。
7. 第２の部分領域（１２１，１２５，１２６）は第１の部分領域（１２２）より僅かなドーピング度を有しているので、第２の部分領域（１２１，１２５，１２６）における孔は第１の部分領域（１２２）における孔より小さい
   請求項６記載の方法。
8. カバー部（１１０）はラインまたは点ないし小さな正方形において設けられている
   請求項６または７記載の方法。
9. カバー部（１１０）と第２の部分領域（１２１，１２５，１２６）とのオーバーラップする部分の幅方向の長さは、第１の部分領域（１２２）の厚さと同じ長さで設定されている
   請求項６から８のいずれか１項記載の方法。
10. 第２の部分領域（１２１，１２５，１２６）をカバーするカバー部（１１０）の幅方向の長さは、５〜１０μｍである
    請求項６から８のいずれか１項記載の方法。

Images