JP4720001B2 - 固体撮像装置の駆動回路 - Google Patents
固体撮像装置の駆動回路 Download PDFInfo
- Publication number
- JP4720001B2 JP4720001B2 JP2001112512A JP2001112512A JP4720001B2 JP 4720001 B2 JP4720001 B2 JP 4720001B2 JP 2001112512 A JP2001112512 A JP 2001112512A JP 2001112512 A JP2001112512 A JP 2001112512A JP 4720001 B2 JP4720001 B2 JP 4720001B2
- Authority
- JP
- Japan
- Prior art keywords
- drive
- register
- circuit
- selection
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は固体撮像装置に関し、特に固体撮像装置を駆動する回路に関するものである。
【０００２】
【従来の技術】
固体撮像装置には、電荷結合素子を用いたものや、ＣＭＯＳイメージセンサーなどがあり、各種携帯端末機器、デジタルスチルカメラ、デジタルビデオカメラなどの画像入力装置として広く使用されている。そして、これらの映像電子機器の性能向上を図るため固体撮像装置の高速化および低消費電力化が求められている。
【０００３】
固体撮像装置は、光センサー部から成る画素を２次元的に配列して構成され、各画素に順次、選択パルスを供給すること、すなわち画素を走査することで光センサー部による光検出結果の読み出しなどが行われる。そこで、固体撮像装置の高速化や低消費電力化は、１つの方法として全画素を走査するのではなく、画素の行あるいは列を適宜飛び越して走査することで実現することができる。
【０００４】
一方、標準のテレビジョン信号としてＮＴＳＣ方式およびＰＡＬ方式のものが用いられるが、このような信号を出力する機器では、上記方式にもとづくインターレース走査に対応するため、固体撮像装置において、上述の場合と同様に、画素の行あるいは列の飛び越し走査が行われる。
【０００５】
また、画素の行または列の走査は、光センサー部が出力する光検出信号、すなわち画素信号を各画素から読み出す場合だけでなく、電子シャッター動作として、各画素に蓄積された電荷を放電させ破棄する場合にも行われる。
図９は従来の固体撮像装置を示す部分構成図である。図９に示したように、従来の固体撮像装置１０２は、マトリクス状に配列された画素１０４と、第１および第２の駆動回路１０６、１０８とを含み、画素１０４はその行ごとに行選択信号線１１０に接続され、また列ごとに列選択信号線１１２に接続されている。画素１０４は、第１の駆動回路１０６が行選択信号線１１０に出力する選択パルスによって行単位で選択され、また、第２の駆動回路１０８が列選択信号線１１２に出力する選択パルスによって列単位で選択される。そして、ｎ、ｍを正の整数として、ｎ行目におけるｍ列目の画素１０４から画素信号を読み出す場合には、ｎ番目の行選択信号線１１０およびｍ番目の列選択信号線１１２に選択パルスが同時に供給され、対応する画素１０４から画素信号が読み出される。なお、第１および第２の駆動回路１０６、１０８は基本的に互いに同様の構成となっている。
【０００６】
図１０は、第２の駆動回路１０８を示す部分回路図であり、同図に示したように、第２の駆動回路１０８は、それぞれフリップフロップ回路と同様の機能を果たす複数の駆動レジスター１１４により構成されている。駆動レジスター１１４はそれぞれ画素１０４の列に対応し、画素列の順に配列されており、それぞれ対応する画素列に列選択信号線１１２を通じて選択パルスを出力する。
【０００７】
各駆動レジスター１１４には、初段を除いて、１つ前の段の駆動レジスター１１４からそれぞれ走査パルス１１６が入力されており、各駆動レジスター１１４は、クロックパルスφｃｋに同期して走査パルスを取り込み保持して選択パルスφａ１、φａ２、φａ３、…として対応する画素列に出力するとともに、次段に走査パルスを出力する。
【０００８】
図１１は従来の固体撮像装置１０２を構成する第２の駆動回路１０８の動作を示すタイミングチャートの例である。
初段の駆動レジスター１１４は、クロックパルスφｃｋの１周期の間ハイレベルとなる走査パルス１１６が外部から入力されると、図１１に示したように、クロックパルスφｃｋの立ち上がりに同期してこの走査パルス１１６を取り込んで保持し、クロックパルスφｃｋの１周期の間ハイレベルとなる選択パルスφａ１を１列目の画素１０４に出力する。初段の駆動レジスター１１４はまた、このとき選択パルスφａ１と同じ期間ハイレベルとなる走査パルス１１６を次段に出力する。
【０００９】
次段の駆動レジスター１１４は前段から走査パルス１１６が供給されたため、次のクロックパルスφｃｋの立ち上がりでこの走査パルス１１６を取り込み、保持してクロックパルスφｃｋの１周期の間ハイレベルとなる選択パルスφａ２を２列目の画素１０４に出力する。２段目の駆動レジスター１１４はまた、このとき選択パルスφａ２と同じ期間ハイレベルとなる走査パルス１１６を３段目の駆動レジスター１１４に出力する。
つづく駆動レジスター１１４も同様に動作し、その結果、各駆動レジスター１１４からは図１１に示したようなタイミングで選択パルスφａ３、φａ４、…が対応する列の画素１０４に順次出力され、各列の画素１０４が順番に走査される。
【００１０】
第１および第２の駆動回路１０６、１０８は上述のように同様の構成となっているため、第２の駆動回路１０８によって各行の画素１０４が同様に走査される。そして、たとえば、各列の走査の間、ハイレベルを維持する選択パルスを、第１の駆動回路１０６の各駆動レジスター１１４から順次出力させることで、各行ごとに、列の順番にしたがって各列の画素１０４から画素信号が順次、読み出される。
【００１１】
テレビジョンのインターレース走査に対応するため、たとえば画素１０４の列において飛び越し走査を行う場合には、第２の駆動回路１０８を２つに分割して奇数フィールド用の駆動回路と偶数フィールド用の駆動回路を設け、これら２つの駆動回路により、偶数列の画素１０４と、奇数列の画素１０４とに交互に選択パルスを供給する構成とすればよい。
【００１２】
そして、固体撮像装置１０２の高速化や低消費電力化のために上述したような飛び越し走査を行う場合には、特定の列の画素１０４にのみ選択パルスを供給する駆動回路を設け、画素信号を読み出すようにすればよい。
また、各画素１０４において、画素信号を生成すべく一定の期間、蓄積された電荷を取り出すためには、電子シャッター機能によって、画素信号の読み出しに対応して、画素１０４に蓄積された電荷を破棄する必要がある。したがって、電子シャッター走査として、画素信号を読み出す場合と同様に画素１０４を走査することになるが、それには、上記第１および第２の駆動回路１０６、１０８と同様の構成の電子シャッター走査のための駆動回路を設けて対応することができる。
【００１３】
【発明が解決しようとする課題】
しかし、ノンインターレース走査、インターレース走査、高速化や低消費電力化のための飛び越し走査、ならびに電子シャッター走査を行うために、上述のように各走査ごとに専用の駆動回路、したがって専用の駆動レジスター群を設けたのでは、固体撮像装置１０２が大型化してしまい、さらには製造コストも上昇する。
【００１４】
本発明はこのような問題を解決するためになされたもので、その目的は、各走査ごとに専用の駆動レジスター群を設けることなく複数の走査を行えるようにした固体撮像装置の駆動回路を提供することにある。
【００１５】
【課題を解決するための手段】
本発明は上記目的を達成するため、複数の光センサー部をマトリクス状に配列し、かつ、該複数の光センサー部に対して赤、青及び緑のカラーフィルタをベイヤ配列して構成した固体撮像装置に設けられ前記複数の光センサー部にそれぞれ選択パルスを出力し光検出信号を出力させる、順序付けられた複数の駆動レジスターを含み、各駆動レジスターはクロックパルスに同期して、上位側の駆動レジスターが出力する走査パルスを受け取り保持するとともに対応する前記光センサー部に選択パルスを出力し、かつ下位側の駆動レジスターに、つづくクロックパルスに同期して保持させるべく走査パルスを出力する駆動回路であって、上位側の駆動レジスターと下位側の２つの駆動レジスターとの間に介在し、上位側の駆動レジスターが出力する走査パルスを制御信号にもとづき下位側の２つの駆動レジスターのいずれかに出力する選択回路を備え、連続する３つの駆動レジスターごとにオア回路と前記選択回路とが設けられ、各選択回路は、前記制御信号にもとづき、対応する３つの駆動レジスターのうちの最初の駆動レジスターが出力する走査パルスを２段目の駆動レジスターおよび、次の連続する３つの駆動レジスターの１段目の駆動レジスターのいずれかに出力し、対応する前記オア回路は、前記選択回路が出力した走査パルスおよび３段目の駆動レジスターが出力した走査パルスを、次の連続する３つの駆動レジスターの１段目の駆動レジスターに出力し、２段目の駆動レジスターは３段目の駆動レジスターに走査パルスを出力することを特徴とする。
【００１６】
本発明の固体撮像装置の駆動回路では、選択回路が、上位側の駆動レジスターと下位側の２つの駆動レジスターとの間に介在し、上位側の駆動レジスターが出力する走査パルスを制御信号にもとづき下位側の２つの駆動レジスターのいずれかに出力する。
したがって、制御信号により選択回路の動作を切り換えることにより、上位側の駆動レジスターが出力する走査パルスを、下位側の２つの駆動レジスターのいずれに出力するかを切り換えることができ、その結果、たとえば各駆動レジスターから順番に選択パルスを出力させて連続走査を行うか、あるいは飛び越し走査を行うかを切り換えることが可能となる。そして、このような走査の切り換えを、従来のように各走査ごとに専用の駆動レジスター群を設けることなく行うことができる。
【００１９】
【発明の実施の形態】
次に本発明の実施の形態例について図面を参照して説明する。
図１は本発明による駆動回路の第１の実施の形態例を示す部分回路図、図２は図１の駆動回路を備えた固体撮像装置の一例を示す部分回路図、図３は図１の駆動回路の動作を示すタイミングチャートである。
図２に示したように、固体撮像装置２は、図９に示した従来の固体撮像装置において駆動回路を本発明にもとづくものに置き換えた構成となっている。すなわち、固体撮像装置２は、マトリクス状に配列された多数の画素４と、第１の実施の形態例の駆動回路である第１および第２の駆動回路６、８を含み、画素４はその行ごとに行選択信号線１０に接続され、また列ごとに列選択信号線１２に接続されている。画素４は、第１の駆動回路６が行選択信号線１０に出力する選択パルスによって行単位で選択され、また、第２の駆動回路８が列選択信号線１２に出力する選択パルスによって列単位で選択される。
【００２０】
そして、ｎ、ｍを正の整数としてｎ行目におけるｍ列目の画素４から画素信号を読み出す場合には、ｎ番目の行選択信号線１０およびｍ番目の列選択信号線１２に選択パルスが同時に供給され、対応する画素４から画素信号が読み出される。
実施の形態例の第１および第２の駆動回路６、８は、選択パルスを行選択信号線１０に出力するか列選択信号線１２に出力するかが異なっているのみであって構成は基本的に同じであるため、以下では画素列に係わる走査を行う第２の駆動回路８について詳しく説明する。
【００２１】
図１に示したように、第２の駆動回路８は、それぞれフリップフロップ回路と同様の機能を果たす複数の駆動レジスター１４（駆動レジスター群）により構成されている。駆動レジスター１４はそれぞれ画素４の列に対応し、画素列の順に配列されており、それぞれ対応する画素列に列選択信号線１２を通じて選択パルスを出力する。なお、図１では図面が複雑になることを避けるため１つの画素４のみが示されている。
【００２２】
各駆動レジスター１４にはクロックパルスφｃｋが共通に入力されており、各駆動レジスター１４はこのクロックパルスφｃｋに同期して、上位側の駆動レジスター１４が出力する走査パルス１６を受け取り保持するとともに対応する画素に選択パルスを出力し、かつ下位側の駆動レジスター１４に、つづくクロックパルスφｃｋに同期して保持させるべく走査パルス１６を出力する。ここでは各駆動レジスター１４が出力する選択パルスおよび走査パルス１６は一例としてほぼ同一の期間、ハイレベルを維持するものとする。
【００２３】
第１の実施の形態例では、各駆動レジスター１４ごとに選択回路１８が設けられており、各選択回路１８は、制御信号φｆがハイレベルのときは、対応する駆動レジスター１４が出力する走査パルス１６を次の駆動レジスター１４に出力し、一方、制御信号φｆがローレベルのときは、対応する駆動レジスター１４が出力する走査パルス１６を、次の駆動レジスター１４のさらに次の駆動レジスター１４に出力する。
【００２４】
したがって、図３のタイミングＴ１以前のように、第２の駆動回路８に対してローレベルの制御信号φｆを供給した場合には、各駆動レジスター１４が出力する走査パルス１６は対応する選択回路１８を介して次段のさらに次の駆動レジスター１４に供給される。そのため、図３に示したように、奇数段目の駆動レジスター１４から、それぞれクロックパルスφｃｋの１周期分ずつ遅れて、クロックパルスφｃｋの１周期の間ハイレベルとなる選択パルスφａ１、φａ３、φａ５…が対応する画素４に出力される。したがって、画素４の飛び越し走査が行われ、たとえば第１の駆動回路６で画素の各行ごとに順番に選択パルスを出力していた場合には、画素４の列に関する１列おきの飛び越し走査が行われることになる。
【００２５】
一方、図３のタイミングＴ１以降のように、第２の駆動回路８に対してハイレベルの制御信号φｆを供給した場合には、各駆動レジスター１４が出力する走査パルス１６は選択回路１８を介して次段の駆動レジスター１４に供給される。よって、第２の駆動回路８の動作は、この場合、図９に示した従来の駆動回路と同様となり、各駆動レジスター１４は、図３に示したように、クロックパルスφｃｋの１周期分ずつ遅れて、クロックパルスφｃｋの１周期の間、ハイレベルとなる選択パルスφａ１、φａ２、φａ３、…を対応する画素４に出力する。
このように、各駆動レジスター１４から選択パルスφａ１、φａ２、φａ３、…が順次出力されることから、画素４の列が順次選択され、そのとき第１の駆動回路６によりたとえばｎ行目の画素４が選択されているなら、ｎ行目の画素４において列の順に各画素４から画素信号が出力される。
【００２６】
そして、本実施の形態例では、このような走査の切り換えを、従来のように各走査ごとに専用の駆動レジスター群を設けることなく、選択回路１８を設けるのみで行うことができる。そのため、固体撮像装置が特に大型化することはなく、また製造コストもわずかな上昇に抑えることができる。
【００２７】
なお、本実施の形態例では、各駆動レジスター１４が出力する選択パルスおよび走査パルス１６は上述のようにいずれもハイレベルのパルスであるとしたが、これらのパルスの極性は任意であり、また、相互に極性が異なっていてもよい。さらに、選択パルスおよび走査パルス１６の継続時間はかならずしも一致している必要はない。そして、選択パルス自体を走査パルスとして用いるといった構成にすることも可能である。
【００２８】
各駆動レジスター１４は上述のようにフリップフロップ回路と同様の機能を果たす回路であり、したがってフリップフロップ回路と同様の構成により実現できる。また、選択回路１８は、制御信号の論理レベルに応じて２つの入力信号のうちのいずれかを選択して出力するものであり、この種の回路は周知のようにアンド回路やオア回路などを組み合わせて容易に構成することができる。
【００２９】
次に、本発明の第２の実施の形態例について説明する。
図４は第２の実施の形態例としての固体撮像装置の駆動回路を示す部分回路図である。図中、図１と同一の要素には同一の符号が付されている。
第２の実施の形態例の駆動回路は、図２に示した固体撮像装置２において、第２の駆動回路８に置き換えて使用すべく構成され、画素列に関して通常の走査と飛び越し走査を切り換えて行えるようになっている。
【００３０】
図４に示したように、第２の駆動回路２０は、連続する３つの駆動レジスター１４ごとにオア回路２２と前記選択回路１８とが設けられている。そして、各選択回路１８は、制御信号φｆにもとづき、対応する３つの連続する駆動レジスター１４（たとえば駆動レジスター１４−１、１４−２、１４−３）のうちの最初の駆動レジスター１４（１４−１）が出力する走査パルス１６を２段目の駆動レジスター１４（１４−２）および、次の連続する３つの駆動レジスター１４のうちの１段目の駆動レジスター１４（１４−４）のいずれかに出力するように接続されている。また、オア回路２２は、選択回路１８が出力した走査パルス１６および３段目の駆動レジスター１４（１４−３）が出力した走査パルス１６を、次の連続する３つの駆動レジスター１４のうちの１段目の駆動レジスター１４（１４−４）に出力すべく接続されている。一方、２段目の駆動レジスター１４が出力する走査パルス１６は３段目の駆動レジスター１４に供給される。
【００３１】
このような構成においてハイレベルの制御信号φｆが入力された場合には、各選択回路１８は、連続する３つの駆動レジスター１４における１段目の駆動レジスター１４が出力する走査パルス１６を２段目の駆動レジスター１４に出力する。したがって、この場合、各駆動レジスター１４はクロックパルスφｃｋが入力されるごとに順次、選択パルスφａ１、φａ２、φａ３、…を出力し、したがって通常の走査が行われる。
【００３２】
一方、ローレベルの制御信号φｆが入力された場合には、各選択回路１８は、３つの連続する駆動レジスター１４における１段目の駆動レジスター１４が出力する走査パルス１６をオア回路２２を通じて、次の連続する３つの駆動レジスター１４の１段目の駆動レジスター１４に出力する。したがって、この場合、１段目、４段目、７段目（図示せず）、…の各駆動レジスター１４から選択パルスφａ１、φａ４、φａ７（図示せず）、…が出力され、画素列に関して２つおきの飛び越し走査が行われる。
【００３３】
カラー固体撮像装置では、各画素４に対してたとえば赤、青、緑の３種類のカラーフィルターが典型的にはベイヤ配列法にしたがって配置される。図５は、このベイヤ配列法にもとづくカラーフィルターの配列を示す説明図である。ベイヤ配列法においては、緑（Ｇ）のカラーフィルターが市松模様に配置され、赤（Ｒ）および青（Ｂ）のカラーフィルターは、１行おき、および１列おきに配列される。
【００３４】
したがって、このようにカラーフィルターが配列されている場合、飛び越し走査としては最低２行または２列の画素４を飛び越す必要があり、これにより飛び越し後の等価的なカラーフィルターの配列もベイヤ配列にしたがったものとなる。第２の実施の形態例の第２の駆動回路２０はこのベイヤ配列に適合したものとなっている。
【００３５】
そして、第２の実施の形態例でも、このような通常走査と飛び越し走査の切り換えを、従来のように各走査ごとに専用の駆動レジスター群を設けることなく、選択回路１８およびオア回路２２を設けるのみで行うことができる。そのため、固体撮像装置が特に大型化することはなく、また製造コストもわずかな上昇に抑えることができる。
【００３６】
次に、本発明の第３の実施の形態例について説明する。
図６は第３の実施の形態例としての固体撮像装置の駆動回路を示す部分回路図である。図中、図１と同一の要素には同一の符号が付されている。
第３の実施の形態例の駆動回路は、図２に示した固体撮像装置２において、上記第２の駆動回路８に置き換えて使用すべく構成され、画素列に関してインターレース走査を行えるようになっている。
図６に示したように、第２の駆動回路２４は、選択回路１８および制御回路２６を含み、選択回路１８は制御回路２６が出力する制御信号φｆにもとづいて、１段目の駆動レジスター１４が出力する走査パルス１６を２段目の駆動レジスター１４および３段目の駆動レジスター１４のいずれかに供給するように接続されている。一方、制御回路２６は、本実施の形態例では１ビットのカウンターとして動作し、１段目の駆動レジスター１４が出力する選択パルスφａ１をクロックとして受け取り、同クロックのカウント結果を制御信号φｆとして選択回路１８に出力する。
【００３７】
なお、制御回路２６が１ビットのカウンターとして動作するため、制御信号φｆは、選択パルスφａ１が入力されるごとに論理レベルが反転する信号となる。すなわち、制御回路２６は、１段目の駆動レジスター１４が奇数回、選択パルスを出力するか、偶数回、選択パルスを出力するかにより論理レベルが切り換わる制御信号を出力する。
【００３８】
この第２の駆動回路２４ではまた、３段目以降の奇数段目の駆動レジスター１４はそれぞれもっとも近い下位側の奇数段目の駆動レジスター１４に走査パルス１６を出力し、偶数段目の駆動レジスター１４はそれぞれもっとも近い下位側の偶数段目の駆動レジスター１４に走査パルス１６を出力するよう、各駆動レジスター１４が接続されている。
【００３９】
このような構成において、制御回路２６が出力する制御信号φｆがハイレベルのときは、選択回路１８は１段目の駆動レジスター１４が出力する走査パルス１６を２段目の駆動レジスター１４に出力するので、偶数段目の駆動レジスター１４に順次走査パルス１６が入力され、したがって、偶数段目の駆動レジスター１４からそれぞれ選択パルスφａ２、φａ４、φａ６、…が対応する画素列に出力される。
【００４０】
その後、走査パルス１６が１段目の駆動レジスター１４に入力され、１段目の駆動レジスター１４が選択パルスφａ１を出力すると、これにより制御回路２６は今度はローレベルの制御信号φｆを出力する。よって、選択回路１８は１段目の駆動レジスター１４が出力する走査パルス１６を３段目の駆動レジスター１４に供給し、この走査パルス１６は奇数段目の駆動レジスター１４に順次入力され、したがって、奇数段目の駆動レジスター１４からそれぞれ選択パルスφａ１、φａ３、φａ５、…が対応する画素列に出力される。
このように、１段目の駆動レジスター１４が選択パルスφａ１を１回出力するごとに、交互に偶数段目および奇数段目の画素列が選択され、インターレース走査が行われる。
【００４１】
そして、第３の実施の形態例でも、このような奇数列の画素４と偶数列の画素４を交互に選択するという走査の切り換えを、従来のように各走査ごとに専用の駆動レジスター群を設けることなく、選択回路１８および制御回路２６を設けるのみで行うことができる。そのため、固体撮像装置が特に大型化することはなく、また製造コストもわずかな上昇に抑えることができる。
【００４２】
なお、第３の実施の形態例では、１段目の駆動レジスター１４からは、奇数、偶数のいずれのフィールドの場合にも常に選択パルスφａ１が出力され、端部の１列の画素４は常に選択されることになるが、このような特異な選択は端部の１列分の画素４においてのみ生じるので実用上問題とはならない。
【００４３】
また、第３の実施の形態例では、画素４の列に関してインターレース走査を行うとしたが、図２に示した第１の駆動回路６を、図６に示した第２の駆動回路２４により置き換えることで、画素４の行に関してインターレース走査を行うことも可能である。
【００４４】
次に、本発明の第４の実施の形態例について説明する。
図７は第４の実施の形態例としての固体撮像装置の駆動回路を示す部分回路図、図８は第４の実施の形態例の動作を示すタイミングチャートである。図７において、図１と同一の要素には同一の符号が付されている。
第４の実施の形態例の駆動回路は、図２に示した固体撮像装置２において、第２の駆動回路８に置き換えて使用すべく構成されている。そして第１の駆動回路６についても第４の実施の形態例の駆動回路と同様の構成とすることにより、画素信号の読み出しのための走査とともに、電子シャッター走査をも行うことが可能となる。
【００４５】
図７に示したように、第４の実施の形態例の駆動回路、すなわち第２の駆動回路２７は、各駆動レジスター１４が出力する選択パルスを、対応する画素４に対し、画素信号を出力させるための選択パルス、および画素４に蓄積した電荷を破棄させるための選択パルスのいずれかとして交互に出力する選択パルス切り換え回路２８を備えている。
【００４６】
複数の駆動レジスター１４を接続して成る駆動レジスター群自体の構成は、図１０に示したものと同じであり、各駆動レジスター１４が出力する走査パルス１６はそれぞれ次段の駆動レジスター１４に直接入力され、各駆動レジスター１４からは順番に選択パルスが出力される。なお、図７では簡単のため先頭の駆動レジスター１４のみが示されている。
【００４７】
選択パルス切り換え回路２８は、詳しくは、駆動レジスター１４が選択パルスを出力する回数に応じて論理レベルが変化する制御信号を生成する制御回路２６と、各駆動レジスター１４ごとに設けられたマルチプレクサー３０とにより構成されている。マルチプレクサー３０は、制御回路２６が出力する制御信号φｆの論理レベルにもとづいて、各駆動レジスター１４が出力する選択パルスを、対応する画素４に対し、画素信号を出力させるための選択パルスとして列選択信号線１２に出力するか、または画素４に蓄積した電荷を破棄させるための選択パルスとして列選択信号線３２に出力する。ただし、図７では簡単のため１つのマルチプレクサー３０のみが示されている。
【００４８】
なお、列選択信号線３２は、列選択信号線１２とは別に画素４の列ごとに設けられて対応する各列の画素４に接続されている。また、固体撮像装置２には列選択信号線３２に対応する不図示の行選択信号線が画素４の行ごとに設けられて対応する各行の画素４に接続されている。そして、各画素４では、これらの列選択信号線３２および行選択信号線を通じて同時に選択パルスが入力されたとき、光を受けて蓄積している電荷を放電させ、破棄する。
【００４９】
マルチプレクサー３０は、この実施の形態例では、アンド回路３４、３６とインバーター回路３８とにより構成され、アンド回路３４、３６の一方の入力端子には、いずれも対応する駆動レジスター１４から選択パルス（図７ではφａ１）が入力されている。アンド回路３４のもう一方の入力端子には制御回路２６からの制御信号φｆをインバーター回路３８により論理レベルを逆にした信号が入力され、アンド回路３６のもう一方の入力端子には制御回路２６からの制御信号がそのまま入力されている。そして、アンド回路３４の出力端子は列選択信号線１２に接続され、アンド回路３６の出力端子は列選択信号線３２に接続されている。
【００５０】
このような構成において、各駆動レジスター１４はクロックパルスφｃｋが入力されるごとに、順次、選択パルスを出力する。そして、１段目の駆動レジスター１４が選択パルスφａ１を出力すると、１ビットのカウンタである制御回路２６は１だけカウントアップしてその出力をハイレベルとし、したがってハイレベルの制御信号φｆを出力する。よって、以降、次に選択パルスφａ１が出力されるまで、制御信号はハイレベルを維持し、各駆動レジスター１４が出力する選択パルス（φａ１）は対応するアンド回路３６を通じ、図８に示したように、電子シャッター走査のための選択パルスφｃ１、φｃ２、φｃ３、…として各画素４に供給される。よって、第１の駆動回路６側でも同様の動作を行うことで、各画素４に蓄積された電荷は順次、放電破棄される。
【００５１】
その後、１段目の駆動レジスター１４が次の選択パルスφａ１を出力すると、制御回路２６はその出力を反転させ、ローレベルの制御信号を出力する。その結果、各駆動レジスター１４が出力する選択パルス（φａ１）は対応するアンド回路３４を通じて、画素信号読み出し走査のための選択パルスφｒ１、φｒ２、φｒ３、…（図８）として各画素４に順次、供給される。このとき、第１の駆動回路６側でも同様の動作を行うことで、各画素４から順次、画素信号が読み出される。この画素信号は、上述のような電子シャッター走査により電荷を放電させた後、各画素４が光を受けて蓄積した電荷の量に応じた大きさとなっている。
【００５２】
そして、本実施の形態例でも、画素信号読み出し走査と、電子シャッター走査の切り換えを、従来のように各走査ごとに専用の駆動レジスター群を設けることなく、選択パルス切り換え回路２８を設けるのみで行うことができる。そのため、固体撮像装置が特に大型化することはなく、また製造コストもわずかな上昇に抑えることができる。なお、ここでは制御回路２６は１ビットのカウンタから成り、１段目の駆動レジスター１４が選択パルスφａ１を出力するごとに画素信号読み出し走査と、電子シャッター走査が交互に行われるとしたが、制御回路２６の構成を変更して、１段目の駆動レジスター１４が複数回選択パルスφａ１を出力するごとに、電子シャッター走査が１回行われるといった方式とすることも可能である。
【００５３】
以上の実施の形態例では固体撮像装置が、２次元的に配列された画素により構成されている場合を例に説明したが、画素が１次元的に配列され単一の駆動回路が設けられている場合にも本発明は無論有効である。
【００５４】
【発明の効果】
以上説明したように本発明は、複数の光センサー部をマトリクス状に配列し、かつ、該複数の光センサー部に対して赤、青及び緑のカラーフィルタをベイヤ配列して構成した固体撮像装置に設けられ前記複数の光センサー部にそれぞれ選択パルスを出力し光検出信号を出力させる、順序付けられた複数の駆動レジスターを含み、各駆動レジスターはクロックパルスに同期して、上位側の駆動レジスターが出力する走査パルスを受け取り保持するとともに対応する前記光センサー部に選択パルスを出力し、かつ下位側の駆動レジスターに、つづくクロックパルスに同期して保持させるべく走査パルスを出力する駆動回路であって、上位側の駆動レジスターと下位側の２つの駆動レジスターとの間に介在し、上位側の駆動レジスターが出力する走査パルスを制御信号にもとづき下位側の２つの駆動レジスターのいずれかに出力する選択回路を備え、連続する３つの駆動レジスターごとにオア回路と選択回路とが設けられ、各選択回路は、制御信号にもとづき、対応する３つの駆動レジスターのうちの最初の駆動レジスターが出力する走査パルスを２段目の駆動レジスターおよび、次の連続する３つの駆動レジスターの１段目の駆動レジスターのいずれかに出力し、対応するオア回路は、選択回路が出力した走査パルスおよび３段目の駆動レジスターが出力した走査パルスを、次の連続する３つの駆動レジスターの１段目の駆動レジスターに出力し、２段目の駆動レジスターは３段目の駆動レジスターに走査パルスを出力することを特徴とする。
【００５５】
本発明の固体撮像装置の駆動回路では、選択回路が、上位側の駆動レジスターと下位側の２つの駆動レジスターとの間に介在し、上位側の駆動レジスターが出力する走査パルスを制御信号にもとづき下位側の２つの駆動レジスターのいずれかに出力する。したがって、制御信号により選択回路の動作を切り換えることにより、上位側の駆動レジスターが出力する走査パルスを、下位側の２つの駆動レジスターのいずれに出力するかを切り換えることができ、その結果、たとえば各駆動レジスターから順番に選択パルスを出力させて連続走査を行うか、あるいは飛び越し走査を行うかを切り換えることが可能となる。そして、このような走査の切り換えを、従来のように各走査ごとに専用の駆動レジスター群を設けることなく行うことができる。そのため、本発明では、複数の走査を行える構成としても固体撮像装置が特に大型化することはなく、製造コストもわずかな上昇に抑えることができる。
【図面の簡単な説明】
【図１】本発明による固体撮像装置の駆動回路の第１の実施の形態例を示す部分回路図である。
【図２】図１の駆動回路を備えた固体撮像装置の一例を示す部分回路図である。
【図３】図１の固体撮像装置の駆動回路の動作を示すタイミングチャートである。
【図４】第２の実施の形態例としての固体撮像装置の駆動回路を示す部分回路図である。
【図５】ベイヤ配列法にもとづくカラーフィルター配列を示す説明図である。
【図６】第３の実施の形態例としての固体撮像装置の駆動回路を示す部分回路図である。
【図７】第４の実施の形態例としての固体撮像装置の駆動回路を示す部分回路図である。
【図８】第４の実施の形態例の動作を示すタイミングチャートである。
【図９】従来の固体撮像装置を示す部分構成図である。
【図１０】第２の駆動回路を示す部分回路図である。
【図１１】従来の固体撮像装置を構成する第２の駆動回路の動作を示すタイミングチャートである。
【符号の説明】
２……固体撮像装置、４……画素、６……第１の駆動回路、８……第２の駆動回路、１０……行選択信号線、１２……列選択信号線、１４……駆動レジスター、１６……走査パルス、１８……選択回路、２０……第２の駆動回路、２２……オア回路、２４……第２の駆動回路、２６……制御回路、２８……選択パルス切り換え回路、３０……マルチプレクサー、３２……列選択信号線、３４……アンド回路、３６……アンド回路、３８……インバーター回路、１０２……固体撮像装置、１０４……画素、１０６……第１の駆動回路、１０８……第２の駆動回路、１１０……行選択信号線、１１２……列選択信号線、１１４……駆動レジスター、１１６……走査パルス。
【発明の属する技術分野】
本発明は固体撮像装置に関し、特に固体撮像装置を駆動する回路に関するものである。
【０００２】
【従来の技術】
固体撮像装置には、電荷結合素子を用いたものや、ＣＭＯＳイメージセンサーなどがあり、各種携帯端末機器、デジタルスチルカメラ、デジタルビデオカメラなどの画像入力装置として広く使用されている。そして、これらの映像電子機器の性能向上を図るため固体撮像装置の高速化および低消費電力化が求められている。
【０００３】
固体撮像装置は、光センサー部から成る画素を２次元的に配列して構成され、各画素に順次、選択パルスを供給すること、すなわち画素を走査することで光センサー部による光検出結果の読み出しなどが行われる。そこで、固体撮像装置の高速化や低消費電力化は、１つの方法として全画素を走査するのではなく、画素の行あるいは列を適宜飛び越して走査することで実現することができる。
【０００４】
一方、標準のテレビジョン信号としてＮＴＳＣ方式およびＰＡＬ方式のものが用いられるが、このような信号を出力する機器では、上記方式にもとづくインターレース走査に対応するため、固体撮像装置において、上述の場合と同様に、画素の行あるいは列の飛び越し走査が行われる。
【０００５】
また、画素の行または列の走査は、光センサー部が出力する光検出信号、すなわち画素信号を各画素から読み出す場合だけでなく、電子シャッター動作として、各画素に蓄積された電荷を放電させ破棄する場合にも行われる。
図９は従来の固体撮像装置を示す部分構成図である。図９に示したように、従来の固体撮像装置１０２は、マトリクス状に配列された画素１０４と、第１および第２の駆動回路１０６、１０８とを含み、画素１０４はその行ごとに行選択信号線１１０に接続され、また列ごとに列選択信号線１１２に接続されている。画素１０４は、第１の駆動回路１０６が行選択信号線１１０に出力する選択パルスによって行単位で選択され、また、第２の駆動回路１０８が列選択信号線１１２に出力する選択パルスによって列単位で選択される。そして、ｎ、ｍを正の整数として、ｎ行目におけるｍ列目の画素１０４から画素信号を読み出す場合には、ｎ番目の行選択信号線１１０およびｍ番目の列選択信号線１１２に選択パルスが同時に供給され、対応する画素１０４から画素信号が読み出される。なお、第１および第２の駆動回路１０６、１０８は基本的に互いに同様の構成となっている。
【０００６】
図１０は、第２の駆動回路１０８を示す部分回路図であり、同図に示したように、第２の駆動回路１０８は、それぞれフリップフロップ回路と同様の機能を果たす複数の駆動レジスター１１４により構成されている。駆動レジスター１１４はそれぞれ画素１０４の列に対応し、画素列の順に配列されており、それぞれ対応する画素列に列選択信号線１１２を通じて選択パルスを出力する。
【０００７】
各駆動レジスター１１４には、初段を除いて、１つ前の段の駆動レジスター１１４からそれぞれ走査パルス１１６が入力されており、各駆動レジスター１１４は、クロックパルスφｃｋに同期して走査パルスを取り込み保持して選択パルスφａ１、φａ２、φａ３、…として対応する画素列に出力するとともに、次段に走査パルスを出力する。
【０００８】
図１１は従来の固体撮像装置１０２を構成する第２の駆動回路１０８の動作を示すタイミングチャートの例である。
初段の駆動レジスター１１４は、クロックパルスφｃｋの１周期の間ハイレベルとなる走査パルス１１６が外部から入力されると、図１１に示したように、クロックパルスφｃｋの立ち上がりに同期してこの走査パルス１１６を取り込んで保持し、クロックパルスφｃｋの１周期の間ハイレベルとなる選択パルスφａ１を１列目の画素１０４に出力する。初段の駆動レジスター１１４はまた、このとき選択パルスφａ１と同じ期間ハイレベルとなる走査パルス１１６を次段に出力する。
【０００９】
次段の駆動レジスター１１４は前段から走査パルス１１６が供給されたため、次のクロックパルスφｃｋの立ち上がりでこの走査パルス１１６を取り込み、保持してクロックパルスφｃｋの１周期の間ハイレベルとなる選択パルスφａ２を２列目の画素１０４に出力する。２段目の駆動レジスター１１４はまた、このとき選択パルスφａ２と同じ期間ハイレベルとなる走査パルス１１６を３段目の駆動レジスター１１４に出力する。
つづく駆動レジスター１１４も同様に動作し、その結果、各駆動レジスター１１４からは図１１に示したようなタイミングで選択パルスφａ３、φａ４、…が対応する列の画素１０４に順次出力され、各列の画素１０４が順番に走査される。
【００１０】
第１および第２の駆動回路１０６、１０８は上述のように同様の構成となっているため、第２の駆動回路１０８によって各行の画素１０４が同様に走査される。そして、たとえば、各列の走査の間、ハイレベルを維持する選択パルスを、第１の駆動回路１０６の各駆動レジスター１１４から順次出力させることで、各行ごとに、列の順番にしたがって各列の画素１０４から画素信号が順次、読み出される。
【００１１】
テレビジョンのインターレース走査に対応するため、たとえば画素１０４の列において飛び越し走査を行う場合には、第２の駆動回路１０８を２つに分割して奇数フィールド用の駆動回路と偶数フィールド用の駆動回路を設け、これら２つの駆動回路により、偶数列の画素１０４と、奇数列の画素１０４とに交互に選択パルスを供給する構成とすればよい。
【００１２】
そして、固体撮像装置１０２の高速化や低消費電力化のために上述したような飛び越し走査を行う場合には、特定の列の画素１０４にのみ選択パルスを供給する駆動回路を設け、画素信号を読み出すようにすればよい。
また、各画素１０４において、画素信号を生成すべく一定の期間、蓄積された電荷を取り出すためには、電子シャッター機能によって、画素信号の読み出しに対応して、画素１０４に蓄積された電荷を破棄する必要がある。したがって、電子シャッター走査として、画素信号を読み出す場合と同様に画素１０４を走査することになるが、それには、上記第１および第２の駆動回路１０６、１０８と同様の構成の電子シャッター走査のための駆動回路を設けて対応することができる。
【００１３】
【発明が解決しようとする課題】
しかし、ノンインターレース走査、インターレース走査、高速化や低消費電力化のための飛び越し走査、ならびに電子シャッター走査を行うために、上述のように各走査ごとに専用の駆動回路、したがって専用の駆動レジスター群を設けたのでは、固体撮像装置１０２が大型化してしまい、さらには製造コストも上昇する。
【００１４】
本発明はこのような問題を解決するためになされたもので、その目的は、各走査ごとに専用の駆動レジスター群を設けることなく複数の走査を行えるようにした固体撮像装置の駆動回路を提供することにある。
【００１５】
【課題を解決するための手段】
本発明は上記目的を達成するため、複数の光センサー部をマトリクス状に配列し、かつ、該複数の光センサー部に対して赤、青及び緑のカラーフィルタをベイヤ配列して構成した固体撮像装置に設けられ前記複数の光センサー部にそれぞれ選択パルスを出力し光検出信号を出力させる、順序付けられた複数の駆動レジスターを含み、各駆動レジスターはクロックパルスに同期して、上位側の駆動レジスターが出力する走査パルスを受け取り保持するとともに対応する前記光センサー部に選択パルスを出力し、かつ下位側の駆動レジスターに、つづくクロックパルスに同期して保持させるべく走査パルスを出力する駆動回路であって、上位側の駆動レジスターと下位側の２つの駆動レジスターとの間に介在し、上位側の駆動レジスターが出力する走査パルスを制御信号にもとづき下位側の２つの駆動レジスターのいずれかに出力する選択回路を備え、連続する３つの駆動レジスターごとにオア回路と前記選択回路とが設けられ、各選択回路は、前記制御信号にもとづき、対応する３つの駆動レジスターのうちの最初の駆動レジスターが出力する走査パルスを２段目の駆動レジスターおよび、次の連続する３つの駆動レジスターの１段目の駆動レジスターのいずれかに出力し、対応する前記オア回路は、前記選択回路が出力した走査パルスおよび３段目の駆動レジスターが出力した走査パルスを、次の連続する３つの駆動レジスターの１段目の駆動レジスターに出力し、２段目の駆動レジスターは３段目の駆動レジスターに走査パルスを出力することを特徴とする。
【００１６】
本発明の固体撮像装置の駆動回路では、選択回路が、上位側の駆動レジスターと下位側の２つの駆動レジスターとの間に介在し、上位側の駆動レジスターが出力する走査パルスを制御信号にもとづき下位側の２つの駆動レジスターのいずれかに出力する。
したがって、制御信号により選択回路の動作を切り換えることにより、上位側の駆動レジスターが出力する走査パルスを、下位側の２つの駆動レジスターのいずれに出力するかを切り換えることができ、その結果、たとえば各駆動レジスターから順番に選択パルスを出力させて連続走査を行うか、あるいは飛び越し走査を行うかを切り換えることが可能となる。そして、このような走査の切り換えを、従来のように各走査ごとに専用の駆動レジスター群を設けることなく行うことができる。
【００１９】
【発明の実施の形態】
次に本発明の実施の形態例について図面を参照して説明する。
図１は本発明による駆動回路の第１の実施の形態例を示す部分回路図、図２は図１の駆動回路を備えた固体撮像装置の一例を示す部分回路図、図３は図１の駆動回路の動作を示すタイミングチャートである。
図２に示したように、固体撮像装置２は、図９に示した従来の固体撮像装置において駆動回路を本発明にもとづくものに置き換えた構成となっている。すなわち、固体撮像装置２は、マトリクス状に配列された多数の画素４と、第１の実施の形態例の駆動回路である第１および第２の駆動回路６、８を含み、画素４はその行ごとに行選択信号線１０に接続され、また列ごとに列選択信号線１２に接続されている。画素４は、第１の駆動回路６が行選択信号線１０に出力する選択パルスによって行単位で選択され、また、第２の駆動回路８が列選択信号線１２に出力する選択パルスによって列単位で選択される。
【００２０】
そして、ｎ、ｍを正の整数としてｎ行目におけるｍ列目の画素４から画素信号を読み出す場合には、ｎ番目の行選択信号線１０およびｍ番目の列選択信号線１２に選択パルスが同時に供給され、対応する画素４から画素信号が読み出される。
実施の形態例の第１および第２の駆動回路６、８は、選択パルスを行選択信号線１０に出力するか列選択信号線１２に出力するかが異なっているのみであって構成は基本的に同じであるため、以下では画素列に係わる走査を行う第２の駆動回路８について詳しく説明する。
【００２１】
図１に示したように、第２の駆動回路８は、それぞれフリップフロップ回路と同様の機能を果たす複数の駆動レジスター１４（駆動レジスター群）により構成されている。駆動レジスター１４はそれぞれ画素４の列に対応し、画素列の順に配列されており、それぞれ対応する画素列に列選択信号線１２を通じて選択パルスを出力する。なお、図１では図面が複雑になることを避けるため１つの画素４のみが示されている。
【００２２】
各駆動レジスター１４にはクロックパルスφｃｋが共通に入力されており、各駆動レジスター１４はこのクロックパルスφｃｋに同期して、上位側の駆動レジスター１４が出力する走査パルス１６を受け取り保持するとともに対応する画素に選択パルスを出力し、かつ下位側の駆動レジスター１４に、つづくクロックパルスφｃｋに同期して保持させるべく走査パルス１６を出力する。ここでは各駆動レジスター１４が出力する選択パルスおよび走査パルス１６は一例としてほぼ同一の期間、ハイレベルを維持するものとする。
【００２３】
第１の実施の形態例では、各駆動レジスター１４ごとに選択回路１８が設けられており、各選択回路１８は、制御信号φｆがハイレベルのときは、対応する駆動レジスター１４が出力する走査パルス１６を次の駆動レジスター１４に出力し、一方、制御信号φｆがローレベルのときは、対応する駆動レジスター１４が出力する走査パルス１６を、次の駆動レジスター１４のさらに次の駆動レジスター１４に出力する。
【００２４】
したがって、図３のタイミングＴ１以前のように、第２の駆動回路８に対してローレベルの制御信号φｆを供給した場合には、各駆動レジスター１４が出力する走査パルス１６は対応する選択回路１８を介して次段のさらに次の駆動レジスター１４に供給される。そのため、図３に示したように、奇数段目の駆動レジスター１４から、それぞれクロックパルスφｃｋの１周期分ずつ遅れて、クロックパルスφｃｋの１周期の間ハイレベルとなる選択パルスφａ１、φａ３、φａ５…が対応する画素４に出力される。したがって、画素４の飛び越し走査が行われ、たとえば第１の駆動回路６で画素の各行ごとに順番に選択パルスを出力していた場合には、画素４の列に関する１列おきの飛び越し走査が行われることになる。
【００２５】
一方、図３のタイミングＴ１以降のように、第２の駆動回路８に対してハイレベルの制御信号φｆを供給した場合には、各駆動レジスター１４が出力する走査パルス１６は選択回路１８を介して次段の駆動レジスター１４に供給される。よって、第２の駆動回路８の動作は、この場合、図９に示した従来の駆動回路と同様となり、各駆動レジスター１４は、図３に示したように、クロックパルスφｃｋの１周期分ずつ遅れて、クロックパルスφｃｋの１周期の間、ハイレベルとなる選択パルスφａ１、φａ２、φａ３、…を対応する画素４に出力する。
このように、各駆動レジスター１４から選択パルスφａ１、φａ２、φａ３、…が順次出力されることから、画素４の列が順次選択され、そのとき第１の駆動回路６によりたとえばｎ行目の画素４が選択されているなら、ｎ行目の画素４において列の順に各画素４から画素信号が出力される。
【００２６】
そして、本実施の形態例では、このような走査の切り換えを、従来のように各走査ごとに専用の駆動レジスター群を設けることなく、選択回路１８を設けるのみで行うことができる。そのため、固体撮像装置が特に大型化することはなく、また製造コストもわずかな上昇に抑えることができる。
【００２７】
なお、本実施の形態例では、各駆動レジスター１４が出力する選択パルスおよび走査パルス１６は上述のようにいずれもハイレベルのパルスであるとしたが、これらのパルスの極性は任意であり、また、相互に極性が異なっていてもよい。さらに、選択パルスおよび走査パルス１６の継続時間はかならずしも一致している必要はない。そして、選択パルス自体を走査パルスとして用いるといった構成にすることも可能である。
【００２８】
各駆動レジスター１４は上述のようにフリップフロップ回路と同様の機能を果たす回路であり、したがってフリップフロップ回路と同様の構成により実現できる。また、選択回路１８は、制御信号の論理レベルに応じて２つの入力信号のうちのいずれかを選択して出力するものであり、この種の回路は周知のようにアンド回路やオア回路などを組み合わせて容易に構成することができる。
【００２９】
次に、本発明の第２の実施の形態例について説明する。
図４は第２の実施の形態例としての固体撮像装置の駆動回路を示す部分回路図である。図中、図１と同一の要素には同一の符号が付されている。
第２の実施の形態例の駆動回路は、図２に示した固体撮像装置２において、第２の駆動回路８に置き換えて使用すべく構成され、画素列に関して通常の走査と飛び越し走査を切り換えて行えるようになっている。
【００３０】
図４に示したように、第２の駆動回路２０は、連続する３つの駆動レジスター１４ごとにオア回路２２と前記選択回路１８とが設けられている。そして、各選択回路１８は、制御信号φｆにもとづき、対応する３つの連続する駆動レジスター１４（たとえば駆動レジスター１４−１、１４−２、１４−３）のうちの最初の駆動レジスター１４（１４−１）が出力する走査パルス１６を２段目の駆動レジスター１４（１４−２）および、次の連続する３つの駆動レジスター１４のうちの１段目の駆動レジスター１４（１４−４）のいずれかに出力するように接続されている。また、オア回路２２は、選択回路１８が出力した走査パルス１６および３段目の駆動レジスター１４（１４−３）が出力した走査パルス１６を、次の連続する３つの駆動レジスター１４のうちの１段目の駆動レジスター１４（１４−４）に出力すべく接続されている。一方、２段目の駆動レジスター１４が出力する走査パルス１６は３段目の駆動レジスター１４に供給される。
【００３１】
このような構成においてハイレベルの制御信号φｆが入力された場合には、各選択回路１８は、連続する３つの駆動レジスター１４における１段目の駆動レジスター１４が出力する走査パルス１６を２段目の駆動レジスター１４に出力する。したがって、この場合、各駆動レジスター１４はクロックパルスφｃｋが入力されるごとに順次、選択パルスφａ１、φａ２、φａ３、…を出力し、したがって通常の走査が行われる。
【００３２】
一方、ローレベルの制御信号φｆが入力された場合には、各選択回路１８は、３つの連続する駆動レジスター１４における１段目の駆動レジスター１４が出力する走査パルス１６をオア回路２２を通じて、次の連続する３つの駆動レジスター１４の１段目の駆動レジスター１４に出力する。したがって、この場合、１段目、４段目、７段目（図示せず）、…の各駆動レジスター１４から選択パルスφａ１、φａ４、φａ７（図示せず）、…が出力され、画素列に関して２つおきの飛び越し走査が行われる。
【００３３】
カラー固体撮像装置では、各画素４に対してたとえば赤、青、緑の３種類のカラーフィルターが典型的にはベイヤ配列法にしたがって配置される。図５は、このベイヤ配列法にもとづくカラーフィルターの配列を示す説明図である。ベイヤ配列法においては、緑（Ｇ）のカラーフィルターが市松模様に配置され、赤（Ｒ）および青（Ｂ）のカラーフィルターは、１行おき、および１列おきに配列される。
【００３４】
したがって、このようにカラーフィルターが配列されている場合、飛び越し走査としては最低２行または２列の画素４を飛び越す必要があり、これにより飛び越し後の等価的なカラーフィルターの配列もベイヤ配列にしたがったものとなる。第２の実施の形態例の第２の駆動回路２０はこのベイヤ配列に適合したものとなっている。
【００３５】
そして、第２の実施の形態例でも、このような通常走査と飛び越し走査の切り換えを、従来のように各走査ごとに専用の駆動レジスター群を設けることなく、選択回路１８およびオア回路２２を設けるのみで行うことができる。そのため、固体撮像装置が特に大型化することはなく、また製造コストもわずかな上昇に抑えることができる。
【００３６】
次に、本発明の第３の実施の形態例について説明する。
図６は第３の実施の形態例としての固体撮像装置の駆動回路を示す部分回路図である。図中、図１と同一の要素には同一の符号が付されている。
第３の実施の形態例の駆動回路は、図２に示した固体撮像装置２において、上記第２の駆動回路８に置き換えて使用すべく構成され、画素列に関してインターレース走査を行えるようになっている。
図６に示したように、第２の駆動回路２４は、選択回路１８および制御回路２６を含み、選択回路１８は制御回路２６が出力する制御信号φｆにもとづいて、１段目の駆動レジスター１４が出力する走査パルス１６を２段目の駆動レジスター１４および３段目の駆動レジスター１４のいずれかに供給するように接続されている。一方、制御回路２６は、本実施の形態例では１ビットのカウンターとして動作し、１段目の駆動レジスター１４が出力する選択パルスφａ１をクロックとして受け取り、同クロックのカウント結果を制御信号φｆとして選択回路１８に出力する。
【００３７】
なお、制御回路２６が１ビットのカウンターとして動作するため、制御信号φｆは、選択パルスφａ１が入力されるごとに論理レベルが反転する信号となる。すなわち、制御回路２６は、１段目の駆動レジスター１４が奇数回、選択パルスを出力するか、偶数回、選択パルスを出力するかにより論理レベルが切り換わる制御信号を出力する。
【００３８】
この第２の駆動回路２４ではまた、３段目以降の奇数段目の駆動レジスター１４はそれぞれもっとも近い下位側の奇数段目の駆動レジスター１４に走査パルス１６を出力し、偶数段目の駆動レジスター１４はそれぞれもっとも近い下位側の偶数段目の駆動レジスター１４に走査パルス１６を出力するよう、各駆動レジスター１４が接続されている。
【００３９】
このような構成において、制御回路２６が出力する制御信号φｆがハイレベルのときは、選択回路１８は１段目の駆動レジスター１４が出力する走査パルス１６を２段目の駆動レジスター１４に出力するので、偶数段目の駆動レジスター１４に順次走査パルス１６が入力され、したがって、偶数段目の駆動レジスター１４からそれぞれ選択パルスφａ２、φａ４、φａ６、…が対応する画素列に出力される。
【００４０】
その後、走査パルス１６が１段目の駆動レジスター１４に入力され、１段目の駆動レジスター１４が選択パルスφａ１を出力すると、これにより制御回路２６は今度はローレベルの制御信号φｆを出力する。よって、選択回路１８は１段目の駆動レジスター１４が出力する走査パルス１６を３段目の駆動レジスター１４に供給し、この走査パルス１６は奇数段目の駆動レジスター１４に順次入力され、したがって、奇数段目の駆動レジスター１４からそれぞれ選択パルスφａ１、φａ３、φａ５、…が対応する画素列に出力される。
このように、１段目の駆動レジスター１４が選択パルスφａ１を１回出力するごとに、交互に偶数段目および奇数段目の画素列が選択され、インターレース走査が行われる。
【００４１】
そして、第３の実施の形態例でも、このような奇数列の画素４と偶数列の画素４を交互に選択するという走査の切り換えを、従来のように各走査ごとに専用の駆動レジスター群を設けることなく、選択回路１８および制御回路２６を設けるのみで行うことができる。そのため、固体撮像装置が特に大型化することはなく、また製造コストもわずかな上昇に抑えることができる。
【００４２】
なお、第３の実施の形態例では、１段目の駆動レジスター１４からは、奇数、偶数のいずれのフィールドの場合にも常に選択パルスφａ１が出力され、端部の１列の画素４は常に選択されることになるが、このような特異な選択は端部の１列分の画素４においてのみ生じるので実用上問題とはならない。
【００４３】
また、第３の実施の形態例では、画素４の列に関してインターレース走査を行うとしたが、図２に示した第１の駆動回路６を、図６に示した第２の駆動回路２４により置き換えることで、画素４の行に関してインターレース走査を行うことも可能である。
【００４４】
次に、本発明の第４の実施の形態例について説明する。
図７は第４の実施の形態例としての固体撮像装置の駆動回路を示す部分回路図、図８は第４の実施の形態例の動作を示すタイミングチャートである。図７において、図１と同一の要素には同一の符号が付されている。
第４の実施の形態例の駆動回路は、図２に示した固体撮像装置２において、第２の駆動回路８に置き換えて使用すべく構成されている。そして第１の駆動回路６についても第４の実施の形態例の駆動回路と同様の構成とすることにより、画素信号の読み出しのための走査とともに、電子シャッター走査をも行うことが可能となる。
【００４５】
図７に示したように、第４の実施の形態例の駆動回路、すなわち第２の駆動回路２７は、各駆動レジスター１４が出力する選択パルスを、対応する画素４に対し、画素信号を出力させるための選択パルス、および画素４に蓄積した電荷を破棄させるための選択パルスのいずれかとして交互に出力する選択パルス切り換え回路２８を備えている。
【００４６】
複数の駆動レジスター１４を接続して成る駆動レジスター群自体の構成は、図１０に示したものと同じであり、各駆動レジスター１４が出力する走査パルス１６はそれぞれ次段の駆動レジスター１４に直接入力され、各駆動レジスター１４からは順番に選択パルスが出力される。なお、図７では簡単のため先頭の駆動レジスター１４のみが示されている。
【００４７】
選択パルス切り換え回路２８は、詳しくは、駆動レジスター１４が選択パルスを出力する回数に応じて論理レベルが変化する制御信号を生成する制御回路２６と、各駆動レジスター１４ごとに設けられたマルチプレクサー３０とにより構成されている。マルチプレクサー３０は、制御回路２６が出力する制御信号φｆの論理レベルにもとづいて、各駆動レジスター１４が出力する選択パルスを、対応する画素４に対し、画素信号を出力させるための選択パルスとして列選択信号線１２に出力するか、または画素４に蓄積した電荷を破棄させるための選択パルスとして列選択信号線３２に出力する。ただし、図７では簡単のため１つのマルチプレクサー３０のみが示されている。
【００４８】
なお、列選択信号線３２は、列選択信号線１２とは別に画素４の列ごとに設けられて対応する各列の画素４に接続されている。また、固体撮像装置２には列選択信号線３２に対応する不図示の行選択信号線が画素４の行ごとに設けられて対応する各行の画素４に接続されている。そして、各画素４では、これらの列選択信号線３２および行選択信号線を通じて同時に選択パルスが入力されたとき、光を受けて蓄積している電荷を放電させ、破棄する。
【００４９】
マルチプレクサー３０は、この実施の形態例では、アンド回路３４、３６とインバーター回路３８とにより構成され、アンド回路３４、３６の一方の入力端子には、いずれも対応する駆動レジスター１４から選択パルス（図７ではφａ１）が入力されている。アンド回路３４のもう一方の入力端子には制御回路２６からの制御信号φｆをインバーター回路３８により論理レベルを逆にした信号が入力され、アンド回路３６のもう一方の入力端子には制御回路２６からの制御信号がそのまま入力されている。そして、アンド回路３４の出力端子は列選択信号線１２に接続され、アンド回路３６の出力端子は列選択信号線３２に接続されている。
【００５０】
このような構成において、各駆動レジスター１４はクロックパルスφｃｋが入力されるごとに、順次、選択パルスを出力する。そして、１段目の駆動レジスター１４が選択パルスφａ１を出力すると、１ビットのカウンタである制御回路２６は１だけカウントアップしてその出力をハイレベルとし、したがってハイレベルの制御信号φｆを出力する。よって、以降、次に選択パルスφａ１が出力されるまで、制御信号はハイレベルを維持し、各駆動レジスター１４が出力する選択パルス（φａ１）は対応するアンド回路３６を通じ、図８に示したように、電子シャッター走査のための選択パルスφｃ１、φｃ２、φｃ３、…として各画素４に供給される。よって、第１の駆動回路６側でも同様の動作を行うことで、各画素４に蓄積された電荷は順次、放電破棄される。
【００５１】
その後、１段目の駆動レジスター１４が次の選択パルスφａ１を出力すると、制御回路２６はその出力を反転させ、ローレベルの制御信号を出力する。その結果、各駆動レジスター１４が出力する選択パルス（φａ１）は対応するアンド回路３４を通じて、画素信号読み出し走査のための選択パルスφｒ１、φｒ２、φｒ３、…（図８）として各画素４に順次、供給される。このとき、第１の駆動回路６側でも同様の動作を行うことで、各画素４から順次、画素信号が読み出される。この画素信号は、上述のような電子シャッター走査により電荷を放電させた後、各画素４が光を受けて蓄積した電荷の量に応じた大きさとなっている。
【００５２】
そして、本実施の形態例でも、画素信号読み出し走査と、電子シャッター走査の切り換えを、従来のように各走査ごとに専用の駆動レジスター群を設けることなく、選択パルス切り換え回路２８を設けるのみで行うことができる。そのため、固体撮像装置が特に大型化することはなく、また製造コストもわずかな上昇に抑えることができる。なお、ここでは制御回路２６は１ビットのカウンタから成り、１段目の駆動レジスター１４が選択パルスφａ１を出力するごとに画素信号読み出し走査と、電子シャッター走査が交互に行われるとしたが、制御回路２６の構成を変更して、１段目の駆動レジスター１４が複数回選択パルスφａ１を出力するごとに、電子シャッター走査が１回行われるといった方式とすることも可能である。
【００５３】
以上の実施の形態例では固体撮像装置が、２次元的に配列された画素により構成されている場合を例に説明したが、画素が１次元的に配列され単一の駆動回路が設けられている場合にも本発明は無論有効である。
【００５４】
【発明の効果】
以上説明したように本発明は、複数の光センサー部をマトリクス状に配列し、かつ、該複数の光センサー部に対して赤、青及び緑のカラーフィルタをベイヤ配列して構成した固体撮像装置に設けられ前記複数の光センサー部にそれぞれ選択パルスを出力し光検出信号を出力させる、順序付けられた複数の駆動レジスターを含み、各駆動レジスターはクロックパルスに同期して、上位側の駆動レジスターが出力する走査パルスを受け取り保持するとともに対応する前記光センサー部に選択パルスを出力し、かつ下位側の駆動レジスターに、つづくクロックパルスに同期して保持させるべく走査パルスを出力する駆動回路であって、上位側の駆動レジスターと下位側の２つの駆動レジスターとの間に介在し、上位側の駆動レジスターが出力する走査パルスを制御信号にもとづき下位側の２つの駆動レジスターのいずれかに出力する選択回路を備え、連続する３つの駆動レジスターごとにオア回路と選択回路とが設けられ、各選択回路は、制御信号にもとづき、対応する３つの駆動レジスターのうちの最初の駆動レジスターが出力する走査パルスを２段目の駆動レジスターおよび、次の連続する３つの駆動レジスターの１段目の駆動レジスターのいずれかに出力し、対応するオア回路は、選択回路が出力した走査パルスおよび３段目の駆動レジスターが出力した走査パルスを、次の連続する３つの駆動レジスターの１段目の駆動レジスターに出力し、２段目の駆動レジスターは３段目の駆動レジスターに走査パルスを出力することを特徴とする。
【００５５】
本発明の固体撮像装置の駆動回路では、選択回路が、上位側の駆動レジスターと下位側の２つの駆動レジスターとの間に介在し、上位側の駆動レジスターが出力する走査パルスを制御信号にもとづき下位側の２つの駆動レジスターのいずれかに出力する。したがって、制御信号により選択回路の動作を切り換えることにより、上位側の駆動レジスターが出力する走査パルスを、下位側の２つの駆動レジスターのいずれに出力するかを切り換えることができ、その結果、たとえば各駆動レジスターから順番に選択パルスを出力させて連続走査を行うか、あるいは飛び越し走査を行うかを切り換えることが可能となる。そして、このような走査の切り換えを、従来のように各走査ごとに専用の駆動レジスター群を設けることなく行うことができる。そのため、本発明では、複数の走査を行える構成としても固体撮像装置が特に大型化することはなく、製造コストもわずかな上昇に抑えることができる。
【図面の簡単な説明】
【図１】本発明による固体撮像装置の駆動回路の第１の実施の形態例を示す部分回路図である。
【図２】図１の駆動回路を備えた固体撮像装置の一例を示す部分回路図である。
【図３】図１の固体撮像装置の駆動回路の動作を示すタイミングチャートである。
【図４】第２の実施の形態例としての固体撮像装置の駆動回路を示す部分回路図である。
【図５】ベイヤ配列法にもとづくカラーフィルター配列を示す説明図である。
【図６】第３の実施の形態例としての固体撮像装置の駆動回路を示す部分回路図である。
【図７】第４の実施の形態例としての固体撮像装置の駆動回路を示す部分回路図である。
【図８】第４の実施の形態例の動作を示すタイミングチャートである。
【図９】従来の固体撮像装置を示す部分構成図である。
【図１０】第２の駆動回路を示す部分回路図である。
【図１１】従来の固体撮像装置を構成する第２の駆動回路の動作を示すタイミングチャートである。
【符号の説明】
２……固体撮像装置、４……画素、６……第１の駆動回路、８……第２の駆動回路、１０……行選択信号線、１２……列選択信号線、１４……駆動レジスター、１６……走査パルス、１８……選択回路、２０……第２の駆動回路、２２……オア回路、２４……第２の駆動回路、２６……制御回路、２８……選択パルス切り換え回路、３０……マルチプレクサー、３２……列選択信号線、３４……アンド回路、３６……アンド回路、３８……インバーター回路、１０２……固体撮像装置、１０４……画素、１０６……第１の駆動回路、１０８……第２の駆動回路、１１０……行選択信号線、１１２……列選択信号線、１１４……駆動レジスター、１１６……走査パルス。
Claims (2)
- 複数の光センサー部をマトリクス状に配列し、かつ、該複数の光センサー部に対して赤、青及び緑のカラーフィルタをベイヤ配列して構成した固体撮像装置に設けられ前記複数の光センサー部にそれぞれ選択パルスを出力し光検出信号を出力させる、順序付けられた複数の駆動レジスターを含み、各駆動レジスターはクロックパルスに同期して、上位側の駆動レジスターが出力する走査パルスを受け取り保持するとともに対応する前記光センサー部に選択パルスを出力し、かつ下位側の駆動レジスターに、つづくクロックパルスに同期して保持させるべく走査パルスを出力する駆動回路であって、
上位側の駆動レジスターと下位側の２つの駆動レジスターとの間に介在し、上位側の駆動レジスターが出力する走査パルスを制御信号にもとづき下位側の２つの駆動レジスターのいずれかに出力する選択回路を備え、
連続する３つの駆動レジスターごとにオア回路と前記選択回路とが設けられ、各選択回路は、前記制御信号にもとづき、対応する３つの駆動レジスターのうちの最初の駆動レジスターが出力する走査パルスを２段目の駆動レジスターおよび、次の連続する３つの駆動レジスターの１段目の駆動レジスターのいずれかに出力し、対応する前記オア回路は、前記選択回路が出力した走査パルスおよび３段目の駆動レジスターが出力した走査パルスを、次の連続する３つの駆動レジスターの１段目の駆動レジスターに出力し、２段目の駆動レジスターは３段目の駆動レジスターに走査パルスを出力する
固体撮像装置の駆動回路。 - 前記駆動回路は第１および第２の駆動回路を含み、前記第１の駆動回路の駆動レジスターは前記光センサー部の各行ごとに設けられて各駆動レジスターは対応する行の前記光センサー部に選択パルスを出力し、前記第２の駆動回路の駆動レジスターは前記光センサー部の各列ごとに設けられて各駆動レジスターは対応する列の前記光センサー部に選択パルスを出力し、前記選択回路は、前記第１および第２の駆動回路に対してそれぞれ設けられた第１および第２の選択回路を含む
請求項１記載の固体撮像装置の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001112512A JP4720001B2 (ja) | 2001-04-11 | 2001-04-11 | 固体撮像装置の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001112512A JP4720001B2 (ja) | 2001-04-11 | 2001-04-11 | 固体撮像装置の駆動回路 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010096219A Division JP5062287B2 (ja) | 2010-04-19 | 2010-04-19 | 固体撮像装置の駆動回路 |
| JP2010096218A Division JP5062286B2 (ja) | 2010-04-19 | 2010-04-19 | 固体撮像装置の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002314882A JP2002314882A (ja) | 2002-10-25 |
| JP4720001B2 true JP4720001B2 (ja) | 2011-07-13 |
Family
ID=18963914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001112512A Expired - Fee Related JP4720001B2 (ja) | 2001-04-11 | 2001-04-11 | 固体撮像装置の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4720001B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100499752C (zh) | 2003-01-28 | 2009-06-10 | 松下电器产业株式会社 | 固体摄像器件、其驱动方法及应用它的相机 |
| JP4793281B2 (ja) * | 2007-02-21 | 2011-10-12 | ソニー株式会社 | 撮像装置および表示装置 |
| JP5163184B2 (ja) * | 2008-02-29 | 2013-03-13 | ソニー株式会社 | データ走査回路、固体撮像素子、およびカメラシステム |
| KR20220130104A (ko) * | 2020-01-16 | 2022-09-26 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 촬상 소자, 측거 장치 및 전자 기기 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000032318A (ja) * | 1998-07-09 | 2000-01-28 | Olympus Optical Co Ltd | 画像入力装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3431949B2 (ja) * | 1993-05-26 | 2003-07-28 | オリンパス光学工業株式会社 | 固体撮像素子 |
| JPH09252436A (ja) * | 1996-03-18 | 1997-09-22 | Toshiba Corp | 固体撮像装置 |
| JPH11220663A (ja) * | 1998-02-03 | 1999-08-10 | Matsushita Electron Corp | 固体撮像装置およびその駆動方法 |
-
2001
- 2001-04-11 JP JP2001112512A patent/JP4720001B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000032318A (ja) * | 1998-07-09 | 2000-01-28 | Olympus Optical Co Ltd | 画像入力装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002314882A (ja) | 2002-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6377304B1 (en) | Solid-state image-pickup devices exhibiting faster video-frame processing rates, and associated methods | |
| US20060209202A1 (en) | Image pickup device | |
| JP4692196B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 | |
| JP2005311821A (ja) | 固体撮像装置 | |
| JP2009246465A (ja) | 撮像装置、撮像モジュール、及び撮像システム | |
| JP4720001B2 (ja) | 固体撮像装置の駆動回路 | |
| US8045025B2 (en) | Image pickup device adaptable to display fewer vertical pixels | |
| US20050094012A1 (en) | Solid-state image sensing apparatus | |
| JP5062286B2 (ja) | 固体撮像装置の駆動回路 | |
| JP5062287B2 (ja) | 固体撮像装置の駆動回路 | |
| JP2005086245A (ja) | 固体撮像装置 | |
| JP2005191814A (ja) | 固体撮像装置、及び画素信号読み出し方法 | |
| US20030146996A1 (en) | Imaging apparatus | |
| JPH10285467A (ja) | 撮像装置 | |
| JP4321620B2 (ja) | 固体撮像装置および固体撮像装置の駆動方法 | |
| JP3751931B2 (ja) | エリアイメージセンサ | |
| JP2003250090A (ja) | 撮像装置 | |
| JP2005191943A (ja) | 固体撮像装置およびこれを備えたカメラ | |
| JP2000308075A (ja) | 撮像素子および撮像素子の駆動方法 | |
| JP4424101B2 (ja) | 固体撮像装置 | |
| JP2004221771A (ja) | 固体撮像装置、カメラおよびカメラシステム | |
| JPS63294081A (ja) | 撮像装置 | |
| JPH11146280A (ja) | 画像信号処理装置及び画像信号処理方法 | |
| JP4347981B2 (ja) | 固体撮像素子の駆動方法 | |
| JPS5954383A (ja) | 固体撮像装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071220 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090817 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091013 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100223 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100820 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110308 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110321 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |