JP4720001B2 - 固体撮像装置の駆動回路 - Google Patents
固体撮像装置の駆動回路 Download PDFInfo
- Publication number
- JP4720001B2 JP4720001B2 JP2001112512A JP2001112512A JP4720001B2 JP 4720001 B2 JP4720001 B2 JP 4720001B2 JP 2001112512 A JP2001112512 A JP 2001112512A JP 2001112512 A JP2001112512 A JP 2001112512A JP 4720001 B2 JP4720001 B2 JP 4720001B2
- Authority
- JP
- Japan
- Prior art keywords
- drive
- register
- circuit
- selection
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の属する技術分野】
本発明は固体撮像装置に関し、特に固体撮像装置を駆動する回路に関するものである。
【0002】
【従来の技術】
固体撮像装置には、電荷結合素子を用いたものや、CMOSイメージセンサーなどがあり、各種携帯端末機器、デジタルスチルカメラ、デジタルビデオカメラなどの画像入力装置として広く使用されている。そして、これらの映像電子機器の性能向上を図るため固体撮像装置の高速化および低消費電力化が求められている。
【0003】
固体撮像装置は、光センサー部から成る画素を2次元的に配列して構成され、各画素に順次、選択パルスを供給すること、すなわち画素を走査することで光センサー部による光検出結果の読み出しなどが行われる。そこで、固体撮像装置の高速化や低消費電力化は、1つの方法として全画素を走査するのではなく、画素の行あるいは列を適宜飛び越して走査することで実現することができる。
【0004】
一方、標準のテレビジョン信号としてNTSC方式およびPAL方式のものが用いられるが、このような信号を出力する機器では、上記方式にもとづくインターレース走査に対応するため、固体撮像装置において、上述の場合と同様に、画素の行あるいは列の飛び越し走査が行われる。
【0005】
また、画素の行または列の走査は、光センサー部が出力する光検出信号、すなわち画素信号を各画素から読み出す場合だけでなく、電子シャッター動作として、各画素に蓄積された電荷を放電させ破棄する場合にも行われる。
図9は従来の固体撮像装置を示す部分構成図である。図9に示したように、従来の固体撮像装置102は、マトリクス状に配列された画素104と、第1および第2の駆動回路106、108とを含み、画素104はその行ごとに行選択信号線110に接続され、また列ごとに列選択信号線112に接続されている。画素104は、第1の駆動回路106が行選択信号線110に出力する選択パルスによって行単位で選択され、また、第2の駆動回路108が列選択信号線112に出力する選択パルスによって列単位で選択される。そして、n、mを正の整数として、n行目におけるm列目の画素104から画素信号を読み出す場合には、n番目の行選択信号線110およびm番目の列選択信号線112に選択パルスが同時に供給され、対応する画素104から画素信号が読み出される。なお、第1および第2の駆動回路106、108は基本的に互いに同様の構成となっている。
【0006】
図10は、第2の駆動回路108を示す部分回路図であり、同図に示したように、第2の駆動回路108は、それぞれフリップフロップ回路と同様の機能を果たす複数の駆動レジスター114により構成されている。駆動レジスター114はそれぞれ画素104の列に対応し、画素列の順に配列されており、それぞれ対応する画素列に列選択信号線112を通じて選択パルスを出力する。
【0007】
各駆動レジスター114には、初段を除いて、1つ前の段の駆動レジスター114からそれぞれ走査パルス116が入力されており、各駆動レジスター114は、クロックパルスφckに同期して走査パルスを取り込み保持して選択パルスφa1、φa2、φa3、…として対応する画素列に出力するとともに、次段に走査パルスを出力する。
【0008】
図11は従来の固体撮像装置102を構成する第2の駆動回路108の動作を示すタイミングチャートの例である。
初段の駆動レジスター114は、クロックパルスφckの1周期の間ハイレベルとなる走査パルス116が外部から入力されると、図11に示したように、クロックパルスφckの立ち上がりに同期してこの走査パルス116を取り込んで保持し、クロックパルスφckの1周期の間ハイレベルとなる選択パルスφa1を1列目の画素104に出力する。初段の駆動レジスター114はまた、このとき選択パルスφa1と同じ期間ハイレベルとなる走査パルス116を次段に出力する。
【0009】
次段の駆動レジスター114は前段から走査パルス116が供給されたため、次のクロックパルスφckの立ち上がりでこの走査パルス116を取り込み、保持してクロックパルスφckの1周期の間ハイレベルとなる選択パルスφa2を2列目の画素104に出力する。2段目の駆動レジスター114はまた、このとき選択パルスφa2と同じ期間ハイレベルとなる走査パルス116を3段目の駆動レジスター114に出力する。
つづく駆動レジスター114も同様に動作し、その結果、各駆動レジスター114からは図11に示したようなタイミングで選択パルスφa3、φa4、…が対応する列の画素104に順次出力され、各列の画素104が順番に走査される。
【0010】
第1および第2の駆動回路106、108は上述のように同様の構成となっているため、第2の駆動回路108によって各行の画素104が同様に走査される。そして、たとえば、各列の走査の間、ハイレベルを維持する選択パルスを、第1の駆動回路106の各駆動レジスター114から順次出力させることで、各行ごとに、列の順番にしたがって各列の画素104から画素信号が順次、読み出される。
【0011】
テレビジョンのインターレース走査に対応するため、たとえば画素104の列において飛び越し走査を行う場合には、第2の駆動回路108を2つに分割して奇数フィールド用の駆動回路と偶数フィールド用の駆動回路を設け、これら2つの駆動回路により、偶数列の画素104と、奇数列の画素104とに交互に選択パルスを供給する構成とすればよい。
【0012】
そして、固体撮像装置102の高速化や低消費電力化のために上述したような飛び越し走査を行う場合には、特定の列の画素104にのみ選択パルスを供給する駆動回路を設け、画素信号を読み出すようにすればよい。
また、各画素104において、画素信号を生成すべく一定の期間、蓄積された電荷を取り出すためには、電子シャッター機能によって、画素信号の読み出しに対応して、画素104に蓄積された電荷を破棄する必要がある。したがって、電子シャッター走査として、画素信号を読み出す場合と同様に画素104を走査することになるが、それには、上記第1および第2の駆動回路106、108と同様の構成の電子シャッター走査のための駆動回路を設けて対応することができる。
【0013】
【発明が解決しようとする課題】
しかし、ノンインターレース走査、インターレース走査、高速化や低消費電力化のための飛び越し走査、ならびに電子シャッター走査を行うために、上述のように各走査ごとに専用の駆動回路、したがって専用の駆動レジスター群を設けたのでは、固体撮像装置102が大型化してしまい、さらには製造コストも上昇する。
【0014】
本発明はこのような問題を解決するためになされたもので、その目的は、各走査ごとに専用の駆動レジスター群を設けることなく複数の走査を行えるようにした固体撮像装置の駆動回路を提供することにある。
【0015】
【課題を解決するための手段】
本発明は上記目的を達成するため、複数の光センサー部をマトリクス状に配列し、かつ、該複数の光センサー部に対して赤、青及び緑のカラーフィルタをベイヤ配列して構成した固体撮像装置に設けられ前記複数の光センサー部にそれぞれ選択パルスを出力し光検出信号を出力させる、順序付けられた複数の駆動レジスターを含み、各駆動レジスターはクロックパルスに同期して、上位側の駆動レジスターが出力する走査パルスを受け取り保持するとともに対応する前記光センサー部に選択パルスを出力し、かつ下位側の駆動レジスターに、つづくクロックパルスに同期して保持させるべく走査パルスを出力する駆動回路であって、上位側の駆動レジスターと下位側の2つの駆動レジスターとの間に介在し、上位側の駆動レジスターが出力する走査パルスを制御信号にもとづき下位側の2つの駆動レジスターのいずれかに出力する選択回路を備え、連続する3つの駆動レジスターごとにオア回路と前記選択回路とが設けられ、各選択回路は、前記制御信号にもとづき、対応する3つの駆動レジスターのうちの最初の駆動レジスターが出力する走査パルスを2段目の駆動レジスターおよび、次の連続する3つの駆動レジスターの1段目の駆動レジスターのいずれかに出力し、対応する前記オア回路は、前記選択回路が出力した走査パルスおよび3段目の駆動レジスターが出力した走査パルスを、次の連続する3つの駆動レジスターの1段目の駆動レジスターに出力し、2段目の駆動レジスターは3段目の駆動レジスターに走査パルスを出力することを特徴とする。
【0016】
本発明の固体撮像装置の駆動回路では、選択回路が、上位側の駆動レジスターと下位側の2つの駆動レジスターとの間に介在し、上位側の駆動レジスターが出力する走査パルスを制御信号にもとづき下位側の2つの駆動レジスターのいずれかに出力する。
したがって、制御信号により選択回路の動作を切り換えることにより、上位側の駆動レジスターが出力する走査パルスを、下位側の2つの駆動レジスターのいずれに出力するかを切り換えることができ、その結果、たとえば各駆動レジスターから順番に選択パルスを出力させて連続走査を行うか、あるいは飛び越し走査を行うかを切り換えることが可能となる。そして、このような走査の切り換えを、従来のように各走査ごとに専用の駆動レジスター群を設けることなく行うことができる。
【0019】
【発明の実施の形態】
次に本発明の実施の形態例について図面を参照して説明する。
図1は本発明による駆動回路の第1の実施の形態例を示す部分回路図、図2は図1の駆動回路を備えた固体撮像装置の一例を示す部分回路図、図3は図1の駆動回路の動作を示すタイミングチャートである。
図2に示したように、固体撮像装置2は、図9に示した従来の固体撮像装置において駆動回路を本発明にもとづくものに置き換えた構成となっている。すなわち、固体撮像装置2は、マトリクス状に配列された多数の画素4と、第1の実施の形態例の駆動回路である第1および第2の駆動回路6、8を含み、画素4はその行ごとに行選択信号線10に接続され、また列ごとに列選択信号線12に接続されている。画素4は、第1の駆動回路6が行選択信号線10に出力する選択パルスによって行単位で選択され、また、第2の駆動回路8が列選択信号線12に出力する選択パルスによって列単位で選択される。
【0020】
そして、n、mを正の整数としてn行目におけるm列目の画素4から画素信号を読み出す場合には、n番目の行選択信号線10およびm番目の列選択信号線12に選択パルスが同時に供給され、対応する画素4から画素信号が読み出される。
実施の形態例の第1および第2の駆動回路6、8は、選択パルスを行選択信号線10に出力するか列選択信号線12に出力するかが異なっているのみであって構成は基本的に同じであるため、以下では画素列に係わる走査を行う第2の駆動回路8について詳しく説明する。
【0021】
図1に示したように、第2の駆動回路8は、それぞれフリップフロップ回路と同様の機能を果たす複数の駆動レジスター14(駆動レジスター群)により構成されている。駆動レジスター14はそれぞれ画素4の列に対応し、画素列の順に配列されており、それぞれ対応する画素列に列選択信号線12を通じて選択パルスを出力する。なお、図1では図面が複雑になることを避けるため1つの画素4のみが示されている。
【0022】
各駆動レジスター14にはクロックパルスφckが共通に入力されており、各駆動レジスター14はこのクロックパルスφckに同期して、上位側の駆動レジスター14が出力する走査パルス16を受け取り保持するとともに対応する画素に選択パルスを出力し、かつ下位側の駆動レジスター14に、つづくクロックパルスφckに同期して保持させるべく走査パルス16を出力する。ここでは各駆動レジスター14が出力する選択パルスおよび走査パルス16は一例としてほぼ同一の期間、ハイレベルを維持するものとする。
【0023】
第1の実施の形態例では、各駆動レジスター14ごとに選択回路18が設けられており、各選択回路18は、制御信号φfがハイレベルのときは、対応する駆動レジスター14が出力する走査パルス16を次の駆動レジスター14に出力し、一方、制御信号φfがローレベルのときは、対応する駆動レジスター14が出力する走査パルス16を、次の駆動レジスター14のさらに次の駆動レジスター14に出力する。
【0024】
したがって、図3のタイミングT1以前のように、第2の駆動回路8に対してローレベルの制御信号φfを供給した場合には、各駆動レジスター14が出力する走査パルス16は対応する選択回路18を介して次段のさらに次の駆動レジスター14に供給される。そのため、図3に示したように、奇数段目の駆動レジスター14から、それぞれクロックパルスφckの1周期分ずつ遅れて、クロックパルスφckの1周期の間ハイレベルとなる選択パルスφa1、φa3、φa5…が対応する画素4に出力される。したがって、画素4の飛び越し走査が行われ、たとえば第1の駆動回路6で画素の各行ごとに順番に選択パルスを出力していた場合には、画素4の列に関する1列おきの飛び越し走査が行われることになる。
【0025】
一方、図3のタイミングT1以降のように、第2の駆動回路8に対してハイレベルの制御信号φfを供給した場合には、各駆動レジスター14が出力する走査パルス16は選択回路18を介して次段の駆動レジスター14に供給される。よって、第2の駆動回路8の動作は、この場合、図9に示した従来の駆動回路と同様となり、各駆動レジスター14は、図3に示したように、クロックパルスφckの1周期分ずつ遅れて、クロックパルスφckの1周期の間、ハイレベルとなる選択パルスφa1、φa2、φa3、…を対応する画素4に出力する。
このように、各駆動レジスター14から選択パルスφa1、φa2、φa3、…が順次出力されることから、画素4の列が順次選択され、そのとき第1の駆動回路6によりたとえばn行目の画素4が選択されているなら、n行目の画素4において列の順に各画素4から画素信号が出力される。
【0026】
そして、本実施の形態例では、このような走査の切り換えを、従来のように各走査ごとに専用の駆動レジスター群を設けることなく、選択回路18を設けるのみで行うことができる。そのため、固体撮像装置が特に大型化することはなく、また製造コストもわずかな上昇に抑えることができる。
【0027】
なお、本実施の形態例では、各駆動レジスター14が出力する選択パルスおよび走査パルス16は上述のようにいずれもハイレベルのパルスであるとしたが、これらのパルスの極性は任意であり、また、相互に極性が異なっていてもよい。さらに、選択パルスおよび走査パルス16の継続時間はかならずしも一致している必要はない。そして、選択パルス自体を走査パルスとして用いるといった構成にすることも可能である。
【0028】
各駆動レジスター14は上述のようにフリップフロップ回路と同様の機能を果たす回路であり、したがってフリップフロップ回路と同様の構成により実現できる。また、選択回路18は、制御信号の論理レベルに応じて2つの入力信号のうちのいずれかを選択して出力するものであり、この種の回路は周知のようにアンド回路やオア回路などを組み合わせて容易に構成することができる。
【0029】
次に、本発明の第2の実施の形態例について説明する。
図4は第2の実施の形態例としての固体撮像装置の駆動回路を示す部分回路図である。図中、図1と同一の要素には同一の符号が付されている。
第2の実施の形態例の駆動回路は、図2に示した固体撮像装置2において、第2の駆動回路8に置き換えて使用すべく構成され、画素列に関して通常の走査と飛び越し走査を切り換えて行えるようになっている。
【0030】
図4に示したように、第2の駆動回路20は、連続する3つの駆動レジスター14ごとにオア回路22と前記選択回路18とが設けられている。そして、各選択回路18は、制御信号φfにもとづき、対応する3つの連続する駆動レジスター14(たとえば駆動レジスター14−1、14−2、14−3)のうちの最初の駆動レジスター14(14−1)が出力する走査パルス16を2段目の駆動レジスター14(14−2)および、次の連続する3つの駆動レジスター14のうちの1段目の駆動レジスター14(14−4)のいずれかに出力するように接続されている。また、オア回路22は、選択回路18が出力した走査パルス16および3段目の駆動レジスター14(14−3)が出力した走査パルス16を、次の連続する3つの駆動レジスター14のうちの1段目の駆動レジスター14(14−4)に出力すべく接続されている。一方、2段目の駆動レジスター14が出力する走査パルス16は3段目の駆動レジスター14に供給される。
【0031】
このような構成においてハイレベルの制御信号φfが入力された場合には、各選択回路18は、連続する3つの駆動レジスター14における1段目の駆動レジスター14が出力する走査パルス16を2段目の駆動レジスター14に出力する。したがって、この場合、各駆動レジスター14はクロックパルスφckが入力されるごとに順次、選択パルスφa1、φa2、φa3、…を出力し、したがって通常の走査が行われる。
【0032】
一方、ローレベルの制御信号φfが入力された場合には、各選択回路18は、3つの連続する駆動レジスター14における1段目の駆動レジスター14が出力する走査パルス16をオア回路22を通じて、次の連続する3つの駆動レジスター14の1段目の駆動レジスター14に出力する。したがって、この場合、1段目、4段目、7段目(図示せず)、…の各駆動レジスター14から選択パルスφa1、φa4、φa7(図示せず)、…が出力され、画素列に関して2つおきの飛び越し走査が行われる。
【0033】
カラー固体撮像装置では、各画素4に対してたとえば赤、青、緑の3種類のカラーフィルターが典型的にはベイヤ配列法にしたがって配置される。図5は、このベイヤ配列法にもとづくカラーフィルターの配列を示す説明図である。ベイヤ配列法においては、緑(G)のカラーフィルターが市松模様に配置され、赤(R)および青(B)のカラーフィルターは、1行おき、および1列おきに配列される。
【0034】
したがって、このようにカラーフィルターが配列されている場合、飛び越し走査としては最低2行または2列の画素4を飛び越す必要があり、これにより飛び越し後の等価的なカラーフィルターの配列もベイヤ配列にしたがったものとなる。第2の実施の形態例の第2の駆動回路20はこのベイヤ配列に適合したものとなっている。
【0035】
そして、第2の実施の形態例でも、このような通常走査と飛び越し走査の切り換えを、従来のように各走査ごとに専用の駆動レジスター群を設けることなく、選択回路18およびオア回路22を設けるのみで行うことができる。そのため、固体撮像装置が特に大型化することはなく、また製造コストもわずかな上昇に抑えることができる。
【0036】
次に、本発明の第3の実施の形態例について説明する。
図6は第3の実施の形態例としての固体撮像装置の駆動回路を示す部分回路図である。図中、図1と同一の要素には同一の符号が付されている。
第3の実施の形態例の駆動回路は、図2に示した固体撮像装置2において、上記第2の駆動回路8に置き換えて使用すべく構成され、画素列に関してインターレース走査を行えるようになっている。
図6に示したように、第2の駆動回路24は、選択回路18および制御回路26を含み、選択回路18は制御回路26が出力する制御信号φfにもとづいて、1段目の駆動レジスター14が出力する走査パルス16を2段目の駆動レジスター14および3段目の駆動レジスター14のいずれかに供給するように接続されている。一方、制御回路26は、本実施の形態例では1ビットのカウンターとして動作し、1段目の駆動レジスター14が出力する選択パルスφa1をクロックとして受け取り、同クロックのカウント結果を制御信号φfとして選択回路18に出力する。
【0037】
なお、制御回路26が1ビットのカウンターとして動作するため、制御信号φfは、選択パルスφa1が入力されるごとに論理レベルが反転する信号となる。すなわち、制御回路26は、1段目の駆動レジスター14が奇数回、選択パルスを出力するか、偶数回、選択パルスを出力するかにより論理レベルが切り換わる制御信号を出力する。
【0038】
この第2の駆動回路24ではまた、3段目以降の奇数段目の駆動レジスター14はそれぞれもっとも近い下位側の奇数段目の駆動レジスター14に走査パルス16を出力し、偶数段目の駆動レジスター14はそれぞれもっとも近い下位側の偶数段目の駆動レジスター14に走査パルス16を出力するよう、各駆動レジスター14が接続されている。
【0039】
このような構成において、制御回路26が出力する制御信号φfがハイレベルのときは、選択回路18は1段目の駆動レジスター14が出力する走査パルス16を2段目の駆動レジスター14に出力するので、偶数段目の駆動レジスター14に順次走査パルス16が入力され、したがって、偶数段目の駆動レジスター14からそれぞれ選択パルスφa2、φa4、φa6、…が対応する画素列に出力される。
【0040】
その後、走査パルス16が1段目の駆動レジスター14に入力され、1段目の駆動レジスター14が選択パルスφa1を出力すると、これにより制御回路26は今度はローレベルの制御信号φfを出力する。よって、選択回路18は1段目の駆動レジスター14が出力する走査パルス16を3段目の駆動レジスター14に供給し、この走査パルス16は奇数段目の駆動レジスター14に順次入力され、したがって、奇数段目の駆動レジスター14からそれぞれ選択パルスφa1、φa3、φa5、…が対応する画素列に出力される。
このように、1段目の駆動レジスター14が選択パルスφa1を1回出力するごとに、交互に偶数段目および奇数段目の画素列が選択され、インターレース走査が行われる。
【0041】
そして、第3の実施の形態例でも、このような奇数列の画素4と偶数列の画素4を交互に選択するという走査の切り換えを、従来のように各走査ごとに専用の駆動レジスター群を設けることなく、選択回路18および制御回路26を設けるのみで行うことができる。そのため、固体撮像装置が特に大型化することはなく、また製造コストもわずかな上昇に抑えることができる。
【0042】
なお、第3の実施の形態例では、1段目の駆動レジスター14からは、奇数、偶数のいずれのフィールドの場合にも常に選択パルスφa1が出力され、端部の1列の画素4は常に選択されることになるが、このような特異な選択は端部の1列分の画素4においてのみ生じるので実用上問題とはならない。
【0043】
また、第3の実施の形態例では、画素4の列に関してインターレース走査を行うとしたが、図2に示した第1の駆動回路6を、図6に示した第2の駆動回路24により置き換えることで、画素4の行に関してインターレース走査を行うことも可能である。
【0044】
次に、本発明の第4の実施の形態例について説明する。
図7は第4の実施の形態例としての固体撮像装置の駆動回路を示す部分回路図、図8は第4の実施の形態例の動作を示すタイミングチャートである。図7において、図1と同一の要素には同一の符号が付されている。
第4の実施の形態例の駆動回路は、図2に示した固体撮像装置2において、第2の駆動回路8に置き換えて使用すべく構成されている。そして第1の駆動回路6についても第4の実施の形態例の駆動回路と同様の構成とすることにより、画素信号の読み出しのための走査とともに、電子シャッター走査をも行うことが可能となる。
【0045】
図7に示したように、第4の実施の形態例の駆動回路、すなわち第2の駆動回路27は、各駆動レジスター14が出力する選択パルスを、対応する画素4に対し、画素信号を出力させるための選択パルス、および画素4に蓄積した電荷を破棄させるための選択パルスのいずれかとして交互に出力する選択パルス切り換え回路28を備えている。
【0046】
複数の駆動レジスター14を接続して成る駆動レジスター群自体の構成は、図10に示したものと同じであり、各駆動レジスター14が出力する走査パルス16はそれぞれ次段の駆動レジスター14に直接入力され、各駆動レジスター14からは順番に選択パルスが出力される。なお、図7では簡単のため先頭の駆動レジスター14のみが示されている。
【0047】
選択パルス切り換え回路28は、詳しくは、駆動レジスター14が選択パルスを出力する回数に応じて論理レベルが変化する制御信号を生成する制御回路26と、各駆動レジスター14ごとに設けられたマルチプレクサー30とにより構成されている。マルチプレクサー30は、制御回路26が出力する制御信号φfの論理レベルにもとづいて、各駆動レジスター14が出力する選択パルスを、対応する画素4に対し、画素信号を出力させるための選択パルスとして列選択信号線12に出力するか、または画素4に蓄積した電荷を破棄させるための選択パルスとして列選択信号線32に出力する。ただし、図7では簡単のため1つのマルチプレクサー30のみが示されている。
【0048】
なお、列選択信号線32は、列選択信号線12とは別に画素4の列ごとに設けられて対応する各列の画素4に接続されている。また、固体撮像装置2には列選択信号線32に対応する不図示の行選択信号線が画素4の行ごとに設けられて対応する各行の画素4に接続されている。そして、各画素4では、これらの列選択信号線32および行選択信号線を通じて同時に選択パルスが入力されたとき、光を受けて蓄積している電荷を放電させ、破棄する。
【0049】
マルチプレクサー30は、この実施の形態例では、アンド回路34、36とインバーター回路38とにより構成され、アンド回路34、36の一方の入力端子には、いずれも対応する駆動レジスター14から選択パルス(図7ではφa1)が入力されている。アンド回路34のもう一方の入力端子には制御回路26からの制御信号φfをインバーター回路38により論理レベルを逆にした信号が入力され、アンド回路36のもう一方の入力端子には制御回路26からの制御信号がそのまま入力されている。そして、アンド回路34の出力端子は列選択信号線12に接続され、アンド回路36の出力端子は列選択信号線32に接続されている。
【0050】
このような構成において、各駆動レジスター14はクロックパルスφckが入力されるごとに、順次、選択パルスを出力する。そして、1段目の駆動レジスター14が選択パルスφa1を出力すると、1ビットのカウンタである制御回路26は1だけカウントアップしてその出力をハイレベルとし、したがってハイレベルの制御信号φfを出力する。よって、以降、次に選択パルスφa1が出力されるまで、制御信号はハイレベルを維持し、各駆動レジスター14が出力する選択パルス(φa1)は対応するアンド回路36を通じ、図8に示したように、電子シャッター走査のための選択パルスφc1、φc2、φc3、…として各画素4に供給される。よって、第1の駆動回路6側でも同様の動作を行うことで、各画素4に蓄積された電荷は順次、放電破棄される。
【0051】
その後、1段目の駆動レジスター14が次の選択パルスφa1を出力すると、制御回路26はその出力を反転させ、ローレベルの制御信号を出力する。その結果、各駆動レジスター14が出力する選択パルス(φa1)は対応するアンド回路34を通じて、画素信号読み出し走査のための選択パルスφr1、φr2、φr3、…(図8)として各画素4に順次、供給される。このとき、第1の駆動回路6側でも同様の動作を行うことで、各画素4から順次、画素信号が読み出される。この画素信号は、上述のような電子シャッター走査により電荷を放電させた後、各画素4が光を受けて蓄積した電荷の量に応じた大きさとなっている。
【0052】
そして、本実施の形態例でも、画素信号読み出し走査と、電子シャッター走査の切り換えを、従来のように各走査ごとに専用の駆動レジスター群を設けることなく、選択パルス切り換え回路28を設けるのみで行うことができる。そのため、固体撮像装置が特に大型化することはなく、また製造コストもわずかな上昇に抑えることができる。なお、ここでは制御回路26は1ビットのカウンタから成り、1段目の駆動レジスター14が選択パルスφa1を出力するごとに画素信号読み出し走査と、電子シャッター走査が交互に行われるとしたが、制御回路26の構成を変更して、1段目の駆動レジスター14が複数回選択パルスφa1を出力するごとに、電子シャッター走査が1回行われるといった方式とすることも可能である。
【0053】
以上の実施の形態例では固体撮像装置が、2次元的に配列された画素により構成されている場合を例に説明したが、画素が1次元的に配列され単一の駆動回路が設けられている場合にも本発明は無論有効である。
【0054】
【発明の効果】
以上説明したように本発明は、複数の光センサー部をマトリクス状に配列し、かつ、該複数の光センサー部に対して赤、青及び緑のカラーフィルタをベイヤ配列して構成した固体撮像装置に設けられ前記複数の光センサー部にそれぞれ選択パルスを出力し光検出信号を出力させる、順序付けられた複数の駆動レジスターを含み、各駆動レジスターはクロックパルスに同期して、上位側の駆動レジスターが出力する走査パルスを受け取り保持するとともに対応する前記光センサー部に選択パルスを出力し、かつ下位側の駆動レジスターに、つづくクロックパルスに同期して保持させるべく走査パルスを出力する駆動回路であって、上位側の駆動レジスターと下位側の2つの駆動レジスターとの間に介在し、上位側の駆動レジスターが出力する走査パルスを制御信号にもとづき下位側の2つの駆動レジスターのいずれかに出力する選択回路を備え、連続する3つの駆動レジスターごとにオア回路と選択回路とが設けられ、各選択回路は、制御信号にもとづき、対応する3つの駆動レジスターのうちの最初の駆動レジスターが出力する走査パルスを2段目の駆動レジスターおよび、次の連続する3つの駆動レジスターの1段目の駆動レジスターのいずれかに出力し、対応するオア回路は、選択回路が出力した走査パルスおよび3段目の駆動レジスターが出力した走査パルスを、次の連続する3つの駆動レジスターの1段目の駆動レジスターに出力し、2段目の駆動レジスターは3段目の駆動レジスターに走査パルスを出力することを特徴とする。
【0055】
本発明の固体撮像装置の駆動回路では、選択回路が、上位側の駆動レジスターと下位側の2つの駆動レジスターとの間に介在し、上位側の駆動レジスターが出力する走査パルスを制御信号にもとづき下位側の2つの駆動レジスターのいずれかに出力する。したがって、制御信号により選択回路の動作を切り換えることにより、上位側の駆動レジスターが出力する走査パルスを、下位側の2つの駆動レジスターのいずれに出力するかを切り換えることができ、その結果、たとえば各駆動レジスターから順番に選択パルスを出力させて連続走査を行うか、あるいは飛び越し走査を行うかを切り換えることが可能となる。そして、このような走査の切り換えを、従来のように各走査ごとに専用の駆動レジスター群を設けることなく行うことができる。そのため、本発明では、複数の走査を行える構成としても固体撮像装置が特に大型化することはなく、製造コストもわずかな上昇に抑えることができる。
【図面の簡単な説明】
【図1】本発明による固体撮像装置の駆動回路の第1の実施の形態例を示す部分回路図である。
【図2】図1の駆動回路を備えた固体撮像装置の一例を示す部分回路図である。
【図3】図1の固体撮像装置の駆動回路の動作を示すタイミングチャートである。
【図4】第2の実施の形態例としての固体撮像装置の駆動回路を示す部分回路図である。
【図5】ベイヤ配列法にもとづくカラーフィルター配列を示す説明図である。
【図6】第3の実施の形態例としての固体撮像装置の駆動回路を示す部分回路図である。
【図7】第4の実施の形態例としての固体撮像装置の駆動回路を示す部分回路図である。
【図8】第4の実施の形態例の動作を示すタイミングチャートである。
【図9】従来の固体撮像装置を示す部分構成図である。
【図10】第2の駆動回路を示す部分回路図である。
【図11】従来の固体撮像装置を構成する第2の駆動回路の動作を示すタイミングチャートである。
【符号の説明】
2……固体撮像装置、4……画素、6……第1の駆動回路、8……第2の駆動回路、10……行選択信号線、12……列選択信号線、14……駆動レジスター、16……走査パルス、18……選択回路、20……第2の駆動回路、22……オア回路、24……第2の駆動回路、26……制御回路、28……選択パルス切り換え回路、30……マルチプレクサー、32……列選択信号線、34……アンド回路、36……アンド回路、38……インバーター回路、102……固体撮像装置、104……画素、106……第1の駆動回路、108……第2の駆動回路、110……行選択信号線、112……列選択信号線、114……駆動レジスター、116……走査パルス。
Claims (2)
- 複数の光センサー部をマトリクス状に配列し、かつ、該複数の光センサー部に対して赤、青及び緑のカラーフィルタをベイヤ配列して構成した固体撮像装置に設けられ前記複数の光センサー部にそれぞれ選択パルスを出力し光検出信号を出力させる、順序付けられた複数の駆動レジスターを含み、各駆動レジスターはクロックパルスに同期して、上位側の駆動レジスターが出力する走査パルスを受け取り保持するとともに対応する前記光センサー部に選択パルスを出力し、かつ下位側の駆動レジスターに、つづくクロックパルスに同期して保持させるべく走査パルスを出力する駆動回路であって、
上位側の駆動レジスターと下位側の2つの駆動レジスターとの間に介在し、上位側の駆動レジスターが出力する走査パルスを制御信号にもとづき下位側の2つの駆動レジスターのいずれかに出力する選択回路を備え、
連続する3つの駆動レジスターごとにオア回路と前記選択回路とが設けられ、各選択回路は、前記制御信号にもとづき、対応する3つの駆動レジスターのうちの最初の駆動レジスターが出力する走査パルスを2段目の駆動レジスターおよび、次の連続する3つの駆動レジスターの1段目の駆動レジスターのいずれかに出力し、対応する前記オア回路は、前記選択回路が出力した走査パルスおよび3段目の駆動レジスターが出力した走査パルスを、次の連続する3つの駆動レジスターの1段目の駆動レジスターに出力し、2段目の駆動レジスターは3段目の駆動レジスターに走査パルスを出力する
固体撮像装置の駆動回路。 - 前記駆動回路は第1および第2の駆動回路を含み、前記第1の駆動回路の駆動レジスターは前記光センサー部の各行ごとに設けられて各駆動レジスターは対応する行の前記光センサー部に選択パルスを出力し、前記第2の駆動回路の駆動レジスターは前記光センサー部の各列ごとに設けられて各駆動レジスターは対応する列の前記光センサー部に選択パルスを出力し、前記選択回路は、前記第1および第2の駆動回路に対してそれぞれ設けられた第1および第2の選択回路を含む
請求項1記載の固体撮像装置の駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001112512A JP4720001B2 (ja) | 2001-04-11 | 2001-04-11 | 固体撮像装置の駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001112512A JP4720001B2 (ja) | 2001-04-11 | 2001-04-11 | 固体撮像装置の駆動回路 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010096219A Division JP5062287B2 (ja) | 2010-04-19 | 2010-04-19 | 固体撮像装置の駆動回路 |
JP2010096218A Division JP5062286B2 (ja) | 2010-04-19 | 2010-04-19 | 固体撮像装置の駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002314882A JP2002314882A (ja) | 2002-10-25 |
JP4720001B2 true JP4720001B2 (ja) | 2011-07-13 |
Family
ID=18963914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001112512A Expired - Fee Related JP4720001B2 (ja) | 2001-04-11 | 2001-04-11 | 固体撮像装置の駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4720001B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100499752C (zh) | 2003-01-28 | 2009-06-10 | 松下电器产业株式会社 | 固体摄像器件、其驱动方法及应用它的相机 |
JP4793281B2 (ja) * | 2007-02-21 | 2011-10-12 | ソニー株式会社 | 撮像装置および表示装置 |
JP5163184B2 (ja) * | 2008-02-29 | 2013-03-13 | ソニー株式会社 | データ走査回路、固体撮像素子、およびカメラシステム |
US20230058408A1 (en) * | 2020-01-16 | 2023-02-23 | Sony Semiconductor Solutions Corporation | Imaging element, distance measuring device, and electronic device |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000032318A (ja) * | 1998-07-09 | 2000-01-28 | Olympus Optical Co Ltd | 画像入力装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3431949B2 (ja) * | 1993-05-26 | 2003-07-28 | オリンパス光学工業株式会社 | 固体撮像素子 |
JPH09252436A (ja) * | 1996-03-18 | 1997-09-22 | Toshiba Corp | 固体撮像装置 |
JPH11220663A (ja) * | 1998-02-03 | 1999-08-10 | Matsushita Electron Corp | 固体撮像装置およびその駆動方法 |
-
2001
- 2001-04-11 JP JP2001112512A patent/JP4720001B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000032318A (ja) * | 1998-07-09 | 2000-01-28 | Olympus Optical Co Ltd | 画像入力装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2002314882A (ja) | 2002-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6377304B1 (en) | Solid-state image-pickup devices exhibiting faster video-frame processing rates, and associated methods | |
US20060209202A1 (en) | Image pickup device | |
JP4692196B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 | |
JP2005311821A (ja) | 固体撮像装置 | |
JP2009246465A (ja) | 撮像装置、撮像モジュール、及び撮像システム | |
JP4720001B2 (ja) | 固体撮像装置の駆動回路 | |
US8045025B2 (en) | Image pickup device adaptable to display fewer vertical pixels | |
US20050094012A1 (en) | Solid-state image sensing apparatus | |
JP5062286B2 (ja) | 固体撮像装置の駆動回路 | |
JP5062287B2 (ja) | 固体撮像装置の駆動回路 | |
JP2005086245A (ja) | 固体撮像装置 | |
JP2005191814A (ja) | 固体撮像装置、及び画素信号読み出し方法 | |
US20030146996A1 (en) | Imaging apparatus | |
JPH10285467A (ja) | 撮像装置 | |
JP4321620B2 (ja) | 固体撮像装置および固体撮像装置の駆動方法 | |
JP3751931B2 (ja) | エリアイメージセンサ | |
JP2003250090A (ja) | 撮像装置 | |
JP2005191943A (ja) | 固体撮像装置およびこれを備えたカメラ | |
JP2000308075A (ja) | 撮像素子および撮像素子の駆動方法 | |
JP4424101B2 (ja) | 固体撮像装置 | |
JP2004221771A (ja) | 固体撮像装置、カメラおよびカメラシステム | |
JPS63294081A (ja) | 撮像装置 | |
JPH11146280A (ja) | 画像信号処理装置及び画像信号処理方法 | |
JP4347981B2 (ja) | 固体撮像素子の駆動方法 | |
JPS5954383A (ja) | 固体撮像装置の駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071220 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090817 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091013 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100223 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100820 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110321 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |