JP4716933B2 - 検査装置 - Google Patents
検査装置 Download PDFInfo
- Publication number
- JP4716933B2 JP4716933B2 JP2006169400A JP2006169400A JP4716933B2 JP 4716933 B2 JP4716933 B2 JP 4716933B2 JP 2006169400 A JP2006169400 A JP 2006169400A JP 2006169400 A JP2006169400 A JP 2006169400A JP 4716933 B2 JP4716933 B2 JP 4716933B2
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- inspected
- inspection apparatus
- power supply
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
なお、先行技術としては、特許文献1として、基板を水平に支持する支持部と基板裏面の半田接続部で機能を検査するテストピンを持つピンボード、それらを上下動させて接触点で検査する基板の検査装置においてタイマーリレーとエアーシリンダでピンボードを下動させる技術が開示されている。
また、製品特性が変わるなどした際には、設定したタイマー値になっても基準電位以下になっておらず、製品の破壊・劣化、検査装置の故障につながりかねない問題点があった。
本発明は、上記従来の問題点を解決するためになされたもので、その目的は、余分な検査時間を省いて、検査機や被検査対象を破壊、劣化させずに作業者が安全に作業できる検査装置を提供することである。
また、請求項2記載の発明は、前記被検査対象を固定するロック手段を備え、前記制御部は、検査終了後、電流検出部の検出する出力電流が基準レベル以下となったときに、前記ロック手段による固定を解除することを特徴とする。
また、本発明によれば、被検査対象に設計変更による特性変化が出た場合にも検査装置の設定を変更しなくても最適な検査時間で被検査対象を検査でき、検査時間の短縮ができる。
また、本発明によれば、タイマー方式のように時間を設定しなくても検査時間を最適時間にすることが可能となり、検査時間を短縮でき、検査装置、被検査対象の劣化、破壊を防ぐ事ができ、作業者の安全を確保することができる。
図1は、本発明による検査装置の第1実施形態の概略回路図である。
図1に示すように、この検査装置は、被検査対象5に供給する電源となるスイッチング電源、電源供給装置としてのシリーズレギュレータ等のPSU(Power Supply Unit)1、操作者とのユーザI/Fを行う検査開始SW3と前記SW3の状態を制御部7に伝えるフォトカプラ等のバッファ9とからなる検査開始検出部11、被検査対象5の電気的エネルギーを測定し基準レベル以下であるか否かを判断する比較計測回路13、マイコン等から構成され比較計測回路13の比較計測結果から検査終了制御を行う制御部7、被検査対象5と検査装置との接続を固定するソレノイド等のロック装置15、及び電源供給装置1を強制的に放電させる強制放電部17を有している。なお、電気的エネルギーとは、被検査対象5の電圧、電流、電力、磁力、温度等を指すものとする。また、本実施形態では、電気的エネルギーの一例として電圧を例に挙げて説明する。
まず、図2のステップS201において、作業者が被検査対象5を検査機にセットし、ステップS202において、回動レバーを下げて被検査対象5を固定する。回動レバーを下げると同時に検査装置のスイッチもONされ、ステップS203において、回動レバーが所定の位置まで下がったらソレノイド等のロック装置15により被検査対象5がロックされる。
そして、ステップS204において、検査装置(ピン)−被検査対象5(基板)間の導通検査を行い、導通検査の結果がOKでなければ(S204で「NO」)ならば、ステップS205においてレバーロックを解除してステップS203に戻る。なお、ここで被検査対象を交換することもできる。また、ステップS204において、導通検査の結果がOKならば(S204で「YES」)、ステップS206において検査を開始する。
次に、ステップS207において、検査終了後、電源供給装置のPSUにOFF命令を出し、ステップS208において、比較計測回路13で被検査対象の電気エネルギーが指定した基準以下か否かを判断し、被検査対象の電気エネルギーが指定した基準以下であるなら、ステップS209において、制御部7は検査終了を作業者に伝えるべくレバーのロック装置15を解除する。
図3(a)に示すように、従来方法だと検査終了した後もタイマーで検査終了信号を出すのでマージンを取らなければならず、時間の無駄が多すぎる欠点があり、かといってマージンを取らなければ検査機や被検査対象を破壊、劣化させてしまう恐れがあったが、上記実施形態の場合は、図3(b)に示すように、検査終了した後、内部電気エネルギーが基準以下にならないと検査終了信号を出さないので被検査対象の劣化、破壊は起こらない。
図4は、本発明による検査装置の第2実施形態の概略回路図である。
図1の第1実施形態では、比較計測回路13で被検査対象の電気エネルギーが指定した基準以下か否かを判断していたが、第2実施形態では、PSU1の電気エネルギーと基準電圧を電圧比較回路(比較計測回路)13で比較するようにしている。他の構成は、第1実施形態と同様なので説明は省略する。
第2実施形態によれば、電源供給装置1のPSUがOFFになると被検査対象5の残留電圧が徐々に下がり、それに伴いPSU1の残留電圧が下がり、そのPSU1の残留電圧と基準電圧を比較し基準電圧以下になると検査終了信号を発信するようにしている。
図5は、本発明による検査装置の第3実施形態の概略回路図である。
図1の第1実施形態では、比較計測回路13で被検査対象5の電気エネルギーが指定した基準以下か否かを判断していたが、第3実施形態では、被検査対象5の入力部の電気エネルギーと基準電圧を電圧比較回路(比較計測回路)13で比較するようにしている。他の構成は第1実施形態と同様なので説明は省略する。
第3実施形態によれば、電源供給装置1のPSUがOFFになると被検査対象5の残留電圧が徐々に下がり、それに伴い被検査対象5の入力部(電源部)の残留電圧が下がり、その被検査対象5の入力部(電源部)の残留電圧と基準電圧を比較し基準電圧以下になると検査終了信号を発信するようにしている。
図6は、本発明による検査装置の第4実施形態の概略回路図である。
図1の第1実施形態では、比較計測回路13で被検査対象5の電気エネルギーが指定した基準以下か否かを判断していたが、第4実施形態では、被検査対象5の入力部以外の部分の電気エネルギーと基準電圧を電圧比較回路(比較計測回路)13で比較するようにしている。他の構成は、第1実施形態と同様なので説明は省略する。
第4実施形態によれば、電源供給装置1のPSUがOFFになると被検査対象5の残留電圧が徐々に下がり、それに伴い被検査対象5の入力部(電源部)以外の部分の残留電圧が下がり、その被検査対象5の入力部(電源部)以外の部分の残留電圧と基準電圧を比較し基準電圧以下になると検査終了信号を発信するようにしている。
ここで、被検査対象5の入力部(電源部)以外の部分の電圧とはリセット、セット信号ライン、CPU、FPGA電源ライン等の信号ラインを指す。
図7は、本発明による検査装置の第5実施形態の概略回路図である。
図1の第1実施形態では、比較計測回路13で被検査対象5の電気エネルギーが指定した基準以下か否かを判断していたが、第5実施形態では、被検査対象5の電気エネルギーと、被検査対象5の入力部の電気エネルギーと、被検査対象5の入力部以外の部分の電気エネルギーとのOR出力と、基準電圧を電圧比較回路(比較計測回路)13で比較するようにしている。他の構成は、第1実施形態と同様なので説明は省略する。
第5実施形態によれば、電源供給装置1のPSUがOFFになると被検査対象5の残留電圧が徐々に下がり、それに伴い被検査対象5の電気エネルギーと、被検査対象5の入力部の電気エネルギーと、被検査対象5の入力部以外の部分の電気エネルギーとが下がり、それらのOR出力と基準電圧を比較し基準電圧以下になると検査終了信号を発信するようにしている。
従来方法だと検査終了した後も内部電圧が「0」に落ちておらず取外し時に被検査対象を劣化、破壊してしまう恐れがあったが、第5実施形態の場合は検査終了した後、PSU出力電圧、被検査対象の入力部電圧、内部電圧が基準以下にならないと検査終了信号を出さないので被検査対象の劣化、破壊は起こらない。
図8は、本発明による検査装置の第6実施形態の概略回路図である。
第6実施形態は、制御部7及び電圧比較回路(比較計測回路)13を制御用PC(パソコン)として分割した構成(図10参照)の実施形態となっている。図10は、制御部7及び電圧比較回路13を制御用PC(パソコン)として分割した場合の概略構成図である。
第6実施形態によれば、PC側で電気エネルギーを監視し制御することで基準の変更を容易にし、検査時間を短縮することができる。即ち、従来技術だとFT1台に制御部1つしかなく複数使いたい場合は不便でコストも上がったが、制御部7を外部PCとすることで基準値の再設定の簡略化、高速化による検査時間の短縮が可能となる。また、制御部7を外部にすることでFT本体の構成を簡略化でき制御用PC1台で複数のFTを制御することもできる。
なお、図9は、温度計測装置19によるサーモグラフ測定の場合において制御部を外部PC化した検査装置の概略構成図である。
図11は、本発明による検査装置の第7実施形態の概略回路図である。
図4の第2実施形態では、PSU1の電気エネルギーと基準電圧を電圧比較回路(比較計測回路)13で比較するようにしていたが、第7実施形態では、PSU1の出力電流を電流検出部21で読み取り、このPSU1の出力電流を基準値と比較している。他の構成は、第2実施形態と同様なので説明は省略する。
第7実施形態によれば、電源供給装置1のPSUがOFFになるとPSU−被検査対象5間の電流値が下がり、電流検出部21内で電流センサが電流を検出し制御部7が基準以下になるまで検査終了しないようにしている。
従って、従来方法だと検査終了した後も内部電流が「0」に落ちておらず取外し時に被検査対象5を劣化、破壊してしまう恐れがあったが、第7実施形態の場合は、検査終了した後、被検査対象5の入力部電流が基準以下にならないと検査終了信号を出さないので被検査対象5の劣化、破壊は起こらない。
なお、図12は、第7実施形態において電源供給装置1の出力電流をPSU−被検査対象間5での電圧降下から読み取る場合の変形例の構成図である。
図13は、本発明による検査装置の第8実施形態の概略回路図である。
図4の第2実施形態では、PSU1の電気エネルギーと基準電圧を電圧比較回路13で比較するようにしていたが、第8実施形態では、被検査対象5の温度を温度計測装置19で読み取り、この温度を基準値と比較している。他の構成は、第2実施形態と同様なので説明は省略する。
第8実施形態によれば、検査終了後、被検査対象の温度が基準以下になるまで検査終了信号を出さないようにしているため、従来技術だと被検査対象5を取り外す場合、熱を持って火傷を負う場合があったが、温度計測装置19のサーモグラフィーの温度測定で検査終了信号を管理することで検査終了時に被検査対象を安全に取り外すことが出来るようになる。また、部品が異常発熱した場合には速やかに検査を中止することで被検査対象の破壊、劣化を防ぐ事ができる。
図14は、本発明による検査装置の第9実施形態の概略回路図である。
図4の第2実施形態では、PSU1の電気エネルギーと基準電圧を電圧比較回路13で比較するようにしていたが、第9実施形態では、被検査対象5のクロックをクロック計測装置23である周波数カウンタで読み取り、この被検査対象のクロックを基準値と比較している。他の構成は第2実施形態と同様なので説明は省略する。
第9実施形態によれば、検査終了後、電源供給装置1のPSUがOFFになると被検査対象5の内部クロックが徐々に下がるが、被検査対象5のクロックが基準以下になるまで検査終了信号を出さないようにしているため、従来方法だと検査終了した後も被検査対象5のクロックが「0」に落ちておらず取外し時に被検査対象を劣化、破壊してしまう恐れがあったが第9実施形態の場合は検査終了した後、被検査対象5のクロックをクロック測定装置23が測定し、クロックが基準以下にならないと制御部7が検査終了信号を出さないので被検査対象5の劣化、破壊は起こらない。
図15は、本発明による検査装置の第10実施形態の概略回路図である。
図4の第2実施形態では、PSU1の電気エネルギーと基準電圧を電圧比較回路13で比較するようにしていたが、第10実施形態では、被検査対象5の電界を電界計測装置25で読み取り、この被検査対象の電界を基準値と比較している。他の構成は、第2実施形態と同様なので説明は省略する。
第10実施形態によれば、検査終了後、電源供給装置1のPSUがOFFになると被検査対象5の内部電界が徐々に下がるが、被検査対象5の内部電界が基準以下になるまで検査終了信号を出さないようにしているため、従来方法だと検査終了した後も被検査対象5の内部電界が0に落ちておらず取外し時に被検査対象を劣化、破壊してしまう恐れがあったが、第10実施形態の場合は検査終了した後、被検査対象5の内部電界を電界計測装置25が測定し、内部電界が基準以下にならないと制御部7が検査終了信号を出さないので被検査対象5の劣化、破壊は起こらない。
図16に示すように、制御部7は、CPU、1chipマイコン等からなる中央処理部31と、中央処理部31を制御するためのROM、RAMからなるメモリ33と、外部回路とのデータを入出力するための入出力部35からなる。
Claims (2)
- 被検査対象の検査を行う検査装置であって、
前記被検査対象に電源を供給する電源供給手段と、
前記電源供給手段の出力電流を検出する電流検出部と、
前記電源供給手段がOFFになり、前記電流検出部の検出する出力電流が基準レベル以下となった場合にのみ、検査終了制御を行う制御部と、
を備えることを特徴とする検査装置。 - 前記被検査対象を固定するロック手段を備え、
前記制御部は、検査終了後、電流検出部の検出する出力電流が基準レベル以下となったときに、前記ロック手段による固定を解除することを特徴とする請求項1に記載の検査装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006169400A JP4716933B2 (ja) | 2006-06-19 | 2006-06-19 | 検査装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006169400A JP4716933B2 (ja) | 2006-06-19 | 2006-06-19 | 検査装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007333710A JP2007333710A (ja) | 2007-12-27 |
JP4716933B2 true JP4716933B2 (ja) | 2011-07-06 |
Family
ID=38933307
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006169400A Expired - Fee Related JP4716933B2 (ja) | 2006-06-19 | 2006-06-19 | 検査装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4716933B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5461379B2 (ja) * | 2010-12-15 | 2014-04-02 | 株式会社アドバンテスト | 試験装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003315405A (ja) * | 2002-04-24 | 2003-11-06 | Yamaha Corp | 半導体装置の検査装置および方法 |
-
2006
- 2006-06-19 JP JP2006169400A patent/JP4716933B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003315405A (ja) * | 2002-04-24 | 2003-11-06 | Yamaha Corp | 半導体装置の検査装置および方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2007333710A (ja) | 2007-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102298102B (zh) | 电路的冷却部的异常检查系统 | |
JP6071510B2 (ja) | 画像形成装置、制御方法およびプログラム | |
JP2011036003A (ja) | 電源監視制御装置、電源監視制御システム、及び電源監視制御方法 | |
TW201346536A (zh) | 開關機測試系統及方法 | |
JP4716933B2 (ja) | 検査装置 | |
JP2000250664A (ja) | 電源装置、電源制御装置および電源システムのスケジュール運転監視制御方法 | |
JP2007074866A (ja) | 誤動作防止装置 | |
JP5264196B2 (ja) | 電子機器および制御方法 | |
KR101963262B1 (ko) | 전력량계 및 그 운영 방법 | |
JP2009135255A (ja) | 通信記録装置、およびこれを備えた障害解析装置 | |
CN108255666A (zh) | 一种计算平台低温开关机判别方法 | |
JP2007121163A (ja) | 試験装置、プログラム、及び記録媒体 | |
KR102166663B1 (ko) | 시스템 온 칩의 테스트 시스템 및 그것의 테스트 방법 | |
JP2020038459A (ja) | 情報処理装置および制御方法 | |
JP2006311648A (ja) | 遠隔監視システム、遠隔監視方法、情報処理装置および方法、並びにプログラム | |
US8400291B2 (en) | Information display apparatus and computer readable medium having information display program | |
JP6119308B2 (ja) | 電源制御装置、情報処理装置、電源制御方法及びプログラム | |
US11126728B2 (en) | Electronic apparatus enabling omission of software tampering detection processing at activation | |
US20060229832A1 (en) | Method and system for charging management | |
JP2007225537A (ja) | 電子デバイス用試験装置及び電子デバイスの試験方法 | |
JP2010020657A (ja) | 携帯情報処理装置 | |
JP2007108041A (ja) | テスト信号発生回路、機能追加回路モジュール、および、半導体デバイスの検査システム | |
JP2010123216A (ja) | 磁気ディスク装置 | |
CN111324495B (zh) | 主机开机检测方法及其系统 | |
KR101953631B1 (ko) | 광학 검사 장비의 카메라 전원 공급 실시간 모니터링 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090323 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110222 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110329 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |