JP4704660B2 - 記憶デバイス制御装置の制御方法、記憶デバイス制御装置、及びプログラム - Google Patents

記憶デバイス制御装置の制御方法、記憶デバイス制御装置、及びプログラム Download PDF

Info

Publication number
JP4704660B2
JP4704660B2 JP2002366374A JP2002366374A JP4704660B2 JP 4704660 B2 JP4704660 B2 JP 4704660B2 JP 2002366374 A JP2002366374 A JP 2002366374A JP 2002366374 A JP2002366374 A JP 2002366374A JP 4704660 B2 JP4704660 B2 JP 4704660B2
Authority
JP
Japan
Prior art keywords
pair
storage
storage device
association
pairs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002366374A
Other languages
English (en)
Other versions
JP2004199336A5 (ja
JP2004199336A (ja
Inventor
進 鈴木
賢紀 長屋
孝夫 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2002366374A priority Critical patent/JP4704660B2/ja
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to DE60321882T priority patent/DE60321882D1/de
Priority to AT03022254T priority patent/ATE400021T1/de
Priority to AT06024150T priority patent/ATE382165T1/de
Priority to EP03022254A priority patent/EP1431876B1/en
Priority to EP08009007A priority patent/EP1956487B1/en
Priority to AT08009007T priority patent/ATE443290T1/de
Priority to DE60329341T priority patent/DE60329341D1/de
Priority to DE60318337T priority patent/DE60318337T2/de
Priority to EP06024150A priority patent/EP1760590B1/en
Priority to US10/684,210 priority patent/US7093087B2/en
Publication of JP2004199336A publication Critical patent/JP2004199336A/ja
Priority to US11/180,378 priority patent/US7089386B2/en
Publication of JP2004199336A5 publication Critical patent/JP2004199336A5/ja
Priority to US11/389,056 priority patent/US7334097B2/en
Priority to US11/546,328 priority patent/US7418563B2/en
Priority to US12/177,476 priority patent/US7962712B2/en
Application granted granted Critical
Publication of JP4704660B2 publication Critical patent/JP4704660B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2056—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring
    • G06F11/2064—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring while ensuring consistency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2056—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring
    • G06F11/2069—Management of state, configuration or failover
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2056—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring
    • G06F11/2071—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring using a plurality of controllers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2056—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring
    • G06F11/2082—Data synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2056—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring
    • G06F11/2087—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring with a common controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S707/00—Data processing: database and file management or data structures
    • Y10S707/99951—File or database maintenance
    • Y10S707/99952—Coherency, e.g. same view to multiple users
    • Y10S707/99953—Recoverability
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S707/00—Data processing: database and file management or data structures
    • Y10S707/99951—File or database maintenance
    • Y10S707/99952—Coherency, e.g. same view to multiple users
    • Y10S707/99955—Archiving or backup

Description

【０００１】
【発明の属する技術分野】
本発明は、記憶デバイス制御装置の制御方法、記憶デバイス制御装置、及びプログラムに関する。
【０００２】
【従来の技術】
通信可能に接続された情報処理装置とディスクアレイ装置とを含む記憶装置システムにおいて、データの複製元となるプライマリボリューム（正ボリューム）と複製先となるセカンダリボリューム（副ボリューム）とでペアを形成し、プライマリボリュームからセカンダリボリュームへのリアルタイムなデータの複製により、プライマリボリュームのデータを二重に管理する複製管理機能が知られている。
【０００３】
【特許文献１】
特開２００１−３１８８３３号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、例えば情報処理装置とディスクアレイ装置との間で授受されるデータが１つのプライマリボリュームに収まりきらない場合等、複数のプライマリボリュームに跨ってデータが格納される場合がある。このような場合に例えばデータのバックアップをとろうとすると、複数のペアに対してペア状態を解除する必要がある。ここで、個々のペアに対するペア状態の解除を行っている間にプライマリボリュームに対するデータの更新があると、ペア状態解除済みのプライマリボリュームに対するデータの更新はセカンダリボリュームに反映されないのに対し、ペア状態が未解除のプライマリボリュームに対するデータの更新はセカンダリボリュームに反映される場合がある。
【０００５】
そこで本発明は、複数の記憶ボリュームに格納されたデータの整合性を保ちつつデータの複製管理を行うことができる記憶デバイス制御装置の制御方法、記憶デバイス制御装置、及びプログラムを提供することを主たる目的とする。
【０００６】
【課題を解決するための手段】
データを記憶するための記憶ボリュームを複数備える記憶デバイスと、前記データの入出力要求を行う情報処理装置とに接続され、前記情報処理装置から前記入出力要求を受信し、前記記憶ボリュームに対する前記データの入出力処理を行う記憶デバイス制御装置の制御方法であって、ある前記記憶ボリュームと、前記ある記憶ボリュームに前記データが書き込まれると当該データの複製が書き込まれる他の前記記憶ボリュームとを対応付け、前記ある記憶ボリュームと前記他の記憶ボリュームとで構成されるペアを複数含んで構成されるペアグループを形成するステップと、前記ペアグループを構成する各前記ペアの前記対応付けの解除を開始するステップと、前記情報処理装置からの前記入出力要求が、前記対応付けの解除を開始した後に発行されたものであるかどうかを判定するステップと、前記情報処理装置からの前記入出力要求が、前記対応付けの解除を開始した後に発行されたものである場合には、前記対応付けの解除を行ってから前記入出力処理を行うステップとを備える。
【０００７】
ここで、記憶デバイスと記憶デバイス制御装置とは、上述したディスクアレイ装置を構成する。そして情報処理装置とディスクアレイ装置とは、上述した記憶装置システムを構成する。
【０００８】
記憶ボリュームとは、ディスクアレイ装置又は記憶デバイスが備えるディスクドライブにより提供される物理的な記憶領域である物理ボリュームと、物理ボリューム上に論理的に設定される記憶領域である論理ボリュームとを含む、ディスクアレイ装置又は記憶デバイスにより提供される記憶リソースである。
【０００９】
また、上記ある記憶ボリュームと他の記憶ボリュームとが対応付けられている状態が上述した「ペア状態」である。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態について図面を用いて詳細に説明する。
＜第１の実施の形態＞
＝＝＝全体構成例＝＝＝
まず、本実施の形態に係る記憶装置システムの全体構成を示すブロック図を図１に示す。
【００１１】
情報処理装置１００はＣＰＵ（Central Processing Unit）やメモリを備えたコンピュータである。情報処理装置１００が備えるＣＰＵにより各種プログラムが実行されることにより、様々な機能が実現される。情報処理装置１００は例えば銀行の自動預金預け払いシステムや航空機の座席予約システム等における中枢コンピュータとして利用される。
【００１２】
また情報処理装置１００は記憶デバイス制御装置２００と接続されており、記憶デバイス制御装置２００との間で通信を行う。記憶デバイス制御装置２００に対してデータ入出力コマンド（データの入出力要求）を送信することにより、記憶デバイス３００に記憶されているデータの読み出し、あるいは記憶デバイス３００に対するデータの書き込みを行う。また情報処理装置１００は、記憶デバイス制御装置２００との間で記憶デバイス３００を管理するための各種コマンドの授受も行う。例えば記憶デバイス３００が備える記憶ボリュームに記憶されるデータの複製管理のためのコマンド等である。
【００１３】
情報処理装置１００の構成を示すブロック図を図２に示す。
情報処理装置１００は、ＣＰＵ１１０、メモリ１２０、ポート１３０、記録媒体読取装置１４０、入力装置１５０、出力装置１６０を備える。
【００１４】
ＣＰＵ１１０は情報処理装置１００の全体の制御を司るもので、メモリ１２０に格納されたプログラムを実行することにより各種機能を実現する。記録媒体読取装置１４０は、記録媒体１７０に記録されているプログラムやデータを読み取るための装置である。読み取られたプログラムやデータはメモリ１２０に格納される。従って、例えば記録媒体１７０に記録された記憶デバイス管理プログラム１２１やアプリケーションプログラム１２２を、記録媒体読取装置１４０を用いて上記記録媒体１７０から読み取って、メモリ１２０に格納するようにすることができる。記録媒体１７０としてはフレキシブルディスクやＣＤ−ＲＯＭ、半導体メモリ等を用いることができる。記録媒体読取装置１４０は情報処理装置１００に内蔵されている形態とすることもできるし、外付されている形態とすることもできる。入力装置１５０はオペレータ等による情報処理装置１００へのデータ入力等のために用いられる。入力装置１５０としては例えばキーボードやマウス等が用いられる。出力装置１６０は情報を外部に出力するための装置である。出力装置１６０としては例えばディスプレイやプリンタ等が用いられる。ポート１３０は記憶デバイス制御装置２００と通信を行うための装置である。また他の情報処理装置１００との間で通信を行うために使用することもできる。この場合、例えば記憶デバイス管理プログラム１２１やアプリケーションプログラム１２２を、ポート１３０を介して他の情報処理装置１００から受信して、メモリ１２０に格納するようにすることもできる。
【００１５】
記憶デバイス管理プログラム１２１は、記憶デバイス３００が備える記憶ボリュームに記憶されるデータの複製管理を行うためのプログラムである。複製管理を行うための各種コマンドを記憶デバイス制御装置２００に対して送信することにより複製管理が行われる。
【００１６】
アプリケーションプログラム１２２は、情報処理装置１００により各種機能を実現するためのプログラムである。例えば上述した銀行の自動預金預け払いシステムを実現するための機能や航空機の座席予約システムを実現するための機能等である。
【００１７】
次に図１に戻って記憶デバイス制御装置２００について説明する。記憶デバイス制御装置２００は、情報処理装置１００から受信したコマンドに従って記憶デバイス３００に対する制御を行う。例えば情報処理装置１００からデータの入出力要求を受信して、記憶デバイス３００が備える記憶ボリュームに記憶されているデータの入出力処理を行う。
【００１８】
記憶デバイス制御装置２００は、チャネルアダプタ２１０、キャッシュメモリ２２０、共有メモリ２３０、ディスクアダプタ２４０、管理端末（ＳＶＰ：SerVice Processor）２６０、接続部２５０を備える。
【００１９】
チャネルアダプタ２１０は情報処理装置１００との通信インタフェースを備え、情報処理装置１００との間でデータ入出力コマンド等を授受する。
【００２０】
チャネルアダプタ２１０の構成を示すブロック図を図３に示す。
チャネルアダプタ２１０は、ＣＰＵ２１１、キャッシュメモリ２１２、制御メモリ２１３、ポート２１５、バス２１６を備えている。
【００２１】
ＣＰＵ２１１はチャネルアダプタ２１０の全体の制御を司るものであり、制御メモリ２１３に格納された制御プログラム２１４を実行する。制御メモリ２１３に格納された制御プログラム２１４が実行されることにより本実施の形態に係るデータの複製管理が実現される。キャッシュメモリ２１２は情報処理装置１００との間で授受されるデータやコマンド等を一時的に格納するためのメモリである。ポート２１５は情報処理装置１００との間の通信や記憶デバイス制御装置２００内部の他の装置との間の通信を行うための通信インタフェースである。バス２１６はこれらの装置を相互に接続する。
【００２２】
再び図１に戻る。キャッシュメモリ２２０は、チャネルアダプタ２１０とディスクアダプタ２４０との間で授受されるデータを一時的に格納するための記憶メモリである。すなわち、例えばチャネルアダプタ２１０が情報処理装置１００から受信したデータ入出力コマンドが書き込みコマンドであった場合には、チャネルアダプタ２１０は当該コマンドを共有メモリ２３０に書き込むと共に、情報処理装置１００から受信した書き込みデータをキャッシュメモリ２２０に書き込む。そうすると、ディスクアダプタ２４０は共有メモリ２３０に書き込まれた当該書き込みコマンドに従って、キャッシュメモリ２２０から書き込みデータを読み出して記憶デバイス３００に書き込む。
【００２３】
管理端末２６０は記憶デバイス制御装置２００や記憶デバイス３００を保守・管理するための情報処理装置の一形態である。例えばチャネルアダプタ２１０において実行される制御プログラム２１４の変更は管理端末２６０を用いて行われる。管理端末２６０は記憶デバイス制御装置２００に内蔵されている形態とすることもできるし、別体とすることもできる。また管理端末２６０は、記憶デバイス制御装置２００及び記憶デバイス３００の保守・管理を専用に行う情報処理装置とすることもできるし、汎用の情報処理装置に保守・管理機能を持たせたものとすることもできる。管理端末２６０の構成は図２に示した情報処理装置１００の構成と同様である。すなわち管理端末２６０は、ＣＰＵ１１０やメモリ１２０、ポート１３０、記録媒体読取装置１４０、入力装置１５０、出力装置１６０を備えている。従って、チャネルアダプタ２１０において実行される制御プログラム２１４は、管理端末２６０の記録媒体読取装置１４０を用いて記録媒体１７０から読み取るようにすることもできるし、管理端末２６０のポート１３０を介して接続される他の情報処理装置１００から受信するようにすることもできる。
【００２４】
ディスクアダプタ２４０はチャネルアダプタ２１０からの指示に従い、記憶デバイス３００の制御を行う。
【００２５】
記憶デバイス３００は、情報処理装置１００に提供するための記憶ボリュームを備えている。記憶ボリュームとは、記憶デバイス３００が備えるディスクドライブにより提供される物理的な記憶領域である物理ボリュームと、物理ボリューム上に論理的に設定される記憶領域である論理ボリュームとを含む、記憶デバイス３００により提供される記憶リソースである。ディスクドライブとしては、例えばハードディスク装置やフレキシブルディスク装置、半導体記憶装置等様々なものを採用することができる。またディスクアダプタ２４０と記憶デバイス３００との間は図１のように直接に接続される形態とすることもできるし、ネットワークを介して接続するようにすることもできる。さらに記憶デバイス３００は記憶デバイス制御装置２００と一体型として構成されることもできる。
【００２６】
共有メモリ２３０はチャネルアダプタ２１０とディスクアダプタ２４０の両方からアクセスが可能である。データ入出力要求コマンドの受け渡しに利用される他、記憶デバイス制御装置２００や記憶デバイス３００の管理情報等が記憶される。本実施の形態においては、図４に示すようにコンシステンシグループ管理テーブル２３１、ペア管理テーブル２３２が共有メモリ２３０に記憶される。
【００２７】
＝＝＝ペア管理テーブル＝＝＝
ペア管理テーブル２３２は、記憶デバイス３００に記憶されるデータの複製管理を行うためのテーブルである。ペア管理テーブル２３２は、「ペア」欄、「正ボリューム」欄、「副ボリューム」欄、「ペア状態」欄、「コンシステンシグループ」欄を備える。
【００２８】
「ペア」欄はペアの名称を示す。ペアとは２つの記憶ボリュームにより形成される記憶ボリュームの組み合わせをいう。ペアを形成している記憶ボリュームの例を図５に示す。図５においては２組のペア、すなわちペアＡとペアＢとが示されている。ペアを形成する記憶ボリュームは、一方をプライマリボリューム、他方をセカンダリボリュームとして管理される。図５においてはプライマリボリュームを「正」、セカンダリボリュームを「副」と記されている。なお、一つのプライマリボリュームに対して複数のセカンダリボリュームを組み合わせることも可能である。
【００２９】
図４のペア管理テーブル２３２に戻ると、「正ボリューム」欄は当該ペアのプライマリボリュームを示す。「副ボリューム」欄は当該ペアのセカンダリボリュームを示す。
【００３０】
「ペア状態」欄は当該ペアの状態を示す。ペアの状態としては、「ペア中」、「スプリット中」、「リシンク中」がある。
「ペア中」の場合は、情報処理装置１００からプライマリボリュームに書き込まれたデータがセカンダリボリュームにも反映される。このようなプライマリボリュームとセカンダリボリュームとの対応付けにより、プライマリボリュームに記憶されている内容とセカンダリボリュームに記憶されている内容との同一性を確保することができる。
【００３１】
「スプリット中」の場合は、情報処理装置１００からプライマリボリュームにデータが書き込まれてもセカンダリボリュームには反映されない。すなわち「スプリット中」の状態は、「ペア中」におけるプライマリボリュームとセカンダリボリュームとの対応付けが解除された状態である。従ってプライマリボリュームの内容とセカンダリボリュームの内容の同一性は保証されない。しかし「スプリット中」はセカンダリボリュームの内容が更新されないので、この間にデータのバックアップをとることが可能となる。例えば磁気テープ等にセカンダリボリュームに記憶されているデータを保存するようにする。これにより、情報処理装置１００がそれまで行っていた業務をプライマリボリュームにより継続したまま、データのバックアップをとることが可能となる。
【００３２】
「リシンク中」は「スプリット中」から「ペア中」に移行する途中の状態である。すなわち、「スプリット中」にプライマリボリュームに対してなされたデータの更新をセカンダリボリュームに反映している状態である。反映が完了すると当該ペアの状態は「ペア中」になる。
【００３３】
上記ペアの形成や、「ペア中」の記憶ボリュームの「スプリット中」への移行、あるいは「スプリット中」の記憶ボリュームの「ペア中」への移行は、記憶デバイス管理プログラム１２１が実行されている情報処理装置１００に対して入力装置１５０からオペレータが指示入力を与えることにより行われる。オペレータにより与えられた指示入力は記憶デバイス制御装置２００のチャネルアダプタ２１０に送信される。チャネルアダプタ２１０は制御プログラム２１４を実行して、上記指示に従って、ペアの形成やペア状態の変更を行う。そして形成したペアのペア状態に応じて、例えば「ペア中」のペアに対してはプライマリボリュームの更新データの複製をセカンダリボリュームへ反映する等、記憶ボリュームに対する制御を行う。
【００３４】
チャネルアダプタ２１０によるペア状態の変更は、各ペアに対して逐次に行われる。なぜならば、例えば上述したように一つのプライマリボリュームに対して複数のセカンダリボリュームを組み合わせてペアを形成することもできるので、かかる場合に同時に複数のペア状態が変化すると、プライマリボリュームの管理が複雑になるからである。
【００３５】
なお、上記ペアの形成やペア状態の移行は、情報処理装置１００がオペレータから受けた指示により開始される他、オペレータからの指示がなくても、例えば所定の時刻になると自動的にペア状態の移行が行われるようにすることもできる。またポート１３０を介して接続される他の情報処理装置１００から指示を受信することにより行われるようにすることもできる。
【００３６】
＝＝＝コンシステンシグループ＝＝＝
「コンシステンシグループ」欄には、当該ペアが属するコンシステンシグループ（ペアグループ）の番号が記載される。ここでコンシステンシグループとは、スプリット状態への移行が同時に行われるように制御される複数の記憶ボリュームのペアにより構成されるグループをいう。つまり、上述のように複数のペアに対するペア状態の変更は各ペアに対して逐次に行われるが、同一コンシステンシグループに属する複数のペアに対しては、スプリット状態への移行が同時に行われるように制御される（以下、スプリット状態への移行の同時性という）。
【００３７】
例えば、同一コンシステンシグループに属する複数のペアを順次ペア状態からスプリット状態に変更している間に情報処理装置１００からデータの書き込みがあった場合を考える。仮にコンシステンシグループが形成されていなければ、当該データの書き込みがスプリット状態への移行が完了したペアのプライマリボリュームに対するものであった場合には当該書き込みデータはセカンダリボリュームには反映されないが、スプリット状態への移行が完了していないペアのプライマリボリュームに対するものであった場合には当該書き込みデータはセカンダリボリュームに反映されてしまう。しかしながら、コンシステンシグループが形成されている場合には、スプリット状態への移行が完了している、していないに拘わらず、当該書き込みデータはセカンダリボリュームへは反映されない。なぜならば、当該データの書き込みは、コンシステンシグループのペアに対するスプリットを開始（対応付けの解除を開始）した後に発行されたものだからである。
【００３８】
このように複数のペアに対してコンシステンシグループを形成することは、特に、例えば書き込みデータが一つの記憶ボリュームに収まりきらないほど大きなものある場合や、一つのファイルデータを複数の記憶ボリュームに格納するように制御している場合等、一つのデータが複数の記憶ボリュームに跨って格納されている場合に有効である。
【００３９】
なお、コンシステンシグループによる各ペアのスプリット状態への移行の同時性の確保は、情報処理装置１００からセカンダリボリュームへのデータの書き込み要求又は読み出し要求があった場合にも有効である。
すなわち、仮にコンシステンシグループが形成されていなければ、スプリット状態への移行が完了したペアのセカンダリボリュームに対してはデータの書き込み又は読み出しが可能であるのに対し、スプリット状態への移行が完了していないペアのセカンダリボリュームに対してはデータの書き込み又は読み出しが禁止されているからである。
【００４０】
本実施の形態においては、上記コンシステンシグループによる各ペアのスプリット状態への移行の同時性の確保は、コンシステンシグループ管理テーブル２３１の一括スプリット受領フラグ（識別情報）を用いることにより行われる。図６に示すフローチャートを用いて処理の流れを説明する。
【００４１】
＝＝＝処理の流れ＝＝＝
なお以下の処理は、本実施の形態に係る各種の動作を行うためのコードから構成される制御プログラム２１４（プログラム）を、チャネルアダプタ２１０が備えるＣＰＵ２１１が実行することにより実現される。
【００４２】
まず、チャネルアダプタ２１０は情報処理装置１００から、あるコンシステンシグループに対するペア分割要求（スプリット命令）を受領する（S1000）。そうするとチャネルアダプタ２１０は、共有メモリ２３０のコンシステンシグループ管理テーブル２３１の一括スプリット受領フラグを"ＯＮ"にする（S1001）。次に、当該コンシステンシグループに属する未分割のペアのスプリット状態への移行を開始する（S1003）。具体的には、当該ペアのプライマリボリュームとセカンダリボリュームとの対応付けを解除し、プライマリボリュームへの書き込みデータのセカンダリボリュームへの反映を中止する。そしてペア管理テーブル２３２の当該ペアのペア状態欄を「スプリット中」に変更する（S1004）。以上の処理を同一コンシステンシグループ内の全てのペアに対して繰り返す。同一コンシステンシグループ内の全てのペアが「スプリット中」になったら（S1005）、一括スプリットフラグを"ＯＦＦ"にして、処理を終了する。
【００４３】
上記処理の途中で情報処理装置１００からデータのリードライト要求を受領した場合には、当該データのリードライト要求がペア未分割の記憶ボリューム、すなわちペア状態が「ペア中」の記憶ボリューム（対応付けが未解除の記憶ボリューム）に対するものであるかどうかをチェック（判定）する（S1006）。「ペア中」の記憶ボリュームに対するものである場合には、まず当該記憶ボリュームのペアを「スプリット中」に移行させる（S1007）。そしてペア管理テーブル２３２の当該ペアのペア状態欄を「スプリット中」に変更し（S1008）、その後データのリードライト処理（入出力処理）を実行する（S1009）。
【００４４】
一方（S1006）において、当該データのリードライト要求がペア分割済み、すなわちペア状態が「スプリット中」の記憶ボリュームに対するものであった場合には、当該記憶ボリュームに対するリードライト処理を実行する（S1009）。
【００４５】
このようにすることにより、同一コンシステンシグループ内の各ペアのスプリット状態への移行の同時性を確保することが可能となる。
【００４６】
なお、図６に示したフローチャートにおいては、コンシステンシグループ内のペアを順次分割している途中で情報処理装置１００からデータのリードライト要求を受領した場合には、当該データのリードライト要求がペア未分割の記憶ボリュームに対するものであるかどうかをチェックし（S1006）リードライト処理を実行（S1009） しているが、コンシステンシグループ内のペアを順次分割している途中の状態で情報処理装置１００からデータのリードライト要求を受領しても、リードライト処理を実行しないようにすることもできる。この場合には、コンシステンシグループ内の全てのペアの分割が完了し一括スプリットフラグが"ＯＦＦ"にされた後に、当該リードライト処理が実行される。
【００４７】
以上の処理を詳細に示したフローチャートを図７に示す。
まず、情報処理装置１００から送信されたコマンドによりペアＡ、ペアＢに対してコンシステンシグループが形成される（S2000乃至S2002）。コマンドは例えばオペレータにより情報処理装置１００の入力装置１５０から入力される。情報処理装置１００に入力されたコマンドは、記憶デバイス管理プログラム１２１によりチャネルアダプタ２１０に送信される。図７に示す"paircreate -g GRP0"はコマンドの一例である。このコマンドを受信することによりチャネルアダプタ２１０はコンシステンシグループ０を形成する。また、チャネルアダプタ２１０は共有メモリ２３０のペア管理テーブル２３２、及びコンシステンシグループ管理テーブル２３１に所定のデータを記録する。その様子が図４に示される。ただし、図４においてはペア管理テーブル２３２のペアＡのペア状態欄は「スプリット中」と記載されているが、この段階ではペアＡのペア状態の欄は「ペア中」である。またコンシステンシグループ管理テーブル２３１のコンシステンシグループ０の一括スプリット受領フラグ欄が"ＯＮ"と記載されているが、この段階では"ＯＦＦ"である。
【００４８】
この状態で情報処理装置１００から、ペアＡを形成する記憶ボリューム１に対するデータのリードライト要求（R/W１）を受領した場合には（S2008）、チャネルアダプタ２１０は、通常の通りにリードライト処理を実行する（S2009）。コンシステンシグループ管理テーブル２３１のコンシステンシグループ０に対する一括スプリット受領フラグ欄が"ＯＦＦ"だからである。
【００４９】
その後、情報処理装置１００からのコマンドによりペアＡ、ペアＢにより構成されるコンシステンシグループ０に対してペアの分割が指示される（S2003）。図７に示す"pairsplit -g GRP0"はコマンドの一例である。このコマンドも、例えばオペレータにより情報処理装置１００の入力装置１５０から入力される。
【００５０】
そうすると、チャネルアダプタ２１０は、共有メモリ２３０のコンシステンシグループ管理テーブル２３１のコンシステンシグループ０に対する一括スプリット受領フラグを"ＯＮ"にして（S2004）、各ペアに対するスプリットを順次開始する（S2005、S2006）。ペアＡに対するスプリットが完了した状態が図４のペア管理テーブル２３２に示されている。全てのペアに対するスプリットが完了したら、一括スプリット受領フラグを"ＯＦＦ"にして処理を終了する（S2007）。
【００５１】
ここで、コンシステンシグループ０に対するペア分割のコマンドを情報処理装置１００から受領した後（S2003）であって、一括スプリット受領フラグを"ＯＮ"にする（S2004）までの間に、情報処理装置１００からペアＢを形成する記憶ボリューム３に対するデータのリードライト要求（R/W２）を受領した場合には（S2010）、チャネルアダプタ２１０は、通常通りに当該リードライト処理を実行する（S2011）。コンシステンシグループ管理テーブル２３１のコンシステンシグループ０に対する一括スプリット受領フラグ欄が"ＯＦＦ"だからである。
【００５２】
しかし、一括スプリット受領フラグを"ＯＮ"した後に（S2004）情報処理装置１００からペアＢを形成する記憶ボリューム３に対するデータのリードライト要求（R/W３）を受領した場合には（S2012）、まずペアＢのスプリットを実行し（S2013）、その後リードライト処理を実行する（S2014）。
【００５３】
このようにチャネルアダプタ２１０は、情報処理装置１００からリードライト要求を受領した際に一括スプリット受領フラグを参照することにより、当該リードライト要求が当該コンシステンシグループを構成する各ペアのペア状態の解除を開始した後に発行されたものであるかどうかを判定する。
【００５４】
（S2005）においてペアＡに対するスプリットが完了した後に、情報処理装置１００からペアＡを形成する記憶ボリューム１に対するデータのリードライト要求（R/W４）を受領した場合には（S2015）、チャネルアダプタ２１０は当該リードライト処理を実行する（S2016）。ペア管理テーブル２３２のペアＡに対するペア状態欄が「スプリット中」となっているので、ペアＡのスプリットが完了していることが分かるからである。
【００５５】
なお、（S2013）によりデータのリードライト処理の際にペアＢのスプリットが完了しているので、（S2005）においてはペアＢのスプリット処理は行われない。
【００５６】
このように本実施の形態においては、一括スプリット受領フラグを設けることにより、同一コンシステンシグループ内の各ペアのスプリット状態への移行の同時性を確保することができる。
【００５７】
＜第２の実施の形態＞
＝＝＝コンシステンシグループ管理テーブル＝＝＝
次に、第２の実施の形態について説明する。
第１の実施の形態との相違点は、図８に示すようにコンシステンシグループ管理テーブル２３１においてスプリット開始時刻が記録される点である。図８の例では、コンシステンシグループ０に属するペアは、時刻１２時になるとスプリットが開始されることが示されている。そして、コンシステンシグループ０に属する全てのペアのスプリットが完了すると、スプリット開始時刻欄は"−"に変更される。
【００５８】
スプリットの開始時刻は、情報処理装置１００から送信されるコマンドにより指示されるが、具体的な時刻が指示されるのではなく、直ちにスプリットを開始せよとの指示を行えるようにすることも可能である。この場合には、スプリット開始時刻欄には現在の時刻が記録される。
【００５９】
本実施の形態においては、チャネルアダプタ２１０は情報処理装置１００からデータのリードライトコマンドを受領すると、当該リードライトコマンドに記録されているリードライトコマンドの発行時刻と、コンシステンシグループ管理テーブル２３１のスプリット開始時刻欄に記載された時刻とを比較する。そしてリードライトコマンドの発行時刻の方が遅い場合には、当該リードライト処理はスプリット実行後に行われる。
これにより、同一コンシステンシグループ内の各ペアのスプリット状態への移行の同時性を確保することができる。
【００６０】
＝＝＝処理の流れ＝＝＝
具体的な処理の流れを図９のフローチャートを用いて説明する。
なお以下の処理は、本実施の形態に係る各種の動作を行うためのコードから構成される制御プログラム２１４（プログラム）を、チャネルアダプタ２１０が備えるＣＰＵ２１１が実行することにより実現される。
【００６１】
まず、チャネルアダプタ２１０は情報処理装置１００から、あるコンシステンシグループに対するペア分割要求（スプリット命令）を受領する（S3000）。そうするとチャネルアダプタ２１０は、当該スプリット命令に記録されているスプリット開始時刻を共有メモリ２３０のコンシステンシグループ管理テーブル２３１のスプリット開始時刻欄に記録する（S3001）。次に、現在の時刻とスプリット開始時刻とを比較し、スプリット開始時刻を経過していないかどうかをチェックする（S3003）。スプリット開始時刻を経過している場合には、当該コンシステンシグループに属する未分割のペアのスプリット状態への移行を開始する（S3004）。具体的には、当該ペアのプライマリボリュームとセカンダリボリュームとの対応付けを解除し、プライマリボリュームへの書き込みデータのセカンダリボリュームへの反映を中止する。そしてペア管理テーブル２３２の当該ペアのペア状態欄を「スプリット中」に変更する（S3005）。以上の処理を同一コンシステンシグループ内の全てのペアに対して繰り返す。同一コンシステンシグループ内の全てのペアが「スプリット中」になったら（S3006）、スプリット開始時刻欄を"−"に変更して処理を終了する（S3007）。
【００６２】
上記処理の途中で情報処理装置１００からデータのリードライト要求を受領した場合には、当該データのリードライト要求がペア未分割の記憶ボリューム、すなわちペア状態が「ペア中」の記憶ボリューム（対応付けが未解除の記憶ボリューム）に対するものであるかどうかをチェック（判定）する（S3008）。「ペア中」の記憶ボリュームに対するものである場合には、当該リードライトコマンドに記録されているリードライトコマンドの発行時刻と、スプリット開始時刻とを比較する（S3010）。そしてリードライトコマンドの発行時刻の方が遅い場合には、まず当該記憶ボリュームのペアを「スプリット中」に移行させる（S3011）。そしてペア管理テーブル２３２の当該ペアのペア状態欄を「スプリット中」に変更し（S3012）、その後データのリードライト処理（入出力処理）を実行する（S3013）。
【００６３】
一方（S3008）において当該データのリードライト要求がペア分割済み、すなわちペア状態が「スプリット中」の記憶ボリュームに対するものであった場合、または（S3010）において当該リードライト要求に記録されているリードライトコマンドの発行時刻がスプリット開始時刻よりも早い場合には、当該記憶ボリュームに対するリードライト処理を実行する（S3009）。
【００６４】
このようにすることにより、同一コンシステンシグループ内の各ペアのスプリット状態への移行の同時性を確保することが可能となる。
【００６５】
なお、図９に示したフローチャートにおいては、コンシステンシグループ内のペアを順次分割している途中で情報処理装置１００からデータのリードライト要求を受領した場合には、当該データのリードライト要求がペア未分割の記憶ボリュームに対するものであるかどうかをチェックし（S3008）リードライト処理を実行（S3009、S3013） しているが、コンシステンシグループ内のペアを順次分割している途中の状態で情報処理装置１００からデータのリードライト要求を受領しても、リードライト処理を実行しないようにすることもできる。この場合には、コンシステンシグループ内の全てのペアの分割が完了しスプリット開始時刻欄が"−"に変更された後に、当該リードライト処理が実行される。
【００６６】
以上本実施の形態について説明したが、上記実施例は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明はその趣旨を逸脱することなく変更、改良され得ると共に、本発明にはその等価物も含まれる。
【００６７】
【発明の効果】
記憶デバイス制御装置の制御方法、記憶デバイス制御装置、及びプログラムを提供することができる。
【図面の簡単な説明】
【図１】 本実施の形態に係る記憶装置システムの全体構成を示すブロック図である。
【図２】 本実施の形態に係る情報処理装置の構成を示すブロック図である。
【図３】 本実施の形態に係る記憶デバイス制御装置におけるチャネルアダプタの構成を示すブロック図である。
【図４】 本実施の形態に係る記憶デバイス制御装置における共有メモリに記憶されるテーブルを示す図である。
【図５】 本実施の形態に係る記憶ボリュームのペアを示す図である。
【図６】 本実施の形態に係る記憶デバイス制御装置において実行されるペア分割処理を説明するためのフローチャートである。
【図７】 本実施の形態に係る記憶デバイス制御装置において実行されるペア分割処理と入出力処理とを示すフローチャートである。
【図８】 第２の実施の形態に係る記憶デバイス制御装置における共有メモリに記憶されるテーブルを示す図である。
【図９】 第２の実施の形態に係る記憶デバイス制御装置において実行されるペア分割処理を説明するためのフローチャートである。
【符号の説明】
１００ 情報処理装置
１１０ ＣＰＵ
１２０ メモリ
１２１ 記憶デバイス管理プログラム
１２２ アプリケーションプログラム
１３０ ポート
１４０ 記録媒体読取装置
１５０ 入力装置
１６０ 出力装置
１７０ 記録媒体
２００ 記憶デバイス制御装置
２１０ チャネルアダプタ
２１１ ＣＰＵ
２１２ キャッシュメモリ
２１３ 制御メモリ
２１４ 制御プログラム
２１５ ポート
２１６ バス
２２０ キャッシュメモリ
２３０ 共有メモリ
２３１ コンシステンシグループ管理テーブル
２３２ ペア管理テーブル
２４０ ディスクアダプタ
２５０ 接続部
２６０ 管理端末
３００ 記憶デバイス

Claims (12)

  1. データを記憶するための記憶ボリュームを複数備える複数の記憶デバイスと、データの入出力要求を行う情報処理装置と、に接続され、前記情報処理装置から入出力要求を受信し、キャッシュメモリを利用して前記記憶ボリュームに対するデータの入出力処理を行う記憶デバイス制御装置の制御方法であって、
    前記複数の記憶ボリュームのうち、ある記憶ボリュームと、前記ある記憶ボリュームにデータが書き込まれると当該データの複製が書き込まれる他の記憶ボリュームと、を対応付け、前記ある記憶ボリュームと前記他の記憶ボリュームとで構成されるペアを複数含んで構成されるペアグループを形成するステップと、
    前記情報処理装置から前記ペアグループに対して送信されて前記記憶デバイス制御装置によって受信されるスプリット命令に応じて、前記ペアグループを構成する前記複数のペアの前記対応付けの解除を開始するステップと、
    前記ペアグループを構成する前記複数のペアの前記対応付けの解除を開始した後であって且つ前記ペアグループを構成する前記複数の全てのペアの前記対応付けの解除を完了する前に、前記情報処理装置からの入出力要求が、前記ペアグループを構成する複数のペアのうち、前記対応付けが未解除のペアに対してなされた場合には、前記未解除のペアの対応付けの解除を行ってから前記入出力処理を行うステップと、を有することを特徴とする記憶デバイス制御装置の制御方法。
  2. 前記ペアグループを構成する前記複数のペアの前記対応付けの解除は、前記ペアグループを構成する前記複数のペアの各々のペアに対して順次開始することを特徴とする請求項１に記載の記憶デバイス制御装置の制御方法。
  3. 前記ペアグループを構成する前記複数のペアの前記対応付けの解除の開始と前記複数の全てのペアの対応付けの解除の完了を示す識別情報を前記記憶デバイス制御装置が備えるメモリに記憶しておき、前記識別情報を参照し、前記識別情報の内容に応じて、前記情報処理装置からの前記入出力要求が、前記ペアグループを構成する前記複数のペアの前記対応付けの解除を開始した後であって且つ前記ペアグループを構成する前記複数の全てのペアの前記対応付けの解除を完了する前にされたかどうかを判定することを特徴とする請求項１に記載の記憶デバイス制御装置の制御方法。
  4. 前記ペアグループを構成する前記複数のペアの各ペアのペア状態を示す識別情報を前記記憶デバイス制御装置が備えるメモリに記憶しておき、前記ペア状態を示す識別情報を参照し、前記ペア状態を示す識別情報の内容に応じて、前記情報処理装置からの前記入出力要求が、前記対応付けが未解除のペアに対してなされたか否かを判定することを特徴とする請求項１に記載の記憶デバイス制御装置の制御方法。
  5. データを記憶するための記憶ボリュームを複数備える複数の記憶デバイスと、データの入出力要求を行う情報処理装置と、に接続され、前記情報処理装置から入出力要求を受信し、キャッシュメモリを利用して前記記憶ボリュームに対するデータの入出力処理を行う記憶デバイス制御装置であって、
    前記複数の記憶ボリュームのうちのある記憶ボリュームと、前記ある記憶ボリュームにデータが書き込まれると当該データの複製が書き込まれる他の記憶ボリュームと、を対応付け、前記ある記憶ボリュームと前記他の記憶ボリュームとで構成されるペアを複数含んで構成されるペアグループを形成する手段と、
    前記情報処理装置から前記ペアグループに対して送信されて前記記憶デバイス制御装置によって受信されるスプリット命令に応じて、前記ペアグループを構成する前記複数のペアの前記対応付けの解除を開始する手段と、
    前記ペアグループを構成する前記複数のペアの前記対応付けの解除を開始した後であって且つ前記ペアグループを構成する前記複数の全てのペアの前記対応付けの解除を完了する前に、前記情報処理装置からの入出力要求が、前記ペアグループを構成する複数のペアのうち、前記対応付けが未解除のペアに対してなされた場合には、前記未解除のペアの対応付けの解除を行ってから前記入出力処理を行う手段と、を備えていることを特徴とする記憶デバイス制御装置。
  6. 前記ペアグループを構成する前記複数のペアの前記対応付けの解除は、前記ペアグループを構成する前記複数のペアの各々のペアに対して順次開始する手段を備えていることを特徴とする請求項５に記載の記憶デバイス制御装置。
  7. 前記ペアグループを構成する前記複数のペアの前記対応付けの解除の開始と前記複数の全てのペアの対応付けの解除の完了を示す識別情報を前記記憶デバイス制御装置が備えるメモリに記憶しておき、前記識別情報を参照し、前記識別情報の内容に応じて、前記情報処理装置からの前記入出力要求が、前記ペアグループを構成する前記複数のペアの前記対応付けの解除を開始した後であって且つ前記ペアグループを構成する前記複数の全てのペアの前記対応付けの解除を完了する前にされたかどうかを判定する手段を備えていることを特徴とする請求項５に記載の記憶デバイス制御装置。
  8. 前記ペアグループを構成する前記複数のペアの各ペアのペア状態を示す識別情報を前記記憶デバイス制御装置が備えるメモリに記憶しておき、前記ペア状態を示す識別情報を参照し、前記ペア状態を示す識別情報の内容に応じて、前記情報処理装置からの前記入出力要求が、前記対応付けが未解除のペアに対してなされたか否かを判定する手段を備えていることを特徴とする請求項５に記載の記憶デバイス制御装置。
  9. データを記憶するための記憶ボリュームを複数備える複数の記憶デバイスと、データの入出力要求を行う情報処理装置と、に接続され、前記情報処理装置から入出力要求を受信し、キャッシュメモリを利用して前記記憶ボリュームに対するデータの入出力処理を行う記憶デバイス制御装置の制御プログラムであって、
    前記複数の記憶ボリュームのうちのある記憶ボリュームと、前記ある記憶ボリュームにデータが書き込まれると当該データの複製が書き込まれる他の記憶ボリュームと、を対応付け、前記ある記憶ボリュームと前記他の記憶ボリュームとで構成されるペアを複数含んで構成されるペアグループを形成する手順と、
    前記情報処理装置から前記ペアグループに対して送信されて前記記憶デバイス制御装置によって受信されるスプリット命令に応じて、前記ペアグループを構成する前記複数のペアの前記対応付けの解除を開始する手順と、
    前記ペアグループを構成する前記複数のペアの前記対応付けの解除を開始した後であって且つ前記ペアグループを構成する前記複数の全てのペアの前記対応付けの解除を完了する前に、前記情報処理装置からの入出力要求が、前記ペアグループを構成する複数のペアのうち、前記対応付けが未解除のペアに対してなされた場合には、前記未解除のペアの対応付けの解除を行ってから前記入出力処理を行う手順と、をコンピュータに実行させるための記憶デバイス制御装置の制御プログラム。
  10. 前記ペアグループを構成する前記複数のペアの前記対応付けの解除の際に、前記ペアグループを構成する前記複数のペアの各々のペアに対して順次開始する手順をコンピュータに実行させるための請求項９に記載の記憶デバイス制御装置の制御プログラム。
  11. 前記ペアグループを構成する前記複数のペアの前記対応付けの解除の開始と前記複数の全てのペアの対応付けの解除の完了を示す識別情報を前記記憶デバイス制御装置が備えるメモリに記憶しておき、前記識別情報を参照し、前記識別情報の内容に応じて、前記情報処理装置からの前記入出力要求が、前記ペアグループを構成する前記複数のペアの前記対応付けの解除を開始した後であって且つ前記ペアグループを構成する前記複数の全てのペアの前記対応付けの解除を完了する前にされたかどうかを判定する手順をコンピュータに実行させるための請求項９に記載の記憶デバイス制御装置の制御プログラム。
  12. 前記ペアグループを構成する前記複数のペアの各ペアのペア状態を示す識別情報を前記記憶デバイス制御装置が備えるメモリに記憶しておき、前記ペア状態を示す識別情報を参照し、前記ペア状態を示す識別情報の内容に応じて、前記情報処理装置からの前記入出力要求が、前記対応付けが未解除のペアに対してなされたか否かを判定する手順をコンピュータに実行させるための請求項９に記載の記憶デバイス制御装置の制御プログラム。
JP2002366374A 2002-12-18 2002-12-18 記憶デバイス制御装置の制御方法、記憶デバイス制御装置、及びプログラム Expired - Fee Related JP4704660B2 (ja)

Priority Applications (15)

Application Number Priority Date Filing Date Title
JP2002366374A JP4704660B2 (ja) 2002-12-18 2002-12-18 記憶デバイス制御装置の制御方法、記憶デバイス制御装置、及びプログラム
EP06024150A EP1760590B1 (en) 2002-12-18 2003-10-01 Storage controller system having a splitting command for paired volumes and method therefor
AT06024150T ATE382165T1 (de) 2002-12-18 2003-10-01 Speicherkontrollervorichtung versehen mit einem trennungsbefehl von volumenpaaren und verfahren dazu
EP03022254A EP1431876B1 (en) 2002-12-18 2003-10-01 A method for maintaining coherency between mirrored storage devices
EP08009007A EP1956487B1 (en) 2002-12-18 2003-10-01 A method for maintaining coherency between mirrored storage devices
AT08009007T ATE443290T1 (de) 2002-12-18 2003-10-01 Verfahren zur instandhaltung vom koherenz zwischen gespiegelten datenspeichern
DE60329341T DE60329341D1 (de) 2002-12-18 2003-10-01 Verfahren zur Instandhaltung vom Koherenz zwischen gespiegelten Datenspeichern
DE60318337T DE60318337T2 (de) 2002-12-18 2003-10-01 Speicherkontrollervorichtung versehen mit einem Trennungsbefehl von Volumenpaaren und Verfahren dazu
DE60321882T DE60321882D1 (de) 2002-12-18 2003-10-01 Verfahren zur Instandhaltung von Kohärenz zwischen gespiegelten Datenspeichern
AT03022254T ATE400021T1 (de) 2002-12-18 2003-10-01 Verfahren zur instandhaltung von kohärenz zwischen gespiegelten datenspeichern
US10/684,210 US7093087B2 (en) 2002-12-18 2003-10-10 Method for controlling storage device controller, storage device controller, and program
US11/180,378 US7089386B2 (en) 2002-12-18 2005-07-12 Method for controlling storage device controller, storage device controller, and program
US11/389,056 US7334097B2 (en) 2002-12-18 2006-03-27 Method for controlling storage device controller, storage device controller, and program
US11/546,328 US7418563B2 (en) 2002-12-18 2006-10-12 Method for controlling storage device controller, storage device controller, and program
US12/177,476 US7962712B2 (en) 2002-12-18 2008-07-22 Method for controlling storage device controller, storage device controller, and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002366374A JP4704660B2 (ja) 2002-12-18 2002-12-18 記憶デバイス制御装置の制御方法、記憶デバイス制御装置、及びプログラム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008019135A Division JP4620134B2 (ja) 2008-01-30 2008-01-30 記憶デバイス制御装置の制御方法及び記憶デバイス制御装置

Publications (3)

Publication Number Publication Date
JP2004199336A JP2004199336A (ja) 2004-07-15
JP2004199336A5 JP2004199336A5 (ja) 2006-02-02
JP4704660B2 true JP4704660B2 (ja) 2011-06-15

Family

ID=32376261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002366374A Expired - Fee Related JP4704660B2 (ja) 2002-12-18 2002-12-18 記憶デバイス制御装置の制御方法、記憶デバイス制御装置、及びプログラム

Country Status (5)

Country Link
US (5) US7093087B2 (ja)
EP (3) EP1431876B1 (ja)
JP (1) JP4704660B2 (ja)
AT (3) ATE382165T1 (ja)
DE (3) DE60318337T2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6754682B1 (en) * 2000-07-10 2004-06-22 Emc Corporation Method and apparatus for enabling consistent ancillary disk array storage device operations with respect to a main application
JP4136615B2 (ja) 2002-11-14 2008-08-20 株式会社日立製作所 データベースシステム及びデータベースのアクセス方法
JP4255699B2 (ja) 2003-01-20 2009-04-15 株式会社日立製作所 記憶デバイス制御装置の制御方法、及び記憶デバイス制御装置
US7146462B2 (en) * 2003-05-20 2006-12-05 Hitachi, Ltd. Storage management method
JP2005301880A (ja) 2004-04-15 2005-10-27 Hitachi Ltd 計算機システムにおけるデータ入出力処理方法、ストレージ装置、ホスト計算機、および計算機システム、
JP4575059B2 (ja) * 2004-07-21 2010-11-04 株式会社日立製作所 ストレージ装置
JP4596889B2 (ja) 2004-11-08 2010-12-15 株式会社日立製作所 ストレージシステムの管理方法
US7523350B2 (en) * 2005-04-01 2009-04-21 Dot Hill Systems Corporation Timer-based apparatus and method for fault-tolerant booting of a storage controller
US7711989B2 (en) * 2005-04-01 2010-05-04 Dot Hill Systems Corporation Storage system with automatic redundant code component failure detection, notification, and repair
JP4728031B2 (ja) * 2005-04-15 2011-07-20 株式会社日立製作所 リモートコピーペアの移行を行うシステム
JP5207637B2 (ja) * 2007-02-23 2013-06-12 株式会社日立製作所 一以上のセカンダリストレージシステムで複数のバックアップを取得するバックアップ制御方法
JP2008269374A (ja) * 2007-04-23 2008-11-06 Hitachi Ltd ストレージシステムおよびその制御方法
JP4886918B1 (ja) * 2008-10-30 2012-02-29 インターナショナル・ビジネス・マシーンズ・コーポレーション フラッシュコピー・プロセスを処理する方法、ならびにそのためのシステム、およびコンピュータ・プログラム
JP2015076052A (ja) * 2013-10-11 2015-04-20 富士通株式会社 データ書き込み装置、データ書き込みプログラム、及びデータ書き込み方法
US10152391B2 (en) * 2014-02-28 2018-12-11 Ncr Corporation Self-service terminal (SST) backups and rollbacks
CN115291812B (zh) * 2022-09-30 2023-01-13 北京紫光青藤微系统有限公司 一种通信芯片的数据存储方法及装置

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0484215A (ja) 1990-07-26 1992-03-17 Hitachi Ltd ディスク制御装置のデータ二重書き方法
US5544347A (en) * 1990-09-24 1996-08-06 Emc Corporation Data storage system controlled remote data mirroring with respectively maintained data indices
JP3016971B2 (ja) 1992-09-29 2000-03-06 日本電気株式会社 ファイルシステム
JP3422370B2 (ja) 1992-12-14 2003-06-30 株式会社日立製作所 ディスクキャッシュ制御装置
US5692155A (en) 1995-04-19 1997-11-25 International Business Machines Corporation Method and apparatus for suspending multiple duplex pairs during back up processing to insure storage devices remain synchronized in a sequence consistent order
US6185601B1 (en) * 1996-08-02 2001-02-06 Hewlett-Packard Company Dynamic load balancing of a network of client and server computers
US6199074B1 (en) * 1997-10-09 2001-03-06 International Business Machines Corporation Database backup system ensuring consistency between primary and mirrored backup database copies despite backup interruption
JPH11163655A (ja) * 1997-12-01 1999-06-18 Murata Mfg Co Ltd 弾性表面波装置の製造方法
DE69833929T2 (de) * 1998-04-10 2007-03-15 Sun Microsystems, Inc., Mountain View Netzzugriffsauthentifizierungssystem
JP3667084B2 (ja) 1998-05-14 2005-07-06 株式会社日立製作所 データ多重化制御方法
US6308284B1 (en) * 1998-08-28 2001-10-23 Emc Corporation Method and apparatus for maintaining data coherency
US6301643B1 (en) * 1998-09-03 2001-10-09 International Business Machines Corporation Multi-environment data consistency
US6308264B1 (en) * 1998-09-30 2001-10-23 Phoenix Technologies Ltd. Dual use master boot record
JP2000137638A (ja) * 1998-10-29 2000-05-16 Hitachi Ltd 情報記憶システム
DE60044409D1 (de) * 1999-03-19 2010-07-01 Hitachi Ltd System um Daten zu duplizieren
US6370626B1 (en) * 1999-04-30 2002-04-09 Emc Corporation Method and apparatus for independent and simultaneous access to a common data set
JP3726559B2 (ja) 1999-06-01 2005-12-14 株式会社日立製作所 ダイレクトバックアップ方法および記憶装置システム
DE60043873D1 (de) * 1999-06-01 2010-04-08 Hitachi Ltd Verfahren zur Datensicherung
US6539462B1 (en) * 1999-07-12 2003-03-25 Hitachi Data Systems Corporation Remote data copy using a prospective suspend command
JP3614328B2 (ja) 1999-09-28 2005-01-26 三菱電機株式会社 ミラーディスク制御装置
US6401178B1 (en) * 1999-12-23 2002-06-04 Emc Corporatiion Data processing method and apparatus for enabling independent access to replicated data
US6651075B1 (en) * 2000-02-16 2003-11-18 Microsoft Corporation Support for multiple temporal snapshots of same volume
US6708227B1 (en) * 2000-04-24 2004-03-16 Microsoft Corporation Method and system for providing common coordination and administration of multiple snapshot providers
JP2001318833A (ja) 2000-05-09 2001-11-16 Hitachi Ltd ボリューム複製機能を有する記憶装置サブシステム、および、それを用いたコンピュータシステム
JP2002007304A (ja) 2000-06-23 2002-01-11 Hitachi Ltd ストレージエリアネットワークを用いた計算機システム及びそのデータ取り扱い方法
US6754682B1 (en) * 2000-07-10 2004-06-22 Emc Corporation Method and apparatus for enabling consistent ancillary disk array storage device operations with respect to a main application
JP2002189570A (ja) 2000-12-20 2002-07-05 Hitachi Ltd 記憶システムの二重化方法および記憶システム
US6799258B1 (en) * 2001-01-10 2004-09-28 Datacore Software Corporation Methods and apparatus for point-in-time volumes
US7275100B2 (en) * 2001-01-12 2007-09-25 Hitachi, Ltd. Failure notification method and system using remote mirroring for clustering systems
US6708285B2 (en) * 2001-03-15 2004-03-16 Hewlett-Packard Development Company, L.P. Redundant controller data storage system having system and method for handling controller resets
US6860858B2 (en) * 2001-05-23 2005-03-01 Resmed Limited Ventilator patient synchronization
US6697881B2 (en) 2001-05-29 2004-02-24 Hewlett-Packard Development Company, L.P. Method and system for efficient format, read, write, and initial copy processing involving sparse logical units
US20030014523A1 (en) * 2001-07-13 2003-01-16 John Teloh Storage network data replicator
US6721851B2 (en) * 2001-08-07 2004-04-13 Veritas Operating Corporation System and method for preventing sector slipping in a storage area network
US7433948B2 (en) * 2002-01-23 2008-10-07 Cisco Technology, Inc. Methods and apparatus for implementing virtualization of storage within a storage area network
US6826666B2 (en) * 2002-02-07 2004-11-30 Microsoft Corporation Method and system for transporting data content on a storage area network
US6862668B2 (en) * 2002-02-25 2005-03-01 International Business Machines Corporation Method and apparatus for using cache coherency locking to facilitate on-line volume expansion in a multi-controller storage system
US7263593B2 (en) 2002-11-25 2007-08-28 Hitachi, Ltd. Virtualization controller and data transfer control method
US7533167B2 (en) * 2003-06-13 2009-05-12 Ricoh Company, Ltd. Method for efficiently extracting status information related to a device coupled to a network in a multi-protocol remote monitoring system
US7133986B2 (en) * 2003-09-29 2006-11-07 International Business Machines Corporation Method, system, and program for forming a consistency group

Also Published As

Publication number Publication date
US7334097B2 (en) 2008-02-19
DE60329341D1 (de) 2009-10-29
EP1760590A1 (en) 2007-03-07
EP1431876B1 (en) 2008-07-02
EP1956487B1 (en) 2009-09-16
EP1956487A1 (en) 2008-08-13
US7093087B2 (en) 2006-08-15
US7962712B2 (en) 2011-06-14
ATE382165T1 (de) 2008-01-15
DE60318337T2 (de) 2008-06-05
ATE443290T1 (de) 2009-10-15
ATE400021T1 (de) 2008-07-15
US20060168412A1 (en) 2006-07-27
US20050251636A1 (en) 2005-11-10
US20070028066A1 (en) 2007-02-01
EP1760590B1 (en) 2007-12-26
JP2004199336A (ja) 2004-07-15
US20080288733A1 (en) 2008-11-20
US20040133752A1 (en) 2004-07-08
DE60321882D1 (de) 2008-08-14
EP1431876A2 (en) 2004-06-23
DE60318337D1 (de) 2008-02-07
US7418563B2 (en) 2008-08-26
US7089386B2 (en) 2006-08-08
EP1431876A3 (en) 2007-02-28

Similar Documents

Publication Publication Date Title
JP4704660B2 (ja) 記憶デバイス制御装置の制御方法、記憶デバイス制御装置、及びプログラム
US7219202B2 (en) Cluster storage system and replication creation method thereof
JP2000181773A (ja) 記憶装置システム
KR900006845A (ko) 데이타 입/출력 제어시스템
US20030074417A1 (en) Method, apparatus and system for remote file sharing
US20050081098A1 (en) Methods and apparatuses for providing copies of stored data for disaster recovery and other uses
JP4620134B2 (ja) 記憶デバイス制御装置の制御方法及び記憶デバイス制御装置
JPH1153123A (ja) バックアップ方式
TW200532448A (en) Dispatching of service requests in redundant storage virtualization subsystems
JP2564884B2 (ja) 二重化ファイル入出力負荷分散方式
JPH0535534A (ja) シミユレーシヨンシステム
JP2806749B2 (ja) ファイル装置二重化時のｉ／ｏ負荷分散制御方式
JPS60116061A (ja) 入出力処理方式
JP2003308219A (ja) 排他制御方式
JPH05189154A (ja) シーケンシャル動作ディスクファイル装置
JPH04360248A (ja) リモートファイル更新方式
JPH0520243A (ja) データ処理システム
JPH0535556A (ja) データ域マツピング型フアイルデータアクセス方式
JPH01112452A (ja) デイスクキヤツシユ制御方式
JPH03250219A (ja) ソースプログラムのファイル排他制御方式
JPH10326155A (ja) タイムスロット生成装置及びその動作確認方法
JPH0635781A (ja) 記録データオンライン回復装置
JPH04328650A (ja) コンピュータシステム
JPS58178455A (ja) 共用フアイルの排他制御方式
JPH03113529A (ja) 集合型ディスク制御装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051209

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051209

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20051209

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051209

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20061114

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090512

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090527

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110310

R150 Certificate of patent or registration of utility model

Ref document number: 4704660

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees