JP4703411B2 - はんだ材料 - Google Patents

はんだ材料 Download PDF

Info

Publication number
JP4703411B2
JP4703411B2 JP2006008550A JP2006008550A JP4703411B2 JP 4703411 B2 JP4703411 B2 JP 4703411B2 JP 2006008550 A JP2006008550 A JP 2006008550A JP 2006008550 A JP2006008550 A JP 2006008550A JP 4703411 B2 JP4703411 B2 JP 4703411B2
Authority
JP
Japan
Prior art keywords
alloy
solder material
eutectic
eutectic alloy
mass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006008550A
Other languages
English (en)
Other versions
JP2007190562A (ja
Inventor
憲一郎 末次
彰男 古澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2006008550A priority Critical patent/JP4703411B2/ja
Publication of JP2007190562A publication Critical patent/JP2007190562A/ja
Application granted granted Critical
Publication of JP4703411B2 publication Critical patent/JP4703411B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)

Description

本発明は、人体に対して有害な鉛を含まないはんだ(鉛フリーはんだ)材料に関し、特に高い液相温度を有する鉛フリーはんだ材料に関する。
基板や電極フレームに電子部品を実装する際のダイボンド材には、一般にはんだ材料が用いられている。例えばIGBT(絶縁型バイポーラトランジスタ、Inerted Gate Bipolar Transister)のような電源機能を発揮する半導体パワー部品は、図1に示されるように、電極フレーム1と、電子部品(例えばICチップ)2、電極フレームに電子部品を接合するはんだ材料3とを具備する。このような半導体パワー部品4は、マザーボードに実装された状態で用いられる。
半導体パワー部品を稼動させると、その際に流れる電流によって、電極フレームとICチップに熱が発生し、ダイボンド材であるはんだ材料も加熱される。このときはんだ材料の温度は150℃以上に達する。はんだ材料の温度が上昇し、溶融によりはんだ材料の形状が変化すると、パワー部品の特性が変化し、製品に不良を生じる可能性がある。そこで、はんだ材料の温度上昇が懸念される場合には、300〜400℃の高い溶融温度を有するはんだ材料(例えば約40質量%のSnを含むPb−Sn合金等)が用いられている。
しかし、近年、地球環境保護への関心が高まる中、はんだ材料を用いた廃棄物から鉛(Pb)が土壌に溶出することが懸念されている。そこで、環境問題への対策として、鉛を含まないはんだ(鉛フリーはんだ)材料の開発が進められている。例えば、溶融温度200〜250℃のSn−Pb系のはんだ材料は、Sn−Ag系もしくはSn−Cu系のはんだ材料に置き換えられつつある。また、溶融温度250〜300℃の高耐熱性のはんだ材料(高温はんだ材料)としては、ビスマスを主体とするものが提案されている(特許文献1参照)。
特開2001−353590号公報
はんだ材料を設計する際に留意すべき項目の1つとして、使用する金属の価格が挙げられる。家庭用の電気機器や電子機器は、安価に生産することが求められる。よって、はんだ材料についても価格を考慮する必要がある。一般に市販されている2元合金の状態図を調べることにより、例えば共晶点が300〜400℃となる合金組成を見出すことも可能である。しかし、そのような合金の多くは、Au−Sn合金のように高価な金属を含んでいる。安価ではんだ材料に適した現実的な合金としては、Zn−Al合金(385℃)、Ni−Ge合金(775℃)などの2元合金に絞られる。
これらの2元共晶合金に、Cu、Ag、Ge、Bi等の第3金属成分を添加すると、液相線温度を上昇させることが可能である。しかし、このような方法では、第3金属成分の添加量のばらつきにより、液相線温度が大きく変化する。一例として2.5質量%のAgを含み、残部がBiからなる合金(Bi−2.5Ag)にCuを添加した場合の液相線温度の変化を図2に示す。この場合、Cuの添加率が0.1%変化すると、液相線温度が0.82℃も変化することがわかる。よって、所望の液相線温度を有するはんだ材料を得るためには、第3金属成分の添加率を厳密に管理することが必要となる。
しかし、実際の合金の製造工程では、数百kgという大きなスケールで原料が仕込まれるため、厳密な管理は困難である。また、Cu、Ni等の金属原料は、Sn、Pb、Zn、Fe等の不純物元素を最大で0.06質量%程度も含んでいる。よって、合成された合金にも、それらの不純物元素が含まれることになり、合金組成が設計値から外れてしまうことがある。本発明者らが複数の異なる組成で合金を合成し、得られた合金の組成分析を行ったところ、最大で0.2%の組成のばらつきが確認されている。
特許文献1が提案する高温はんだ材料は、Biを90質量%以上含む2元系のはんだ材料に、0.1〜3質量%の第3金属成分を添加して、融点を制御したものである。よって、第3金属成分の添加量のばらつきにより、融点が大きく変化する。
上述のように、高温はんだ材料は、半導体パワー部品のICチップと金属フレームとの接合などに用いられており、高耐熱性が要求される。もし、第3金属成分のばらつきにより、はんだ材料の溶融温度が予定した温度よりも低くなると、半導体パワー部品の使用時にはんだ材料が溶融して、電気特性が損なわれる可能性がある。よって、はんだ材料の再溶融による電気特性の変化を防止する観点から、例えば350℃〜450℃ではんだ付けが可能である鉛フリーはんだ材料を安定供給することが望まれている。
高温はんだ材料の実用化のためには、液相線温度の安定化が重要な課題となる。本発明者らは、実験を積み重ねた結果、基本組成に第3金属成分を単独で添加するのではなく、2元共晶合金として添加することが、液相線温度の安定化に効果的であることを見出し、本発明を完成するに至った。本発明によれば、例えば350〜450℃の高温域ではんだ付けが可能となる鉛フリーはんだ材料を安定供給することが可能となるだけでなく、130℃以下の低温域ではんだ付けが可能となる鉛フリーはんだ材料を安定供給することも可能となる。
本発明は、第1共晶合金と、第2共晶合金からなり、第1共晶合金は、Zn−Al合金からなり、第2共晶合金は、Ge−Ni合金またはAg−Ge合金であるはんだ材料に関する。前記第1共晶合金と前記第2共晶合金との合計に占める前記第2共晶合金の含有量は、0.1〜1.5質量%であり、残部は前記Zn−Al合金である。本発明によれば、例えば350℃〜450℃の液相線温度を有するはんだ材料を安定供給することが可能である。
本発明によれば、従来は安定供給することが困難であった、高温域ではんだ付けが可能となる鉛フリーはんだ材料を安定供給することが可能となる。また、本発明は、例えば130℃以下の低温域または260℃以上の高温域ではんだ付けが可能となる鉛フリーはんだ材料を安定供給する場合にも適用可能である。
本発明のはんだ材料は、第1共晶合金と、第2共晶合金からなる。第1共晶合金と第2共晶合金とを溶融状態で混合し、その後凝固させると、均一な合金が得られる。しかし、合金を微視的に見ると、第1共晶合金と第2共晶合金とを区別することができる。例えば、はんだ材料の断面を電子顕微鏡などで観察することにより、第1共晶合金と第2共晶合金の存在を観察することができる。
第1共晶合金には、Zn−Al合金が好適であり、第2共晶合金には、Ge−Ni合金またはAg−Ge合金が好適である。これらを用いれば、350℃以上の液相線温度を有する高温はんだ材料を安定して供給することができる。
ここで、Zn−Al合金とは、約5質量%のAlを含み、残部がZnからなる2元共晶合金を示す。Zn−Al合金は、約385℃の共晶点を有する。
また、Ge−Ni合金は、約28質量%のNiを含み、残部がGeからなる2元共晶合金を示す。Ge−Ni合金は、約775℃の共晶点を有する。
Ag−Ge合金は、約18質量%のGeを含み、残部がAgからなる2元共晶合金を示す。Ag−Ge合金は、約651℃の共晶点を有する。
1共晶合金と第2共晶合金との質量比は、目標とするはんだ材料の液相線温度TL、第1共晶合金の共晶点T1、第2共晶合金の共晶点T2から求めることが望ましい。はんだ材料の液相線温度TLは、T1<TL<T2を満たすように、はんだ材料の使用目的に応じて自由に設定することができる。
第1共晶合金と第2共晶合金との質量比をW1:(1−W1)と仮定する場合、目標とする液相線温度TLを有するはんだ材料を安定供給するためには、W1は1−W1=(T1−TL)/(T1−T2)の関係式から求めることが望ましい
以下に350℃以上の液相線温度を有するはんだ材料の組成を例示する。
(a)第1共晶合金と第2共晶合金との合計に占める第2共晶合金の含有量が、0.1〜1.5質量%であり、第2共晶合金が、Ge−Ni合金またはAg−Ge合金であるはんだ材料。
(b)第1共晶合金と第2共晶合金との合計に占める第2共晶合金の含有量が、0.1〜2質量%であり、第2共晶合金が、Cu-Ge合金であるはんだ材料。
(c)第1共晶合金と第2共晶合金との合計に占める第2共晶合金の含有量が、0.1〜2.5質量%であり、第2共晶合金が、Ag−Cu合金であるはんだ材料。
んだ材料の製造法は、第1共晶合金と第2共晶合金とを予め調製する点以外は、特に限定されない。予め調製された2種以上の共晶合金を混合することにより、液相線温度の制御が容易になり、所望の物性を有するはんだ材料を安定供給することが可能となる。ただし、目標となる液相線温度TLをT1<TL<T2を満たすように設定した後、第1共晶合金と第2共晶合金とを、W1:(1−W1)の質量比で、1−W1=(T1−TL)/(T1−T2 )を満たすように配合することが望ましい。第1共晶合金と第2共晶合金との配合は、どのような状態で行ってもよいが、例えば第1共晶合金の溶湯に、第2共晶合金を添加し、両者を溶融状態で混合し、その後、溶湯を所定形状に凝固させることで、所望のはんだ材料を得ることができる。
なお、上記の製造法は、あらゆる組成の鉛フリーはんだ材料に適用することができる。すなわち、第1共晶合金と第2共晶合金の組成を特に限定しない場合でも、共晶点T1を有する鉛を含まない第1共晶合金と、T1<T2を満たす共晶点T2を有する鉛を含まない第2共晶合金とを用いることで、目標となる液相線温度TLを有するはんだ材料を安定供給することが可能である。
例えば、上記方法によれば、液相線温度が130℃以下または260℃以上である3元系以上の鉛フリーはんだ材料を安定供給することが可能である。既に述べたはんだ材料を除き、260℃以上の液相線温度を有する3元系以上の鉛フリーはんだ材料や、130℃以下の液相線温度を有する3元系以上の鉛フリーはんだ材料は、通常は安定な製造が困難なものである。
なお、液相線温度TLが130℃以下の鉛フリーはんだ材料を得る場合、コストを考慮して各共晶合金の組成を選択する必要がある。鉛を含まない第1共晶合金もしくは第2共晶合金には、例えば約58質量%のBiを含むSn−Bi合金や、約50質量%のBiを含むBi−In合金などを用いることができる。例えばSn−Bi合金(Bi:58質量%)とBi−In合金(Bi:50質量%)とを9:11の質量比で配合することにより、液相線温度TLが100℃程度のはんだ材料を得ることができる。
次に、本発明を実施例に基づいて具体的に説明するが、以下の実施例は本発明を限定するものではない。
《実施例1》
(i)はんだ材料の合成
基本組成となる第1共晶合金には、共晶点が385℃であるZn−Al合金(Al含有量:5質量%)を用いた。
第2共晶合金には、共晶点が775℃のGe−Ni合金(Ni含有量:28質量%)、共晶点が640℃のCu−Ge合金(Ge含有量:39質量、参考例)、共晶点が779℃のAg−Cu合金(Cu含有量:39質量、参考例)および共晶点が651℃のAg−Ge合金(Ge含有量:18質量%)を単独で、もしくは組み合わせて用いた。
所定の第1共晶合金と第2共晶合金とを、窒素雰囲気中で、約500℃で溶融し、溶湯を良く撹拌した後に凝固させ、表1〜6記載の組成を有する4元系または5元系合金のはんだ材料を合成した。
Figure 0004703411
Figure 0004703411
Figure 0004703411
Figure 0004703411
Figure 0004703411
Figure 0004703411
(ii)はんだ材料の液相線温度
得られた合金の液相線温度を示差走査熱量計(DSC)で調べた。結果を表1〜6に示す。表の結果より、全てのはんだ材料が385〜420℃の範囲で完全に液相になることが示された。
(iii)はんだ組成物の調製
得られたはんだ材料を、窒素雰囲気中で、500℃以上で溶融して合金を得た。この合金から、アトマイズ法により、平均粒径20μmの粒状粉を得た。得られた粒状粉(はんだ材料)100質量部あたり、10質量部のフラックス(ロジン、活性剤および溶剤の混合物)を添加して混練を行い、クリームはんだを得た。
(iv)半導体パワー部品の作製
図1に示されるような半導体パワー部品4(IGBT)を作製した。ここで、電極フレーム1とICチップ2とを接合するはんだ材料3には、上記のクリームはんだを用いた。はんだ付けは、はんだ材料の液相線温度+20℃の温度で行った。得られた半導体パワー部品4は、図3に示すように、電極フレーム1のリード部を露出させた状態で、エポキシ樹脂からなる封止剤5で封止した。その後、所定のマザーボード6に半導体パワー部品4を実装した。
(v)評価
試験的に半導体パワー部品4を稼働させたところ、半導体パワー部品4の稼働時の温度は約350℃以上まで上昇し、接合部の温度は約390℃程度まで上昇した。よって、はんだ材料の再溶融による電気特性の変化を防止するためには、少なくとも385℃を超える溶融温度(液相線温度)を有するはんだ材料を用いる必要があると考えられる。
はんだ材料の液相線温度が安定せず、目標温度よりも低くなった場合には、半導体パワー部品4の稼働時に部品内部のはんだ材料が溶融し、電気特性が損なわれる。一方、はんだ材料の液相線温度が目標温度よりも高くなった場合には、はんだ付け不良が発生する可能性がある。
そこで、半導体パワー部品4の主要特性を評価した。結果を表7〜10に示す。
(1)静特性:○はIGBTの製品基準を満たすことを示し、×は満たさないことを示す。
(2)ICチップの裏面電極抵抗:○はIGBTの製品基準を満たすことを示し、×は満たさないことを示す。
(3)ICチップの裏面電極放熱性:○はIGBTの製品基準を満たすことを示し、×は満たさないことを示す。
Figure 0004703411
Figure 0004703411
Figure 0004703411
Figure 0004703411
表7〜10より、有用なST特性を有する半導体パワー部品を得るためには、第2共晶合金として0.1〜1.5質量%のGe−Ni合金もしくはAg−Ge合金を含むはんだ材料を用いることが好適であることがわかる。また、表7〜10の結果は、関係式:1−W1=(T1−TL)/(T1−T2)と良く対応している。
本発明は、様々な溶融温度を有する鉛フリーはんだに適用可能であるが、特に液相線温度が300〜420℃であるはんだ材料において有用である。本発明のはんだ材料を用いることにより、マザーボード上だけでなく、モジュール部品、更には電子部品の内部まで無鉛化することが可能となり、電気機器や電子機器の完全な無鉛化を達成することができる。よって、世界的な広がりを見せている鉛を対象とした法規制の制約を受けることなく、地球環境に対する負荷の小さな電気機器や電子機器を生産することが可能となる。
高温はんだ材料を用いる半導体パワー部品の一例を示す概略図である。 Bi−2.5%AgにCuを添加した場合の液相線温度の変化を示す図である。 半導体パワー部品をマザーボードに実装した状態を示す概略図である。
1 電極フレーム
2 ICチップ
3 はんだ材料
4 半導体パワー部品
5 封止剤
6 マザーボード

Claims (1)

  1. 第1共晶合金と、第2共晶合金からなり
    前記第1共晶合金は、Zn−Al合金からなり、
    前記第2共晶合金は、Ge−Ni合金またはAg−Ge合金からなり、
    前記第1共晶合金と前記第2共晶合金との合計に占める前記第2共晶合金の含有量が、0.1〜1.5質量%であり、残部が前記Zn−Al合金である、はんだ材料。
JP2006008550A 2006-01-17 2006-01-17 はんだ材料 Expired - Fee Related JP4703411B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006008550A JP4703411B2 (ja) 2006-01-17 2006-01-17 はんだ材料

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006008550A JP4703411B2 (ja) 2006-01-17 2006-01-17 はんだ材料

Publications (2)

Publication Number Publication Date
JP2007190562A JP2007190562A (ja) 2007-08-02
JP4703411B2 true JP4703411B2 (ja) 2011-06-15

Family

ID=38446649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006008550A Expired - Fee Related JP4703411B2 (ja) 2006-01-17 2006-01-17 はんだ材料

Country Status (1)

Country Link
JP (1) JP4703411B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG161110A1 (en) * 2008-10-15 2010-05-27 Autium Pte Ltd Solder alloy
JP6015571B2 (ja) * 2013-06-18 2016-10-26 住友金属鉱山株式会社 PbフリーZn−Al系合金ヒューズ
CN103934590B (zh) * 2014-04-13 2016-08-17 北京工业大学 一种ZnAlMgIn高温无铅钎料
JP6383208B2 (ja) * 2014-07-31 2018-08-29 富士電機株式会社 半導体装置の製造方法、接合材および接合材の形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5432063A (en) * 1977-08-16 1979-03-09 Asahi Glass Co Ltd Si semiconductor solder
JPS54107852A (en) * 1978-02-13 1979-08-24 Kunio Yagi Brazing metal for aluminum of alloy thereof
JPS5841692A (ja) * 1981-09-03 1983-03-10 Rihei Omi 低温溶接ロ−
JPH11288955A (ja) * 1998-04-02 1999-10-19 Sumitomo Metal Mining Co Ltd 高温はんだ付用Zn合金

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5432063A (en) * 1977-08-16 1979-03-09 Asahi Glass Co Ltd Si semiconductor solder
JPS54107852A (en) * 1978-02-13 1979-08-24 Kunio Yagi Brazing metal for aluminum of alloy thereof
JPS5841692A (ja) * 1981-09-03 1983-03-10 Rihei Omi 低温溶接ロ−
JPH11288955A (ja) * 1998-04-02 1999-10-19 Sumitomo Metal Mining Co Ltd 高温はんだ付用Zn合金

Also Published As

Publication number Publication date
JP2007190562A (ja) 2007-08-02

Similar Documents

Publication Publication Date Title
US10286498B2 (en) Lead-free solder alloy composition and method for preparing lead-free solder alloy
JP5387732B2 (ja) 接続対象物の接続方法および電子装置の製造方法
TWI655296B (zh) 高可靠度之無鉛焊料合金、其用途及形成焊點的方法
JP3761678B2 (ja) 錫含有鉛フリーはんだ合金及びそのクリームはんだ並びにその製造方法
WO1997028923A1 (fr) Soudure, pate a souder et procede de soudage
JP2019520985A6 (ja) 高信頼性鉛フリーはんだ合金
TW201615854A (zh) 用於焊料層次的低溫高可靠度合金
JP2014028391A (ja) はんだ合金、ソルダペーストおよび電子回路基板
JP2006524572A (ja) Sn、AgおよびCuからなるはんだ物質
KR20170094198A (ko) 땜납 합금, 솔더 페이스트 및 전자 회로 기판
JP2011249839A (ja) ダイボンディング用ペレットと電子部品
US20080118761A1 (en) Modified solder alloys for electrical interconnects, methods of production and uses thereof
JP2011036901A (ja) はんだ接合剤組成物
JP4703411B2 (ja) はんだ材料
JP2010029868A (ja) 無鉛はんだペースト、それを用いた電子回路基板及びその製造方法
KR102342394B1 (ko) 땜납 합금, 땜납 페이스트, 프리폼 땜납, 땜납 볼, 선 땜납, 수지 플럭스 코어드 땜납, 땜납 이음매, 전자 회로 기판 및 다층 전자 회로 기판
KR101513494B1 (ko) 무연 솔더, 솔더 페이스트 및 반도체 장치
JP2011062736A (ja) 鉛フリー高温用接合材料
KR101360142B1 (ko) 무연 솔더 조성물
JP6730833B2 (ja) はんだ合金およびはんだ組成物
JP2005254254A (ja) 無鉛はんだ、無鉛はんだの製造方法および電子部品
JP2016059943A (ja) ボール状Au−Ge−Sn系はんだ合金及び該はんだ合金を用いた電子部品
JP4811663B2 (ja) ボイド発生の少ないSn−Au合金はんだペースト
JP2001150181A (ja) スズ−ビスマス系無鉛はんだ
CN108284286B (zh) 用于芯片焊接的钎焊合金

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081008

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110308

LAPS Cancellation because of no payment of annual fees