JP4696429B2 - 撮像装置 - Google Patents
撮像装置 Download PDFInfo
- Publication number
- JP4696429B2 JP4696429B2 JP2001285708A JP2001285708A JP4696429B2 JP 4696429 B2 JP4696429 B2 JP 4696429B2 JP 2001285708 A JP2001285708 A JP 2001285708A JP 2001285708 A JP2001285708 A JP 2001285708A JP 4696429 B2 JP4696429 B2 JP 4696429B2
- Authority
- JP
- Japan
- Prior art keywords
- image data
- evaluation value
- unit
- image
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Focusing (AREA)
- Automatic Focus Adjustment (AREA)
- Studio Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、デジタルスチルカメラなどの撮像装置に関し、特に、１フレームの画像データを複数のブロックに分割して、各ブロック毎に露出量の制御、焦点の制御、及び色校正などを行う撮像装置に関する。
【０００２】
【従来の技術】
近年、撮影した静止画像のデータをデジタル化し、フレキシブルディスクやメモリカードなどの記録媒体に対して記録できるデジタルスチルカメラなどの撮像装置が製品化されている。
【０００３】
図３に示すように、このデジタルスチルカメラ１００は、レンズ１０１と、絞り１０２と、撮像素子１０３と、アナログデジタル変換部（以下、Ａ／Ｄ変換部と称する。）１０４と、オプティカルディテクタ（以下、ＯＰＤと称する。）１０５と、カメラ信号処理部１０６と、解像度変換部１０７と、ビデオエンコーダ１０８と、デジタルアナログ変換部１０９（以下、Ｄ／Ａ変換部と称する。）と、圧縮／伸長部１１０と、メモリコントローラ１１１と、汎用メモリ１１２と、汎用メモリコントローラ１１３と、ホストインターフェース（以下、ホストＩ／Ｆと称する。）１１４と、中央処理装置（以下、ＣＰＵと称する。）１１５と、ＣＰＵ接続メモリ１１６と、表示部１１７とを備える。
【０００４】
当該デジタルスチルカメラ１００における画像データの流れは、以下に説明する通りとなる。
【０００５】
最初、デジタルスチルカメラ１００は、ユーザが表示部１１７に表示されている被写体像を確認するためのファインダモードとされている。
【０００６】
ファインダモードにおいては、先ず、レンズ１０１を通して被写体からの光が撮像素子１０３に入射し、撮像面上に画像が結像される。次に、撮像素子１０３が、撮像面上に結像された画像を電気信号に変換して、画像データとして出力する。この画像データはＡ／Ｄ変換部１０４に供給されて、Ａ／Ｄ変換される。Ａ／Ｄ変換された画像データは、ＯＰＤ１０５と、カメラ信号処理部１０６とに供給される。
【０００７】
カメラ信号処理部１０６に供給された画像データは、シェーディング補正、アパーチャ補正、ガンマ補正、色処理などが施された後に、メモリコントローラ１１１によって汎用メモリコントローラ１１３を介して汎用メモリ１１２に書き込まれる。
【０００８】
次に、メモリコントローラ１１１が、汎用メモリコントローラ１１３を介して汎用メモリ１１２から画像データを読み出し、解像度変換部１０７へ供給する。解像度変換部１０７へ供給された画像データは、解像度変換された後に、メモリコントローラ１１１によって汎用メモリコントローラ１１３を介して汎用メモリ１１２に書き込まれる。
【０００９】
次に、メモリコントローラ１１１が、汎用メモリコントローラ１１３を介して汎用メモリ１１２から画像データを読み出し、ビデオエンコーダ１０８へ供給する。ビデオエンコーダ１０８へ供給された画像データは、エンコードされた後に、Ｄ／Ａ変換部１０９へ供給され、Ｄ／Ａ変換される。Ｄ／Ａ変換された画像データは、表示部１１７に表示される。
【００１０】
また、ＯＰＤ１０５では、供給された画像データに基づいて、例えば露光量の制御などを行うための評価値が算出され、記憶される。
【００１１】
具体的に説明すると、ＯＰＤ１０５は、図４に示すように、複数の演算回路１２０１，１２０２，・・・，１２０ｎ（ｎは自然数。以下、演算回路１２０１〜１２０ｎと総称する。）と、それぞれ６４個の独立した保存回路を有する複数の保存回路部１２１１，１２１２，・・・，１２１ｎ（以下、保存回路部１２１１〜１２１ｎと総称する。）とを備える。演算回路１２０１〜１２０ｎは、撮像素子１０３から出力される画像データを元に演算（以下、検波と称する。）を行うことで、評価値を算出している。また、保存回路部１２１１〜１２１ｎは評価値を記憶する。評価値としては、例えば、焦点の制御（ＡＦ；Auto Focus）を行うためのＡＦ評価値、露光量の制御（ＡＥ；Auto Exporsure）を行うためのＡＥ評価値、色校正（ＣＣ；Color Correct）を行うためのＣＣ評価値などが挙げられる。
【００１２】
そして、ＣＰＵ１１５が、保存回路部１２１１〜１２１ｎに記憶されている評価値をホストＩ／Ｆ１１４を介して読み出す。ＣＰＵ１１５は、読み出した評価値に基づいて、焦点の制御、色校正の制御、色校正などを行い、デジタルスチルカメラ１００の制御を行っている。
【００１３】
一方、ユーザが図示しないシャッタボタンを押すと、デジタルスチルカメラ１００は、記録モードに移行する。記録モードにおいては、ファインダモードで解像度変換された画像データが、圧縮／伸長部１１０へ供給される。圧縮／伸長部１１０では、ＪＰＥＧ（Joint Photographic Expert Group）の規格に従って、画像データが圧縮される。圧縮された画像データは、図示しない記録媒体に対して記録される。
【００１４】
また、ユーザが所定の操作を行うことによって、デジタルスチルカメラ１００が再生モードに移行すると、ＣＰＵ１１５は、記録媒体から画像データを読み出し、圧縮／伸長部１１０へ供給する。圧縮／伸長部１１０へ供給された画像データは、ＪＰＥＧの規格に従って伸長された後に、ビデオエンコーダ１０８に供給される。ビデオエンコーダ１０８に供給された画像データは、Ｄ／Ａ変換部１０９でＤ／Ａ変換され、表示部１１７に表示される。
【００１５】
【発明が解決しようとする課題】
ところで、デジタルスチルカメラ１００では、ＯＰＤ１０５において、１フレームの画像データを例えば８×８（＝６４）のブロックに分割して各ブロック毎に検波を行い、評価値を算出する方法が採用されている。すなわち、デジタルスチルカメラ１００では、１つの評価値について６４個のデータを生成する。
【００１６】
１フレームの画像データについて複数のブロック毎に検波を行うとき、演算回路は、演算を時分割処理することが可能となる。したがって、１つの評価値に必要な演算回路は１個となる。
【００１７】
また、１フレームの画像データについて複数のブロック毎に検波を行うとき、検波によって得られた評価値は、ブロック全ての検波が終了するまで保存する必要がある。したがって、１つの評価値について必要な保存回路は６４個となる。さらに、ＡＥ評価値，ＡＦ評価値，ＣＣ評価値などを全て合計すると、評価値の種類は一般的に２０種類以上となる。複数のデータが保存回路を共有することは不可能なので、１つの評価値が１６ビットであると仮定すると、デジタルスチルカメラ１００では、１フレーム分のデータを記憶するために、１６×２０×６４（＝２０４８０）個以上の独立した保存回路が必要となる。当該保存回路は、それぞれフリップフロップやラッチ、或いはＬＳＩに内蔵された専用のＲＡＭなどによって構成されている。
【００１８】
したがって、ＯＰＤ１０５では、演算回路１２０１〜１２０ｎと比較して保存回路部１２１１〜１２１ｎの規模が大きくなり、ＯＰＤ１０５全体としての回路規模も大きくなる。例えば、ＯＰＤ１０５全体の回路規模は３０００００ゲートとなり、保存回路部１２１１〜１２１ｎの回路規模は１５００００ゲートとなる。回路規模が大きいＯＰＤ１０５は、動作させたときに消費電力が大きくなる。
【００１９】
本発明は、このような従来の実情を鑑みて提案されたものであり、１フレームの画像データを複数のブロックに分割して、ブロック毎に露光量の制御、焦点の制御、色校正などを行うための評価値を算出することが可能であるとともに、測光手段の回路規模が小さい撮像装置を提供することを目的とする。
【００２０】
【課題を解決するための手段】
本発明を適用した撮像装置は、被写体からの撮像光が入射され、当該撮像光を電気信号に変換して１フレーム分の画像データを出力する撮像素子と、上記撮像素子により得られた画像データが供給される信号処理部と、上記信号処理部に外部接続され、上記信号処理部の動作を制御する制御部と、
上記信号処理部に外部接続され、上記信号処理部により処理する画像データ及び制御データを一時記憶する記憶部とを備え、上記信号処理部は、上記撮像素子により得られた画像データについて、それぞれ１フレーム分の画像データを複数のブロックに分割し、上記画像処理手段による処理を制御するための評価値、撮像素子による撮像動作における焦点制御のための評価値及び露光量制御のための評価値を含む各種評価値をブロック毎に個別に算出する複数の演算処理手段と、上記記憶部に評価値を記憶するときの記憶位置を示すアドレスを生成し、生成したアドレスを上記各演算処理手段によって算出された各種評価値に対して割り当てるアドレス処理手段とを備える評価値処理手段と、上記撮像素子により得られた画像データを処理する画像処理手段と、上記評価値処理手段により算出された評価値を、上記評価値処理手段が割り当てたアドレスに従って上記記憶部へ記憶する記憶制御手段と、上記画像処理手段、評価値処理手段及び記憶制御手段が接続された画像データバスと、上記制御部を上記画像データバスに接続するホストインターフェースと、上記制御部を上記記憶制御手段に接続するバイパスインターフェースとが１チップに集積回路化されてなり、上記記憶制御手段により、上記評価値処理手段において、上記各演算処理手段によって算出された各種評価値を、アドレス処理手段によって割り当てられたアドレスに従って、上記記憶部に記憶し、上記制御部により、上記記憶部から上記バイパスインターフェースを介して各種評価値を読み出し、読み出した各種評価値に基づいて、上記画像処理手段による画像データに対する処理を制御するとともに、上記撮像素子による撮像動作における焦点制御及び露光量制御を行うことを特徴とする。
【００２１】
本発明を適用した撮像装置では、撮像素子により得られた画像データについて、それぞれ１フレーム分の画像データを複数のブロックに分割し、上記画像処理手段による処理を制御するための評価値、撮像素子による撮像動作における焦点制御のための評価値及び露光量制御のための評価値を含む各種評価値をブロック毎に個別に算出する複数の演算処理手段と、上記記憶部に評価値を記憶するときの記憶位置を示すアドレスを生成し、生成したアドレスを上記各演算処理手段によって算出された各種評価値に対して割り当てるアドレス処理手段とを備える評価値処理手段と、上記撮像素子により得られた画像データを処理する画像処理手段と、上記評価値処理手段により算出された評価値を、上記評価値処理手段が割り当てたアドレスに従って上記記憶部へ記憶する記憶制御手段と、上記画像処理手段、評価値処理手段及び記憶制御手段が接続された画像データバスと、上記制御部を上記画像データバスに接続するホストインターフェースと、上記制御部を上記記憶制御手段に接続するバイパスインターフェースとが１チップに集積回路化されてなる信号処理部は、当該信号処理部に外部接続された記憶部に、上記記憶制御手段により、上記評価値処理手段において各演算処理手段によって算出された各種評価値を、アドレス処理手段によって割り当てられたアドレスに従って記憶する。そして、信号処理部に外部接続された制御部により、上記記憶部から上記バイパスインターフェースを介して各種評価値を読み出し、読み出した各種評価値に基づいて、上記画像処理手段による画像データに対する処理を制御するとともに、上記撮像素子による撮像動作における焦点制御及び露光量制御を行う。
【００２２】
【発明の実施の形態】
以下、本発明を適用した撮像装置について、図１及び図２を参照しながら詳細に説明する。なお、本実施の形態では、本発明をデジタルスチルカメラに適用した例について説明する。
【００２３】
図１に示すように、本発明を適用したデジタルスチルカメラ１は、レンズ２と、絞り３と、撮像素子４と、アナログデジタル変換部（以下、Ａ／Ｄ変換部と称する。）５と、オプティカルディテクタ（以下、ＯＰＤと称する。）６と、カメラ信号処理部７と、解像度変換部８と、ビデオエンコーダ９と、デジタルアナログ変換部（以下、Ｄ／Ａ変換部と称する。）１０と、圧縮／伸長部１１と、メモリコントローラ１２と、汎用メモリ１３と、汎用メモリコントローラ１４と、ホストインターフェース（以下、ホストＩ／Ｆと称する。）１５と、中央処理装置（以下、ＣＰＵと称する。）１６と、バイパスインターフェース（以下、バイパスＩ／Ｆと称する。）１７と、表示部１８とを備える。
【００２４】
なお、ＯＰＤ６と、カメラ信号処理部７と、解像度変換部８と、ビデオエンコーダ９と、Ｄ／Ａ変換部１０と、圧縮／伸長部１１と、メモリコントローラ１２と、汎用メモリコントローラ１４と、ホストＩ／Ｆ１５と、バイパスＩ／Ｆ１７とは、１つのチップ上に集積されており、１つの大規模集積回路（ＬＳＩ；Large-Scale Integrated circuit）１９を構成している。
【００２５】
また、ＯＰＤ６と、カメラ信号処理部７と、解像度変換部８と、ビデオエンコーダ９と、Ｄ／Ａ変換部１０と、圧縮／伸長部１１と、メモリコントローラ１２と、汎用メモリコントローラ１４と、ホストＩ／Ｆ１５とは、画像データバス２０に接続している。
【００２６】
レンズ２は、被写体からの入射光を、撮像素子４の撮像面上に結像する。
【００２７】
絞り３は、レンズ２を通して撮像素子４への入射する光の量を制御する。すなわち、絞り３は、撮像素子４に対する露光量を制御する。
【００２８】
撮像素子４は、被写体を撮像する半導体素子であり、レンズ２を通して入射された被写体の撮像光を画素毎に電気信号に変換して、１フレーム分の画像データを出力する。撮像素子４としては、例えばＣＣＤ（Charge Coupled Device）やＣＭＯＳ（Complementary Mental-Oxide Semiconductor device）などが使用される。
【００２９】
Ａ／Ｄ変換部５は、撮像素子４から出力された画像データを、アナログ信号からデジタル信号へ変換する。
【００３０】
ＯＰＤ６は、測光手段である。ＯＰＤ６は、複数の演算回路２５１，２５２，２５３・・・，２５ｎ（ｎは自然数。以下、演算回路２５１〜２５ｎと総称する。）と、ＢＵＳ制御回路２６とを備える。ＯＰＤ６では、演算回路２５１〜２５ｎが、撮像素子４から出力される１フレーム分の画像データを複数のブロックに分割し、各ブロック毎に演算（以下、検波と称する。）を行うことで、評価値を算出している。また、ＢＵＳ制御回路２６は、演算回路２５１〜２５ｎが算出した評価値に対して、汎用メモリ１３に記憶するときの記憶位置を示すアドレスを割り当てる。なお、ＯＰＤ６については、詳細を後述する。
【００３１】
カメラ信号処理部７は、撮像素子４から供給された画像データに対して、シェーディング補正、アパーチャ補正、ガンマ補正、色処理などを施す。
【００３２】
解像度変換部８は、画像データの解像度を変換する。解像度変換部８は、主に撮像素子４で生成された画像データが高解像度のときに所定の解像度に抑えるための処理を行うが、低解像度のデータを高解像度にするための処理を行っても良い。
【００３３】
ビデオエンコーダ９は、画像データをエンコードする。
【００３４】
Ｄ／Ａ変換部１０は、エンコードされた画像データを、デジタル信号からアナログ信号へ変換する。アナログ信号に変換された画像データは、表示部１８に表示される。
【００３５】
圧縮／伸長部１１は、ＪＰＥＧ（Joint Photographic Expert Group）の規格に従って、画像データに対して圧縮処理及び伸長処理を行う。
【００３６】
メモリコントローラ１２は、汎用メモリ１３と画像データバス２０に接続している各回路との間で画像データの転送を行う。具体的に説明すると、メモリコントローラ１２は、ＯＰＤ６において演算回路２５１〜２５ｎが算出した評価値を、ＢＵＳ制御回路２６が割り当てたアドレスに従って、汎用メモリコントローラ１４を介して汎用メモリ１３へ書き込む。また、メモリコントローラ１２は、カメラ信号処理部６、解像度変換部８などから供給される画像データを、汎用メモリコントローラ１４を介して汎用メモリ１３に書き込む。さらに、メモリコントローラ１２は、汎用メモリ１３に書き込まれている画像データを、汎用メモリコントローラ１４を介して読み出す。さらにまた、メモリコントローラ１２は、汎用メモリ１３から読み出した画像データを、解像度変換部８、ビデオエンコーダ９、及び圧縮／伸長部１１へ供給する。
【００３７】
汎用メモリ１３は、画像データなどの各種データを記憶する記憶手段である。
例えば、カメラ信号処理部７でシェーディング補正、アパーチャ補正、ガンマ補正、色処理などが施された画像データは、解像度変換部８へ供給される前に、一時的に汎用メモリ１３に記憶される。また、演算回路２５１〜２５ｎによって算出された評価値が記憶される。汎用メモリ１３としては、例えば、ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）などが使用される。
【００３８】
ＣＰＵ１６は、画像データの処理全般を行う。例えば、ＣＰＵ１６は、圧縮／伸長部１１によって圧縮された画像データを、図示しない記録媒体へ書き込むとともに、当該記録媒体へ書き込まれた画像データを読み出して圧縮／伸長部１１へ供給する。また、ＣＰＵ１６は、ＯＰＤ６が算出した評価値に基づいて焦点の制御、露光量の制御、色校正などを行い、デジタルスチルカメラ１を制御する。
【００３９】
バイパスＩ／Ｆ１７は、ＣＰＵ１６が、汎用メモリ１３に記憶されたデータを、ホストＩ／Ｆ１５を介することなく読み出すことを可能とし、ＣＰＵ１６が汎用メモリ１３に記憶されたデータを読み出す時間を短縮する。また、バイパスＩ／Ｆ１７を設けることによって、ＣＰＵ１６が汎用メモリ１３に記憶されたデータを短時間で読み出すことが可能となるため、ＣＰＵ１６は、処理される前のデータや、処理された後のデータなどを記憶するためのメモリを直接接続することなく、データに演算を施すことができる。したがって、バイパスＩ／Ｆ１７を設けることによって、デジタルスチルカメラ１に備えられるメモリの量を縮小することが可能となる。
【００４０】
表示部１８は、ビデオエンコーダ９によってエンコードされた後にＤ／Ａ変換部１０によってＤ／Ａ変換された画像データを表示する。表示部１８の例としては、液晶画面などが挙げられる。
【００４１】
つぎに、ＯＰＤ６について詳細に説明する。
【００４２】
ＯＰＤ６は、図２に示すように、複数の演算回路２５１〜２５ｎと、ＢＵＳ制御回路２６とを備える。
【００４３】
演算回路２５１〜２５ｎは、撮像素子４から出力される画像データを元に検波することで、評価値を算出する。また、演算回路２５１〜２５ｎは、撮像素子４から出力される１フレーム分の画像データを複数のブロックに分割し、各ブロック毎に検波している。本実施の形態では、撮像素子４から出力される１フレーム分の画像データを、８×８（＝６４）のブロックに分割しているため、１つの評価値について６４個のデータが算出される。演算回路２５１〜２５ｎによって算出されたデータは、汎用メモリ１３に記憶される。演算回路２５１〜２５ｎが算出する評価値としては、焦点の制御（ＡＦ；Auto Focus）を行うためのデータであるＡＦ評価値、露光量の制御（ＡＥ；Auto Exporsure）を行うためのデータであるＡＥ評価値、色校正（ＣＣ；Color Correct）を行うためのデータであるＣＣ評価値などが挙げられる。
【００４４】
ＢＵＳ制御回路２６は、評価値を汎用メモリ１３に記憶するときの記憶位置を示すアドレスを生成し、各評価値に割り当てる。ＢＵＳ制御回路２６が割り当てた評価値に基づいて、メモリコントローラ１２が、各評価値を汎用メモリ１３へ伝送する。
【００４５】
つぎに、デジタルスチルカメラ１における具体的な画像データの流れについて説明する。
【００４６】
最初に、デジタルスチルカメラ１は、ユーザが表示部１８に表示されている被写体像を確認するためのファインダモードとされている。
【００４７】
ファインダモードにおいては、先ず、レンズ２を通して被写体からの光が撮像素子４に入射し、撮像面上に画像が結像される。次に、撮像素子４が、撮像面上に結像された画像を電気信号に変換して、画像データとして出力する。この画像データはＡ／Ｄ変換部５に供給されて、Ａ／Ｄ変換される。Ａ／Ｄ変換された画像データは、ＯＰＤ６と、カメラ信号処理部７とに供給される。
【００４８】
カメラ信号処理部７に供給された画像データは、シェーディング補正、アパーチャ補正、ガンマ補正、色処理などが施された後に、メモリコントローラ１２によって汎用メモリコントローラ１４を介して汎用メモリ１３に書き込まれる。
【００４９】
次に、メモリコントローラ１２が、汎用メモリコントローラ１４を介して汎用メモリ１３から画像データを読み出し、解像度変換部８へ供給する。解像度変換部８へ供給された画像データは、解像度変換された後に、メモリコントローラ１２によって汎用メモリコントローラ１４を介して汎用メモリ１３に書き込まれる。
【００５０】
次に、メモリコントローラ１２が、汎用メモリコントローラ１４を介して汎用メモリ１３から画像データを読み出し、ビデオエンコーダ９へ供給する。ビデオエンコーダ９へ供給された画像データは、エンコードされた後に、Ｄ／Ａ変換部１０へ供給され、Ｄ／Ａ変換される。Ｄ／Ａ変換された画像データは、外部端子３０を介して表示部１８に表示される。
【００５１】
また、ＯＰＤ６では、供給された画像データに基づいて、例えば焦点の制御、露光量の制御、色校正などを行うための評価値を算出する。算出された評価値は、汎用メモリ１３に書き込まれる。
【００５２】
そして、ＣＰＵ１６が、汎用メモリ１３から評価値を読み出し、読み出した評価値に基づいて焦点の制御、露光量の制御、色校正などを行い、デジタルスチルカメラ１の制御を行う。なお、評価値に基づいてＣＰＵ１６がデジタルスチルカメラ１を制御する方法については、詳細を後述する。
【００５３】
一方、ユーザが図示しないシャッタボタンを押すと、デジタルスチルカメラ１は、記録モードに移行する。記録モードにおいては、ファインダモードで解像度変換された画像データが、圧縮／伸長部１１へ供給される。圧縮／伸長部１１は、ＪＰＥＧの規格に従って画像データを圧縮する。圧縮された画像データは、図示しない記録媒体に記録される。
【００５４】
また、ユーザが所定の操作を行うことによってデジタルスチルカメラ１が再生モードに移行すると、ＣＰＵ１６は、記録媒体から画像データを読み出し、圧縮／伸長部１１へ供給する。圧縮／伸長部１１へ供給された画像データは、ＪＰＥＧの規格に従って伸長された後に、ビデオエンコーダ９に供給される。ビデオエンコーダ９に供給された画像データは、Ｄ／Ａ変換部１０でＤ／Ａ変換され、表示部１８に表示される。
【００５５】
以上説明したデジタルスチルカメラ１は、ＯＰＤ６における演算回路２５１〜２５ｎで算出した評価値に基づいて、以下に説明する方法によって制御が行われる。
【００５６】
先ず、ＯＰＤ６で、各演算回路２５１〜２５ｎが、撮像素子４から出力される画像データを元に検波を行い、評価値を算出する。例えば、演算回路２５１〜２５ｎのうち１つは、撮像素子４から出力される画像データを元に輝度信号を検出し、ＡＥ評価値を算出する。また、演算回路２５１〜２５ｎのうち他の１つは、撮像素子４から出力される画像データを元に周波数成分を検出し、ＡＦ評価値を算出する。画像データを元にした検波では、１フレーム分の画像データを８×８のブロックに分割して各ブロック毎に行われるので、１つの評価値に対して６４個のデータが算出される。
【００５７】
次にＢＵＳ制御回路２６が、各演算回路２５１〜２５ｎによって算出された評価値に対して、汎用メモリ１３に記憶するときの記憶位置を示すアドレスを生成し、当該アドレスを各評価値に対して割り当てる。ＢＵＳ制御回路２６は、例えば、６４個のデータのうち先頭のデータのアドレスをデコードした後に、先頭アドレスからのアドレスのインクリメントをデータの数（６４）だけ行う回路構成とされる。
【００５８】
次に、メモリコントローラ１２が、ＢＵＳ制御回路２６によって割り当てられたアドレスに従って、評価値を汎用メモリ１３に記憶する。
【００５９】
次に、ＣＰＵ１６が、汎用メモリ１３からバイパスＩ／Ｆ１７を通して評価値を読み出す。すなわち、ＣＰＵ１６は、ホストＩ／Ｆ１５を介さずに、汎用メモリ１３から評価値を読み出している。したがって、ＣＰＵ１６は、ホストＩ／Ｆ１５を介したときと比較して、汎用メモリ１３に記憶された評価値を素早く読み出すことが可能となる。また、ＣＰＵ１６は、ホストＩ／Ｆ１５を介したときと比較して、デジタルスチルカメラ１を制御する速度を速めることが可能となる。
【００６０】
そして、読み出された評価値に従って、ＣＰＵ１６がデジタルスチルカメラ１を制御する。例えば、ＣＰＵ１６は、ＡＥ評価値に基づいて絞り３の開度やシャッタスピードなどを調節することで露光量を制御する。また、ＣＰＵ１６は、ＡＦ評価値に基づいてレンズ２の位置を調節することで焦点を制御する。
【００６１】
以上説明したように、本発明を適用したデジタルスチルカメラ１では、ＯＰＤ６内部にＢＵＳ制御回路２６を設けることで、演算回路２５１〜２５ｎによって算出された評価値を、汎用メモリ１３に記憶することが可能となる。すなわち、ＯＰＤ６内にメモリを設けることなく、評価値を記憶することが可能となる。
【００６２】
したがって、本発明を適用したデジタルスチルカメラ１においては、１フレーム分の画像データを複数のブロックに分割して各ブロック毎に評価値を算出するときにも、ＯＰＤ６の回路規模の増大を抑制することが可能となる。例えば、ＯＰＤ内部に評価値を記憶するためのメモリを備えたときには、ＯＰＤの回路規模が３０００００ゲートとなるが、本発明を適用したデジタルスチルカメラ１では、ＯＰＤ６の回路規模が１６００００ゲートとなる。また、本発明を適用したデジタルスチルカメラ１では、ＯＰＤ６における回路規模の増大を抑制することで、消費電力を削減することが可能となる。
【００６３】
また、本発明を適用したデジタルスチルカメラ１では、ＣＰＵ１６が、ホストＩ／Ｆ１５を介することなく、汎用メモリ１３に記憶した評価値を読み出すことができる。したがって、本発明を適用したデジタルスチルカメラ１は、迅速に制御が行われる。
【００６４】
【発明の効果】
本発明に係る撮像装置では、信号処理部に外部接続された記憶部に、記憶制御手段により、評価値処理手段において各演算処理手段によって算出された各種評価値を、アドレス処理手段によって割り当てられたアドレスに従って記憶する。そして、上記信号処理部に外部接続された制御部により、上記記憶部から上記バイパスインターフェースを介して各種評価値を読み出し、読み出した各種評価値に基づいて、上記画像処理手段による画像データに対する処理を制御するとともに、上記撮像素子による撮像動作における焦点制御及び露光量制御を行うので、上記評価値処理手段に記憶手段を設けることなく、１フレーム分の画像データを複数のブロックに分割して各ブロック毎に評価値を算出するとともに、上記評価値処理手段の回路規模の増大を抑制することが可能となる。また、本発明に係る撮像装置は、評価値処理手段における回路規模の増大を抑制することによって、消費電力を削減することが可能となる。
【図面の簡単な説明】
【図１】本発明を適用したデジタルスチルカメラのブロック図である。
【図２】同デジタルスチルカメラに備えられたＯＰＤのブロック図である。
【図３】従来のデジタルスチルカメラのブロック図である。
【図４】同デジタルスチルカメラに備えられたＯＰＤのブロック図である。
【符号の説明】
６ ＯＰＤ、２５ 演算回路、２６ ＢＵＳ制御回路
【発明の属する技術分野】
本発明は、デジタルスチルカメラなどの撮像装置に関し、特に、１フレームの画像データを複数のブロックに分割して、各ブロック毎に露出量の制御、焦点の制御、及び色校正などを行う撮像装置に関する。
【０００２】
【従来の技術】
近年、撮影した静止画像のデータをデジタル化し、フレキシブルディスクやメモリカードなどの記録媒体に対して記録できるデジタルスチルカメラなどの撮像装置が製品化されている。
【０００３】
図３に示すように、このデジタルスチルカメラ１００は、レンズ１０１と、絞り１０２と、撮像素子１０３と、アナログデジタル変換部（以下、Ａ／Ｄ変換部と称する。）１０４と、オプティカルディテクタ（以下、ＯＰＤと称する。）１０５と、カメラ信号処理部１０６と、解像度変換部１０７と、ビデオエンコーダ１０８と、デジタルアナログ変換部１０９（以下、Ｄ／Ａ変換部と称する。）と、圧縮／伸長部１１０と、メモリコントローラ１１１と、汎用メモリ１１２と、汎用メモリコントローラ１１３と、ホストインターフェース（以下、ホストＩ／Ｆと称する。）１１４と、中央処理装置（以下、ＣＰＵと称する。）１１５と、ＣＰＵ接続メモリ１１６と、表示部１１７とを備える。
【０００４】
当該デジタルスチルカメラ１００における画像データの流れは、以下に説明する通りとなる。
【０００５】
最初、デジタルスチルカメラ１００は、ユーザが表示部１１７に表示されている被写体像を確認するためのファインダモードとされている。
【０００６】
ファインダモードにおいては、先ず、レンズ１０１を通して被写体からの光が撮像素子１０３に入射し、撮像面上に画像が結像される。次に、撮像素子１０３が、撮像面上に結像された画像を電気信号に変換して、画像データとして出力する。この画像データはＡ／Ｄ変換部１０４に供給されて、Ａ／Ｄ変換される。Ａ／Ｄ変換された画像データは、ＯＰＤ１０５と、カメラ信号処理部１０６とに供給される。
【０００７】
カメラ信号処理部１０６に供給された画像データは、シェーディング補正、アパーチャ補正、ガンマ補正、色処理などが施された後に、メモリコントローラ１１１によって汎用メモリコントローラ１１３を介して汎用メモリ１１２に書き込まれる。
【０００８】
次に、メモリコントローラ１１１が、汎用メモリコントローラ１１３を介して汎用メモリ１１２から画像データを読み出し、解像度変換部１０７へ供給する。解像度変換部１０７へ供給された画像データは、解像度変換された後に、メモリコントローラ１１１によって汎用メモリコントローラ１１３を介して汎用メモリ１１２に書き込まれる。
【０００９】
次に、メモリコントローラ１１１が、汎用メモリコントローラ１１３を介して汎用メモリ１１２から画像データを読み出し、ビデオエンコーダ１０８へ供給する。ビデオエンコーダ１０８へ供給された画像データは、エンコードされた後に、Ｄ／Ａ変換部１０９へ供給され、Ｄ／Ａ変換される。Ｄ／Ａ変換された画像データは、表示部１１７に表示される。
【００１０】
また、ＯＰＤ１０５では、供給された画像データに基づいて、例えば露光量の制御などを行うための評価値が算出され、記憶される。
【００１１】
具体的に説明すると、ＯＰＤ１０５は、図４に示すように、複数の演算回路１２０１，１２０２，・・・，１２０ｎ（ｎは自然数。以下、演算回路１２０１〜１２０ｎと総称する。）と、それぞれ６４個の独立した保存回路を有する複数の保存回路部１２１１，１２１２，・・・，１２１ｎ（以下、保存回路部１２１１〜１２１ｎと総称する。）とを備える。演算回路１２０１〜１２０ｎは、撮像素子１０３から出力される画像データを元に演算（以下、検波と称する。）を行うことで、評価値を算出している。また、保存回路部１２１１〜１２１ｎは評価値を記憶する。評価値としては、例えば、焦点の制御（ＡＦ；Auto Focus）を行うためのＡＦ評価値、露光量の制御（ＡＥ；Auto Exporsure）を行うためのＡＥ評価値、色校正（ＣＣ；Color Correct）を行うためのＣＣ評価値などが挙げられる。
【００１２】
そして、ＣＰＵ１１５が、保存回路部１２１１〜１２１ｎに記憶されている評価値をホストＩ／Ｆ１１４を介して読み出す。ＣＰＵ１１５は、読み出した評価値に基づいて、焦点の制御、色校正の制御、色校正などを行い、デジタルスチルカメラ１００の制御を行っている。
【００１３】
一方、ユーザが図示しないシャッタボタンを押すと、デジタルスチルカメラ１００は、記録モードに移行する。記録モードにおいては、ファインダモードで解像度変換された画像データが、圧縮／伸長部１１０へ供給される。圧縮／伸長部１１０では、ＪＰＥＧ（Joint Photographic Expert Group）の規格に従って、画像データが圧縮される。圧縮された画像データは、図示しない記録媒体に対して記録される。
【００１４】
また、ユーザが所定の操作を行うことによって、デジタルスチルカメラ１００が再生モードに移行すると、ＣＰＵ１１５は、記録媒体から画像データを読み出し、圧縮／伸長部１１０へ供給する。圧縮／伸長部１１０へ供給された画像データは、ＪＰＥＧの規格に従って伸長された後に、ビデオエンコーダ１０８に供給される。ビデオエンコーダ１０８に供給された画像データは、Ｄ／Ａ変換部１０９でＤ／Ａ変換され、表示部１１７に表示される。
【００１５】
【発明が解決しようとする課題】
ところで、デジタルスチルカメラ１００では、ＯＰＤ１０５において、１フレームの画像データを例えば８×８（＝６４）のブロックに分割して各ブロック毎に検波を行い、評価値を算出する方法が採用されている。すなわち、デジタルスチルカメラ１００では、１つの評価値について６４個のデータを生成する。
【００１６】
１フレームの画像データについて複数のブロック毎に検波を行うとき、演算回路は、演算を時分割処理することが可能となる。したがって、１つの評価値に必要な演算回路は１個となる。
【００１７】
また、１フレームの画像データについて複数のブロック毎に検波を行うとき、検波によって得られた評価値は、ブロック全ての検波が終了するまで保存する必要がある。したがって、１つの評価値について必要な保存回路は６４個となる。さらに、ＡＥ評価値，ＡＦ評価値，ＣＣ評価値などを全て合計すると、評価値の種類は一般的に２０種類以上となる。複数のデータが保存回路を共有することは不可能なので、１つの評価値が１６ビットであると仮定すると、デジタルスチルカメラ１００では、１フレーム分のデータを記憶するために、１６×２０×６４（＝２０４８０）個以上の独立した保存回路が必要となる。当該保存回路は、それぞれフリップフロップやラッチ、或いはＬＳＩに内蔵された専用のＲＡＭなどによって構成されている。
【００１８】
したがって、ＯＰＤ１０５では、演算回路１２０１〜１２０ｎと比較して保存回路部１２１１〜１２１ｎの規模が大きくなり、ＯＰＤ１０５全体としての回路規模も大きくなる。例えば、ＯＰＤ１０５全体の回路規模は３０００００ゲートとなり、保存回路部１２１１〜１２１ｎの回路規模は１５００００ゲートとなる。回路規模が大きいＯＰＤ１０５は、動作させたときに消費電力が大きくなる。
【００１９】
本発明は、このような従来の実情を鑑みて提案されたものであり、１フレームの画像データを複数のブロックに分割して、ブロック毎に露光量の制御、焦点の制御、色校正などを行うための評価値を算出することが可能であるとともに、測光手段の回路規模が小さい撮像装置を提供することを目的とする。
【００２０】
【課題を解決するための手段】
本発明を適用した撮像装置は、被写体からの撮像光が入射され、当該撮像光を電気信号に変換して１フレーム分の画像データを出力する撮像素子と、上記撮像素子により得られた画像データが供給される信号処理部と、上記信号処理部に外部接続され、上記信号処理部の動作を制御する制御部と、
上記信号処理部に外部接続され、上記信号処理部により処理する画像データ及び制御データを一時記憶する記憶部とを備え、上記信号処理部は、上記撮像素子により得られた画像データについて、それぞれ１フレーム分の画像データを複数のブロックに分割し、上記画像処理手段による処理を制御するための評価値、撮像素子による撮像動作における焦点制御のための評価値及び露光量制御のための評価値を含む各種評価値をブロック毎に個別に算出する複数の演算処理手段と、上記記憶部に評価値を記憶するときの記憶位置を示すアドレスを生成し、生成したアドレスを上記各演算処理手段によって算出された各種評価値に対して割り当てるアドレス処理手段とを備える評価値処理手段と、上記撮像素子により得られた画像データを処理する画像処理手段と、上記評価値処理手段により算出された評価値を、上記評価値処理手段が割り当てたアドレスに従って上記記憶部へ記憶する記憶制御手段と、上記画像処理手段、評価値処理手段及び記憶制御手段が接続された画像データバスと、上記制御部を上記画像データバスに接続するホストインターフェースと、上記制御部を上記記憶制御手段に接続するバイパスインターフェースとが１チップに集積回路化されてなり、上記記憶制御手段により、上記評価値処理手段において、上記各演算処理手段によって算出された各種評価値を、アドレス処理手段によって割り当てられたアドレスに従って、上記記憶部に記憶し、上記制御部により、上記記憶部から上記バイパスインターフェースを介して各種評価値を読み出し、読み出した各種評価値に基づいて、上記画像処理手段による画像データに対する処理を制御するとともに、上記撮像素子による撮像動作における焦点制御及び露光量制御を行うことを特徴とする。
【００２１】
本発明を適用した撮像装置では、撮像素子により得られた画像データについて、それぞれ１フレーム分の画像データを複数のブロックに分割し、上記画像処理手段による処理を制御するための評価値、撮像素子による撮像動作における焦点制御のための評価値及び露光量制御のための評価値を含む各種評価値をブロック毎に個別に算出する複数の演算処理手段と、上記記憶部に評価値を記憶するときの記憶位置を示すアドレスを生成し、生成したアドレスを上記各演算処理手段によって算出された各種評価値に対して割り当てるアドレス処理手段とを備える評価値処理手段と、上記撮像素子により得られた画像データを処理する画像処理手段と、上記評価値処理手段により算出された評価値を、上記評価値処理手段が割り当てたアドレスに従って上記記憶部へ記憶する記憶制御手段と、上記画像処理手段、評価値処理手段及び記憶制御手段が接続された画像データバスと、上記制御部を上記画像データバスに接続するホストインターフェースと、上記制御部を上記記憶制御手段に接続するバイパスインターフェースとが１チップに集積回路化されてなる信号処理部は、当該信号処理部に外部接続された記憶部に、上記記憶制御手段により、上記評価値処理手段において各演算処理手段によって算出された各種評価値を、アドレス処理手段によって割り当てられたアドレスに従って記憶する。そして、信号処理部に外部接続された制御部により、上記記憶部から上記バイパスインターフェースを介して各種評価値を読み出し、読み出した各種評価値に基づいて、上記画像処理手段による画像データに対する処理を制御するとともに、上記撮像素子による撮像動作における焦点制御及び露光量制御を行う。
【００２２】
【発明の実施の形態】
以下、本発明を適用した撮像装置について、図１及び図２を参照しながら詳細に説明する。なお、本実施の形態では、本発明をデジタルスチルカメラに適用した例について説明する。
【００２３】
図１に示すように、本発明を適用したデジタルスチルカメラ１は、レンズ２と、絞り３と、撮像素子４と、アナログデジタル変換部（以下、Ａ／Ｄ変換部と称する。）５と、オプティカルディテクタ（以下、ＯＰＤと称する。）６と、カメラ信号処理部７と、解像度変換部８と、ビデオエンコーダ９と、デジタルアナログ変換部（以下、Ｄ／Ａ変換部と称する。）１０と、圧縮／伸長部１１と、メモリコントローラ１２と、汎用メモリ１３と、汎用メモリコントローラ１４と、ホストインターフェース（以下、ホストＩ／Ｆと称する。）１５と、中央処理装置（以下、ＣＰＵと称する。）１６と、バイパスインターフェース（以下、バイパスＩ／Ｆと称する。）１７と、表示部１８とを備える。
【００２４】
なお、ＯＰＤ６と、カメラ信号処理部７と、解像度変換部８と、ビデオエンコーダ９と、Ｄ／Ａ変換部１０と、圧縮／伸長部１１と、メモリコントローラ１２と、汎用メモリコントローラ１４と、ホストＩ／Ｆ１５と、バイパスＩ／Ｆ１７とは、１つのチップ上に集積されており、１つの大規模集積回路（ＬＳＩ；Large-Scale Integrated circuit）１９を構成している。
【００２５】
また、ＯＰＤ６と、カメラ信号処理部７と、解像度変換部８と、ビデオエンコーダ９と、Ｄ／Ａ変換部１０と、圧縮／伸長部１１と、メモリコントローラ１２と、汎用メモリコントローラ１４と、ホストＩ／Ｆ１５とは、画像データバス２０に接続している。
【００２６】
レンズ２は、被写体からの入射光を、撮像素子４の撮像面上に結像する。
【００２７】
絞り３は、レンズ２を通して撮像素子４への入射する光の量を制御する。すなわち、絞り３は、撮像素子４に対する露光量を制御する。
【００２８】
撮像素子４は、被写体を撮像する半導体素子であり、レンズ２を通して入射された被写体の撮像光を画素毎に電気信号に変換して、１フレーム分の画像データを出力する。撮像素子４としては、例えばＣＣＤ（Charge Coupled Device）やＣＭＯＳ（Complementary Mental-Oxide Semiconductor device）などが使用される。
【００２９】
Ａ／Ｄ変換部５は、撮像素子４から出力された画像データを、アナログ信号からデジタル信号へ変換する。
【００３０】
ＯＰＤ６は、測光手段である。ＯＰＤ６は、複数の演算回路２５１，２５２，２５３・・・，２５ｎ（ｎは自然数。以下、演算回路２５１〜２５ｎと総称する。）と、ＢＵＳ制御回路２６とを備える。ＯＰＤ６では、演算回路２５１〜２５ｎが、撮像素子４から出力される１フレーム分の画像データを複数のブロックに分割し、各ブロック毎に演算（以下、検波と称する。）を行うことで、評価値を算出している。また、ＢＵＳ制御回路２６は、演算回路２５１〜２５ｎが算出した評価値に対して、汎用メモリ１３に記憶するときの記憶位置を示すアドレスを割り当てる。なお、ＯＰＤ６については、詳細を後述する。
【００３１】
カメラ信号処理部７は、撮像素子４から供給された画像データに対して、シェーディング補正、アパーチャ補正、ガンマ補正、色処理などを施す。
【００３２】
解像度変換部８は、画像データの解像度を変換する。解像度変換部８は、主に撮像素子４で生成された画像データが高解像度のときに所定の解像度に抑えるための処理を行うが、低解像度のデータを高解像度にするための処理を行っても良い。
【００３３】
ビデオエンコーダ９は、画像データをエンコードする。
【００３４】
Ｄ／Ａ変換部１０は、エンコードされた画像データを、デジタル信号からアナログ信号へ変換する。アナログ信号に変換された画像データは、表示部１８に表示される。
【００３５】
圧縮／伸長部１１は、ＪＰＥＧ（Joint Photographic Expert Group）の規格に従って、画像データに対して圧縮処理及び伸長処理を行う。
【００３６】
メモリコントローラ１２は、汎用メモリ１３と画像データバス２０に接続している各回路との間で画像データの転送を行う。具体的に説明すると、メモリコントローラ１２は、ＯＰＤ６において演算回路２５１〜２５ｎが算出した評価値を、ＢＵＳ制御回路２６が割り当てたアドレスに従って、汎用メモリコントローラ１４を介して汎用メモリ１３へ書き込む。また、メモリコントローラ１２は、カメラ信号処理部６、解像度変換部８などから供給される画像データを、汎用メモリコントローラ１４を介して汎用メモリ１３に書き込む。さらに、メモリコントローラ１２は、汎用メモリ１３に書き込まれている画像データを、汎用メモリコントローラ１４を介して読み出す。さらにまた、メモリコントローラ１２は、汎用メモリ１３から読み出した画像データを、解像度変換部８、ビデオエンコーダ９、及び圧縮／伸長部１１へ供給する。
【００３７】
汎用メモリ１３は、画像データなどの各種データを記憶する記憶手段である。
例えば、カメラ信号処理部７でシェーディング補正、アパーチャ補正、ガンマ補正、色処理などが施された画像データは、解像度変換部８へ供給される前に、一時的に汎用メモリ１３に記憶される。また、演算回路２５１〜２５ｎによって算出された評価値が記憶される。汎用メモリ１３としては、例えば、ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）などが使用される。
【００３８】
ＣＰＵ１６は、画像データの処理全般を行う。例えば、ＣＰＵ１６は、圧縮／伸長部１１によって圧縮された画像データを、図示しない記録媒体へ書き込むとともに、当該記録媒体へ書き込まれた画像データを読み出して圧縮／伸長部１１へ供給する。また、ＣＰＵ１６は、ＯＰＤ６が算出した評価値に基づいて焦点の制御、露光量の制御、色校正などを行い、デジタルスチルカメラ１を制御する。
【００３９】
バイパスＩ／Ｆ１７は、ＣＰＵ１６が、汎用メモリ１３に記憶されたデータを、ホストＩ／Ｆ１５を介することなく読み出すことを可能とし、ＣＰＵ１６が汎用メモリ１３に記憶されたデータを読み出す時間を短縮する。また、バイパスＩ／Ｆ１７を設けることによって、ＣＰＵ１６が汎用メモリ１３に記憶されたデータを短時間で読み出すことが可能となるため、ＣＰＵ１６は、処理される前のデータや、処理された後のデータなどを記憶するためのメモリを直接接続することなく、データに演算を施すことができる。したがって、バイパスＩ／Ｆ１７を設けることによって、デジタルスチルカメラ１に備えられるメモリの量を縮小することが可能となる。
【００４０】
表示部１８は、ビデオエンコーダ９によってエンコードされた後にＤ／Ａ変換部１０によってＤ／Ａ変換された画像データを表示する。表示部１８の例としては、液晶画面などが挙げられる。
【００４１】
つぎに、ＯＰＤ６について詳細に説明する。
【００４２】
ＯＰＤ６は、図２に示すように、複数の演算回路２５１〜２５ｎと、ＢＵＳ制御回路２６とを備える。
【００４３】
演算回路２５１〜２５ｎは、撮像素子４から出力される画像データを元に検波することで、評価値を算出する。また、演算回路２５１〜２５ｎは、撮像素子４から出力される１フレーム分の画像データを複数のブロックに分割し、各ブロック毎に検波している。本実施の形態では、撮像素子４から出力される１フレーム分の画像データを、８×８（＝６４）のブロックに分割しているため、１つの評価値について６４個のデータが算出される。演算回路２５１〜２５ｎによって算出されたデータは、汎用メモリ１３に記憶される。演算回路２５１〜２５ｎが算出する評価値としては、焦点の制御（ＡＦ；Auto Focus）を行うためのデータであるＡＦ評価値、露光量の制御（ＡＥ；Auto Exporsure）を行うためのデータであるＡＥ評価値、色校正（ＣＣ；Color Correct）を行うためのデータであるＣＣ評価値などが挙げられる。
【００４４】
ＢＵＳ制御回路２６は、評価値を汎用メモリ１３に記憶するときの記憶位置を示すアドレスを生成し、各評価値に割り当てる。ＢＵＳ制御回路２６が割り当てた評価値に基づいて、メモリコントローラ１２が、各評価値を汎用メモリ１３へ伝送する。
【００４５】
つぎに、デジタルスチルカメラ１における具体的な画像データの流れについて説明する。
【００４６】
最初に、デジタルスチルカメラ１は、ユーザが表示部１８に表示されている被写体像を確認するためのファインダモードとされている。
【００４７】
ファインダモードにおいては、先ず、レンズ２を通して被写体からの光が撮像素子４に入射し、撮像面上に画像が結像される。次に、撮像素子４が、撮像面上に結像された画像を電気信号に変換して、画像データとして出力する。この画像データはＡ／Ｄ変換部５に供給されて、Ａ／Ｄ変換される。Ａ／Ｄ変換された画像データは、ＯＰＤ６と、カメラ信号処理部７とに供給される。
【００４８】
カメラ信号処理部７に供給された画像データは、シェーディング補正、アパーチャ補正、ガンマ補正、色処理などが施された後に、メモリコントローラ１２によって汎用メモリコントローラ１４を介して汎用メモリ１３に書き込まれる。
【００４９】
次に、メモリコントローラ１２が、汎用メモリコントローラ１４を介して汎用メモリ１３から画像データを読み出し、解像度変換部８へ供給する。解像度変換部８へ供給された画像データは、解像度変換された後に、メモリコントローラ１２によって汎用メモリコントローラ１４を介して汎用メモリ１３に書き込まれる。
【００５０】
次に、メモリコントローラ１２が、汎用メモリコントローラ１４を介して汎用メモリ１３から画像データを読み出し、ビデオエンコーダ９へ供給する。ビデオエンコーダ９へ供給された画像データは、エンコードされた後に、Ｄ／Ａ変換部１０へ供給され、Ｄ／Ａ変換される。Ｄ／Ａ変換された画像データは、外部端子３０を介して表示部１８に表示される。
【００５１】
また、ＯＰＤ６では、供給された画像データに基づいて、例えば焦点の制御、露光量の制御、色校正などを行うための評価値を算出する。算出された評価値は、汎用メモリ１３に書き込まれる。
【００５２】
そして、ＣＰＵ１６が、汎用メモリ１３から評価値を読み出し、読み出した評価値に基づいて焦点の制御、露光量の制御、色校正などを行い、デジタルスチルカメラ１の制御を行う。なお、評価値に基づいてＣＰＵ１６がデジタルスチルカメラ１を制御する方法については、詳細を後述する。
【００５３】
一方、ユーザが図示しないシャッタボタンを押すと、デジタルスチルカメラ１は、記録モードに移行する。記録モードにおいては、ファインダモードで解像度変換された画像データが、圧縮／伸長部１１へ供給される。圧縮／伸長部１１は、ＪＰＥＧの規格に従って画像データを圧縮する。圧縮された画像データは、図示しない記録媒体に記録される。
【００５４】
また、ユーザが所定の操作を行うことによってデジタルスチルカメラ１が再生モードに移行すると、ＣＰＵ１６は、記録媒体から画像データを読み出し、圧縮／伸長部１１へ供給する。圧縮／伸長部１１へ供給された画像データは、ＪＰＥＧの規格に従って伸長された後に、ビデオエンコーダ９に供給される。ビデオエンコーダ９に供給された画像データは、Ｄ／Ａ変換部１０でＤ／Ａ変換され、表示部１８に表示される。
【００５５】
以上説明したデジタルスチルカメラ１は、ＯＰＤ６における演算回路２５１〜２５ｎで算出した評価値に基づいて、以下に説明する方法によって制御が行われる。
【００５６】
先ず、ＯＰＤ６で、各演算回路２５１〜２５ｎが、撮像素子４から出力される画像データを元に検波を行い、評価値を算出する。例えば、演算回路２５１〜２５ｎのうち１つは、撮像素子４から出力される画像データを元に輝度信号を検出し、ＡＥ評価値を算出する。また、演算回路２５１〜２５ｎのうち他の１つは、撮像素子４から出力される画像データを元に周波数成分を検出し、ＡＦ評価値を算出する。画像データを元にした検波では、１フレーム分の画像データを８×８のブロックに分割して各ブロック毎に行われるので、１つの評価値に対して６４個のデータが算出される。
【００５７】
次にＢＵＳ制御回路２６が、各演算回路２５１〜２５ｎによって算出された評価値に対して、汎用メモリ１３に記憶するときの記憶位置を示すアドレスを生成し、当該アドレスを各評価値に対して割り当てる。ＢＵＳ制御回路２６は、例えば、６４個のデータのうち先頭のデータのアドレスをデコードした後に、先頭アドレスからのアドレスのインクリメントをデータの数（６４）だけ行う回路構成とされる。
【００５８】
次に、メモリコントローラ１２が、ＢＵＳ制御回路２６によって割り当てられたアドレスに従って、評価値を汎用メモリ１３に記憶する。
【００５９】
次に、ＣＰＵ１６が、汎用メモリ１３からバイパスＩ／Ｆ１７を通して評価値を読み出す。すなわち、ＣＰＵ１６は、ホストＩ／Ｆ１５を介さずに、汎用メモリ１３から評価値を読み出している。したがって、ＣＰＵ１６は、ホストＩ／Ｆ１５を介したときと比較して、汎用メモリ１３に記憶された評価値を素早く読み出すことが可能となる。また、ＣＰＵ１６は、ホストＩ／Ｆ１５を介したときと比較して、デジタルスチルカメラ１を制御する速度を速めることが可能となる。
【００６０】
そして、読み出された評価値に従って、ＣＰＵ１６がデジタルスチルカメラ１を制御する。例えば、ＣＰＵ１６は、ＡＥ評価値に基づいて絞り３の開度やシャッタスピードなどを調節することで露光量を制御する。また、ＣＰＵ１６は、ＡＦ評価値に基づいてレンズ２の位置を調節することで焦点を制御する。
【００６１】
以上説明したように、本発明を適用したデジタルスチルカメラ１では、ＯＰＤ６内部にＢＵＳ制御回路２６を設けることで、演算回路２５１〜２５ｎによって算出された評価値を、汎用メモリ１３に記憶することが可能となる。すなわち、ＯＰＤ６内にメモリを設けることなく、評価値を記憶することが可能となる。
【００６２】
したがって、本発明を適用したデジタルスチルカメラ１においては、１フレーム分の画像データを複数のブロックに分割して各ブロック毎に評価値を算出するときにも、ＯＰＤ６の回路規模の増大を抑制することが可能となる。例えば、ＯＰＤ内部に評価値を記憶するためのメモリを備えたときには、ＯＰＤの回路規模が３０００００ゲートとなるが、本発明を適用したデジタルスチルカメラ１では、ＯＰＤ６の回路規模が１６００００ゲートとなる。また、本発明を適用したデジタルスチルカメラ１では、ＯＰＤ６における回路規模の増大を抑制することで、消費電力を削減することが可能となる。
【００６３】
また、本発明を適用したデジタルスチルカメラ１では、ＣＰＵ１６が、ホストＩ／Ｆ１５を介することなく、汎用メモリ１３に記憶した評価値を読み出すことができる。したがって、本発明を適用したデジタルスチルカメラ１は、迅速に制御が行われる。
【００６４】
【発明の効果】
本発明に係る撮像装置では、信号処理部に外部接続された記憶部に、記憶制御手段により、評価値処理手段において各演算処理手段によって算出された各種評価値を、アドレス処理手段によって割り当てられたアドレスに従って記憶する。そして、上記信号処理部に外部接続された制御部により、上記記憶部から上記バイパスインターフェースを介して各種評価値を読み出し、読み出した各種評価値に基づいて、上記画像処理手段による画像データに対する処理を制御するとともに、上記撮像素子による撮像動作における焦点制御及び露光量制御を行うので、上記評価値処理手段に記憶手段を設けることなく、１フレーム分の画像データを複数のブロックに分割して各ブロック毎に評価値を算出するとともに、上記評価値処理手段の回路規模の増大を抑制することが可能となる。また、本発明に係る撮像装置は、評価値処理手段における回路規模の増大を抑制することによって、消費電力を削減することが可能となる。
【図面の簡単な説明】
【図１】本発明を適用したデジタルスチルカメラのブロック図である。
【図２】同デジタルスチルカメラに備えられたＯＰＤのブロック図である。
【図３】従来のデジタルスチルカメラのブロック図である。
【図４】同デジタルスチルカメラに備えられたＯＰＤのブロック図である。
【符号の説明】
６ ＯＰＤ、２５ 演算回路、２６ ＢＵＳ制御回路
Claims (1)
- 被写体からの撮像光が入射され、当該撮像光を電気信号に変換して１フレーム分の画像データを出力する撮像素子と、
上記撮像素子により得られた画像データが供給される信号処理部と、
上記信号処理部に外部接続され、上記信号処理部の動作を制御する制御部と、
上記信号処理部に外部接続され、上記信号処理部により処理する画像データ及び制御データを一時記憶する記憶部と
を備え、
上記信号処理部は、上記撮像素子により得られた画像データについて、それぞれ１フレーム分の画像データを複数のブロックに分割し、上記画像処理手段による処理を制御するための評価値、撮像素子による撮像動作における焦点制御のための評価値及び露光量制御のための評価値を含む各種評価値をブロック毎に個別に算出する複数の演算処理手段と、上記記憶部に評価値を記憶するときの記憶位置を示すアドレスを生成し、生成したアドレスを上記各演算処理手段によって算出された各種評価値に対して割り当てるアドレス処理手段とを備える評価値処理手段と、上記撮像素子により得られた画像データを処理する画像処理手段と、上記評価値処理手段により算出された評価値を、上記評価値処理手段が割り当てたアドレスに従って上記記憶部へ記憶する記憶制御手段と、上記画像処理手段、評価値処理手段及び記憶制御手段が接続された画像データバスと、上記制御部を上記画像データバスに接続するホストインターフェースと、上記制御部を上記記憶制御手段に接続するバイパスインターフェースとが１チップに集積回路化されてなり、
上記記憶制御手段により、上記評価値処理手段において、上記各演算処理手段によって算出された各種評価値を、アドレス処理手段によって割り当てられたアドレスに従って、上記記憶部に記憶し、
上記制御部により、上記記憶部から上記バイパスインターフェースを介して各種評価値を読み出し、読み出した各種評価値に基づいて、上記画像処理手段による画像データに対する処理を制御するとともに、上記撮像素子による撮像動作における焦点制御及び露光量制御を行う
ことを特徴とする撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001285708A JP4696429B2 (ja) | 2001-09-19 | 2001-09-19 | 撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001285708A JP4696429B2 (ja) | 2001-09-19 | 2001-09-19 | 撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003101857A JP2003101857A (ja) | 2003-04-04 |
| JP4696429B2 true JP4696429B2 (ja) | 2011-06-08 |
Family
ID=19108814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001285708A Expired - Fee Related JP4696429B2 (ja) | 2001-09-19 | 2001-09-19 | 撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4696429B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7075543B2 (en) * | 2003-07-08 | 2006-07-11 | Seiko Epson Corporation | Graphics controller providing flexible access to a graphics display device by a host |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05219510A (ja) * | 1992-01-31 | 1993-08-27 | Sony Corp | ビデオ信号処理装置 |
| JPH0698239A (ja) * | 1992-09-10 | 1994-04-08 | Canon Inc | 自動焦点調節装置 |
| JPH07143384A (ja) * | 1993-11-18 | 1995-06-02 | Canon Inc | 撮影装置 |
| JPH09243904A (ja) * | 1996-03-05 | 1997-09-19 | Eastman Kodak Japan Kk | 画像の構図変化検出方法 |
| JPH09281386A (ja) * | 1996-04-15 | 1997-10-31 | Eastman Kodak Japan Kk | 画像の自動被写体検出方法 |
| WO1998052351A1 (fr) * | 1997-05-16 | 1998-11-19 | Sanyo Electric Co., Ltd. | Dispositif autofocus |
| JPH11113008A (ja) * | 1997-10-08 | 1999-04-23 | Olympus Optical Co Ltd | 電子的撮像装置 |
| JPH11220739A (ja) * | 1997-11-30 | 1999-08-10 | Sony Corp | ビデオカメラ装置 |
| JPH11239291A (ja) * | 1998-02-20 | 1999-08-31 | Fuji Photo Film Co Ltd | 撮像制御装置および撮像制御方法 |
| JP2000069370A (ja) * | 1998-08-18 | 2000-03-03 | Sony Corp | 撮像装置 |
| JP2000155257A (ja) * | 1998-11-19 | 2000-06-06 | Fuji Photo Film Co Ltd | 自動焦点調節装置および方法 |
| JP2000165785A (ja) * | 1998-11-20 | 2000-06-16 | Canon Inc | 画像データ記録装置、画像データ記録方法及び記憶媒体 |
| JP2001078081A (ja) * | 1999-09-08 | 2001-03-23 | Canon Inc | 撮像装置及び撮像方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6449484A (en) * | 1987-08-20 | 1989-02-23 | Sanyo Electric Co | Automatic focus video camera |
-
2001
- 2001-09-19 JP JP2001285708A patent/JP4696429B2/ja not_active Expired - Fee Related
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05219510A (ja) * | 1992-01-31 | 1993-08-27 | Sony Corp | ビデオ信号処理装置 |
| JPH0698239A (ja) * | 1992-09-10 | 1994-04-08 | Canon Inc | 自動焦点調節装置 |
| JPH07143384A (ja) * | 1993-11-18 | 1995-06-02 | Canon Inc | 撮影装置 |
| JPH09243904A (ja) * | 1996-03-05 | 1997-09-19 | Eastman Kodak Japan Kk | 画像の構図変化検出方法 |
| JPH09281386A (ja) * | 1996-04-15 | 1997-10-31 | Eastman Kodak Japan Kk | 画像の自動被写体検出方法 |
| WO1998052351A1 (fr) * | 1997-05-16 | 1998-11-19 | Sanyo Electric Co., Ltd. | Dispositif autofocus |
| JPH11113008A (ja) * | 1997-10-08 | 1999-04-23 | Olympus Optical Co Ltd | 電子的撮像装置 |
| JPH11220739A (ja) * | 1997-11-30 | 1999-08-10 | Sony Corp | ビデオカメラ装置 |
| JPH11239291A (ja) * | 1998-02-20 | 1999-08-31 | Fuji Photo Film Co Ltd | 撮像制御装置および撮像制御方法 |
| JP2000069370A (ja) * | 1998-08-18 | 2000-03-03 | Sony Corp | 撮像装置 |
| JP2000155257A (ja) * | 1998-11-19 | 2000-06-06 | Fuji Photo Film Co Ltd | 自動焦点調節装置および方法 |
| JP2000165785A (ja) * | 1998-11-20 | 2000-06-16 | Canon Inc | 画像データ記録装置、画像データ記録方法及び記憶媒体 |
| JP2001078081A (ja) * | 1999-09-08 | 2001-03-23 | Canon Inc | 撮像装置及び撮像方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003101857A (ja) | 2003-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4680166B2 (ja) | 撮像装置および撮像方法 | |
| JP4928674B2 (ja) | 広いダイナミックレンジを達成するための時間インデックス付け方法を用いた多サンプリング方法 | |
| JP6306845B2 (ja) | 撮像装置及びその制御方法 | |
| JP2002111989A (ja) | 画像処理回路 | |
| JP3822380B2 (ja) | 画像信号処理装置 | |
| JP5141324B2 (ja) | 撮像装置および撮像装置の制御方法、ならびに、信号処理装置および信号処理方法 | |
| JP2000316163A (ja) | カラー撮像素子及び撮像装置 | |
| JP2009005083A (ja) | 撮像装置、撮像装置の制御方法、および撮像装置の制御プログラム | |
| WO2016169488A1 (zh) | 图像处理方法、装置、计算机存储介质和终端 | |
| US20080100724A1 (en) | Image processing device and imaging device | |
| JP2004048561A (ja) | 撮像装置及び測光装置 | |
| US20100135644A1 (en) | Photographing apparatus and method of controlling the same | |
| KR20170011555A (ko) | 디지털 촬영 장치 및 그 방법 | |
| US7193647B2 (en) | Filtering still image data from a multimode stream | |
| JP4901314B2 (ja) | ディジタル・カメラおよびその制御方法 | |
| JP4696429B2 (ja) | 撮像装置 | |
| JP2004320180A (ja) | 撮像装置およびその制御方法 | |
| JP4719505B2 (ja) | 映像信号処理装置及び映像信号処理方法 | |
| JP2000023024A (ja) | 画像入力装置 | |
| JP2004180317A (ja) | ビデオ画像と静止画像を取り込む方法 | |
| JP5392336B2 (ja) | 撮像装置、撮像方法および撮像プログラム | |
| JP6767694B2 (ja) | 撮像装置 | |
| JP4100905B2 (ja) | 撮像装置及びその制御方法及び制御プログラム及び記録媒体 | |
| JP2005277618A (ja) | 撮像装置、シェーディング補正装置、及びシェーディング補正方法 | |
| JP2020031336A (ja) | 撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080729 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100709 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100810 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100929 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110201 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110214 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |