JP2003101857A - 撮像装置 - Google Patents
撮像装置Info
- Publication number
- JP2003101857A JP2003101857A JP2001285708A JP2001285708A JP2003101857A JP 2003101857 A JP2003101857 A JP 2003101857A JP 2001285708 A JP2001285708 A JP 2001285708A JP 2001285708 A JP2001285708 A JP 2001285708A JP 2003101857 A JP2003101857 A JP 2003101857A
- Authority
- JP
- Japan
- Prior art keywords
- evaluation value
- image data
- data
- general
- opd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Focusing (AREA)
- Automatic Focus Adjustment (AREA)
- Studio Devices (AREA)
Abstract
(57)【要約】
【課題】 ＯＰＤにおける回路規模の増大を抑制する。
【解決手段】 ＯＰＤ６内に、ＢＵＳ制御回路２６を設
ける。また、ＢＵＳ制御回路２６が、各演算回路２５１
〜２５ｎによって算出された評価値に対して、汎用メモ
リに記憶するときの記憶位置を示すアドレスを生成し、
当該アドレスを各評価値に対して割り当てる。次に、メ
モリコントローラが、ＢＵＳ制御回路２６によって割り
当てられたアドレスに従って、評価値を汎用メモリに記
憶する。ＣＰＵは、バイパスＩ／Ｆを通じて評価値を汎
用メモリから読み出し、この評価値に従って焦点の制
御、露光量の制御、及び色校正などを行う。
ける。また、ＢＵＳ制御回路２６が、各演算回路２５１
〜２５ｎによって算出された評価値に対して、汎用メモ
リに記憶するときの記憶位置を示すアドレスを生成し、
当該アドレスを各評価値に対して割り当てる。次に、メ
モリコントローラが、ＢＵＳ制御回路２６によって割り
当てられたアドレスに従って、評価値を汎用メモリに記
憶する。ＣＰＵは、バイパスＩ／Ｆを通じて評価値を汎
用メモリから読み出し、この評価値に従って焦点の制
御、露光量の制御、及び色校正などを行う。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、デジタルスチルカ
メラなどの撮像装置に関し、特に、１フレームの画像デ
ータを複数のブロックに分割して、各ブロック毎に露出
量の制御、焦点の制御、及び色校正などを行う撮像装置
に関する。 【０００２】 【従来の技術】近年、撮影した静止画像のデータをデジ
タル化し、フレキシブルディスクやメモリカードなどの
記録媒体に対して記録できるデジタルスチルカメラなど
の撮像装置が製品化されている。 【０００３】図３に示すように、このデジタルスチルカ
メラ１００は、レンズ１０１と、絞り１０２と、撮像素
子１０３と、アナログデジタル変換部（以下、Ａ／Ｄ変
換部と称する。）１０４と、オプティカルディテクタ
（以下、ＯＰＤと称する。）１０５と、カメラ信号処理
部１０６と、解像度変換部１０７と、ビデオエンコーダ
１０８と、デジタルアナログ変換部１０９（以下、Ｄ／
Ａ変換部と称する。）と、圧縮／伸長部１１０と、メモ
リコントローラ１１１と、汎用メモリ１１２と、汎用メ
モリコントローラ１１３と、ホストインターフェース
（以下、ホストＩ／Ｆと称する。）１１４と、中央処理
装置（以下、ＣＰＵと称する。）１１５と、ＣＰＵ接続
メモリ１１６と、表示部１１７とを備える。 【０００４】当該デジタルスチルカメラ１００における
画像データの流れは、以下に説明する通りとなる。 【０００５】最初、デジタルスチルカメラ１００は、ユ
ーザが表示部１１７に表示されている被写体像を確認す
るためのファインダモードとされている。 【０００６】ファインダモードにおいては、先ず、レン
ズ１０１を通して被写体からの光が撮像素子１０３に入
射し、撮像面上に画像が結像される。次に、撮像素子１
０３が、撮像面上に結像された画像を電気信号に変換し
て、画像データとして出力する。この画像データはＡ／
Ｄ変換部１０４に供給されて、Ａ／Ｄ変換される。Ａ／
Ｄ変換された画像データは、ＯＰＤ１０５と、カメラ信
号処理部１０６とに供給される。 【０００７】カメラ信号処理部１０６に供給された画像
データは、シェーディング補正、アパーチャ補正、ガン
マ補正、色処理などが施された後に、メモリコントロー
ラ１１１によって汎用メモリコントローラ１１３を介し
て汎用メモリ１１２に書き込まれる。 【０００８】次に、メモリコントローラ１１１が、汎用
メモリコントローラ１１３を介して汎用メモリ１１２か
ら画像データを読み出し、解像度変換部１０７へ供給す
る。解像度変換部１０７へ供給された画像データは、解
像度変換された後に、メモリコントローラ１１１によっ
て汎用メモリコントローラ１１３を介して汎用メモリ１
１２に書き込まれる。 【０００９】次に、メモリコントローラ１１１が、汎用
メモリコントローラ１１３を介して汎用メモリ１１２か
ら画像データを読み出し、ビデオエンコーダ１０８へ供
給する。ビデオエンコーダ１０８へ供給された画像デー
タは、エンコードされた後に、Ｄ／Ａ変換部１０９へ供
給され、Ｄ／Ａ変換される。Ｄ／Ａ変換された画像デー
タは、表示部１１７に表示される。 【００１０】また、ＯＰＤ１０５では、供給された画像
データに基づいて、例えば露光量の制御などを行うため
の評価値が算出され、記憶される。 【００１１】具体的に説明すると、ＯＰＤ１０５は、図
４に示すように、複数の演算回路１２０１，１２０２，
・・・，１２０ｎ（ｎは自然数。以下、演算回路１２０
１〜１２０ｎと総称する。）と、それぞれ６４個の独立
した保存回路を有する複数の保存回路部１２１１，１２
１２，・・・，１２１ｎ（以下、保存回路部１２１１〜
１２１ｎと総称する。）とを備える。演算回路１２０１
〜１２０ｎは、撮像素子１０３から出力される画像デー
タを元に演算（以下、検波と称する。）を行うことで、
評価値を算出している。また、保存回路部１２１１〜１
２１ｎは評価値を記憶する。評価値としては、例えば、
焦点の制御（ＡＦ；Auto Focus）を行うためのＡＦ評価
値、露光量の制御（ＡＥ；Auto Exporsure）を行うため
のＡＥ評価値、色校正（ＣＣ；Color Correct）を行う
ためのＣＣ評価値などが挙げられる。 【００１２】そして、ＣＰＵ１１５が、保存回路部１２
１１〜１２１ｎに記憶されている評価値をホストＩ／Ｆ
１１４を介して読み出す。ＣＰＵ１１５は、読み出した
評価値に基づいて、焦点の制御、色校正の制御、色校正
などを行い、デジタルスチルカメラ１００の制御を行っ
ている。 【００１３】一方、ユーザが図示しないシャッタボタン
を押すと、デジタルスチルカメラ１００は、記録モード
に移行する。記録モードにおいては、ファインダモード
で解像度変換された画像データが、圧縮／伸長部１１０
へ供給される。圧縮／伸長部１１０では、ＪＰＥＧ（Jo
int Photographic Expert Group）の規格に従って、画
像データが圧縮される。圧縮された画像データは、図示
しない記録媒体に対して記録される。 【００１４】また、ユーザが所定の操作を行うことによ
って、デジタルスチルカメラ１００が再生モードに移行
すると、ＣＰＵ１１５は、記録媒体から画像データを読
み出し、圧縮／伸長部１１０へ供給する。圧縮／伸長部
１１０へ供給された画像データは、ＪＰＥＧの規格に従
って伸長された後に、ビデオエンコーダ１０８に供給さ
れる。ビデオエンコーダ１０８に供給された画像データ
は、Ｄ／Ａ変換部１０９でＤ／Ａ変換され、表示部１１
７に表示される。 【００１５】 【発明が解決しようとする課題】ところで、デジタルス
チルカメラ１００では、ＯＰＤ１０５において、１フレ
ームの画像データを例えば８×８（＝６４）のブロック
に分割して各ブロック毎に検波を行い、評価値を算出す
る方法が採用されている。すなわち、デジタルスチルカ
メラ１００では、１つの評価値について６４個のデータ
を生成する。 【００１６】１フレームの画像データについて複数のブ
ロック毎に検波を行うとき、演算回路は、演算を時分割
処理することが可能となる。したがって、１つの評価値
に必要な演算回路は１個となる。 【００１７】また、１フレームの画像データについて複
数のブロック毎に検波を行うとき、検波によって得られ
た評価値は、ブロック全ての検波が終了するまで保存す
る必要がある。したがって、１つの評価値について必要
な保存回路は６４個となる。さらに、ＡＥ評価値，ＡＦ
評価値，ＣＣ評価値などを全て合計すると、評価値の種
類は一般的に２０種類以上となる。複数のデータが保存
回路を共有することは不可能なので、１つの評価値が１
６ビットであると仮定すると、デジタルスチルカメラ１
００では、１フレーム分のデータを記憶するために、１
６×２０×６４（＝２０４８０）個以上の独立した保存
回路が必要となる。当該保存回路は、それぞれフリップ
フロップやラッチ、或いはＬＳＩに内蔵された専用のＲ
ＡＭなどによって構成されている。 【００１８】したがって、ＯＰＤ１０５では、演算回路
１２０１〜１２０ｎと比較して保存回路部１２１１〜１
２１ｎの規模が大きくなり、ＯＰＤ１０５全体としての
回路規模も大きくなる。例えば、ＯＰＤ１０５全体の回
路規模は３０００００ゲートとなり、保存回路部１２１
１〜１２１ｎの回路規模は１５００００ゲートとなる。
回路規模が大きいＯＰＤ１０５は、動作させたときに消
費電力が大きくなる。 【００１９】本発明は、このような従来の実情を鑑みて
提案されたものであり、１フレームの画像データを複数
のブロックに分割して、ブロック毎に露光量の制御、焦
点の制御、色校正などを行うための評価値を算出するこ
とが可能であるとともに、測光手段の回路規模が小さい
撮像装置を提供することを目的とする。 【００２０】 【課題を解決するための手段】本発明を適用した撮像装
置は、被写体からの撮像光が入射され、当該撮像光を電
気信号に変換して１フレーム分の画像データを出力する
撮像素子と、記憶手段と、上記画像データに基づいて評
価値を算出すると共に、上記評価値を上記記憶手段に記
憶するときの記憶位置を示すアドレスを上記評価値に対
して割り当てる測光手段と、上記評価値を、上記測光手
段が割り当てたアドレスに従って上記記憶手段へ記憶す
る記憶制御手段とを備えることを特徴とする。 【００２１】本発明を適用した撮像装置では、測光手段
が評価値を記憶手段に記憶するときの記憶位置を示すア
ドレスを生成して、評価値に割り当てる。そして、記憶
制御手段が、割り当てられたアドレスに従って測光手段
の外部に設けられた記憶手段に評価値を記憶する。した
がって、本発明を適用した撮像装置は、測光手段外部に
設けられた記憶手段に対して評価値を記憶することが可
能となる。 【００２２】 【発明の実施の形態】以下、本発明を適用した撮像装置
について、図１及び図２を参照しながら詳細に説明す
る。なお、本実施の形態では、本発明をデジタルスチル
カメラに適用した例について説明する。 【００２３】図１に示すように、本発明を適用したデジ
タルスチルカメラ１は、レンズ２と、絞り３と、撮像素
子４と、アナログデジタル変換部（以下、Ａ／Ｄ変換部
と称する。）５と、オプティカルディテクタ（以下、Ｏ
ＰＤと称する。）６と、カメラ信号処理部７と、解像度
変換部８と、ビデオエンコーダ９と、デジタルアナログ
変換部（以下、Ｄ／Ａ変換部と称する。）１０と、圧縮
／伸長部１１と、メモリコントローラ１２と、汎用メモ
リ１３と、汎用メモリコントローラ１４と、ホストイン
ターフェース（以下、ホストＩ／Ｆと称する。）１５
と、中央処理装置（以下、ＣＰＵと称する。）１６と、
バイパスインターフェース（以下、バイパスＩ／Ｆと称
する。）１７と、表示部１８とを備える。 【００２４】なお、ＯＰＤ６と、カメラ信号処理部７
と、解像度変換部８と、ビデオエンコーダ９と、Ｄ／Ａ
変換部１０と、圧縮／伸長部１１と、メモリコントロー
ラ１２と、汎用メモリコントローラ１４と、ホストＩ／
Ｆ１５と、バイパスＩ／Ｆ１７とは、１つのチップ上に
集積されており、１つの大規模集積回路（ＬＳＩ；Larg
e-Scale Integrated circuit）１９を構成している。 【００２５】また、ＯＰＤ６と、カメラ信号処理部７
と、解像度変換部８と、ビデオエンコーダ９と、Ｄ／Ａ
変換部１０と、圧縮／伸長部１１と、メモリコントロー
ラ１２と、汎用メモリコントローラ１４と、ホストＩ／
Ｆ１５とは、画像データバス２０に接続している。 【００２６】レンズ２は、被写体からの入射光を、撮像
素子４の撮像面上に結像する。 【００２７】絞り３は、レンズ２を通して撮像素子４へ
の入射する光の量を制御する。すなわち、絞り３は、撮
像素子４に対する露光量を制御する。 【００２８】撮像素子４は、被写体を撮像する半導体素
子であり、レンズ２を通して入射された被写体の撮像光
を画素毎に電気信号に変換して、１フレーム分の画像デ
ータを出力する。撮像素子４としては、例えばＣＣＤ
（Charge Coupled Device）やＣＭＯＳ（Complementary
Mental-Oxide Semiconductor device）などが使用され
る。 【００２９】Ａ／Ｄ変換部５は、撮像素子４から出力さ
れた画像データを、アナログ信号からデジタル信号へ変
換する。 【００３０】ＯＰＤ６は、測光手段である。ＯＰＤ６
は、複数の演算回路２５１，２５２，２５３・・・，２
５ｎ（ｎは自然数。以下、演算回路２５１〜２５ｎと総
称する。）と、ＢＵＳ制御回路２６とを備える。ＯＰＤ
６では、演算回路２５１〜２５ ｎが、撮像素子４から出
力される１フレーム分の画像データを複数のブロックに
分割し、各ブロック毎に演算（以下、検波と称する。）
を行うことで、評価値を算出している。また、ＢＵＳ制
御回路２６は、演算回路２５１〜２５ｎが算出した評価
値に対して、汎用メモリ１３に記憶するときの記憶位置
を示すアドレスを割り当てる。なお、ＯＰＤ６について
は、詳細を後述する。 【００３１】カメラ信号処理部７は、撮像素子４から供
給された画像データに対して、シェーディング補正、ア
パーチャ補正、ガンマ補正、色処理などを施す。 【００３２】解像度変換部８は、画像データの解像度を
変換する。解像度変換部８は、主に撮像素子４で生成さ
れた画像データが高解像度のときに所定の解像度に抑え
るための処理を行うが、低解像度のデータを高解像度に
するための処理を行っても良い。 【００３３】ビデオエンコーダ９は、画像データをエン
コードする。 【００３４】Ｄ／Ａ変換部１０は、エンコードされた画
像データを、デジタル信号からアナログ信号へ変換す
る。アナログ信号に変換された画像データは、表示部１
８に表示される。 【００３５】圧縮／伸長部１１は、ＪＰＥＧ（Joint Ph
otographic Expert Group）の規格に従って、画像デー
タに対して圧縮処理及び伸長処理を行う。 【００３６】メモリコントローラ１２は、汎用メモリ１
３と画像データバス２０に接続している各回路との間で
画像データの転送を行う。具体的に説明すると、メモリ
コントローラ１２は、ＯＰＤ６において演算回路２５１
〜２５ｎが算出した評価値を、ＢＵＳ制御回路２６が割
り当てたアドレスに従って、汎用メモリコントローラ１
４を介して汎用メモリ１３へ書き込む。また、メモリコ
ントローラ１２は、カメラ信号処理部６、解像度変換部
８などから供給される画像データを、汎用メモリコント
ローラ１４を介して汎用メモリ１３に書き込む。さら
に、メモリコントローラ１２は、汎用メモリ１３に書き
込まれている画像データを、汎用メモリコントローラ１
４を介して読み出す。さらにまた、メモリコントローラ
１２は、汎用メモリ１３から読み出した画像データを、
解像度変換部８、ビデオエンコーダ９、及び圧縮／伸長
部１１へ供給する。 【００３７】汎用メモリ１３は、画像データなどの各種
データを記憶する記憶手段である。例えば、カメラ信号
処理部７でシェーディング補正、アパーチャ補正、ガン
マ補正、色処理などが施された画像データは、解像度変
換部８へ供給される前に、一時的に汎用メモリ１３に記
憶される。また、演算回路２５１〜２５ｎによって算出
された評価値が記憶される。汎用メモリ１３としては、
例えば、ＳＤＲＡＭ（Synchronous Dynamic Random Acc
ess Memory）などが使用される。 【００３８】ＣＰＵ１６は、画像データの処理全般を行
う。例えば、ＣＰＵ１６は、圧縮／伸長部１１によって
圧縮された画像データを、図示しない記録媒体へ書き込
むとともに、当該記録媒体へ書き込まれた画像データを
読み出して圧縮／伸長部１１へ供給する。また、ＣＰＵ
１６は、ＯＰＤ６が算出した評価値に基づいて焦点の制
御、露光量の制御、色校正などを行い、デジタルスチル
カメラ１を制御する。 【００３９】バイパスＩ／Ｆ１７は、ＣＰＵ１６が、汎
用メモリ１３に記憶されたデータを、ホストＩ／Ｆ１５
を介することなく読み出すことを可能とし、ＣＰＵ１６
が汎用メモリ１３に記憶されたデータを読み出す時間を
短縮する。また、バイパスＩ／Ｆ１７を設けることによ
って、ＣＰＵ１６が汎用メモリ１３に記憶されたデータ
を短時間で読み出すことが可能となるため、ＣＰＵ１６
は、処理される前のデータや、処理された後のデータな
どを記憶するためのメモリを直接接続することなく、デ
ータに演算を施すことができる。したがって、バイパス
Ｉ／Ｆ１７を設けることによって、デジタルスチルカメ
ラ１に備えられるメモリの量を縮小することが可能とな
る。 【００４０】表示部１８は、ビデオエンコーダ９によっ
てエンコードされた後にＤ／Ａ変換部１０によってＤ／
Ａ変換された画像データを表示する。表示部１８の例と
しては、液晶画面などが挙げられる。 【００４１】つぎに、ＯＰＤ６について詳細に説明す
る。 【００４２】ＯＰＤ６は、図２に示すように、複数の演
算回路２５１〜２５ｎと、ＢＵＳ制御回路２６とを備え
る。 【００４３】演算回路２５１〜２５ｎは、撮像素子４か
ら出力される画像データを元に検波することで、評価値
を算出する。また、演算回路２５１〜２５ｎは、撮像素
子４から出力される１フレーム分の画像データを複数の
ブロックに分割し、各ブロック毎に検波している。本実
施の形態では、撮像素子４から出力される１フレーム分
の画像データを、８×８（＝６４）のブロックに分割し
ているため、１つの評価値について６４個のデータが算
出される。演算回路２５１〜２５ｎによって算出された
データは、汎用メモリ１３に記憶される。演算回路２５
１〜２５ｎが算出する評価値としては、焦点の制御（Ａ
Ｆ；Auto Focus）を行うためのデータであるＡＦ評価
値、露光量の制御（ＡＥ；Auto Exporsure）を行うため
のデータであるＡＥ評価値、色校正（ＣＣ；Color Corr
ect）を行うためのデータであるＣＣ評価値などが挙げ
られる。 【００４４】ＢＵＳ制御回路２６は、評価値を汎用メモ
リ１３に記憶するときの記憶位置を示すアドレスを生成
し、各評価値に割り当てる。ＢＵＳ制御回路２６が割り
当てた評価値に基づいて、メモリコントローラ１２が、
各評価値を汎用メモリ１３へ伝送する。 【００４５】つぎに、デジタルスチルカメラ１における
具体的な画像データの流れについて説明する。 【００４６】最初に、デジタルスチルカメラ１は、ユー
ザが表示部１８に表示されている被写体像を確認するた
めのファインダモードとされている。 【００４７】ファインダモードにおいては、先ず、レン
ズ２を通して被写体からの光が撮像素子４に入射し、撮
像面上に画像が結像される。次に、撮像素子４が、撮像
面上に結像された画像を電気信号に変換して、画像デー
タとして出力する。この画像データはＡ／Ｄ変換部５に
供給されて、Ａ／Ｄ変換される。Ａ／Ｄ変換された画像
データは、ＯＰＤ６と、カメラ信号処理部７とに供給さ
れる。 【００４８】カメラ信号処理部７に供給された画像デー
タは、シェーディング補正、アパーチャ補正、ガンマ補
正、色処理などが施された後に、メモリコントローラ１
２によって汎用メモリコントローラ１４を介して汎用メ
モリ１３に書き込まれる。 【００４９】次に、メモリコントローラ１２が、汎用メ
モリコントローラ１４を介して汎用メモリ１３から画像
データを読み出し、解像度変換部８へ供給する。解像度
変換部８へ供給された画像データは、解像度変換された
後に、メモリコントローラ１２によって汎用メモリコン
トローラ１４を介して汎用メモリ１３に書き込まれる。 【００５０】次に、メモリコントローラ１２が、汎用メ
モリコントローラ１４を介して汎用メモリ１３から画像
データを読み出し、ビデオエンコーダ９へ供給する。ビ
デオエンコーダ９へ供給された画像データは、エンコー
ドされた後に、Ｄ／Ａ変換部１０へ供給され、Ｄ／Ａ変
換される。Ｄ／Ａ変換された画像データは、外部端子３
０を介して表示部１８に表示される。 【００５１】また、ＯＰＤ６では、供給された画像デー
タに基づいて、例えば焦点の制御、露光量の制御、色校
正などを行うための評価値を算出する。算出された評価
値は、汎用メモリ１３に書き込まれる。 【００５２】そして、ＣＰＵ１６が、汎用メモリ１３か
ら評価値を読み出し、読み出した評価値に基づいて焦点
の制御、露光量の制御、色校正などを行い、デジタルス
チルカメラ１の制御を行う。なお、評価値に基づいてＣ
ＰＵ１６がデジタルスチルカメラ１を制御する方法につ
いては、詳細を後述する。 【００５３】一方、ユーザが図示しないシャッタボタン
を押すと、デジタルスチルカメラ１は、記録モードに移
行する。記録モードにおいては、ファインダモードで解
像度変換された画像データが、圧縮／伸長部１１へ供給
される。圧縮／伸長部１１は、ＪＰＥＧの規格に従って
画像データを圧縮する。圧縮された画像データは、図示
しない記録媒体に記録される。 【００５４】また、ユーザが所定の操作を行うことによ
ってデジタルスチルカメラ１が再生モードに移行する
と、ＣＰＵ１６は、記録媒体から画像データを読み出
し、圧縮／伸長部１１へ供給する。圧縮／伸長部１１へ
供給された画像データは、ＪＰＥＧの規格に従って伸長
された後に、ビデオエンコーダ９に供給される。ビデオ
エンコーダ９に供給された画像データは、Ｄ／Ａ変換部
１０でＤ／Ａ変換され、表示部１８に表示される。 【００５５】以上説明したデジタルスチルカメラ１は、
ＯＰＤ６における演算回路２５１〜２５ｎで算出した評
価値に基づいて、以下に説明する方法によって制御が行
われる。 【００５６】先ず、ＯＰＤ６で、各演算回路２５１〜２
５ｎが、撮像素子４から出力される画像データを元に検
波を行い、評価値を算出する。例えば、演算回路２５１
〜２５ｎのうち１つは、撮像素子４から出力される画像
データを元に輝度信号を検出し、ＡＥ評価値を算出す
る。また、演算回路２５１〜２５ｎのうち他の１つは、
撮像素子４から出力される画像データを元に周波数成分
を検出し、ＡＦ評価値を算出する。画像データを元にし
た検波では、１フレーム分の画像データを８×８のブロ
ックに分割して各ブロック毎に行われるので、１つの評
価値に対して６４個のデータが算出される。 【００５７】次にＢＵＳ制御回路２６が、各演算回路２
５１〜２５ｎによって算出された評価値に対して、汎用
メモリ１３に記憶するときの記憶位置を示すアドレスを
生成し、当該アドレスを各評価値に対して割り当てる。
ＢＵＳ制御回路２６は、例えば、６４個のデータのうち
先頭のデータのアドレスをデコードした後に、先頭アド
レスからのアドレスのインクリメントをデータの数（６
４）だけ行う回路構成とされる。 【００５８】次に、メモリコントローラ１２が、ＢＵＳ
制御回路２６によって割り当てられたアドレスに従っ
て、評価値を汎用メモリ１３に記憶する。 【００５９】次に、ＣＰＵ１６が、汎用メモリ１３から
バイパスＩ／Ｆ１７を通して評価値を読み出す。すなわ
ち、ＣＰＵ１６は、ホストＩ／Ｆ１５を介さずに、汎用
メモリ１３から評価値を読み出している。したがって、
ＣＰＵ１６は、ホストＩ／Ｆ１５を介したときと比較し
て、汎用メモリ１３に記憶された評価値を素早く読み出
すことが可能となる。また、ＣＰＵ１６は、ホストＩ／
Ｆ１５を介したときと比較して、デジタルスチルカメラ
１を制御する速度を速めることが可能となる。 【００６０】そして、読み出された評価値に従って、Ｃ
ＰＵ１６がデジタルスチルカメラ１を制御する。例え
ば、ＣＰＵ１６は、ＡＥ評価値に基づいて絞り３の開度
やシャッタスピードなどを調節することで露光量を制御
する。また、ＣＰＵ１６は、ＡＦ評価値に基づいてレン
ズ２の位置を調節することで焦点を制御する。 【００６１】以上説明したように、本発明を適用したデ
ジタルスチルカメラ１では、ＯＰＤ６内部にＢＵＳ制御
回路２６を設けることで、演算回路２５１〜２５ｎによ
って算出された評価値を、汎用メモリ１３に記憶するこ
とが可能となる。すなわち、ＯＰＤ６内にメモリを設け
ることなく、評価値を記憶することが可能となる。 【００６２】したがって、本発明を適用したデジタルス
チルカメラ１においては、１フレーム分の画像データを
複数のブロックに分割して各ブロック毎に評価値を算出
するときにも、ＯＰＤ６の回路規模の増大を抑制するこ
とが可能となる。例えば、ＯＰＤ内部に評価値を記憶す
るためのメモリを備えたときには、ＯＰＤの回路規模が
３０００００ゲートとなるが、本発明を適用したデジタ
ルスチルカメラ１では、ＯＰＤ６の回路規模が１６００
００ゲートとなる。また、本発明を適用したデジタルス
チルカメラ１では、ＯＰＤ６における回路規模の増大を
抑制することで、消費電力を削減することが可能とな
る。 【００６３】また、本発明を適用したデジタルスチルカ
メラ１では、ＣＰＵ１６が、ホストＩ／Ｆ１５を介する
ことなく、汎用メモリ１３に記憶した評価値を読み出す
ことができる。したがって、本発明を適用したデジタル
スチルカメラ１は、迅速に制御が行われる。 【００６４】 【発明の効果】本発明に係る撮像装置は、測光手段がア
ドレスを生成して評価値に割り当てることで、評価値
を、測光手段外部に備えられた記憶手段に記憶すること
が可能となる。すなわち、本発明に係る撮像装置は、測
光手段内部に記憶手段を設けることなく、評価値を記憶
することが可能となる。したがって、本発明に係る撮像
装置は、１フレーム分の画像データを複数のブロックに
分割して各ブロック毎に評価値を算出するとともに、測
光手段の回路規模の増大を抑制することが可能となる。
また、本発明に係る撮像装置は、測光手段における回路
規模の増大を抑制することによって、消費電力を削減す
ることが可能となる。
メラなどの撮像装置に関し、特に、１フレームの画像デ
ータを複数のブロックに分割して、各ブロック毎に露出
量の制御、焦点の制御、及び色校正などを行う撮像装置
に関する。 【０００２】 【従来の技術】近年、撮影した静止画像のデータをデジ
タル化し、フレキシブルディスクやメモリカードなどの
記録媒体に対して記録できるデジタルスチルカメラなど
の撮像装置が製品化されている。 【０００３】図３に示すように、このデジタルスチルカ
メラ１００は、レンズ１０１と、絞り１０２と、撮像素
子１０３と、アナログデジタル変換部（以下、Ａ／Ｄ変
換部と称する。）１０４と、オプティカルディテクタ
（以下、ＯＰＤと称する。）１０５と、カメラ信号処理
部１０６と、解像度変換部１０７と、ビデオエンコーダ
１０８と、デジタルアナログ変換部１０９（以下、Ｄ／
Ａ変換部と称する。）と、圧縮／伸長部１１０と、メモ
リコントローラ１１１と、汎用メモリ１１２と、汎用メ
モリコントローラ１１３と、ホストインターフェース
（以下、ホストＩ／Ｆと称する。）１１４と、中央処理
装置（以下、ＣＰＵと称する。）１１５と、ＣＰＵ接続
メモリ１１６と、表示部１１７とを備える。 【０００４】当該デジタルスチルカメラ１００における
画像データの流れは、以下に説明する通りとなる。 【０００５】最初、デジタルスチルカメラ１００は、ユ
ーザが表示部１１７に表示されている被写体像を確認す
るためのファインダモードとされている。 【０００６】ファインダモードにおいては、先ず、レン
ズ１０１を通して被写体からの光が撮像素子１０３に入
射し、撮像面上に画像が結像される。次に、撮像素子１
０３が、撮像面上に結像された画像を電気信号に変換し
て、画像データとして出力する。この画像データはＡ／
Ｄ変換部１０４に供給されて、Ａ／Ｄ変換される。Ａ／
Ｄ変換された画像データは、ＯＰＤ１０５と、カメラ信
号処理部１０６とに供給される。 【０００７】カメラ信号処理部１０６に供給された画像
データは、シェーディング補正、アパーチャ補正、ガン
マ補正、色処理などが施された後に、メモリコントロー
ラ１１１によって汎用メモリコントローラ１１３を介し
て汎用メモリ１１２に書き込まれる。 【０００８】次に、メモリコントローラ１１１が、汎用
メモリコントローラ１１３を介して汎用メモリ１１２か
ら画像データを読み出し、解像度変換部１０７へ供給す
る。解像度変換部１０７へ供給された画像データは、解
像度変換された後に、メモリコントローラ１１１によっ
て汎用メモリコントローラ１１３を介して汎用メモリ１
１２に書き込まれる。 【０００９】次に、メモリコントローラ１１１が、汎用
メモリコントローラ１１３を介して汎用メモリ１１２か
ら画像データを読み出し、ビデオエンコーダ１０８へ供
給する。ビデオエンコーダ１０８へ供給された画像デー
タは、エンコードされた後に、Ｄ／Ａ変換部１０９へ供
給され、Ｄ／Ａ変換される。Ｄ／Ａ変換された画像デー
タは、表示部１１７に表示される。 【００１０】また、ＯＰＤ１０５では、供給された画像
データに基づいて、例えば露光量の制御などを行うため
の評価値が算出され、記憶される。 【００１１】具体的に説明すると、ＯＰＤ１０５は、図
４に示すように、複数の演算回路１２０１，１２０２，
・・・，１２０ｎ（ｎは自然数。以下、演算回路１２０
１〜１２０ｎと総称する。）と、それぞれ６４個の独立
した保存回路を有する複数の保存回路部１２１１，１２
１２，・・・，１２１ｎ（以下、保存回路部１２１１〜
１２１ｎと総称する。）とを備える。演算回路１２０１
〜１２０ｎは、撮像素子１０３から出力される画像デー
タを元に演算（以下、検波と称する。）を行うことで、
評価値を算出している。また、保存回路部１２１１〜１
２１ｎは評価値を記憶する。評価値としては、例えば、
焦点の制御（ＡＦ；Auto Focus）を行うためのＡＦ評価
値、露光量の制御（ＡＥ；Auto Exporsure）を行うため
のＡＥ評価値、色校正（ＣＣ；Color Correct）を行う
ためのＣＣ評価値などが挙げられる。 【００１２】そして、ＣＰＵ１１５が、保存回路部１２
１１〜１２１ｎに記憶されている評価値をホストＩ／Ｆ
１１４を介して読み出す。ＣＰＵ１１５は、読み出した
評価値に基づいて、焦点の制御、色校正の制御、色校正
などを行い、デジタルスチルカメラ１００の制御を行っ
ている。 【００１３】一方、ユーザが図示しないシャッタボタン
を押すと、デジタルスチルカメラ１００は、記録モード
に移行する。記録モードにおいては、ファインダモード
で解像度変換された画像データが、圧縮／伸長部１１０
へ供給される。圧縮／伸長部１１０では、ＪＰＥＧ（Jo
int Photographic Expert Group）の規格に従って、画
像データが圧縮される。圧縮された画像データは、図示
しない記録媒体に対して記録される。 【００１４】また、ユーザが所定の操作を行うことによ
って、デジタルスチルカメラ１００が再生モードに移行
すると、ＣＰＵ１１５は、記録媒体から画像データを読
み出し、圧縮／伸長部１１０へ供給する。圧縮／伸長部
１１０へ供給された画像データは、ＪＰＥＧの規格に従
って伸長された後に、ビデオエンコーダ１０８に供給さ
れる。ビデオエンコーダ１０８に供給された画像データ
は、Ｄ／Ａ変換部１０９でＤ／Ａ変換され、表示部１１
７に表示される。 【００１５】 【発明が解決しようとする課題】ところで、デジタルス
チルカメラ１００では、ＯＰＤ１０５において、１フレ
ームの画像データを例えば８×８（＝６４）のブロック
に分割して各ブロック毎に検波を行い、評価値を算出す
る方法が採用されている。すなわち、デジタルスチルカ
メラ１００では、１つの評価値について６４個のデータ
を生成する。 【００１６】１フレームの画像データについて複数のブ
ロック毎に検波を行うとき、演算回路は、演算を時分割
処理することが可能となる。したがって、１つの評価値
に必要な演算回路は１個となる。 【００１７】また、１フレームの画像データについて複
数のブロック毎に検波を行うとき、検波によって得られ
た評価値は、ブロック全ての検波が終了するまで保存す
る必要がある。したがって、１つの評価値について必要
な保存回路は６４個となる。さらに、ＡＥ評価値，ＡＦ
評価値，ＣＣ評価値などを全て合計すると、評価値の種
類は一般的に２０種類以上となる。複数のデータが保存
回路を共有することは不可能なので、１つの評価値が１
６ビットであると仮定すると、デジタルスチルカメラ１
００では、１フレーム分のデータを記憶するために、１
６×２０×６４（＝２０４８０）個以上の独立した保存
回路が必要となる。当該保存回路は、それぞれフリップ
フロップやラッチ、或いはＬＳＩに内蔵された専用のＲ
ＡＭなどによって構成されている。 【００１８】したがって、ＯＰＤ１０５では、演算回路
１２０１〜１２０ｎと比較して保存回路部１２１１〜１
２１ｎの規模が大きくなり、ＯＰＤ１０５全体としての
回路規模も大きくなる。例えば、ＯＰＤ１０５全体の回
路規模は３０００００ゲートとなり、保存回路部１２１
１〜１２１ｎの回路規模は１５００００ゲートとなる。
回路規模が大きいＯＰＤ１０５は、動作させたときに消
費電力が大きくなる。 【００１９】本発明は、このような従来の実情を鑑みて
提案されたものであり、１フレームの画像データを複数
のブロックに分割して、ブロック毎に露光量の制御、焦
点の制御、色校正などを行うための評価値を算出するこ
とが可能であるとともに、測光手段の回路規模が小さい
撮像装置を提供することを目的とする。 【００２０】 【課題を解決するための手段】本発明を適用した撮像装
置は、被写体からの撮像光が入射され、当該撮像光を電
気信号に変換して１フレーム分の画像データを出力する
撮像素子と、記憶手段と、上記画像データに基づいて評
価値を算出すると共に、上記評価値を上記記憶手段に記
憶するときの記憶位置を示すアドレスを上記評価値に対
して割り当てる測光手段と、上記評価値を、上記測光手
段が割り当てたアドレスに従って上記記憶手段へ記憶す
る記憶制御手段とを備えることを特徴とする。 【００２１】本発明を適用した撮像装置では、測光手段
が評価値を記憶手段に記憶するときの記憶位置を示すア
ドレスを生成して、評価値に割り当てる。そして、記憶
制御手段が、割り当てられたアドレスに従って測光手段
の外部に設けられた記憶手段に評価値を記憶する。した
がって、本発明を適用した撮像装置は、測光手段外部に
設けられた記憶手段に対して評価値を記憶することが可
能となる。 【００２２】 【発明の実施の形態】以下、本発明を適用した撮像装置
について、図１及び図２を参照しながら詳細に説明す
る。なお、本実施の形態では、本発明をデジタルスチル
カメラに適用した例について説明する。 【００２３】図１に示すように、本発明を適用したデジ
タルスチルカメラ１は、レンズ２と、絞り３と、撮像素
子４と、アナログデジタル変換部（以下、Ａ／Ｄ変換部
と称する。）５と、オプティカルディテクタ（以下、Ｏ
ＰＤと称する。）６と、カメラ信号処理部７と、解像度
変換部８と、ビデオエンコーダ９と、デジタルアナログ
変換部（以下、Ｄ／Ａ変換部と称する。）１０と、圧縮
／伸長部１１と、メモリコントローラ１２と、汎用メモ
リ１３と、汎用メモリコントローラ１４と、ホストイン
ターフェース（以下、ホストＩ／Ｆと称する。）１５
と、中央処理装置（以下、ＣＰＵと称する。）１６と、
バイパスインターフェース（以下、バイパスＩ／Ｆと称
する。）１７と、表示部１８とを備える。 【００２４】なお、ＯＰＤ６と、カメラ信号処理部７
と、解像度変換部８と、ビデオエンコーダ９と、Ｄ／Ａ
変換部１０と、圧縮／伸長部１１と、メモリコントロー
ラ１２と、汎用メモリコントローラ１４と、ホストＩ／
Ｆ１５と、バイパスＩ／Ｆ１７とは、１つのチップ上に
集積されており、１つの大規模集積回路（ＬＳＩ；Larg
e-Scale Integrated circuit）１９を構成している。 【００２５】また、ＯＰＤ６と、カメラ信号処理部７
と、解像度変換部８と、ビデオエンコーダ９と、Ｄ／Ａ
変換部１０と、圧縮／伸長部１１と、メモリコントロー
ラ１２と、汎用メモリコントローラ１４と、ホストＩ／
Ｆ１５とは、画像データバス２０に接続している。 【００２６】レンズ２は、被写体からの入射光を、撮像
素子４の撮像面上に結像する。 【００２７】絞り３は、レンズ２を通して撮像素子４へ
の入射する光の量を制御する。すなわち、絞り３は、撮
像素子４に対する露光量を制御する。 【００２８】撮像素子４は、被写体を撮像する半導体素
子であり、レンズ２を通して入射された被写体の撮像光
を画素毎に電気信号に変換して、１フレーム分の画像デ
ータを出力する。撮像素子４としては、例えばＣＣＤ
（Charge Coupled Device）やＣＭＯＳ（Complementary
Mental-Oxide Semiconductor device）などが使用され
る。 【００２９】Ａ／Ｄ変換部５は、撮像素子４から出力さ
れた画像データを、アナログ信号からデジタル信号へ変
換する。 【００３０】ＯＰＤ６は、測光手段である。ＯＰＤ６
は、複数の演算回路２５１，２５２，２５３・・・，２
５ｎ（ｎは自然数。以下、演算回路２５１〜２５ｎと総
称する。）と、ＢＵＳ制御回路２６とを備える。ＯＰＤ
６では、演算回路２５１〜２５ ｎが、撮像素子４から出
力される１フレーム分の画像データを複数のブロックに
分割し、各ブロック毎に演算（以下、検波と称する。）
を行うことで、評価値を算出している。また、ＢＵＳ制
御回路２６は、演算回路２５１〜２５ｎが算出した評価
値に対して、汎用メモリ１３に記憶するときの記憶位置
を示すアドレスを割り当てる。なお、ＯＰＤ６について
は、詳細を後述する。 【００３１】カメラ信号処理部７は、撮像素子４から供
給された画像データに対して、シェーディング補正、ア
パーチャ補正、ガンマ補正、色処理などを施す。 【００３２】解像度変換部８は、画像データの解像度を
変換する。解像度変換部８は、主に撮像素子４で生成さ
れた画像データが高解像度のときに所定の解像度に抑え
るための処理を行うが、低解像度のデータを高解像度に
するための処理を行っても良い。 【００３３】ビデオエンコーダ９は、画像データをエン
コードする。 【００３４】Ｄ／Ａ変換部１０は、エンコードされた画
像データを、デジタル信号からアナログ信号へ変換す
る。アナログ信号に変換された画像データは、表示部１
８に表示される。 【００３５】圧縮／伸長部１１は、ＪＰＥＧ（Joint Ph
otographic Expert Group）の規格に従って、画像デー
タに対して圧縮処理及び伸長処理を行う。 【００３６】メモリコントローラ１２は、汎用メモリ１
３と画像データバス２０に接続している各回路との間で
画像データの転送を行う。具体的に説明すると、メモリ
コントローラ１２は、ＯＰＤ６において演算回路２５１
〜２５ｎが算出した評価値を、ＢＵＳ制御回路２６が割
り当てたアドレスに従って、汎用メモリコントローラ１
４を介して汎用メモリ１３へ書き込む。また、メモリコ
ントローラ１２は、カメラ信号処理部６、解像度変換部
８などから供給される画像データを、汎用メモリコント
ローラ１４を介して汎用メモリ１３に書き込む。さら
に、メモリコントローラ１２は、汎用メモリ１３に書き
込まれている画像データを、汎用メモリコントローラ１
４を介して読み出す。さらにまた、メモリコントローラ
１２は、汎用メモリ１３から読み出した画像データを、
解像度変換部８、ビデオエンコーダ９、及び圧縮／伸長
部１１へ供給する。 【００３７】汎用メモリ１３は、画像データなどの各種
データを記憶する記憶手段である。例えば、カメラ信号
処理部７でシェーディング補正、アパーチャ補正、ガン
マ補正、色処理などが施された画像データは、解像度変
換部８へ供給される前に、一時的に汎用メモリ１３に記
憶される。また、演算回路２５１〜２５ｎによって算出
された評価値が記憶される。汎用メモリ１３としては、
例えば、ＳＤＲＡＭ（Synchronous Dynamic Random Acc
ess Memory）などが使用される。 【００３８】ＣＰＵ１６は、画像データの処理全般を行
う。例えば、ＣＰＵ１６は、圧縮／伸長部１１によって
圧縮された画像データを、図示しない記録媒体へ書き込
むとともに、当該記録媒体へ書き込まれた画像データを
読み出して圧縮／伸長部１１へ供給する。また、ＣＰＵ
１６は、ＯＰＤ６が算出した評価値に基づいて焦点の制
御、露光量の制御、色校正などを行い、デジタルスチル
カメラ１を制御する。 【００３９】バイパスＩ／Ｆ１７は、ＣＰＵ１６が、汎
用メモリ１３に記憶されたデータを、ホストＩ／Ｆ１５
を介することなく読み出すことを可能とし、ＣＰＵ１６
が汎用メモリ１３に記憶されたデータを読み出す時間を
短縮する。また、バイパスＩ／Ｆ１７を設けることによ
って、ＣＰＵ１６が汎用メモリ１３に記憶されたデータ
を短時間で読み出すことが可能となるため、ＣＰＵ１６
は、処理される前のデータや、処理された後のデータな
どを記憶するためのメモリを直接接続することなく、デ
ータに演算を施すことができる。したがって、バイパス
Ｉ／Ｆ１７を設けることによって、デジタルスチルカメ
ラ１に備えられるメモリの量を縮小することが可能とな
る。 【００４０】表示部１８は、ビデオエンコーダ９によっ
てエンコードされた後にＤ／Ａ変換部１０によってＤ／
Ａ変換された画像データを表示する。表示部１８の例と
しては、液晶画面などが挙げられる。 【００４１】つぎに、ＯＰＤ６について詳細に説明す
る。 【００４２】ＯＰＤ６は、図２に示すように、複数の演
算回路２５１〜２５ｎと、ＢＵＳ制御回路２６とを備え
る。 【００４３】演算回路２５１〜２５ｎは、撮像素子４か
ら出力される画像データを元に検波することで、評価値
を算出する。また、演算回路２５１〜２５ｎは、撮像素
子４から出力される１フレーム分の画像データを複数の
ブロックに分割し、各ブロック毎に検波している。本実
施の形態では、撮像素子４から出力される１フレーム分
の画像データを、８×８（＝６４）のブロックに分割し
ているため、１つの評価値について６４個のデータが算
出される。演算回路２５１〜２５ｎによって算出された
データは、汎用メモリ１３に記憶される。演算回路２５
１〜２５ｎが算出する評価値としては、焦点の制御（Ａ
Ｆ；Auto Focus）を行うためのデータであるＡＦ評価
値、露光量の制御（ＡＥ；Auto Exporsure）を行うため
のデータであるＡＥ評価値、色校正（ＣＣ；Color Corr
ect）を行うためのデータであるＣＣ評価値などが挙げ
られる。 【００４４】ＢＵＳ制御回路２６は、評価値を汎用メモ
リ１３に記憶するときの記憶位置を示すアドレスを生成
し、各評価値に割り当てる。ＢＵＳ制御回路２６が割り
当てた評価値に基づいて、メモリコントローラ１２が、
各評価値を汎用メモリ１３へ伝送する。 【００４５】つぎに、デジタルスチルカメラ１における
具体的な画像データの流れについて説明する。 【００４６】最初に、デジタルスチルカメラ１は、ユー
ザが表示部１８に表示されている被写体像を確認するた
めのファインダモードとされている。 【００４７】ファインダモードにおいては、先ず、レン
ズ２を通して被写体からの光が撮像素子４に入射し、撮
像面上に画像が結像される。次に、撮像素子４が、撮像
面上に結像された画像を電気信号に変換して、画像デー
タとして出力する。この画像データはＡ／Ｄ変換部５に
供給されて、Ａ／Ｄ変換される。Ａ／Ｄ変換された画像
データは、ＯＰＤ６と、カメラ信号処理部７とに供給さ
れる。 【００４８】カメラ信号処理部７に供給された画像デー
タは、シェーディング補正、アパーチャ補正、ガンマ補
正、色処理などが施された後に、メモリコントローラ１
２によって汎用メモリコントローラ１４を介して汎用メ
モリ１３に書き込まれる。 【００４９】次に、メモリコントローラ１２が、汎用メ
モリコントローラ１４を介して汎用メモリ１３から画像
データを読み出し、解像度変換部８へ供給する。解像度
変換部８へ供給された画像データは、解像度変換された
後に、メモリコントローラ１２によって汎用メモリコン
トローラ１４を介して汎用メモリ１３に書き込まれる。 【００５０】次に、メモリコントローラ１２が、汎用メ
モリコントローラ１４を介して汎用メモリ１３から画像
データを読み出し、ビデオエンコーダ９へ供給する。ビ
デオエンコーダ９へ供給された画像データは、エンコー
ドされた後に、Ｄ／Ａ変換部１０へ供給され、Ｄ／Ａ変
換される。Ｄ／Ａ変換された画像データは、外部端子３
０を介して表示部１８に表示される。 【００５１】また、ＯＰＤ６では、供給された画像デー
タに基づいて、例えば焦点の制御、露光量の制御、色校
正などを行うための評価値を算出する。算出された評価
値は、汎用メモリ１３に書き込まれる。 【００５２】そして、ＣＰＵ１６が、汎用メモリ１３か
ら評価値を読み出し、読み出した評価値に基づいて焦点
の制御、露光量の制御、色校正などを行い、デジタルス
チルカメラ１の制御を行う。なお、評価値に基づいてＣ
ＰＵ１６がデジタルスチルカメラ１を制御する方法につ
いては、詳細を後述する。 【００５３】一方、ユーザが図示しないシャッタボタン
を押すと、デジタルスチルカメラ１は、記録モードに移
行する。記録モードにおいては、ファインダモードで解
像度変換された画像データが、圧縮／伸長部１１へ供給
される。圧縮／伸長部１１は、ＪＰＥＧの規格に従って
画像データを圧縮する。圧縮された画像データは、図示
しない記録媒体に記録される。 【００５４】また、ユーザが所定の操作を行うことによ
ってデジタルスチルカメラ１が再生モードに移行する
と、ＣＰＵ１６は、記録媒体から画像データを読み出
し、圧縮／伸長部１１へ供給する。圧縮／伸長部１１へ
供給された画像データは、ＪＰＥＧの規格に従って伸長
された後に、ビデオエンコーダ９に供給される。ビデオ
エンコーダ９に供給された画像データは、Ｄ／Ａ変換部
１０でＤ／Ａ変換され、表示部１８に表示される。 【００５５】以上説明したデジタルスチルカメラ１は、
ＯＰＤ６における演算回路２５１〜２５ｎで算出した評
価値に基づいて、以下に説明する方法によって制御が行
われる。 【００５６】先ず、ＯＰＤ６で、各演算回路２５１〜２
５ｎが、撮像素子４から出力される画像データを元に検
波を行い、評価値を算出する。例えば、演算回路２５１
〜２５ｎのうち１つは、撮像素子４から出力される画像
データを元に輝度信号を検出し、ＡＥ評価値を算出す
る。また、演算回路２５１〜２５ｎのうち他の１つは、
撮像素子４から出力される画像データを元に周波数成分
を検出し、ＡＦ評価値を算出する。画像データを元にし
た検波では、１フレーム分の画像データを８×８のブロ
ックに分割して各ブロック毎に行われるので、１つの評
価値に対して６４個のデータが算出される。 【００５７】次にＢＵＳ制御回路２６が、各演算回路２
５１〜２５ｎによって算出された評価値に対して、汎用
メモリ１３に記憶するときの記憶位置を示すアドレスを
生成し、当該アドレスを各評価値に対して割り当てる。
ＢＵＳ制御回路２６は、例えば、６４個のデータのうち
先頭のデータのアドレスをデコードした後に、先頭アド
レスからのアドレスのインクリメントをデータの数（６
４）だけ行う回路構成とされる。 【００５８】次に、メモリコントローラ１２が、ＢＵＳ
制御回路２６によって割り当てられたアドレスに従っ
て、評価値を汎用メモリ１３に記憶する。 【００５９】次に、ＣＰＵ１６が、汎用メモリ１３から
バイパスＩ／Ｆ１７を通して評価値を読み出す。すなわ
ち、ＣＰＵ１６は、ホストＩ／Ｆ１５を介さずに、汎用
メモリ１３から評価値を読み出している。したがって、
ＣＰＵ１６は、ホストＩ／Ｆ１５を介したときと比較し
て、汎用メモリ１３に記憶された評価値を素早く読み出
すことが可能となる。また、ＣＰＵ１６は、ホストＩ／
Ｆ１５を介したときと比較して、デジタルスチルカメラ
１を制御する速度を速めることが可能となる。 【００６０】そして、読み出された評価値に従って、Ｃ
ＰＵ１６がデジタルスチルカメラ１を制御する。例え
ば、ＣＰＵ１６は、ＡＥ評価値に基づいて絞り３の開度
やシャッタスピードなどを調節することで露光量を制御
する。また、ＣＰＵ１６は、ＡＦ評価値に基づいてレン
ズ２の位置を調節することで焦点を制御する。 【００６１】以上説明したように、本発明を適用したデ
ジタルスチルカメラ１では、ＯＰＤ６内部にＢＵＳ制御
回路２６を設けることで、演算回路２５１〜２５ｎによ
って算出された評価値を、汎用メモリ１３に記憶するこ
とが可能となる。すなわち、ＯＰＤ６内にメモリを設け
ることなく、評価値を記憶することが可能となる。 【００６２】したがって、本発明を適用したデジタルス
チルカメラ１においては、１フレーム分の画像データを
複数のブロックに分割して各ブロック毎に評価値を算出
するときにも、ＯＰＤ６の回路規模の増大を抑制するこ
とが可能となる。例えば、ＯＰＤ内部に評価値を記憶す
るためのメモリを備えたときには、ＯＰＤの回路規模が
３０００００ゲートとなるが、本発明を適用したデジタ
ルスチルカメラ１では、ＯＰＤ６の回路規模が１６００
００ゲートとなる。また、本発明を適用したデジタルス
チルカメラ１では、ＯＰＤ６における回路規模の増大を
抑制することで、消費電力を削減することが可能とな
る。 【００６３】また、本発明を適用したデジタルスチルカ
メラ１では、ＣＰＵ１６が、ホストＩ／Ｆ１５を介する
ことなく、汎用メモリ１３に記憶した評価値を読み出す
ことができる。したがって、本発明を適用したデジタル
スチルカメラ１は、迅速に制御が行われる。 【００６４】 【発明の効果】本発明に係る撮像装置は、測光手段がア
ドレスを生成して評価値に割り当てることで、評価値
を、測光手段外部に備えられた記憶手段に記憶すること
が可能となる。すなわち、本発明に係る撮像装置は、測
光手段内部に記憶手段を設けることなく、評価値を記憶
することが可能となる。したがって、本発明に係る撮像
装置は、１フレーム分の画像データを複数のブロックに
分割して各ブロック毎に評価値を算出するとともに、測
光手段の回路規模の増大を抑制することが可能となる。
また、本発明に係る撮像装置は、測光手段における回路
規模の増大を抑制することによって、消費電力を削減す
ることが可能となる。
【図面の簡単な説明】
【図１】本発明を適用したデジタルスチルカメラのブロ
ック図である。 【図２】同デジタルスチルカメラに備えられたＯＰＤの
ブロック図である。 【図３】従来のデジタルスチルカメラのブロック図であ
る。 【図４】同デジタルスチルカメラに備えられたＯＰＤの
ブロック図である。 【符号の説明】 ６ ＯＰＤ、２５ 演算回路、２６ ＢＵＳ制御回路
ック図である。 【図２】同デジタルスチルカメラに備えられたＯＰＤの
ブロック図である。 【図３】従来のデジタルスチルカメラのブロック図であ
る。 【図４】同デジタルスチルカメラに備えられたＯＰＤの
ブロック図である。 【符号の説明】 ６ ＯＰＤ、２５ 演算回路、２６ ＢＵＳ制御回路
Claims (1)
- 【特許請求の範囲】 【請求項１】 被写体からの撮像光が入射され、当該撮
像光を電気信号に変換して１フレーム分の画像データを
出力する撮像素子と、 記憶手段と、 上記画像データに基づいて評価値を算出すると共に、上
記評価値を上記記憶手段に記憶するときの記憶位置を示
すアドレスを上記評価値に対して割り当てる測光手段
と、 上記評価値を、上記測光手段が割り当てたアドレスに従
って上記記憶手段へ記憶する記憶制御手段とを備えるこ
とを特徴とする撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001285708A JP4696429B2 (ja) | 2001-09-19 | 2001-09-19 | 撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001285708A JP4696429B2 (ja) | 2001-09-19 | 2001-09-19 | 撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003101857A true JP2003101857A (ja) | 2003-04-04 |
| JP4696429B2 JP4696429B2 (ja) | 2011-06-08 |
Family
ID=19108814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001285708A Expired - Fee Related JP4696429B2 (ja) | 2001-09-19 | 2001-09-19 | 撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4696429B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1296812C (zh) * | 2003-07-08 | 2007-01-24 | 精工爱普生株式会社 | 通过主机提供对图形显示设备的灵活接入的图形控制器 |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6449484A (en) * | 1987-08-20 | 1989-02-23 | Sanyo Electric Co | Automatic focus video camera |
| JPH05219510A (ja) * | 1992-01-31 | 1993-08-27 | Sony Corp | ビデオ信号処理装置 |
| JPH0698239A (ja) * | 1992-09-10 | 1994-04-08 | Canon Inc | 自動焦点調節装置 |
| JPH07143384A (ja) * | 1993-11-18 | 1995-06-02 | Canon Inc | 撮影装置 |
| JPH09243904A (ja) * | 1996-03-05 | 1997-09-19 | Eastman Kodak Japan Kk | 画像の構図変化検出方法 |
| JPH09281386A (ja) * | 1996-04-15 | 1997-10-31 | Eastman Kodak Japan Kk | 画像の自動被写体検出方法 |
| WO1998052351A1 (fr) * | 1997-05-16 | 1998-11-19 | Sanyo Electric Co., Ltd. | Dispositif autofocus |
| JPH11113008A (ja) * | 1997-10-08 | 1999-04-23 | Olympus Optical Co Ltd | 電子的撮像装置 |
| JPH11220739A (ja) * | 1997-11-30 | 1999-08-10 | Sony Corp | ビデオカメラ装置 |
| JPH11239291A (ja) * | 1998-02-20 | 1999-08-31 | Fuji Photo Film Co Ltd | 撮像制御装置および撮像制御方法 |
| JP2000069370A (ja) * | 1998-08-18 | 2000-03-03 | Sony Corp | 撮像装置 |
| JP2000155257A (ja) * | 1998-11-19 | 2000-06-06 | Fuji Photo Film Co Ltd | 自動焦点調節装置および方法 |
| JP2000165785A (ja) * | 1998-11-20 | 2000-06-16 | Canon Inc | 画像データ記録装置、画像データ記録方法及び記憶媒体 |
| JP2001078081A (ja) * | 1999-09-08 | 2001-03-23 | Canon Inc | 撮像装置及び撮像方法 |
-
2001
- 2001-09-19 JP JP2001285708A patent/JP4696429B2/ja not_active Expired - Fee Related
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6449484A (en) * | 1987-08-20 | 1989-02-23 | Sanyo Electric Co | Automatic focus video camera |
| JPH05219510A (ja) * | 1992-01-31 | 1993-08-27 | Sony Corp | ビデオ信号処理装置 |
| JPH0698239A (ja) * | 1992-09-10 | 1994-04-08 | Canon Inc | 自動焦点調節装置 |
| JPH07143384A (ja) * | 1993-11-18 | 1995-06-02 | Canon Inc | 撮影装置 |
| JPH09243904A (ja) * | 1996-03-05 | 1997-09-19 | Eastman Kodak Japan Kk | 画像の構図変化検出方法 |
| JPH09281386A (ja) * | 1996-04-15 | 1997-10-31 | Eastman Kodak Japan Kk | 画像の自動被写体検出方法 |
| WO1998052351A1 (fr) * | 1997-05-16 | 1998-11-19 | Sanyo Electric Co., Ltd. | Dispositif autofocus |
| JPH11113008A (ja) * | 1997-10-08 | 1999-04-23 | Olympus Optical Co Ltd | 電子的撮像装置 |
| JPH11220739A (ja) * | 1997-11-30 | 1999-08-10 | Sony Corp | ビデオカメラ装置 |
| JPH11239291A (ja) * | 1998-02-20 | 1999-08-31 | Fuji Photo Film Co Ltd | 撮像制御装置および撮像制御方法 |
| JP2000069370A (ja) * | 1998-08-18 | 2000-03-03 | Sony Corp | 撮像装置 |
| JP2000155257A (ja) * | 1998-11-19 | 2000-06-06 | Fuji Photo Film Co Ltd | 自動焦点調節装置および方法 |
| JP2000165785A (ja) * | 1998-11-20 | 2000-06-16 | Canon Inc | 画像データ記録装置、画像データ記録方法及び記憶媒体 |
| JP2001078081A (ja) * | 1999-09-08 | 2001-03-23 | Canon Inc | 撮像装置及び撮像方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1296812C (zh) * | 2003-07-08 | 2007-01-24 | 精工爱普生株式会社 | 通过主机提供对图形显示设备的灵活接入的图形控制器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4696429B2 (ja) | 2011-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5860304B2 (ja) | 撮像装置及びその制御方法、プログラム、並びに記憶媒体 | |
| WO2020034737A1 (zh) | 成像控制方法、装置、电子设备以及计算机可读存储介质 | |
| US7397502B2 (en) | Imaging apparatus including control device for controlling white balance | |
| US10477106B2 (en) | Control system, imaging device, and computer-readable medium | |
| US20060146152A1 (en) | Image sensor with built-in ISP and dual camera system | |
| CN108833804A (zh) | 成像方法、装置和电子设备 | |
| WO2008053716A1 (en) | Imaging device and imaging method | |
| JP5843027B1 (ja) | 撮像装置、制御方法およびプログラム | |
| US8054341B2 (en) | Photographing apparatus for supporting overriding mode and method of controlling same | |
| CN101282421B (zh) | 摄像设备及其控制方法 | |
| CN108833803A (zh) | 成像方法、装置和电子设备 | |
| WO2016169488A1 (zh) | 图像处理方法、装置、计算机存储介质和终端 | |
| JP2024079754A (ja) | 撮像素子、撮像装置、撮像方法及びプログラム | |
| KR20170011555A (ko) | 디지털 촬영 장치 및 그 방법 | |
| JP2004048561A (ja) | 撮像装置及び測光装置 | |
| CN108881731B (zh) | 全景拍摄方法、装置和成像设备 | |
| JP2003101857A (ja) | 撮像装置 | |
| JP2004180317A (ja) | ビデオ画像と静止画像を取り込む方法 | |
| JP2884092B2 (ja) | スチルビデオカメラにおける画像変換装置 | |
| JP2020031336A (ja) | 撮像装置 | |
| JPH11134472A (ja) | 画像処理装置、コンピュータ読み取り可能な記憶媒体及びデジタル撮影装置 | |
| JP2003087654A (ja) | 撮像装置 | |
| JP2004304256A (ja) | 広ダイナミックレンジ撮像装置 | |
| JP2005176173A (ja) | 固体撮像装置 | |
| JP2000013807A (ja) | デジタルカメラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080729 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100709 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100810 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100929 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110201 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110214 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |