JP4680295B2 - Δς型変調器を搭載する半導体装置及び半導体システム - Google Patents
Δς型変調器を搭載する半導体装置及び半導体システム Download PDFInfo
- Publication number
- JP4680295B2 JP4680295B2 JP2008505680A JP2008505680A JP4680295B2 JP 4680295 B2 JP4680295 B2 JP 4680295B2 JP 2008505680 A JP2008505680 A JP 2008505680A JP 2008505680 A JP2008505680 A JP 2008505680A JP 4680295 B2 JP4680295 B2 JP 4680295B2
- Authority
- JP
- Japan
- Prior art keywords
- modulator
- overflow
- oscillation
- circuit
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 211
- 230000010355 oscillation Effects 0.000 claims description 1081
- 238000001514 detection method Methods 0.000 claims description 786
- 238000004364 calculation method Methods 0.000 claims description 147
- 238000010586 diagram Methods 0.000 description 28
- 230000000694 effects Effects 0.000 description 27
- 230000006641 stabilisation Effects 0.000 description 20
- 238000011105 stabilization Methods 0.000 description 20
- 238000000034 method Methods 0.000 description 16
- 238000013139 quantization Methods 0.000 description 15
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 9
- 238000012790 confirmation Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/358—Continuously compensating for, or preventing, undesired influence of physical parameters of non-linear distortion, e.g. instability
- H03M3/36—Continuously compensating for, or preventing, undesired influence of physical parameters of non-linear distortion, e.g. instability by temporarily adapting the operation upon detection of instability conditions
- H03M3/362—Continuously compensating for, or preventing, undesired influence of physical parameters of non-linear distortion, e.g. instability by temporarily adapting the operation upon detection of instability conditions in feedback mode, e.g. by reducing the order of the modulator
- H03M3/364—Continuously compensating for, or preventing, undesired influence of physical parameters of non-linear distortion, e.g. instability by temporarily adapting the operation upon detection of instability conditions in feedback mode, e.g. by reducing the order of the modulator by resetting one or more loop filter stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
- H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
- H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
- Microcomputers (AREA)
Description
本発明の請求項4に係る半導体装置は、積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、前記オーバーフロー検出回路は、前記ΔΣ型変調器の量子化器の複数ビットの出力信号を可変である所定の値と比較し、オーバーフロー検出信号を出力し、前記オーバーフロー頻度算出回路は、オーバーフロー検出信号を積分し、オーバーフロー頻度値を出力し、前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定することを特徴とする。
本発明の請求項6に係る半導体装置は、積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、前記オーバーフロー検出回路は、前記ΔΣ型変調器の量子化器の複数ビットの出力信号を可変である所定の値と比較し、オーバーフロー検出信号を出力し、前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、前記ΔΣ型変調器は、D/A変換器からなり、前記オーバーフロー検出回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、オーバーフロー検出信号を出力しないことを特徴とする。
本発明の請求項7に係る半導体装置は、積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、前記オーバーフロー頻度算出回路は、オーバーフロー検出信号を積分し、オーバーフロー頻度値を出力し、前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、前記ΔΣ型変調器は、D/A変換器からなり、前記オーバーフロー検出回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、オーバーフロー検出信号を出力しないことを特徴とする。
本発明の請求項8に係る半導体装置は、積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、前記オーバーフロー検出回路は、前記ΔΣ型変調器の量子化器の複数ビットの出力信号を可変である所定の値と比較し、オーバーフロー検出信号を出力し、前記オーバーフロー頻度算出回路は、オーバーフロー検出信号を積分し、オーバーフロー頻度値を出力し、前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、前記ΔΣ型変調器は、D/A変換器からなり、前記オーバーフロー検出回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、オーバーフロー検出信号を出力しないことを特徴とする。
本発明の請求項9に係る半導体装置は、積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、前記ΔΣ型変調器は、A/D変換器からなり、前記オーバーフロー検出回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、オーバーフロー検出信号を出力しないことを特徴とする。
本発明の請求項10に係る半導体装置は、積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、前記オーバーフロー検出回路は、前記ΔΣ型変調器の量子化器の複数ビットの出力信号を可変である所定の値と比較し、オーバーフロー検出信号を出力し、前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、前記ΔΣ型変調器は、A/D変換器からなり、前記オーバーフロー検出回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、オーバーフロー検出信号を出力しないことを特徴とする。
本発明の請求項11に係る半導体装置は、積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、前記オーバーフロー頻度算出回路は、オーバーフロー検出信号を積分し、オーバーフロー頻度値を出力し、前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、前記ΔΣ型変調器は、A/D変換器からなり、前記オーバーフロー検出回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、オーバーフロー検出信号を出力しないことを特徴とする。
本発明の請求項12に係る半導体装置は、積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、前記オーバーフロー検出回路は、前記ΔΣ型変調器の量子化器の複数ビットの出力信号を可変である所定の値と比較し、オーバーフロー検出信号を出力し、前記オーバーフロー頻度算出回路は、オーバーフロー検出信号を積分し、オーバーフロー頻度値を出力し、前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、前記ΔΣ型変調器は、A/D変換器からなり、前記オーバーフロー検出回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、オーバーフロー検出信号を出力しないことを特徴とする。
本発明の請求項14に係る半導体装置は、積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、前記オーバーフロー検出回路は、前記ΔΣ型変調器の量子化器の複数ビットの出力信号を可変である所定の値と比較し、オーバーフロー検出信号を出力し、前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、前記ΔΣ型変調器は、D/A変換器からなり、前記オーバーフロー頻度算出回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、オーバーフロー頻度値を出力しないことを特徴とする。
本発明の請求項15に係る半導体装置は、積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、前記オーバーフロー頻度算出回路は、オーバーフロー検出信号を積分し、オーバーフロー頻度値を出力し、前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、前記ΔΣ型変調器は、D/A変換器からなり、前記オーバーフロー頻度算出回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、オーバーフロー頻度値を出力しないことを特徴とする。
本発明の請求項16に係る半導体装置は、積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、前記オーバーフロー検出回路は、前記ΔΣ型変調器の量子化器の複数ビットの出力信号を可変である所定の値と比較し、オーバーフロー検出信号を出力し、前記オーバーフロー頻度算出回路は、オーバーフロー検出信号を積分し、オーバーフロー頻度値を出力し、前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、前記ΔΣ型変調器は、D/A変換器からなり、前記オーバーフロー頻度算出回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、オーバーフロー頻度値を出力しないことを特徴とする。
本発明の請求項17に係る半導体装置は、積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、前記ΔΣ型変調器は、A/D変換器からなり、前記オーバーフロー頻度算出回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、オーバーフロー頻度値を出力しないことを特徴とする。
本発明の請求項18に係る半導体装置は、積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、前記オーバーフロー検出回路は、前記ΔΣ型変調器の量子化器の複数ビットの出力信号を可変である所定の値と比較し、オーバーフロー検出信号を出力し、前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、前記ΔΣ型変調器は、A/D変換器からなり、前記オーバーフロー頻度算出回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、オーバーフロー頻度値を出力しないことを特徴とする。
本発明の請求項19に係る半導体装置は、積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、前記オーバーフロー頻度算出回路は、オーバーフロー検出信号を積分し、オーバーフロー頻度値を出力し、前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、前記ΔΣ型変調器は、A/D変換器からなり、前記オーバーフロー頻度算出回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、オーバーフロー頻度値を出力しないことを特徴とする。
本発明の請求項20に係る半導体装置は、積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、前記オーバーフロー検出回路は、前記ΔΣ型変調器の量子化器の複数ビットの出力信号を可変である所定の値と比較し、オーバーフロー検出信号を出力し、前記オーバーフロー頻度算出回路は、オーバーフロー検出信号を積分し、オーバーフロー頻度値を出力し、前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、前記ΔΣ型変調器は、A/D変換器からなり、前記オーバーフロー頻度算出回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、オーバーフロー頻度値を出力しないことを特徴とする。
本発明の請求項22に係る半導体装置は、積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、前記オーバーフロー検出回路は、前記ΔΣ型変調器の量子化器の複数ビットの出力信号を可変である所定の値と比較し、オーバーフロー検出信号を出力し、前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、前記ΔΣ型変調器は、D/A変換器からなり、前記発振判定回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、ΔΣ型変調器が発振状態であると判定しないことを特徴とする。
本発明の請求項23に係る半導体装置は、積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、前記オーバーフロー頻度算出回路は、オーバーフロー検出信号を積分し、オーバーフロー頻度値を出力し、前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、前記ΔΣ型変調器は、D/A変換器からなり、前記発振判定回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、ΔΣ型変調器が発振状態であると判定しないことを特徴とする。
本発明の請求項24に係る半導体装置は、積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、前記オーバーフロー検出回路は、前記ΔΣ型変調器の量子化器の複数ビットの出力信号を可変である所定の値と比較し、オーバーフロー検出信号を出力し、前記オーバーフロー頻度算出回路は、オーバーフロー検出信号を積分し、オーバーフロー頻度値を出力し、前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、前記ΔΣ型変調器は、D/A変換器からなり、前記発振判定回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、ΔΣ型変調器が発振状態であると判定しないことを特徴とする。
本発明の請求項25に係る半導体装置は、積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、前記ΔΣ型変調器は、A/D変換器からなり、前記発振判定回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、ΔΣ型変調器が発振状態であると判定しないことを特徴とする。
本発明の請求項26に係る半導体装置は、積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、前記オーバーフロー検出回路は、前記ΔΣ型変調器の量子化器の複数ビットの出力信号を可変である所定の値と比較し、オーバーフロー検出信号を出力し、前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、前記ΔΣ型変調器は、A/D変換器からなり、前記発振判定回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、ΔΣ型変調器が発振状態であると判定しないことを特徴とする。
本発明の請求項27に係る半導体装置は、積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、前記オーバーフロー頻度算出回路は、オーバーフロー検出信号を積分し、オーバーフロー頻度値を出力し、前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、前記ΔΣ型変調器は、A/D変換器からなり、前記発振判定回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、ΔΣ型変調器が発振状態であると判定しないことを特徴とする。
本発明の請求項28に係る半導体装置は、積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、前記オーバーフロー検出回路は、前記ΔΣ型変調器の量子化器の複数ビットの出力信号を可変である所定の値と比較し、オーバーフロー検出信号を出力し、前記オーバーフロー頻度算出回路は、オーバーフロー検出信号を積分し、オーバーフロー頻度値を出力し、前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、前記ΔΣ型変調器は、A/D変換器からなり、前記発振判定回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、ΔΣ型変調器が発振状態であると判定しないことを特徴とする。
本発明の請求項30に係る半導体装置は、積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、前記オーバーフロー検出回路は、前記ΔΣ型変調器の量子化器の複数ビットの出力信号を可変である所定の値と比較し、オーバーフロー検出信号を出力し、前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、前記ΔΣ型変調器は、D/A変換器からなり、前記発振停止回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、発振を収めないことを特徴とする。 本発明の請求項31に係る半導体装置は、積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、前記オーバーフロー頻度算出回路は、オーバーフロー検出信号を積分し、オーバーフロー頻度値を出力し、前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、前記ΔΣ型変調器は、D/A変換器からなり、前記発振停止回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、発振を収めないことを特徴とする。
本発明の請求項32に係る半導体装置は、積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、前記オーバーフロー検出回路は、前記ΔΣ型変調器の量子化器の複数ビットの出力信号を可変である所定の値と比較し、オーバーフロー検出信号を出力し、前記オーバーフロー頻度算出回路は、オーバーフロー検出信号を積分し、オーバーフロー頻度値を出力し、前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、前記ΔΣ型変調器は、D/A変換器からなり、前記発振停止回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、発振を収めないことを特徴とする。
本発明の請求項33に係る半導体装置は、積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、前記ΔΣ型変調器は、A/D変換器からなり、前記発振停止回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、発振を収めないことを特徴とする。
本発明の請求項34に係る半導体装置は、積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、前記オーバーフロー検出回路は、前記ΔΣ型変調器の量子化器の複数ビットの出力信号を可変である所定の値と比較し、オーバーフロー検出信号を出力し、前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、前記ΔΣ型変調器は、A/D変換器からなり、前記発振停止回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、発振を収めないことを特徴とする。
本発明の請求項35に係る半導体装置は、積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、前記オーバーフロー頻度算出回路は、オーバーフロー検出信号を積分し、オーバーフロー頻度値を出力し、前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、前記ΔΣ型変調器は、A/D変換器からなり、前記発振停止回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、発振を収めないことを特徴とする。
本発明の請求項36に係る半導体装置は、積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、前記オーバーフロー検出回路は、前記ΔΣ型変調器の量子化器の複数ビットの出力信号を可変である所定の値と比較し、オーバーフロー検出信号を出力し、前記オーバーフロー頻度算出回路は、オーバーフロー検出信号を積分し、オーバーフロー頻度値を出力し、前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、前記ΔΣ型変調器は、A/D変換器からなり、前記発振停止回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、発振を収めないことを特徴とする。
図1は、本発明を、スイッチトキャパシタ回路を持つ3次ΔΣ型変調器の発振検出に適用した実施の形態1に係る半導体装置の構成を示すブロック図である。
図4は、本発明の実施の形態2に係る半導体装置の一例の構成を示すブロック図である。
図6は、本発明の実施の形態3に係る半導体装置の一例の構成を示すブロック図である。
図8は、本発明の実施の形態4に係る半導体装置の一例の構成を示すブロック図である。
図10は、本発明の実施の形態5に係る半導体装置の一例の構成を示すブロック図である。
図11は、本発明の実施の形態6に係る半導体システムの構成を示すブロック図である。図11中の1〜14は、図1中の1〜14と同じであるので説明を省略する。実施の形態6に係る半導体システムは、図1に示した実施の形態1に係る半導体装置に、信号処理回路16をさらに備えたものである。
図14は、本発明の実施の形態7に係る半導体システムの構成を示すブロック図である。図14中の1〜14は、図1中の1〜14と同じであるので説明を省略する。実施の形態7に係る半導体システムは、図1に示した実施の形態1に係る半導体装置に、入力振幅制限回路17をさらに備えたものである。
図16は、本発明の実施の形態8に係る半導体システムの構成を示すブロック図である。ここで、図16中の1〜6,9〜14は図1中の1〜6,9〜14と同じ、図16中の17は図14中の17と同じであるので説明を省略する。実施の形態8に係る半導体システムは、図1に示した実施の形態1に係る半導体装置に、入力振幅制限回路17をさらに備え、また、図1の発振判定回路7及び発振停止回路8の代わりに発振間際判定回路18を備えたものである。
図17は、本発明の実施の形態9に係る半導体システムの構成を示すブロック図である。ここで、図17中の1〜6、9〜14は図1中の1〜6、9〜14と同じ、図17中の16は図11中の16と同じ、図17中の18は図16中の18と同じであるので説明を省略する。実施の形態9に係る半導体システムは、図1に示した実施の形態1に係る半導体装置に、信号処理回路16をさらに備え、また、図1の発振判定回路7及び発振停止回路8の代わりに発振間際判定回路18を備えたものである。
図18は、本発明の実施の形態10に係る半導体装置の構成を示すブロック図である。ここで、図18中の1〜4,6〜14は図1中の1〜4,6〜14と同じであるので説明を省略する。実施の形態10に係る半導体装置は、図1に示した実施の形態1に係る半導体装置の量子化回路9の出力が、オーバーフロー検出回路5に入力するようにしたものである。
2,3,4 積分器
5 オーバーフロー検出回路
6 オーバーフロー頻度検出回路
7 発振判定回路
8 発振停止回路
9 量子化回路
10,11,12 演算器
13 ΔΣ型変調器
14 出力端子
16 信号処理回路
17 入力振幅制限回路
18 発振間際判定回路
100 ΔΣ型A/D変換器
101 マイコン
112,1112,2112,3112,4112 発振検出回路
113 リセット選択回路
114 信号処理回路
115 入力振幅制限回路
201,1201,3201,4201 カウント回路
202,2202,3202,4202 比較回路
203 リセット生成回路
201a,1201a,4201a 検出タイミング生成回路
201b,1201b,4201b オーバーフローカウント回路
4202a 発振検出信号生成回路
4202b 発振検出モニタ信号生成回路
A 入力アナログデータ信号
B デジタルデータ信号
C オーバーフロー検出信号
D ΔΣ型A/D変換器ソフトリセット設定
E 発振検出周期設定
F 発振閾値設定
G 発振検出モニタ信号
H 発振検出回路リセット信号
I オーバーフローカウンタ
J 発振検出信号
K ΔΣ型A/D変換器ハードリセット信号
L ΔΣ型A/D変換器安定待ち設定
M 発振検出連続回数設定
N ΔΣ型A/D変換器ハードリセット有効設定
O ΔΣ型A/D変換器リセット信号
P ΔΣ型A/D変換器発振確認コマンド
Q 信号処理部出力
R 発振検出連続回数
S 検出タイミング信号
T 発振検出モニタ信号用クリア信号
Claims (40)
- 積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、
ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、
前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、
前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、
前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、
前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定する、
ことを特徴とする半導体装置。 - 積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、
ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、
前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、
前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、
前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、
前記オーバーフロー検出回路は、前記ΔΣ型変調器の量子化器の複数ビットの出力信号を可変である所定の値と比較し、オーバーフロー検出信号を出力し、
前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定する、
ことを特徴とする半導体装置。 - 積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、
ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、
前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、
前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、
前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、
前記オーバーフロー頻度算出回路は、オーバーフロー検出信号を積分し、オーバーフロー頻度値を出力し、
前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定する、
ことを特徴とする半導体装置。 - 積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、
ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、
前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、
前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、
前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、
前記オーバーフロー検出回路は、前記ΔΣ型変調器の量子化器の複数ビットの出力信号を可変である所定の値と比較し、オーバーフロー検出信号を出力し、
前記オーバーフロー頻度算出回路は、オーバーフロー検出信号を積分し、オーバーフロー頻度値を出力し、
前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定する、
ことを特徴とする半導体装置。 - 積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、
ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、
前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、
前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、
前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、
前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、
前記ΔΣ型変調器は、D/A変換器からなり、
前記オーバーフロー検出回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、オーバーフロー検出信号を出力しない、
ことを特徴とする半導体装置。 - 積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、
ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、
前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、
前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、
前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、
前記オーバーフロー検出回路は、前記ΔΣ型変調器の量子化器の複数ビットの出力信号を可変である所定の値と比較し、オーバーフロー検出信号を出力し、
前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、
前記ΔΣ型変調器は、D/A変換器からなり、
前記オーバーフロー検出回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、オーバーフロー検出信号を出力しない、
ことを特徴とする半導体装置。 - 積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、
ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、
前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、
前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、
前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、
前記オーバーフロー頻度算出回路は、オーバーフロー検出信号を積分し、オーバーフロー頻度値を出力し、
前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、
前記ΔΣ型変調器は、D/A変換器からなり、
前記オーバーフロー検出回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、オーバーフロー検出信号を出力しない、
ことを特徴とする半導体装置。 - 積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、
ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、
前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、
前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、
前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、
前記オーバーフロー検出回路は、前記ΔΣ型変調器の量子化器の複数ビットの出力信号を可変である所定の値と比較し、オーバーフロー検出信号を出力し、
前記オーバーフロー頻度算出回路は、オーバーフロー検出信号を積分し、オーバーフロー頻度値を出力し、
前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、
前記ΔΣ型変調器は、D/A変換器からなり、
前記オーバーフロー検出回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、オーバーフロー検出信号を出力しない、
ことを特徴とする半導体装置。 - 積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、
ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、
前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、
前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、
前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、
前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、
前記ΔΣ型変調器は、A/D変換器からなり、
前記オーバーフロー検出回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、オーバーフロー検出信号を出力しない、
ことを特徴とする半導体装置。 - 積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、
ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、
前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、
前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、
前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、
前記オーバーフロー検出回路は、前記ΔΣ型変調器の量子化器の複数ビットの出力信号を可変である所定の値と比較し、オーバーフロー検出信号を出力し、
前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、
前記ΔΣ型変調器は、A/D変換器からなり、
前記オーバーフロー検出回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、オーバーフロー検出信号を出力しない、
ことを特徴とする半導体装置。 - 積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、
ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、
前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、
前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、
前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、
前記オーバーフロー頻度算出回路は、オーバーフロー検出信号を積分し、オーバーフロー頻度値を出力し、
前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、
前記ΔΣ型変調器は、A/D変換器からなり、
前記オーバーフロー検出回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、オーバーフロー検出信号を出力しない、
ことを特徴とする半導体装置。 - 積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、
ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、
前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、
前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、
前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、
前記オーバーフロー検出回路は、前記ΔΣ型変調器の量子化器の複数ビットの出力信号を可変である所定の値と比較し、オーバーフロー検出信号を出力し、
前記オーバーフロー頻度算出回路は、オーバーフロー検出信号を積分し、オーバーフロー頻度値を出力し、
前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、
前記ΔΣ型変調器は、A/D変換器からなり、
前記オーバーフロー検出回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、オーバーフロー検出信号を出力しない、
ことを特徴とする半導体装置。 - 積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、
ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、
前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、
前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、
前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、
前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、
前記ΔΣ型変調器は、D/A変換器からなり、
前記オーバーフロー頻度算出回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、オーバーフロー頻度値を出力しない、
ことを特徴とする半導体装置。 - 積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、
ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、
前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、
前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、
前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、
前記オーバーフロー検出回路は、前記ΔΣ型変調器の量子化器の複数ビットの出力信号を可変である所定の値と比較し、オーバーフロー検出信号を出力し、
前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、
前記ΔΣ型変調器は、D/A変換器からなり、
前記オーバーフロー頻度算出回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、オーバーフロー頻度値を出力しない、
ことを特徴とする半導体装置。 - 積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、
ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、
前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、
前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、
前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、
前記オーバーフロー頻度算出回路は、オーバーフロー検出信号を積分し、オーバーフロー頻度値を出力し、
前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、
前記ΔΣ型変調器は、D/A変換器からなり、
前記オーバーフロー頻度算出回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、オーバーフロー頻度値を出力しない、
ことを特徴とする半導体装置。 - 積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、
ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、
前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、
前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、
前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、
前記オーバーフロー検出回路は、前記ΔΣ型変調器の量子化器の複数ビットの出力信号を可変である所定の値と比較し、オーバーフロー検出信号を出力し、
前記オーバーフロー頻度算出回路は、オーバーフロー検出信号を積分し、オーバーフロー頻度値を出力し、
前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、
前記ΔΣ型変調器は、D/A変換器からなり、
前記オーバーフロー頻度算出回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、オーバーフロー頻度値を出力しない、
ことを特徴とする半導体装置。 - 積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、
ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、
前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、
前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、
前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、
前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、
前記ΔΣ型変調器は、A/D変換器からなり、
前記オーバーフロー頻度算出回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、オーバーフロー頻度値を出力しない、
ことを特徴とする半導体装置。 - 積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、
ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、
前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、
前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、
前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、
前記オーバーフロー検出回路は、前記ΔΣ型変調器の量子化器の複数ビットの出力信号を可変である所定の値と比較し、オーバーフロー検出信号を出力し、
前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、
前記ΔΣ型変調器は、A/D変換器からなり、
前記オーバーフロー頻度算出回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、オーバーフロー頻度値を出力しない、
ことを特徴とする半導体装置。 - 積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、
ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、
前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、
前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、
前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、
前記オーバーフロー頻度算出回路は、オーバーフロー検出信号を積分し、オーバーフロー頻度値を出力し、
前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、
前記ΔΣ型変調器は、A/D変換器からなり、
前記オーバーフロー頻度算出回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、オーバーフロー頻度値を出力しない、
ことを特徴とする半導体装置。 - 積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、
ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、
前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、
前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、
前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、
前記オーバーフロー検出回路は、前記ΔΣ型変調器の量子化器の複数ビットの出力信号を可変である所定の値と比較し、オーバーフロー検出信号を出力し、
前記オーバーフロー頻度算出回路は、オーバーフロー検出信号を積分し、オーバーフロー頻度値を出力し、
前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、
前記ΔΣ型変調器は、A/D変換器からなり、
前記オーバーフロー頻度算出回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、オーバーフロー頻度値を出力しない、
ことを特徴とする半導体装置。 - 積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、
ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、
前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、
前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、
前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、
前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、
前記ΔΣ型変調器は、D/A変換器からなり、
前記発振判定回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、ΔΣ型変調器が発振状態であると判定しない、
ことを特徴とする半導体装置。 - 積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、
ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、
前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、
前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、
前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、
前記オーバーフロー検出回路は、前記ΔΣ型変調器の量子化器の複数ビットの出力信号を可変である所定の値と比較し、オーバーフロー検出信号を出力し、
前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、
前記ΔΣ型変調器は、D/A変換器からなり、
前記発振判定回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、ΔΣ型変調器が発振状態であると判定しない、
ことを特徴とする半導体装置。 - 積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、
ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、
前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、
前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、
前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、
前記オーバーフロー頻度算出回路は、オーバーフロー検出信号を積分し、オーバーフロー頻度値を出力し、
前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、
前記ΔΣ型変調器は、D/A変換器からなり、
前記発振判定回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、ΔΣ型変調器が発振状態であると判定しない、
ことを特徴とする半導体装置。 - 積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、
ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、
前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、
前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、
前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、
前記オーバーフロー検出回路は、前記ΔΣ型変調器の量子化器の複数ビットの出力信号を可変である所定の値と比較し、オーバーフロー検出信号を出力し、
前記オーバーフロー頻度算出回路は、オーバーフロー検出信号を積分し、オーバーフロー頻度値を出力し、
前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、
前記ΔΣ型変調器は、D/A変換器からなり、
前記発振判定回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、ΔΣ型変調器が発振状態であると判定しない、
ことを特徴とする半導体装置。 - 積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、
ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、
前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、
前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、
前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、
前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、
前記ΔΣ型変調器は、A/D変換器からなり、
前記発振判定回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、ΔΣ型変調器が発振状態であると判定しない、
ことを特徴とする半導体装置。 - 積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、
ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、
前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、
前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、
前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、
前記オーバーフロー検出回路は、前記ΔΣ型変調器の量子化器の複数ビットの出力信号を可変である所定の値と比較し、オーバーフロー検出信号を出力し、
前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、
前記ΔΣ型変調器は、A/D変換器からなり、
前記発振判定回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、ΔΣ型変調器が発振状態であると判定しない、
ことを特徴とする半導体装置。 - 積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、
ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、
前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、
前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、
前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、
前記オーバーフロー頻度算出回路は、オーバーフロー検出信号を積分し、オーバーフロー頻度値を出力し、
前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、
前記ΔΣ型変調器は、A/D変換器からなり、
前記発振判定回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、ΔΣ型変調器が発振状態であると判定しない、
ことを特徴とする半導体装置。 - 積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、
ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、
前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、
前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、
前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、
前記オーバーフロー検出回路は、前記ΔΣ型変調器の量子化器の複数ビットの出力信号を可変である所定の値と比較し、オーバーフロー検出信号を出力し、
前記オーバーフロー頻度算出回路は、オーバーフロー検出信号を積分し、オーバーフロー頻度値を出力し、
前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、
前記ΔΣ型変調器は、A/D変換器からなり、
前記発振判定回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、ΔΣ型変調器が発振状態であると判定しない、
ことを特徴とする半導体装置。 - 積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、
ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、
前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、
前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、
前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、
前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、
前記ΔΣ型変調器は、D/A変換器からなり、
前記発振停止回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、発振を収めない、
ことを特徴とする半導体装置。 - 積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、
ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、
前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、
前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、
前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、
前記オーバーフロー検出回路は、前記ΔΣ型変調器の量子化器の複数ビットの出力信号を可変である所定の値と比較し、オーバーフロー検出信号を出力し、
前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、
前記ΔΣ型変調器は、D/A変換器からなり、
前記発振停止回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、発振を収めない、
ことを特徴とする半導体装置。 - 積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、
ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、
前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、
前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、
前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、
前記オーバーフロー頻度算出回路は、オーバーフロー検出信号を積分し、オーバーフロー頻度値を出力し、
前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、
前記ΔΣ型変調器は、D/A変換器からなり、
前記発振停止回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、発振を収めない、
ことを特徴とする半導体装置。 - 積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、
ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、
前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、
前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、
前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、
前記オーバーフロー検出回路は、前記ΔΣ型変調器の量子化器の複数ビットの出力信号を可変である所定の値と比較し、オーバーフロー検出信号を出力し、
前記オーバーフロー頻度算出回路は、オーバーフロー検出信号を積分し、オーバーフロー頻度値を出力し、
前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、
前記ΔΣ型変調器は、D/A変換器からなり、
前記発振停止回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、発振を収めない、
ことを特徴とする半導体装置。 - 積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、
ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、
前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、
前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、
前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、
前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、
前記ΔΣ型変調器は、A/D変換器からなり、
前記発振停止回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、発振を収めない、
ことを特徴とする半導体装置。 - 積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、
ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、
前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、
前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、
前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、
前記オーバーフロー検出回路は、前記ΔΣ型変調器の量子化器の複数ビットの出力信号を可変である所定の値と比較し、オーバーフロー検出信号を出力し、
前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、
前記ΔΣ型変調器は、A/D変換器からなり、
前記発振停止回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、発振を収めない、
ことを特徴とする半導体装置。 - 積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、
ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、
前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、
前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、
前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、
前記オーバーフロー頻度算出回路は、オーバーフロー検出信号を積分し、オーバーフロー頻度値を出力し、
前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、
前記ΔΣ型変調器は、A/D変換器からなり、
前記発振停止回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、発振を収めない、
ことを特徴とする半導体装置。 - 積分器の出力信号を量子化する量子化器を有するΔΣ型変調器と、
ΔΣ型変調器の少なくともいずれか1箇所の積分器の出力と可変である所定の値とを比較しオーバーフロー検出信号を出力するオーバーフロー検出回路と、
前記オーバーフロー検出信号に基づき、前記積分器の出力が正常範囲外となる頻度であるオーバーフロー頻度値を算出し、該オーバーフロー頻度値を出力するオーバーフロー頻度算出回路と、
前記オーバーフロー頻度値に基づき、前記ΔΣ型変調器が発振状態であるかを判定する発振判定回路と、
前記発振判定回路により前記ΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の発振を収める発振停止回路と、を備え、
前記オーバーフロー検出回路は、前記ΔΣ型変調器の量子化器の複数ビットの出力信号を可変である所定の値と比較し、オーバーフロー検出信号を出力し、
前記オーバーフロー頻度算出回路は、オーバーフロー検出信号を積分し、オーバーフロー頻度値を出力し、
前記発振判定回路は、前記オーバーフロー頻度値と閾値を比較して、オーバーフロー頻度値が閾値以上になる場合が連続する回数が規定回数以上になった場合に、前記ΔΣ型変調器が発振状態であると判定し、
前記ΔΣ型変調器は、A/D変換器からなり、
前記発振停止回路は、起動直後または発振を収めた後、ΔΣ型変調器が安定になるまで、発振を収めない、
ことを特徴とする半導体装置。 - 請求項5〜36のいずれかに記載の半導体装置を有する半導体システムにおいて、
前記半導体装置から出力されるデータを処理する信号処理回路をさらに備え、
前記信号処理回路は、前記発振判定回路によりΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の出力を調整し、該出力をフェードアウトまたはオフする、
ことを特徴とする半導体システム。 - 請求項5〜36のいずれかに記載の半導体装置を有する半導体システムにおいて、
前記半導体装置内のΔΣ型変調器に、入力振幅を調整してデータを出力する入力振幅制限回路をさらに備え、
前記入力振幅制限回路は、前記発振判定回路によりΔΣ型変調器が発振状態であると判定された場合、前記ΔΣ型変調器の入力振幅を調整する、
ことを特徴とする半導体システム。 - 請求項37または38のいずれかに記載の半導体システムにおいて、
オーバーフロー頻度値に基づき、ΔΣ型変調器が発振間際の状態であるかを判定する発振間際判定回路を備え、
前記オーバーフロー検出回路の所定の値を、発振が検出されないときの基準値の範囲内の値に変更し、前記オーバーフロー検出回路によりΔΣ型変調器の積分器の出力と前記変更した所定の値とを比較し出力されたオーバーフロー検出信号に基づき、前記オーバーフロー頻度算出回路によりオーバーフロー頻度値を算出し、前記発振間際判定回路によりΔΣ型変調器の発振間際の状態を検出する、
ことを特徴とする半導体システム。 - 請求項37または38のいずれかに記載の半導体システムにおいて、
オーバーフロー頻度値に基づき、ΔΣ型変調器が発振間際の状態であるかを判定する発振間際判定回路を備え、
前記発振間際判定回路の判定基準値を、発振が検出されないときの基準値の範囲内の値に変更し、前記発振間際判定回路により、オーバーフロー頻度値と前記変更した判定基準値を比較し、ΔΣ型変調器の発振間際の状態を検出する、
ことを特徴とする半導体システム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006280381 | 2006-10-13 | ||
JP2006280381 | 2006-10-13 | ||
PCT/JP2007/069829 WO2008044725A1 (fr) | 2006-10-13 | 2007-10-11 | Dispositif à semiconducteur à modulateur du type δς, et système à semiconducteur |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2008044725A1 JPWO2008044725A1 (ja) | 2010-02-18 |
JP4680295B2 true JP4680295B2 (ja) | 2011-05-11 |
Family
ID=39282915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008505680A Active JP4680295B2 (ja) | 2006-10-13 | 2007-10-11 | Δς型変調器を搭載する半導体装置及び半導体システム |
Country Status (4)
Country | Link |
---|---|
US (1) | US7868803B2 (ja) |
JP (1) | JP4680295B2 (ja) |
CN (1) | CN101523731B (ja) |
WO (1) | WO2008044725A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5068215B2 (ja) * | 2008-04-23 | 2012-11-07 | インターナショナル・ビジネス・マシーンズ・コーポレーション | データを記録媒体に書き込む装置及び方法 |
JP4890503B2 (ja) * | 2008-06-17 | 2012-03-07 | 旭化成エレクトロニクス株式会社 | デルタシグマ変調器 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0522150A (ja) * | 1991-07-15 | 1993-01-29 | Mitsubishi Electric Corp | デルタシグマ変調器 |
JPH05110442A (ja) * | 1991-04-09 | 1993-04-30 | Nokia Matkapuhelimet Oy | 高次シグマ−デルタ変調器の安定化方法および構成 |
JPH08107362A (ja) * | 1994-10-06 | 1996-04-23 | Matsushita Electric Ind Co Ltd | ノイズシェーピング型再量子化器 |
JPH10501390A (ja) * | 1994-06-07 | 1998-02-03 | フィンシテック コンポーネンツ オイ | 過標本化高次変調装置 |
JP2000295141A (ja) * | 1999-04-02 | 2000-10-20 | Honda Motor Co Ltd | 通信システムの障害検出装置 |
JP2001251284A (ja) * | 2000-03-06 | 2001-09-14 | Yamaha Corp | Spdif信号受信回路 |
JP2002118431A (ja) * | 2001-07-27 | 2002-04-19 | Sharp Corp | Δς変調回路の発振検知方法及び発振抑制方法 |
JP2002342179A (ja) * | 2001-05-22 | 2002-11-29 | Toshiba Corp | データ処理装置、データ処理方法 |
JP2004080076A (ja) * | 2002-08-09 | 2004-03-11 | Sony Corp | ディジタル信号処理装置及びディジタル信号処理方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5012244A (en) | 1989-10-27 | 1991-04-30 | Crystal Semiconductor Corporation | Delta-sigma modulator with oscillation detect and reset circuit |
JP3192256B2 (ja) | 1993-01-08 | 2001-07-23 | 旭化成マイクロシステム株式会社 | Δςモジュレータ |
US5793811A (en) * | 1996-04-09 | 1998-08-11 | Winbond Electronics Corporation | Stabilization scheme of delta-sigma modulator |
GB2314707B (en) * | 1996-06-25 | 2000-01-19 | Racal Res Ltd | Sigma-delta analogue-to-digital conversion circuits |
JP3302574B2 (ja) | 1996-09-10 | 2002-07-15 | シャープ株式会社 | デルタシグマ変調回路 |
US6115731A (en) | 1998-04-07 | 2000-09-05 | Lucent Technologies Inc. | Scalable overflow clamp and method for a digital gain scaler/summer |
US6362763B1 (en) * | 2000-09-15 | 2002-03-26 | Texas Instruments Incorporated | Method and apparatus for oscillation recovery in a delta-sigma A/D converter |
JP3636130B2 (ja) | 2001-10-15 | 2005-04-06 | アキュフェーズ株式会社 | トレリス型ノイズシェイピング変調器 |
SE0300780D0 (sv) * | 2003-03-24 | 2003-03-24 | Bang & Olufsen Icepower As | Digital pulse width controlled oscillation modulator |
US6765520B1 (en) * | 2003-04-21 | 2004-07-20 | Texas Instruments Incorporated | Method and circuit for jamming digital filter while resetting delta sigma modulator |
-
2007
- 2007-10-11 WO PCT/JP2007/069829 patent/WO2008044725A1/ja active Application Filing
- 2007-10-11 JP JP2008505680A patent/JP4680295B2/ja active Active
- 2007-10-11 CN CN2007800381552A patent/CN101523731B/zh active Active
- 2007-10-11 US US12/445,357 patent/US7868803B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05110442A (ja) * | 1991-04-09 | 1993-04-30 | Nokia Matkapuhelimet Oy | 高次シグマ−デルタ変調器の安定化方法および構成 |
JPH0522150A (ja) * | 1991-07-15 | 1993-01-29 | Mitsubishi Electric Corp | デルタシグマ変調器 |
JPH10501390A (ja) * | 1994-06-07 | 1998-02-03 | フィンシテック コンポーネンツ オイ | 過標本化高次変調装置 |
JPH08107362A (ja) * | 1994-10-06 | 1996-04-23 | Matsushita Electric Ind Co Ltd | ノイズシェーピング型再量子化器 |
JP2000295141A (ja) * | 1999-04-02 | 2000-10-20 | Honda Motor Co Ltd | 通信システムの障害検出装置 |
JP2001251284A (ja) * | 2000-03-06 | 2001-09-14 | Yamaha Corp | Spdif信号受信回路 |
JP2002342179A (ja) * | 2001-05-22 | 2002-11-29 | Toshiba Corp | データ処理装置、データ処理方法 |
JP2002118431A (ja) * | 2001-07-27 | 2002-04-19 | Sharp Corp | Δς変調回路の発振検知方法及び発振抑制方法 |
JP2004080076A (ja) * | 2002-08-09 | 2004-03-11 | Sony Corp | ディジタル信号処理装置及びディジタル信号処理方法 |
Also Published As
Publication number | Publication date |
---|---|
US7868803B2 (en) | 2011-01-11 |
WO2008044725A1 (fr) | 2008-04-17 |
US20100085228A1 (en) | 2010-04-08 |
CN101523731B (zh) | 2011-09-07 |
CN101523731A (zh) | 2009-09-02 |
JPWO2008044725A1 (ja) | 2010-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4549420B2 (ja) | デルタシグマ変調器 | |
US8059019B2 (en) | Method and system for minimizing the accumulated offset error for an analog to digital converter | |
US7365667B1 (en) | Delta-sigma analog-to-digital converter (ADC) having an intermittent power-down state between conversion cycles | |
US7382300B1 (en) | System-on-chip (SoC) integrated circuit including interleaved delta-sigma analog-to-digital converter (ADC) | |
US20070216557A1 (en) | Delta-sigma analog digital converter with offset compensation | |
JP4680295B2 (ja) | Δς型変調器を搭載する半導体装置及び半導体システム | |
JP6680824B2 (ja) | 連続時間デルタシグマ変調器をスケール調整する電源 | |
US20120075132A1 (en) | Method and apparatus for calibrating sigma-delta modulator | |
JP2007124370A (ja) | 増幅回路 | |
US20190288704A1 (en) | Modulators | |
US8024147B2 (en) | Offset compensation circuit and yaw rate sensor equipped therewith | |
US7619550B2 (en) | Delta-sigma AD converter apparatus using delta-sigma modulator circuit provided with reset circuit resetting integrator | |
US8537042B2 (en) | Multi-bit digital to analogue converter and a delta-sigma analogue to digital converter | |
JP2005528035A (ja) | 疑似フラッシュ変換器を備えるシグマデルタa/d変換器 | |
US8526638B2 (en) | Gain control circuit and electronic volume circuit | |
US20230179224A1 (en) | Adaptive bias techniques for amplifiers in sigma delta modulators | |
US7358879B2 (en) | ΔΣ modulator system with start up transient suppression | |
JP4181045B2 (ja) | オフセット補正システムおよび高利得信号チャネルのための方法 | |
CN111010188B (zh) | 一种连续时间sigma-delta模数转换器的电阻电容校准电路 | |
US7321328B1 (en) | Single bit DAC with tristate driver | |
US7355540B2 (en) | Multi stage noise shaping quantizer | |
US7493355B2 (en) | Circuit configuration for averaging | |
JP2002305447A (ja) | 直流オフセット補償回路 | |
JP4885831B2 (ja) | Δς変調装置、遮断方法、プログラム、および、記録媒体 | |
US8462032B2 (en) | Sigma delta modulator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100611 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100831 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101130 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110105 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110202 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4680295 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |