JP4679874B2 - メモリカードシステム - Google Patents

メモリカードシステム Download PDF

Info

Publication number
JP4679874B2
JP4679874B2 JP2004307846A JP2004307846A JP4679874B2 JP 4679874 B2 JP4679874 B2 JP 4679874B2 JP 2004307846 A JP2004307846 A JP 2004307846A JP 2004307846 A JP2004307846 A JP 2004307846A JP 4679874 B2 JP4679874 B2 JP 4679874B2
Authority
JP
Japan
Prior art keywords
card
memory
host
command
cards
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004307846A
Other languages
English (en)
Other versions
JP2006119954A (ja
Inventor
慎一 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2004307846A priority Critical patent/JP4679874B2/ja
Publication of JP2006119954A publication Critical patent/JP2006119954A/ja
Application granted granted Critical
Publication of JP4679874B2 publication Critical patent/JP4679874B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、メモリカードシステムおよびメモリカードに関し、特に、ホストに複数のSD(Secure Digital)メモリカードが接続されたメモリカードシステムに適用して有効な技術に関するものである。
本発明者が検討したところによれば、メモリカードシステムの技術に関しては、以下のようなものが考えられる。
例えば、メモリカードの規格であるSDメモリカード規格では、SDモードやSPIモードが定義されている。この内、市場で多く採用されているSDモードでは、ホストが複数のメモリカード(以降、カードと略す場合有り)にデータを書き込む場合、カード毎に順番で書き込みを行う必要がある。また、ホストが複数のカードからデータを読み出す場合、及びホストが複数のカードの内容を消去する場合も同様である。
ところで、前記のようなメモリカードシステムの技術について、本発明者が検討した結果、以下のようなことが明らかとなった。
例えば、前述したSDメモリカード規格のSDモードを用いてメモリカードへの書き込みを行う際には、図8のような処理手順となる。図8は、本発明の前提として検討した技術のメモリカードシステムにおいて、複数のメモリカードへの書き込み手順の一例を示す処理フロー図である。図8では、ホストが、書き込み不可能なスタンバイ状態にある2枚のカード(カード[1]とカード[2])に対し、同じアドレスにデータを書き込む場合を想定している。ここでは、カード[1]とカード[2]のRCA(バス上での動的な相対アドレス)はそれぞれ‘1’と‘2’とする。また、以下においては、図8中の番号に対応させて処理手順の説明を行う。
(1)ホストは、カード[1],[2]に向けて、スタンバイ状態にあるカードをトランスファー状態に遷移させるCMD7(RCA=1)を送信する。
(2)カード[1]は、CMD7(RCA=1)を受信するとトランスファー状態に遷移する。カード[2]は、自身のRCAと異なるのでスタンバイ状態に留まる。
(3)ホストは、ライトコマンドを送信する。ライトコマンドは、トランスファー状態にあるカードのみが受信する。また、ライトコマンドには、1ブロック(512バイトなど)への書き込みコマンドであるCMD24、複数ブロックへの書き込みコマンドであるCMD25などがある。ここでは、CMD25を使用するものとする。
(4)カード[1]は、ライトコマンドを受信すると、ライトコマンドの内容を解析しデータ受信の準備をする。また、ホストにライトコマンドを受信したことを通知するレスポンスを送信する。カード[2]は、スタンバイ状態でありライトコマンドを受信しない。
(5)ホストは、カード[1]からライトコマンドに対応するレスポンスを受信すると、ライトデータ(データ1)を送信する。
(6)カード[1]は、ライトデータを受信すると、自身のメモリにライトデータを書き込む。ライトコマンドの引数により指定されたアドレスから、ストップコマンド(CMD12)を受信するまで書き込む。
(7)ホストは、アプリケーションなどから要求されたサイズを書き込むまで前記(3)と(5)の処理を繰り返す。
(8)ホストは、書き込みが終了すると、書き込み動作にエラーがなかったかを確認するため、カード[1]に現在のカードステータスを取得するコマンドであるCMD13(RCA=1)を送信する。
(9)カード[1]は、CMD13(RCA=1)を受信すると自身のカードステータスをホストに送信する。カード[2]は、自身のRCAと異なるためCMD13を受信しない。
(10)ホストは、カード[1]からカードステータスを取得すると、カードステータスを解析し、書き込み動作にエラーがなかったかを確認する。もしエラーが有れば、その内容をアプリケーションに通知するなどのエラー処理を行う。
(11)前記(10)においてエラーがなかった場合、カード[1]の書き込み動作を完了してカード[2]の書き込み動作に移行する。ホストは、スタンバイ状態にあるカードをトランスファー状態に遷移させるCMD7(RCA=2)を送信する。
(12)カード[2]は、CMD7(RCA=2)を受信するとトランスファー状態に遷移する。カード[1]は、自身のRCAと異なるためスタンバイ状態に遷移する。
(13)ホストは、ライトコマンドを送信する。
(14)カード[2]は、ライトコマンドを受信すると、ライトコマンドの内容を解析しデータ受信の準備をする。また、ホストにライトコマンドを受信したことを通知するレスポンスを送信する。カード[1]は、スタンバイ状態でありライトコマンドを受信しない。
(15)ホストは、カード[2]からライトコマンドに対応するレスポンスを受信すると、ライトデータ(データ2)を送信する。
(16)カード[2]は、ライトデータを受信すると、自身のメモリにライトデータを書き込む。
(17)ホストは、アプリケーションなどから要求されたサイズを書き込むまで前記(13)と(15)の処理を繰り返す。
(18)ホストは、書き込みが終了すると、書き込み動作にエラーがなかったか確認するため、カード[2]に現在のカードステータスを取得するコマンドであるCMD13(RCA=2)を送信する。
(19)カード[2]は、CMD13(RCA=2)を受信すると自身のカードステータスをホストに送信する。カード[1]は、自身のカードステータスと異なるためCMD13を受信しない。
(20)ホストは、カード[2]からカードステータスを取得すると、カードステータスを解析し、書き込み動作にエラーがなかったかを確認する。もしエラーが有れば、その内容をアプリケーションに通知するなどのエラー処理を行う。エラーがなかった場合、2枚のカードの書き込み動作を完了する。
なお、ここでは、カードに対するメモリ動作の内、2枚のカードへの書き込み動作を例としたが、その他のメモリ動作(読み出しまたは消去など)の場合やカードが3枚以上の場合でも同様に、各カード毎に順番でトランスファー状態に遷移させながらメモリ動作を行う必要がある。
このように、本発明の前提として検討した技術(以降、従来技術と呼ぶ)では、1つのホストが、複数のカードに対して同時にメモリ動作を行うことができない。これは、SDメモリカード規格では、トランスファー状態となったカードのみにメモリ動作が可能であり、2枚以上のカードを同時にトランスファー状態に遷移させることができないためである。
したがって、仮に、ホストが複数のカードの同じアドレスに対してデータの書き込み、読み出し、または消去を行う場合であっても、各カード毎に順番でメモリ動作を行わなければならない。そうすると、メモリ動作時間や消費電力の無駄によりメモリ動作が非効率となり、これによって、複数のカードを備えたメモリカードシステムの特徴を十分に活かすことができないこととなる。
そこで、本発明の目的は、メモリ動作を効率的に行うことが可能なメモリカードシステムおよびメモリカードを提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明によるメモリカードシステムは、ホストと、複数のメモリカードとを備え、複数のメモリカードは、ホストから、これら複数のメモリカードを一括してメモリ動作が可能な内部状態に遷移させる第1のコマンドが入力された際に、メモリ動作が不可能な内部状態からメモリ動作が可能な内部状態に遷移し、このメモリ動作が可能な内部状態で、ホストから、これら複数のメモリカードのメモリ動作を一括して行わせる第2のコマンドが入力された際に、この第2のコマンドに応じたメモリ動作を行うものとなっている。
すなわち、従来技術においては、複数のメモリカードの中から1枚ずつ選択しながらメモリ動作を行わせていたが、本発明を用いることで複数のメモリカードに対して一括してメモリ動作を行わせることが可能になり、時間や消費電力の面でメモリ動作を効率的に行うことが可能になる。
また、本発明によるメモリカードシステムは、ホストと、複数のメモリカードとを備え、前記ホストは、内部状態の遷移を要求し、かつメモリカードの選択情報を含まないブロードキャスト仕様の第1のコマンドを、複数のメモリカードに向けて出力する機能と、メモリ動作の動作内容を指定する第2のコマンドを複数のメモリカードに向けて出力する機能とを有し、前記複数のメモリカードは、第1のコマンドが入力された際に、メモリ動作が不可能な内部状態からメモリ動作が可能な内部状態に遷移する機能と、このメモリ動作が可能な内部状態で第2のコマンドが入力された際に、第2のコマンドで指定された動作内容でメモリ動作を行う機能とを有するものとなっている。
すなわち、メモリカードの規格において広く用いられている、メモリカードの選択情報を含む状態遷移コマンドを変更して、メモリカードの選択情報を含まないブロードキャスト仕様の状態遷移コマンドとなる第1のコマンドを設け、この第1のコマンドを活用して、複数のメモリカードに対し一括してメモリ動作を行わせる。そして、このようなシステムは、従来技術のメモリカードシステムに若干の機能的な追加を行うことのみで容易に実現することが可能である。
また、本発明によるメモリカードシステムは、ホストと、ホストに対して物理的に接続された複数のメモリカードとを備え、ホストは、複数のメモリカードの中から選定した複数のメモリカードに向けて、内部状態の遷移を要求しかつメモリカードの選択情報を含まないブロードキャスト仕様の第1のコマンドを出力する機能と、前記選定した複数のメモリカードに向けて、メモリ動作の動作内容を指定する第2のコマンドを出力する機能とを有し、前記選定した複数のメモリカードは、第1のコマンドが入力された際に、メモリ動作が不可能な内部状態からメモリ動作が可能な内部状態に遷移する機能と、このメモリ動作が可能な内部状態で第2のコマンドが入力された際に、第2のコマンドで指定された動作内容でメモリ動作を行う機能とを有するものとなっている。
すなわち、ホスト側の処理で、複数のメモリカードの中から2以上となる複数のメモリカードを選定し、この選定した複数のメモリカードに向けて第1のコマンドを出力することで、この選定した複数のメモリカードに限って一括したメモリ動作を行わせるものとなっている。これによって、一括してメモリ動作を行わせたい複数のメモリカードと、そうでない単数または複数のメモリカードを混在させたメモリカードシステムを構築することができ、システム構成の自由度が高まる。
また、本発明によるメモリカードは、複数のメモリカードを一括してメモリ動作が可能な内部状態に遷移させる第1のコマンドがホストから入力された際に、第1のコマンドを解釈し、メモリ動作が不可能な内部状態からメモリ動作が可能な内部状態に遷移する機能を有するものとなっている。
なお、これまでに述べた複数のメモリカードは、例えば、それぞれ個別にコマンド線およびデータ線を備え、これら個別に備えたコマンド線およびデータ線によってホストと接続されるものとなっている。すなわち、メモリカードが、コマンドに対してレスポンスを発生するような場合、このような構成が要求される。このような構成の代表的なものとしては、SDメモリカードのSDモードが挙げられる。
また、これまでに述べたメモリ動作の中には、例えば、読み出し動作と書き込み動作と消去動作が含まれている。そして、前記第2のコマンドによって、読み出し動作と書き込み動作と消去動作の中のいずれか一つのメモリ動作を指定可能となっている。すなわち、複数のメモリカードで、読み出し動作、書き込み動作、または消去動作を一括して行うことが可能になる。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
ホストと複数のメモリカードからなるシステムにおいて、複数のメモリカードを一括してメモリ動作が可能な内部状態に遷移させるコマンドを設けることなどで、メモリカードのメモリ動作を効率的に行うことが可能になる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
図1は、本発明の一実施の形態によるメモリカードシステムにおいて、その構成の一例を示すシステム概略図である。図1に示すメモリカードシステムは、ホスト10と複数のカード[1]11a、[2]11b、…、[N]11nによって構成され、ホストと各カード[1]11a〜[N]11nの間が、各カード[1]11a〜[N]11n毎に個別に設けられたコマンド線およびデータ線によって接続されている。すなわち、ホスト10とカード[1]11aとの間が、コマンド線[1]12aおよびデータ線[1]13aによって接続され、以降同様に、ホスト10とカード[N]11nとの間が、コマンド線[N]12nおよびデータ線[N]13nによって接続されている。
ここでは、複数のカード[1]11a〜[N]11nは全て同一仕様のものとし、ホスト10と各カードは、例えばSDメモリカード規格のSDモードによって定義されたコマンドおよびレスポンスに基づいて動作が可能なように構成されているものとする。したがって、コマンド線[1]12a〜[N]12nおよびデータ線[1]13a〜[N]13n上では、SDモードに基づく電気的仕様でコマンド、レスポンスおよびデータとなる電気的信号が伝送される。なお、SDモードでは、その規格により、図1のように各カード毎に独立してコマンド線およびデータ線を設ける必要がある。
ホスト10は、例えば、アプリケーションプログラム100と、ファイルシステム101と、デバイスドライバ102と、ホストコントローラ103などを含んでいる。アプリケーションプログラム100は、例えばフォルダやファイルの操作を行う機能を備えたエクスプローラや、音楽データの再生機能等を備えたオーディオプレーヤーなどといった一般的なアプリケーションソフトウエアである。ファイルシステム101は、アプリケーションプログラム100による処理が可能なように、デバイスドライバ102との間の入出力データをファイル形式に変換するシステムソフトウエアである。具体例としては、FAT16やFAT32などのFAT(File Allocation Table)規格に準拠したものなどが挙げられる。
デバイスドライバ102は、SDメモリカード規格に基づくコマンドシーケンスおよびトランザクションの管理、ならびにホストコントローラ103の制御などをするソフトウエアである。ホストコントローラ103は、デバイスドライバ102の制御を受け、コマンド線[1]12a〜[N]12nおよびデータ線[1]13a〜[N]13nを介してメモリカード[1]11a〜[N]11nとの間でコマンドの送信、レスポンスの受信、およびデータの送受信などを行うハードウエアである。
なお、図1には示していないが、ホスト10は、例えば、マイクロプロセッサ又はマイクロコンピュータ等のコンピュータを含んでおり、前述したアプリケーションプログラム100、ファイルシステム101およびデバイスドライバ102といったソフトウエアは、このようなコンピュータによって実行される。また、ホスト10が例えばPC(Personal Computer)等の場合、前述したソフトウエアは、ファイルシステム101およびデバイスドライバ102等を含むOS(Operating System)とオーディオプレーヤーなどのアプリケーション100といった形態にもなり得る。
各メモリカード[1]11a〜[N]11nのそれぞれは、例えば、送受信バッファ111と、カードコントローラ110と、フラッシュメモリ112などを含んでいる。送受信バッファ111は、ホスト10から受信したデータ、またはホスト10に送信するデータを一時的に格納するハードウエアである。カードコントローラ110は、例えば、送受信バッファ111に格納されたデータを参照しながら、コマンド解析等を含むSDメモリカード規格に基づく通信プロトコルの管理を行う機能や、送受信バッファ111とフラッシュメモリ112間のデータ転送の管理を行う機能などを備え、ハードウエアまたはハードウエアとソフトウエアの組み合わせによって構成される。
フラッシュメモリ112は、FAT情報などのファイルシステム関連のデータや、オーディオファイルなどのユーザデータを格納するメモリデバイスである。一般的には、NAND型のものやAND型のものなどが知られており、読み出し動作、書き込み動作、および消去動作といったメモリ動作が可能となっている。
このような構成において、本発明では、前述したホスト10内のデバイスドライバ102およびホストコントローラ103と、各メモリカード[1]11a〜[N]11n内のカードコントローラ110が、SDメモリカード規格に対応するための一般的な機能に加えて更に次のような機能を備えることを特徴としている。すなわち、SDメモリカード規格で通常定義されている状態およびコマンドに加えて、複数のメモリカードが書き込み/読み出し/消去コマンドに対応可能な内部状態にあるマルチトランスファー状態と、複数のメモリカードをマルチトランスファー状態に遷移させるCMD62(GO_MULTI_TRANS)というコマンドを新規に定義し、これらの状態およびコマンドに対応するための機能を備える。
なお、CMD62は、SDメモリカード規格で予約されているコマンド番号であり、そのフォーマットを、例えば図2のように定義するとよい。図2は、本発明の一実施の形態によるメモリカードシステムにおいて、ホストとメモリカード間で用いられるコマンド仕様の一例を示す図である。図2では、bcr(broadcast command with response)型のCMD62(=GO_MULTI_TRANSコマンド)が定義されている。bcr型とは、CMDラインからバス上のすべてのカードに対して一斉に発行される所謂ブロードキャスト仕様のコマンドで、更にそのコマンドを受けてバス上のすべてのカードがコマンド線から同時にレスポンスを返すというものである。
図2では、CMD62発行時における引数の最下位ビットが遷移ビットと定義され、その仕様は、遷移ビットが設定(=1’b)されているCMD62を受信したメモリカードの内部状態が、スタンバイ状態であるならばマルチトランスファー状態へ遷移し、マルチトランスファー状態であるならばスタンバイ状態へ遷移するというものになっている。そして、さらにCMD62を受信したメモリカードが、それに対応してコマンド線からマルチトランスファー状態を反映したレスポンス(R1−Ex)を返信する仕様となっている。そこで、このようなコマンド仕様に対応する機能を図1のホスト10内のデバイスドライバ102およびホストコントローラ103や、複数のカード[1]11a〜[N]11n内のカードコントローラ110に備え、例えば図3に示すような動作を行う。
図3は、図1のメモリシステムにおいて、その動作概要の一例を従来技術と比較して説明するための図であり、(a)は、本発明の動作概要の説明図、(b)は、従来技術の動作概要の説明図である。図3(a),(b)においては、ホスト10からカード[1]11a、カード[2]11b、…、カード[N]11nの同一アドレスに対し、それぞれデータ[1]、データ[2]、…、データ[N]を書き込む場合を想定し、カード[1]11a、カード[2]11b、…、カード[N]11nは、RCAがそれぞれ、‘1’、‘2’、…、‘N’であり、全てスタンバイ状態であるものとする。
このような状態において、カードへの書き込み動作は、(1)メモリカードを選択する過程、(2)コマンド送受信の過程、(3)データ送信とデータ書き込み過程から構成される。以下に、各過程の動作について述べる。
(1)カードを選択する過程
本発明においては、図3(a)に示すように、ホスト10が、カードの識別情報を含まない第1のコマンドとしてCMD62を全てのカード[1]11a〜[N]11nに送信する。全てのカード[1]11a〜[N]11nは、CMD62を受信し、カードコントローラ110によってこのコマンドを解釈し、マルチトランスファー状態に遷移する。その後、ホスト10に向けてCMD62に対するレスポンスを返す。これによって、全てのカード[1]11a〜[N]11nが選択される。
一方、従来技術においては、図3(b)に示すように、1枚のカードしか選択できないので、ホスト10は、例えばカード[1]11aのRCA=1を設定し、カードの識別情報(RCA=1)を含んだCMD7を全てのカード[1]11a〜[N]11nに送信する。カード[1]11aは、トランスファー状態に遷移し、ホスト10にCMD7に対するレスポンスを返す。他のカード[2]11b〜[N]11nは、RCAが異なるのでスタンバイ状態に留まる。すなわち、カード[1]11aのみが選択される。なお、SDメモリカード規格では、図3のように、コマンド線[1]12a〜[N]12nが物理的に独立していても、カード初期化終了後のスタンバイ状態やトランスファー状態では共通なコマンドとそれに対応するレスポンスが転送される。
(2)コマンド送受信の過程
本発明においては、図3(a)に示すように、ホスト10が、メモリ動作を指定する第2のコマンドの一例としてライトコマンド(=CMD25)を全てのカード[1]11a〜[N]11nに送信する。ここで、全てのカード[1]11a〜[N]11nがライトコマンド受信可能なマルチトランスファー状態にあるので、全てのカード[1]11a〜[N]11nがライトコマンドを受信する。ライトコマンドを受信したカード[1]11a〜[N]11nは、データ受信準備をし、ホスト10にライトコマンドに対するレスポンスを返す。
一方、従来技術においては、図3(b)に示すように、ホスト10がライトコマンド(=CMD25)を全てのカード[1]11a〜[N]11nに送信する。だだし、カード[1]11aのみがライトコマンドを受信可能なトランスファー状態にあるため、カード[1]11aのみがライトコマンドを受信する。ライトコマンドを受信したカード[1]11aは、データ受信準備をし、ホスト10にライトコマンドに対するレスポンスを返す。
(3)データ送信とデータ書き込み過程
本発明においては、図3(a)に示すように、ホスト10が、カード[1]11a、カード[2]11b、…、カード[N]11nに対して、それぞれ、ライトデータとなるデータ[1]、データ[2]、…、データ[N]を送信する。データ[1]、データ[2]、…、データ[N]を受信すると、カード[1]11a、カード[2]11b、…、カード[N]11nは、自身のフラッシュメモリ112にそれぞれデータ[1]、データ[2]、…、データ[N]を書き込む。
一方、従来技術においては、図3(b)に示すように、ホスト10がカード[1]11aに対してライトデータに対応するデータ[1]を送信する。データ[1]を受信すると、カード[1]11aは、自身のフラッシュメモリ112にデータ[1]を書き込む。
このように、本発明のメモリカードシステムでは、前記(1)〜(3)の1回の処理で全カードへのデータ書き込み動作が完了する。ところが、従来技術のメモリカードシステムでは、カード[2]11b〜[N]11nを対象に、前記(1)〜(3)の処理をあとN−1回繰り返す必要がある。
すなわち、前記(1)、(2)、(3)の処理に必要な時間を、それぞれTs(=カード選択時間)、Tc(=コマンド送受信時間)、Ta(=データ送信と書き込み時間)とすると、本発明で必要な処理時間T1は、T1=Ts+Tc+Taとなり、従来技術で必要な時間T2は、カード枚数をNとするとT2=N×T1となる。T1は、例えば10Kバイトのデータを書き込む場合、数msec程度となる。したがって、本発明のメモリカードシステムを用いることで、従来技術のメモリカードシステムに比べて(カード枚数−1)×数msec程度の効率化が得られることになる。
そして、この効率化された時間は、製品の他機能(マルチメディアデータのデコード等)で使用することができる。なお、実用面において、図3のカード[1]11a〜[N]11nの中に既存のカードが混在した場合でも、現状のSDメモリカード規格に従うと新規に定義したCMD62には応答しないので、下位互換性は保持される。
また、ここではメモリ動作として書き込み動作を例としたが、同様に、複数のカードをCMD62によりマルチトランスファー状態に遷移させることで、読み出し動作および消去動作の効率化を図ることも可能である。さらに、このような時間的な効率化によって、消費電力を低減することも可能になる。削減されるエネルギーは、例えば、書き込みと読み出しにおいて、カード1枚あたり10Kバイトのデータが転送される場合、数100μJ程度である。
そして、このような効果は、カードの枚数が多いほど効果が大きくなる。したがって、本発明のメモリカードシステムは、例えば、SDカードフォーマット機器やデジタルカメラなどの製品に付加するSDカードを作成する機器といった多数のカードを作成する必要のあるメモリカードホスト機器等に適用して特に有益なものとなる。また、高いデータセキュリティを要求されるメモリシステムなどにおいて、常にデータのバックアップが必要な場合などで用いることも可能である。
つぎに、これまでに説明した書き込み動作、読み出し動作および消去動作のより具体的な動作を、図4、図5および図6を用いて説明する。図4は、図1のメモリカードシステムにおいて、その書き込み動作の詳細な一例を示す処理フロー図である。図5は、図1のメモリカードシステムにおいて、その読み出し動作の詳細な一例を示す処理フロー図である。図6は、図1のメモリカードシステムにおいて、その消去動作の詳細な一例を示す処理フロー図である。
図4においては、ホストが書き込み不可能な“スタンバイ状態”にある2枚のカード(カード[1]とカード[2])に一括してデータを書き込む場合を想定している。すなわち、図1においてN=2の場合である。ここでは、カード[1]とカード[2]のRCAは、それぞれ‘1’と‘2’とする。なお、カードが3枚以上の場合でも同様な動作となる。以下、図4中の番号に対応させて説明を行う。
(1)ホスト10は、カード[1]11aとカード[2]11bに対し、“スタンバイ状態”にあるカードを“マルチトランスファー状態”に遷移させるCMD62(遷移ビット=1’b)を送信する。“マルチトランスファー状態”とは、複数のカードがライトコマンド(CMD25等)、リードコマンド(CMD18等)、及び消去関連コマンド(CMD38等)を受信できる状態である。
(2)カード[1]11aとカード[2]11bは、CMD62(遷移ビット=1’b)を受信すると“マルチトランスファー状態”に遷移する。また、CMD62のレスポンスをホストに送信する。レスポンスには“マルチトランスファー状態”に遷移したことを示す内容が含まれる。
(3)ホスト10はライトコマンドを送信する。
(4)カード[1]11aとカード[2]11bは、“マルチトランスファー状態”にあるのでライトコマンドを受信できる。カード[1]11aとカード[2]11bは、ライトコマンドを受信すると、ライトコマンドの内容を解析しデータ受信準備をする。また、ホスト10に対しライトコマンドを受信したことを通知するレスポンスを送信する。
(5)ホスト10は、カード[1]11aとカード[2]11bからライトコマンドに対応するレスポンスを受信すると、カード[1]11aとカード[2]11bに対してライトデータ(データ1とデータ2)を送信する。なお、カード[1]11aとカード[2]11bに送信するデータ内容は、本発明で機能拡張したホスト10のデバイスドライバ102とホストコントローラ103により区別する必要がある。
(6)カード[1]11aとカード[2]11bは、ライトデータを受信すると、自身のフラッシュメモリ112にライトデータを書き込む。ライトコマンドの引数により指定されたアドレスから、ストップコマンド(=CMD12)を受信するまで書き込む。
(7)ホスト10は、アプリケーションプログラム100などから要求されたサイズだけ書き込むまで、前記(3)と(5)の処理を繰り返す。
(8)ホスト10は、書き込みが終了すると、カード[1]11aとカード[2]11bを“スタンバイ状態”に戻すこと、及び書き込み動作にエラーがなかったかを確認するため、カード[1]11aとカード[2]11bにCMD62(遷移ビット=1’b)を送信する。
(9)カード[1]11aとカード[2]11bは、CMD62(遷移ビット=1’b)を受信すると“スタンバイ状態”に遷移する。また、CMD62のレスポンスをホスト10に送信する。レスポンスには、“スタンバイ状態”に遷移したことや、エラー情報などが含まれる。
(10)ホスト10は、カード[1]11aとカード[2]11bからCMD62に対応するレスポンスを受信すると、その内容を解析し、書き込み動作にエラーがなかったかを確認する。もし、エラーがあればその内容をアプリケーションプログラム100に通知するなどのエラー処理をする。一方、エラーがなかった場合、2枚のカードの同時書き込み動作は完了する。
以上の動作より、ホストが複数のカードの同じアドレスにデータを書き込む場合、一括して書き込むことが可能となり、書き込み時間の短縮と消費電力の削減が得られる。具体的には、従来技術で必要であった図の(11)〜(20)の処理が省略できる。
図5においては、ホストが複数のカードの同じアドレスから一括してデータを読み出す場合を想定している。ここでは、図1においてN=2とし、ホストが、読み出し不可能な“スタンバイ状態”にある2枚のカード(カード[1]とカード[2])から同じアドレスのデータを読み出す場合で説明する。なお、カード[1]とカード[2]のRCAはそれぞれ‘1’と‘2’とする。また、カードが3枚以上の場合でも同様な動作となる。以下、図5中の番号に対応させて説明を行う。
(1)ホスト10は、カード[1]11aとカード[2]11bに対し、“スタンバイ状態”にあるカードを“マルチトランスファー状態”に遷移させるCMD62(遷移ビット=1’b)を送信する。
(2)カード[1]11aとカード[2]11bは、CMD62(遷移ビット=1’b)を受信すると“マルチトランスファー状態”に遷移する。また、CMD62のレスポンスをホスト10に送信する。レスポンスには“マルチトランスファー状態”に遷移したことを示す内容が含まれる。
(3)ホスト10はリードコマンドを送信する。
(4)カード[1]11aとカード[2]11bは、“マルチトランスファー状態”にあるのでリードコマンドを受信できる。カード[1]11aとカード[2]11bは、リードコマンドを受信すると、リードコマンドの内容を解析し、データ送信準備をする。また、ホスト10にリードコマンドを受信したことを通知するレスポンスを送信する。
(5)ホスト10は、カード[1]11aとカード[2]11bからリードコマンドに対応するレスポンスを受信すると、データ受信準備をする。
(6)カード[1]11aとカード[2]11bは、リードコマンドの引数により指定されたアドレスからデータ(データ1とデータ2)を読み出し、そのデータをストップコマンド(=CMD12)を受信するまでホスト10に送信する。
(7)ホスト10は、カード[1]11aとカード[2]11bからデータを受信する。なお、カード[1]11aとカード[2]11bから受信するデータ内容は、本発明で機能拡張したホスト10のデバイスドライバ102とホストコントローラ103により区別し、上位のアプリケーションプログラム100などに渡す必要がある。
(8)ホスト10は、アプリケーションプログラム100などから要求されたサイズだけ読み出すまで、前記(3)、(5)および(7)の処理を繰り返す。
(9)ホスト10は、読み出しが終了すると、カード[1]11aとカード[2]11bを“スタンバイ状態”に戻すこと、及び読み出し動作にエラーがなかったかを確認するため、カード[1]11aとカード[2]11bにCMD62(遷移ビット=1’b)を送信する。
(10)カード[1]11aとカード[2]11bは、CMD62(遷移ビット=1’b)を受信すると“スタンバイ状態”に遷移する。また、CMD62のレスポンスをホスト10に送信する。レスポンスには“スタンバイ状態”に遷移したことや、エラー情報などが含まれる。
(11)ホスト10は、カード[1]11aとカード[2]11bからCMD62に対応するレスポンスを受信すると、その内容を解析し、読み出し動作にエラーがなかったかを確認する。もし、エラーがあればその内容をアプリケーションに通知するなどのエラー処理をする。一方、エラーがなかった場合、2枚のカードからの同時読み出し動作は完了する。
以上のような動作により、ホストが複数のカードの同じアドレスからデータを読み出す場合、一括して読み出すことが可能となり、読み出し時間の短縮と消費電力の削減が得られる。
図6においては、ホストが複数のカードの同じアドレスの内容を一括して消去する場合を想定している。ここでは、図1においてN=2とし、ホストが、消去不可能な“スタンバイ状態”にある2枚のカード(カード[1]とカード[2])の同じアドレスの内容を消去する場合で説明する。なお、カード[1]とカード[2]のRCAはそれぞれ‘1’と‘2’とする。また、カードが3枚以上の場合でも同様な動作となる。以下、図6中の番号に対応させて説明を行う。
(1)ホスト10は、カード[1]11aとカード[2]11bに対し、“スタンバイ状態”にあるカードを“マルチトランスファー状態”に遷移させるCMD62(遷移ビット=1’b)を送信する。
(2)カード[1]11aとカード[2]11bは、CMD62(遷移ビット=1’b)を受信すると“マルチトランスファー状態”に遷移する。また、CMD62のレスポンスをホストに送信する。レスポンスには“マルチトランスファー状態”に遷移したことを示す内容が含まれる。
(3)ホスト10は、カード[1]11aとカード[2]11bに消去する先頭アドレスを指定する消去先頭アドレス設定コマンドを送信する。
(4)カード[1]11aとカード[2]11bは、“マルチトランスファー状態”にあるので消去先頭アドレス設定コマンドを受信できる。カード[1]11aとカード[2]11bは、消去先頭アドレス設定コマンドを受信すると、消去先頭アドレスを解析する。また、ホスト10に消去先頭アドレス設定コマンドを受信したことを通知するレスポンスを送信する。
(5)ホスト10は、カード[1]11aとカード[2]11bから消去先頭アドレス設定コマンドに対応するレスポンスを受信すると、ホスト10は、カード[1]11aとカード[2]11bに対し、消去する最終アドレスを指定する消去最終アドレス設定コマンドを送信する。
(6)カード[1]11aとカード[2]11bは、“マルチトランスファー状態”にあるので消去最終アドレス設定コマンドを受信できる。カード[1]11aとカード[2]11bは、消去最終アドレス設定コマンドを受信すると、消去最終アドレスを解析する。また、ホスト10に消去最終アドレス設定コマンドを受信したことを通知するレスポンスを送信する。
(7)ホスト10は、カード[1]11aとカード[2]11bから消去最終アドレス設定コマンドに対応するレスポンスを受信すると、ホスト10は、カード[1]11aとカード[2]11bに消去の実行を命令する消去実行コマンドを送信する。
(8)カード[1]11aとカード[2]11bは、“マルチトランスファー状態”にあるので消去実行コマンドを受信できる。カード[1]11aとカード[2]11bは、消去実行コマンドを受信すると、消去を実行する。消去完了後、ホスト10に対し、消去が完了したことを通知するレスポンスを送信する。
(9)ホスト10は、カード[1]11aとカード[2]11bから消去実行コマンドに対応するレスポンスを受信すると、カード[1]11aとカード[2]11bを“スタンバイ状態”に戻すこと、及び消去動作にエラーがなかったかを確認するため、カード[1]11aとカード[2]11bにCMD62(遷移ビット=1’b)を送信する。
(10)カード[1]11aとカード[2]11bは、CMD62(遷移ビット=1’b)を受信すると“スタンバイ状態”に遷移する。また、CMD62のレスポンスをホスト10に送信する。レスポンスには“スタンバイ状態”に遷移したことや、エラー情報などが含まれる。
(11)ホスト10は、カード[1]11aとカード[2]11bからCMD62に対応するレスポンスを受信すると、その内容を解析し、消去動作にエラーがなかったかを確認する。もし、エラーがあればその内容をアプリケーションプログラム100に通知するなどのエラー処理をする。一方、エラーがなかった場合、2枚のカードの同時消去動作は完了する。
以上のような動作により、ホストが、複数のカードの同じアドレスの内容を消去する場合、一括して消去することが可能となり、消去時間の短縮と消費電力の削減が得られる。
ところで、これまでの説明においては、CMD62を用いて全てのカードに対して一括してメモリ動作(書き込み動作、読み出し動作、消去動作)を行う構成例を示したが、例えば、図7に示すように任意に選定した複数のカードに対してのみメモリ動作を行う構成にしてもよい。図7は、本発明の一実施の形態によるメモリカードシステムにおいて、図1の構成を応用した構成およびその動作の一例を示す説明図である。
図7に示すメモリカードシステムは、ホスト10と複数のカード[1]11a、[2]11b、…、[J]11j、…、[N]11nによって構成され、ホスト10とカード[1]11aの間が、コマンド線[1]12aおよびデータ線[1]13aによって接続され、以降同様に、ホスト10と各カード[2]11b、…、[J]11j、…、[N]11nの間が、それぞれコマンド線[2]12b、…、[J]12j、…、[N]12nおよびデータ線[2]13b、…、[J]13j、…、[N]13nによって接続されている。
ホスト10や各カード[1]11a〜[N]11nは、これまでに述べたような機能を備えたものとなっているが、ここでは、更に、ホスト10内のデバイスドライバ102またはホストコントローラ103に対し、CMD62(=GO_MULTI_TRANSコマンド)を発行するカードを選定する機能を設ける。これにより、“マルチトランスファー状態”に遷移させたいカードにのみCMD62を発行することで、同時にメモリ動作を行わせるカードを選択することが可能となる。
図7では、例えば、カード[2]11bとカード[J]11jを選択して、これらのカードに対してのみCMD62を発行している例を示している。このような構成および動作を用いることで、システム構築の自由度を高めることが可能になる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明のメモリカードシステムは、SDメモリカードのフォーマット機器などといった多数のカードを作成する必要のあるメモリカードホスト機器等に適用して特に有益なものであり、これに限らず、カードの内容を完全に消去するメモリカードホスト製品や、複数のカードスロットを持つUSBリーダライタ製品や、SDメモリカードと上位互換性のあるメモリカードやMMC(MultiMediaCard(登録商標))カード等を含むシステムといったメモリカードシステム全般に広く適用可能である。
本発明の一実施の形態によるメモリカードシステムにおいて、その構成の一例を示すシステム概略図である。 本発明の一実施の形態によるメモリカードシステムにおいて、ホストとメモリカード間で用いられるコマンド仕様の一例を示す図である。 図1のメモリシステムにおいて、その動作概要の一例を従来技術と比較して説明するための図であり、(a)は、本発明の動作概要の説明図、(b)は、従来技術の動作概要の説明図である。 図1のメモリカードシステムにおいて、その書き込み動作の詳細な一例を示す処理フロー図である。 図1のメモリカードシステムにおいて、その読み出し動作の詳細な一例を示す処理フロー図である。 図1のメモリカードシステムにおいて、その消去動作の詳細な一例を示す処理フロー図である。 本発明の一実施の形態によるメモリカードシステムにおいて、図1の構成を応用した構成およびその動作の一例を示す説明図である。 本発明の前提として検討した技術のメモリカードシステムにおいて、複数のメモリカードへの書き込み手順の一例を示す処理フロー図である。
符号の説明
10 ホスト
11a,11b,11j,11n メモリカード
12a,12b,12j,12n コマンド線
13a,13b,13j,13n データ線
100 アプリケーションプログラム
101 ファイルシステム
102 デバイスドライバ
103 ホストコントローラ
110 カードコントローラ
111 送受信バッファ
112 フラッシュメモリ

Claims (2)

  1. ホストと、複数のメモリカードとを備えたメモリカードシステムであって、
    前記ホストは、
    内部状態の遷移を要求し、かつメモリカードの選択情報を含まないブロードキャスト仕様の第1のコマンドを、前記複数のメモリカードに向けて出力する機能と、
    メモリ動作の動作内容を指定する第2のコマンドを、前記複数のメモリカードに向けて出力する機能とを有し、
    前記複数のメモリカードは、
    前記第1のコマンドが入力された際に、メモリ動作が不可能な内部状態からメモリ動作が可能な内部状態に遷移する機能と、
    前記メモリ動作が可能な内部状態で前記第2のコマンドが入力された際に、前記第2のコマンドで指定された動作内容でメモリ動作を行う機能とを有し、
    前記複数のメモリカードは、それぞれ個別にコマンド線およびデータ線を備え、前記個別に備えたコマンド線およびデータ線によって前記ホストと接続されることを特徴とするメモリカードシステム。
  2. 請求項記載のメモリカードシステムにおいて、
    前記メモリ動作の中には、読み出し動作と書き込み動作と消去動作が含まれ、
    前記第2のコマンドによって、前記読み出し動作と前記書き込み動作と前記消去動作の中のいずれか一つのメモリ動作を指定可能であることを特徴とするメモリカードシステム。
JP2004307846A 2004-10-22 2004-10-22 メモリカードシステム Expired - Fee Related JP4679874B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004307846A JP4679874B2 (ja) 2004-10-22 2004-10-22 メモリカードシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004307846A JP4679874B2 (ja) 2004-10-22 2004-10-22 メモリカードシステム

Publications (2)

Publication Number Publication Date
JP2006119954A JP2006119954A (ja) 2006-05-11
JP4679874B2 true JP4679874B2 (ja) 2011-05-11

Family

ID=36537771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004307846A Expired - Fee Related JP4679874B2 (ja) 2004-10-22 2004-10-22 メモリカードシステム

Country Status (1)

Country Link
JP (1) JP4679874B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100925056B1 (ko) 2007-08-23 2009-11-03 주식회사 유니듀 메모리 카드 변환기, 메모리 카드 변환기에서 데이터를저장 또는 독출하는 방법
JP5101378B2 (ja) 2008-04-16 2012-12-19 ソニー株式会社 リーダライタ、通信処理装置、通信処理方法、データ管理システム及び通信システム
JP5057102B2 (ja) * 2008-12-10 2012-10-24 Necアクセステクニカ株式会社 Usbストレージ同時書込み装置及びそれに用いるusbストレージ同時書込み方法
JP5609490B2 (ja) * 2010-09-27 2014-10-22 セイコーエプソン株式会社 記憶装置、ホスト装置、回路基板、液体容器及びシステム
JP5672927B2 (ja) * 2010-10-08 2015-02-18 セイコーエプソン株式会社 記憶装置、ホスト装置、回路基板、液体容器及びシステム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09204355A (ja) * 1996-01-25 1997-08-05 Tokyo Electron Ltd メモリ読出し方法及びメモリ制御装置
JP2002510097A (ja) * 1998-03-27 2002-04-02 ジェムプリュス 非接触式電子ラベル共通メッセージ同時書き込み方法
JP2004071206A (ja) * 2002-08-02 2004-03-04 Hitachi Ltd カードソケット、ソケットホルダ、及びデータ書込み方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09204355A (ja) * 1996-01-25 1997-08-05 Tokyo Electron Ltd メモリ読出し方法及びメモリ制御装置
JP2002510097A (ja) * 1998-03-27 2002-04-02 ジェムプリュス 非接触式電子ラベル共通メッセージ同時書き込み方法
JP2004071206A (ja) * 2002-08-02 2004-03-04 Hitachi Ltd カードソケット、ソケットホルダ、及びデータ書込み方法

Also Published As

Publication number Publication date
JP2006119954A (ja) 2006-05-11

Similar Documents

Publication Publication Date Title
JP4799417B2 (ja) ホストコントローラ
CN101454746B (zh) 一种以多功能存储卡通讯的方法
US8166245B2 (en) Multi-interface and multi-bus structured solid-state storage subsystem
CN101449248B (zh) 数据存储装置以及数据存储方法
US20100174866A1 (en) Memory device, electronic device, and host apparatus
JP2008547068A (ja) 複数個のdmaチャンネルを有するusb−sd保存装置及びその保存方法と記録媒体
US20090049242A1 (en) Memory card authentication system, capacity switching-type memory card host device, capacity switching-type memory card, storage capacity setting method, and storage capacity setting program
JP2003132305A (ja) メモリカードを制御するための装置および方法
KR20030084947A (ko) 유니버설 시리얼 버스를 기초한 pc 플래시 디스크의아키텍처
US20060224821A1 (en) System for parallel updating flash memory and method for the same
JP2008521080A5 (ja)
JP4679874B2 (ja) メモリカードシステム
JP2003196613A (ja) メモリカードを制御するための装置および方法
CN111208757A (zh) 一种基于FPGA的eMMC主控制器
EP2031515A1 (en) Data memory device and method for initializing same
JP4714291B2 (ja) 情報記録装置、情報記録方法及び情報記録用プログラム
US20040186949A1 (en) XIP system and method for serial memory
JP2006031123A (ja) Usbメモリ装置およびusbメモリ装置制御プログラム
US10628042B2 (en) Control device for connecting a host to a storage device
US20100274828A1 (en) Electronic Device, Storage Area Allocation Method for File System, and Computer Product
JP2006236211A (ja) 情報処理システム
US20100070658A1 (en) Method of communication between a protocol-processing unit and an input/output (i/o) device through a device interface controller
CN101350015A (zh) 数据储存系统及其存取方法
JP2002149626A (ja) マイクロコンピュータ
KR101665667B1 (ko) 낸드 플래시 메모리 제어장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071012

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110202

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees