JP2004071206A - カードソケット、ソケットホルダ、及びデータ書込み方法 - Google Patents
カードソケット、ソケットホルダ、及びデータ書込み方法 Download PDFInfo
- Publication number
- JP2004071206A JP2004071206A JP2002225727A JP2002225727A JP2004071206A JP 2004071206 A JP2004071206 A JP 2004071206A JP 2002225727 A JP2002225727 A JP 2002225727A JP 2002225727 A JP2002225727 A JP 2002225727A JP 2004071206 A JP2004071206 A JP 2004071206A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- connection
- memory card
- card
- socket
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Connector Housings Or Holding Contact Members (AREA)
Abstract
【課題】多数のメモリカードに対するデータ書き込みを効率化する。
【解決手段】ソケットホルダ(3)にはメモリカードの接続部(4)が複数個並列され、夫々の接続部の端子(5,6)にメモリカード(MC1〜MC30)の外部端子(2)が接続する。マルチメディアカードのMMCモードにおいてオープンドレイン出力を行なうコマンド端子CMDはメモリカード毎の配線(L1(01)〜L1(30))に接続され、配線の状態は必ず対応するメモリカードのオープンドレイン出力に一致するようになり、全てのメモリカードを並列にアイデンティフィケーション状態に遷移させて、当該全てのメモリカードに同じアドレスを設定することが可能にされる。これにより、MMCモードで動作されるメモリカードを一括で選択して書き込み可能になる。
【選択図】 図1
【解決手段】ソケットホルダ(3)にはメモリカードの接続部(4)が複数個並列され、夫々の接続部の端子(5,6)にメモリカード(MC1〜MC30)の外部端子(2)が接続する。マルチメディアカードのMMCモードにおいてオープンドレイン出力を行なうコマンド端子CMDはメモリカード毎の配線(L1(01)〜L1(30))に接続され、配線の状態は必ず対応するメモリカードのオープンドレイン出力に一致するようになり、全てのメモリカードを並列にアイデンティフィケーション状態に遷移させて、当該全てのメモリカードに同じアドレスを設定することが可能にされる。これにより、MMCモードで動作されるメモリカードを一括で選択して書き込み可能になる。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、多数枚のメモリカードを保持するカードソケット、カードソケットに保持された状態で多数枚のメモリカードを操作するための信号インタフェースを提供するソケットホルダ、更には前記カードソケット及びソケットホルダを利用したメモリカードに対するデータ書き込み方法に関する。
【0002】
【従来の技術】
メモリカードの一種としてマルチメディアカード(Multi Media Card)若しくはその互換メモリカード等に代表されるような小型軽量化並びにインタフェースの簡素化が実現されたメモリカードが提供されている。例えばマルチメディアカードは、CQ出版社発行のインタフェース(1999年12月号)第124頁〜第131頁に記載されるように、外部インタフェース端子として7個のコネクタ端子を有し、シリアルインタフェースが採用さて、PCカードやハードディスクが採用するATA(AT Attachment)インタフェースに比べてホストシステムの負荷を軽減でき、より簡易なシステムでも利用できるようになっている。
【0003】
【発明が解決しようとする課題】
マルチメディアカードに代表されるメモリカードに対してデータ書き込みを効率化するには、多数のメモリカードスロットを有し、スロットに挿入されたメモリカードに同一データを一括書き込み可能にする装置の提供が望まれる。しかしながら、多数のスロットにメモリカードを一枚一枚挿入し、書き込み完了後にそれらを一枚一枚取り出すようでは、その手間によって書き込み作業を思うように効率化できない。また、メモリカードの価格低下によりメモリカードにも多連装CDドライブのような利用形態が予想されるが、そのような利用形態を想定すると、メモリカードの場合にはカーナビゲーションの地図情報、ゲーム機のソフトウェア、データ端末の補助記憶装置に代表されるように、接続対象は千差万別、多連装CDドライブのような機器に固定的に組み込まれた利用形態に終始することは少ないと考えられる。
【0004】
本発明の目的は、多数のメモリカードに対するデータ書き込みの効率化や、メモリカードをまとめて利用するときの利用形態の多様性の要求に答えるのに便利なカードソケットを提供することにある。更に本発明は、そのようなカードソケットを特定の用途に向けた利用に特化させるソケットホルダを提供することを目的とする。
【0005】
本発明の別の目的は、カードソケット及びソケットホルダを用いて多数のメモリカードに対するデータ書き込みのを効率化することができるデータ書き込み方法を提供することにある。
【0006】
本発明のその他の目的は、カードソケット及びソケットホルダを用いて多数のメモリカードに対するデータ書き込みのを効率化することができるカードソケットホルダを提供することにある。
【0007】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【0008】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【0009】
〔1〕本発明に係るカードソケット(1)は、ケーシングにメモリカードの装着部(23)が複数個並列され、前記夫々の装着部は、1枚のメモリカードを着脱自在に装着可能であって、前記装着部に装着されて表裏方向に並列される複数のメモリカードの外部端子(2)をケーシングから露出させる構成を有する。
【0010】
前記ケーシングから露出している接続端子とのインタフェースの態様により個々のメモリカードに対する操作の内容が決まる。要するに、接続端子に接続するソケットホルダ等の回路構成次第で、多数のメモリカードをまとめて利用するときの利用形態の夫々に答えることが可能になる。
【0011】
〔2〕前記カードソケット等が着脱可能に載置されるソケットホルダ(3,3A,3B,3C)に着目する。例えば、ソケットホルダは、ケーシングにメモリカード(MC1〜MC30)の接続部(4,4A,4B,4C)が複数個並列され、前記夫々の接続部は、メモリカードの外部端子と接続可能な第1接続端子(5)と第2接続端子(6)を有する。このとき、第1形態の前記ソケットホルダは、前記接続部毎の前記第1接続端子に別々に接続する第1配線(L1(01)〜L1(30))と、各接続部間で対応する第2接続端子同士を接続する第2配線(L2)と、前記第1配線及び第2配線を外部とインタフェースさせる制御回路(7)とを有する。第2形態のソケットホルダは、各接続部間で対応する第1接続端子同士を接続する第1配線と、各接続部間で対応する第2接続端子同士を接続する複数の第2配線と、前記第1配線及び第2配線を外部とインタフェースさせる制御回路とを有する。
【0012】
第1形態のソケットホルダでは第1配線はメモリカード毎に個別化され、第2形態のソケットホルダでは第1配線及び第2配線ともに複数のメモリカードに共通化される。何れの形態のソケットホルダを用いるかは、多数のメモリカードに対する選択アクセスという通常の利用形態を考慮したときは、アクセスメモリカードに対する選択手法に応じて決定すればよい。多数のメモリカードに対する一括書き込みの利用形態を考慮したときは、一括書き込みを可能にするメモリカードの選択手法に応じて上記何れの形態を採用するかを決定すればよい。
【0013】
例えばマルチメディアカードのMMCモードを用いて一括書き込みを行なう場合を想定する。このときは前記第1形態のソケットホルダ(3)を用いる。この場合、前記第1接続端子はメモリカードのコマンド入力及びレスポンス出力の兼用端子(CMD)に接続する端子であり、前記第2接続端子は、メモリカードのデータ入出力端子、クロック端子、電源端子、及び回路の接地端子に夫々個別的に接続する端子である。MMCモードでは、前記メモリカードのコマンド入力及びレスポンス出力の兼用端子はオープンドレイン出力動作可能とされる。前記兼用端子はコマンドラインに接続される。MMCモードにおいてメモリカードにアドレスを割当てるためのカード認識動作では、所定のコマンドに応答してカード識別番号をビット毎にコマンドラインに出力し、出力後、メモリカードはコマンドラインの状態と出力した状態とを比較し、不一致であれば認識動作を中止する。最後までカード識別番号を出力したメモリカードはアイデンティフィケーション状態に遷移し、当該メモリカードに固有のアドレスが設定可能にされる。第1配線はメモリカードに固有であるからこれをコマンドラインとし、メモリカード認識動作を行なえば、夫々のメモリカードは自らの出力するカード識別番号と同じ応答を最後まで認識でき、全てのメモリカードを並列にアイデンティフィケーション状態に遷移させて、当該全てのメモリカードに同じアドレスを設定することが可能にされる。これにより、MMCモードで動作されるメモリカードを一括選択可能になる。一括選択したメモリカードに対しては書き込みコマンドを並列に供給可能とするように、前記ソケットホルダには、前記第1配線を選択的に共通接続状態又は個別分離状態に選択可能なスイッチ回路(8)を設けておくのがよい。複数のメモリカードに対する一括同一データの書込み動作におけるベリファイ動作を支援するのに、ソケットホルダには更に、メモリカードの前記データ入出力端子に対応する第2接続端子とこれに対応する第2配線との間に、前記対応する第2配線に入力端子が接続される入力ラッチ回路(10)、前記入力ラッチ回路の出力と前記対応する第2接続端子からの出力を比較するコンパレータ(1)、コンパレータによる比較結果をラッチする出力ラッチ回路(12)、前記出力ラッチ回路のラッチデータに基づいて前記比較結果を表示する表示手段(13)、及び前記対応する第2接続端子を前記コンパレータの入力に接続する状態と前記対応する第2配線に接続する状態を選択可能なスイッチ(14)を設けるとよい。これによれば、メモリカードに書きこまれて読み出されたデータと前記書込みデータとがコンパレータで比較され、不一致の比較結果が順序回路に保持されて表示手段がこれを示すことにより、不良の虞のあるメモリカードの識別が容易になる。
【0014】
例えばマルチメディアカードのMMCモードを用いて通常アクセス動作を行なう場合を想定する。このときは前記第2形態のソケットホルダを用いればよい。
【0015】
例えばマルチメディアカードのSPIモードを用いて一括書き込みを行なう場合を想定する。このときは前記第1形態と第2形態の何れの形態のソケットホルダを用いてもよい。この場合、前記第2接続端子は、メモリカードのチップ選択端子(CS)、メモリカードのデータ入力端子、クロック端子、電源端子、及び回路の接地端子に夫々個別に接続する端子であればよい。複数のメモリカードをチップ選択端子を介して一括選択して並列に同一データの書き込みを行なうことができる。前記第1接続端子は例えばメモリカードのデータ出力端子に対応する端子であてもよい。複数のメモリカードに対する一括同一データの書込み動作におけるベリファイ動作を支援するのに、ソケットホルダには更に、メモリカードの前記データ出力端子に対応する第1接続端子とメモリカードのデータ入力端子に対応する第2接続端子の第2配線との間に、前記対応する第2配線に入力端子が接続される入力ラッチ回路、前記入力ラッチ回路の出力と前記対応する第1接続端子からの出力を比較するコンパレータ、コンパレータによる不一致の比較結果をラッチする出力ラッチ回路、前記出力ラッチ回路のラッチデータに基づいて前記比較結果を表示する表示手段、及び前記対応する第1接続端子を前記コンパレータの入力に接続する状態と前記対応する第2接続端子の第2配線に接続する状態を選択可能なスイッチをを設けると良い。
【0016】
例えばマルチメディアカードのSPIモードを用いて通常アクセス動作を行なう場合を想定する。このときは前記第1形態のソケットホルダを用いてよい。この場合、前記複数の第1接続端子は、メモリカード毎のチップ選択端子とされ、夫々の第1接続端子は固有の第1配線に接続される。
【0017】
前記制御回路は、例えばユニバーサル・シリアル・バスコントローラを有する。
【0018】
〔3〕カードソケット及びソケットホルダを用いて多数のメモリカードに対するデータ書き込みのを効率化することができるデータ書き込み方法は、書き込み装置に接続されたソケットホルダにカードソケットを装着する処理と、装着されたカードソケットに搭載されたメモリカードに書込み装置より書き込みを行なう処理と、書き込みの後にソケットホルダからカードソケットを取り外す処理とを含む。前記カードソケット及び前記ソケットホルダには上記構造を採用すればよい。多数のメモリカードに同じ情報を記憶させる書き込み処理を著しく効率化することができる。前記取り外す処理で取り外されたカードソケット単位でメモリカードを出荷する処理を更に含めば、メモリカードの出荷も効率化できる。メモリカードをカードソケットから外して再度出荷用トレーなどに搭載する手間を省くことが可能になる。
【0019】
【発明の実施の形態】
図1乃至図4には本発明に係るカードソケット及びソケットホルダの第1乃至第4の例が回路的に示される。各図においてカードソケットは共通の構成を有し、ソケットホルダは用途に応じて固有の構成を備える。
【0020】
カードソケット1には複数のメモリカードMC1〜MC30が着脱自在に装着可能にされる。ここで前記メモリカードMC1〜MC30は、特に制限されないが、マルチメディアカードとされる。マルチメディアカードは、厚さが1.4mm、平面寸法が24mm×32mmのカード基板サイズを有し、その端子面には、外部端子として、夫々同一形状で矩形のコネクタ端子2が等間隔で7個配置される。マルチメディアカードはMMCモードとSPI(Serial Peripheral Interface)モードを有する。図1と図3はMMCモードでの利用形態を想定し、図2と図4はSPIモードでの利用形態を想定する。MMCモードとSPIモードとの相違は外部とのインタフェース仕様と、メモリカードの選択手法である。
【0021】
前記外部インタフェース仕様という点において、MMCモードでは、7個のコネクタ端子2は、リザーブ端子(オープン又は論理値“1”に固定)NC、コマンド端子(コマンド入力及び応答信号出力を行う)CMD、回路の接地電圧(グランド)端子Vss1,Vss2、電源電圧供給端子Vcc、クロック入力端子CLK、データの入出力端子DATとして機能される。SPIモードでは7個のコネクタ端子2は、チップセレクト端子(負論理)CS、データ入力端子(ホスト装置からカードへのデータ及びコマンド入力用)DI、回路の接地電圧(グランド)端子Vss1,Vss2、電源電圧供給端子Vcc、クロック入力端子CLK、データ出力端子(メモリカードからホスト装置へのデータ及びステータス出力)DOとして機能される。
【0022】
前記メモリカードの選択仕様という点において、MMCモードは複数枚のメモリカードの中からアクセスするカードを選択するのに、カード認識フローの中で夫々のカードに固有の相対アドレス(RCA:Relative Card Address)を一枚一枚に割り振っておき、この相対アドレスを指定することでカードを選択する。カード認識は以下の動作で行われる。バスに共通接続された複数のマルチメディアカードにMMCモードが指定されているとき、ホスト装置からコマンドライン(コマンド端子CMDが接続する信号線)に所定のコマンドが発行されると、レディー状態のメモリカードは同じタイミングで一斉にカード識別情報(CID:Card Identification Number)を1ビットずつコマンドラインに出力する。コマンドラインはオープンドレインアーキテクチャとなっており、コマンドラインに対する出力は例えばローレベル又は高出力インピーダンスになる。夫々のメモリカードは1ビット出力毎にコマンドラインの状態と自分自身のカード識別情報の対応ビットの値とを比較し、異なる場合はそこでCIDの送信動作を中止してレディ状態に戻る。この結果、最終的にはCID値の一番小さな一枚のメモリカードが最後まで自身のCID値の送信を完了させることができ、アイデンティフィケーション状態に遷移する。アイデンティフィケーション状態に遷移したメモリカードに対してRCAを設定する。この認識操作を何回も繰返して全てのメモリカードにRCAを設定する。
【0023】
SPIモードでは、複数枚のカード夫々に対してチップセレクト信号が前記チップ選択端子に接続してあり、アクセスしたいカードのチップセレクト信号を選択レベルにアサートしてメモリカードを選択すればよい。
【0024】
図1に例示されるソケットホルダ3はMMCモードが指定された複数のメモリカードに一括で同一データを書込む処理を効率化させるものである。図1のソケットホルダ3は、前記カードソケット1が着脱可能に載置される構造を有し、カードソケット1に装着されたメモリカードMC1〜MC30のコネクタ端子2と接続可能なメモリカード毎の接続部4が複数個並列される。前記夫々の接続部4は、メモリカードのコネクタ端子2と接続可能な第1接続端子5と第2接続端子6を有する。前記接続部4毎の前記第1接続端子5には第1配線L1(01)〜L1(30)が別々に接続され、各接続部4間で対応する第2接続端子6同士は複数本の第2配線L2に接続され、前記第1配線L1(01)〜L1(30)及び第2配線L2を外部とインタフェースさせる制御回路7が設けられている。
【0025】
図1の例では前記MMCモードを用いて一括書き込みを行なう場合を想定するから、前記第1接続端子5はメモリカードのコマンド入力及びレスポンス出力の兼用端子、即ちコマンド端子CMDに接続する端子とされる。前記第2接続端子6は、メモリカードのデータ入出力端子DAT、クロック端子CLK、電源端子Vcc、及び回路の接地端子Vss1,Vss2、未使用端子NCに夫々個別的に接続する端子である。
【0026】
前述の如く、MMCモードでは、前記メモリカードMC1〜MC30のコマンド端子CMDはオープンドレイン出力動作可能とされる。前記コマンド端子CMDに接続する第1配線L1(01)〜L1(30)はコマンドラインとして利用される。MMCモードにおいてメモリカードにアドレスを割当てるためのカード認識動作では、所定のコマンドに応答してカード識別番号をビット毎にコマンドラインに出力し、出力後、メモリカードはコマンドラインの状態と出力した状態とを比較し、不一致であれば認識動作を中止する。最後までカード識別番号を出力したメモリカードはアイデンティフィケーション状態に遷移し、ホスト装置は当該メモリカードに固有のアドレスを設定する。第1配線L1(01)〜LQ(30)はメモリカードMC1〜MC30に固有であるからこれをコマンドラインとし、メモリカード認識動作を行なえば、夫々のメモリカードは自らの出力するカード識別番号と同じ応答を最後まで認識でき、全てのメモリカードMC1〜MC30を並列にアイデンティフィケーション状態に遷移させて、当該全てのメモリカードMC1〜MC30に同じアドレスを設定することが可能にされる。これにより、MMCモードで動作されるメモリカードMC1〜MC30を一括選択可能になる。一括選択したメモリカードに対しては書き込みコマンドを並列に供給可能とするように、前記制御回路7には、前記第1配線L1(01)〜L1(30)を選択的に共通接続状態又は個別分離状態に選択可能なスイッチ回路8が設けられる。前記カード認識動作では前記スイッチ回路8はオフ状態にされ、各第2配線L2上での個別のオープンドレイン出力が競合しないようにされる。カード認識動作後は前記スイッチ回路8はオン状態に制御される。
【0027】
複数のメモリカードMC1〜MC30に対する一括同一データの書込み動作におけるベリファイ動作を支援するのに、ソケットホルダ3は更に、メモリカードの前記データ入出力端子DATに対応する第2接続端子6とこれに対応する第2配線L2との間に、前記対応する第2配線L2に入力端子が接続される入力ラッチ回路(LAT)10、前記入力ラッチ回路10の出力と前記対応する第2接続端子6からの出力を比較するコンパレータ(CMP)11、コンパレータ11による不一致の比較結果をラッチする出力ラッチ回路、例えばセット・リセット型のフリップフロップ(FF)12、前記フリップフロップ12のラッチデータに基づいて前記比較結果を表示する表示手段としてのLED点灯回路(LED)13、及び前記対応する第2接続端子6を前記コンパレータ11の入力に接続する状態と前記対応する第2配線L2に接続する状態を選択可能なスイッチ14を有する。フリップフロップ12は初期状態がリセット状態とされ、その出力の初期値はローレベルとされる。前記コンパレータ11は不一致の比較結果としてハイレベルパルスを出力し、フリップフロップ12はそのハイレベルパルスをセット端子に受けて、出力をハイレベルに反転する。LED点灯回路13はフリップフロップのハイレベル出力を受けてLED素子を点灯駆動する。
【0028】
複数のメモリカードMC1〜MC30に一括で同一データを書込むとき、書込みデータは前記入力ラッチ回路10に保持される。単位データの書き込み後にメモリカードMC1〜MC30に当該書き込みデータを出力させ、出力された読み出しデータと前記入力ラッチ回路10に保持されている書込みデータとがコンパレータ11で比較され、不一致の比較結果がフリップフロップ12に保持されてLED点灯回路13がこれを表示することにより、不良の虞のあるメモリカードの識別が容易になる。メモリカードMC1〜MC30に対する全ての書き込み動作を終了した後、LED素子が点灯しているメモリカードをカードソケット1から抜き出し、既に書込み完了されている予備のメモリカードに交換する。交換後、ソケットホルダ3からカードソケット1を取り外し、例えば取り外したカードソケット単位でメモリカードを出荷する。
【0029】
前記スイッチ回路8,14のスイッチ制御信号は、特に制限されないが、ホスト装置から与えられるコマンドに応答する動作に応じて制御回路7が前述の形態で制御すればよい。制御回路7は、特に制限されないが、外部とのインタフェース仕様としてUSB(ユニバーサル・シリアル・バス)プロトコルを採用したUSBコントローラと、メモリカードのアクセス制御を行なうプロセッサ、及びメモリカードとのインタフェース制御を行なうメモカードインタフェースコントローラ等によって構成される。
【0030】
ここで前記カードソケット及びソケットホルダの外観及び機械的な構成の一例を説明する。
【0031】
図5にはカードソケット、ソケットホルダ及びソケットホルダにカードソケットを載置したカードホルダの外観が夫々例示される。
【0032】
カードソケット1は、下から順に、ソケットベース20、ソケットケーシング21、及びソケットトップ22を、着脱可能に備えて構成される。図5ではソケットケーシング21及びソケットトップ22を透明体のように描き、メモリカードMC1〜MC30が収納されている状態を表している。主体となるケーシング21には、図6に例示される横断面形状及び図7に例示されるところの図6のA−A縦断面形状で例示されるメモリカードの装着部23が複数個並列され、前記夫々の装着部21は、特に制限されないが、その溝部分に1枚ずつメモリカードを着脱自在に装着可能である。前記装着部21に装着されて表裏方向に並列される複数のメモリカードMCの前記コネクタ端子2はソケットケーシング21から露出される。ソケットボトム20はソケットケーシング21の受けであり、そこから露出するメモリカードMCの前記コネクタ端子2を保護する。ソケットトップ22はソケットケーシング21の蓋である。カードを差し替えるときはソケットトップ22を取り外せば良い。ソケットベース20、ソケットケーシング21、及びソケットトップ22を一体として扱えば、多数のメモリカードの持ち運び若しくは運搬に便利である。データ書き込み後にけるメモリカードの出荷に際してもそのようにすればよい。メモリカードMC1〜MC30に対する書き込みを行なう場合にはソケットベース20を取り外し、ソケットホルダ3上にソケットケーシング21を載置すればよい。前記ソケットケーシング21から露出しているコネクタ端子2とのインタフェースの態様によりメモリカードに対する操作の内容が決まる。要するに、カードソケット1を利用すれば、コネクタ端子2に接続するソケットホルダ3等の回路構成次第で、多数のメモリカードをまとめて利用するときの利用形態の夫々に答えることが可能になる。
【0033】
前記ソケットホルダ3はホルダケーシング30にメモリカードMC1〜MC30の接続部4が複数個並列されている。接続部4はその横断面を示す図8に例示されるように溝が形成され、その横に接続端子5,6が立設されている。図9には接続部4にメモリカードMCが装着された様子を概略的に例示する。
【0034】
図2に例示されるソケットホルダ3AはSPIモードが指定された複数のメモリカードに一括で同一データを書込む処理を効率化させるものである。図2のソケットホルダ3Aは、前記カードソケット1が着脱可能に載置される構造を有し、カードソケット1に装着されたメモリカードMC1〜MC30のコネクタ端子と接続可能なメモリカード毎の接続部4Aが複数個並列される。前記夫々の接続部4Aは、メモリカードの外部端子と接続可能な第1接続端子5と第2接続端子6を有する。前記接続部4A毎の前記第1接続端子5には第1配線L1(01)〜L1(30)が別々に接続され、各接続部4A間で対応する第2接続端子6同士は複数本の第2配線L2に接続され、前記第1配線L1(01)〜L1(30)及び第2配線L2を外部とインタフェースさせる制御回路7Aが設けられている。
【0035】
図2の例では前記SPIモードを用いて一括書き込みを行なう場合を想定するから、前記第2接続端子6は、メモリカードのチップ選択端子CS、メモリカードのデータ入力端子DI、クロック端子CLK、電源端子Vcc、及び回路の接地端子Vss1,Vss2に夫々個別に接続する端子であればよい。これにより、複数のメモリカードMC1〜MC30をチップ選択端子CSを介して一括選択して並列に同一データの書き込みを行なうことができる。
【0036】
図2の例では、前記第1接続端子5はメモリカードのデータ出力端子DOに接続する端子とされる。これは、特に制限されないが、SPIモードにおいてデータ出力端子DOをオープンドレイン出力形態で使用する新たな動作形態への拡張にも対応しようとするためである。これに応じて図1と同様のスイッチ回路8も設けられている。よって、SPIモードでの一括書き込みという点では、各接続部4A間で対応する第1接続端子6同士を所定の第2配線L2に共通接続する構成を採用することは妨げられない。要するに、第1接続端子5と第2接続端子6に区別なく、各接続部4A間で対応する接続端子同士を所定の配線に共通接続しておけばよい。
【0037】
図2においても図1と同様に、複数のメモリカードに対する一括同一データの書込み動作におけるベリファイ動作を支援するのに、メモリカードMC1〜MC30の前記データ出力端子DOに対応する第1接続端子5とメモリカードMC1〜MC30のデータ入力端子DIに対応する第2接続端子6の第2配線L2との間に、入力ラッチ回路(LAT)10、コンパレータ(CMP)11、フリップフロップ(FF)12、LED点灯回路(LED)13、及びスイッチ14が設けられている。
【0038】
図3に例示されるソケットホルダ3Bは、MMCモードのメモリカードMC1〜MC30を選択的にアクセスする通常アクセス動作を行なう場合に用いることができる。要するに、メモリカードMC1〜MC30に対応する各接続部4Bにはコネクタ端子2に一対一対応する接続端子5Aが設けられ、対応する接続端子5A毎に配線L1Aに共通接続される。7Bは配線L1Aを外部とインタフェース制御する制御回路である。
【0039】
図4に例示されるソケットホルダ3Cは、SPIモードのメモリカードを選択的にアクセスする通常アクセス動作を行なう場合に用いることができる。図4のソケットホルダ3Cは、前記カードソケット1が着脱可能に載置される構造を有し、カードソケット1に装着されたメモリカードMC1〜MC30のコネクタ端子と接続可能なメモリカード毎の接続部4Cが複数個並列される。前記夫々の接続部4Cは、メモリカードのコネクタ端子2と接続可能な第1接続端子5と第2接続端子6を有する。前記接続部4C毎の前記第1接続端子5には第1配線L1(01)〜L1(30)が別々に接続され、各接続部4C間で対応する第2接続端子6同士は複数本の第2配線L2に接続され、前記第1配線L1(01)〜L1(30)及び第2配線L2を外部とインタフェースさせる制御回路7Aが設けられている。
【0040】
ここでは前記SPIモードを用いて選択アクセスを行なう場合を想定するから、前記第1接続端子5はメモリカードのチップ選択端子CSに接続する端子とされる。前記第2接続端子6は、メモリカードのデータ入力端子DI、クロック端子CLK、電源端子Vcc、及び回路の接地端子Vss1,Vss2に夫々個別に接続される。
【0041】
これにより、複数のメモリカードMC1〜MC30をチップ選択端子CSを介して択一的に選択して、アクセスすことができる。
【0042】
図10にはカードソケット1及びソケットホルダ3、3Aを利用した書き込みシステムが例示される。書き込みホストとしてパーソナルコンピュータ(PC)40が用意され、USBを介して4個のブロックホルダ41がPC40にインタフェースされる。ブロックホルダ41は図1のソケットホルダ3にカードソケット1を載置したカードホルダ42或は図2のソケットホルダ3Aにカードソケット1を載置したカードホルダ42を10個搭載する。4個のブロックホルダ41に搭載された40組のカードホルダ42はUSBを介してPC40に並列的に接続される。これにより、1200個のメモリカードMCに同一データを効率的に書込むことができる。多数のメモリカードに対する一括書き込みという点で、前記ソケットホルダ3,3Aはライタホルダとして位置付けられる。
【0043】
図11にはカードソケット1及びソケットホルダ3B、3Cを利用したコンピュータシステムが例示される。カードホルダ45はUSBを介してPC40に外付けされたデータストレージとして利用される。カードホルダ45は図3のソケットホルダ3Bにカードソケット1を載置した構成、或は図4のソケットホルダ3Cにカードソケット1を載置した構成を備える。多数のメモリカードをストックして選択アクセスするという観点よりソケットホルダ3B,3Cはコンボイホルダとして位置付けられる。
【0044】
図12には前記ライタホルダの利用形態が例示される。同図では家電製品や情報端末などの量販店においてソケットホルダ3,3Aのようなライタホルダ50を利用する利用形態を示す。量販店はコンテンツ配信により、映画、音楽、写真などのコンテンツを蓄え、ユーザからの購入要求に応じて、同一データを纏めてライタホルダ50を利用して書込む。販売はカードソケット1単位であっても、或はメモリカードMC単位であってもよい。見込みに従って予め所要のコンテンツデータをライタホルダ50を利用して書込んだメモリカードMCを用意しておくことも可能である。ユーザが持ち込んだメモリカードMCに対してコンテンツの書き込みサービスを行なう場合も同様に、同一データを纏めてライタホルダ50を利用して書込めば効率的である。ライタホルダ50を用いたそのようなサービスは、コンビニや駅場店などで行なってもよい。コンテンツの内容は日刊新聞の内容であってもよい。
【0045】
前記ライタホルダ50はディジタルコンテンツの販売だけでなく、全集、百科事典、専門分野図鑑、辞書などのアプリケーションであってもよい。販売形態は量販店経由に限定されない。アプリケーション作成メーカ、出版社などであってもよい。或はメモリカードの製造メーカがコンテンツの配信を受けて書込みを行なってもよい。そのときの出荷はカードソケット単位で行なうのが効率的である。メモリカードをカードソケットから外して再度出荷用トレーなどに搭載する手間を省くことが可能になる。
【0046】
そのようにコンテンツ又はアプリケーションが書込まれたメモリカードを利用することができる装置は、PC、ナビゲーションシステム、PDA(Personal Digital Assistant)、情報家電、電子辞書端末、携帯電話、コミュニケータ、ファイナンシャル端末などに及ぶ。このとき、それら装置とメモリカードとのインタフェースには前記コンボイホルダを利用すれば良い。
【0047】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【0048】
例えば、メモリカードはマルチメディアカードに限定されず、SDカード、PCカード等、その他のメモリカードであって良い。また、メモリカードはフラッシュッメモリ又は高誘電体メモリなどの不揮発性メモリに限定されず、揮発性メモリを有するメモリカードであってもよい。カードソケットに搭載可能なメモリカードの最大枚数は30枚に限定されず適宜変更可能である。メモリカードの外部端子も7端子に限定されない。メモリカードの外部インタフェースもシリアル転送に限定されずパラレルであってもよい。ソケットホルダの外部インタフェースもUSBに限定されない。パラレルであっても、更に無線インタフェーであってもよい。また、カードソケットやソケットホルダにおけるメモリカードの機械的な指示構造は、メモリカードを挿入する溝構造に限定されず、板バネなどの弾性体を用いた機構などであってもよい。
【0049】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【0050】
すなわち、多数のメモリカードに対するデータ書き込みの効率化や、メモリカードをまとめて利用するときの利用形態の多様性の要求に答えるのに便利なカードソケットを提供することができる。更に、そのようなカードソケットを特定の用途に向けた利用に特化させるソケットホルダを提供することができる。
【0051】
カードソケット及びソケットホルダを用いて多数のメモリカードに対するデータ書き込みのを効率化することができる。
【図面の簡単な説明】
【図1】MMCモードが指定された複数のメモリカードに一括で同一データを書込む処理を効率化させるソケットホルダ及びカードソケットを回路的に例示する説明図である。
【図2】SPIモードが指定された複数のメモリカードに一括で同一データを書込む処理を効率化させるソケットホルダ及びカードソケットを回路的に例示する説明図である。
【図3】MMCモードのメモリカードを選択的にアクセスする通常アクセス動作を行なう場合に用いることができるソケットホルダ及びカードソケットを回路的に例示する説明図である。
【図4】SPIモードのメモリカードを選択的にアクセスする通常アクセス動作を行なう場合に用いることができるソケットホルダ及びカードソケットを回路的に例示する説明図である。
【図5】カードソケット、ソケットホルダ及びソケットホルダにカードソケットを載置したカードホルダの外観を夫々例示する斜視図である。
【図6】ソケットケーシングにおけるメモリカードの装着部近傍の横断面図である。
【図7】図6のA−A縦断面形状を示す縦断面図である。
【図8】ソケットホルダの接続部の横断面図である。
【図9】接続部にメモリカードが装着された様子を概略的に例示する説明図である。
【図10】カードソケット及びソケットホルダ3、3Aを利用した書き込みシステムを例示する説明図である。
【図11】カードソケット1及びソケットホルダ3B、3Cを利用したコンピュータシステムを例示する説明図である。
【図12】ライタホルダの利用形態を例示する説明図である。
【符号の説明】
MC1〜MC30、MC メモリカード
1 カードソケット
2 コネクタ端子(外部端子)
CMD コマンド端子
CS チップセレクト端子
3、3A,3B、3C ソケットホルダ
4、4A,4B,4C 接続部
5 第1接続端子
6 第2接続端子
5A 接続端子
L1(01)〜L1(30) 第1配線
L2 第2配線
L1A 配線
7、7A,7B,7C 制御回路
8 スイッチ回路
10 入力ラッチ回路
11 コンパレータ
12 フリップフロップ(出力ラッチ回路)
13 LED点灯回路(表示手段)
21 ソケットケーシング
23 装着部
30 ホルダケーシング
42 カードホルダ
45 カードホルダ
50 ライタホルダ
【発明の属する技術分野】
本発明は、多数枚のメモリカードを保持するカードソケット、カードソケットに保持された状態で多数枚のメモリカードを操作するための信号インタフェースを提供するソケットホルダ、更には前記カードソケット及びソケットホルダを利用したメモリカードに対するデータ書き込み方法に関する。
【0002】
【従来の技術】
メモリカードの一種としてマルチメディアカード(Multi Media Card)若しくはその互換メモリカード等に代表されるような小型軽量化並びにインタフェースの簡素化が実現されたメモリカードが提供されている。例えばマルチメディアカードは、CQ出版社発行のインタフェース(1999年12月号)第124頁〜第131頁に記載されるように、外部インタフェース端子として7個のコネクタ端子を有し、シリアルインタフェースが採用さて、PCカードやハードディスクが採用するATA(AT Attachment)インタフェースに比べてホストシステムの負荷を軽減でき、より簡易なシステムでも利用できるようになっている。
【0003】
【発明が解決しようとする課題】
マルチメディアカードに代表されるメモリカードに対してデータ書き込みを効率化するには、多数のメモリカードスロットを有し、スロットに挿入されたメモリカードに同一データを一括書き込み可能にする装置の提供が望まれる。しかしながら、多数のスロットにメモリカードを一枚一枚挿入し、書き込み完了後にそれらを一枚一枚取り出すようでは、その手間によって書き込み作業を思うように効率化できない。また、メモリカードの価格低下によりメモリカードにも多連装CDドライブのような利用形態が予想されるが、そのような利用形態を想定すると、メモリカードの場合にはカーナビゲーションの地図情報、ゲーム機のソフトウェア、データ端末の補助記憶装置に代表されるように、接続対象は千差万別、多連装CDドライブのような機器に固定的に組み込まれた利用形態に終始することは少ないと考えられる。
【0004】
本発明の目的は、多数のメモリカードに対するデータ書き込みの効率化や、メモリカードをまとめて利用するときの利用形態の多様性の要求に答えるのに便利なカードソケットを提供することにある。更に本発明は、そのようなカードソケットを特定の用途に向けた利用に特化させるソケットホルダを提供することを目的とする。
【0005】
本発明の別の目的は、カードソケット及びソケットホルダを用いて多数のメモリカードに対するデータ書き込みのを効率化することができるデータ書き込み方法を提供することにある。
【0006】
本発明のその他の目的は、カードソケット及びソケットホルダを用いて多数のメモリカードに対するデータ書き込みのを効率化することができるカードソケットホルダを提供することにある。
【0007】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【0008】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【0009】
〔1〕本発明に係るカードソケット(1)は、ケーシングにメモリカードの装着部(23)が複数個並列され、前記夫々の装着部は、1枚のメモリカードを着脱自在に装着可能であって、前記装着部に装着されて表裏方向に並列される複数のメモリカードの外部端子(2)をケーシングから露出させる構成を有する。
【0010】
前記ケーシングから露出している接続端子とのインタフェースの態様により個々のメモリカードに対する操作の内容が決まる。要するに、接続端子に接続するソケットホルダ等の回路構成次第で、多数のメモリカードをまとめて利用するときの利用形態の夫々に答えることが可能になる。
【0011】
〔2〕前記カードソケット等が着脱可能に載置されるソケットホルダ(3,3A,3B,3C)に着目する。例えば、ソケットホルダは、ケーシングにメモリカード(MC1〜MC30)の接続部(4,4A,4B,4C)が複数個並列され、前記夫々の接続部は、メモリカードの外部端子と接続可能な第1接続端子(5)と第2接続端子(6)を有する。このとき、第1形態の前記ソケットホルダは、前記接続部毎の前記第1接続端子に別々に接続する第1配線(L1(01)〜L1(30))と、各接続部間で対応する第2接続端子同士を接続する第2配線(L2)と、前記第1配線及び第2配線を外部とインタフェースさせる制御回路(7)とを有する。第2形態のソケットホルダは、各接続部間で対応する第1接続端子同士を接続する第1配線と、各接続部間で対応する第2接続端子同士を接続する複数の第2配線と、前記第1配線及び第2配線を外部とインタフェースさせる制御回路とを有する。
【0012】
第1形態のソケットホルダでは第1配線はメモリカード毎に個別化され、第2形態のソケットホルダでは第1配線及び第2配線ともに複数のメモリカードに共通化される。何れの形態のソケットホルダを用いるかは、多数のメモリカードに対する選択アクセスという通常の利用形態を考慮したときは、アクセスメモリカードに対する選択手法に応じて決定すればよい。多数のメモリカードに対する一括書き込みの利用形態を考慮したときは、一括書き込みを可能にするメモリカードの選択手法に応じて上記何れの形態を採用するかを決定すればよい。
【0013】
例えばマルチメディアカードのMMCモードを用いて一括書き込みを行なう場合を想定する。このときは前記第1形態のソケットホルダ(3)を用いる。この場合、前記第1接続端子はメモリカードのコマンド入力及びレスポンス出力の兼用端子(CMD)に接続する端子であり、前記第2接続端子は、メモリカードのデータ入出力端子、クロック端子、電源端子、及び回路の接地端子に夫々個別的に接続する端子である。MMCモードでは、前記メモリカードのコマンド入力及びレスポンス出力の兼用端子はオープンドレイン出力動作可能とされる。前記兼用端子はコマンドラインに接続される。MMCモードにおいてメモリカードにアドレスを割当てるためのカード認識動作では、所定のコマンドに応答してカード識別番号をビット毎にコマンドラインに出力し、出力後、メモリカードはコマンドラインの状態と出力した状態とを比較し、不一致であれば認識動作を中止する。最後までカード識別番号を出力したメモリカードはアイデンティフィケーション状態に遷移し、当該メモリカードに固有のアドレスが設定可能にされる。第1配線はメモリカードに固有であるからこれをコマンドラインとし、メモリカード認識動作を行なえば、夫々のメモリカードは自らの出力するカード識別番号と同じ応答を最後まで認識でき、全てのメモリカードを並列にアイデンティフィケーション状態に遷移させて、当該全てのメモリカードに同じアドレスを設定することが可能にされる。これにより、MMCモードで動作されるメモリカードを一括選択可能になる。一括選択したメモリカードに対しては書き込みコマンドを並列に供給可能とするように、前記ソケットホルダには、前記第1配線を選択的に共通接続状態又は個別分離状態に選択可能なスイッチ回路(8)を設けておくのがよい。複数のメモリカードに対する一括同一データの書込み動作におけるベリファイ動作を支援するのに、ソケットホルダには更に、メモリカードの前記データ入出力端子に対応する第2接続端子とこれに対応する第2配線との間に、前記対応する第2配線に入力端子が接続される入力ラッチ回路(10)、前記入力ラッチ回路の出力と前記対応する第2接続端子からの出力を比較するコンパレータ(1)、コンパレータによる比較結果をラッチする出力ラッチ回路(12)、前記出力ラッチ回路のラッチデータに基づいて前記比較結果を表示する表示手段(13)、及び前記対応する第2接続端子を前記コンパレータの入力に接続する状態と前記対応する第2配線に接続する状態を選択可能なスイッチ(14)を設けるとよい。これによれば、メモリカードに書きこまれて読み出されたデータと前記書込みデータとがコンパレータで比較され、不一致の比較結果が順序回路に保持されて表示手段がこれを示すことにより、不良の虞のあるメモリカードの識別が容易になる。
【0014】
例えばマルチメディアカードのMMCモードを用いて通常アクセス動作を行なう場合を想定する。このときは前記第2形態のソケットホルダを用いればよい。
【0015】
例えばマルチメディアカードのSPIモードを用いて一括書き込みを行なう場合を想定する。このときは前記第1形態と第2形態の何れの形態のソケットホルダを用いてもよい。この場合、前記第2接続端子は、メモリカードのチップ選択端子(CS)、メモリカードのデータ入力端子、クロック端子、電源端子、及び回路の接地端子に夫々個別に接続する端子であればよい。複数のメモリカードをチップ選択端子を介して一括選択して並列に同一データの書き込みを行なうことができる。前記第1接続端子は例えばメモリカードのデータ出力端子に対応する端子であてもよい。複数のメモリカードに対する一括同一データの書込み動作におけるベリファイ動作を支援するのに、ソケットホルダには更に、メモリカードの前記データ出力端子に対応する第1接続端子とメモリカードのデータ入力端子に対応する第2接続端子の第2配線との間に、前記対応する第2配線に入力端子が接続される入力ラッチ回路、前記入力ラッチ回路の出力と前記対応する第1接続端子からの出力を比較するコンパレータ、コンパレータによる不一致の比較結果をラッチする出力ラッチ回路、前記出力ラッチ回路のラッチデータに基づいて前記比較結果を表示する表示手段、及び前記対応する第1接続端子を前記コンパレータの入力に接続する状態と前記対応する第2接続端子の第2配線に接続する状態を選択可能なスイッチをを設けると良い。
【0016】
例えばマルチメディアカードのSPIモードを用いて通常アクセス動作を行なう場合を想定する。このときは前記第1形態のソケットホルダを用いてよい。この場合、前記複数の第1接続端子は、メモリカード毎のチップ選択端子とされ、夫々の第1接続端子は固有の第1配線に接続される。
【0017】
前記制御回路は、例えばユニバーサル・シリアル・バスコントローラを有する。
【0018】
〔3〕カードソケット及びソケットホルダを用いて多数のメモリカードに対するデータ書き込みのを効率化することができるデータ書き込み方法は、書き込み装置に接続されたソケットホルダにカードソケットを装着する処理と、装着されたカードソケットに搭載されたメモリカードに書込み装置より書き込みを行なう処理と、書き込みの後にソケットホルダからカードソケットを取り外す処理とを含む。前記カードソケット及び前記ソケットホルダには上記構造を採用すればよい。多数のメモリカードに同じ情報を記憶させる書き込み処理を著しく効率化することができる。前記取り外す処理で取り外されたカードソケット単位でメモリカードを出荷する処理を更に含めば、メモリカードの出荷も効率化できる。メモリカードをカードソケットから外して再度出荷用トレーなどに搭載する手間を省くことが可能になる。
【0019】
【発明の実施の形態】
図1乃至図4には本発明に係るカードソケット及びソケットホルダの第1乃至第4の例が回路的に示される。各図においてカードソケットは共通の構成を有し、ソケットホルダは用途に応じて固有の構成を備える。
【0020】
カードソケット1には複数のメモリカードMC1〜MC30が着脱自在に装着可能にされる。ここで前記メモリカードMC1〜MC30は、特に制限されないが、マルチメディアカードとされる。マルチメディアカードは、厚さが1.4mm、平面寸法が24mm×32mmのカード基板サイズを有し、その端子面には、外部端子として、夫々同一形状で矩形のコネクタ端子2が等間隔で7個配置される。マルチメディアカードはMMCモードとSPI(Serial Peripheral Interface)モードを有する。図1と図3はMMCモードでの利用形態を想定し、図2と図4はSPIモードでの利用形態を想定する。MMCモードとSPIモードとの相違は外部とのインタフェース仕様と、メモリカードの選択手法である。
【0021】
前記外部インタフェース仕様という点において、MMCモードでは、7個のコネクタ端子2は、リザーブ端子(オープン又は論理値“1”に固定)NC、コマンド端子(コマンド入力及び応答信号出力を行う)CMD、回路の接地電圧(グランド)端子Vss1,Vss2、電源電圧供給端子Vcc、クロック入力端子CLK、データの入出力端子DATとして機能される。SPIモードでは7個のコネクタ端子2は、チップセレクト端子(負論理)CS、データ入力端子(ホスト装置からカードへのデータ及びコマンド入力用)DI、回路の接地電圧(グランド)端子Vss1,Vss2、電源電圧供給端子Vcc、クロック入力端子CLK、データ出力端子(メモリカードからホスト装置へのデータ及びステータス出力)DOとして機能される。
【0022】
前記メモリカードの選択仕様という点において、MMCモードは複数枚のメモリカードの中からアクセスするカードを選択するのに、カード認識フローの中で夫々のカードに固有の相対アドレス(RCA:Relative Card Address)を一枚一枚に割り振っておき、この相対アドレスを指定することでカードを選択する。カード認識は以下の動作で行われる。バスに共通接続された複数のマルチメディアカードにMMCモードが指定されているとき、ホスト装置からコマンドライン(コマンド端子CMDが接続する信号線)に所定のコマンドが発行されると、レディー状態のメモリカードは同じタイミングで一斉にカード識別情報(CID:Card Identification Number)を1ビットずつコマンドラインに出力する。コマンドラインはオープンドレインアーキテクチャとなっており、コマンドラインに対する出力は例えばローレベル又は高出力インピーダンスになる。夫々のメモリカードは1ビット出力毎にコマンドラインの状態と自分自身のカード識別情報の対応ビットの値とを比較し、異なる場合はそこでCIDの送信動作を中止してレディ状態に戻る。この結果、最終的にはCID値の一番小さな一枚のメモリカードが最後まで自身のCID値の送信を完了させることができ、アイデンティフィケーション状態に遷移する。アイデンティフィケーション状態に遷移したメモリカードに対してRCAを設定する。この認識操作を何回も繰返して全てのメモリカードにRCAを設定する。
【0023】
SPIモードでは、複数枚のカード夫々に対してチップセレクト信号が前記チップ選択端子に接続してあり、アクセスしたいカードのチップセレクト信号を選択レベルにアサートしてメモリカードを選択すればよい。
【0024】
図1に例示されるソケットホルダ3はMMCモードが指定された複数のメモリカードに一括で同一データを書込む処理を効率化させるものである。図1のソケットホルダ3は、前記カードソケット1が着脱可能に載置される構造を有し、カードソケット1に装着されたメモリカードMC1〜MC30のコネクタ端子2と接続可能なメモリカード毎の接続部4が複数個並列される。前記夫々の接続部4は、メモリカードのコネクタ端子2と接続可能な第1接続端子5と第2接続端子6を有する。前記接続部4毎の前記第1接続端子5には第1配線L1(01)〜L1(30)が別々に接続され、各接続部4間で対応する第2接続端子6同士は複数本の第2配線L2に接続され、前記第1配線L1(01)〜L1(30)及び第2配線L2を外部とインタフェースさせる制御回路7が設けられている。
【0025】
図1の例では前記MMCモードを用いて一括書き込みを行なう場合を想定するから、前記第1接続端子5はメモリカードのコマンド入力及びレスポンス出力の兼用端子、即ちコマンド端子CMDに接続する端子とされる。前記第2接続端子6は、メモリカードのデータ入出力端子DAT、クロック端子CLK、電源端子Vcc、及び回路の接地端子Vss1,Vss2、未使用端子NCに夫々個別的に接続する端子である。
【0026】
前述の如く、MMCモードでは、前記メモリカードMC1〜MC30のコマンド端子CMDはオープンドレイン出力動作可能とされる。前記コマンド端子CMDに接続する第1配線L1(01)〜L1(30)はコマンドラインとして利用される。MMCモードにおいてメモリカードにアドレスを割当てるためのカード認識動作では、所定のコマンドに応答してカード識別番号をビット毎にコマンドラインに出力し、出力後、メモリカードはコマンドラインの状態と出力した状態とを比較し、不一致であれば認識動作を中止する。最後までカード識別番号を出力したメモリカードはアイデンティフィケーション状態に遷移し、ホスト装置は当該メモリカードに固有のアドレスを設定する。第1配線L1(01)〜LQ(30)はメモリカードMC1〜MC30に固有であるからこれをコマンドラインとし、メモリカード認識動作を行なえば、夫々のメモリカードは自らの出力するカード識別番号と同じ応答を最後まで認識でき、全てのメモリカードMC1〜MC30を並列にアイデンティフィケーション状態に遷移させて、当該全てのメモリカードMC1〜MC30に同じアドレスを設定することが可能にされる。これにより、MMCモードで動作されるメモリカードMC1〜MC30を一括選択可能になる。一括選択したメモリカードに対しては書き込みコマンドを並列に供給可能とするように、前記制御回路7には、前記第1配線L1(01)〜L1(30)を選択的に共通接続状態又は個別分離状態に選択可能なスイッチ回路8が設けられる。前記カード認識動作では前記スイッチ回路8はオフ状態にされ、各第2配線L2上での個別のオープンドレイン出力が競合しないようにされる。カード認識動作後は前記スイッチ回路8はオン状態に制御される。
【0027】
複数のメモリカードMC1〜MC30に対する一括同一データの書込み動作におけるベリファイ動作を支援するのに、ソケットホルダ3は更に、メモリカードの前記データ入出力端子DATに対応する第2接続端子6とこれに対応する第2配線L2との間に、前記対応する第2配線L2に入力端子が接続される入力ラッチ回路(LAT)10、前記入力ラッチ回路10の出力と前記対応する第2接続端子6からの出力を比較するコンパレータ(CMP)11、コンパレータ11による不一致の比較結果をラッチする出力ラッチ回路、例えばセット・リセット型のフリップフロップ(FF)12、前記フリップフロップ12のラッチデータに基づいて前記比較結果を表示する表示手段としてのLED点灯回路(LED)13、及び前記対応する第2接続端子6を前記コンパレータ11の入力に接続する状態と前記対応する第2配線L2に接続する状態を選択可能なスイッチ14を有する。フリップフロップ12は初期状態がリセット状態とされ、その出力の初期値はローレベルとされる。前記コンパレータ11は不一致の比較結果としてハイレベルパルスを出力し、フリップフロップ12はそのハイレベルパルスをセット端子に受けて、出力をハイレベルに反転する。LED点灯回路13はフリップフロップのハイレベル出力を受けてLED素子を点灯駆動する。
【0028】
複数のメモリカードMC1〜MC30に一括で同一データを書込むとき、書込みデータは前記入力ラッチ回路10に保持される。単位データの書き込み後にメモリカードMC1〜MC30に当該書き込みデータを出力させ、出力された読み出しデータと前記入力ラッチ回路10に保持されている書込みデータとがコンパレータ11で比較され、不一致の比較結果がフリップフロップ12に保持されてLED点灯回路13がこれを表示することにより、不良の虞のあるメモリカードの識別が容易になる。メモリカードMC1〜MC30に対する全ての書き込み動作を終了した後、LED素子が点灯しているメモリカードをカードソケット1から抜き出し、既に書込み完了されている予備のメモリカードに交換する。交換後、ソケットホルダ3からカードソケット1を取り外し、例えば取り外したカードソケット単位でメモリカードを出荷する。
【0029】
前記スイッチ回路8,14のスイッチ制御信号は、特に制限されないが、ホスト装置から与えられるコマンドに応答する動作に応じて制御回路7が前述の形態で制御すればよい。制御回路7は、特に制限されないが、外部とのインタフェース仕様としてUSB(ユニバーサル・シリアル・バス)プロトコルを採用したUSBコントローラと、メモリカードのアクセス制御を行なうプロセッサ、及びメモリカードとのインタフェース制御を行なうメモカードインタフェースコントローラ等によって構成される。
【0030】
ここで前記カードソケット及びソケットホルダの外観及び機械的な構成の一例を説明する。
【0031】
図5にはカードソケット、ソケットホルダ及びソケットホルダにカードソケットを載置したカードホルダの外観が夫々例示される。
【0032】
カードソケット1は、下から順に、ソケットベース20、ソケットケーシング21、及びソケットトップ22を、着脱可能に備えて構成される。図5ではソケットケーシング21及びソケットトップ22を透明体のように描き、メモリカードMC1〜MC30が収納されている状態を表している。主体となるケーシング21には、図6に例示される横断面形状及び図7に例示されるところの図6のA−A縦断面形状で例示されるメモリカードの装着部23が複数個並列され、前記夫々の装着部21は、特に制限されないが、その溝部分に1枚ずつメモリカードを着脱自在に装着可能である。前記装着部21に装着されて表裏方向に並列される複数のメモリカードMCの前記コネクタ端子2はソケットケーシング21から露出される。ソケットボトム20はソケットケーシング21の受けであり、そこから露出するメモリカードMCの前記コネクタ端子2を保護する。ソケットトップ22はソケットケーシング21の蓋である。カードを差し替えるときはソケットトップ22を取り外せば良い。ソケットベース20、ソケットケーシング21、及びソケットトップ22を一体として扱えば、多数のメモリカードの持ち運び若しくは運搬に便利である。データ書き込み後にけるメモリカードの出荷に際してもそのようにすればよい。メモリカードMC1〜MC30に対する書き込みを行なう場合にはソケットベース20を取り外し、ソケットホルダ3上にソケットケーシング21を載置すればよい。前記ソケットケーシング21から露出しているコネクタ端子2とのインタフェースの態様によりメモリカードに対する操作の内容が決まる。要するに、カードソケット1を利用すれば、コネクタ端子2に接続するソケットホルダ3等の回路構成次第で、多数のメモリカードをまとめて利用するときの利用形態の夫々に答えることが可能になる。
【0033】
前記ソケットホルダ3はホルダケーシング30にメモリカードMC1〜MC30の接続部4が複数個並列されている。接続部4はその横断面を示す図8に例示されるように溝が形成され、その横に接続端子5,6が立設されている。図9には接続部4にメモリカードMCが装着された様子を概略的に例示する。
【0034】
図2に例示されるソケットホルダ3AはSPIモードが指定された複数のメモリカードに一括で同一データを書込む処理を効率化させるものである。図2のソケットホルダ3Aは、前記カードソケット1が着脱可能に載置される構造を有し、カードソケット1に装着されたメモリカードMC1〜MC30のコネクタ端子と接続可能なメモリカード毎の接続部4Aが複数個並列される。前記夫々の接続部4Aは、メモリカードの外部端子と接続可能な第1接続端子5と第2接続端子6を有する。前記接続部4A毎の前記第1接続端子5には第1配線L1(01)〜L1(30)が別々に接続され、各接続部4A間で対応する第2接続端子6同士は複数本の第2配線L2に接続され、前記第1配線L1(01)〜L1(30)及び第2配線L2を外部とインタフェースさせる制御回路7Aが設けられている。
【0035】
図2の例では前記SPIモードを用いて一括書き込みを行なう場合を想定するから、前記第2接続端子6は、メモリカードのチップ選択端子CS、メモリカードのデータ入力端子DI、クロック端子CLK、電源端子Vcc、及び回路の接地端子Vss1,Vss2に夫々個別に接続する端子であればよい。これにより、複数のメモリカードMC1〜MC30をチップ選択端子CSを介して一括選択して並列に同一データの書き込みを行なうことができる。
【0036】
図2の例では、前記第1接続端子5はメモリカードのデータ出力端子DOに接続する端子とされる。これは、特に制限されないが、SPIモードにおいてデータ出力端子DOをオープンドレイン出力形態で使用する新たな動作形態への拡張にも対応しようとするためである。これに応じて図1と同様のスイッチ回路8も設けられている。よって、SPIモードでの一括書き込みという点では、各接続部4A間で対応する第1接続端子6同士を所定の第2配線L2に共通接続する構成を採用することは妨げられない。要するに、第1接続端子5と第2接続端子6に区別なく、各接続部4A間で対応する接続端子同士を所定の配線に共通接続しておけばよい。
【0037】
図2においても図1と同様に、複数のメモリカードに対する一括同一データの書込み動作におけるベリファイ動作を支援するのに、メモリカードMC1〜MC30の前記データ出力端子DOに対応する第1接続端子5とメモリカードMC1〜MC30のデータ入力端子DIに対応する第2接続端子6の第2配線L2との間に、入力ラッチ回路(LAT)10、コンパレータ(CMP)11、フリップフロップ(FF)12、LED点灯回路(LED)13、及びスイッチ14が設けられている。
【0038】
図3に例示されるソケットホルダ3Bは、MMCモードのメモリカードMC1〜MC30を選択的にアクセスする通常アクセス動作を行なう場合に用いることができる。要するに、メモリカードMC1〜MC30に対応する各接続部4Bにはコネクタ端子2に一対一対応する接続端子5Aが設けられ、対応する接続端子5A毎に配線L1Aに共通接続される。7Bは配線L1Aを外部とインタフェース制御する制御回路である。
【0039】
図4に例示されるソケットホルダ3Cは、SPIモードのメモリカードを選択的にアクセスする通常アクセス動作を行なう場合に用いることができる。図4のソケットホルダ3Cは、前記カードソケット1が着脱可能に載置される構造を有し、カードソケット1に装着されたメモリカードMC1〜MC30のコネクタ端子と接続可能なメモリカード毎の接続部4Cが複数個並列される。前記夫々の接続部4Cは、メモリカードのコネクタ端子2と接続可能な第1接続端子5と第2接続端子6を有する。前記接続部4C毎の前記第1接続端子5には第1配線L1(01)〜L1(30)が別々に接続され、各接続部4C間で対応する第2接続端子6同士は複数本の第2配線L2に接続され、前記第1配線L1(01)〜L1(30)及び第2配線L2を外部とインタフェースさせる制御回路7Aが設けられている。
【0040】
ここでは前記SPIモードを用いて選択アクセスを行なう場合を想定するから、前記第1接続端子5はメモリカードのチップ選択端子CSに接続する端子とされる。前記第2接続端子6は、メモリカードのデータ入力端子DI、クロック端子CLK、電源端子Vcc、及び回路の接地端子Vss1,Vss2に夫々個別に接続される。
【0041】
これにより、複数のメモリカードMC1〜MC30をチップ選択端子CSを介して択一的に選択して、アクセスすことができる。
【0042】
図10にはカードソケット1及びソケットホルダ3、3Aを利用した書き込みシステムが例示される。書き込みホストとしてパーソナルコンピュータ(PC)40が用意され、USBを介して4個のブロックホルダ41がPC40にインタフェースされる。ブロックホルダ41は図1のソケットホルダ3にカードソケット1を載置したカードホルダ42或は図2のソケットホルダ3Aにカードソケット1を載置したカードホルダ42を10個搭載する。4個のブロックホルダ41に搭載された40組のカードホルダ42はUSBを介してPC40に並列的に接続される。これにより、1200個のメモリカードMCに同一データを効率的に書込むことができる。多数のメモリカードに対する一括書き込みという点で、前記ソケットホルダ3,3Aはライタホルダとして位置付けられる。
【0043】
図11にはカードソケット1及びソケットホルダ3B、3Cを利用したコンピュータシステムが例示される。カードホルダ45はUSBを介してPC40に外付けされたデータストレージとして利用される。カードホルダ45は図3のソケットホルダ3Bにカードソケット1を載置した構成、或は図4のソケットホルダ3Cにカードソケット1を載置した構成を備える。多数のメモリカードをストックして選択アクセスするという観点よりソケットホルダ3B,3Cはコンボイホルダとして位置付けられる。
【0044】
図12には前記ライタホルダの利用形態が例示される。同図では家電製品や情報端末などの量販店においてソケットホルダ3,3Aのようなライタホルダ50を利用する利用形態を示す。量販店はコンテンツ配信により、映画、音楽、写真などのコンテンツを蓄え、ユーザからの購入要求に応じて、同一データを纏めてライタホルダ50を利用して書込む。販売はカードソケット1単位であっても、或はメモリカードMC単位であってもよい。見込みに従って予め所要のコンテンツデータをライタホルダ50を利用して書込んだメモリカードMCを用意しておくことも可能である。ユーザが持ち込んだメモリカードMCに対してコンテンツの書き込みサービスを行なう場合も同様に、同一データを纏めてライタホルダ50を利用して書込めば効率的である。ライタホルダ50を用いたそのようなサービスは、コンビニや駅場店などで行なってもよい。コンテンツの内容は日刊新聞の内容であってもよい。
【0045】
前記ライタホルダ50はディジタルコンテンツの販売だけでなく、全集、百科事典、専門分野図鑑、辞書などのアプリケーションであってもよい。販売形態は量販店経由に限定されない。アプリケーション作成メーカ、出版社などであってもよい。或はメモリカードの製造メーカがコンテンツの配信を受けて書込みを行なってもよい。そのときの出荷はカードソケット単位で行なうのが効率的である。メモリカードをカードソケットから外して再度出荷用トレーなどに搭載する手間を省くことが可能になる。
【0046】
そのようにコンテンツ又はアプリケーションが書込まれたメモリカードを利用することができる装置は、PC、ナビゲーションシステム、PDA(Personal Digital Assistant)、情報家電、電子辞書端末、携帯電話、コミュニケータ、ファイナンシャル端末などに及ぶ。このとき、それら装置とメモリカードとのインタフェースには前記コンボイホルダを利用すれば良い。
【0047】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【0048】
例えば、メモリカードはマルチメディアカードに限定されず、SDカード、PCカード等、その他のメモリカードであって良い。また、メモリカードはフラッシュッメモリ又は高誘電体メモリなどの不揮発性メモリに限定されず、揮発性メモリを有するメモリカードであってもよい。カードソケットに搭載可能なメモリカードの最大枚数は30枚に限定されず適宜変更可能である。メモリカードの外部端子も7端子に限定されない。メモリカードの外部インタフェースもシリアル転送に限定されずパラレルであってもよい。ソケットホルダの外部インタフェースもUSBに限定されない。パラレルであっても、更に無線インタフェーであってもよい。また、カードソケットやソケットホルダにおけるメモリカードの機械的な指示構造は、メモリカードを挿入する溝構造に限定されず、板バネなどの弾性体を用いた機構などであってもよい。
【0049】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【0050】
すなわち、多数のメモリカードに対するデータ書き込みの効率化や、メモリカードをまとめて利用するときの利用形態の多様性の要求に答えるのに便利なカードソケットを提供することができる。更に、そのようなカードソケットを特定の用途に向けた利用に特化させるソケットホルダを提供することができる。
【0051】
カードソケット及びソケットホルダを用いて多数のメモリカードに対するデータ書き込みのを効率化することができる。
【図面の簡単な説明】
【図1】MMCモードが指定された複数のメモリカードに一括で同一データを書込む処理を効率化させるソケットホルダ及びカードソケットを回路的に例示する説明図である。
【図2】SPIモードが指定された複数のメモリカードに一括で同一データを書込む処理を効率化させるソケットホルダ及びカードソケットを回路的に例示する説明図である。
【図3】MMCモードのメモリカードを選択的にアクセスする通常アクセス動作を行なう場合に用いることができるソケットホルダ及びカードソケットを回路的に例示する説明図である。
【図4】SPIモードのメモリカードを選択的にアクセスする通常アクセス動作を行なう場合に用いることができるソケットホルダ及びカードソケットを回路的に例示する説明図である。
【図5】カードソケット、ソケットホルダ及びソケットホルダにカードソケットを載置したカードホルダの外観を夫々例示する斜視図である。
【図6】ソケットケーシングにおけるメモリカードの装着部近傍の横断面図である。
【図7】図6のA−A縦断面形状を示す縦断面図である。
【図8】ソケットホルダの接続部の横断面図である。
【図9】接続部にメモリカードが装着された様子を概略的に例示する説明図である。
【図10】カードソケット及びソケットホルダ3、3Aを利用した書き込みシステムを例示する説明図である。
【図11】カードソケット1及びソケットホルダ3B、3Cを利用したコンピュータシステムを例示する説明図である。
【図12】ライタホルダの利用形態を例示する説明図である。
【符号の説明】
MC1〜MC30、MC メモリカード
1 カードソケット
2 コネクタ端子(外部端子)
CMD コマンド端子
CS チップセレクト端子
3、3A,3B、3C ソケットホルダ
4、4A,4B,4C 接続部
5 第1接続端子
6 第2接続端子
5A 接続端子
L1(01)〜L1(30) 第1配線
L2 第2配線
L1A 配線
7、7A,7B,7C 制御回路
8 スイッチ回路
10 入力ラッチ回路
11 コンパレータ
12 フリップフロップ(出力ラッチ回路)
13 LED点灯回路(表示手段)
21 ソケットケーシング
23 装着部
30 ホルダケーシング
42 カードホルダ
45 カードホルダ
50 ライタホルダ
Claims (14)
- ケーシングにメモリカードの装着部が複数個並列され、前記夫々の装着部は、メモリカードを着脱自在に装着可能であって、前記装着部に装着されて表裏方向に並列された複数のメモリカードの外部端子をケーシングから露出させることを特徴とするカードソケット。
- ケーシングにメモリカードの接続部が複数個並列され、前記夫々の接続部は、メモリカードの外部端子と接続可能な第1接続端子と第2接続端子を有し、
前記接続部毎の前記第1接続端子に別々に接続する第1配線と、各接続部間で対応する第2接続端子同士を接続する第2配線と、前記第1配線及び第2配線を外部とインタフェースさせる制御回路とを有することを特徴とするソケットホルダ。 - ケーシングにメモリカードの接続部が複数個並列され、前記夫々の接続部は、メモリカードの外部端子と接続可能な第1接続端子と第2接続端子を有し、
前記各接続部間で対応する前記第1接続端子同士を接続する第1配線と、各接続部間で対応する第2接続端子同士を接続する第2配線と、前記第1配線及び第2配線を外部とインタフェースさせる制御回路とを有することを特徴とするソケットホルダ。 - 前記第1接続端子はメモリカードのコマンド入力及びレスポンス出力の兼用端子に接続する端子であり、
前記第2接続端子は、メモリカードのデータ入出力端子、クロック端子、電源端子、及び回路の接地端子に夫々個別的に接続する端子であることを特徴とする請求項2記載のソケットホルダ。 - 前記メモリカードのコマンド入力及びレスポンス出力の兼用端子はオープンドレイン出力動作可能とされる請求項4記載のソケットホルダ。
- 前記複数の第1配線を選択的に共通接続状態又は個別分離状態に選択可能なスイッチ回路を有して成ることを特徴とする請求項5記載のソケットホルダ。
- メモリカードの前記データ入出力端子に対応する第2接続端子とこれに対応する第2配線との間に、前記対応する第2配線に入力端子が接続される入力ラッチ回路、前記入力ラッチ回路の出力と前記対応する第2接続端子からの出力を比較するコンパレータ、コンパレータによる不一致の比較結果をラッチする出力ラッチ回路、前記出力ラッチ回路のラッチデータに基づいて前記比較結果を表示する表示手段、及び前記対応する第2接続端子を前記コンパレータの入力に接続する状態と前記対応する第2配線に接続する状態を選択可能なスイッチを有して成る請求項6記載のソケットホルダ。
- 前記第1接続端子はメモリカードのデータ出力端子に対応する端子であり、前記第2接続端子は、メモリカードのチップ選択端子、メモリカードのデータ入力端子、クロック端子、電源端子、及び回路の接地端子に夫々個別に接続する端子であることを特徴とする請求項2記載のソケットホルダ。
- メモリカードの前記データ出力端子に対応する第1接続端子とメモリカードのデータ入力端子に対応する第2接続端子の第2配線との間に、前記対応する第2配線に入力端子が接続される入力ラッチ回路、前記入力ラッチ回路の出力と前記対応する第1接続端子からの出力を比較するコンパレータ、コンパレータによる不一致の比較結果をラッチする出力ラッチ回路、前記出力ラッチ回路のラッチデータに基づいて前記比較結果を表示する表示手段、及び前記対応する第1接続端子を前記コンパレータの入力に接続する状態と前記対応する第2接続端子の第2配線に接続する状態を選択可能なスイッチを有して成る請求項8記載のソケットホルダ。
- 前記第1接続端子はメモリカードのチップ選択端子に対応する端子であり、前記第2接続端子は、メモリカードのデータ出力端子、メモリカードのデータ入力端子、クロック端子、電源端子、及び回路の接地端子に夫々個別に接続する端子であることを特徴とする請求項2記載のソケットホルダ。
- 書き込み装置に接続されたソケットホルダにカードソケットを装着する処理と、装着されたカードソケットに搭載されたメモリカードに書込み装置より書き込みを行なう処理と、書き込みの後にソケットホルダからカードソケットを取り外す処理とを含むデータ書き込み方法であって、
前記カードソケットは、ケーシングにメモリカードの装着部が複数個並列され、前記夫々の装着部は、メモリカードを着脱自在に装着可能であって、前記装着部に装着されて表裏方向に並列された複数のメモリカードの外部端子をケーシングから露出させ、
前記ソケットホルダは、ケーシングにメモリカードの接続部が複数個並列され、前記夫々の接続部は、メモリカードの外部端子と接続可能な第1接続端子と第2接続端子を有し、前記接続部毎の前記第1接続端子に別々に接続する第1配線と、各接続部間で対応する第2接続端子同士を接続する第2配線と、前記第1配線及び第2配線を外部とインタフェースさせる制御回路とを有する、ことを特徴とするデータ書き込み方法。 - 前記取り外す処理で取り外されたカードソケット単位でメモリカードを出荷する処理を更に含むことを特徴とする請求項11記載のデータ書き込み方法。
- カードソケットと、前記カードソケットが着脱可能に載置されるされるソケットホルダとを有し、
前記カードソケットは、ケーシングにメモリカードの装着部が複数個並列され、前記夫々の装着部は、メモリカードを着脱自在に装着可能であって、前記装着部に装着されて表裏方向に並列された複数のメモリカードの外部端子をケーシングから露出させ、
前記ソケットホルダは、ケーシングにメモリカードの接続部が複数個並列され、前記夫々の接続部は、メモリカードの外部端子と接続可能な第1接続端子と第2接続端子を有し、前記接続部毎の前記第1接続端子に別々に接続する第1配線と、各接続部間で対応する第2接続端子同士を接続する第2配線と、前記第1配線及び第2配線を外部とインタフェースさせるインタフェース回路とを有することを特徴とするカードホルダ。 - カードソケットと、前記カードソケットが着脱可能に載置されるされるソケットホルダとを有し、
前記カードソケットは、ケーシングにメモリカードの装着部が複数個並列され、前記夫々の装着部は、メモリカードを着脱自在に装着可能であって、前記装着部に装着されて表裏方向に並列された複数のメモリカードの外部端子をケーシングから露出させ、
前記ソケットホルダは、ケーシングにメモリカードの接続部が複数個並列され、前記夫々の接続部は、メモリカードの外部端子と接続可能な接続端子を有し、前記各接続部間で対応する前記接続端子同士を接続する配線と、前記配線を外部とインタフェースさせるインタフェース回路とを有することを特徴とするカードホルダ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002225727A JP2004071206A (ja) | 2002-08-02 | 2002-08-02 | カードソケット、ソケットホルダ、及びデータ書込み方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002225727A JP2004071206A (ja) | 2002-08-02 | 2002-08-02 | カードソケット、ソケットホルダ、及びデータ書込み方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004071206A true JP2004071206A (ja) | 2004-03-04 |
Family
ID=32013280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002225727A Pending JP2004071206A (ja) | 2002-08-02 | 2002-08-02 | カードソケット、ソケットホルダ、及びデータ書込み方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004071206A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006119954A (ja) * | 2004-10-22 | 2006-05-11 | Renesas Technology Corp | メモリカードシステムおよびメモリカード |
JP2010140121A (ja) * | 2008-12-10 | 2010-06-24 | Nec Access Technica Ltd | Usbストレージ同時書込み装置及びそれに用いるusbストレージ同時書込み方法 |
JP2011008402A (ja) * | 2009-06-24 | 2011-01-13 | Canon Inc | 情報処理装置、情報処理装置の制御方法、及びプログラム |
JP2011159267A (ja) * | 2010-02-03 | 2011-08-18 | Agile Patch Solutions Inc | 取替え可能な複数の不揮発メモリを装着したメモリ・システム |
-
2002
- 2002-08-02 JP JP2002225727A patent/JP2004071206A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006119954A (ja) * | 2004-10-22 | 2006-05-11 | Renesas Technology Corp | メモリカードシステムおよびメモリカード |
JP4679874B2 (ja) * | 2004-10-22 | 2011-05-11 | ルネサスエレクトロニクス株式会社 | メモリカードシステム |
JP2010140121A (ja) * | 2008-12-10 | 2010-06-24 | Nec Access Technica Ltd | Usbストレージ同時書込み装置及びそれに用いるusbストレージ同時書込み方法 |
JP2011008402A (ja) * | 2009-06-24 | 2011-01-13 | Canon Inc | 情報処理装置、情報処理装置の制御方法、及びプログラム |
US9179014B2 (en) | 2009-06-24 | 2015-11-03 | Canon Kabushiki Kaisha | Information processing apparatus, and method for controlling the same |
JP2011159267A (ja) * | 2010-02-03 | 2011-08-18 | Agile Patch Solutions Inc | 取替え可能な複数の不揮発メモリを装着したメモリ・システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7162549B2 (en) | Multimode controller for intelligent and “dumb” flash cards | |
EP2085887B1 (en) | Flashtoaster for reading several types of flash memory cards with or without a PC | |
JP3093001U (ja) | xDメモリカードアダプタ装置 | |
US6832281B2 (en) | Flashtoaster for reading several types of flash memory cards with or without a PC | |
US20160253281A1 (en) | Electronic device with card interface | |
US5938750A (en) | Method and apparatus for a memory card bus design | |
US20030099147A1 (en) | Semiconductor storage method and device supporting multi-interface | |
US20040059846A1 (en) | Double interface SD flash memory card | |
EP0461623A1 (en) | IC memory card having direct and indirect access card interface functions | |
US20060187717A1 (en) | Robust face detection algorithm for real-time video sequence mobile drive with expansion capacity, stackable, mobile storage device and control circiut thereof | |
US7237714B2 (en) | Method of making computer booting from any one of card of multi-flash card reader | |
JP2004071206A (ja) | カードソケット、ソケットホルダ、及びデータ書込み方法 | |
US20100115319A1 (en) | Storing device and electronic device having the same | |
US20050092846A1 (en) | Simulated smartmedia/XD-picture memory card capable of using various kinds on non-volatile memory | |
US20080065789A1 (en) | Multi-purpose IO system | |
CN2567638Y (zh) | 电脑多功能读写器 | |
US20030074499A1 (en) | Multifactorial transmission-exchange device for stroring media | |
CN201323065Y (zh) | U盘兼容机 | |
JP3135738U (ja) | アプリケーションシステム効率を向上できるカードリーダ | |
JPH06231318A (ja) | メモリカード | |
EP1081584B1 (en) | Information processing apparatus and storage medium control method | |
JPH11191148A (ja) | Pcカードシステムにおける機能拡張装置及び方法 | |
JPH10326485A (ja) | メモリカード | |
JPH05258122A (ja) | Icメモリカード | |
Sinclair | Build and upgrade your own PC |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050405 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080624 |