JP4674419B2 - 画像圧縮装置及びプリフィルタ回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、例えばＭＰＥＧ（Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅ ｃｏｄｉｎｇＥｘｐｅｒｔｓ Ｇｒｏｕｐ）方式を用いて映像信号を圧縮する際に使用して好適な画像圧縮装置及びプリフィルタ回路に関する。詳しくは、例えばＭＰＥＧのような画像圧縮システムで入力画像に応じてビットレートを割り振る可変ビットレートの制御を良好に行うことができるようにするものである。
【０００２】
【従来の技術】
例えばＭＰＥＧのような画像圧縮システムで入力画像に応じてビットレートを割り振る可変ビットレートでは、入力画像の圧縮のし易さを圧縮前に判定して、その結果によりビットレートの制御を行う必要がある。すなわち画像圧縮のし易さと比較して圧縮時のビットレートが低過ぎると再生画像にいわゆるブロックノイズが発生し、再生画像の画質が極めて悪化してしまう。またビットレートが高過ぎるとデータが冗長になって、伝送に掛かる時間が長くなったり、記録媒体に記録する場合には記録時間が短くなるなどの問題を生じる。
【０００３】
そこで、画像圧縮のし易さを圧縮前に判定して、圧縮時のビットレートの制御を行う必要が生じるものである。その判定の方法としては、例えば圧縮処理中の差分計算処理の結果を出力する方法がある。しかしこの方法は、既存のＬＳＩ化された圧縮装置を用いる場合には非常に困難である。これに対して圧縮処理の前段に画像判定機能を設ける方法が考えられるが、例えばこのような画像判定機能に圧縮装置と同様の差分計算処理を用いると、システムが非常に大規模なものになって、容易に実施することができないものである。
【０００４】
【発明が解決しようとする課題】
この出願はこのような点に鑑みて成されたものであって、解決しようとする問題点は、入力画像に応じてビットレートを割り振る可変ビットレートを行う場合に、従来の手段で圧縮処理の前段に画像判定機能を設けるとシステムが非常に大規模なものとなってしまい、このようなシステムを容易に実施することができなかったというものである。
【０００５】
【課題を解決するための手段】
このため本発明においては、画像を分割したブロックごとの入力映像信号の輝度レベルの絶対値と、ブロックごとの入力映像信号の前の画面からの輝度変化の値と、ブロックごとの入力映像信号の高周波成分のレベルとを検出し、この輝度レベルの絶対値を、輝度の中間レベルの周辺の部分をそれ以外の部分よりも大きく重み付けしたパラメータに変換し、この輝度変化の値を、輝度変化が中間レベルよりも少ない部分をそれ以外の部分よりも大きく重み付けしたパラメータに変換し、この高周波成分のレベルを、高周波成分が中間レベルよりも多い部分をそれ以外の部分よりも小さく重み付けしたパラメータに変換し、変換した３つのパラメータを積算した合成パラメータを作成し、この作成した合成パラメータを用いてデータ圧縮時の可変ビットレートを制御するとともに、この合成パラメータの値が大きいほど、データ圧縮を行う映像信号のうちローパスフィルターを通じた映像信号の割合が大きくなるように処理するようにしたものであって、これによれば、ビットレートが画面の条件に応じて最適に制御され、画像圧縮におけるブロックノイズ等による障害を良好に軽減することができるとともに、圧縮時に削除される高周波成分を予めローパスフィルターによって減らしておく処理も画面の条件に応じて最適に制御され、高周波成分の多い場所で感覚的に実際以上に画面が鈍った感じを与えることを防止しつつ、モスキートノイズ等による障害を良好に軽減することができる。
【０００６】
【発明の実施の形態】
ところで、例えばＭＰＥＧ方式を用いる画像圧縮において、伝送のビットレートが不足するときには、圧縮過程で映像信号の高周波成分のデータを削除することが行われる。ところがこのように高周波成分が削除されると、例えば画像のエッジ部分にいわゆるモスキートノイズと呼ばれる障害が発生する。そこでこのような障害に対する対策としては、例えばローパスフィルター等により元の画像の高周波成分を削減して圧縮時に削除される高周波成分を予め減らしておく方法が考えられる。
【０００７】
そしてこのようなローパスフィルター等を用いる方法では、さらに画像の先鋭度の低下を防ぐために、ノイズの出やすい箇所に適応的にフィルターを掛けることも行われている。ところがこのように適応的にフィルターを掛ける手段として、例えば従来から用いられている圧縮の際により多くのビットの発生する箇所により強くフィルターを掛ける方法では、特に高周波成分の多い場所ほどローパスフィルターが強く掛かることになって見た目の先鋭度が落ちてしまう。
【０００８】
すなわち例えば本願出願人が先に提案し特開平９−２９８７５３号公報に開示された技術では、ＭＰＥＧ方式における動き補償によるビット削減を行う際に、削減量の少ない箇所、つまり動き補償しにくい箇所により強くフィルターを掛けている。しかしこの方法では、高周波成分の多い場所ほどローパスフィルターが強く掛かることになって見た目の先鋭度が落ちてしまう。また、画像の動きの激しい場所では、本来ならモスキートノイズが発生しても目立たないものであるが、上述の方法では差分データが大きく出るために不要なローパスフィルターが強く掛かってしまうことになる。
【０００９】
さらに、上述の動き補償によるビット削減を行う際の削減量の少ない箇所を検出する場合に、上述の公報に開示された技術では、例えばＭＰＥＧで行われる動き補償と同等の回路を独立に設けて行っている。しかしながらこのような動き補償には非常に大規模な回路が必要とされるものであり、このため例えばこの装置を集積回路（ＩＣ）化する際には、集積されるゲート数が極めて多くなって容易に集積回路化を実現することができないものである。
【００１０】
一方、例えばＭＰＥＧによる圧縮画像を観察すると、いわゆるモスキートノイズの発生の仕方として、
・非常に明るい場所、非常に暗い場所ではモスキートノイズは見えにくい。
・動きのない場所、動きの激しい場所ではモスキートノイズは見えにくい。
ことが判明した。また、高周波成分の多い場所ではローパスフィルターを掛けると感覚的に実際以上に画面が鈍った感じを与え易い。
【００１１】
そこで本願発明者は先に特願２０００−４１４８０号において、入力映像信号の特定の大きさを持ったブロック（例えば垂直方向４画素、水平方向１６画素）について、
・画面の明るさの平均が中間値である。
・前画面との差分値の平均が中間値である。
・高周波成分の平均がある値以下である。
の３つの条件を満たす場合にのみ、適応的にローパスフィルターを掛ける技術を提案した。これによればローパスフィルターの特性が条件に応じて最適に制御され、モスキートノイズ等による障害を良好に軽減することができる。
【００１２】
なお、上述の３つの条件によるパラメータでローパスフィルターの制御係数を計算していると、例えば画面全体が条件を満たした場合に画面全体にローパスフィルターが強く掛かってしまう。これは、高周波成分の多い場所でフィルターが強く掛かるものではないが、それ以外の場所でも広いエリアでフィルターが掛かるとやはり画面の先鋭感が落ちてしまう。そこで先願の発明においては、さらにパラメータの１画面内での総和を計算し、その値が一定値以上になったら全体的にフィルターの制御係数を下げるようなリミッター処理を付加する。
【００１３】
すなわち図３は、先願の発明を適用した画像圧縮装置の要部の構成を示すブロック図である。この図３において、まず入力端子１００に供給される映像信号はローパスフィルター２００を通じて出力端子３００に取り出されている。
【００１４】
それと共に、入力端子１００に供給される映像信号が輝度絶対値パラメータの検出回路４００を形成する例えば累算総和計算回路４１に供給される。そしてこの累算総和計算回路４１では、例えば指定された期間内の各画素の輝度レベルが累算される。さらにこの累算総和出力がそのレベルに応じて０〜１の値に変換する係数計算回路４２に供給される。これによりこの係数計算回路４２からは、０〜１の値に変化する輝度絶対値パラメータが取り出される。
【００１５】
また、入力端子１００に供給される映像信号が輝度変化パラメータの検出回路５００を形成する例えば差分回路５１に供給される。この差分回路５１では、１フィールド前の信号との輝度の差分値が求められて、映像信号の輝度変化が検出される。そしてこの差分値が例えば累算総和計算回路５２に供給されて、指定された期間内の各画素の差分値が累算され、この累算総和出力がそのレベルに応じて０〜１の値に変換する係数計算回路５３に供給される。これによりこの係数計算回路５３からは０〜１の値に変化する輝度変化パラメータが取り出される。
【００１６】
また、入力端子１００に供給される映像信号が高周波成分パラメータの検出回路６００を形成する例えばハイパスフィルター６１に供給される。このハイパスフィルター６１では、映像信号の高周波成分が検出される。そしてこの高周波成分が例えば累算総和計算回路６２に供給されて、指定された期間内の映像信号の高周波成分が累算され、この累算総和出力がそのレベルに応じて０〜１の値に変換する係数計算回路６３に供給される。これによりこの係数計算回路５３からは０〜１の値に変化する高周波成分パラメータが取り出される。
【００１７】
さらにこれらの検出回路４００〜検出回路６００からの各パラメータが乗算器７００に供給され、この乗算器７００で互いに掛け合わされた乗算値がフィルターリミッター回路８００を形成する例えば乗算器８１に供給される。またこの乗算器８１からの乗算値が累算総和計算回路８２に供給されて指定された期間内の乗算値が累算される。そしてこの累算総和出力がそのレベルに応じて０〜１の値に変換する係数計算回路８３に供給され、この係数計算回路８３の出力が乗算器８１に供給される。
【００１８】
これによりこの乗算器８１からの乗算値が所定の範囲に制限される。そしてこのフィルターリミッター回路８００の乗算器８１からの乗算値が上述のローパスフィルター２００の制御端子に供給される。これによって、この図３の回路においては、入力映像信号が処理されて少なくとも輝度絶対値及び／または輝度変化及び／または高周波成分のパラメータが作成され、この作成されたパラメータを用いて入力映像信号の高域を制限するためのローパスフィルター２００の特性が制御されるものである。
【００１９】
そしてこの制御によって、ローパスフィルターの特性が画面の条件に応じて最適にされ、画像圧縮におけるモスキートノイズ等による障害を良好に軽減することができる。すなわち例えばローパスフィルターを適応的に用いて画像圧縮におけるいわゆるモスキートノイズ等による障害を軽減する場合に、従来は、適応の条件によっては不要なローパスフィルターが強く掛かることがあり、障害を良好に軽減することができなかったものを、上述の装置によればこれらの問題点を容易に解消することができるものである。
【００２０】
なお、図３の回路で、輝度変化パラメータの検出回路５００に設けられる差分回路５１での差分値の計算は、１フィールド前の信号との差分で計算するものであるが、単純なフィールド間の差分計算では画像の垂直位置が変わってしまうので、垂直方向のフィルターを用いて画像位置を合わせた上で差分値を求めることとする。また本発明をカメラシステム等に適用した場合で、内部にノイズリダクション回路を持っているときには、そこで差分データの計算を行っているので、その結果を利用することもできるものである。
【００２１】
本発明はこのような先願の発明の技術を応用するものである。すなわち例えばＭＰＥＧによるデータストリームを記録メディアに記録する場合においては、通常ビットレートを高く設定すれば画質は向上するがその分記録時間は減少する。このため現行の各ＭＰＥＧ機器において可変ビットレートを採用している目的のほとんどは記録時間を伸ばすためであり、従ってノイズの目立ちにくいところでビットレートを下げるのは、ビットレートを下げたいためにノイズの目立ちにくいところで下げているものである。
【００２２】
また、本発明においては、基本的にある程度ビットレートの高い高画質の機器（例えば６Ｍ程度）を前提とする。この前提では、モスキートノイズの発生しやすいところとブロックノイズの発生しやすいところの条件は近似している。すなわちモスキートノイズもブロックノイズも、ＭＰＥＧ圧縮時に離散コサイン変換（ＤＣＴ）をして映像信号を周波数変換し高周波成分をカットする際に、ビットレートが低いと広域の成分がカットされ、それを元の映像信号に戻す際に発生するものである。
【００２３】
そしてこの場合にＭＰＥＧのノイズは、広域のカットが少ないときはモスキートノイズとなって現れ、広域のカットが多いときはブロックノイズとなって現れるものである。このように本発明の前提とするある程度ビットレートの高い高画質の機器（例えば６Ｍ程度）の画では、モスキートノイズの発生しやすいところとブロックノイズの発生しやすいところの条件は近似している。本発明はこのような点に鑑みてなされたものである。
【００２４】
そこで本発明においては、画像をブロックに分割してそのブロックごとに可変ビットレートでデータ圧縮を行う画像圧縮装置であって、入力映像信号を分割のブロックごとに処理して少なくとも輝度絶対値及び／または輝度変化及び／または高周波成分のパラメータを作成するパラメータ作成手段と、この作成されたパラメータを用いてデータ圧縮時の可変ビットレートを制御する制御手段とを設けてなるものである。
【００２５】
以下、図面を参照して本発明を説明するに、図１は本発明を適用した画像圧縮装置の一実施形態の構成を示すブロック図である。この図１において、入力端子１からの映像信号が、ベースバンドでの信号処理として上述の図３に示したようなプリフィルターブロック２に供給される。さらにこのプリフィルターブロック２のローパスフィルター２００を通過された信号が、例えばＭＰＥＧのエンコーダー回路３に供給される。
【００２６】
このエンコーダー回路３においては、例えば入力端子１０に供給される信号が差分計算回路１１に供給される。この差分計算回路１１からの信号が離散コサイン変換（ＤＣＴ）回路１２に供給され、このＤＣＴ回路１２で変換された信号が量子化回路１３に供給される。さらにこの量子化回路１３からの信号が、逆量子化回路１４を通じて逆ＤＣＴ回路１５に供給され、この逆ＤＣＴ回路１５からの信号が動き補償回路１６を通じて差分計算回路１１に供給される。
【００２７】
これによって、差分計算回路１１からは入力映像信号中の静止画像成分の除去された信号が取り出される。そしてこの静止画像成分の除去された信号がＤＣＴ回路１２で離散コサイン変換され、この変換された信号が量子化回路１３で量子化される。さらにこの量子化された信号が可変長符号化回路１７に供給され、可変長符号化された信号が出力バッファ回路１８を通じて出力端子１９に取り出される。なおこのエンコーダー回路３には他の構成を用いることも可能である。
【００２８】
それと共に、出力バッファ回路１８にて出力ビットストリームの状態が監視される。そしてこの出力ビットストリームの状態に応じて、ビットレート制御回路２０を通じて前段の量子化回路１３が制御されることにより、出力ビットストリームのビットレートが一定の値になるように制御が行われる。このようにして、いわゆるＭＰＥＧによる圧縮が行われるものである。なお一般的には、上述のビットレート制御部２０に外部のマイクロコンピュータ等によりビットレート値を設定することで、一定のビットレートでビットストリームが出力される。
【００２９】
そこで本発明においては、上述のプリフィルターブロック２に設けられる特徴検出回路（図３の検出回路４００〜検出回路６００及び乗算器７００の出力）４からの特徴パラメータに従って、ビットレート制御部２０に設定されるビットレート値が制御される。すなわち特徴検出回路４で検出された特徴パラメータがビットレート設定部５に供給される。そしてこのビットレート設定部５からのビットレート設定信号が設定端子２１を通じて上述のビットレート制御回路２０に供給される。
【００３０】
このようにして、入力映像信号の特徴に従ってビットレート制御部２０に設定されるビットレート値が制御される。なおこの制御の仕方の一例を図２に示す。この図２において、特徴検出回路４で検出された特徴パラメータが大きいとき、すなわちモスキートノイズ等が目立ち易いと判断されたときはビットレートが上げられ、逆に検出された特徴パラメータが小さいとき、すなわちモスキートノイズ等が目立ちにくいと判断されたときはビットレートが下げられる。
【００３１】
ただし、ビットレートはある程度以上は上げてもそれほど効果が出にくくなってくるため、記録時間を稼ぐために設定するビットレートの最大値（ＭＡＸ）を設定してそれ以上ビットレートが上がらないように制御する。また、逆にいくらモスキートノイズが目立ちにくいといっても、ある程度以上ビットレートを下げるとどうしてもモスキートノイズやブロックノイズが目立ってくるため、設定するビットレートの最小値（ＭＩＮ）を設定してそれ以上ビットレートが下がらないように制御する。
【００３２】
すなわち上述の装置において、モスキートノイズの見え易さは、上述したように輝度絶対値、輝度変化、高周波成分の３パラメータの条件に従うものである。なお、図３におけるフィルターリミッター回路８００の処理は、ローパスフィルター２００が自然に掛かるようにするためのものであるので、検出データとしては３パラメータの演算結果（乗算器７００の出力）を積算処理結果とする。また検出データの範囲としては、画面全体、各ブロックごと、いくつかのまとまったブロックごとの３種類が考えられている。
【００３３】
そこで、まず方法１として画面全体の検出データを反映させる場合には、各データの検出は縦横、数画素（例えば縦４画素、横１６画素）で行い、パラメータとしては各ブロックごとに出力し、これらのパラメータの合計の値を検出結果として出力する。この値は１画面全体のモスキートノイズの目立ちやすさを表すため、この検出結果が大きい値になるほど高いビットレートを割り当てる。逆に検出結果が小さいときは、モスキートノイズが少ない、もしくは出ても画面として目立ちにくいということになるのでビットレートを低く設定できる。
【００３４】
また、方法２として各ブロックごとのデータを反映させる場合には、各ブロック（例えば縦４画素、横１６画素）の検出データを、そのブロックの位置と検出データを組み合わせて全て出力する。この結果は画面内でモスキートノイズの目立ちやすい箇所を表すことになるため、ＭＰＥＧエンコーダのような画像圧縮装置内でこのデータに基づき画面内でのビットレートの割り振りを変えて、モスキートノイズの目立ちやすい箇所ほど多くのビットを割り当てることでノイズを削減することができる。
【００３５】
さらに方法３としていくつかのまとまったブロックごとのデータを反映させる場合には、上述の２つの場合の中間として、１つの画面の各ブロックの検出結果をあるエリアごとに足して、そのエリアごとの検出結果として出力する。すなわち１つの画面を縦横いくつかのエリアに分けて（例えば縦５エリア、横５エリア）、それぞれのエリアでモスキートノイズの出やすさを表すことになる。このエリア情報に基づきＭＰＥＧエンコーダのような画像圧縮装置内でエリアごとにビットレートの割り振りを制御して、モスキートノイズの目立ちやすい箇所により多くのビットを割り当てる。
【００３６】
上述の３つの方法は、主に画像圧縮装置の性能とビットレートの制御方法により選択される。すなわちかなり細かなブロックでビットレートの制御ができるのであれば２の方法を使用することができる。逆に１画面全体でしか制御できないのであれば１の方法を使うことになる。１画面中のある程度のエリアで制御が可能であれば３の方法を使用することができる。また、ビットレートの制御としてフレーム単位で徐々にレートを制御するのであれば１の方法を使うことになる。また１画面全体のビット発生量をある程度抑えて画面内のビットの割り振りでレートを制御するのであれば、２もしくは３の方法を用いることになる。
【００３７】
なお、本発明ではモスキートノイズの見え方に着目してビットレートを割り振るため、各パラメータの設定に関しては先願のプリフィルターの設定と同様となる。ただし高周波成分のパラメータに関しては平均ビットレートに応じて変えることで、モスキートノイズだけでなくブロックノイズにも対応することが可能となる。
【００３８】
すなわち平均的なビットレートを下げて行くと高周波成分の箇所は常にデータが削られることになるため、伸張時に元の画像を再現することができなくなり、圧縮の単位となるブロックの境目にノイズ（ブロックノイズ）が出やすくなる。従って平均的なビットレートが低いときは高周波成分にもより多くのビットを割り当てる必要がある。このため、本システム内の高周波成分のパラメータ計算のスレショルド値を上げ、もしくは高周波成分の検出ブロックを遮断することで、高周波成分の多いときにパラメータを小さくする処理を削除し、高周波成分の多い箇所でより大きなパラメータを検出値として出力することができる。
【００３９】
こうしてＭＰＥＧのような画像圧縮を行うシステムで入力画像に応じて可変ビットレート制御を行う際には、入力画像の圧縮のしやすさを判定しなければならないが、本システムを使うことで、
・圧縮のしやすさを判定するパラメータを出力しない既存の画像圧縮ＬＳＩを用いても、比較的小規模なプリフィルターでその圧縮のしやすさを判定することができる。また、プリフィルターは圧縮画像の画質向上に非常に効果的なので、併用することで高画質な圧縮画を得ることができる。
【００４０】
・ビットの割り振りをノイズの見えやすさという観点から行っているため、見た目でよりノイズの少ない圧縮画を得ることができる。
・ノイズの見え方以外に高周波成分の多さも検出しているため、圧縮に不利な高周波成分の多い箇所にも重点的にビットの割り振りを行うことができる。
【００４１】
・データの検出単位として、細かな単位から画面全体の大まかな単位までを用意しているため、圧縮のエンコードを行うＬＳＩのビットレート制御の単位に応じた制御を行うことができる。すなわちエンコーダがフィールド単位でしかビットレートが制御できなければフィールド単位の大まかなデータを使い、ブロック単位の細かな制御が可能ならばブロック単位の細かなデータを使えばよい。
【００４２】
従ってこの実施形態において、入力映像信号を分割のブロックごとに処理して任意のパラメータを作成し、この作成したパラメータを用いてデータ圧縮時の可変ビットレートを制御するようにしたことによって、ビットレートが画面の条件に応じて最適に制御され、画像圧縮におけるブロックノイズ等による障害を良好に軽減することができる。
【００４３】
これによって、入力画像に応じてビットレートを割り振る可変ビットレートを行う場合に、従来の手段で圧縮処理の前段に画像判定機能を設けるとシステムが非常に大規模なものとなってしまい、このようなシステムを容易に実施することができなかったものを、本発明によればこれらの問題点を容易に解消することができるものである。
【００４４】
さらに以下には、具体的な回路を用いて上述の図３の回路を実現する場合の実施形態を説明する。なお以下の説明では、映像信号の処理を例えば垂直４画素ブロック単位で行うと共に、ハイパスフィルター及びローパスフィルターとして共に２次元フィルターを使用する場合の構成を示している。そこで図４には、上述のプリフィルターの全体の構成が示される。なおこの図４は、上述の図３と同様に画像圧縮装置の入力端に設けられるプリフィルターの構成を示し、この構成の後段には図示されていないが画像圧縮のための回路が設けられるものである。
【００４５】
この図４において、例えば前段装置（図示せず）からの入力輝度（入力Ｙ）、入力クロマ（入力Ｃ）、上述の差分データ、マスタークロック（ＭＣＫ）、垂直同期（ＶＤ）、水平同期（ＨＤ）、フィールド判別（ＦＬＤ）等の信号の供給される入力端子１０１〜１０７が設けられる。そしてこの内の入力端子１０１〜１０３に供給される入力輝度（入力Ｙ）、入力クロマ（入力Ｃ）、及び差分データの各信号がメモリーコントロール回路１１０を通じてランダムアクセスメモリー（以下、ＲＡＭと略称する）１１１に記憶される。
【００４６】
このＲＡＭ１１１には、例えば５水平期間（５Ｈ）の記憶容量が設けられる。そしてこのＲＡＭ１１１からメモリーコントロール回路１１０を通じて、例えば遅延されていない輝度信号（Ｙ_0HDL）、１水平期間（１Ｈ）遅延された輝度信号（Ｙ_1HDL）、２水平期間（２Ｈ）遅延された輝度信号（Ｙ_2HDL）、３水平期間（３Ｈ）遅延された輝度信号（Ｙ_3HDL）、４水平期間（４Ｈ）遅延された輝度信号（Ｙ_4HDL）、５水平期間（５Ｈ）遅延された輝度信号（Ｙ_5HDL）と、差分データ、及び４水平期間（４Ｈ）遅延されたクロマ信号（Ｃ_4HDL）が取り出される。
【００４７】
さらにこのＲＡＭ１１１からメモリーコントロール回路１１０を通じて取り出された１〜４水平期間（１〜４Ｈ）遅延された輝度信号（Ｙ_1HDL〜Ｙ_4HDL）が輝度絶対値パラメータの計算回路１１２に供給される。また、差分データが輝度変化パラメータの計算回路１１３に供給される。さらに０〜５水平期間（０〜５Ｈ）遅延された輝度信号（Ｙ_0HDL〜Ｙ_5HDL）が高周波成分パラメータの計算回路１１４に供給される。そしてこれらの計算回路１１２〜１１４からの信号が積算処理回路１１５を通じてリミッター処理回路１１６に供給される。
【００４８】
また、上述の３〜５水平期間（３〜５Ｈ）遅延された輝度信号（Ｙ_3HDL〜Ｙ_5HDL）がローパスフィルター処理回路１１７に供給される。そしてこの処理回路１１７では、上述の供給された輝度信号が２次元のローパスフィルター１１８に供給され、このローパスフィルター１１８の出力と４水平期間（４Ｈ）遅延された輝度信号（Ｙ_4HDL）とがそれぞれ乗算器１１９、１２０に供給される。さらに上述のリミッター処理回路１１６からの信号が乗算器１１９、１２０に供給され、これらの乗算器１１９、１２０からの信号が加算器１２１で加算される。
【００４９】
これによってローパスフィルター１１８の出力信号と元の信号とがリミッター処理回路１１６からの信号に応じて任意に加算され、周波数特性の任意に制御された信号が形成される。そしてこの信号がローパスフィルター処理回路１１７の出力信号として取り出される。さらに上述の入力端子１０４〜１０７に供給されたマスタークロック（ＭＣＫ）、垂直同期（ＶＤ）、水平同期（ＨＤ）、フィールド判別（ＦＬＤ）の各信号がそれぞれタイミングコントロール回路１２２に供給されて、上述の各回路の動作タイミングの制御が行われる。
【００５０】
そして上述のローパスフィルター処理回路１１７の出力信号が出力輝度（出力Ｙ）の出力端子１２３に供給されると共に、上述のＲＡＭ１１１からメモリーコントロール回路１１０を通じて取り出された４水平期間（４Ｈ）遅延されたクロマ信号（Ｃ_4HDL）が出力クロマ（出力Ｃ）の出力端子１２４に取り出される。また、タイミングコントロール回路１２２から取り出される垂直同期（ＶＤ）、水平同期（ＨＤ）、フィールド判別（ＦＬＤ）の各信号がそれぞれ出力端子１２５〜１２７に取り出される。
【００５１】
次に、図４のプリフィルターを構成する各回路について詳細に説明する。まず図５には、上述の輝度絶対値パラメータの計算回路１１２の詳細を示す。この図５において、上述の１〜４水平期間（１〜４Ｈ）遅延された輝度信号（Ｙ_1HDL〜Ｙ_4HDL）が入力端子２０１〜２０４に供給される。さらに垂直同期（ＶＤ）及び水平同期（ＨＤ）の各信号が入力端子２０５、２０６を通じてタイミングパルス発生回路２０７に供給されて、例えば水平方向に１６画素で形成されるブロックの開始位置及び終了位置を示す制御信号が形成される。
【００５２】
そしてこの入力端子２０１〜２０４に供給された輝度信号（Ｙ_1HDL〜Ｙ_4HDL）が加算器２０８に供給される。この加算器２０８では、上述のタイミングパルス発生回路２０７からのブロックの開始位置を示す制御信号で値がクリアされ、その後の供給される輝度信号（Ｙ_1HDL〜Ｙ_4HDL）が互いに加算されると共に、この加算値が水平方向に１６画素の期間に亙って累算される。そしてこの加算結果がラッチ回路２０９に供給され、上述のタイミングパルス発生回路２０７からのブロックの終了位置を示す制御信号でラッチが行われる。
【００５３】
さらにこのラッチ回路２０９にラッチされた加算結果が除算処理回路２１０に供給されて平均値が求められる。なおこの場合に、加算された値の個数は６４個であるので、例えば加算値が２進数で得られている場合にはこの値を６ビット下位にシフトすることで式〔÷６４〕の除算を行うことができる。そしてこの除算処理された値が他の回路とのタイミングを調整する所定のディレイ回路２１１に供給され、例えば４水平期間遅延された時点を基準としてタイミングの調整された値が輝度絶対値パラメータとして出力端子２１２に取り出される。
【００５４】
なお図６には、上述の輝度絶対値パラメータの計算回路１１２の動作を説明するためのタイミングチャートを示す。この図６において、水平同期（ＨＤ）信号に対して１〜４水平期間（１〜４Ｈ）遅延された輝度信号（Ｙ_1HDL〜Ｙ_4HDL）の各画素データ（Ｄ₀₀、Ｄ₀₁、Ｄ₀₂・・・）が図示のように供給される。ここでこれらの画素データは、それぞれ同じサフィックスの各データが垂直方向の４画素に相当しているものである。そしてこれらの画素データの１６個ごとにブロック開始位置パルスが形成される。
【００５５】
さらにこれらの画素データが各画素のタイミングごとに加算器２０８で加算されて加算器出力が取り出される。なおこの加算器出力は、上述のブロック開始位置パルスから所定時間遅延された左側の破線矢印のタイミングでクリアされると共に、各画素のタイミングごとに順次前の値に累算されたものである。これによってクリアされた後の１６画素目のタイミングで６４個の画素の値の合計が加算器出力に取り出される。そしてこの加算器出力がラッチ回路２０９に供給され、図中の右側の破線矢印のタイミングでラッチ出力が取り出される。
【００５６】
このようにして、例えば１画面の中で垂直方向４画素、水平方向１６画素のブロックを構成する６４個の画素の輝度の値を合計したラッチ出力が形成される。そしてこの値に対して、上述の除算処理回路２１０での式〔÷６４〕の除算（ビットシフト）が行われて輝度の平均値が取り出され、さらにこの平均値がディレイ回路２１１に供給されて他の回路とのタイミングを調整するために所定時間遅延されて、例えば上述の図３に示した累算総和計算回路４１に相当する回路からの輝度絶対値パラメータとして出力端子２１２に取り出されるものである。
【００５７】
また図７には、上述の輝度変化パラメータの計算回路１１３の詳細を示す。この図７において、上述の差分データが入力端子３０１に供給される。この差分データとしては、例えば上述のカメラシステム等に適用される場合には、ノイズリダクション回路（図示せず）等での計算結果を利用することができる。さらに垂直同期（ＶＤ）及び水平同期（ＨＤ）の各信号が入力端子３０２、３０３を通じてタイミングパルス発生回路３０４に供給されて、例えばブロックの端部を示す制御信号と、水平方向のアドレスが形成される。
【００５８】
そしてこの入力端子３０１に供給された差分データが加算器３０５に供給される。それと共にタイミングパルス発生回路３０４からの制御信号が加算器３０５に供給されて、水平方向の各画素ごとに供給される差分データがブロック内の１６画素分について加算される。また、この加算結果が例えば水平方向のブロックの数の相当する４５個のデータ保存回路３１０〜３５４に供給される。それと共にタイミングパルス発生回路３０４からの水平方向のアドレスがデータ保存回路３１０〜３５４に供給される。
【００５９】
これによって、各ブロックごとの加算器３０５からの加算結果が順次各データ保存回路３１０〜３５４に保存される。さらにこれらのデータ保存回路３１０〜３５４では、各水平期間ごとに対応するブロックにおける加算器３０５からの加算結果が累算される。こうして各データ保存回路３１０〜３５４では、それぞれ例えば４水平期間ごとに、上述の例えば１画面の中で垂直方向４画素、水平方向１６画素のブロックを構成する６４個の画素の差分データを合計した計算結果の値が形成される。
【００６０】
さらにこれらのデータ保存回路３１０〜３５４に形成された加算結果がセレクト回路３０６に供給される。またこのセレクト回路３０６には上述のタイミングパルス発生回路３０４からの制御信号及び水平方向のアドレスが供給される。これにより、このセレクト回路３０６からはデータ保存回路３１０〜３５４に形成された各ブロックの加算結果が順次取り出される。そしてこの加算結果が例えばビットシフトによって式〔÷６４〕の除算を行うと共に、タイミングを調整する除算・ディレイ調整回路３０７に供給される。
【００６１】
これによって、例えば１画面の中で垂直方向４画素、水平方向１６画素のブロックを構成する６４個の画素の差分データを合計した加算結果が形成される。そしてこの値に対して、除算・ディレイ調整回路３０７では、例えば式〔÷６４〕の除算により平均値が求められると共に、他の回路とのタイミングを調整するために遅延が行われる。こうして各ブロックごとの差分データが平均化され、例えば４水平期間遅延された時点を基準としてタイミングの調整された値が輝度変化パラメータとして出力端子３０８に取り出される。
【００６２】
なお図８には、上述の輝度変化パラメータの計算回路１１３の動作を説明するためのタイミングチャートを示す。この図８において、水平同期（ＨＤ）信号に対して差分データが図示のように供給される。この差分データが順次加算器３０５で加算されると共に、この加算器３０５は例えば水平方向の１ブロックに相当する１６画素ごとにクリアされる。これによってこのクリアの直前には、それぞれ１ブロックを構成する１水平期間分の１６画素の差分データが加算され、この加算器出力が図中に破線矢印で示すように取り出される。
【００６３】
この加算器出力が順次データ保存回路３１０〜３５４に保持される。またこれらのデータ保存回路３１０〜３５４では、それぞれ保持された値が各水平期間ごとに順次累算されると共に、例えば垂直方向の１ブロックに相当する４水平期間ごとに０クリアされる。これによって各データ保存回路３１０〜３５４には、それぞれ垂直方向４画素、水平方向１６画素のブロックを構成する６４個の画素の差分データを合計した加算結果が形成され、これらの加算結果が図示のようにラッチ出力１、ラッチ出力２・・・として出力される。
【００６４】
そして例えば各ブロックを形成する４番目の水平期間において、各データ保存回路３１０〜３５４には、水平方向に並んだ１列の４５個の各ブロックの差分データを合計した加算結果が形成され、これらの各ブロックの加算結果が順次セレクト回路３０６で選択されて、図示のようにセレクタ出力として取り出される。さらにこの値に対して、上述の除算・ディレイ調整回路３０７での除算及び遅延が行われて、例えば上述の図３に示した累算総和計算回路５２に相当する回路からの輝度変化パラメータとして出力端子３０８に取り出されるものである。
【００６５】
また図９には、上述の高周波成分パラメータの計算回路１１４の詳細を示す。この図９において、０〜５水平期間（０〜５Ｈ）遅延された輝度信号（Ｙ_0HDL〜Ｙ_5HDL）が入力端子４０１〜４０６に供給される。さらに垂直同期（ＶＤ）及び水平同期（ＨＤ）の各信号が入力端子４０７、４０８を通じてタイミングパルス発生回路４０９に供給されて、例えば水平方向に１６画素で形成されるブロックの開始位置及び終了位置を示す制御信号が形成される。
【００６６】
そして上述の入力端子４０１〜４０３に供給される輝度信号（Ｙ_0HDL〜Ｙ_2HDL）が垂直方向のハイパスフィルター４１０に供給される。さらに入力端子４０２〜４０４、４０３〜４０５及び４０４〜４０６に供給される輝度信号（Ｙ_1HDL〜Ｙ_3HDL）、（Ｙ_2HDL〜Ｙ_4HDL）及び（Ｙ_3HDL〜Ｙ_5HDL）がそれぞれ垂直方向のハイパスフィルター４１１、４１２及び４１３に供給される。そしてこれらのハイパスフィルター４１０〜４１３では、それぞれ供給される３水平期間の信号を用いて垂直方向のハイパスフィルター処理が行われる。
【００６７】
また入力端子４０２に供給される輝度信号（Ｙ_1HDL）が水平方向のハイパスフィルター４１４に供給される。さらに入力端子４０３、４０４、４０５に供給される輝度信号（Ｙ_2HDL、Ｙ_3HDL、Ｙ_4HDL）がそれぞれ水平方向のハイパスフィルター４１５、４１６、４１７に供給される。そしてこれらのフィルター４１４〜４１７では、それぞれ水平方向の３画素を順次取り出し計算処理することで水平方向のハイパスフィルターの処理が行われる。なおここで水平方向、垂直方向の処理を別々に行うのは、例えば入力画像が水平または垂直な直線であった場合でも高周波成分を取り出せるようにするためである。
【００６８】
そしてこれらのハイパスフィルター４１０〜４１７からの信号が加算処理回路４１８に供給され、タイミングパルス発生回路４０９からの制御信号に従って、例えば各ブロックごとに垂直方向４画素、水平方向１６画素の６４個のハイパスフィルター出力を合計した加算結果が形成される。また、この加算結果が除算処理回路４１９で例えば式〔÷６４〕の除算が行われて平均値が求められ、この平均値が例えば上述の図３に示した累算総和計算回路６２に相当する回路からの高周波成分パラメータとして出力端子４２０に取り出される。
【００６９】
このようにして上述の出力端子２１２、３０８及び４２０には、それぞれ例えば図３に示した累算総和計算回路４１、５２及び６２に相当する回路からの輝度絶対値パラメータ、輝度変化パラメータ及び高周波成分パラメータが取り出される。そしてこれらのパラメータに対しては、さらにそのレベルに応じた重み付けが行われる。ここでこれらの重み付けは、例えば図３に示した係数計算回路４２、５３、６３に相当する回路で、パラメータを０〜１の値に変換する際に、その変換のパターンをレベルに応じて設定することによって行われる。
【００７０】
すなわち図１０は、上述の積算処理回路１１５の詳細を示す。なおこの回路は、例えば上述の図３に示した係数計算回路４２、５３、６３及び乗算器７００に相当するものである。この図１０において、上述の出力端子２１２からの輝度絶対値パラメータが入力端子５０１に供給される。また、出力端子３０８からの輝度変化パラメータが入力端子５０２に供給される。さらに出力端子４２０からの高周波成分パラメータが入力端子５０３に供給される。そしてこれらの入力端子５０１〜５０３からの信号がそれぞれ係数計算回路５０４〜５０６に供給される。
【００７１】
また、例えば入力端子５０７には輝度絶対値パラメータに対応する条件設定値が供給される。そしてこの条件設定値が高レベル側の閾値（Ｖth）の計算回路５０８と低レベル側の閾値（Ｖth）の計算回路５０９とに供給され、計算された値が係数計算回路５０４に供給されて、例えば図１１のＡに示すような変換パターンが形成される。これにより入力されるパラメータの値を横軸（０〜２５６）にして、縦軸に示す値０〜１の輝度絶対値係数への変換が行われ、輝度絶対値パラメータは例えば値Ａ１を頂点としてＡ２〜Ａ３の範囲でのみ有効とされる。
【００７２】
さらに入力端子５１０には輝度変化パラメータに対応する条件設定値が供給される。そしてこの条件設定値が高レベル側の閾値（Ｖth）の計算回路５１１と低レベル側の閾値（Ｖth）の計算回路５１２とに供給され、計算された値が係数計算回路５０５に供給されて、例えば図１１のＢに示すような変換パターンが形成される。これにより入力されるパラメータの値を横軸（０〜２５６）にして、縦軸に示す値０〜１の輝度変化係数への変換が行われ、輝度絶対値パラメータは例えば値Ｂ１を頂点としてＢ２〜Ｂ３の範囲でのみ有効とされる。
【００７３】
また、入力端子５１３には高周波成分パラメータに対応する条件設定値が供給される。そしてこの条件設定値が高レベル側の閾値（Ｖth）の計算回路５１４に供給され、計算された値が係数計算回路５０６に供給されて、例えば図１１のＣに示すような変換パターンが形成される。これにより入力されるパラメータの値を横軸（０〜２５６）にして、縦軸に示す値０〜１の高周波成分係数への変換が行われ、高周波成分パラメータは任意の高い値の範囲が削除され、高周波成分が所定の値以上存在する場合に無効とされる。
【００７４】
さらにこれらの係数計算回路５０４〜５０６で０〜１の値に変換されたパラメータが積算処理回路５１５に供給されて互いに乗算され、乗算された値がこの回路のパラメータ出力として出力端子５１６に取り出される。なお、上述の構成では回路を簡略化するために変換パターンを直線で構成しているが、例えばリードオンリーメモリー等による変換テーブルにそれぞれの変換値を記憶させて、詳細な設定を行うことも可能である。このようにして、例えば図３に示したローパスフィルター２００の特性を制御するための合成パラメータが形成される。
【００７５】
ところで上述の３つの条件によるパラメータでローパスフィルターの制御係数を計算していると、例えば画面全体が条件を満たした場合に画面全体にローパスフィルターが強く掛かってしまう。これは、高周波成分の多い場所でフィルターが強く掛かるものではないが、それ以外の場所でも広いエリアでフィルターが掛かるとやはり画面の先鋭感が落ちてしまう。そこでこの実施形態においては、さらにパラメータの１画面内での総和を計算し、その値が一定値以上になったら全体的にフィルターの制御係数を下げるようなリミッター処理を付加する。
【００７６】
すなわち図１２には、上述のリミッター処理回路１１６の詳細を示す。この図１２において、上述の出力端子５１７に取り出された合成パラメータが入力端子６０１に供給され、この入力端子６０１に供給された合成パラメータが積算処理回路６０２を通じて出力端子６０３に取り出される。それと共に、入力端子６０１に供給された合成パラメータが１フィールド分の係数加算回路６０４に供給され、この加算結果が加算結果の保存と除算回路６０５に供給される。また、この除算回路６０５には入力端子６０６からの垂直タイミングが供給される。
【００７７】
これによって、供給された合成パラメータの１フィールドの平均値が求められる。さらにこの除算回路６０５で求められた平均値がリミッター係数の計算回路６０７に供給される。またこの計算回路６０７には、入力端子６０６からの垂直タイミングと入力端子６０８からのリミッター設定値が供給される。そしてこの計算回路６０７からは、通常は値１にされると共に、例えば除算回路６０４で求められた平均値が所定値以上になったときには値１より小さくなるようにしたリミッター係数が出力される。
【００７８】
さらにこの計算回路６０７からのリミッター係数が積算処理回路６０２に供給される。そして上述の入力端子６０１に供給された合成パラメータにこのリミッター係数が積算されることによって、例えば除算回路６０５で求められた平均値が所定値以上になったときに出力端子６０３に取り出される制御パラメータが小さくされる。こうして例えば上述の図３に示したフィルターリミッター回路８００のようにパラメータの１画面内での総和を計算し、その値が一定値以上になったら全体的にフィルターの制御係数を下げるリミッター処理が行われる。
【００７９】
また図１３には、ローパスフィルター処理回路１１７の詳細を示す。この図１３において、入力端子７０１〜７０３に供給される輝度信号（Ｙ_3HDL〜Ｙ_5HDL）が垂直方向のローパスフィルター７０４を通じて水平方向のローパスフィルター７０５に供給される。そしてこのローパスフィルター７０５からの信号がフィルターコントロール部７０６を形成する乗算器７０７に供給される。また入力端子７０２に供給される輝度信号（Ｙ_4HDL）が遅延時間を調整するディレイ回路７０８を通じて乗算器７０９に供給される。
【００８０】
一方、上述の出力端子６０３に取り出される制御パラメータが入力端子７１０に供給される。この入力端子７１０に供給される制御パラメータがＲＡＭ７１１に供給される。また垂直同期（ＶＤ）と水平同期（ＨＤ）とが入力端子７１２、７１３を通じてタイミングパルス発生回路７１４に供給され、この発生回路７１４で発生されたアドレス、クロック及びリード／ライト信号がＲＡＭ７１１に供給される。これによってＲＡＭ７１１では、入力端子７１０に供給される制御パラメータが順次所定のアドレスに記憶される。
【００８１】
そしてこのＲＡＭ７１１から読み出される制御パラメータと、入力端子７１０に供給される制御パラメータがセレクタ７１５に供給され、このセレクタ７１５での選択が発生回路７１４からの信号で切り換えられる。これによって、例えば上述のブロックを構成する最初の水平期間には入力端子７１０からの制御パラメータが取り出され、その後の３水平期間はＲＡＭ７１１から読み出される制御パラメータが取り出される。このようにして各ブロックごとに所望の制御パラメータがセレクタ７１５から取り出される。
【００８２】
さらに、このセレクタ７１５から取り出される制御パラメータが乗算器７０７に供給されると共に、この制御パラメータが値の反転（ＩＮＶ）及び値１の加算（＋１）を行う演算回路７１６を通じて乗算器７０９に供給される。そしてこれらの乗算器７０７、７０９からの信号が加算器７１７で加算される。これによってこの加算器７１７からの信号は、制御パラメータの値に応じて垂直、水平方向のローパスフィルター７０４、７０５を通じた信号と元の輝度信号の割合が変化され、制御パラメータが値１より小さくなるとフィルター効果が減少される。
【００８３】
このようにして、入力端子７１０に供給される制御パラメータに応じてローパスフィルター７０４、７０５によるフィルター効果が制御される。そしてこの制御されたフィルター処理の行われた輝度信号が出力端子７１８に取り出される。こうしてこの回路において、例えば上述の図３に示したローパスフィルター２００のように、制御パラメータに応じて入力映像信号の高域を制限するための特性の制御が行われて、例えば上述の特定の大きさを持ったブロックについて、所定の条件を満たす場合にのみ、適応的にローパスフィルターを掛けられる。
【００８４】
なお、図１４には全体のタイミングチャートを示す。すなわち上述の装置において、例えば垂直同期（ＶＤ）及び水平同期（ＨＤ）が図示のように形成され、入力輝度信号（Ｙ_0HDL）からはそれぞれ図示のように水平期間（１〜５Ｈ）遅延された輝度信号（Ｙ_1HDL〜Ｙ_5HDL）が形成され、これらの輝度信号（Ｙ_0HDL〜Ｙ_5HDL）と１フィールド前の輝度信号（Ｙ′）とから上述の各パラメータが形成される。そして例えば輝度絶対値パラメータは、輝度信号（Ｙ_0HDL〜Ｙ_3HDL）を用いて５番目の水平期間（４ＨＤ）以降の４水平期間ごとに形成される。
【００８５】
また、入力輝度信号（Ｙ_0HDL）と１フィールド前の輝度信号（Ｙ′）とから差分データが形成され、この差分データの４水平期間分ずつを用いて、例えば輝度変化パラメータが５番目の水平期間（４ＨＤ）以降の４水平期間ごとに形成される。さらに高周波成分パラメータは、輝度信号（Ｙ_0HDL〜Ｙ_5HDL）を用いて５番目の水平期間（４ＨＤ）以降の４水平期間ごとに形成される。そしてこれらの輝度絶対値／輝度変化／高周波成分の３パラメータが積算されて、任意のリミッター処理された積算結果が形成される。
【００８６】
さらにこの積算結果が５番目の水平期間以降の４水平期間ごとに取り出され、このコントロール係数がＲＡＭコントロールに従ってＲＡＭに書き込み（ＷＲＩＴＥ）がされると共に、このＲＡＭは残りの３水平期間に読み出し（ＲＥＡＤ）がされて、４水平期間のブロックごとに変化するローパスフィルターのコントロール係数が形成される。そしてこの形成されたコントロール係数に従って、上述の輝度信号（Ｙ_4HDL）とローパスフィルタ出力が加算されて、所望のローパスフィルタ処理が適応的に掛けられた映像出力が取り出される。
【００８７】
従ってこの実施形態においても、入力映像信号を分割のブロックごとに処理して任意のパラメータを作成し、この作成したパラメータを用いてローパスフィルターの特性を制御することによって、ローパスフィルターの特性が画面の条件に応じて最適に制御され、画像圧縮におけるモスキートノイズ等による障害を良好に軽減することができると共に、ビットレートが画面の条件に応じて最適に制御され、画像圧縮におけるブロックノイズ等による障害を良好に軽減することができる。
【００８８】
なお上述の図７に示した輝度変化パラメータの計算回路１１３において、入力端子３０１に供給される差分データの値は絶対値化されている必要がある。これは例えばブロックの半分が黒で半分が白であったような画面が次のフィールドで反転したような場合には、本来なら非常に大きな変化であるにもかかわらず、符号付きの差分データでは正負の数値になって加算すると値０になってしまうためである。従って入力端子３０１に符号付きの差分データが供給される場合には、入力端子３０１の次に絶対値変換回路を設ける必要がある。
【００８９】
また、同様の理由で図９に示した高周波成分パラメータの計算回路１１４においても、積算器ｂ、ｃからの積算値が加算絶対値化処理回路ｄに供給されて、値の絶対値化が行われる。これも、例えばブロック内に立ち上がりと立ち下がりのエッジが同等にあった場合に、高周波成分が非常に多いのにもかかわらず加算結果が小さくなってしまうのを防ぐためである。
【００９０】
こうして上述の画像圧縮装置によれば、画像をブロックに分割してそのブロックごとに可変ビットレートでデータ圧縮を行う画像圧縮装置であって、入力映像信号を分割のブロックごとに処理して少なくとも輝度絶対値及び／または輝度変化及び／または高周波成分のパラメータを作成するパラメータ作成手段と、この作成されたパラメータを用いてデータ圧縮時の可変ビットレートを制御する制御手段とを設けることにより、ビットレートが画面の条件に応じて最適に制御され、画像圧縮におけるブロックノイズ等による障害を良好に軽減することができるものである。
【００９１】
なお本発明は、上述の説明した実施の形態に限定されるものではなく、本発明の精神を逸脱することなく種々の変形が可能とされるものである。
【００９２】
【発明の効果】
本発明によれば、データ圧縮時の可変ビットレートが画面の条件に応じて最適に制御され、画像圧縮におけるブロックノイズ等による障害を良好に軽減することができる。すなわち、ブロックノイズの見えにくい非常に明るい場所及び非常に暗い場所でビットレートが不必要に多くなる問題や、ブロックノイズの見えにくい動きのない場所及び動きの激しい場所でビットレートが不必要に多くなる問題を解決することができる。
それとともに、圧縮時に削除される高周波成分を予めローパスフィルターによって減らしておく処理も画面の条件に応じて最適に制御され、高周波成分の多い場所で感覚的に実際以上に画面が鈍った感じを与えることを防止しつつ、モスキートノイズ等による障害を良好に軽減することができる。
そして、入力画像に応じてビットレートを割り振る可変ビットレートを行う場合に、従来の手段で圧縮処理の前段に画像判定機能を設けるとシステムが非常に大規模なものとなってしまい、このようなシステムを容易に実施することができなかったものを、本発明によればこれらの問題点を容易に解消することができる。
【００９３】
また、請求項２，５の発明によれば、画面全体にローパスフィルターが強く掛かることによって画面の先鋭感が落ちてしまうことを防止することができる。
【図面の簡単な説明】
【図１】本発明の適用される画像圧縮装置の一実施形態の構成図である。
【図２】その説明のための図である。
【図３】本発明の発明者が先に提案した画像圧縮装置の要部の構成図である。
【図４】図３の装置を具体的な回路を用いて実現する場合の構成図である。
【図５】その輝度絶対値パラメータの計算回路の構成図である。
【図６】その説明のための図である。
【図７】その輝度変化パラメータの計算回路の構成図である。
【図８】その説明のための図である。
【図９】その高周波成分パラメータの計算回路の構成図である。
【図１０】そのパラメータの計算処理回路の構成図である。
【図１１】その説明のための図である。
【図１２】そのリミッター処理回路の構成図である。
【図１３】そのローパスフィルター処理回路の構成図である。
【図１４】全体の処理の説明のための図である。
【符号の説明】
１…入力端子、２…プリフィルターブロック、３…ＭＰＥＧのエンコーダー回路、４…特徴検出回路、５…ビットレート設定部、１０…入力端子、１１…差分計算回路、１２…離散コサイン変換（ＤＣＴ）回路、１３…量子化回路、１４…逆量子化回路、１５…逆ＤＣＴ回路、１６…動き補償回路、１７…可変長符号化回路、１８…出力バッファ回路、１９…出力端子、２０…ビットレート制御回路、２１…設定端子、２００…ローパスフィルター

Claims (5)

1. 画像をブロックに分割してそのブロックごとに可変ビットレートでデータ圧縮を行う画像圧縮装置であって、
   前記ブロックごとの入力映像信号の輝度レベルの絶対値と、前記ブロックごとの入力映像信号の前の画面からの輝度変化の値と、前記ブロックごとの入力映像信号の高周波成分のレベルとを検出し、前記輝度レベルの絶対値を、輝度の中間レベルの周辺の部分をそれ以外の部分よりも大きく重み付けしたパラメータに変換し、前記輝度変化の値を、輝度変化が中間レベルよりも少ない部分をそれ以外の部分よりも大きく重み付けしたパラメータに変換し、前記高周波成分のレベルを、高周波成分が中間レベルよりも多い部分をそれ以外の部分よりも小さく重み付けしたパラメータに変換し、前記変換した３つのパラメータを積算した合成パラメータを作成するパラメータ作成手段と、
   前記データ圧縮時の可変ビットレートを、前記パラメータ作成手段で作成された合成パラメータが大きいときはビットレートを上げ、前記合成パラメータが小さいときはビットレートを下げるように制御する制御手段と、
   前記入力映像信号の高域を制限するローパスフィルターと、
   前記合成パラメータの値が大きいほど、前記データ圧縮を行う映像信号のうち、前記ローパスフィルターを通じた映像信号の割合が大きくなるように処理する処理手段とを設ける
   画像圧縮装置。
2. 請求項１記載の画像圧縮装置において、
   １画面内での前記合成パラメータの総和が一定値以上になった場合、前記パラメータ作成手段で作成された前記合成パラメータの値を小さくする制限手段をさらに設け、
   前記処理手段は、前記制限手段から出力された前記合成パラメータの値が大きいほど、前記データ圧縮を行う映像信号のうち、前記ローパスフィルターを通じた映像信号の割合が大きくなるように処理する
   画像圧縮装置。
3. 請求項１記載の画像圧縮装置において、
   前記画像圧縮装置は、ＭＰＥＧのエンコーダー回路と、前記ＭＰＥＧのエンコーダー回路の前段に接続されるプリフィルタ回路とから成り、
   前記パラメータ作成手段，前記ローパスフィルター及び前記処理手段は、前記プリフィルタ回路内に設けられ、
   前記制御手段は、前記ＭＰＥＧのエンコーダー回路内に設けられる
   画像圧縮装置。
4. ＭＰＥＧのエンコーダー回路の前段に接続するプリフィルタ回路であって、
   画像をブロックに分割し、前記ブロックごとの入力映像信号の輝度レベルの絶対値と、前記ブロックごとの入力映像信号の前の画面からの輝度変化の値と、前記ブロックごとの入力映像信号の高周波成分のレベルとを検出し、前記輝度レベルの絶対値を、輝度の中間レベルの周辺の部分をそれ以外の部分よりも大きく重み付けしたパラメータに変換し、前記輝度変化の値を、輝度変化が中間レベルよりも少ない部分をそれ以外の部分よりも大きく重み付けしたパラメータに変換し、前記高周波成分のレベルを、高周波成分が中間レベルよりも多い部分をそれ以外の部分よりも小さく重み付けしたパラメータに変換し、前記変換した３つのパラメータを積算した合成パラメータを作成するパラメータ作成手段と、
   前記入力映像信号の高域を制限するローパスフィルターと、
   前記合成パラメータの値が大きいほど、前記ＭＰＥＧのエンコーダー回路に出力する映像信号のうち、前記ローパスフィルターを通じた映像信号の割合が大きくなるように処理する処理手段とを設け、
   前記合成パラメータを、前記ＭＰＥＧのエンコーダー回路に、データ圧縮時の可変ビットレートを制御するパラメータとして供給する
   プリフィルタ回路。
5. 請求項４記載のプリフィルタ回路において、
   １画面内での前記合成パラメータの総和が一定値以上になった場合、前記パラメータ作成手段で作成された前記合成パラメータの値を小さくする制限手段をさらに設け、
   前記処理手段は、前記制限手段から出力された前記合成パラメータの値が大きいほど、前記ＭＰＥＧのエンコーダー回路に出力する映像信号のうち、前記ローパスフィルターを通じた映像信号の割合が大きくなるように処理する
   プリフィルタ回路。

Images