JP2003018598A

JP2003018598A - 画像圧縮装置

Info

Publication number: JP2003018598A
Application number: JP2001204972A
Authority: JP
Inventors: Teruhiko Mochizuki; 輝彦望月
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2001-07-05
Filing date: 2001-07-05
Publication date: 2003-01-17
Anticipated expiration: 2021-07-05
Also published as: JP4674419B2

Abstract

(57)【要約】【課題】ビットレートを画面の条件に応じて最適に制
御する。【解決手段】入力端子１からの映像信号がベースバン
ドでの信号処理としてプリフィルターブロック２に供給
される。さらにこのプリフィルターブロック２のローパ
スフィルター２００を通過された信号が、例えばＭＰＥ
Ｇのエンコーダー回路３に供給される。さらにこのエン
コーダー回路３において、出力バッファ回路１８にて出
力ビットストリームの状態が監視され、そのビットレー
トに従ってビットレート制御回路２０を通じて量子化回
路１３が制御される。また、プリフィルターブロック２
に設けられる特徴検出回路４からの特徴パラメータがビ
ットレート設定部５に供給される。そしてこのビットレ
ート設定部５からのビットレート設定信号が設定端子２
１を通じてビットレート制御回路２０に供給され、その
設定値に従って量子化回路１３の制御が行われる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えばＭＰＥＧ
（ＭｏｖｉｎｇＰｉｃｔｕｒｅｃｏｄｉｎｇＥｘｐ
ｅｒｔｓＧｒｏｕｐ）方式を用いて映像信号を圧縮す
る際に使用して好適な画像圧縮装置に関する。詳しく
は、例えばＭＰＥＧのような画像圧縮システムで入力画
像に応じてビットレートを割り振る可変ビットレートの
制御を良好に行うことができるようにするものである。

【０００２】

【従来の技術】例えばＭＰＥＧのような画像圧縮システ
ムで入力画像に応じてビットレートを割り振る可変ビッ
トレートでは、入力画像の圧縮のし易さを圧縮前に判定
して、その結果によりビットレートの制御を行う必要が
ある。すなわち画像圧縮のし易さと比較して圧縮時のビ
ットレートが低過ぎると再生画像にいわゆるブロックノ
イズが発生し、再生画像の画質が極めて悪化してしま
う。またビットレートが高過ぎるとデータが冗長になっ
て、伝送に掛かる時間が長くなったり、記録媒体に記録
する場合には記録時間が短くなるなどの問題を生じる。

【０００３】そこで、画像圧縮のし易さを圧縮前に判定
して、圧縮時のビットレートの制御を行う必要が生じる
ものである。その判定の方法としては、例えば圧縮処理
中の差分計算処理の結果を出力する方法がある。しかし
この方法は、既存のＬＳＩ化された圧縮装置を用いる場
合には非常に困難である。これに対して圧縮処理の前段
に画像判定機能を設ける方法が考えられるが、例えばこ
のような画像判定機能に圧縮装置と同様の差分計算処理
を用いると、システムが非常に大規模なものになって、
容易に実施することができないものである。

【０００４】

【発明が解決しようとする課題】この出願はこのような
点に鑑みて成されたものであって、解決しようとする問
題点は、入力画像に応じてビットレートを割り振る可変
ビットレートを行う場合に、従来の手段で圧縮処理の前
段に画像判定機能を設けるとシステムが非常に大規模な
ものとなってしまい、このようなシステムを容易に実施
することができなかったというものである。

【０００５】

【課題を解決するための手段】このため本発明において
は、入力映像信号を分割のブロックごとに処理して任意
のパラメータを作成し、この作成したパラメータを用い
てデータ圧縮時の可変ビットレートを制御するようにし
たものであって、これによれば、ビットレートが画面の
条件に応じて最適に制御され、画像圧縮におけるブロッ
クノイズ等による障害を良好に軽減することができる。

【０００６】

【発明の実施の形態】ところで、例えばＭＰＥＧ方式を
用いる画像圧縮において、伝送のビットレートが不足す
るときには、圧縮過程で映像信号の高周波成分のデータ
を削除することが行われる。ところがこのように高周波
成分が削除されると、例えば画像のエッジ部分にいわゆ
るモスキートノイズと呼ばれる障害が発生する。そこで
このような障害に対する対策としては、例えばローパス
フィルター等により元の画像の高周波成分を削減して圧
縮時に削除される高周波成分を予め減らしておく方法が
考えられる。

【０００７】そしてこのようなローパスフィルター等を
用いる方法では、さらに画像の先鋭度の低下を防ぐため
に、ノイズの出やすい箇所に適応的にフィルターを掛け
ることも行われている。ところがこのように適応的にフ
ィルターを掛ける手段として、例えば従来から用いられ
ている圧縮の際により多くのビットの発生する箇所によ
り強くフィルターを掛ける方法では、特に高周波成分の
多い場所ほどローパスフィルターが強く掛かることにな
って見た目の先鋭度が落ちてしまう。

【０００８】すなわち例えば本願出願人が先に提案し特
開平９−２９８７５３号公報に開示された技術では、Ｍ
ＰＥＧ方式における動き補償によるビット削減を行う際
に、削減量の少ない箇所、つまり動き補償しにくい箇所
により強くフィルターを掛けている。しかしこの方法で
は、高周波成分の多い場所ほどローパスフィルターが強
く掛かることになって見た目の先鋭度が落ちてしまう。
また、画像の動きの激しい場所では、本来ならモスキー
トノイズが発生しても目立たないものであるが、上述の
方法では差分データが大きく出るために不要なローパス
フィルターが強く掛かってしまうことになる。

【０００９】さらに、上述の動き補償によるビット削減
を行う際の削減量の少ない箇所を検出する場合に、上述
の公報に開示された技術では、例えばＭＰＥＧで行われ
る動き補償と同等の回路を独立に設けて行っている。し
かしながらこのような動き補償には非常に大規模な回路
が必要とされるものであり、このため例えばこの装置を
集積回路（ＩＣ）化する際には、集積されるゲート数が
極めて多くなって容易に集積回路化を実現することがで
きないものである。

【００１０】一方、例えばＭＰＥＧによる圧縮画像を観
察すると、いわゆるモスキートノイズの発生の仕方とし
て、・非常に明るい場所、非常に暗い場所ではモスキートノ
イズは見えにくい。・動きのない場所、動きの激しい場所ではモスキートノ
イズは見えにくい。ことが判明した。また、高周波成分の多い場所ではロー
パスフィルターを掛けると感覚的に実際以上に画面が鈍
った感じを与え易い。

【００１１】そこで本願発明者は先に特願２０００−４
１４８０号において、入力映像信号の特定の大きさを持
ったブロック（例えば垂直方向４画素、水平方向１６画
素）について、・画面の明るさの平均が中間値である。・前画面との差分値の平均が中間値である。・高周波成分の平均がある値以下である。の３つの条件を満たす場合にのみ、適応的にローパスフ
ィルターを掛ける技術を提案した。これによればローパ
スフィルターの特性が条件に応じて最適に制御され、モ
スキートノイズ等による障害を良好に軽減することがで
きる。

【００１２】なお、上述の３つの条件によるパラメータ
でローパスフィルターの制御係数を計算していると、例
えば画面全体が条件を満たした場合に画面全体にローパ
スフィルターが強く掛かってしまう。これは、高周波成
分の多い場所でフィルターが強く掛かるものではない
が、それ以外の場所でも広いエリアでフィルターが掛か
るとやはり画面の先鋭感が落ちてしまう。そこで先願の
発明においては、さらにパラメータの１画面内での総和
を計算し、その値が一定値以上になったら全体的にフィ
ルターの制御係数を下げるようなリミッター処理を付加
する。

【００１３】すなわち図３は、先願の発明を適用した画
像圧縮装置の要部の構成を示すブロック図である。この
図３において、まず入力端子１００に供給される映像信
号はローパスフィルター２００を通じて出力端子３００
に取り出されている。

【００１４】それと共に、入力端子１００に供給される
映像信号が輝度絶対値パラメータの検出回路４００を形
成する例えば累算総和計算回路４１に供給される。そし
てこの累算総和計算回路４１では、例えば指定された期
間内の各画素の輝度レベルが累算される。さらにこの累
算総和出力がそのレベルに応じて０〜１の値に変換する
係数計算回路４２に供給される。これによりこの係数計
算回路４２からは、０〜１の値に変化する輝度絶対値パ
ラメータが取り出される。

【００１５】また、入力端子１００に供給される映像信
号が輝度変化パラメータの検出回路５００を形成する例
えば差分回路５１に供給される。この差分回路５１で
は、１フィールド前の信号との輝度の差分値が求められ
て、映像信号の輝度変化が検出される。そしてこの差分
値が例えば累算総和計算回路５２に供給されて、指定さ
れた期間内の各画素の差分値が累算され、この累算総和
出力がそのレベルに応じて０〜１の値に変換する係数計
算回路５３に供給される。これによりこの係数計算回路
５３からは０〜１の値に変化する輝度変化パラメータが
取り出される。

【００１６】また、入力端子１００に供給される映像信
号が高周波成分パラメータの検出回路６００を形成する
例えばハイパスフィルター６１に供給される。このハイ
パスフィルター６１では、映像信号の高周波成分が検出
される。そしてこの高周波成分が例えば累算総和計算回
路６２に供給されて、指定された期間内の映像信号の高
周波成分が累算され、この累算総和出力がそのレベルに
応じて０〜１の値に変換する係数計算回路６３に供給さ
れる。これによりこの係数計算回路５３からは０〜１の
値に変化する高周波成分パラメータが取り出される。

【００１７】さらにこれらの検出回路４００〜検出回路
６００からの各パラメータが乗算器７００に供給され、
この乗算器７００で互いに掛け合わされた乗算値がフィ
ルターリミッター回路８００を形成する例えば乗算器８
１に供給される。またこの乗算器８１からの乗算値が累
算総和計算回路８２に供給されて指定された期間内の乗
算値が累算される。そしてこの累算総和出力がそのレベ
ルに応じて０〜１の値に変換する係数計算回路８３に供
給され、この係数計算回路８３の出力が乗算器８１に供
給される。

【００１８】これによりこの乗算器８１からの乗算値が
所定の範囲に制限される。そしてこのフィルターリミッ
ター回路８００の乗算器８１からの乗算値が上述のロー
パスフィルター２００の制御端子に供給される。これに
よって、この図３の回路においては、入力映像信号が処
理されて少なくとも輝度絶対値及び／または輝度変化及
び／または高周波成分のパラメータが作成され、この作
成されたパラメータを用いて入力映像信号の高域を制限
するためのローパスフィルター２００の特性が制御され
るものである。

【００１９】そしてこの制御によって、ローパスフィル
ターの特性が画面の条件に応じて最適にされ、画像圧縮
におけるモスキートノイズ等による障害を良好に軽減す
ることができる。すなわち例えばローパスフィルターを
適応的に用いて画像圧縮におけるいわゆるモスキートノ
イズ等による障害を軽減する場合に、従来は、適応の条
件によっては不要なローパスフィルターが強く掛かるこ
とがあり、障害を良好に軽減することができなかったも
のを、上述の装置によればこれらの問題点を容易に解消
することができるものである。

【００２０】なお、図３の回路で、輝度変化パラメータ
の検出回路５００に設けられる差分回路５１での差分値
の計算は、１フィールド前の信号との差分で計算するも
のであるが、単純なフィールド間の差分計算では画像の
垂直位置が変わってしまうので、垂直方向のフィルター
を用いて画像位置を合わせた上で差分値を求めることと
する。また本発明をカメラシステム等に適用した場合
で、内部にノイズリダクション回路を持っているときに
は、そこで差分データの計算を行っているので、その結
果を利用することもできるものである。

【００２１】本発明はこのような先願の発明の技術を応
用するものである。すなわち例えばＭＰＥＧによるデー
タストリームを記録メディアに記録する場合において
は、通常ビットレートを高く設定すれば画質は向上する
がその分記録時間は減少する。このため現行の各ＭＰＥ
Ｇ機器において可変ビットレートを採用している目的の
ほとんどは記録時間を伸ばすためであり、従ってノイズ
の目立ちにくいところでビットレートを下げるのは、ビ
ットレートを下げたいためにノイズの目立ちにくいとこ
ろで下げているものである。

【００２２】また、本発明においては、基本的にある程
度ビットレートの高い高画質の機器（例えば６Ｍ程度）
を前提とする。この前提では、モスキートノイズの発生
しやすいところとブロックノイズの発生しやすいところ
の条件は近似している。すなわちモスキートノイズもブ
ロックノイズも、ＭＰＥＧ圧縮時に離散コサイン変換
（ＤＣＴ）をして映像信号を周波数変換し高周波成分を
カットする際に、ビットレートが低いと広域の成分がカ
ットされ、それを元の映像信号に戻す際に発生するもの
である。

【００２３】そしてこの場合にＭＰＥＧのノイズは、広
域のカットが少ないときはモスキートノイズとなって現
れ、広域のカットが多いときはブロックノイズとなって
現れるものである。このように本発明の前提とするある
程度ビットレートの高い高画質の機器（例えば６Ｍ程
度）の画では、モスキートノイズの発生しやすいところ
とブロックノイズの発生しやすいところの条件は近似し
ている。本発明はこのような点に鑑みてなされたもので
ある。

【００２４】そこで本発明においては、画像をブロック
に分割してそのブロックごとに可変ビットレートでデー
タ圧縮を行う画像圧縮装置であって、入力映像信号を分
割のブロックごとに処理して少なくとも輝度絶対値及び
／または輝度変化及び／または高周波成分のパラメータ
を作成するパラメータ作成手段と、この作成されたパラ
メータを用いてデータ圧縮時の可変ビットレートを制御
する制御手段とを設けてなるものである。

【００２５】以下、図面を参照して本発明を説明する
に、図１は本発明を適用した画像圧縮装置の一実施形態
の構成を示すブロック図である。この図１において、入
力端子１からの映像信号が、ベースバンドでの信号処理
として上述の図３に示したようなプリフィルターブロッ
ク２に供給される。さらにこのプリフィルターブロック
２のローパスフィルター２００を通過された信号が、例
えばＭＰＥＧのエンコーダー回路３に供給される。

【００２６】このエンコーダー回路３においては、例え
ば入力端子１０に供給される信号が差分計算回路１１に
供給される。この差分計算回路１１からの信号が離散コ
サイン変換（ＤＣＴ）回路１２に供給され、このＤＣＴ
回路１２で変換された信号が量子化回路１３に供給され
る。さらにこの量子化回路１３からの信号が、逆量子化
回路１４を通じて逆ＤＣＴ回路１５に供給され、この逆
ＤＣＴ回路１５からの信号が動き補償回路１６を通じて
差分計算回路１１に供給される。

【００２７】これによって、差分計算回路１１からは入
力映像信号中の静止画像成分の除去された信号が取り出
される。そしてこの静止画像成分の除去された信号がＤ
ＣＴ回路１２で離散コサイン変換され、この変換された
信号が量子化回路１３で量子化される。さらにこの量子
化された信号が可変長符号化回路１７に供給され、可変
長符号化された信号が出力バッファ回路１８を通じて出
力端子１９に取り出される。なおこのエンコーダー回路
３には他の構成を用いることも可能である。

【００２８】それと共に、出力バッファ回路１８にて出
力ビットストリームの状態が監視される。そしてこの出
力ビットストリームの状態に応じて、ビットレート制御
回路２０を通じて前段の量子化回路１３が制御されるこ
とにより、出力ビットストリームのビットレートが一定
の値になるように制御が行われる。このようにして、い
わゆるＭＰＥＧによる圧縮が行われるものである。なお
一般的には、上述のビットレート制御部２０に外部のマ
イクロコンピュータ等によりビットレート値を設定する
ことで、一定のビットレートでビットストリームが出力
される。

【００２９】そこで本発明においては、上述のプリフィ
ルターブロック２に設けられる特徴検出回路（図３の検
出回路４００〜検出回路６００及び乗算器７００の出
力）４からの特徴パラメータに従って、ビットレート制
御部２０に設定されるビットレート値が制御される。す
なわち特徴検出回路４で検出された特徴パラメータがビ
ットレート設定部５に供給される。そしてこのビットレ
ート設定部５からのビットレート設定信号が設定端子２
１を通じて上述のビットレート制御回路２０に供給され
る。

【００３０】このようにして、入力映像信号の特徴に従
ってビットレート制御部２０に設定されるビットレート
値が制御される。なおこの制御の仕方の一例を図２に示
す。この図２において、特徴検出回路４で検出された特
徴パラメータが大きいとき、すなわちモスキートノイズ
等が目立ち易いと判断されたときはビットレートが上げ
られ、逆に検出された特徴パラメータが小さいとき、す
なわちモスキートノイズ等が目立ちにくいと判断された
ときはビットレートが下げられる。

【００３１】ただし、ビットレートはある程度以上は上
げてもそれほど効果が出にくくなってくるため、記録時
間を稼ぐために設定するビットレートの最大値（ＭＡ
Ｘ）を設定してそれ以上ビットレートが上がらないよう
に制御する。また、逆にいくらモスキートノイズが目立
ちにくいといっても、ある程度以上ビットレートを下げ
るとどうしてもモスキートノイズやブロックノイズが目
立ってくるため、設定するビットレートの最小値（ＭＩ
Ｎ）を設定してそれ以上ビットレートが下がらないよう
に制御する。

【００３２】すなわち上述の装置において、モスキート
ノイズの見え易さは、上述したように輝度絶対値、輝度
変化、高周波成分の３パラメータの条件に従うものであ
る。なお、図３におけるフィルターリミッター回路８０
０の処理は、ローパスフィルター２００が自然に掛かる
ようにするためのものであるので、検出データとしては
３パラメータの演算結果（乗算器７００の出力）を積算
処理結果とする。また検出データの範囲としては、画面
全体、各ブロックごと、いくつかのまとまったブロック
ごとの３種類が考えられている。

【００３３】そこで、まず方法１として画面全体の検出
データを反映させる場合には、各データの検出は縦横、
数画素（例えば縦４画素、横１６画素）で行い、パラメ
ータとしては各ブロックごとに出力し、これらのパラメ
ータの合計の値を検出結果として出力する。この値は１
画面全体のモスキートノイズの目立ちやすさを表すた
め、この検出結果が大きい値になるほど高いビットレー
トを割り当てる。逆に検出結果が小さいときは、モスキ
ートノイズが少ない、もしくは出ても画面として目立ち
にくいということになるのでビットレートを低く設定で
きる。

【００３４】また、方法２として各ブロックごとのデー
タを反映させる場合には、各ブロック（例えば縦４画
素、横１６画素）の検出データを、そのブロックの位置
と検出データを組み合わせて全て出力する。この結果は
画面内でモスキートノイズの目立ちやすい箇所を表すこ
とになるため、ＭＰＥＧエンコーダのような画像圧縮装
置内でこのデータに基づき画面内でのビットレートの割
り振りを変えて、モスキートノイズの目立ちやすい箇所
ほど多くのビットを割り当てることでノイズを削減する
ことができる。

【００３５】さらに方法３としていくつかのまとまった
ブロックごとのデータを反映させる場合には、上述の２
つの場合の中間として、１つの画面の各ブロックの検出
結果をあるエリアごとに足して、そのエリアごとの検出
結果として出力する。すなわち１つの画面を縦横いくつ
かのエリアに分けて（例えば縦５エリア、横５エリ
ア）、それぞれのエリアでモスキートノイズの出やすさ
を表すことになる。このエリア情報に基づきＭＰＥＧエ
ンコーダのような画像圧縮装置内でエリアごとにビット
レートの割り振りを制御して、モスキートノイズの目立
ちやすい箇所により多くのビットを割り当てる。

【００３６】上述の３つの方法は、主に画像圧縮装置の
性能とビットレートの制御方法により選択される。すな
わちかなり細かなブロックでビットレートの制御ができ
るのであれば２の方法を使用することができる。逆に１
画面全体でしか制御できないのであれば１の方法を使う
ことになる。１画面中のある程度のエリアで制御が可能
であれば３の方法を使用することができる。また、ビッ
トレートの制御としてフレーム単位で徐々にレートを制
御するのであれば１の方法を使うことになる。また１画
面全体のビット発生量をある程度抑えて画面内のビット
の割り振りでレートを制御するのであれば、２もしくは
３の方法を用いることになる。

【００３７】なお、本発明ではモスキートノイズの見え
方に着目してビットレートを割り振るため、各パラメー
タの設定に関しては先願のプリフィルターの設定と同様
となる。ただし高周波成分のパラメータに関しては平均
ビットレートに応じて変えることで、モスキートノイズ
だけでなくブロックノイズにも対応することが可能とな
る。

【００３８】すなわち平均的なビットレートを下げて行
くと高周波成分の箇所は常にデータが削られることにな
るため、伸張時に元の画像を再現することができなくな
り、圧縮の単位となるブロックの境目にノイズ（ブロッ
クノイズ）が出やすくなる。従って平均的なビットレー
トが低いときは高周波成分にもより多くのビットを割り
当てる必要がある。このため、本システム内の高周波成
分のパラメータ計算のスレショルド値を上げ、もしくは
高周波成分の検出ブロックを遮断することで、高周波成
分の多いときにパラメータを小さくする処理を削除し、
高周波成分の多い箇所でより大きなパラメータを検出値
として出力することができる。

【００３９】こうしてＭＰＥＧのような画像圧縮を行う
システムで入力画像に応じて可変ビットレート制御を行
う際には、入力画像の圧縮のしやすさを判定しなければ
ならないが、本システムを使うことで、・圧縮のしやすさを判定するパラメータを出力しない既
存の画像圧縮ＬＳＩを用いても、比較的小規模なプリフ
ィルターでその圧縮のしやすさを判定することができ
る。また、プリフィルターは圧縮画像の画質向上に非常
に効果的なので、併用することで高画質な圧縮画を得る
ことができる。

【００４０】・ビットの割り振りをノイズの見えやすさ
という観点から行っているため、見た目でよりノイズの
少ない圧縮画を得ることができる。・ノイズの見え方以外に高周波成分の多さも検出してい
るため、圧縮に不利な高周波成分の多い箇所にも重点的
にビットの割り振りを行うことができる。

【００４１】・データの検出単位として、細かな単位か
ら画面全体の大まかな単位までを用意しているため、圧
縮のエンコードを行うＬＳＩのビットレート制御の単位
に応じた制御を行うことができる。すなわちエンコーダ
がフィールド単位でしかビットレートが制御できなけれ
ばフィールド単位の大まかなデータを使い、ブロック単
位の細かな制御が可能ならばブロック単位の細かなデー
タを使えばよい。

【００４２】従ってこの実施形態において、入力映像信
号を分割のブロックごとに処理して任意のパラメータを
作成し、この作成したパラメータを用いてデータ圧縮時
の可変ビットレートを制御するようにしたことによっ
て、ビットレートが画面の条件に応じて最適に制御さ
れ、画像圧縮におけるブロックノイズ等による障害を良
好に軽減することができる。

【００４３】これによって、入力画像に応じてビットレ
ートを割り振る可変ビットレートを行う場合に、従来の
手段で圧縮処理の前段に画像判定機能を設けるとシステ
ムが非常に大規模なものとなってしまい、このようなシ
ステムを容易に実施することができなかったものを、本
発明によればこれらの問題点を容易に解消することがで
きるものである。

【００４４】さらに以下には、具体的な回路を用いて上
述の図３の回路を実現する場合の実施形態を説明する。
なお以下の説明では、映像信号の処理を例えば垂直４画
素ブロック単位で行うと共に、ハイパスフィルター及び
ローパスフィルターとして共に２次元フィルターを使用
する場合の構成を示している。そこで図４には、上述の
プリフィルターの全体の構成が示される。なおこの図４
は、上述の図３と同様に画像圧縮装置の入力端に設けら
れるプリフィルターの構成を示し、この構成の後段には
図示されていないが画像圧縮のための回路が設けられる
ものである。

【００４５】この図４において、例えば前段装置（図示
せず）からの入力輝度（入力Ｙ）、入力クロマ（入力
Ｃ）、上述の差分データ、マスタークロック（ＭＣ
Ｋ）、垂直同期（ＶＤ）、水平同期（ＨＤ）、フィール
ド判別（ＦＬＤ）等の信号の供給される入力端子１０１
〜１０７が設けられる。そしてこの内の入力端子１０１
〜１０３に供給される入力輝度（入力Ｙ）、入力クロマ
（入力Ｃ）、及び差分データの各信号がメモリーコント
ロール回路１１０を通じてランダムアクセスメモリー
（以下、ＲＡＭと略称する）１１１に記憶される。

【００４６】このＲＡＭ１１１には、例えば５水平期間
（５Ｈ）の記憶容量が設けられる。そしてこのＲＡＭ１
１１からメモリーコントロール回路１１０を通じて、例
えば遅延されていない輝度信号（Ｙ_0HDL）、１水平期間
（１Ｈ）遅延された輝度信号（Ｙ_1HDL）、２水平期間
（２Ｈ）遅延された輝度信号（Ｙ_2HDL）、３水平期間
（３Ｈ）遅延された輝度信号（Ｙ_3HDL）、４水平期間
（４Ｈ）遅延された輝度信号（Ｙ_4HDL）、５水平期間
（５Ｈ）遅延された輝度信号（Ｙ_5HDL）と、差分デー
タ、及び４水平期間（４Ｈ）遅延されたクロマ信号（Ｃ
_4HDL）が取り出される。

【００４７】さらにこのＲＡＭ１１１からメモリーコン
トロール回路１１０を通じて取り出された１〜４水平期
間（１〜４Ｈ）遅延された輝度信号（Ｙ_1HDL〜Ｙ_4HDL）
が輝度絶対値パラメータの計算回路１１２に供給され
る。また、差分データが輝度変化パラメータの計算回路
１１３に供給される。さらに０〜５水平期間（０〜５
Ｈ）遅延された輝度信号（Ｙ_0HDL〜Ｙ_5HDL）が高周波成
分パラメータの計算回路１１４に供給される。そしてこ
れらの計算回路１１２〜１１４からの信号が積算処理回
路１１５を通じてリミッター処理回路１１６に供給され
る。

【００４８】また、上述の３〜５水平期間（３〜５Ｈ）
遅延された輝度信号（Ｙ_3HDL〜Ｙ_5H _DL）がローパスフィ
ルター処理回路１１７に供給される。そしてこの処理回
路１１７では、上述の供給された輝度信号が２次元のロ
ーパスフィルター１１８に供給され、このローパスフィ
ルター１１８の出力と４水平期間（４Ｈ）遅延された輝
度信号（Ｙ_4HDL）とがそれぞれ乗算器１１９、１２０に
供給される。さらに上述のリミッター処理回路１１６か
らの信号が乗算器１１９、１２０に供給され、これらの
乗算器１１９、１２０からの信号が加算器１２１で加算
される。

【００４９】これによってローパスフィルター１１８の
出力信号と元の信号とがリミッター処理回路１１６から
の信号に応じて任意に加算され、周波数特性の任意に制
御された信号が形成される。そしてこの信号がローパス
フィルター処理回路１１７の出力信号として取り出され
る。さらに上述の入力端子１０４〜１０７に供給された
マスタークロック（ＭＣＫ）、垂直同期（ＶＤ）、水平
同期（ＨＤ）、フィールド判別（ＦＬＤ）の各信号がそ
れぞれタイミングコントロール回路１２２に供給され
て、上述の各回路の動作タイミングの制御が行われる。

【００５０】そして上述のローパスフィルター処理回路
１１７の出力信号が出力輝度（出力Ｙ）の出力端子１２
３に供給されると共に、上述のＲＡＭ１１１からメモリ
ーコントロール回路１１０を通じて取り出された４水平
期間（４Ｈ）遅延されたクロマ信号（Ｃ_4HDL）が出力ク
ロマ（出力Ｃ）の出力端子１２４に取り出される。ま
た、タイミングコントロール回路１２２から取り出され
る垂直同期（ＶＤ）、水平同期（ＨＤ）、フィールド判
別（ＦＬＤ）の各信号がそれぞれ出力端子１２５〜１２
７に取り出される。

【００５１】次に、図４のプリフィルターを構成する各
回路について詳細に説明する。まず図５には、上述の輝
度絶対値パラメータの計算回路１１２の詳細を示す。こ
の図５において、上述の１〜４水平期間（１〜４Ｈ）遅
延された輝度信号（Ｙ_1HDL〜Ｙ_4HDL）が入力端子２０１
〜２０４に供給される。さらに垂直同期（ＶＤ）及び水
平同期（ＨＤ）の各信号が入力端子２０５、２０６を通
じてタイミングパルス発生回路２０７に供給されて、例
えば水平方向に１６画素で形成されるブロックの開始位
置及び終了位置を示す制御信号が形成される。

【００５２】そしてこの入力端子２０１〜２０４に供給
された輝度信号（Ｙ_1HDL〜Ｙ_4HDL）が加算器２０８に供
給される。この加算器２０８では、上述のタイミングパ
ルス発生回路２０７からのブロックの開始位置を示す制
御信号で値がクリアされ、その後の供給される輝度信号
（Ｙ_1HDL〜Ｙ_4HDL）が互いに加算されると共に、この加
算値が水平方向に１６画素の期間に亙って累算される。
そしてこの加算結果がラッチ回路２０９に供給され、上
述のタイミングパルス発生回路２０７からのブロックの
終了位置を示す制御信号でラッチが行われる。

【００５３】さらにこのラッチ回路２０９にラッチされ
た加算結果が除算処理回路２１０に供給されて平均値が
求められる。なおこの場合に、加算された値の個数は６
４個であるので、例えば加算値が２進数で得られている
場合にはこの値を６ビット下位にシフトすることで式
〔÷６４〕の除算を行うことができる。そしてこの除算
処理された値が他の回路とのタイミングを調整する所定
のディレイ回路２１１に供給され、例えば４水平期間遅
延された時点を基準としてタイミングの調整された値が
輝度絶対値パラメータとして出力端子２１２に取り出さ
れる。

【００５４】なお図６には、上述の輝度絶対値パラメー
タの計算回路１１２の動作を説明するためのタイミング
チャートを示す。この図６において、水平同期（ＨＤ）
信号に対して１〜４水平期間（１〜４Ｈ）遅延された輝
度信号（Ｙ_1HDL〜Ｙ_4HDL）の各画素データ（Ｄ₀₀、
Ｄ₀₁、Ｄ₀₂・・・）が図示のように供給される。ここで
これらの画素データは、それぞれ同じサフィックスの各
データが垂直方向の４画素に相当しているものである。
そしてこれらの画素データの１６個ごとにブロック開始
位置パルスが形成される。

【００５５】さらにこれらの画素データが各画素のタイ
ミングごとに加算器２０８で加算されて加算器出力が取
り出される。なおこの加算器出力は、上述のブロック開
始位置パルスから所定時間遅延された左側の破線矢印の
タイミングでクリアされると共に、各画素のタイミング
ごとに順次前の値に累算されたものである。これによっ
てクリアされた後の１６画素目のタイミングで６４個の
画素の値の合計が加算器出力に取り出される。そしてこ
の加算器出力がラッチ回路２０９に供給され、図中の右
側の破線矢印のタイミングでラッチ出力が取り出され
る。

【００５６】このようにして、例えば１画面の中で垂直
方向４画素、水平方向１６画素のブロックを構成する６
４個の画素の輝度の値を合計したラッチ出力が形成され
る。そしてこの値に対して、上述の除算処理回路２１０
での式〔÷６４〕の除算（ビットシフト）が行われて輝
度の平均値が取り出され、さらにこの平均値がディレイ
回路２１１に供給されて他の回路とのタイミングを調整
するために所定時間遅延されて、例えば上述の図３に示
した累算総和計算回路４１に相当する回路からの輝度絶
対値パラメータとして出力端子２１２に取り出されるも
のである。

【００５７】また図７には、上述の輝度変化パラメータ
の計算回路１１３の詳細を示す。この図７において、上
述の差分データが入力端子３０１に供給される。この差
分データとしては、例えば上述のカメラシステム等に適
用される場合には、ノイズリダクション回路（図示せ
ず）等での計算結果を利用することができる。さらに垂
直同期（ＶＤ）及び水平同期（ＨＤ）の各信号が入力端
子３０２、３０３を通じてタイミングパルス発生回路３
０４に供給されて、例えばブロックの端部を示す制御信
号と、水平方向のアドレスが形成される。

【００５８】そしてこの入力端子３０１に供給された差
分データが加算器３０５に供給される。それと共にタイ
ミングパルス発生回路３０４からの制御信号が加算器３
０５に供給されて、水平方向の各画素ごとに供給される
差分データがブロック内の１６画素分について加算され
る。また、この加算結果が例えば水平方向のブロックの
数の相当する４５個のデータ保存回路３１０〜３５４に
供給される。それと共にタイミングパルス発生回路３０
４からの水平方向のアドレスがデータ保存回路３１０〜
３５４に供給される。

【００５９】これによって、各ブロックごとの加算器３
０５からの加算結果が順次各データ保存回路３１０〜３
５４に保存される。さらにこれらのデータ保存回路３１
０〜３５４では、各水平期間ごとに対応するブロックに
おける加算器３０５からの加算結果が累算される。こう
して各データ保存回路３１０〜３５４では、それぞれ例
えば４水平期間ごとに、上述の例えば１画面の中で垂直
方向４画素、水平方向１６画素のブロックを構成する６
４個の画素の差分データを合計した計算結果の値が形成
される。

【００６０】さらにこれらのデータ保存回路３１０〜３
５４に形成された加算結果がセレクト回路３０６に供給
される。またこのセレクト回路３０６には上述のタイミ
ングパルス発生回路３０４からの制御信号及び水平方向
のアドレスが供給される。これにより、このセレクト回
路３０６からはデータ保存回路３１０〜３５４に形成さ
れた各ブロックの加算結果が順次取り出される。そして
この加算結果が例えばビットシフトによって式〔÷６
４〕の除算を行うと共に、タイミングを調整する除算・
ディレイ調整回路３０７に供給される。

【００６１】これによって、例えば１画面の中で垂直方
向４画素、水平方向１６画素のブロックを構成する６４
個の画素の差分データを合計した加算結果が形成され
る。そしてこの値に対して、除算・ディレイ調整回路３
０７では、例えば式〔÷６４〕の除算により平均値が求
められると共に、他の回路とのタイミングを調整するた
めに遅延が行われる。こうして各ブロックごとの差分デ
ータが平均化され、例えば４水平期間遅延された時点を
基準としてタイミングの調整された値が輝度変化パラメ
ータとして出力端子３０８に取り出される。

【００６２】なお図８には、上述の輝度変化パラメータ
の計算回路１１３の動作を説明するためのタイミングチ
ャートを示す。この図８において、水平同期（ＨＤ）信
号に対して差分データが図示のように供給される。この
差分データが順次加算器３０５で加算されると共に、こ
の加算器３０５は例えば水平方向の１ブロックに相当す
る１６画素ごとにクリアされる。これによってこのクリ
アの直前には、それぞれ１ブロックを構成する１水平期
間分の１６画素の差分データが加算され、この加算器出
力が図中に破線矢印で示すように取り出される。

【００６３】この加算器出力が順次データ保存回路３１
０〜３５４に保持される。またこれらのデータ保存回路
３１０〜３５４では、それぞれ保持された値が各水平期
間ごとに順次累算されると共に、例えば垂直方向の１ブ
ロックに相当する４水平期間ごとに０クリアされる。こ
れによって各データ保存回路３１０〜３５４には、それ
ぞれ垂直方向４画素、水平方向１６画素のブロックを構
成する６４個の画素の差分データを合計した加算結果が
形成され、これらの加算結果が図示のようにラッチ出力
１、ラッチ出力２・・・として出力される。

【００６４】そして例えば各ブロックを形成する４番目
の水平期間において、各データ保存回路３１０〜３５４
には、水平方向に並んだ１列の４５個の各ブロックの差
分データを合計した加算結果が形成され、これらの各ブ
ロックの加算結果が順次セレクト回路３０６で選択され
て、図示のようにセレクタ出力として取り出される。さ
らにこの値に対して、上述の除算・ディレイ調整回路３
０７での除算及び遅延が行われて、例えば上述の図３に
示した累算総和計算回路５２に相当する回路からの輝度
変化パラメータとして出力端子３０８に取り出されるも
のである。

【００６５】また図９には、上述の高周波成分パラメー
タの計算回路１１４の詳細を示す。この図９において、
０〜５水平期間（０〜５Ｈ）遅延された輝度信号（Ｙ
_0HDL〜Ｙ_5HDL）が入力端子４０１〜４０６に供給され
る。さらに垂直同期（ＶＤ）及び水平同期（ＨＤ）の各
信号が入力端子４０７、４０８を通じてタイミングパル
ス発生回路４０９に供給されて、例えば水平方向に１６
画素で形成されるブロックの開始位置及び終了位置を示
す制御信号が形成される。

【００６６】そして上述の入力端子４０１〜４０３に供
給される輝度信号（Ｙ_0HDL〜Ｙ_2HDL）が垂直方向のハイ
パスフィルター４１０に供給される。さらに入力端子４
０２〜４０４、４０３〜４０５及び４０４〜４０６に供
給される輝度信号（Ｙ_1HDL〜Ｙ_3HDL）、（Ｙ_2HDL〜Ｙ
_4HDL）及び（Ｙ_3HDL〜Ｙ_5HDL）がそれぞれ垂直方向のハ
イパスフィルター４１１、４１２及び４１３に供給され
る。そしてこれらのハイパスフィルター４１０〜４１３
では、それぞれ供給される３水平期間の信号を用いて垂
直方向のハイパスフィルター処理が行われる。

【００６７】また入力端子４０２に供給される輝度信号
（Ｙ_1HDL）が水平方向のハイパスフィルター４１４に供
給される。さらに入力端子４０３、４０４、４０５に供
給される輝度信号（Ｙ_2HDL、Ｙ_3HDL、Ｙ_4HDL）がそれぞ
れ水平方向のハイパスフィルター４１５、４１６、４１
７に供給される。そしてこれらのフィルター４１４〜４
１７では、それぞれ水平方向の３画素を順次取り出し計
算処理することで水平方向のハイパスフィルターの処理
が行われる。なおここで水平方向、垂直方向の処理を別
々に行うのは、例えば入力画像が水平または垂直な直線
であった場合でも高周波成分を取り出せるようにするた
めである。

【００６８】そしてこれらのハイパスフィルター４１０
〜４１７からの信号が加算処理回路４１８に供給され、
タイミングパルス発生回路４０９からの制御信号に従っ
て、例えば各ブロックごとに垂直方向４画素、水平方向
１６画素の６４個のハイパスフィルター出力を合計した
加算結果が形成される。また、この加算結果が除算処理
回路４１９で例えば式〔÷６４〕の除算が行われて平均
値が求められ、この平均値が例えば上述の図３に示した
累算総和計算回路６２に相当する回路からの高周波成分
パラメータとして出力端子４２０に取り出される。

【００６９】このようにして上述の出力端子２１２、３
０８及び４２０には、それぞれ例えば図３に示した累算
総和計算回路４１、５２及び６２に相当する回路からの
輝度絶対値パラメータ、輝度変化パラメータ及び高周波
成分パラメータが取り出される。そしてこれらのパラメ
ータに対しては、さらにそのレベルに応じた重み付けが
行われる。ここでこれらの重み付けは、例えば図３に示
した係数計算回路４２、５３、６３に相当する回路で、
パラメータを０〜１の値に変換する際に、その変換のパ
ターンをレベルに応じて設定することによって行われ
る。

【００７０】すなわち図１０は、上述の積算処理回路１
１５の詳細を示す。なおこの回路は、例えば上述の図３
に示した係数計算回路４２、５３、６３及び乗算器７０
０に相当するものである。この図１０において、上述の
出力端子２１２からの輝度絶対値パラメータが入力端子
５０１に供給される。また、出力端子３０８からの輝度
変化パラメータが入力端子５０２に供給される。さらに
出力端子４２０からの高周波成分パラメータが入力端子
５０３に供給される。そしてこれらの入力端子５０１〜
５０３からの信号がそれぞれ係数計算回路５０４〜５０
６に供給される。

【００７１】また、例えば入力端子５０７には輝度絶対
値パラメータに対応する条件設定値が供給される。そし
てこの条件設定値が高レベル側の閾値（Ｖth）の計算回
路５０８と低レベル側の閾値（Ｖth）の計算回路５０９
とに供給され、計算された値が係数計算回路５０４に供
給されて、例えば図１１のＡに示すような変換パターン
が形成される。これにより入力されるパラメータの値を
横軸（０〜２５６）にして、縦軸に示す値０〜１の輝度
絶対値係数への変換が行われ、輝度絶対値パラメータは
例えば値Ａ１を頂点としてＡ２〜Ａ３の範囲でのみ有効
とされる。

【００７２】さらに入力端子５１０には輝度変化パラメ
ータに対応する条件設定値が供給される。そしてこの条
件設定値が高レベル側の閾値（Ｖth）の計算回路５１１
と低レベル側の閾値（Ｖth）の計算回路５１２とに供給
され、計算された値が係数計算回路５０５に供給され
て、例えば図１１のＢに示すような変換パターンが形成
される。これにより入力されるパラメータの値を横軸
（０〜２５６）にして、縦軸に示す値０〜１の輝度変化
係数への変換が行われ、輝度絶対値パラメータは例えば
値Ｂ１を頂点としてＢ２〜Ｂ３の範囲でのみ有効とされ
る。

【００７３】また、入力端子５１３には高周波成分パラ
メータに対応する条件設定値が供給される。そしてこの
条件設定値が高レベル側の閾値（Ｖth）の計算回路５１
４に供給され、計算された値が係数計算回路５０６に供
給されて、例えば図１１のＣに示すような変換パターン
が形成される。これにより入力されるパラメータの値を
横軸（０〜２５６）にして、縦軸に示す値０〜１の高周
波成分係数への変換が行われ、高周波成分パラメータは
任意の高い値の範囲が削除され、高周波成分が所定の値
以上存在する場合に無効とされる。

【００７４】さらにこれらの係数計算回路５０４〜５０
６で０〜１の値に変換されたパラメータが積算処理回路
５１５に供給されて互いに乗算され、乗算された値がこ
の回路のパラメータ出力として出力端子５１６に取り出
される。なお、上述の構成では回路を簡略化するために
変換パターンを直線で構成しているが、例えばリードオ
ンリーメモリー等による変換テーブルにそれぞれの変換
値を記憶させて、詳細な設定を行うことも可能である。
このようにして、例えば図３に示したローパスフィルタ
ー２００の特性を制御するための合成パラメータが形成
される。

【００７５】ところで上述の３つの条件によるパラメー
タでローパスフィルターの制御係数を計算していると、
例えば画面全体が条件を満たした場合に画面全体にロー
パスフィルターが強く掛かってしまう。これは、高周波
成分の多い場所でフィルターが強く掛かるものではない
が、それ以外の場所でも広いエリアでフィルターが掛か
るとやはり画面の先鋭感が落ちてしまう。そこでこの実
施形態においては、さらにパラメータの１画面内での総
和を計算し、その値が一定値以上になったら全体的にフ
ィルターの制御係数を下げるようなリミッター処理を付
加する。

【００７６】すなわち図１２には、上述のリミッター処
理回路１１６の詳細を示す。この図１２において、上述
の出力端子５１７に取り出された合成パラメータが入力
端子６０１に供給され、この入力端子６０１に供給され
た合成パラメータが積算処理回路６０２を通じて出力端
子６０３に取り出される。それと共に、入力端子６０１
に供給された合成パラメータが１フィールド分の係数加
算回路６０４に供給され、この加算結果が加算結果の保
存と除算回路６０５に供給される。また、この除算回路
６０５には入力端子６０６からの垂直タイミングが供給
される。

【００７７】これによって、供給された合成パラメータ
の１フィールドの平均値が求められる。さらにこの除算
回路６０５で求められた平均値がリミッター係数の計算
回路６０７に供給される。またこの計算回路６０７に
は、入力端子６０６からの垂直タイミングと入力端子６
０８からのリミッター設定値が供給される。そしてこの
計算回路６０７からは、通常は値１にされると共に、例
えば除算回路６０４で求められた平均値が所定値以上に
なったときには値１より小さくなるようにしたリミッタ
ー係数が出力される。

【００７８】さらにこの計算回路６０７からのリミッタ
ー係数が積算処理回路６０２に供給される。そして上述
の入力端子６０１に供給された合成パラメータにこのリ
ミッター係数が積算されることによって、例えば除算回
路６０５で求められた平均値が所定値以上になったとき
に出力端子６０３に取り出される制御パラメータが小さ
くされる。こうして例えば上述の図３に示したフィルタ
ーリミッター回路８００のようにパラメータの１画面内
での総和を計算し、その値が一定値以上になったら全体
的にフィルターの制御係数を下げるリミッター処理が行
われる。

【００７９】また図１３には、ローパスフィルター処理
回路１１７の詳細を示す。この図１３において、入力端
子７０１〜７０３に供給される輝度信号（Ｙ_3HDL〜Ｙ
_5HDL）が垂直方向のローパスフィルター７０４を通じて
水平方向のローパスフィルター７０５に供給される。そ
してこのローパスフィルター７０５からの信号がフィル
ターコントロール部７０６を形成する乗算器７０７に供
給される。また入力端子７０２に供給される輝度信号
（Ｙ_4HDL）が遅延時間を調整するディレイ回路７０８を
通じて乗算器７０９に供給される。

【００８０】一方、上述の出力端子６０３に取り出され
る制御パラメータが入力端子７１０に供給される。この
入力端子７１０に供給される制御パラメータがＲＡＭ７
１１に供給される。また垂直同期（ＶＤ）と水平同期
（ＨＤ）とが入力端子７１２、７１３を通じてタイミン
グパルス発生回路７１４に供給され、この発生回路７１
４で発生されたアドレス、クロック及びリード／ライト
信号がＲＡＭ７１１に供給される。これによってＲＡＭ
７１１では、入力端子７１０に供給される制御パラメー
タが順次所定のアドレスに記憶される。

【００８１】そしてこのＲＡＭ７１１から読み出される
制御パラメータと、入力端子７１０に供給される制御パ
ラメータがセレクタ７１５に供給され、このセレクタ７
１５での選択が発生回路７１４からの信号で切り換えら
れる。これによって、例えば上述のブロックを構成する
最初の水平期間には入力端子７１０からの制御パラメー
タが取り出され、その後の３水平期間はＲＡＭ７１１か
ら読み出される制御パラメータが取り出される。このよ
うにして各ブロックごとに所望の制御パラメータがセレ
クタ７１５から取り出される。

【００８２】さらに、このセレクタ７１５から取り出さ
れる制御パラメータが乗算器７０７に供給されると共
に、この制御パラメータが値の反転（ＩＮＶ）及び値１
の加算（＋１）を行う演算回路７１６を通じて乗算器７
０９に供給される。そしてこれらの乗算器７０７、７０
９からの信号が加算器７１７で加算される。これによっ
てこの加算器７１７からの信号は、制御パラメータの値
に応じて垂直、水平方向のローパスフィルター７０４、
７０５を通じた信号と元の輝度信号の割合が変化され、
制御パラメータが値１より小さくなるとフィルター効果
が減少される。

【００８３】このようにして、入力端子７１０に供給さ
れる制御パラメータに応じてローパスフィルター７０
４、７０５によるフィルター効果が制御される。そして
この制御されたフィルター処理の行われた輝度信号が出
力端子７１８に取り出される。こうしてこの回路におい
て、例えば上述の図３に示したローパスフィルター２０
０のように、制御パラメータに応じて入力映像信号の高
域を制限するための特性の制御が行われて、例えば上述
の特定の大きさを持ったブロックについて、所定の条件
を満たす場合にのみ、適応的にローパスフィルターを掛
けられる。

【００８４】なお、図１４には全体のタイミングチャー
トを示す。すなわち上述の装置において、例えば垂直同
期（ＶＤ）及び水平同期（ＨＤ）が図示のように形成さ
れ、入力輝度信号（Ｙ_0HDL）からはそれぞれ図示のよう
に水平期間（１〜５Ｈ）遅延された輝度信号（Ｙ_1HDL〜
Ｙ_5HDL）が形成され、これらの輝度信号（Ｙ_0HDL〜Ｙ
_5HDL）と１フィールド前の輝度信号（Ｙ′）とから上述
の各パラメータが形成される。そして例えば輝度絶対値
パラメータは、輝度信号（Ｙ_0HDL〜Ｙ_3HDL）を用いて５
番目の水平期間（４ＨＤ）以降の４水平期間ごとに形成
される。

【００８５】また、入力輝度信号（Ｙ_0HDL）と１フィー
ルド前の輝度信号（Ｙ′）とから差分データが形成さ
れ、この差分データの４水平期間分ずつを用いて、例え
ば輝度変化パラメータが５番目の水平期間（４ＨＤ）以
降の４水平期間ごとに形成される。さらに高周波成分パ
ラメータは、輝度信号（Ｙ_0HDL〜Ｙ_5HDL）を用いて５番
目の水平期間（４ＨＤ）以降の４水平期間ごとに形成さ
れる。そしてこれらの輝度絶対値／輝度変化／高周波成
分の３パラメータが積算されて、任意のリミッター処理
された積算結果が形成される。

【００８６】さらにこの積算結果が５番目の水平期間以
降の４水平期間ごとに取り出され、このコントロール係
数がＲＡＭコントロールに従ってＲＡＭに書き込み（Ｗ
ＲＩＴＥ）がされると共に、このＲＡＭは残りの３水平
期間に読み出し（ＲＥＡＤ）がされて、４水平期間のブ
ロックごとに変化するローパスフィルターのコントロー
ル係数が形成される。そしてこの形成されたコントロー
ル係数に従って、上述の輝度信号（Ｙ_4HDL）とローパス
フィルタ出力が加算されて、所望のローパスフィルタ処
理が適応的に掛けられた映像出力が取り出される。

【００８７】従ってこの実施形態においても、入力映像
信号を分割のブロックごとに処理して任意のパラメータ
を作成し、この作成したパラメータを用いてローパスフ
ィルターの特性を制御することによって、ローパスフィ
ルターの特性が画面の条件に応じて最適に制御され、画
像圧縮におけるモスキートノイズ等による障害を良好に
軽減することができると共に、ビットレートが画面の条
件に応じて最適に制御され、画像圧縮におけるブロック
ノイズ等による障害を良好に軽減することができる。

【００８８】なお上述の図７に示した輝度変化パラメー
タの計算回路１１３において、入力端子３０１に供給さ
れる差分データの値は絶対値化されている必要がある。
これは例えばブロックの半分が黒で半分が白であったよ
うな画面が次のフィールドで反転したような場合には、
本来なら非常に大きな変化であるにもかかわらず、符号
付きの差分データでは正負の数値になって加算すると値
０になってしまうためである。従って入力端子３０１に
符号付きの差分データが供給される場合には、入力端子
３０１の次に絶対値変換回路を設ける必要がある。

【００８９】また、同様の理由で図９に示した高周波成
分パラメータの計算回路１１４においても、積算器ｂ、
ｃからの積算値が加算絶対値化処理回路ｄに供給され
て、値の絶対値化が行われる。これも、例えばブロック
内に立ち上がりと立ち下がりのエッジが同等にあった場
合に、高周波成分が非常に多いのにもかかわらず加算結
果が小さくなってしまうのを防ぐためである。

【００９０】こうして上述の画像圧縮装置によれば、画
像をブロックに分割してそのブロックごとに可変ビット
レートでデータ圧縮を行う画像圧縮装置であって、入力
映像信号を分割のブロックごとに処理して少なくとも輝
度絶対値及び／または輝度変化及び／または高周波成分
のパラメータを作成するパラメータ作成手段と、この作
成されたパラメータを用いてデータ圧縮時の可変ビット
レートを制御する制御手段とを設けることにより、ビッ
トレートが画面の条件に応じて最適に制御され、画像圧
縮におけるブロックノイズ等による障害を良好に軽減す
ることができるものである。

【００９１】なお本発明は、上述の説明した実施の形態
に限定されるものではなく、本発明の精神を逸脱するこ
となく種々の変形が可能とされるものである。

【００９２】

【発明の効果】従って請求項１の発明によれば、入力映
像信号を分割のブロックごとに処理して任意のパラメー
タを作成し、この作成したパラメータを用いてデータ圧
縮時の可変ビットレートを制御するようにしたことによ
って、ビットレートが画面の条件に応じて最適に制御さ
れ、画像圧縮におけるブロックノイズ等による障害を良
好に軽減することができるものである。

【００９３】また請求項２の発明によれば、パラメータ
には、ブロックごとの映像信号の輝度レベルの絶対値を
検出した値を含み、輝度レベルの絶対値を検出した値に
そのレベルに応じた重み付けを施してデータ圧縮時の可
変ビットレートを制御することによって、ブロックノイ
ズの見えにくい非常に明るい場所及び非常に暗い場所で
ビットレートが不必要に多くなる問題を解決することが
できるものである。

【００９４】また請求項３の発明によれば、パラメータ
には、ブロックごとの映像信号の前の画面からの変化を
検出した値を含み、前の画面からの変化を検出した値に
そのレベルに応じた重み付けを施してデータ圧縮時の可
変ビットレートを制御することによって、ブロックノイ
ズの見えにくい動きのない場所及び動きの激しい場所で
ビットレートが不必要に多くなる問題を解決することが
できるものである。

【００９５】また、請求項４の発明によれば、パラメー
タには、ブロックごとの映像信号の高周波成分のレベル
を検出した値を含み、高周波成分のレベルを検出した値
にそのレベルに応じた重み付けを施してデータ圧縮時の
可変ビットレートを制御することによって、圧縮に不利
な高周波成分の多い箇所にも重点的にビットの割り振り
を行うことができ、高周波成分の多い場所での問題を解
決することができるものである。

【００９６】また、請求項５の発明によれば、パラメー
タには、ブロックごとの映像信号の輝度レベルの絶対値
を検出した値にそのレベルに応じた重み付けを施した値
と、ブロックごとの映像信号の前の画面からの変化を検
出した値にそのレベルに応じた重み付けを施した値と、
ブロックごとの映像信号の高周波成分のレベルを検出し
た値にそのレベルに応じた重み付けを施した値とを含
み、これらのパラメータを合成した値に応じてデータ圧
縮時の可変ビットレートを制御することによって、これ
らの条件のときにビットレートが不必要に多くなる問題
を解決することができるものである。

【００９７】また、請求項６の発明によれば、パラメー
タを合成した値にそのレベルに応じた重み付けを施して
データ圧縮時の可変ビットレートを制御することによっ
て、例えば画面全体が条件を満たした場合に画面全体に
ビットレートが不必要に多くなってしまう問題を解決す
ることができるものである。

【００９８】さらに請求項７の発明によれば、さらに入
力端に設けられて画像を形成する入力映像信号の高域を
制限するためのローパスフィルターを設け、パラメータ
作成手段で作成されたパラメータを用いてローパスフィ
ルターの特性を制御することによって、ローパスフィル
ターの特性の制御も良好に行うことができるものであ
る。

【００９９】これによって、入力画像に応じてビットレ
ートを割り振る可変ビットレートを行う場合に、従来の
手段で圧縮処理の前段に画像判定機能を設けるとシステ
ムが非常に大規模なものとなってしまい、このようなシ
ステムを容易に実施することができなかったものを、本
発明によればこれらの問題点を容易に解消することがで
きるものである。

【図面の簡単な説明】

【図１】本発明の適用される画像圧縮装置の一実施形態
の構成図である。

【図２】その説明のための図である。

【図３】本発明の発明者が先に提案した画像圧縮装置の
要部の構成図である。

【図４】図３の装置を具体的な回路を用いて実現する場
合の構成図である。

【図５】その輝度絶対値パラメータの計算回路の構成図
である。

【図６】その説明のための図である。

【図７】その輝度変化パラメータの計算回路の構成図で
ある。

【図８】その説明のための図である。

【図９】その高周波成分パラメータの計算回路の構成図
である。

【図１０】そのパラメータの計算処理回路の構成図であ
る。

【図１１】その説明のための図である。

【図１２】そのリミッター処理回路の構成図である。

【図１３】そのローパスフィルター処理回路の構成図で
ある。

【図１４】全体の処理の説明のための図である。

【符号の説明】

１…入力端子、２…プリフィルターブロック、３…ＭＰ
ＥＧのエンコーダー回路、４…特徴検出回路、５…ビッ
トレート設定部、１０…入力端子、１１…差分計算回
路、１２…離散コサイン変換（ＤＣＴ）回路、１３…量
子化回路、１４…逆量子化回路、１５…逆ＤＣＴ回路、
１６…動き補償回路、１７…可変長符号化回路、１８…
出力バッファ回路、１９…出力端子、２０…ビットレー
ト制御回路、２１…設定端子、２００…ローパスフィル
ター

フロントページの続きＦターム(参考） 5C059 KK03 KK04 KK34 MA00 MA23 MC11 MC38 ME01 TA46 TA69 TB08 TC02 TC10 TC37 TD05 TD06 TD12 UA02 UA12 UA14 5J064 AA04 BA09 BB03 BC01 BC08 BC09 BC11 BC16 BC23 BD03

Claims

【特許請求の範囲】

【請求項１】画像をブロックに分割してそのブロック
ごとに可変ビットレートでデータ圧縮を行う画像圧縮装
置であって、前記入力映像信号を前記分割のブロックごとに処理して
少なくとも輝度絶対値及び／または輝度変化及び／また
は高周波成分のパラメータを作成するパラメータ作成手
段と、この作成されたパラメータを用いて前記データ圧縮時の
可変ビットレートを制御する制御手段とを設けることを
特徴とする画像圧縮装置。
【請求項２】請求項１記載の画像圧縮装置において、前記パラメータには、前記ブロックごとの映像信号の輝
度レベルの絶対値を検出した値を含み、前記輝度レベルの絶対値を検出した値にそのレベルに応
じた重み付けを施して前記データ圧縮時の可変ビットレ
ートを制御することを特徴とする画像圧縮装置。
【請求項３】請求項１記載の画像圧縮装置において、前記パラメータには、前記ブロックごとの映像信号の前
の画面からの変化を検出した値を含み、前記前の画面からの変化を検出した値にそのレベルに応
じた重み付けを施して前記データ圧縮時の可変ビットレ
ートを制御することを特徴とする画像圧縮装置。
【請求項４】請求項１記載の画像圧縮装置において、前記パラメータには、前記ブロックごとの映像信号の高
周波成分のレベルを検出した値を含み、前記高周波成分のレベルを検出した値にそのレベルに応
じた重み付けを施して前記データ圧縮時の可変ビットレ
ートを制御することを特徴とする画像圧縮装置。
【請求項５】請求項１記載の画像圧縮装置において、前記パラメータには、前記ブロックごとの映像信号の輝
度レベルの絶対値を検出した値にそのレベルに応じた重
み付けを施した値と、前記ブロックごとの映像信号の前
の画面からの変化を検出した値にそのレベルに応じた重
み付けを施した値と、前記ブロックごとの映像信号の高
周波成分のレベルを検出した値にそのレベルに応じた重
み付けを施した値とを含み、これらのパラメータを合成した値に応じて前記データ圧
縮時の可変ビットレートを制御することを特徴とする画
像圧縮装置。
【請求項６】請求項５記載の画像圧縮装置において、前記パラメータを合成した値にそのレベルに応じた重み
付けを施して前記データ圧縮時の可変ビットレートを制
御することを特徴とする画像圧縮装置。
【請求項７】請求項１記載の画像圧縮装置において、さらに入力端に設けられて前記画像を形成する入力映像
信号の高域を制限するためのローパスフィルターを設
け、前記パラメータ作成手段で作成されたパラメータを用い
て前記ローパスフィルターの特性を制御することを特徴
とする画像圧縮装置。