JP4644230B2

JP4644230B2 - パルス信号処理装置、パルス信号処理方法、及び、車両の電子制御装置

Info

Publication number: JP4644230B2
Application number: JP2007202581A
Authority: JP
Inventors: 昭吾今田
Original assignee: Denso Ten Ltd
Current assignee: Denso Ten Ltd
Priority date: 2007-08-03
Filing date: 2007-08-03
Publication date: 2011-03-02
Anticipated expiration: 2027-08-03
Also published as: JP2009036695A

Description

本発明は、入力されたパルス信号のエッジに基づいてパルスの周期を算出するパルス信号処理装置、パルス信号処理方法、及び、パルス信号処理装置が組み込まれた車両の電子制御装置に関する。

一般に、所定時間毎に連続して検出する必要があるデータの検出、例えば車両の速度検出では、車両に搭載されたパルス信号処理装置が、車輪等の回転体に備えられたセンサから前記回転体の回転速度に応じた間隔で送られてくるパルス信号のエッジを検出し、当該エッジを検出した時刻と前回にエッジを検出した時刻との差分を算出することによって車両の速度を検出する処理を行なっている。

しかし、このような処理では、前記パルス信号処理装置にパルス信号が送られてこない場合に、前記パルス信号処理装置が速度等のデータを適正に検出することができない。

このような問題を解決するための手段として、特許文献１には、以下に示すパルス入力処理装置の技術が開示されている。つまり、前記パルス入力処理装置は、前回算出したパルス間隔と今回算出したパルス間隔を記憶して、両パルス間隔の差分に基づいて需要電力量の平均電力を求めるように構成されており、今回においてパルスが検出されない場合に、電力の平均量を演算するタイミングにて仮定パルスを立てることで今回のパルス間隔を算出するように構成されている。

しかし、車両が停止状態から走行状態に移行する際の速度検出のような処理では、特許文献１に示す技術における平均量を演算するタイミングのような仮定パルスを立てるタイミングを、車両の停止状態において設けることは難しい。停止状態時には、走行状態時に実行されている処理、つまり前記仮定パルスを立てるタイミングの基礎となるような処理の殆どが非実行状態にあるからである。

そこで、車両の速度検出において、前記パルス信号処理装置は以下のような処理を行なっている。

詳述すると、前記パルス信号処理装置は、パルスカウンタ、パルス未割込みカウンタを備えてなる割込み処理部を備えて構成されており、これらの機能は、前記パルス信号処理装置に備えられたＣＰＵがＲＯＭに記憶されている制御プログラムを実行することで実現されている。

前記パルスカウンタは、図１（ｂ）の定期処理のフローチャートに示すように、車両が停止してから所定時間経過時に零にリセットされる（ＳＢ２）。また、前記パルスカウンタは、図１（ａ）の割込み処理のフローチャートに示すように、車両が走行を始めたことで前記パルス信号処理装置にパルス信号が入力され、前記割込み処理部によって前記パルス信号の入力エッジ（例えばパルス信号の立上り）が検出される度に（ＳＡ１）、カウントアップする（ＳＡ３）。

前記パルス未割込みカウンタは、所定周期でカウントアップされる。また、前記パルス未割込みカウンタは、図１（ｂ）のフローチャートにおいて、前記割込み処理部によってパルス停止判定レベルに達しているか否か、つまり車両が停止してから所定時間経過しているか否かを前記所定周期より短い周期で判定される（ＳＢ１）。

そして、前記割込み処理部によって前記パルス未割込みカウンタがパルス停止判定レベルに達していると判定されると、車両が停止していると判断されて、前記パルスカウンタはリセットされ（ＳＢ２）、パルス周期が記憶されているメモリアドレスに初期値（例えば、前記パルス周期を記憶するアドレスの全てのビットを「１」とした値）が格納される（ＳＢ３）。

前記割込み処理部は、図１（ａ）のフローチャート及び図２のタイムチャートに示すように、前記パルス信号の入力エッジを検出する度に（ＳＡ１、Ｔ１〜Ｔ５）、前記パルス未割込みカウンタをリセットし（ＳＡ２）、前記パルスカウンタをカウントアップする（ＳＡ３）。

そして、前記割込み処理部は、前記パルスカウンタを参照してその値が２以上である場合は（ＳＡ４）、今回の入力エッジ検出時刻から前回の入力エッジ検出時刻を減ずる減算処理を行なうことでパルス周期を算出し（ＳＡ５）、今回の入力エッジ検出時刻の値を前回の入力エッジ検出時刻が記憶されているメモリアドレスへ記憶する（ＳＡ６）。

一方、前記パルスカウンタを参照してその値が１以下である場合は（ＳＡ４）、それまで車両が停止状態であったことからステップＳＡ６が実行されていないため、前回の入力エッジ検出時刻が記憶されているメモリアドレスに記憶されている値は不定である。よって、この場合、前記割込み処理部はパルス周期の算出処理を行なわない。
特開平６−２２５４５４号公報

しかし、前記割込み処理部は、上述した前記パルスカウンタのカウントアップ処理及び判定処理（具体的には、図１（ｂ）におけるステップＳＡ３、ＳＡ４の処理）を、前記パルス信号の入力エッジが検出される度に実行するため、車両の速度が高速となってきて前記パルス信号の入力間隔が小さくなってくると、これらの処理を実行する頻度が高くなる。

そして、前記割込み処理部がこれらの処理を実行する頻度が高くなると、前記パルス信号処理装置の速度演算の処理負荷が高くなり、速度演算以外の他の演算処理の遅延を招く等の問題が発生する虞がある。

本発明の目的は、上述した従来の問題点に鑑み、パルス信号の入力がないときに初期値を設定する処理を加えることで、パルス信号の入力があるときの処理の一部を実行不要として、処理負荷を軽減することができるパルス信号処理装置を提供する点にある。

上述の目的を達成するため、本発明によるパルス信号処理装置の特徴構成は、パルス信号の入力エッジでフリーランタイマからキャプチャされた第一のデータと前回の入力エッジで前記フリーランタイマからキャプチャされ記憶部に記憶された第二のデータに基づいてパルス周期を算出して、前記記憶部に記憶された前記第二のデータを前記第一のデータに更新して記憶するとともに、前記パルス周期を前記記憶部に記憶するキャプチャ割込み処理部と、所定時間毎に前記パルス信号の入力状態を判定して、所定の停止判定時間以上の間前記パルス信号が停止していると判定すると、前記キャプチャ割込み処理部で記憶されたパルス周期をリセットする停止判定処理部とを備えているパルス信号処理装置であって、前記停止判定処理部はパルス信号の停止を検出すると、前記記憶部に記憶された第二のデータを停止検出時刻から前記フリーランタイマの一周期よりも短い所定時間遡った第三のデータに更新して記憶する点にある。

上述の構成によれば、停止判定処理部がパルス信号の停止を検出すると、記憶部に記憶された第二のデータを、フリーランタイマの一周期よりも短い所定時間遡った第三のデータに更新して記憶するため、その後、パルス信号が入力される初期から第二のデータに基づいてパルス周期を算出しても、異常な値が算出されることが無く、適正にパルス周期が算出されるようになる。

以上説明した通り、本発明によれば、パルス信号の入力がないときに初期値を設定する処理を加えることで、パルス信号の入力があるときの処理の一部を実行不要として、処理負荷を軽減することができるパルス信号処理装置を提供することができるようになった。

以下、本発明によるパルス信号処理装置を車両の電子制御装置（以下、ＥＣＵと記す）に組み込んだ実施形態について説明する。

車両には、通信線を介してネットワークで相互接続された複数のＥＣＵが搭載されており、それら複数のＥＣＵが協動して所定の制御を行なうように構成されている。

各ＥＣＵは、例えば、エンジン、トランスミッション、ブレーキ等の複数の被制御部のうち少なくとも一つの前記被制御部を制御するように構成されており、本実施形態では、図３に示すように、エンジン及びトランスミッションを制御するＥＣＵ１０にパルス信号処理装置２０を組み込んだ構成について説明する。

図３に示すように、前記ＥＣＵ１０は、ＣＰＵ１１と、前記ＣＰＵ１１で実行される制御プログラムが格納されたＲＯＭ１２１及びワーキングエリアとして使用されるＲＡＭ１２２よりなる記憶部１２と、入力インタフェース回路１３と、出力インタフェース回路１４と、所定のアプリケーションソフトウェアがインストールされており前記ＥＣＵ１０に組み込まれることで前記ＣＰＵ１１と協働して後述する機能を実現する周辺装置としての前記パルス信号処理装置２０等を備えて構成され、これらの機能ブロックが内部バス３０を介して相互に接続されている。

前記入力インタフェース回路１３は、デジタル信号を扱う入力ポート１３１と、アナログ信号の入力を扱うＡ／Ｄコンバータ１３２と、デジタル信号のうちのパルス信号の入力を扱うキャプチャ回路１３３等で構成されている。

前記ＥＣＵ１０には、エンジン回転数信号や車速パルス信号等のパルス信号が前記キャプチャ回路１３３及び前記入力ポート１３１を介して入力され、バッテリ電圧センサ、バキュームセンサ、吸気温センサ、水温センサ、及び酸素センサ等からのアナログ信号が前記Ａ／Ｄコンバータ１３２を介して入力され、スロットルポジションセンサからの信号及びスタータ信号等のデジタル信号が前記入力ポート１３１を介して入力される。

前記キャプチャ回路１３３は、フリーランタイマ１３３１とキャプチャレジスタ１３３２を備えて構成されている。詳述すると、前記フリーランタイマ１３３１は水晶発振器等を備えることにより計時可能に構成されたタイマであり、予め設定された周期（例えば４秒）で計時を繰り返すように構成されている。そして、前記キャプチャ回路１３３は、入力されたパルス信号の入力エッジ（例えば、立上りエッジ）を検出すると、その時点で前記フリーランタイマ１３３１によって計時されているタイマ値を前記キャプチャレジスタ１３３２に保持するように構成されている。

つまり、前記キャプチャ回路１３３では、前記パルス信号の入力エッジの検出時刻が取得され、前記入力ポート１３１では、前記パルス信号の信号レベルが取得される。そして、前記入力ポート１３１で取得された前記パルス信号の信号レベルは、前記ＥＣＵ１０が異常判定等の用途に使用する。

また、前記ＥＣＵ１０からは、シフト制御ソレノイドやＶＶＴ（可変バルブタイミング）ソレノイドへのアナログ信号、及び、点火プラグへ出力する点火信号やインジェクタへ出力する燃料の噴射信号等のデジタル信号等が前記出力インタフェース回路１４を介して出力される。

以下、前記パルス信号処理装置２０について説明する。前記パルス信号処理装置２０は、パルス信号の入力エッジで前記フリーランタイマ１３３１からキャプチャされた第一のデータとしての基準時刻データと前回の入力エッジで前記フリーランタイマ１３３１からキャプチャされ前記記憶部１２に記憶された第二のデータとしての比較時刻データに基づいてパルス周期を算出して、前記記憶部１２に記憶された前記比較時刻データを前記基準時刻データに更新して記憶するとともに、前記パルス周期を前記記憶部１２に記憶するキャプチャ割込み処理部を備えて構成されている。

なお、本実施形態において、前記キャプチャ割込み処理部の機能は、前記パルス信号処理装置２０が前記アプリケーションソフトウェアを実行して、制御プログラムを実行している前記ＣＰＵ１１と協働することで実現される。

前記キャプチャ割込み処理部は、一定時間毎に割込みフラグを参照しており、前記割込みフラグが立てられた場合に、後述する割込み処理を開始する。

前記割込みフラグは、例えば前記キャプチャ回路１３３に設けられたフラグであり、前記キャプチャ回路１３３によって前記キャプチャ回路１３３に入力されるパルス信号の入力エッジが検出された場合に立てられる、例えば前記所定ビットに格納された値を０から１に置き換えるように構成されている。なお、本実施形態において、前記割込みフラグは、前記割込み処理の開始後であって終了前に、前記キャプチャ割込み処理部によってクリアされる（１から０に置き換えられる）。

ここで、前記入力エッジが検出された場合とは、例えば、前記パルス信号の立上りエッジが検出された場合、立下りエッジが検出された場合、立上りエッジまたは立下りエッジが検出された場合がある。

また、本実施形態では、前記キャプチャ回路１３３に入力されるパルス信号が、回転体と一体回転する歯車の歯部を検出するピックアップコイルから出力される信号であるとして説明する。

詳述すると、前記歯車は、周方向に沿って所定数の歯が所定間隔で設けられている。また、前記ピックアップコイルは、前記歯車と対向する位置に設けられており、前記ピックアップコイルの対向位置の歯車の凹凸（換言すると歯があるかないか）による電流の有無に基づいて形成されるパルス信号を、前記キャプチャ回路１３３に対して出力するように構成されている。

例えば、前記ピックアップコイルとの対向位置に前記歯車の歯部が存在していない場合は、前記ピックアップコイルに電流が流れない。一方、前記ピックアップコイルとの対向位置に前記歯車の歯部の凸部が存在している場合は、前記ピックアップコイルに電流が流れる。このような電流の有無によってパルスが形成される。

つまり、前記回転体の回転が速い程、前記ピックアップコイルを流れる電流の有無の間隔が短くなるので、前記回転体の回転が速い程、前記ピックアップコイルは間隔の短いパルス信号を出力する。

前記割込み処理について、図４（ａ）に示すフローチャートに基づいて詳述すると、入力されるパルス信号の入力エッジが前記キャプチャ回路１３３によって検出されて前記割込みフラグが立てられると、前記キャプチャ割込み処理部は割込み処理を開始する（ＳＣ１）。なお、図５では前記入力エッジを前記パルス信号の立上りエッジとしている。

前記割込み処理を開始した前記キャプチャ割込み処理部は、前記割込み処理が開始されない間はカウントアップを継続している後述するパルス未割込みカウンタをリセットする（ＳＣ２）。

そして、前記キャプチャ回路１３３による前記入力エッジの検出によって前記キャプチャレジスタ１３３２に保持された値を基準時刻データとして、基準時刻データを記憶すると設定された前記ＲＡＭ１２２の所定のアドレス（以下、今回時刻アドレスと記す）に記憶する。

また、前記キャプチャ割込み処理部は、前回の入力エッジが検出されたときの割込み処理における基準時刻データである比較時刻データを、比較時刻データを記憶すると設定された前記ＲＡＭ１２２の所定のアドレス（今回時刻アドレスとは異なるアドレスで、以下、前回時刻アドレスと記す）から読み出して、前記基準時刻データから前記比較時刻データを減ずる演算を行なうことによってパルス周期を算出し、算出したパルス周期を前記ＲＡＭ１２２に記憶する（ＳＣ３）。

その後、前記キャプチャ割込み処理部は、前記基準時刻データを、今回時刻アドレスから前回時刻アドレスへコピーする。つまり、前回時刻アドレスにおいて、前記比較時刻データは前記基準時刻データに置き換えられる（ＳＣ４）。

なお、前記割込み処理の開始から終了までの何れかのタイミング、つまりステップＳＣ２〜ＳＣ４の何れかのタイミングで下げられる、例えば前記所定ビットに格納された値が１から０に置き換えられる。

以上の処理が、入力されるパルス信号の入力エッジが前記キャプチャ回路１３３によって検出されて前記割込みフラグが立てられる度に繰り返される。

また、前記パルス信号処理装置２０は、所定時間毎に前記パルス信号の出力状態を判定して、所定の停止判定時間以上の間前記パルス信号が停止していると判定すると、前記キャプチャ割込み処理部で記憶されたパルス周期をリセットする停止判定処理部を備えて構成されている。

なお、本実施形態において、前記停止判定処理部の機能は、前記キャプチャ割込み処理部と同様に、前記パルス信号処理装置２０が前記アプリケーションソフトウェアを実行して、制御プログラムを実行している前記ＣＰＵ１１と協働することで実現される。

以下に前記停止判定処理部について詳述する。前記停止判定処理部は、パルス未割込みカウンタを備えて構成されている。前記パルス未割込みカウンタは、例えば８ビットのカウンタである。前記パルス未割込みカウンタは、上述したように前記キャプチャ割込み処理部による割込み処理が開始された場合、つまり前記パルス信号の入力エッジが検出された場合にリセットされる。一方、前記キャプチャ割込み処理部による割込み処理が開始されない場合、つまり前記パルス信号の入力エッジが検出されず前記パルス信号が停止している場合は、所定周期（例えば１６ｍｓｅｃ）でカウントアップされる。

また、前記停止判定処理部は、パルス停止判定レベルを予め設定している。前記パルス停止判定レベルは、前記所定の停止判定時間に達するまでの前記パルス未割込みカウンタのカウント数であり、前記所定の停止判定時間と前記パルス未割込みカウンタの所定周期（１６ｍｓｅｃ）に基づいて設定される。例えば、前記所定の停止判定時間が５００ｍｓｅｃの場合は、５００÷１６＝３１．２５により、前記パルス停止判定レベルは「３２」に設定される。

以下に、前記停止判定処理部により実行される定期処理について、図４（ｂ）のフローチャートに基づいて詳述する。

前記停止判定処理部は、前記パルス未割込みカウンタのカウント数が前記パルス停止判定レベルに達した場合に（ＳＤ１）、前記所定の停止判定時間以上の間前記パルス信号が停止していると判定して、図４（ａ）のステップＳＣ３において記憶されたパルス周期の値を初期値に置き換える（ＳＤ２）。

ここで、前記初期値は、８ビットカウンタである前記パルス未割込みカウンタの最大値であり、前記パルス未割込みカウンタを構成する全てのビットが「１」に設定される。また、ステップＳＤ１における判定は、前記所定周期（１６ｍｓｅｃ）より短い第二所定周期（例えば８ｍｓｅｃ）毎に実行される。

また、前記停止判定処理部はパルス信号の停止を検出すると、前記ＲＡＭ１２２に記憶された比較時刻データを停止検出時刻から前記フリーランタイマ１３３１の一周期よりも短い所定時間遡った第三のデータとしての遡及比較時刻データに更新して記憶するように構成されている（ＳＤ３）。

ここで、本実施形態において前記停止判定処理部は、前記フリーランタイマ１３３１の一周期よりも短い所定時間遡った遡及比較時刻データとして、例えば、停止検出時刻から前記停止判定時間遡った遡及比較時刻データを設定している。

ステップＳＤ３の処理について、図５に示すタイムチャートに基づいて詳述する。前記停止判定処理部は、ステップＳＣ１において前記キャプチャ回路１３３が最後にパルス信号の入力エッジを検出した時刻ＴＡの経過後、ステップＳＤ１において前記パルス未割込みカウンタが初めてパルス停止判定レベルに達した時刻である停止検出時刻ＴＢ１を検出すると、前記停止検出時刻ＴＢ１から前記停止判定時間（５００ｍｓｅｃ）遡った時刻を遡及比較時刻データＴＣ１として、前記ＲＡＭ１２２の前回時刻アドレスに前記遡及比較時刻データＴＣ１を記憶する（ＳＤ３）。換言すると、それまで前回時刻アドレスに記憶されていた比較時刻データを前記遡及比較時刻データＴＣ１に置き換える。

その後も、パルス信号が入力されない場合は、第二所定周期毎（８ｍｓｅｃ）に前記停止判定処理部によってパルス信号が停止していると判定される（ＳＤ１）。そして、前記停止判定処理部は、パルス信号が入力されない限りは、図５に示すように、前記第二所定周期（８ｍｓｅｃ）毎に、それまで前回時刻アドレスに記憶されていた遡及比較時刻データを新たな遡及比較時刻データに置き換える。例えば、図５では、前記停止判定処理部は、停止検出時刻ＴＢ２での判定によって遡及比較時刻データＴＣ１を遡及比較時刻データＴＣ２に置き換え、以下同様にして、停止検出時刻ＴＢｎでの判定によって遡及比較時刻データＴＣｎ−１を遡及比較時刻データＴＣｎに置き換える。

パルス信号が再び入力された時点、つまり図５におけるパルス検出時刻ＴＤでは（図３におけるステップＳＣ１）、前回時刻アドレスには遡及比較時刻データＴＣｎが記憶されており、また、今回時刻アドレスにはパルス信号が入力された時点での基準時刻データ、つまりパルス検出時刻ＴＤのデータが新たに記憶される。

そして、前記キャプチャ割込み処理部によって、前記基準時刻データとしてのパルス検出時刻ＴＤのデータと前記遡及比較時刻データＴＣｎに基づいてパルス周期が算出される（図３におけるステップＳＣ３）。

上述の構成によれば、前記停止判定処理部によってパルス信号の停止が検出された結果、比較時刻データが前記記憶部１２に記憶されなくなっても、前記停止判定処理部は遡及比較時刻データを前記記憶部１２に記憶するので、前記キャプチャ割込み処理部は、基準時刻データと前記遡及比較時刻データに基づいて、パルス周期を算出することができる。

例えば、図２に示した従来構成のタイムチャートと、図２の場合と同様のパルス信号が入力された場合の図６に示した本実施形態のタイムチャートとを比較すると、本実施形態では、前回時刻アドレスに記憶されたデータが不定となることはないので、パルス信号の停止状態からのパルス信号の一回目の入力においても、パルス周期を算出することができる。また、本実施形態では、パルスカウンタを備える必要がない。

また、前記遡及比較時刻データは前記フリーランタイマ１３３１の一周期より短い所定時間遡った時刻に設定されることから、基準時刻データと前記遡及比較時刻データの時間差は少なくともフリーランタイマ１３３１の一周期の時間より短くなり、基準時刻データと遡及比較時刻データに基づいて算出されたパルス周期の誤差は大きく低減された適正な値として算出されるようになる。

また、停止判定時間は、停止判定処理部におけるパルス信号の停止判定に用いるために予め設定された値であり、且つ、通常は前記フリーランタイマの周期よりも短い時間に設定されているので、遡及比較時刻データを算出するために用いる時刻データとして好適な例である。

また、本発明のパルス信号処理装置は、パルス信号の停止を検出したときに前記記憶部１２に記憶された比較時刻データを遡及比較時刻データに更新して記憶する装置であるところ、前記回転体の停止時にはピックアップコイルからパルス信号が出力されない。よって、本発明のパルス信号処理装置が前記ピックアップコイルから出力されるパルス信号を処理することは好適な適用例である。

また、一般に車両は、車輪等の回転体に備えられたセンサから現在速度に基づいた間隔でパルス信号を出力する構成であることから、本発明のパルス信号処理装置を車両の電子制御装置に適用することは、好適な適用例である。

以上説明したように、本発明によるパルス信号処理方法は、パルス信号の入力エッジでフリーランタイマからキャプチャされた基準時刻データと前回の入力エッジで前記フリーランタイマからキャプチャされ記憶部に記憶された比較時刻データに基づいてパルス周期を算出して、前記記憶部に記憶された前記比較時刻データを前記基準時刻データに更新して記憶するとともに、前記パルス周期を前記記憶部に記憶するキャプチャ割込み処理ステップと、所定時間毎に前記パルス信号の入力状態を判定して、所定の停止判定時間以上の間前記パルス信号が停止していると判定すると、前記キャプチャ割込み処理ステップで記憶されたパルス周期をリセットする停止判定処理ステップとを備え、前記停止判定処理ステップはパルス信号の停止を検出すると、前記記憶部に記憶された比較時刻データを停止検出時刻から前記フリーランタイマの一周期よりも短い所定時間遡った遡及比較時刻データに更新して記憶するものである。

以下、別実施形態について説明する。上述の実施形態では、パルス信号処理装置２０が、ＥＣＵ１０の周辺装置として組み込まれている構成について説明したが、前記パルス信号処理装置２０のキャプチャ割込み処理部及び停止判定処理部が、前記ＥＣＵ１０のＲＯＭに記憶されている制御プログラムの一部として機能する構成であってもよい。つまり、前記パルス信号処理装置２０の機能は、前記ＥＣＵ１０に備えられているマイクロコンピュータの一機能として実現される構成であってもよい。

上述の実施形態では、キャプチャ回路１３３に入力されるパルス信号が、回転体と一体回転する歯車の歯部を検出するピックアップコイルから出力される信号である構成について説明したが、前記パルス信号は、車速パルス信号、車輪速パルス信号またはクランクパルス信号の何れかである構成であってもよい。

ここで、車速パルス信号は、現在の車速に応じた間隔（例えば、低速で広い間隔、高速で狭い間隔）で発生するパルス信号である。

また、車輪速パルス信号は、車輪と、前記車輪に固定され前記車輪と一体回転する所定数の歯部を有した回転体と、前記回転体の外周部と対向する位置に設けられたセンサ等を備えて構成された車両の車輪部において、前記センサによって前記歯部が検出される度に発生するパルス信号である。

前記車速パルス信号または前記車輪速パルス信号が入力されるパルス信号処理装置をＥＣＵ１０に組み込んだ場合、前記ＥＣＵ１０は、前記パルス信号処理装置によって算出されたパルス周期を、例えば、シフト制御ソレノイドを制御するために使用する。

また、前記クランクパルス信号は、気筒の内部において混合気が燃焼するときの圧力で往復運動するピストンと、前記ピストンの往復運動を回転運動に変えるクランクシャフトと、前記混合気の最適な空燃比を得ることができるよう燃料噴射時期を特定する前記クランクシャフトの角度位置を検出するクランク角検出センサ等を備えた車両のエンジンにおいて、前記クランクシャフトが所定の角度位置に達したことが前記クランク角検出センサによって検出されることで発生するパルス信号である。

前記クランクパルス信号が入力されるパルス信号処理装置２０をＥＣＵ１０に組み込んだ場合、前記ＥＣＵ１０は、前記パルス信号処理装置２０によって算出されたパルス周期を、例えば、気筒内部に吸入する空気量を制御するスロットルバルブと、気筒内部に燃料を噴射するための燃料噴射弁としてのフュエルインジェクションを制御するために使用する。

上述の実施形態では、パルス信号処理装置２０を、エンジンとトランスミッションに対する制御を行なう車両のＥＣＵ１０に組み込んだ実施形態について説明したが、前記パルス信号処理装置２０が組み込まれるのは、このようなＥＣＵ１０に限らない。例えば、前記パルス信号処理装置２０が、ブレーキ制御用のＥＣＵ等に組み込まれた構成であってもよい。

上述の実施形態では、パルス信号処理装置２０を車両のＥＣＵ１０に組み込んだ構成について説明したが、前記パルス信号処理装置２０が組み込まれるのは車両に限らない。例えば、速度等の特定のパラメータに基づいて異なる間隔で入力されるパルス信号を扱う機器であれば、航空機や船舶等の乗物の他、ＯＡ機器といった複雑な制御対象を制御する電子制御装置に、前記パルス信号処理装置２０を適用することができる。

尚、上述の実施形態は、本発明の一例に過ぎず、本発明の作用効果を奏する範囲において各ブロックの具体的構成等は適宜変更設計できることは言うまでもない。

（ａ）は、従来のパルス信号処理装置の割込み処理について、（ｂ）は、従来のパルス信号処理装置の定期処理について説明するためのフローチャート従来のパルス信号処理装置の割込み処理について説明するためのタイムチャート本発明のパルス信号処理装置を組み込んだ電子制御装置のブロック構成図（ａ）は、本発明のパルス信号処理装置の割込み処理について、（ｂ）は、本発明のパルス信号処理装置の定期処理について説明するためのフローチャート停止判定処理部における遡及比較時刻データの記憶について説明するためのタイムチャート本発明のパルス信号処理装置の割込み処理について説明するためのタイムチャート

符号の説明

１０：電子制御装置
１１：ＣＰＵ
１２：記憶部
１２１：ＲＯＭ
１２２：ＲＡＭ
１３３：キャプチャ回路
１３３１：フリーランタイマ
１３３２：キャプチャレジスタ
２０：パルス信号処理装置

Claims

パルス信号の入力エッジでフリーランタイマからキャプチャされた第一のデータと前回の入力エッジで前記フリーランタイマからキャプチャされ記憶部に記憶された第二のデータに基づいてパルス周期を算出して、前記記憶部に記憶された前記第二のデータを前記第一のデータに更新して記憶するとともに、前記パルス周期を前記記憶部に記憶するキャプチャ割込み処理部と、
所定時間毎に前記パルス信号の入力状態を判定して、所定の停止判定時間以上の間前記パルス信号が停止していると判定すると、前記キャプチャ割込み処理部で記憶されたパルス周期をリセットする停止判定処理部とを備えているパルス信号処理装置であって、
前記停止判定処理部はパルス信号の停止を検出すると、前記記憶部に記憶された第二のデータを停止検出時刻から前記フリーランタイマの一周期よりも短い所定時間遡った第三のデータに更新して記憶することを特徴とするパルス信号処理装置。
前記停止判定処理部はパルス信号の停止を検出すると、前記記憶部に記憶された第二のデータを停止検出時刻から前記停止判定時間遡った第三のデータに更新して記憶することを特徴とする請求項１記載のパルス信号処理装置。
前記パルス信号が回転体と一体回転する歯車の歯部を検出するピックアップコイルから出力されるパルス信号であり、前記キャプチャ割込み処理部は前記記憶部に記憶されたパルス周期に基づいて回転数または速度を算出するように構成されていることを特徴とする請求項１または２記載のパルス信号処理装置。
車速パルス信号、車輪速パルス信号またはクランクパルス信号の何れかが前記パルス信号として入力される請求項１から３の何れかに記載のパルス信号処理装置が組み込まれ、前記キャプチャ割込み処理部で記憶されたパルス周期に基づいて車両を電子制御することを特徴とする車両の電子制御装置。
パルス信号の入力エッジでフリーランタイマからキャプチャされた第一のデータと前回の入力エッジで前記フリーランタイマからキャプチャされ記憶部に記憶された第二のデータに基づいてパルス周期を算出して、前記記憶部に記憶された前記第二のデータを前記第一のデータに更新して記憶するとともに、前記パルス周期を前記記憶部に記憶するキャプチャ割込み処理ステップと、
所定時間毎に前記パルス信号の入力状態を判定して、所定の停止判定時間以上の間前記パルス信号が停止していると判定すると、前記キャプチャ割込み処理ステップで記憶されたパルス周期をリセットする停止判定処理ステップとを備えているパルス信号処理方法であって、
前記停止判定処理ステップはパルス信号の停止を検出すると、前記記憶部に記憶された第二のデータを停止検出時刻から前記フリーランタイマの一周期よりも短い所定時間遡った第三のデータに更新して記憶することを特徴とするパルス信号処理方法。