JP4640034B2 - 放電ランプ点灯装置 - Google Patents
放電ランプ点灯装置 Download PDFInfo
- Publication number
- JP4640034B2 JP4640034B2 JP2005237390A JP2005237390A JP4640034B2 JP 4640034 B2 JP4640034 B2 JP 4640034B2 JP 2005237390 A JP2005237390 A JP 2005237390A JP 2005237390 A JP2005237390 A JP 2005237390A JP 4640034 B2 JP4640034 B2 JP 4640034B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillation
- voltage
- comparator
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)
- Facsimile Scanning Arrangements (AREA)
Description
赤色光、緑色光は蛍光ランプの消灯後の残光時間が長い。このため、所定の明るさを維持するため、どのタイミングでON、OFFとなっても、各ON時間にCCDラインセンサに入力する光量(積分値)の差はほとんど無いが、青色光については残光時間が短く、明るさのピークとそうでないときの明るさに大きな差が生じる。
このため、CCDラインセンサのON、OFFのタイミングによっては、各ON時間にCCDに入力する光量(積分値)にバラツキが生じ、青色光量だけがCCDラインセンサヘ入力される総量に差が生じる場合がある。
したがって上記蛍光ランプをカラースキャナー等における原稿読取照明用に使用し、CCDラインセンサで原稿読み取りを行うと、ライン毎の積算光量のバラツキにより色むらが発生することがあった。
上記特許文献1に記載の点灯装置は、インバータ制御用ICからなる発振回路部を備えたインバータ回路を有し、このインバータ制御用ICにより、原稿読み取り用受光センサの受光周期信号を受信する。そして、この受光周期に同期した駆動周期で所定の繰り返し周期のパルス信号を出力しスイッチング素子を駆動し、トランスの二次側に繰り返し波形を有する電圧を発生させ、希ガス蛍光ランプを点灯させる。
上記のように、受光センサの受光周期に同期した駆動周期で上記蛍光ランプを点灯させ、かつ、上記繰り返し波形を有する電圧の立ち上がり時点を上記駆動周期に基づいて定めることにより、各受光周期における各色の積算光量を一定とすることができ、色むらを無くすことができる。
図8〜図9に安価なコンパレータで発振回路を構成した本発明の前提となる点灯装置の構成例を示す。図8はインバータ回路の構成を示すブロック図、図9は発振回路の具体的構成を示す回路図である。
図8に示すように、希ガスランプ点灯装置は、発振回路1、波形整形回路3、発振制御回路2、出力制御回路7、駆動回路4、電力制御素子5、昇圧トランス6から成るインバータ回路10で構成され、昇圧トランス6の二次側に希ガス蛍光ランプ20が接続される。
上記インバータ回路10には、電源30からDC24Vの電源電圧が供給される。
上記出力制御回路7には、外部からランプ点灯制御信号50が入力され、出力制御回路7はこの信号により駆動回路4の入力側の電位を制御して希ガス蛍光ランプ20の点灯/非点灯を制御する。
また、上記発振制御回路2には、外部から原稿読取用光センサ(CCDラインセンサ)の読取周期信号である受光周期信号40が入力され、発振制御回路2はこの受光周期信号40により発振回路1の動作を制御する。
インバータ回路10に外部の電源30よりDC24Vの電源電圧が入力される。この電源電圧の入力により、発振回路1の発振動作を開始しようとするが、受光周期信号40がハイレベルのとき発振制御回路2のスイッチング素子SWがオンであり、発振回路1の出力はスイッチング素子SWを介して強制的にアースへ落とされる。このため、発振回路1はリセットされ、波形整形回路3には発振信号は入力されない。
次に、受光周期信号が反転する[例えば、ハイレベル(H)からローレベル(L)に変わる]と、該発振制御回路2内のスイッチング素子SWがオフとなる。これにより該発振回路1からの発振信号が波形整形回路3に伝達される。
波形整形回路3へ伝達された発振信号は、矩形波に整形され出力される。ここで、インバータ回路10の外部からランプ点灯制御信号50が入力され、出力制御回路7が動作すると該波形整形回路3から出力された信号が、駆動回路4に伝達される。
なお、上記ランプ点灯制御信号50が入力されなければ、該出力制御回路7は波形整形回路3からの出力信号を例えばローレベルに維持し、駆動回路4へは信号が伝達されない。
FETのゲートに駆動回路4からの出力信号が入力されるとFETがオン−オフを繰り返す。オン時間には、昇圧トランス6の一次側に電流が流れ、エネルギーが蓄積される。次いでFETのゲートがオフすると昇圧トランス6の2次側に蓄えられたエネルギーが電流として放出されるといったフライバック動作を行っている。
昇圧トランス6の2次側から蓄積されたエネルギーが電流として放出され、希ガスランプ20に一定電圧以上の高圧が印加され、該希ガスランプ20が点灯する。
インバータ回路の外にある電源30から電源電圧DC24Vが印加されると、低圧ダイオードZd、分圧抵抗Raを介してIC等から構成されるコンパレータ1aの+入力側に電圧が掛かる。
また、電源電圧は低電圧ダイオードZdと抵抗Rdを介して該コンパレータ1aの出力側にも接続され、コンパレータ1aの出力側と+入力側との間には正帰還抵抗Rcが接続されている。
したがって、コンパレータ1aの出力側がハイレベルのとき(コンパレータ1a内の出力側のスイッチング素子がオフ状態のとき)、上記分圧抵抗Raに並列に、抵抗Rdと抵抗Rcの直列回路が接続されることとなり、上記+側入力に加わる電圧は、抵抗Raと、並列に接続された抵抗Rdと抵抗Rcの合成抵抗値と、分圧抵抗Raに直列接続された分圧抵抗Rbの抵抗値との分圧比によって決まる値となる。この電圧を第2の比較基準電圧V2とする。
また、該コンパレータ1aの出力側から抵抗R1を介して一端が接地されたコンデンサC1が接続されている。更には、抵抗R1とコンデンサC1との接続部は、コンパレータ1aの比較器−側に接続されている。
上述したようにコンパレータの比較基準電圧はコンパレータ1aの出力がハイレベルの場合はV2、ローレベルの場合はV1である。このため、図10の(a)に示すように、コンパレータ1aの−側入力端の電圧Viが小さいとき、コンパレータ1aの出力はハイレベルHであり、比較基準電圧はV2である。そして、−側入力端の電圧Viが上昇し、上記電圧V2を越えると、コンパレータ1aの出力はローレベルLになる。この状態から−側入力端の電圧Viが下降し、上記電圧V1より小さくなると、コンパレータ1aの出力はハイレベルLとなる。以下このような動作をヒステリシス動作と呼ぶ。
ここで、前記したようにコンパレータ1aの出力側には、抵抗R1を介してコンデンサC1が接続され、抵抗R1とコンデンサC1との接続部がコンパレータ1aの−入力側に接続されている。したがって、−側入力端の電圧が小さく、コンパレータ1aの出力がハイレベルのとき、抵抗R1を介してコンデンサC1が充電される。
この充電によりコンデンサC1の電圧が上昇し上記比較基準電圧V2を越えると、コンパレータ1aの出力はローレベルとなる。
このため、コンデンサC1に充電されていた電荷は抵抗R1を通じて放電される。また、コンパレータ1aの出力がローレベルであるため上記比較基準電圧はV1となる。
放電が進みコンデンサCの電位が上記比較基準電圧V1より小さくなると再びコンパレータ1aの出力はハイレベルに反転する。
すなわち、図10に示すようにコンデンサC1と抵抗R1の接続点の電位(A点の電位)は三角波状に変化し、コンパレータ1aの出力(C点の電位)は、同図に示すように、抵抗R1とコンデンサC1の時定数で定まる繰り返し周期を有する矩形波となる。
このため、受光周期信号40がハイレベルであり、スイッチング素子SWがオンであると、コンパレータ1aの出力側は接地電位となりコンデンサC1が放電する。
すなわち、受光周期信号がハイレベルになることにより、発振回路1がリセットされ、コンデンサC1が接地電位まで落ちる。
また、受光周期信号40がローレベルとなると、発振制御回路2のスイッチング素子SWがオフとなり、コンパレータ1aの出力側がハイレベルとなり、コンデンサC1が充電を開始し、コンデンサC1の電圧は接地電位から上昇を開始する。
図11のタイミングチャートを用いて、遅延が発生する動作を説明する。
図11において、(a)はC1とR1で作る三角波(コンデンサC1と抵抗R1の接続点であるA点の電位)、(b)は受光周期信号(C点の電位)、(c)は発振回路出力(B点の電位)を示す。
受光周期信号40として一定のハイレベル期間を持った繰り返しパルス(T3−T4)が入力された場合、そのパルス信号は、図9に示す抵抗Rfを介して発振制御回路2のスイッチング素子SWに入力する。
その際、コンデンサCの充電電圧は接地電位レベルまで下がってしまう(T3)。次に、T4の時点で受光周期信号40がローレベルに落ちると、スイッチング素子SWがオフになり、コンパレータ1aの出力はハイレベルとなり、コンデンサC1の充電が開始される。
そして、コンデンサC1の充電電圧がコンパレータ1aの比較基準電圧V2まで上昇すると、再び、コンパレータ1aの出力はローレベルとなる(T5)。ここで、T3において、コンデンサC1の充電電圧が接地電位レベルまで落ちているため、T4での該コンデンサC1の充電開始からT5の充電完了まで時間がかかり遅延が発生する。
すなわち、その後に発生する三角波は接地電位から電位が上昇し該コンパレータの基準電圧V2に到達するまでの時間がかかってしまう。このため、受光周期信号がローレベルの期間におけるランプの発光回数が少なくなる。
図12、図13に示した点灯装置は、発振制御回路2のスイッチング素子SWのコレクタを発振回路1のコンデンサC1と抵抗R1の接続点に接続したものであり、その他の構成は前記図8、図9に示したものと同様である。
図12、図13に示した点灯装置においても、発振制御回路2のスイッチング素子SWがオンになると、発振回路1のコンデンサC1は抵抗R1を介して放電し、図14に示すようにコンデンサCの充電電圧は接地電位レベルまで下がってしまう
このため、前述したように、発振制御回路2のスイッチング素子SWがオフになり、コンデンサC1の充電が開始されてから、コンデンサC1の充電電圧がコンパレータ1aの比較基準電圧V2まで上昇するのに時間がかかり、図8、図9に示したものと同様、遅延が発生する。
前記特許文献1にも記載されるように、青色は残光時間が短く、カラー原稿の読み取りの場合、ランプの発光回数が少なくなると、特に青色の光量減衰が大きくなる。このため、CCDラインセンサへ入力される青色光量の総量が他の色に比べ小さくなり、色むらなどが発生する。
本発明は上記問題点を解決するためになされたものであって、受光周期信号により発振回路がリセットされてから発振信号が立ち上がるまでの遅延時間を減少させ、原稿等の読取り時に発生する色むらを無くすことができる希ガス蛍光ランプの点灯装置を提供することを目的とする。
ガラス管内面に赤、緑、青の3種類の蛍光物質を塗布した原稿照明用蛍光ランプと、所定の受光周期で走査される原稿読み取り用受光センサとを備えたカラー原稿読み取り装置に適用され、繰り返し波形を有する電圧を印加して上記蛍光ランプを点灯させる放電ランプ点灯装置において、放電ランプ点灯装置に、所定の発振周波数で発振する発振回路と、上記受光センサからの受光周期信号を受信して、該受光周期に同期したタイミングで上記発振回路の発振を開始させ、上記受光周期信号に同期した駆動周期で上記発振回路が発振するように制御する発振制御回路と、上記発振回路の出力に基づき上記繰り返し波形を有する電圧を発生する駆動回路から構成されるインバータ回路を設ける。
そして、上記発振回路を、比較器と、抵抗とコンデンサの直列回路から構成される帰還回路から構成し、上記発振制御回路に、上記受光周期信号により動作するスイッチング回路と、上記スイッチング回路をオフにした時に、上記抵抗とコンデンサの接続点の電位が、上記発振回路の発振動作に所定時間以上の遅延が生じさせないようにするレベルシフト手段を設ける。
発振回路をヒステリシス動作特性を有する比較器と、抵抗とコンデンサの直列回路を有する帰還回路から構成し、上記抵抗の一端を比較器の出力側に接続し、該抵抗とコンデンサの接続点を上記比較器の入力側に接続し、かつ上記コンデンサの他端を接地する。
そして、上記比較器の出力に応じて、上記コンデンサを上記抵抗とコンデンサの時定数により定まる周期で充放電させることにより、比較器の出力側から所定周期でオン/オフする信号を出力させる。
また、レベルシフト手段による遅延時間を以下のように設定するのが望ましい。
上記レベルシフト手段により上記スイッチング回路がオフになったときの上記抵抗とコンデンサの接続点の電位を接地電位より上昇させ、上記スイッチング回路がオフになってから、コンデンサの充電電圧が上記比較器の出力を反転させる電圧に上昇するまでの時間が、上記比較器の出力信号の1周期(出力信号のオン時間+オフ時間)を越えないようにする。
上記レベルシフト手段としては、具体的には、発振制御回路のスイッチング回路に直列に抵抗を接続したり、スイッチング回路に直列にダイオードなどの素子を接続することにより実現することができる。
(1)発振制御回路に、スイッチング回路をオフにした時に、上記抵抗とコンデンサの接続点の電位が、上記発振回路の発振動作に所定時間以上の遅延が生じさせないようにするレベルシフト手段を設けたので、受光周期信号により発振回路がリセットされてから発振信号が立ち上がるまでの遅延時間を減少させ、原稿等の読取り時に発生する色むらを無くすことができる。
(2)発振回路を、比較的安価なコンパレータを用いて実現することができ、また、上記レベルシフト手段として、比較的安価な抵抗あるいはダイオードを用いて実現することができるので、点灯装置のコストを低減することができる。
図1に示すように、希ガスランプ点灯装置は、前記図8に示したものと同様、発振回路1、波形整形回路3、発振制御回路2、出力制御回路7、駆動回路4、電力制御素子5、昇圧トランス6から成るインバータ回路10で構成され、昇圧トランス6の二次側に希ガス蛍光ランプ20が接続される。本実施例においては、上記発振制御回路2はスイッチング素子SWに直列に接続された分圧抵抗Reを有し、分圧抵抗Reの一端がスイッチング素子SWに接続され、他端が比較器11の出力側に接続されている。本実施例では分圧抵抗Reが前述したレベルシフト手段として機能する。
上記インバータ回路10には、電源30からDC24Vの電源電圧が供給される。
上記出力制御回路7には、外部からランプ点灯制御信号50が入力され、出力制御回路7はこの信号により駆動回路4の入力側の電位を制御して希ガス蛍光ランプ20の点灯/非点灯を制御する。
また、上記発振制御回路2には、外部から原稿読取用光センサ(CCDラインセンサ)の読取周期信号である受光周期信号40が入力され、発振制御回路2はこの受光周期信号40により発振回路1の動作を制御する。
インバータ回路10に外部の電源30よりDC24Vの電源電圧が入力される。この電源電圧の入力により、発振回路1の発振動作を開始しようとするが、受光周期信号40がハイレベルのとき発振制御回路2のスイッチング素子SWがオンであり、発振回路1の出力は分圧抵抗Reとスイッチング素子SWを介してアースへ接続されている。このため、発振回路1はリセットされ、波形整形回路3には発振信号は入力されない。
次に、受光周期信号が反転する[例えば、ハイレベル(H)からローレベル(L)に変わる]と、該発振制御回路2内のスイッチング素子SWがオフとなる。これにより該発振回路1からの発振信号が波形整形回路3に伝達される。
駆動回路4から出力された信号は、電力制御素子5に入力され、前記したように、電力制御素子5(例えばFET)がオン−オフを繰り返す。オン時間には、昇圧トランス6の一次側に電流が流れ、エネルギーが蓄積される。次いでFETのゲートがオフすると昇圧トランス6の2次側に蓄えられたエネルギーが電流として放出されるといったフライバック動作を行う。
昇圧トランス6の2次側から蓄積されたエネルギーが電流として放出され、希ガスランプ20に一定電圧以上の高圧が印加され、該希ガスランプ20が点灯する。
インバータ回路の外にある電源30から電源電圧DC24Vが印加されると、低圧ダイオードZd、分圧抵抗Raを介してIC等から構成されるコンパレータ1aの+入力側に電圧が掛かる。
また、電源電圧は低電圧ダイオードZdと抵抗Rdを介して該コンパレータ1aの出力側にも接続され、コンパレータ1aの出力側と+入力側との間には正帰還抵抗Rcが接続されている。
したがって、前記図11で説明したように、コンパレータ1aの出力側がハイレベルの場合は、上記+側入力に加わる電圧は、前記比較基準電圧V2となる。
一方、コンパレータ1aの出力側がローレベルになると、上記+側入力に加わる電圧は、前記比較基準電圧V1となる。なお、前記したように、V1<V2であり、例えば、コンパレータ1aの出力がハイレベル時の出力電圧は例えば13Vであるとすると、V1=6.1V、V2=9.7V程度となる。コンパレータ1aがハイレベル時の出力電圧をここではVhとする。
この充電によりコンデンサC1の電圧が上昇し上記比較基準電圧V2を越えると、コンパレータ1aの出力はローレベルとなる。
このため、コンデンサC1に充電されていた電荷は抵抗R1を通じて放電される。また、コンパレータ1aの出力がローレベルであるため上記比較基準電圧はV1となる。
放電が進みコンデンサCの電位が上記比較基準電圧V1より小さくなると再びコンパレータ1aの出力は反転し、ハイレベル(電圧Vh)となる。すなわち、前記したようにコンデンサC1と抵抗R1の接続点の電位は三角波状に変化し、コンパレータ1aの出力は、抵抗R1とコンデンサC1の時定数で定まる繰り返し周期を有する矩形波となる。
このため、コンパレータ1aの出力がハイレベルでその出力電圧がVhであって、受光周期信号40がハイレベルでありスイッチング素子SWがオンであると、コンパレータ1aの出力側の電圧は、前記コンパレータ1a出力側の電圧Vhと抵抗Ra、Rb、Rc、Rdと分圧抵抗Reの値により定まる所定の値Vsとなる。
上記動作を繰り返し、コンデンサC1と抵抗R1の接続点の電位は三角波状に変化し、コンパレータ1aの出力は、抵抗R1とコンデンサC1の時定数で定まる繰り返し周期を有する矩形波となる。
そこで、本実施例では図1、図2に示したように、発振制御回路2のスイッチング素子SWに直列に分圧抵抗Reを接続した。これにより、上記遅延を減少させることができる。
以下、図3のタイミングチャートにより、本実施例の動作を説明する。
図3において、(a)はC1とR1で作る三角波(コンデンサC1と抵抗R1の接続点であるA点の電位)、(b)は受光周期信号(C点の電位)、(c)は発振回路出力(B点の電位)を示す。
スイッチング素子SWがオンになると(T3)、その期間(T3−T4)はコンパレータ1aの出力は分圧抵抗Reを介して接地される。このため、発振回路1のコンデンサC1は抵抗R1、Reを介して放電する。
これによりコンデンサC1の充電電圧が、前記比較基準電圧V1より小さくなると、コンパレータ1aの出力はハイレベルとなるが、スイッチング素子SWがオンのため、その電圧は分圧抵抗ReやRd等により定まる電圧Vsとなる。
コンデンサC1は抵抗R1、Reを介して放電するが、コンパレータ1aの出力電圧がVsであるので、コンデンサC1の電圧はVs以下にはならない。
ついで、発振制御回路1のスイッチング素子SWがオフになると、コンパレータ1aの出力側の電圧はVhとなり、コンデンサC1の充電が始まる。
そして、コンデンサC1の充電電圧がコンパレータ1aの比較基準電圧V2まで上昇すると、再び、コンパレータ1aの出力はローレベルとなる(T5)。
ここで、受光周期信号がオンのとき、コンデンサC1の充電電圧は、接地電位より大きいVsであるので、T4での該コンデンサC1の充電開始からT5の充電完了まで時間は短縮され、前記図11、図14に示したような大きな遅延は発生しない。このため、ランプの発光回数が少なくなるといった問題は解消される。
図4、図5に示した点灯装置は、発振制御回路2のスイッチング素子SWのコレクタを発振回路1のコンデンサC1と抵抗R1の接続点に接続したものであり、その他の構成は前記図1、図2に示したものと同様である。
図4に示すように、本実施例の希ガスランプ点灯装置は、前記図1に示したものと同様、発振回路1、波形整形回路3、発振制御回路2、出力制御回路7、駆動回路4、電力制御素子5、昇圧トランス6から成るインバータ回路10で構成され、昇圧トランス6の二次側に希ガス蛍光ランプ20が接続される。上記発振制御回路2はスイッチング素子SWに直列に接続された分圧抵抗Reを有し、分圧抵抗Reの一端がスイッチング素子SWに接続され、他端がコンデンサC1と抵抗R1の接続点に接続されている。この分圧抵抗Reが前述したレベルシフト手段として機能する。
また、図1と同様、上記インバータ回路10には、電源30からDC24Vの電源電圧が供給され、上記出力制御回路7には、外部からランプ点灯制御信号50が入力され、出力制御回路7はこの信号により駆動回路4の入力側の電位を制御して希ガス蛍光ランプ20の点灯/非点灯を制御する。
また、上記発振制御回路2には、外部から前記したように受光周期信号40が入力され、発振制御回路2はこの受光周期信号40により発振回路1の動作を制御する。
インバータ回路10に外部の電源30よりDC24Vの電源電圧が入力される。この電源電圧の入力により、発振回路1の発振動作を開始しようとするが、受光周期信号40がハイレベルのとき発振制御回路2のスイッチング素子SWがオンであり、発振回路1のコンデンサC1と抵抗R1の接続点は分圧抵抗Reとスイッチング素子SWを介してアースへ接続されている。このため、発振回路1は発振動作をせず、波形整形回路3には発振信号は入力されない。
次に、受光周期信号が反転すると、該発振制御回路2内のスイッチング素子SWがオフとなる。これにより該発振回路1からの発振信号が波形整形回路3に伝達される。
波形整形回路3へ伝達された発振信号は、矩形波に整形され出力される。ここで、前記したようにインバータ回路10の外部からランプ点灯制御信号50が入力され、出力制御回路7が動作すると該波形整形回路3から出力された信号が、駆動回路4に伝達される。 駆動回路4から出力された信号は、電力制御素子5に入力され、前記したように、電力制御素子5(例えばFET)がオン−オフを繰り返し、オン時間には、昇圧トランス6の一次側に電流が流れ、エネルギーが蓄積される。次いでFETのゲートがオフすると昇圧トランス6の2次側に蓄えられたエネルギーが電流として放出されるといったフライバック動作を行う。
昇圧トランス6の2次側から蓄積されたエネルギーが電流として放出され、希ガスランプ20に一定電圧以上の高圧が印加され、該希ガスランプ20が点灯する。
インバータ回路の外にある電源30から電源電圧DC24Vが印加されると、低圧ダイオードZd、分圧抵抗Raを介してIC等から構成されるコンパレータ1aの+入力側に電圧が掛かる。
また、電源電圧は低電圧ダイオードZdと抵抗Rdを介して該コンパレータ1aの出力側にも接続され、コンパレータ1aの出力側と+入力側との間には正帰還抵抗Rcが接続されている。
その動作は、前記図2で説明したのと同様であり、コンパレータ1aの出力側がハイレベルの場合は、上記+側入力に加わる電圧は、前記比較基準電圧V2となり、コンパレータ1aの出力側がローレベルになると、上記+側入力に加わる電圧は、前記比較基準電圧V1となる。
また、前記したようにコンパレータ1aの出力側には、抵抗R1を介してコンデンサC1が接続され、抵抗R1とコンデンサC1との接続部がコンパレータ1aの−入力側に接続されている。
したがって、前記したように、−側入力端の電圧が小さく、コンパレータ1aの出力電圧がVhのとき、抵抗R1を介してコンデンサC1が充電される。
この充電によりコンデンサC1の電圧が上昇し上記比較基準電圧V2を越えると、コンパレータ1aの出力はローレベルとなり、コンデンサC1に充電されていた電荷は抵抗R1を通じて放電される。この動作を繰り返し、前記したようにコンデンサC1と抵抗R1の接続点の電位は三角波状に変化し、コンパレータ1aの出力は、抵抗R1とコンデンサC1の時定数で定まる繰り返し周期を有する矩形波となる。
このため、受光周期信号40がハイレベルでありスイッチング素子SWがオンであると、コンデンサC1に充電されていた電荷は、上記抵抗Reを介して放電する。
ここで、コンパレータ1aの出力がハイレベルで出力側の電圧がVhであって、上記スイッチング素子SWがオンのとき、上記電圧Vhは抵抗R1と分圧抵抗Reにより分圧されるので、コンデンサC1が放電しても、その電圧は、上記電圧Vh、上記抵抗R1と分圧抵抗Reより定まる所定の値になる。この電圧をVsとする。
上記動作を繰り返し、コンデンサC1と抵抗R1の接続点の電位は三角波状に変化し、コンパレータ1aの出力は、抵抗R1とコンデンサC1の時定数で定まる繰り返し周期を有する矩形波となる。
以下、図6のタイミングチャートにより、本実施例の動作を説明する。
図6において、(a)はC1とR1で作る三角波(コンデンサC1と抵抗R1の接続点であるA点の電位)、(b)は受光周期信号(C点の電位)、(c)は発振回路出力(B点の電位)を示す。
スイッチング素子SWがオンになると(T3)、その期間(T3−T4)はコンデンサC1と抵抗R1の接続点は、分圧抵抗Reを介して接地される。このため、発振回路1のコンデンサC1は抵抗Reを介して放電する。
これによりコンデンサC1の充電電圧が、前記比較基準電圧V1より小さくなると、コンパレータ1aの出力はハイレベルとなるが、スイッチング素子SWがオンであると、コンデンサC1と抵抗R1の接続点の電圧は分圧抵抗Reと抵抗R1により定まる電圧Vsとなる。
ついで、発振制御回路1のスイッチング素子SWがオフになると、コンパレータ1aの出力側の電圧はVhとなり、コンデンサC1の充電が始まる。
そして、コンデンサC1の充電電圧がコンパレータ1aの比較基準電圧V2まで上昇すると、再び、コンパレータ1aの出力はローレベルとなる(T5)。
ここで、受光周期信号がオンのとき、コンデンサC1の充電電圧はVsであるので、T4での該コンデンサC1の充電開始からT5の充電完了まで時間は短縮され、前記図9の回路の場合のように大きな遅延は発生しない。このため、ランプの発光回数が少なくなるといった問題は解消される。
図7(a)(b)はスイッチング素子SWに直列に複数のダイオードを直列接続してレベルシフト手段を構成した場合を示している。同図(a)はスイッチング素子SWのコレクタ側に複数のダイオードD1,D2を直列接続した場合を示し、同図(b)はスイッチング素子SWのエミッタ側に複数のダイオードD1,D2を直列接続した場合を示している。
何れの場合にも、スイッチング素子SWがオンになっているとき、直列接続したダイオードD1の両端に生ずる電圧分だけ、コンパレータ1aの出力側の電圧を上昇させることができ、前記分圧抵抗Reを設けた場合と同様の効果を得ることができる。
また、図7(c)は分圧抵抗Reをスイッチング素子SWのエミッタ側に直列接続した場合を示し、分圧抵抗Reを同図に示すように配置しても、前記図2、図5に示したものと同様の効果を得ることができる。
1a コンパレータ
2 発振制御回路
3 波形整形回路
4 駆動回路
5 電力制御素子
6 昇圧トランス
7 出力制御回路
10 インバータ回路
20 希ガス蛍光ランプ
30 電源
40 受光周期信号
50 ランプ点灯制御信号
SW スイッチング素子
C1 コンデンサ
R1 抵抗
Re 分圧抵抗
Claims (1)
- ガラス管内面に赤、緑、青の3種類の蛍光物質を塗布した原稿照明用蛍光ランプと、所定の受光周期で走査される原稿読み取り用受光センサとを備えたカラー原稿読み取り装置に適用され、繰り返し波形を有する電圧を印加して上記蛍光ランプを点灯させる放電ランプ点灯装置であって、
上記放電ランプ点灯装置は、所定の発振周波数で発振する発振回路と、上記受光センサからの受光周期信号を受信して、該受光周期に同期したタイミングで上記発振回路の発振を開始させ、上記受光周期信号に同期した駆動周期で上記発振回路が発振するように制御する発振制御回路と、上記発振回路の出力に基づき上記繰り返し波形を有する電圧を発生する駆動回路から構成されるインバータ回路を備え、
上記発振回路は比較器と、抵抗とコンデンサの直列回路から構成される帰還回路を備え、
上記発振制御回路は、上記受光周期信号により動作するスイッチング回路と、上記スイッチング回路をオフにした時に、上記抵抗とコンデンサの接続点の電位が、上記発振回路の発振動作に所定時間以上の遅延が生じさせないようにするレベルシフト手段を備えたことを特徴とする放電ランプ点灯装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005237390A JP4640034B2 (ja) | 2005-08-18 | 2005-08-18 | 放電ランプ点灯装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005237390A JP4640034B2 (ja) | 2005-08-18 | 2005-08-18 | 放電ランプ点灯装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007053010A JP2007053010A (ja) | 2007-03-01 |
JP4640034B2 true JP4640034B2 (ja) | 2011-03-02 |
Family
ID=37917307
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005237390A Expired - Fee Related JP4640034B2 (ja) | 2005-08-18 | 2005-08-18 | 放電ランプ点灯装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4640034B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7326073B2 (ja) * | 2019-09-05 | 2023-08-15 | 東芝テック株式会社 | Led駆動回路及び液体吐出観察装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002118989A (ja) * | 1991-03-26 | 2002-04-19 | Auckland Uniservices Ltd | 誘導電力分配システムおよび車両 |
JP3509550B2 (ja) * | 1998-04-28 | 2004-03-22 | ウシオ電機株式会社 | 放電ランプ点灯装置 |
-
2005
- 2005-08-18 JP JP2005237390A patent/JP4640034B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002118989A (ja) * | 1991-03-26 | 2002-04-19 | Auckland Uniservices Ltd | 誘導電力分配システムおよび車両 |
JP3509550B2 (ja) * | 1998-04-28 | 2004-03-22 | ウシオ電機株式会社 | 放電ランプ点灯装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2007053010A (ja) | 2007-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4979521B2 (ja) | インバータおよびその制御回路、制御方法、ならびにそれらを用いた発光装置 | |
US6788006B2 (en) | Discharge lamp ballast with dimming | |
JP4640034B2 (ja) | 放電ランプ点灯装置 | |
CN101784142B (zh) | 高调光频率的发光二极管电路 | |
JP4174679B2 (ja) | 希ガス蛍光ランプの点灯装置 | |
JP3800415B2 (ja) | パルス幅変調回路及びそれを用いた照明装置 | |
JP2000069759A (ja) | 圧電インバータ回路及びそれを用いた時分割駆動光源装置 | |
JP4858205B2 (ja) | 放電ランプ点灯装置 | |
JP4258500B2 (ja) | 放電灯点灯装置 | |
JP3509550B2 (ja) | 放電ランプ点灯装置 | |
JP5416357B2 (ja) | 電界放出型ランプの駆動装置 | |
JP4823650B2 (ja) | インバータおよびその駆動方法、ならびにそれを用いた発光装置および液晶テレビ | |
JP2001110587A (ja) | 放電ランプ点灯装置 | |
KR101181142B1 (ko) | 희가스 형광 램프 점등 장치 | |
JP3880246B2 (ja) | 希ガス放電灯の点灯装置 | |
CN1856208B (zh) | 气体放电灯的调光控制方法 | |
JP3880247B2 (ja) | 希ガス放電灯の点灯装置 | |
JP3576875B2 (ja) | 希ガス放電灯の点灯装置 | |
JPH1126180A (ja) | 放電灯点灯装置 | |
JP2002190918A (ja) | 画像読取装置 | |
JP2008071707A (ja) | 放電灯点灯装置 | |
JP2006107890A (ja) | 放電灯駆動装置及び照明装置 | |
JP2000209399A (ja) | 画像読取装置 | |
JPH11154598A (ja) | 放電灯点灯装置 | |
JP2003151791A (ja) | 放電灯装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080304 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101102 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101115 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4640034 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |