JP4640034B2 - 放電ランプ点灯装置 - Google Patents
放電ランプ点灯装置 Download PDFInfo
- Publication number
- JP4640034B2 JP4640034B2 JP2005237390A JP2005237390A JP4640034B2 JP 4640034 B2 JP4640034 B2 JP 4640034B2 JP 2005237390 A JP2005237390 A JP 2005237390A JP 2005237390 A JP2005237390 A JP 2005237390A JP 4640034 B2 JP4640034 B2 JP 4640034B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillation
- voltage
- comparator
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)
- Facsimile Scanning Arrangements (AREA)
Description
本発明は放電ランプ点灯装置に関し、更に詳しくは、複写機等に適用され、カラー原稿読み取り装置に用いられる希ガス放電ランプの点灯装置に関するものである。
カラースキャナー用の原稿読取用照明として蛍光ランプが使用されている。蛍光ランプとしては、例えばバルブ外面に一対の電極を有する外部電極式希ガス蛍光ランプ（以下希ガス蛍光ランプという）が長寿命であることから多く使用されるようになってきている。 カラースキャナー用の希ガス蛍光ランプの発光色は白色であるが、それは、希ガス放電によってガラス管内に生じた紫外線が、ガラス内面に塗布された蛍光体（赤）、蛍光体（緑）、蛍光体（青）の３種類の蛍光体で可視光に変換されて白色になっている。
赤色光、緑色光は蛍光ランプの消灯後の残光時間が長い。このため、所定の明るさを維持するため、どのタイミングでＯＮ、ＯＦＦとなっても、各ＯＮ時間にＣＣＤラインセンサに入力する光量（積分値）の差はほとんど無いが、青色光については残光時間が短く、明るさのピークとそうでないときの明るさに大きな差が生じる。
このため、ＣＣＤラインセンサのＯＮ、ＯＦＦのタイミングによっては、各ＯＮ時間にＣＣＤに入力する光量（積分値）にバラツキが生じ、青色光量だけがＣＣＤラインセンサヘ入力される総量に差が生じる場合がある。
したがって上記蛍光ランプをカラースキャナー等における原稿読取照明用に使用し、ＣＣＤラインセンサで原稿読み取りを行うと、ライン毎の積算光量のバラツキにより色むらが発生することがあった。
赤色光、緑色光は蛍光ランプの消灯後の残光時間が長い。このため、所定の明るさを維持するため、どのタイミングでＯＮ、ＯＦＦとなっても、各ＯＮ時間にＣＣＤラインセンサに入力する光量（積分値）の差はほとんど無いが、青色光については残光時間が短く、明るさのピークとそうでないときの明るさに大きな差が生じる。
このため、ＣＣＤラインセンサのＯＮ、ＯＦＦのタイミングによっては、各ＯＮ時間にＣＣＤに入力する光量（積分値）にバラツキが生じ、青色光量だけがＣＣＤラインセンサヘ入力される総量に差が生じる場合がある。
したがって上記蛍光ランプをカラースキャナー等における原稿読取照明用に使用し、ＣＣＤラインセンサで原稿読み取りを行うと、ライン毎の積算光量のバラツキにより色むらが発生することがあった。
上記問題点を解決し、原稿を色むらなく白色光で照射することができる希ガス蛍光ランプの点灯装置が特許文献1 に記載されている。
上記特許文献１に記載の点灯装置は、インバータ制御用ＩＣからなる発振回路部を備えたインバータ回路を有し、このインバータ制御用ＩＣにより、原稿読み取り用受光センサの受光周期信号を受信する。そして、この受光周期に同期した駆動周期で所定の繰り返し周期のパルス信号を出力しスイッチング素子を駆動し、トランスの二次側に繰り返し波形を有する電圧を発生させ、希ガス蛍光ランプを点灯させる。
上記のように、受光センサの受光周期に同期した駆動周期で上記蛍光ランプを点灯させ、かつ、上記繰り返し波形を有する電圧の立ち上がり時点を上記駆動周期に基づいて定めることにより、各受光周期における各色の積算光量を一定とすることができ、色むらを無くすことができる。
特許３５０９５５０号公報
上記特許文献１に記載の点灯装置は、インバータ制御用ＩＣからなる発振回路部を備えたインバータ回路を有し、このインバータ制御用ＩＣにより、原稿読み取り用受光センサの受光周期信号を受信する。そして、この受光周期に同期した駆動周期で所定の繰り返し周期のパルス信号を出力しスイッチング素子を駆動し、トランスの二次側に繰り返し波形を有する電圧を発生させ、希ガス蛍光ランプを点灯させる。
上記のように、受光センサの受光周期に同期した駆動周期で上記蛍光ランプを点灯させ、かつ、上記繰り返し波形を有する電圧の立ち上がり時点を上記駆動周期に基づいて定めることにより、各受光周期における各色の積算光量を一定とすることができ、色むらを無くすことができる。
特許文献１に記載の点灯装置では、発振回路部を専用ＩＣで構成していた。しかし、コストダウンの為に上記発振回路部を比較的安価なコンパレータで構成することが考えられる。
図８〜図９に安価なコンパレータで発振回路を構成した本発明の前提となる点灯装置の構成例を示す。図８はインバータ回路の構成を示すブロック図、図９は発振回路の具体的構成を示す回路図である。
図８に示すように、希ガスランプ点灯装置は、発振回路１、波形整形回路３、発振制御回路２、出力制御回路７、駆動回路４、電力制御素子５、昇圧トランス６から成るインバータ回路１０で構成され、昇圧トランス６の二次側に希ガス蛍光ランプ２０が接続される。
図８〜図９に安価なコンパレータで発振回路を構成した本発明の前提となる点灯装置の構成例を示す。図８はインバータ回路の構成を示すブロック図、図９は発振回路の具体的構成を示す回路図である。
図８に示すように、希ガスランプ点灯装置は、発振回路１、波形整形回路３、発振制御回路２、出力制御回路７、駆動回路４、電力制御素子５、昇圧トランス６から成るインバータ回路１０で構成され、昇圧トランス６の二次側に希ガス蛍光ランプ２０が接続される。
発振回路１は上述した比較的安価なコンパレータから構成される比較器１１と、抵抗Ｒ１とコンデンサＣ１の直列回路からなる帰還回路を備え、上記抵抗Ｒ１とコンデンサＣ１の時定数で定まる周波数で発振動作し、パルス状の出力を発生する。
上記インバータ回路１０には、電源３０からＤＣ２４Ｖの電源電圧が供給される。
上記出力制御回路７には、外部からランプ点灯制御信号５０が入力され、出力制御回路７はこの信号により駆動回路４の入力側の電位を制御して希ガス蛍光ランプ２０の点灯／非点灯を制御する。
また、上記発振制御回路２には、外部から原稿読取用光センサ（ＣＣＤラインセンサ）の読取周期信号である受光周期信号４０が入力され、発振制御回路２はこの受光周期信号４０により発振回路１の動作を制御する。
上記インバータ回路１０には、電源３０からＤＣ２４Ｖの電源電圧が供給される。
上記出力制御回路７には、外部からランプ点灯制御信号５０が入力され、出力制御回路７はこの信号により駆動回路４の入力側の電位を制御して希ガス蛍光ランプ２０の点灯／非点灯を制御する。
また、上記発振制御回路２には、外部から原稿読取用光センサ（ＣＣＤラインセンサ）の読取周期信号である受光周期信号４０が入力され、発振制御回路２はこの受光周期信号４０により発振回路１の動作を制御する。
該点灯装置の動作について、以下説明する。
インバータ回路１０に外部の電源３０よりＤＣ２４Ｖの電源電圧が入力される。この電源電圧の入力により、発振回路１の発振動作を開始しようとするが、受光周期信号４０がハイレベルのとき発振制御回路２のスイッチング素子ＳＷがオンであり、発振回路１の出力はスイッチング素子ＳＷを介して強制的にアースへ落とされる。このため、発振回路１はリセットされ、波形整形回路３には発振信号は入力されない。
次に、受光周期信号が反転する［例えば、ハイレベル（Ｈ）からローレベル（Ｌ）に変わる］と、該発振制御回路２内のスイッチング素子ＳＷがオフとなる。これにより該発振回路１からの発振信号が波形整形回路３に伝達される。
波形整形回路３へ伝達された発振信号は、矩形波に整形され出力される。ここで、インバータ回路１０の外部からランプ点灯制御信号５０が入力され、出力制御回路７が動作すると該波形整形回路３から出力された信号が、駆動回路４に伝達される。
なお、上記ランプ点灯制御信号５０が入力されなければ、該出力制御回路７は波形整形回路３からの出力信号を例えばローレベルに維持し、駆動回路４へは信号が伝達されない。
インバータ回路１０に外部の電源３０よりＤＣ２４Ｖの電源電圧が入力される。この電源電圧の入力により、発振回路１の発振動作を開始しようとするが、受光周期信号４０がハイレベルのとき発振制御回路２のスイッチング素子ＳＷがオンであり、発振回路１の出力はスイッチング素子ＳＷを介して強制的にアースへ落とされる。このため、発振回路１はリセットされ、波形整形回路３には発振信号は入力されない。
次に、受光周期信号が反転する［例えば、ハイレベル（Ｈ）からローレベル（Ｌ）に変わる］と、該発振制御回路２内のスイッチング素子ＳＷがオフとなる。これにより該発振回路１からの発振信号が波形整形回路３に伝達される。
波形整形回路３へ伝達された発振信号は、矩形波に整形され出力される。ここで、インバータ回路１０の外部からランプ点灯制御信号５０が入力され、出力制御回路７が動作すると該波形整形回路３から出力された信号が、駆動回路４に伝達される。
なお、上記ランプ点灯制御信号５０が入力されなければ、該出力制御回路７は波形整形回路３からの出力信号を例えばローレベルに維持し、駆動回路４へは信号が伝達されない。
駆動回路４から出力された信号は、電力制御素子５に入力される。該電力制御素子５はＦＥＴ等のスイッチング素子で構成される。
ＦＥＴのゲートに駆動回路４からの出力信号が入力されるとＦＥＴがオン−オフを繰り返す。オン時間には、昇圧トランス６の一次側に電流が流れ、エネルギーが蓄積される。次いでＦＥＴのゲートがオフすると昇圧トランス６の２次側に蓄えられたエネルギーが電流として放出されるといったフライバック動作を行っている。
昇圧トランス６の２次側から蓄積されたエネルギーが電流として放出され、希ガスランプ２０に一定電圧以上の高圧が印加され、該希ガスランプ２０が点灯する。
ＦＥＴのゲートに駆動回路４からの出力信号が入力されるとＦＥＴがオン−オフを繰り返す。オン時間には、昇圧トランス６の一次側に電流が流れ、エネルギーが蓄積される。次いでＦＥＴのゲートがオフすると昇圧トランス６の２次側に蓄えられたエネルギーが電流として放出されるといったフライバック動作を行っている。
昇圧トランス６の２次側から蓄積されたエネルギーが電流として放出され、希ガスランプ２０に一定電圧以上の高圧が印加され、該希ガスランプ２０が点灯する。
図９は上記発振回路１と発振制御回路２（以下発振回路部という）の具体的な回路構成例を示す図である。
インバータ回路の外にある電源３０から電源電圧ＤＣ２４Ｖが印加されると、低圧ダイオードＺｄ、分圧抵抗Ｒａを介してＩＣ等から構成されるコンパレータ１ａの＋入力側に電圧が掛かる。
また、電源電圧は低電圧ダイオードＺｄと抵抗Ｒｄを介して該コンパレータ１ａの出力側にも接続され、コンパレータ１ａの出力側と＋入力側との間には正帰還抵抗Ｒｃが接続されている。
したがって、コンパレータ１ａの出力側がハイレベルのとき（コンパレータ１ａ内の出力側のスイッチング素子がオフ状態のとき）、上記分圧抵抗Ｒａに並列に、抵抗Ｒｄと抵抗Ｒｃの直列回路が接続されることとなり、上記＋側入力に加わる電圧は、抵抗Ｒａと、並列に接続された抵抗Ｒｄと抵抗Ｒｃの合成抵抗値と、分圧抵抗Ｒａに直列接続された分圧抵抗Ｒｂの抵抗値との分圧比によって決まる値となる。この電圧を第２の比較基準電圧Ｖ２とする。
インバータ回路の外にある電源３０から電源電圧ＤＣ２４Ｖが印加されると、低圧ダイオードＺｄ、分圧抵抗Ｒａを介してＩＣ等から構成されるコンパレータ１ａの＋入力側に電圧が掛かる。
また、電源電圧は低電圧ダイオードＺｄと抵抗Ｒｄを介して該コンパレータ１ａの出力側にも接続され、コンパレータ１ａの出力側と＋入力側との間には正帰還抵抗Ｒｃが接続されている。
したがって、コンパレータ１ａの出力側がハイレベルのとき（コンパレータ１ａ内の出力側のスイッチング素子がオフ状態のとき）、上記分圧抵抗Ｒａに並列に、抵抗Ｒｄと抵抗Ｒｃの直列回路が接続されることとなり、上記＋側入力に加わる電圧は、抵抗Ｒａと、並列に接続された抵抗Ｒｄと抵抗Ｒｃの合成抵抗値と、分圧抵抗Ｒａに直列接続された分圧抵抗Ｒｂの抵抗値との分圧比によって決まる値となる。この電圧を第２の比較基準電圧Ｖ２とする。
一方、コンパレータ１ａの出力側がローレベルになると（コンパレータ１ａ内の出力側のスイッチング素子がオン状態になったとき、ここでは出力側が接地電位になるとする）、上記正帰還抵抗Ｒｃの一端（コンパレータ１ａの出力側に接続された端子）はローレベルとなり、分圧抵抗Ｒｂに並列に上記抵抗Ｒｃが接続されることとなり、上記＋側入力に加わる電圧は、分圧抵抗Ｒａの抵抗値と、並列に接続された分圧抵抗Ｒａと抵抗Ｒｃの合成抵抗値の分圧比によって決まる値となる。この電圧を第１の比較基準電圧Ｖ１とする。 上記電圧Ｖ１，Ｖ２はコンパレータ１ａの比較基準電圧となり、Ｖ１＜Ｖ２である。
また、該コンパレータ１ａの出力側から抵抗Ｒ１を介して一端が接地されたコンデンサＣ１が接続されている。更には、抵抗Ｒ１とコンデンサＣ１との接続部は、コンパレータ１ａの比較器−側に接続されている。
また、該コンパレータ１ａの出力側から抵抗Ｒ１を介して一端が接地されたコンデンサＣ１が接続されている。更には、抵抗Ｒ１とコンデンサＣ１との接続部は、コンパレータ１ａの比較器−側に接続されている。
図１０は上記コンパレータ１ａから構成される発振回路の動作を説明する図である。
上述したようにコンパレータの比較基準電圧はコンパレータ１ａの出力がハイレベルの場合はＶ２、ローレベルの場合はＶ１である。このため、図１０の（ａ）に示すように、コンパレータ１ａの−側入力端の電圧Ｖｉが小さいとき、コンパレータ１ａの出力はハイレベルＨであり、比較基準電圧はＶ２である。そして、−側入力端の電圧Ｖｉが上昇し、上記電圧Ｖ２を越えると、コンパレータ１ａの出力はローレベルＬになる。この状態から−側入力端の電圧Ｖｉが下降し、上記電圧Ｖ１より小さくなると、コンパレータ１ａの出力はハイレベルＬとなる。以下このような動作をヒステリシス動作と呼ぶ。
ここで、前記したようにコンパレータ１ａの出力側には、抵抗Ｒ１を介してコンデンサＣ１が接続され、抵抗Ｒ１とコンデンサＣ１との接続部がコンパレータ１ａの−入力側に接続されている。したがって、−側入力端の電圧が小さく、コンパレータ１ａの出力がハイレベルのとき、抵抗Ｒ１を介してコンデンサＣ１が充電される。
この充電によりコンデンサＣ１の電圧が上昇し上記比較基準電圧Ｖ２を越えると、コンパレータ１ａの出力はローレベルとなる。
このため、コンデンサＣ１に充電されていた電荷は抵抗Ｒ１を通じて放電される。また、コンパレータ１ａの出力がローレベルであるため上記比較基準電圧はＶ１となる。
放電が進みコンデンサＣの電位が上記比較基準電圧Ｖ１より小さくなると再びコンパレータ１ａの出力はハイレベルに反転する。
すなわち、図１０に示すようにコンデンサＣ１と抵抗Ｒ１の接続点の電位（Ａ点の電位）は三角波状に変化し、コンパレータ１ａの出力（Ｃ点の電位）は、同図に示すように、抵抗Ｒ１とコンデンサＣ１の時定数で定まる繰り返し周期を有する矩形波となる。
上述したようにコンパレータの比較基準電圧はコンパレータ１ａの出力がハイレベルの場合はＶ２、ローレベルの場合はＶ１である。このため、図１０の（ａ）に示すように、コンパレータ１ａの−側入力端の電圧Ｖｉが小さいとき、コンパレータ１ａの出力はハイレベルＨであり、比較基準電圧はＶ２である。そして、−側入力端の電圧Ｖｉが上昇し、上記電圧Ｖ２を越えると、コンパレータ１ａの出力はローレベルＬになる。この状態から−側入力端の電圧Ｖｉが下降し、上記電圧Ｖ１より小さくなると、コンパレータ１ａの出力はハイレベルＬとなる。以下このような動作をヒステリシス動作と呼ぶ。
ここで、前記したようにコンパレータ１ａの出力側には、抵抗Ｒ１を介してコンデンサＣ１が接続され、抵抗Ｒ１とコンデンサＣ１との接続部がコンパレータ１ａの−入力側に接続されている。したがって、−側入力端の電圧が小さく、コンパレータ１ａの出力がハイレベルのとき、抵抗Ｒ１を介してコンデンサＣ１が充電される。
この充電によりコンデンサＣ１の電圧が上昇し上記比較基準電圧Ｖ２を越えると、コンパレータ１ａの出力はローレベルとなる。
このため、コンデンサＣ１に充電されていた電荷は抵抗Ｒ１を通じて放電される。また、コンパレータ１ａの出力がローレベルであるため上記比較基準電圧はＶ１となる。
放電が進みコンデンサＣの電位が上記比較基準電圧Ｖ１より小さくなると再びコンパレータ１ａの出力はハイレベルに反転する。
すなわち、図１０に示すようにコンデンサＣ１と抵抗Ｒ１の接続点の電位（Ａ点の電位）は三角波状に変化し、コンパレータ１ａの出力（Ｃ点の電位）は、同図に示すように、抵抗Ｒ１とコンデンサＣ１の時定数で定まる繰り返し周期を有する矩形波となる。
図９に戻り、発振制御回路２には前記したように、受光周期信号４０によりオン／オフするトランジスタスイッチング素子ＳＷが設けられ、該スイッチング素子ＳＷは、例えば受光周期信号４０がハイレベルのときオンし、ローレベルの時オフする。該スイッチング素子ＳＷは、コレクタ側がコンパレータ１ａの出力に接続されており、エミッタ側が接地されている。
このため、受光周期信号４０がハイレベルであり、スイッチング素子ＳＷがオンであると、コンパレータ１ａの出力側は接地電位となりコンデンサＣ１が放電する。
すなわち、受光周期信号がハイレベルになることにより、発振回路１がリセットされ、コンデンサＣ１が接地電位まで落ちる。
また、受光周期信号４０がローレベルとなると、発振制御回路２のスイッチング素子ＳＷがオフとなり、コンパレータ１ａの出力側がハイレベルとなり、コンデンサＣ１が充電を開始し、コンデンサＣ１の電圧は接地電位から上昇を開始する。
このため、受光周期信号４０がハイレベルであり、スイッチング素子ＳＷがオンであると、コンパレータ１ａの出力側は接地電位となりコンデンサＣ１が放電する。
すなわち、受光周期信号がハイレベルになることにより、発振回路１がリセットされ、コンデンサＣ１が接地電位まで落ちる。
また、受光周期信号４０がローレベルとなると、発振制御回路２のスイッチング素子ＳＷがオフとなり、コンパレータ１ａの出力側がハイレベルとなり、コンデンサＣ１が充電を開始し、コンデンサＣ１の電圧は接地電位から上昇を開始する。
ところで、図８、図９に示した発振回路部において、受光周期信号がハイレベルからローレベルに反転したとき発振回路の出力信号に遅延が発生するといった問題があった。
図１１のタイミングチャートを用いて、遅延が発生する動作を説明する。
図１１において、（ａ）はＣ１とＲ１で作る三角波（コンデンサＣ１と抵抗Ｒ１の接続点であるＡ点の電位）、（ｂ）は受光周期信号（Ｃ点の電位）、（ｃ）は発振回路出力（Ｂ点の電位）を示す。
受光周期信号４０として一定のハイレベル期間を持った繰り返しパルス（Ｔ３−Ｔ４）が入力された場合、そのパルス信号は、図９に示す抵抗Ｒｆを介して発振制御回路２のスイッチング素子ＳＷに入力する。
図１１のタイミングチャートを用いて、遅延が発生する動作を説明する。
図１１において、（ａ）はＣ１とＲ１で作る三角波（コンデンサＣ１と抵抗Ｒ１の接続点であるＡ点の電位）、（ｂ）は受光周期信号（Ｃ点の電位）、（ｃ）は発振回路出力（Ｂ点の電位）を示す。
受光周期信号４０として一定のハイレベル期間を持った繰り返しパルス（Ｔ３−Ｔ４）が入力された場合、そのパルス信号は、図９に示す抵抗Ｒｆを介して発振制御回路２のスイッチング素子ＳＷに入力する。
スイッチング素子ＳＷがオンになると（Ｔ３）、その期間（Ｔ３−Ｔ４）はコンパレータ１ａの出力は強制的にローレベルに落とされる。この動作を受けて発振回路のコンデンサＣ１は抵抗Ｒ１を介して放電する。
その際、コンデンサＣの充電電圧は接地電位レベルまで下がってしまう（Ｔ３）。次に、Ｔ４の時点で受光周期信号４０がローレベルに落ちると、スイッチング素子ＳＷがオフになり、コンパレータ１ａの出力はハイレベルとなり、コンデンサＣ１の充電が開始される。
そして、コンデンサＣ１の充電電圧がコンパレータ１ａの比較基準電圧Ｖ２まで上昇すると、再び、コンパレータ１ａの出力はローレベルとなる（Ｔ５）。ここで、Ｔ３において、コンデンサＣ１の充電電圧が接地電位レベルまで落ちているため、Ｔ４での該コンデンサＣ１の充電開始からＴ５の充電完了まで時間がかかり遅延が発生する。
すなわち、その後に発生する三角波は接地電位から電位が上昇し該コンパレータの基準電圧Ｖ２に到達するまでの時間がかかってしまう。このため、受光周期信号がローレベルの期間におけるランプの発光回数が少なくなる。
その際、コンデンサＣの充電電圧は接地電位レベルまで下がってしまう（Ｔ３）。次に、Ｔ４の時点で受光周期信号４０がローレベルに落ちると、スイッチング素子ＳＷがオフになり、コンパレータ１ａの出力はハイレベルとなり、コンデンサＣ１の充電が開始される。
そして、コンデンサＣ１の充電電圧がコンパレータ１ａの比較基準電圧Ｖ２まで上昇すると、再び、コンパレータ１ａの出力はローレベルとなる（Ｔ５）。ここで、Ｔ３において、コンデンサＣ１の充電電圧が接地電位レベルまで落ちているため、Ｔ４での該コンデンサＣ１の充電開始からＴ５の充電完了まで時間がかかり遅延が発生する。
すなわち、その後に発生する三角波は接地電位から電位が上昇し該コンパレータの基準電圧Ｖ２に到達するまでの時間がかかってしまう。このため、受光周期信号がローレベルの期間におけるランプの発光回数が少なくなる。
図１２は、安価なコンパレータで発振回路を構成した本発明の前提となる点灯装置のの他の構成例を示す図、図１３は発振回路部の具体的構成を示す回路図、図１４はインバータ回路の発振動作と受光周期信号との関係を示すタイミングチャートである。
図１２、図１３に示した点灯装置は、発振制御回路２のスイッチング素子ＳＷのコレクタを発振回路１のコンデンサＣ１と抵抗Ｒ１の接続点に接続したものであり、その他の構成は前記図８、図９に示したものと同様である。
図１２、図１３に示した点灯装置においても、発振制御回路２のスイッチング素子ＳＷがオンになると、発振回路１のコンデンサＣ１は抵抗Ｒ１を介して放電し、図１４に示すようにコンデンサＣの充電電圧は接地電位レベルまで下がってしまう
このため、前述したように、発振制御回路２のスイッチング素子ＳＷがオフになり、コンデンサＣ１の充電が開始されてから、コンデンサＣ１の充電電圧がコンパレータ１ａの比較基準電圧Ｖ２まで上昇するのに時間がかかり、図８、図９に示したものと同様、遅延が発生する。
図１２、図１３に示した点灯装置は、発振制御回路２のスイッチング素子ＳＷのコレクタを発振回路１のコンデンサＣ１と抵抗Ｒ１の接続点に接続したものであり、その他の構成は前記図８、図９に示したものと同様である。
図１２、図１３に示した点灯装置においても、発振制御回路２のスイッチング素子ＳＷがオンになると、発振回路１のコンデンサＣ１は抵抗Ｒ１を介して放電し、図１４に示すようにコンデンサＣの充電電圧は接地電位レベルまで下がってしまう
このため、前述したように、発振制御回路２のスイッチング素子ＳＷがオフになり、コンデンサＣ１の充電が開始されてから、コンデンサＣ１の充電電圧がコンパレータ１ａの比較基準電圧Ｖ２まで上昇するのに時間がかかり、図８、図９に示したものと同様、遅延が発生する。
以上のように、図８、図１２に示した点灯装置においては、受光周期信号４０がハイレベルからローレベルに反転したとき、コンデンサＣ１が充電するまでに時間がかかり、遅延が発生する。このため、受光周期信号がローレベルの期間におけるランプの発光回数が少なくなる。
前記特許文献１にも記載されるように、青色は残光時間が短く、カラー原稿の読み取りの場合、ランプの発光回数が少なくなると、特に青色の光量減衰が大きくなる。このため、ＣＣＤラインセンサへ入力される青色光量の総量が他の色に比べ小さくなり、色むらなどが発生する。
本発明は上記問題点を解決するためになされたものであって、受光周期信号により発振回路がリセットされてから発振信号が立ち上がるまでの遅延時間を減少させ、原稿等の読取り時に発生する色むらを無くすことができる希ガス蛍光ランプの点灯装置を提供することを目的とする。
前記特許文献１にも記載されるように、青色は残光時間が短く、カラー原稿の読み取りの場合、ランプの発光回数が少なくなると、特に青色の光量減衰が大きくなる。このため、ＣＣＤラインセンサへ入力される青色光量の総量が他の色に比べ小さくなり、色むらなどが発生する。
本発明は上記問題点を解決するためになされたものであって、受光周期信号により発振回路がリセットされてから発振信号が立ち上がるまでの遅延時間を減少させ、原稿等の読取り時に発生する色むらを無くすことができる希ガス蛍光ランプの点灯装置を提供することを目的とする。
上記課題を本発明においては、次のように解決する。
ガラス管内面に赤、緑、青の３種類の蛍光物質を塗布した原稿照明用蛍光ランプと、所定の受光周期で走査される原稿読み取り用受光センサとを備えたカラー原稿読み取り装置に適用され、繰り返し波形を有する電圧を印加して上記蛍光ランプを点灯させる放電ランプ点灯装置において、放電ランプ点灯装置に、所定の発振周波数で発振する発振回路と、上記受光センサからの受光周期信号を受信して、該受光周期に同期したタイミングで上記発振回路の発振を開始させ、上記受光周期信号に同期した駆動周期で上記発振回路が発振するように制御する発振制御回路と、上記発振回路の出力に基づき上記繰り返し波形を有する電圧を発生する駆動回路から構成されるインバータ回路を設ける。
そして、上記発振回路を、比較器と、抵抗とコンデンサの直列回路から構成される帰還回路から構成し、上記発振制御回路に、上記受光周期信号により動作するスイッチング回路と、上記スイッチング回路をオフにした時に、上記抵抗とコンデンサの接続点の電位が、上記発振回路の発振動作に所定時間以上の遅延が生じさせないようにするレベルシフト手段を設ける。
ガラス管内面に赤、緑、青の３種類の蛍光物質を塗布した原稿照明用蛍光ランプと、所定の受光周期で走査される原稿読み取り用受光センサとを備えたカラー原稿読み取り装置に適用され、繰り返し波形を有する電圧を印加して上記蛍光ランプを点灯させる放電ランプ点灯装置において、放電ランプ点灯装置に、所定の発振周波数で発振する発振回路と、上記受光センサからの受光周期信号を受信して、該受光周期に同期したタイミングで上記発振回路の発振を開始させ、上記受光周期信号に同期した駆動周期で上記発振回路が発振するように制御する発振制御回路と、上記発振回路の出力に基づき上記繰り返し波形を有する電圧を発生する駆動回路から構成されるインバータ回路を設ける。
そして、上記発振回路を、比較器と、抵抗とコンデンサの直列回路から構成される帰還回路から構成し、上記発振制御回路に、上記受光周期信号により動作するスイッチング回路と、上記スイッチング回路をオフにした時に、上記抵抗とコンデンサの接続点の電位が、上記発振回路の発振動作に所定時間以上の遅延が生じさせないようにするレベルシフト手段を設ける。
具体的には、上記発振回路例えば以下のように構成する。
発振回路をヒステリシス動作特性を有する比較器と、抵抗とコンデンサの直列回路を有する帰還回路から構成し、上記抵抗の一端を比較器の出力側に接続し、該抵抗とコンデンサの接続点を上記比較器の入力側に接続し、かつ上記コンデンサの他端を接地する。
そして、上記比較器の出力に応じて、上記コンデンサを上記抵抗とコンデンサの時定数により定まる周期で充放電させることにより、比較器の出力側から所定周期でオン／オフする信号を出力させる。
また、レベルシフト手段による遅延時間を以下のように設定するのが望ましい。
上記レベルシフト手段により上記スイッチング回路がオフになったときの上記抵抗とコンデンサの接続点の電位を接地電位より上昇させ、上記スイッチング回路がオフになってから、コンデンサの充電電圧が上記比較器の出力を反転させる電圧に上昇するまでの時間が、上記比較器の出力信号の１周期（出力信号のオン時間＋オフ時間）を越えないようにする。
上記レベルシフト手段としては、具体的には、発振制御回路のスイッチング回路に直列に抵抗を接続したり、スイッチング回路に直列にダイオードなどの素子を接続することにより実現することができる。
発振回路をヒステリシス動作特性を有する比較器と、抵抗とコンデンサの直列回路を有する帰還回路から構成し、上記抵抗の一端を比較器の出力側に接続し、該抵抗とコンデンサの接続点を上記比較器の入力側に接続し、かつ上記コンデンサの他端を接地する。
そして、上記比較器の出力に応じて、上記コンデンサを上記抵抗とコンデンサの時定数により定まる周期で充放電させることにより、比較器の出力側から所定周期でオン／オフする信号を出力させる。
また、レベルシフト手段による遅延時間を以下のように設定するのが望ましい。
上記レベルシフト手段により上記スイッチング回路がオフになったときの上記抵抗とコンデンサの接続点の電位を接地電位より上昇させ、上記スイッチング回路がオフになってから、コンデンサの充電電圧が上記比較器の出力を反転させる電圧に上昇するまでの時間が、上記比較器の出力信号の１周期（出力信号のオン時間＋オフ時間）を越えないようにする。
上記レベルシフト手段としては、具体的には、発振制御回路のスイッチング回路に直列に抵抗を接続したり、スイッチング回路に直列にダイオードなどの素子を接続することにより実現することができる。
本発明においては、以下の効果を得ることができる。
（１）発振制御回路に、スイッチング回路をオフにした時に、上記抵抗とコンデンサの接続点の電位が、上記発振回路の発振動作に所定時間以上の遅延が生じさせないようにするレベルシフト手段を設けたので、受光周期信号により発振回路がリセットされてから発振信号が立ち上がるまでの遅延時間を減少させ、原稿等の読取り時に発生する色むらを無くすことができる。
（２）発振回路を、比較的安価なコンパレータを用いて実現することができ、また、上記レベルシフト手段として、比較的安価な抵抗あるいはダイオードを用いて実現することができるので、点灯装置のコストを低減することができる。
（１）発振制御回路に、スイッチング回路をオフにした時に、上記抵抗とコンデンサの接続点の電位が、上記発振回路の発振動作に所定時間以上の遅延が生じさせないようにするレベルシフト手段を設けたので、受光周期信号により発振回路がリセットされてから発振信号が立ち上がるまでの遅延時間を減少させ、原稿等の読取り時に発生する色むらを無くすことができる。
（２）発振回路を、比較的安価なコンパレータを用いて実現することができ、また、上記レベルシフト手段として、比較的安価な抵抗あるいはダイオードを用いて実現することができるので、点灯装置のコストを低減することができる。
図１は本発明の第１の実施例の希ガス蛍光ランプ点灯装置のブロック図、図２は発振回路の具体的構成を示す回路図、図３は該インバータ回路の発振回路と受光周期信号との関係を示すタイミングチャートである。
図１に示すように、希ガスランプ点灯装置は、前記図８に示したものと同様、発振回路１、波形整形回路３、発振制御回路２、出力制御回路７、駆動回路４、電力制御素子５、昇圧トランス６から成るインバータ回路１０で構成され、昇圧トランス６の二次側に希ガス蛍光ランプ２０が接続される。本実施例においては、上記発振制御回路２はスイッチング素子ＳＷに直列に接続された分圧抵抗Ｒｅを有し、分圧抵抗Ｒｅの一端がスイッチング素子ＳＷに接続され、他端が比較器１１の出力側に接続されている。本実施例では分圧抵抗Ｒｅが前述したレベルシフト手段として機能する。
図１に示すように、希ガスランプ点灯装置は、前記図８に示したものと同様、発振回路１、波形整形回路３、発振制御回路２、出力制御回路７、駆動回路４、電力制御素子５、昇圧トランス６から成るインバータ回路１０で構成され、昇圧トランス６の二次側に希ガス蛍光ランプ２０が接続される。本実施例においては、上記発振制御回路２はスイッチング素子ＳＷに直列に接続された分圧抵抗Ｒｅを有し、分圧抵抗Ｒｅの一端がスイッチング素子ＳＷに接続され、他端が比較器１１の出力側に接続されている。本実施例では分圧抵抗Ｒｅが前述したレベルシフト手段として機能する。
その他の構成は前述した図８に示したものと同様であり、発振回路１は前述した比較的安価なコンパレータから構成される比較器１１と、抵抗Ｒ１とコンデンサＣ１の直列回路からなる帰還回路を備え、上記抵抗Ｒ１とコンデンサＣ１の時定数で定まる周波数で発振動作し、パルス状の出力を発生する。
上記インバータ回路１０には、電源３０からＤＣ２４Ｖの電源電圧が供給される。
上記出力制御回路７には、外部からランプ点灯制御信号５０が入力され、出力制御回路７はこの信号により駆動回路４の入力側の電位を制御して希ガス蛍光ランプ２０の点灯／非点灯を制御する。
また、上記発振制御回路２には、外部から原稿読取用光センサ（ＣＣＤラインセンサ）の読取周期信号である受光周期信号４０が入力され、発振制御回路２はこの受光周期信号４０により発振回路１の動作を制御する。
上記インバータ回路１０には、電源３０からＤＣ２４Ｖの電源電圧が供給される。
上記出力制御回路７には、外部からランプ点灯制御信号５０が入力され、出力制御回路７はこの信号により駆動回路４の入力側の電位を制御して希ガス蛍光ランプ２０の点灯／非点灯を制御する。
また、上記発振制御回路２には、外部から原稿読取用光センサ（ＣＣＤラインセンサ）の読取周期信号である受光周期信号４０が入力され、発振制御回路２はこの受光周期信号４０により発振回路１の動作を制御する。
次に本実施例のランプ点灯装置の動作について以下に説明する。
インバータ回路１０に外部の電源３０よりＤＣ２４Ｖの電源電圧が入力される。この電源電圧の入力により、発振回路１の発振動作を開始しようとするが、受光周期信号４０がハイレベルのとき発振制御回路２のスイッチング素子ＳＷがオンであり、発振回路１の出力は分圧抵抗Ｒｅとスイッチング素子ＳＷを介してアースへ接続されている。このため、発振回路１はリセットされ、波形整形回路３には発振信号は入力されない。
次に、受光周期信号が反転する［例えば、ハイレベル（Ｈ）からローレベル（Ｌ）に変わる］と、該発振制御回路２内のスイッチング素子ＳＷがオフとなる。これにより該発振回路１からの発振信号が波形整形回路３に伝達される。
インバータ回路１０に外部の電源３０よりＤＣ２４Ｖの電源電圧が入力される。この電源電圧の入力により、発振回路１の発振動作を開始しようとするが、受光周期信号４０がハイレベルのとき発振制御回路２のスイッチング素子ＳＷがオンであり、発振回路１の出力は分圧抵抗Ｒｅとスイッチング素子ＳＷを介してアースへ接続されている。このため、発振回路１はリセットされ、波形整形回路３には発振信号は入力されない。
次に、受光周期信号が反転する［例えば、ハイレベル（Ｈ）からローレベル（Ｌ）に変わる］と、該発振制御回路２内のスイッチング素子ＳＷがオフとなる。これにより該発振回路１からの発振信号が波形整形回路３に伝達される。
波形整形回路３へ伝達された発振信号は、矩形波に整形され出力される。ここで、インバータ回路１０の外部からランプ点灯制御信号５０が入力され、出力制御回路７が動作すると該波形整形回路３から出力された信号が、駆動回路４に伝達される。
駆動回路４から出力された信号は、電力制御素子５に入力され、前記したように、電力制御素子５（例えばＦＥＴ）がオン−オフを繰り返す。オン時間には、昇圧トランス６の一次側に電流が流れ、エネルギーが蓄積される。次いでＦＥＴのゲートがオフすると昇圧トランス６の２次側に蓄えられたエネルギーが電流として放出されるといったフライバック動作を行う。
昇圧トランス６の２次側から蓄積されたエネルギーが電流として放出され、希ガスランプ２０に一定電圧以上の高圧が印加され、該希ガスランプ２０が点灯する。
駆動回路４から出力された信号は、電力制御素子５に入力され、前記したように、電力制御素子５（例えばＦＥＴ）がオン−オフを繰り返す。オン時間には、昇圧トランス６の一次側に電流が流れ、エネルギーが蓄積される。次いでＦＥＴのゲートがオフすると昇圧トランス６の２次側に蓄えられたエネルギーが電流として放出されるといったフライバック動作を行う。
昇圧トランス６の２次側から蓄積されたエネルギーが電流として放出され、希ガスランプ２０に一定電圧以上の高圧が印加され、該希ガスランプ２０が点灯する。
図２は上記発振回路１と発振制御回路２から構成される発振回路部の具体的な回路構成例を示す図である。
インバータ回路の外にある電源３０から電源電圧ＤＣ２４Ｖが印加されると、低圧ダイオードＺｄ、分圧抵抗Ｒａを介してＩＣ等から構成されるコンパレータ１ａの＋入力側に電圧が掛かる。
また、電源電圧は低電圧ダイオードＺｄと抵抗Ｒｄを介して該コンパレータ１ａの出力側にも接続され、コンパレータ１ａの出力側と＋入力側との間には正帰還抵抗Ｒｃが接続されている。
したがって、前記図１１で説明したように、コンパレータ１ａの出力側がハイレベルの場合は、上記＋側入力に加わる電圧は、前記比較基準電圧Ｖ２となる。
一方、コンパレータ１ａの出力側がローレベルになると、上記＋側入力に加わる電圧は、前記比較基準電圧Ｖ１となる。なお、前記したように、Ｖ１＜Ｖ２であり、例えば、コンパレータ１ａの出力がハイレベル時の出力電圧は例えば１３Ｖであるとすると、Ｖ１＝６．１Ｖ、Ｖ２＝９．７Ｖ程度となる。コンパレータ１ａがハイレベル時の出力電圧をここではＶｈとする。
インバータ回路の外にある電源３０から電源電圧ＤＣ２４Ｖが印加されると、低圧ダイオードＺｄ、分圧抵抗Ｒａを介してＩＣ等から構成されるコンパレータ１ａの＋入力側に電圧が掛かる。
また、電源電圧は低電圧ダイオードＺｄと抵抗Ｒｄを介して該コンパレータ１ａの出力側にも接続され、コンパレータ１ａの出力側と＋入力側との間には正帰還抵抗Ｒｃが接続されている。
したがって、前記図１１で説明したように、コンパレータ１ａの出力側がハイレベルの場合は、上記＋側入力に加わる電圧は、前記比較基準電圧Ｖ２となる。
一方、コンパレータ１ａの出力側がローレベルになると、上記＋側入力に加わる電圧は、前記比較基準電圧Ｖ１となる。なお、前記したように、Ｖ１＜Ｖ２であり、例えば、コンパレータ１ａの出力がハイレベル時の出力電圧は例えば１３Ｖであるとすると、Ｖ１＝６．１Ｖ、Ｖ２＝９．７Ｖ程度となる。コンパレータ１ａがハイレベル時の出力電圧をここではＶｈとする。
また、前記したようにコンパレータ１ａの出力側には、抵抗Ｒ１を介してコンデンサＣ１が接続され、抵抗Ｒ１とコンデンサＣ１との接続部がコンパレータ１ａの−入力側に接続されている。したがって、−側入力端の電圧が小さく、コンパレータ１ａの出力電圧がＶｈのとき、抵抗Ｒ１を介してコンデンサＣ１が充電される。
この充電によりコンデンサＣ１の電圧が上昇し上記比較基準電圧Ｖ２を越えると、コンパレータ１ａの出力はローレベルとなる。
このため、コンデンサＣ１に充電されていた電荷は抵抗Ｒ１を通じて放電される。また、コンパレータ１ａの出力がローレベルであるため上記比較基準電圧はＶ１となる。
放電が進みコンデンサＣの電位が上記比較基準電圧Ｖ１より小さくなると再びコンパレータ１ａの出力は反転し、ハイレベル（電圧Ｖｈ）となる。すなわち、前記したようにコンデンサＣ１と抵抗Ｒ１の接続点の電位は三角波状に変化し、コンパレータ１ａの出力は、抵抗Ｒ１とコンデンサＣ１の時定数で定まる繰り返し周期を有する矩形波となる。
この充電によりコンデンサＣ１の電圧が上昇し上記比較基準電圧Ｖ２を越えると、コンパレータ１ａの出力はローレベルとなる。
このため、コンデンサＣ１に充電されていた電荷は抵抗Ｒ１を通じて放電される。また、コンパレータ１ａの出力がローレベルであるため上記比較基準電圧はＶ１となる。
放電が進みコンデンサＣの電位が上記比較基準電圧Ｖ１より小さくなると再びコンパレータ１ａの出力は反転し、ハイレベル（電圧Ｖｈ）となる。すなわち、前記したようにコンデンサＣ１と抵抗Ｒ１の接続点の電位は三角波状に変化し、コンパレータ１ａの出力は、抵抗Ｒ１とコンデンサＣ１の時定数で定まる繰り返し周期を有する矩形波となる。
発振制御回路２には前記したように、受光周期信号４０によりオン／オフするスイッチング素子ＳＷが設けられ、該スイッチング素子ＳＷは、例えば受光周期信号４０がハイレベルのときオンし、ローレベルの時オフする。該スイッチング素子ＳＷは、コレクタ側が分圧抵抗Ｒｅを介してコンパレータ１ａの出力に接続されており、エミッタ側が接地されている。
このため、コンパレータ１ａの出力がハイレベルでその出力電圧がＶｈであって、受光周期信号４０がハイレベルでありスイッチング素子ＳＷがオンであると、コンパレータ１ａの出力側の電圧は、前記コンパレータ１ａ出力側の電圧Ｖｈと抵抗Ｒａ、Ｒｂ、Ｒｃ、Ｒｄと分圧抵抗Ｒｅの値により定まる所定の値Ｖｓとなる。
このため、コンパレータ１ａの出力がハイレベルでその出力電圧がＶｈであって、受光周期信号４０がハイレベルでありスイッチング素子ＳＷがオンであると、コンパレータ１ａの出力側の電圧は、前記コンパレータ１ａ出力側の電圧Ｖｈと抵抗Ｒａ、Ｒｂ、Ｒｃ、Ｒｄと分圧抵抗Ｒｅの値により定まる所定の値Ｖｓとなる。
また、受光周期信号がローレベルになると、スイッチング素子ＳＷがオフとなるので、前記したように、コンパレータ１ａの出力がハイレベル（コンパレータ出力電圧はＶｈとなる）のとき、抵抗Ｒ１を介してコンデンサＣ１が充電される。そして、この充電によりコンデンサＣ１の電圧が上昇し上記比較基準電圧Ｖ２を越えると、コンパレータ１ａの出力はローレベルとなり、コンデンサＣ１に充電されていた電荷は抵抗Ｒ１を通じて放電し、コンパレータ１ａの出力がローレベルになる。
上記動作を繰り返し、コンデンサＣ１と抵抗Ｒ１の接続点の電位は三角波状に変化し、コンパレータ１ａの出力は、抵抗Ｒ１とコンデンサＣ１の時定数で定まる繰り返し周期を有する矩形波となる。
上記動作を繰り返し、コンデンサＣ１と抵抗Ｒ１の接続点の電位は三角波状に変化し、コンパレータ１ａの出力は、抵抗Ｒ１とコンデンサＣ１の時定数で定まる繰り返し周期を有する矩形波となる。
ところで、前記したように図９、図１３に示した発振回路部においては、受光周期信号がハイレベルからローレベルに反転したとき、図１１、図１４に示したように遅延が発生するといった問題が起こった。
そこで、本実施例では図１、図２に示したように、発振制御回路２のスイッチング素子ＳＷに直列に分圧抵抗Ｒｅを接続した。これにより、上記遅延を減少させることができる。
以下、図３のタイミングチャートにより、本実施例の動作を説明する。
図３において、（ａ）はＣ１とＲ１で作る三角波（コンデンサＣ１と抵抗Ｒ１の接続点であるＡ点の電位）、（ｂ）は受光周期信号（Ｃ点の電位）、（ｃ）は発振回路出力（Ｂ点の電位）を示す。
そこで、本実施例では図１、図２に示したように、発振制御回路２のスイッチング素子ＳＷに直列に分圧抵抗Ｒｅを接続した。これにより、上記遅延を減少させることができる。
以下、図３のタイミングチャートにより、本実施例の動作を説明する。
図３において、（ａ）はＣ１とＲ１で作る三角波（コンデンサＣ１と抵抗Ｒ１の接続点であるＡ点の電位）、（ｂ）は受光周期信号（Ｃ点の電位）、（ｃ）は発振回路出力（Ｂ点の電位）を示す。
受光周期信号４０として一定のハイレベル期間を持った繰り返しパルス（Ｔ３−Ｔ４）が入力された場合、そのパルス信号は、図２に示す抵抗Ｒｆを介して発振制御回路２のスイッチング素子ＳＷに入力する。
スイッチング素子ＳＷがオンになると（Ｔ３）、その期間（Ｔ３−Ｔ４）はコンパレータ１ａの出力は分圧抵抗Ｒｅを介して接地される。このため、発振回路１のコンデンサＣ１は抵抗Ｒ１、Ｒｅを介して放電する。
これによりコンデンサＣ１の充電電圧が、前記比較基準電圧Ｖ１より小さくなると、コンパレータ１ａの出力はハイレベルとなるが、スイッチング素子ＳＷがオンのため、その電圧は分圧抵抗ＲｅやＲｄ等により定まる電圧Ｖｓとなる。
コンデンサＣ１は抵抗Ｒ１、Ｒｅを介して放電するが、コンパレータ１ａの出力電圧がＶｓであるので、コンデンサＣ１の電圧はＶｓ以下にはならない。
ついで、発振制御回路１のスイッチング素子ＳＷがオフになると、コンパレータ１ａの出力側の電圧はＶｈとなり、コンデンサＣ１の充電が始まる。
そして、コンデンサＣ１の充電電圧がコンパレータ１ａの比較基準電圧Ｖ２まで上昇すると、再び、コンパレータ１ａの出力はローレベルとなる（Ｔ５）。
ここで、受光周期信号がオンのとき、コンデンサＣ１の充電電圧は、接地電位より大きいＶｓであるので、Ｔ４での該コンデンサＣ１の充電開始からＴ５の充電完了まで時間は短縮され、前記図１１、図１４に示したような大きな遅延は発生しない。このため、ランプの発光回数が少なくなるといった問題は解消される。
スイッチング素子ＳＷがオンになると（Ｔ３）、その期間（Ｔ３−Ｔ４）はコンパレータ１ａの出力は分圧抵抗Ｒｅを介して接地される。このため、発振回路１のコンデンサＣ１は抵抗Ｒ１、Ｒｅを介して放電する。
これによりコンデンサＣ１の充電電圧が、前記比較基準電圧Ｖ１より小さくなると、コンパレータ１ａの出力はハイレベルとなるが、スイッチング素子ＳＷがオンのため、その電圧は分圧抵抗ＲｅやＲｄ等により定まる電圧Ｖｓとなる。
コンデンサＣ１は抵抗Ｒ１、Ｒｅを介して放電するが、コンパレータ１ａの出力電圧がＶｓであるので、コンデンサＣ１の電圧はＶｓ以下にはならない。
ついで、発振制御回路１のスイッチング素子ＳＷがオフになると、コンパレータ１ａの出力側の電圧はＶｈとなり、コンデンサＣ１の充電が始まる。
そして、コンデンサＣ１の充電電圧がコンパレータ１ａの比較基準電圧Ｖ２まで上昇すると、再び、コンパレータ１ａの出力はローレベルとなる（Ｔ５）。
ここで、受光周期信号がオンのとき、コンデンサＣ１の充電電圧は、接地電位より大きいＶｓであるので、Ｔ４での該コンデンサＣ１の充電開始からＴ５の充電完了まで時間は短縮され、前記図１１、図１４に示したような大きな遅延は発生しない。このため、ランプの発光回数が少なくなるといった問題は解消される。
図４は、本発明の第２の実施例の希ガス蛍光ランプ点灯装置のブロック図、図５は発振回路部の具体的構成を示す回路図、図６は該インバータ回路の発振動作と受光周期信号との関係を示すタイミングチャートである。
図４、図５に示した点灯装置は、発振制御回路２のスイッチング素子ＳＷのコレクタを発振回路１のコンデンサＣ１と抵抗Ｒ１の接続点に接続したものであり、その他の構成は前記図１、図２に示したものと同様である。
図４に示すように、本実施例の希ガスランプ点灯装置は、前記図１に示したものと同様、発振回路１、波形整形回路３、発振制御回路２、出力制御回路７、駆動回路４、電力制御素子５、昇圧トランス６から成るインバータ回路１０で構成され、昇圧トランス６の二次側に希ガス蛍光ランプ２０が接続される。上記発振制御回路２はスイッチング素子ＳＷに直列に接続された分圧抵抗Ｒｅを有し、分圧抵抗Ｒｅの一端がスイッチング素子ＳＷに接続され、他端がコンデンサＣ１と抵抗Ｒ１の接続点に接続されている。この分圧抵抗Ｒｅが前述したレベルシフト手段として機能する。
図４、図５に示した点灯装置は、発振制御回路２のスイッチング素子ＳＷのコレクタを発振回路１のコンデンサＣ１と抵抗Ｒ１の接続点に接続したものであり、その他の構成は前記図１、図２に示したものと同様である。
図４に示すように、本実施例の希ガスランプ点灯装置は、前記図１に示したものと同様、発振回路１、波形整形回路３、発振制御回路２、出力制御回路７、駆動回路４、電力制御素子５、昇圧トランス６から成るインバータ回路１０で構成され、昇圧トランス６の二次側に希ガス蛍光ランプ２０が接続される。上記発振制御回路２はスイッチング素子ＳＷに直列に接続された分圧抵抗Ｒｅを有し、分圧抵抗Ｒｅの一端がスイッチング素子ＳＷに接続され、他端がコンデンサＣ１と抵抗Ｒ１の接続点に接続されている。この分圧抵抗Ｒｅが前述したレベルシフト手段として機能する。
その他の構成は前述した図１に示したものと同様であり、発振回路１は前述した比較的安価なコンパレータから構成される比較器１１と、抵抗Ｒ１とコンデンサＣ１の直列回路からなる帰還回路を備え、上記抵抗Ｒ１とコンデンサＣ１の時定数で定まる周波数で発振動作し、パルス状の出力を発生する。
また、図１と同様、上記インバータ回路１０には、電源３０からＤＣ２４Ｖの電源電圧が供給され、上記出力制御回路７には、外部からランプ点灯制御信号５０が入力され、出力制御回路７はこの信号により駆動回路４の入力側の電位を制御して希ガス蛍光ランプ２０の点灯／非点灯を制御する。
また、上記発振制御回路２には、外部から前記したように受光周期信号４０が入力され、発振制御回路２はこの受光周期信号４０により発振回路１の動作を制御する。
また、図１と同様、上記インバータ回路１０には、電源３０からＤＣ２４Ｖの電源電圧が供給され、上記出力制御回路７には、外部からランプ点灯制御信号５０が入力され、出力制御回路７はこの信号により駆動回路４の入力側の電位を制御して希ガス蛍光ランプ２０の点灯／非点灯を制御する。
また、上記発振制御回路２には、外部から前記したように受光周期信号４０が入力され、発振制御回路２はこの受光周期信号４０により発振回路１の動作を制御する。
次に本実施例のランプ点灯装置の動作について以下に説明する。
インバータ回路１０に外部の電源３０よりＤＣ２４Ｖの電源電圧が入力される。この電源電圧の入力により、発振回路１の発振動作を開始しようとするが、受光周期信号４０がハイレベルのとき発振制御回路２のスイッチング素子ＳＷがオンであり、発振回路１のコンデンサＣ１と抵抗Ｒ１の接続点は分圧抵抗Ｒｅとスイッチング素子ＳＷを介してアースへ接続されている。このため、発振回路１は発振動作をせず、波形整形回路３には発振信号は入力されない。
次に、受光周期信号が反転すると、該発振制御回路２内のスイッチング素子ＳＷがオフとなる。これにより該発振回路１からの発振信号が波形整形回路３に伝達される。
波形整形回路３へ伝達された発振信号は、矩形波に整形され出力される。ここで、前記したようにインバータ回路１０の外部からランプ点灯制御信号５０が入力され、出力制御回路７が動作すると該波形整形回路３から出力された信号が、駆動回路４に伝達される。 駆動回路４から出力された信号は、電力制御素子５に入力され、前記したように、電力制御素子５（例えばＦＥＴ）がオン−オフを繰り返し、オン時間には、昇圧トランス６の一次側に電流が流れ、エネルギーが蓄積される。次いでＦＥＴのゲートがオフすると昇圧トランス６の２次側に蓄えられたエネルギーが電流として放出されるといったフライバック動作を行う。
昇圧トランス６の２次側から蓄積されたエネルギーが電流として放出され、希ガスランプ２０に一定電圧以上の高圧が印加され、該希ガスランプ２０が点灯する。
インバータ回路１０に外部の電源３０よりＤＣ２４Ｖの電源電圧が入力される。この電源電圧の入力により、発振回路１の発振動作を開始しようとするが、受光周期信号４０がハイレベルのとき発振制御回路２のスイッチング素子ＳＷがオンであり、発振回路１のコンデンサＣ１と抵抗Ｒ１の接続点は分圧抵抗Ｒｅとスイッチング素子ＳＷを介してアースへ接続されている。このため、発振回路１は発振動作をせず、波形整形回路３には発振信号は入力されない。
次に、受光周期信号が反転すると、該発振制御回路２内のスイッチング素子ＳＷがオフとなる。これにより該発振回路１からの発振信号が波形整形回路３に伝達される。
波形整形回路３へ伝達された発振信号は、矩形波に整形され出力される。ここで、前記したようにインバータ回路１０の外部からランプ点灯制御信号５０が入力され、出力制御回路７が動作すると該波形整形回路３から出力された信号が、駆動回路４に伝達される。 駆動回路４から出力された信号は、電力制御素子５に入力され、前記したように、電力制御素子５（例えばＦＥＴ）がオン−オフを繰り返し、オン時間には、昇圧トランス６の一次側に電流が流れ、エネルギーが蓄積される。次いでＦＥＴのゲートがオフすると昇圧トランス６の２次側に蓄えられたエネルギーが電流として放出されるといったフライバック動作を行う。
昇圧トランス６の２次側から蓄積されたエネルギーが電流として放出され、希ガスランプ２０に一定電圧以上の高圧が印加され、該希ガスランプ２０が点灯する。
図５は上記発振回路１と発振制御回路２から構成される発振回路部の具体的な回路構成例を示す図である。
インバータ回路の外にある電源３０から電源電圧ＤＣ２４Ｖが印加されると、低圧ダイオードＺｄ、分圧抵抗Ｒａを介してＩＣ等から構成されるコンパレータ１ａの＋入力側に電圧が掛かる。
また、電源電圧は低電圧ダイオードＺｄと抵抗Ｒｄを介して該コンパレータ１ａの出力側にも接続され、コンパレータ１ａの出力側と＋入力側との間には正帰還抵抗Ｒｃが接続されている。
その動作は、前記図２で説明したのと同様であり、コンパレータ１ａの出力側がハイレベルの場合は、上記＋側入力に加わる電圧は、前記比較基準電圧Ｖ２となり、コンパレータ１ａの出力側がローレベルになると、上記＋側入力に加わる電圧は、前記比較基準電圧Ｖ１となる。
また、前記したようにコンパレータ１ａの出力側には、抵抗Ｒ１を介してコンデンサＣ１が接続され、抵抗Ｒ１とコンデンサＣ１との接続部がコンパレータ１ａの−入力側に接続されている。
したがって、前記したように、−側入力端の電圧が小さく、コンパレータ１ａの出力電圧がＶｈのとき、抵抗Ｒ１を介してコンデンサＣ１が充電される。
この充電によりコンデンサＣ１の電圧が上昇し上記比較基準電圧Ｖ２を越えると、コンパレータ１ａの出力はローレベルとなり、コンデンサＣ１に充電されていた電荷は抵抗Ｒ１を通じて放電される。この動作を繰り返し、前記したようにコンデンサＣ１と抵抗Ｒ１の接続点の電位は三角波状に変化し、コンパレータ１ａの出力は、抵抗Ｒ１とコンデンサＣ１の時定数で定まる繰り返し周期を有する矩形波となる。
インバータ回路の外にある電源３０から電源電圧ＤＣ２４Ｖが印加されると、低圧ダイオードＺｄ、分圧抵抗Ｒａを介してＩＣ等から構成されるコンパレータ１ａの＋入力側に電圧が掛かる。
また、電源電圧は低電圧ダイオードＺｄと抵抗Ｒｄを介して該コンパレータ１ａの出力側にも接続され、コンパレータ１ａの出力側と＋入力側との間には正帰還抵抗Ｒｃが接続されている。
その動作は、前記図２で説明したのと同様であり、コンパレータ１ａの出力側がハイレベルの場合は、上記＋側入力に加わる電圧は、前記比較基準電圧Ｖ２となり、コンパレータ１ａの出力側がローレベルになると、上記＋側入力に加わる電圧は、前記比較基準電圧Ｖ１となる。
また、前記したようにコンパレータ１ａの出力側には、抵抗Ｒ１を介してコンデンサＣ１が接続され、抵抗Ｒ１とコンデンサＣ１との接続部がコンパレータ１ａの−入力側に接続されている。
したがって、前記したように、−側入力端の電圧が小さく、コンパレータ１ａの出力電圧がＶｈのとき、抵抗Ｒ１を介してコンデンサＣ１が充電される。
この充電によりコンデンサＣ１の電圧が上昇し上記比較基準電圧Ｖ２を越えると、コンパレータ１ａの出力はローレベルとなり、コンデンサＣ１に充電されていた電荷は抵抗Ｒ１を通じて放電される。この動作を繰り返し、前記したようにコンデンサＣ１と抵抗Ｒ１の接続点の電位は三角波状に変化し、コンパレータ１ａの出力は、抵抗Ｒ１とコンデンサＣ１の時定数で定まる繰り返し周期を有する矩形波となる。
発振制御回路２には受光周期信号４０によりオン／オフするスイッチング素子ＳＷが設けられ、該スイッチング素子ＳＷは、例えば受光周期信号４０がハイレベルのときオンし、ローレベルの時オフする。該スイッチング素子ＳＷは、コレクタ側が分圧抵抗Ｒｅを介してコンデンサＣ１と抵抗Ｒ１の接続点に接続され、エミッタ側が接地されている。
このため、受光周期信号４０がハイレベルでありスイッチング素子ＳＷがオンであると、コンデンサＣ１に充電されていた電荷は、上記抵抗Ｒｅを介して放電する。
ここで、コンパレータ１ａの出力がハイレベルで出力側の電圧がＶｈであって、上記スイッチング素子ＳＷがオンのとき、上記電圧Ｖｈは抵抗Ｒ１と分圧抵抗Ｒｅにより分圧されるので、コンデンサＣ１が放電しても、その電圧は、上記電圧Ｖｈ、上記抵抗Ｒ１と分圧抵抗Ｒｅより定まる所定の値になる。この電圧をＶｓとする。
このため、受光周期信号４０がハイレベルでありスイッチング素子ＳＷがオンであると、コンデンサＣ１に充電されていた電荷は、上記抵抗Ｒｅを介して放電する。
ここで、コンパレータ１ａの出力がハイレベルで出力側の電圧がＶｈであって、上記スイッチング素子ＳＷがオンのとき、上記電圧Ｖｈは抵抗Ｒ１と分圧抵抗Ｒｅにより分圧されるので、コンデンサＣ１が放電しても、その電圧は、上記電圧Ｖｈ、上記抵抗Ｒ１と分圧抵抗Ｒｅより定まる所定の値になる。この電圧をＶｓとする。
また、受光周期信号がローレベルになると、スイッチング素子ＳＷがオフとなるので、前記したように、コンパレータ１ａの出力がハイレベル（コンパレータ出力電圧はＶｈとなる）のとき、抵抗Ｒ１を介してコンデンサＣ１が充電される。そして、この充電によりコンデンサＣ１の電圧が上昇し上記比較基準電圧Ｖ２を越えると、コンパレータ１ａの出力はローレベルとなり、コンデンサＣ１に充電されていた電荷は抵抗Ｒ１を通じて放電し、コンパレータ１ａの出力がローレベルになる。
上記動作を繰り返し、コンデンサＣ１と抵抗Ｒ１の接続点の電位は三角波状に変化し、コンパレータ１ａの出力は、抵抗Ｒ１とコンデンサＣ１の時定数で定まる繰り返し周期を有する矩形波となる。
上記動作を繰り返し、コンデンサＣ１と抵抗Ｒ１の接続点の電位は三角波状に変化し、コンパレータ１ａの出力は、抵抗Ｒ１とコンデンサＣ１の時定数で定まる繰り返し周期を有する矩形波となる。
図４、図５に示したように、本実施例では発振制御回路２のスイッチング素子ＳＷに直列に分圧抵抗Ｒｅを接続しており、これにより、前記した遅延を減少させることができる。
以下、図６のタイミングチャートにより、本実施例の動作を説明する。
図６において、（ａ）はＣ１とＲ１で作る三角波（コンデンサＣ１と抵抗Ｒ１の接続点であるＡ点の電位）、（ｂ）は受光周期信号（Ｃ点の電位）、（ｃ）は発振回路出力（Ｂ点の電位）を示す。
以下、図６のタイミングチャートにより、本実施例の動作を説明する。
図６において、（ａ）はＣ１とＲ１で作る三角波（コンデンサＣ１と抵抗Ｒ１の接続点であるＡ点の電位）、（ｂ）は受光周期信号（Ｃ点の電位）、（ｃ）は発振回路出力（Ｂ点の電位）を示す。
受光周期信号４０として一定のハイレベル期間を持った繰り返しパルス（Ｔ３−Ｔ４）が入力された場合、そのパルス信号は、図５に示す抵抗Ｒｆを介して発振制御回路２のスイッチング素子ＳＷに入力する。
スイッチング素子ＳＷがオンになると（Ｔ３）、その期間（Ｔ３−Ｔ４）はコンデンサＣ１と抵抗Ｒ１の接続点は、分圧抵抗Ｒｅを介して接地される。このため、発振回路１のコンデンサＣ１は抵抗Ｒｅを介して放電する。
これによりコンデンサＣ１の充電電圧が、前記比較基準電圧Ｖ１より小さくなると、コンパレータ１ａの出力はハイレベルとなるが、スイッチング素子ＳＷがオンであると、コンデンサＣ１と抵抗Ｒ１の接続点の電圧は分圧抵抗Ｒｅと抵抗Ｒ１により定まる電圧Ｖｓとなる。
ついで、発振制御回路１のスイッチング素子ＳＷがオフになると、コンパレータ１ａの出力側の電圧はＶｈとなり、コンデンサＣ１の充電が始まる。
そして、コンデンサＣ１の充電電圧がコンパレータ１ａの比較基準電圧Ｖ２まで上昇すると、再び、コンパレータ１ａの出力はローレベルとなる（Ｔ５）。
ここで、受光周期信号がオンのとき、コンデンサＣ１の充電電圧はＶｓであるので、Ｔ４での該コンデンサＣ１の充電開始からＴ５の充電完了まで時間は短縮され、前記図９の回路の場合のように大きな遅延は発生しない。このため、ランプの発光回数が少なくなるといった問題は解消される。
スイッチング素子ＳＷがオンになると（Ｔ３）、その期間（Ｔ３−Ｔ４）はコンデンサＣ１と抵抗Ｒ１の接続点は、分圧抵抗Ｒｅを介して接地される。このため、発振回路１のコンデンサＣ１は抵抗Ｒｅを介して放電する。
これによりコンデンサＣ１の充電電圧が、前記比較基準電圧Ｖ１より小さくなると、コンパレータ１ａの出力はハイレベルとなるが、スイッチング素子ＳＷがオンであると、コンデンサＣ１と抵抗Ｒ１の接続点の電圧は分圧抵抗Ｒｅと抵抗Ｒ１により定まる電圧Ｖｓとなる。
ついで、発振制御回路１のスイッチング素子ＳＷがオフになると、コンパレータ１ａの出力側の電圧はＶｈとなり、コンデンサＣ１の充電が始まる。
そして、コンデンサＣ１の充電電圧がコンパレータ１ａの比較基準電圧Ｖ２まで上昇すると、再び、コンパレータ１ａの出力はローレベルとなる（Ｔ５）。
ここで、受光周期信号がオンのとき、コンデンサＣ１の充電電圧はＶｓであるので、Ｔ４での該コンデンサＣ１の充電開始からＴ５の充電完了まで時間は短縮され、前記図９の回路の場合のように大きな遅延は発生しない。このため、ランプの発光回数が少なくなるといった問題は解消される。
図１、図２、図４、図５では発振制御回路２のスイッチング素子ＳＷに直列に分圧抵抗Ｒｅを接続した場合について示したが、レベルシフト手段としては、図７に示すような手段を用いてもよい。
図７（ａ）（ｂ）はスイッチング素子ＳＷに直列に複数のダイオードを直列接続してレベルシフト手段を構成した場合を示している。同図（ａ）はスイッチング素子ＳＷのコレクタ側に複数のダイオードＤ１，Ｄ２を直列接続した場合を示し、同図（ｂ）はスイッチング素子ＳＷのエミッタ側に複数のダイオードＤ１，Ｄ２を直列接続した場合を示している。
何れの場合にも、スイッチング素子ＳＷがオンになっているとき、直列接続したダイオードＤ１の両端に生ずる電圧分だけ、コンパレータ１ａの出力側の電圧を上昇させることができ、前記分圧抵抗Ｒｅを設けた場合と同様の効果を得ることができる。
また、図７（ｃ）は分圧抵抗Ｒｅをスイッチング素子ＳＷのエミッタ側に直列接続した場合を示し、分圧抵抗Ｒｅを同図に示すように配置しても、前記図２、図５に示したものと同様の効果を得ることができる。
図７（ａ）（ｂ）はスイッチング素子ＳＷに直列に複数のダイオードを直列接続してレベルシフト手段を構成した場合を示している。同図（ａ）はスイッチング素子ＳＷのコレクタ側に複数のダイオードＤ１，Ｄ２を直列接続した場合を示し、同図（ｂ）はスイッチング素子ＳＷのエミッタ側に複数のダイオードＤ１，Ｄ２を直列接続した場合を示している。
何れの場合にも、スイッチング素子ＳＷがオンになっているとき、直列接続したダイオードＤ１の両端に生ずる電圧分だけ、コンパレータ１ａの出力側の電圧を上昇させることができ、前記分圧抵抗Ｒｅを設けた場合と同様の効果を得ることができる。
また、図７（ｃ）は分圧抵抗Ｒｅをスイッチング素子ＳＷのエミッタ側に直列接続した場合を示し、分圧抵抗Ｒｅを同図に示すように配置しても、前記図２、図５に示したものと同様の効果を得ることができる。
１ 発振回路
１ａ コンパレータ
２ 発振制御回路
３ 波形整形回路
４ 駆動回路
５ 電力制御素子
６ 昇圧トランス
７ 出力制御回路
１０ インバータ回路
２０ 希ガス蛍光ランプ
３０ 電源
４０ 受光周期信号
５０ ランプ点灯制御信号
ＳＷ スイッチング素子
Ｃ１ コンデンサ
Ｒ１ 抵抗
Ｒｅ 分圧抵抗
１ａ コンパレータ
２ 発振制御回路
３ 波形整形回路
４ 駆動回路
５ 電力制御素子
６ 昇圧トランス
７ 出力制御回路
１０ インバータ回路
２０ 希ガス蛍光ランプ
３０ 電源
４０ 受光周期信号
５０ ランプ点灯制御信号
ＳＷ スイッチング素子
Ｃ１ コンデンサ
Ｒ１ 抵抗
Ｒｅ 分圧抵抗
Claims (1)
- ガラス管内面に赤、緑、青の３種類の蛍光物質を塗布した原稿照明用蛍光ランプと、所定の受光周期で走査される原稿読み取り用受光センサとを備えたカラー原稿読み取り装置に適用され、繰り返し波形を有する電圧を印加して上記蛍光ランプを点灯させる放電ランプ点灯装置であって、
上記放電ランプ点灯装置は、所定の発振周波数で発振する発振回路と、上記受光センサからの受光周期信号を受信して、該受光周期に同期したタイミングで上記発振回路の発振を開始させ、上記受光周期信号に同期した駆動周期で上記発振回路が発振するように制御する発振制御回路と、上記発振回路の出力に基づき上記繰り返し波形を有する電圧を発生する駆動回路から構成されるインバータ回路を備え、
上記発振回路は比較器と、抵抗とコンデンサの直列回路から構成される帰還回路を備え、
上記発振制御回路は、上記受光周期信号により動作するスイッチング回路と、上記スイッチング回路をオフにした時に、上記抵抗とコンデンサの接続点の電位が、上記発振回路の発振動作に所定時間以上の遅延が生じさせないようにするレベルシフト手段を備えたことを特徴とする放電ランプ点灯装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005237390A JP4640034B2 (ja) | 2005-08-18 | 2005-08-18 | 放電ランプ点灯装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005237390A JP4640034B2 (ja) | 2005-08-18 | 2005-08-18 | 放電ランプ点灯装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007053010A JP2007053010A (ja) | 2007-03-01 |
| JP4640034B2 true JP4640034B2 (ja) | 2011-03-02 |
Family
ID=37917307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005237390A Expired - Fee Related JP4640034B2 (ja) | 2005-08-18 | 2005-08-18 | 放電ランプ点灯装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4640034B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7326073B2 (ja) * | 2019-09-05 | 2023-08-15 | 東芝テック株式会社 | Ｌｅｄ駆動回路及び液体吐出観察装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002118989A (ja) * | 1991-03-26 | 2002-04-19 | Auckland Uniservices Ltd | 誘導電力分配システムおよび車両 |
| JP3509550B2 (ja) * | 1998-04-28 | 2004-03-22 | ウシオ電機株式会社 | 放電ランプ点灯装置 |
-
2005
- 2005-08-18 JP JP2005237390A patent/JP4640034B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002118989A (ja) * | 1991-03-26 | 2002-04-19 | Auckland Uniservices Ltd | 誘導電力分配システムおよび車両 |
| JP3509550B2 (ja) * | 1998-04-28 | 2004-03-22 | ウシオ電機株式会社 | 放電ランプ点灯装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007053010A (ja) | 2007-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4979521B2 (ja) | インバータおよびその制御回路、制御方法、ならびにそれらを用いた発光装置 | |
| US6788006B2 (en) | Discharge lamp ballast with dimming | |
| JP4640034B2 (ja) | 放電ランプ点灯装置 | |
| CN101784142B (zh) | 高调光频率的发光二极管电路 | |
| JP4174679B2 (ja) | 希ガス蛍光ランプの点灯装置 | |
| JP3800415B2 (ja) | パルス幅変調回路及びそれを用いた照明装置 | |
| JP2000069759A (ja) | 圧電インバータ回路及びそれを用いた時分割駆動光源装置 | |
| JP4858205B2 (ja) | 放電ランプ点灯装置 | |
| JP4258500B2 (ja) | 放電灯点灯装置 | |
| JP3509550B2 (ja) | 放電ランプ点灯装置 | |
| JP5416357B2 (ja) | 電界放出型ランプの駆動装置 | |
| JP4823650B2 (ja) | インバータおよびその駆動方法、ならびにそれを用いた発光装置および液晶テレビ | |
| JP2001110587A (ja) | 放電ランプ点灯装置 | |
| KR101181142B1 (ko) | 희가스 형광 램프 점등 장치 | |
| JP3880246B2 (ja) | 希ガス放電灯の点灯装置 | |
| CN1856208B (zh) | 气体放电灯的调光控制方法 | |
| JP3880247B2 (ja) | 希ガス放電灯の点灯装置 | |
| JP3576875B2 (ja) | 希ガス放電灯の点灯装置 | |
| JPH1126180A (ja) | 放電灯点灯装置 | |
| JP2002190918A (ja) | 画像読取装置 | |
| JP2008071707A (ja) | 放電灯点灯装置 | |
| JP2006107890A (ja) | 放電灯駆動装置及び照明装置 | |
| JP2000209399A (ja) | 画像読取装置 | |
| JPH11154598A (ja) | 放電灯点灯装置 | |
| JP2003151791A (ja) | 放電灯装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080304 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101025 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101102 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101115 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4640034 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |