JP4639702B2 - Liquid crystal display device and driving method of liquid crystal display device - Google Patents
Liquid crystal display device and driving method of liquid crystal display device Download PDFInfo
- Publication number
- JP4639702B2 JP4639702B2 JP2004260009A JP2004260009A JP4639702B2 JP 4639702 B2 JP4639702 B2 JP 4639702B2 JP 2004260009 A JP2004260009 A JP 2004260009A JP 2004260009 A JP2004260009 A JP 2004260009A JP 4639702 B2 JP4639702 B2 JP 4639702B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- voltage
- line
- display device
- scanning line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
本発明はアクティブマトリクス型LCD(Liquid Crystal Display)を用いた液晶表示装置、及び当該液晶表示装置の駆動方法に関する。 The present invention relates to a liquid crystal display device using an active matrix LCD (Liquid Crystal Display) and a driving method of the liquid crystal display device.
液晶を駆動させて画像表示する液晶表示装置が知られている。このような液晶表示装置には、表示パネル上に複数の走査線と複数の信号線とをそれぞれ直交に配置し、各交差点近傍に表示画素を配置するアクティブマトリクス方式のものがある。このアクティブマトリクス型液晶表示装置においては、スイッチング素子(例えばTFT(Thin Film Transistor:薄膜トランジスタ))を介して信号線に接続される画素電極と、当該画素電極に対向して配置される共通電極との間に液晶が充填されて液晶容量Clcが形成され、2つの電極間にて電界が形成されることにより液晶が駆動されるとともに、液晶容量Clcの印加電圧を保持する補助容量Csが液晶容量Clcと並列接続されて構成される。 A liquid crystal display device that displays an image by driving a liquid crystal is known. Such a liquid crystal display device includes an active matrix type in which a plurality of scanning lines and a plurality of signal lines are arranged orthogonally on a display panel, and display pixels are arranged in the vicinity of each intersection. In this active matrix type liquid crystal display device, a pixel electrode connected to a signal line via a switching element (for example, a thin film transistor (TFT)), and a common electrode disposed to face the pixel electrode Liquid crystal is filled between them to form a liquid crystal capacitor Clc, and an electric field is formed between the two electrodes to drive the liquid crystal, and an auxiliary capacitor Cs that holds the voltage applied to the liquid crystal capacitor Clc is a liquid crystal capacitor Clc. And connected in parallel.
アクティブマトリクス型液晶表示装置は、液晶パネルの構造と駆動方法からCs/Vcom一括駆動型、Csオンゲート型及びCsライン別駆動型の3種類に分類される。以下、それぞれの液晶パネルの構造と駆動方法を説明する。 Active matrix liquid crystal display devices are classified into three types: Cs / V com collective drive type, Cs on-gate type, and Cs line-by-line drive type, depending on the structure and driving method of the liquid crystal panel. Hereinafter, the structure and driving method of each liquid crystal panel will be described.
(1)Cs/Vcom一括駆動型
図8(a)はCs/Vcom一括駆動型の液晶パネルの等価回路を示した図である。Cs/Vcom一括駆動型の液晶パネルは、補助容量の他端が共通電極に接続されて、補助容量が共通電極と同電位に駆動されるものである。図8(a)に示すように、行方向に延伸された走査線G1と列方向に延伸された信号線S1の交差部にTFT91が配置される。TFT91のゲート電極は走査線G1に接続され、ドレイン電極は信号線S1に接続される。液晶容量Clcの一端はTFT91のソース電極に接続され、他端は共通電極Vcomに接続される。また補助容量Csの一端はTFT91のソース電極に接続され、他端は走査線G1と平行して配設されたCS線(補助容量線)92に接続されて共通電極Vcomに接続され、補助容量Csと共通電極Vcomとが一括して駆動される。また、TFT91のゲート−ソース間には寄生容量Cgsが存在する。
(1) Cs / V com collective drive type FIG. 8A is a diagram showing an equivalent circuit of a Cs / V com collective drive type liquid crystal panel. In the Cs / V com collective drive type liquid crystal panel, the other end of the auxiliary capacitor is connected to the common electrode, and the auxiliary capacitor is driven to the same potential as the common electrode. As shown in FIG. 8A, the
図9はCs/Vcom一括駆動型の液晶パネルを備える液晶表示装置の従来の駆動方法における主な信号波形である。OEは階調信号の各信号線への出力を許可するための信号波形、GOEは走査信号の各走査線への出力を許可するための信号波形である。G1は走査線G1の電位、G2は走査線G2の電位を示した波形である。走査線G1の電位は、走査線G1の選択時はVgh(ハイレベル)となり、非選択時はVgl(ロウレベル)となる。走査線G2も同様である。S1は信号線S1の電位を示した波形である。信号線S1の最高電位はVshである。 FIG. 9 shows main signal waveforms in a conventional driving method of a liquid crystal display device having a Cs / V com collective driving type liquid crystal panel. OE is a signal waveform for allowing the output of the gradation signal to each signal line, and GOE is a signal waveform for allowing the output of the scanning signal to each scanning line. G1 is a waveform indicating the potential of the scanning line G1, and G2 is a waveform indicating the potential of the scanning line G2. The potential of the scanning line G1 is V gh (high level) when the scanning line G1 is selected, and is V gl (low level) when the scanning line G1 is not selected. The same applies to the scanning line G2. S1 is a waveform showing the potential of the signal line S1. The maximum potential of the signal line S1 is V sh .
Vcomは共通電極Vcomの電位を示した波形であり、Vpic3はTFT91のソース電極の電位を示した波形である。ここで、液晶に直流的な電圧を印加しつづけると液晶素子が劣化するため、液晶印加電圧の極性を水平走査毎に反転させるライン反転駆動を行うが、信号線に印加する電圧の振幅を低く抑えるため、水平走査毎に各信号線と共通電極Vcomの極性を反転させる反転駆動を行う。共通電極Vcomのハイレベルの電圧値をVcoh、ロウレベルの電圧値をVcolとする。
V com is a waveform indicating the potential of the common electrode V com , and V pic3 is a waveform indicating the potential of the source electrode of the
時間tx1において走査線G1の電位がVglからVghに上がると、TFT91がオン状態となり、信号S1の電位がTFT91を介して液晶容量Clcと補助容量Csに印加される。この時のVpic3の電圧値をVsigxとすると、液晶印加電圧Vlcdx1は
Vlcdx1=Vsigx−Vcol
となる。
When the potential of the scanning line G1 rises from V gl to V gh at time t x1 , the
It becomes.
そして時間tx2において走査線G1の電位がVghからVglに下がると、TFT91はオフ状態となる。この時の液晶印加電圧Vlcdx2は、寄生容量Cgsの影響でΔVx1低下する。
Vlcdx2=Vlcdx1−ΔVx1
但し、ΔVx1=(Vgh−Vgl)×Cgs/(Cgs+Clc+Cs)
When the potential of the scanning line G1 drops from V gh to V gl at time t x2 , the TFT 91 is turned off. At this time, the liquid crystal applied voltage V lcdx2 decreases by ΔV x1 due to the influence of the parasitic capacitance Cgs.
V lcdx2 = V lcdx1 −ΔV x1
Where ΔV x1 = (V gh −V gl ) × Cgs / (Cgs + Clc + Cs)
更に、時間tx3において共通電極Vcomの電位がVcolからVcohに上がると、この時の液晶印加電圧Vlcdx3は
Vlcdx3=Vlcdx2+ΔVx2
但し、ΔVx2=(Vcoh−Vcol)×Cs/(Cgs+Clc+Cs)
となり、以下、液晶容量Clcには共通電極Vcomがロウレベルの時にVlcdx2、ハイレベルの時にVlcdx3の電圧が印加され続け、次の水平走査時まで表示状態が保持される。
Further, when the potential of the common electrode V com rises from V col to V coh at time t x3 , the liquid crystal applied voltage V lcdx3 at this time is V lcdx3 = V lcdx2 + ΔV x2
However, ΔV x2 = (V coh −V col ) × Cs / (Cgs + Clc + Cs)
Next, following, V Lcdx2 when the common electrode V com is at the low level to the liquid crystal capacitance Clc, the voltage of V Lcdx3 continues to be applied when the high level, the display state until the next horizontal scan is retained.
(2)Csオンゲート型
図8(b)はCsオンゲート型の液晶パネルの等価回路を示した図である。以下、(1)Cs/Vcom一括駆動型において説明した構成要素及び信号と同一のものについては、同一の符号を付して説明を省略する。Csオンゲート型の液晶パネルは、補助容量の他端が次段の走査線に接続されて、補助容量が次段の走査線により駆動されて、共通電極とは別に駆動されるように構成されるものであり、図8(b)に示すように、走査線G1に接続される表示画素の補助容量Csの他端が次段の走査線G2に接続されて、補助容量が次段の走査線G2により駆動される。これにより、Csオンゲート型においては、液晶パネル上にCS線(補助容量線)が無いため、液晶パネルの開口率を向上させることができる利点を有する。例えば特許文献1には、Csオンゲート型の液晶パネルにおけるフリッカを低減するための発明が開示されている。
(2) Cs On-Gate Type FIG. 8B is a diagram showing an equivalent circuit of a Cs on-gate type liquid crystal panel. Hereinafter, the same components and signals as those described in (1) Cs / V com collective drive type will be denoted by the same reference numerals and description thereof will be omitted. The Cs on-gate type liquid crystal panel is configured such that the other end of the auxiliary capacitor is connected to the next-stage scanning line, and the auxiliary capacitor is driven by the next-stage scanning line and driven separately from the common electrode. As shown in FIG. 8B, the other end of the auxiliary capacitor Cs of the display pixel connected to the scanning line G1 is connected to the next-stage scanning line G2, and the auxiliary capacitor is connected to the next-stage scanning line. Driven by G2. Thus, the Cs on-gate type has an advantage that the aperture ratio of the liquid crystal panel can be improved because there is no CS line (auxiliary capacitance line) on the liquid crystal panel. For example,
図10はCsオンゲート型の液晶パネルを備える液晶表示装置の従来の駆動方法における主な信号波形である。この場合においても、ライン反転駆動を行う際に、信号線に印加する電圧の振幅を低く抑えるため、水平走査毎に各信号線と共通電極Vcomの極性を反転させる反転駆動を行う。走査線G1の電位は走査線G1の選択時はVghとなり、非選択時はVgyとVglの2電圧間で周期的に変化する。電圧Vgl及びVgyはTFT91をオフ状態とする電圧である。 FIG. 10 shows main signal waveforms in a conventional driving method of a liquid crystal display device having a Cs on-gate type liquid crystal panel. Even in this case, in order to keep the amplitude of the voltage applied to the signal line low when performing line inversion driving, inversion driving is performed to invert the polarity of each signal line and the common electrode Vcom every horizontal scanning. The potential of the scanning line G1 becomes V gh when the scanning line G1 is selected, and periodically changes between two voltages V gy and V gl when not selected. The voltages V gl and V gy are voltages that turn off the TFT 91.
時間ty1において走査線G1の電位がVglからVghに上がると、TFT91がオン状態となり、信号S1の電圧がTFT91を介して液晶容量Clcと補助容量Csに印加される。この時のVpic3の電圧値をVsigyとすると、液晶印加電圧Vlcdy1は
Vlcdy1=Vsigy−Vcol
となる。
When the potential of the scanning line G1 rises from V gl to V gh at time t y1 , the
It becomes.
そして時間ty2において走査線G1の電位がVghからVglに下がると、TFT91はオフ状態となる。この時の液晶印加電圧Vlcdy2は、寄生容量Cgsの影響でΔVy1低下する。
Vlcdy2=Vlcdy1−ΔVy1
但し、ΔVy1=(Vgh−Vgl)×Cgs/(Cgs+Clc+Cs)
When the potential of the scanning line G1 drops from V gh to V gl at time t y2 , the TFT 91 is turned off. At this time, the liquid crystal applied voltage V lcdy2 decreases by ΔV y1 due to the influence of the parasitic capacitance Cgs.
V lcdy2 = V lcdy1 -ΔV y1
However, ΔV y1 = (V gh −V gl ) × Cgs / (Cgs + Clc + Cs)
更に、時間ty3において共通電極VcomがVcolからVcohに上がり、走査線G2の電位がVglからVgyに上がると、補助容量Csの他端の電位が上がる。この時の液晶印加電圧Vlcdy3は
Vlcdy3=Vlcdy2+ΔVy2
但し、ΔVy2=(Vcoh−Vcol)×Cs/(Cgs+Clc+Cs)であり、Vgy−Vgl=Vcoh−Vcolとする。
Further, when the common electrode V com rises from V col to V coh at time t y3 and the potential of the scanning line G2 rises from V gl to V gy , the potential at the other end of the auxiliary capacitor Cs rises. The liquid crystal applied voltage V lcdy3 at this time is V lcdy3 = V lcdy2 + ΔV y2
However, ΔV y2 = (V coh −V col ) × Cs / (Cgs + Clc + Cs), and V gy −V gl = V coh −V col .
続いて、時間ty4において走査線G2の電位がVgyからVghに上がると、この時の液晶印加電圧Vlcdy4は
Vlcdy4=Vlcdy3+ΔVy3
但し、ΔVy3=(Vgh−Vgy)×Cs/(Cgs+Clc+Cs)
となる。以下、液晶印加電圧は共通電極Vcomがロウレベルの時はVlcdy2、ハイレベルの時はVlcdy3となり、次の水平走査時まで表示状態が保持される。
Subsequently, when the potential of the scanning line G2 rises from V gy to V gh at time t y4 , the liquid crystal applied voltage V lcdy4 at this time is V lcdy4 = V lcdy3 + ΔV y3.
However, ΔV y3 = (V gh −V gy ) × Cs / (Cgs + Clc + Cs)
It becomes. Hereinafter, the liquid crystal application voltage is the common electrode V when com is low level V Lcdy2, next V Lcdy3 is at a high level, the display state until the next horizontal scan is retained.
(3)Csライン別駆動型
図8(c)はCsライン別駆動型の液晶パネルの等価回路を示した図である。Csライン別駆動型の液晶パネルは、補助容量の他端が共通電極に接続されず、補助容量が共通電極とは別に駆動されるものであり、図8(c)に示すように、補助容量Csの他端が走査線G1と平行して配設されたCS線(補助容量線)93に接続され、CS線93には専用のCSドライバ回路(不図示)によって信号電圧が印加される。例えば特許文献2には、Csライン別駆動型の液晶パネルにおいて消費電力を削減するために、走査信号が出力された直後、補助容量Csに印加する信号電圧を変化させる発明が開示されている。
(3) Cs Line Drive Type FIG. 8C is a diagram showing an equivalent circuit of a Cs line drive type liquid crystal panel. In the Cs-line driven type liquid crystal panel, the other end of the auxiliary capacitor is not connected to the common electrode, and the auxiliary capacitor is driven separately from the common electrode. As shown in FIG. The other end of Cs is connected to a CS line (auxiliary capacitance line) 93 disposed in parallel with the scanning line G1, and a signal voltage is applied to the
図11はCsライン別駆動型の液晶パネルを備える液晶表示装置の従来の駆動方法における主な信号波形である。この場合においては、ライン反転駆動を行う際に、水平走査毎に各信号線の極性を反転させる反転駆動を行うが、共通電極Vcomの電圧は一定レベルに設定される。CS1は、CS線93の電位を示す波形である。CS線93のハイレベル時の電圧はVch、ロウレベル時の電圧はVclとする。TFT91がオン状態からオフ状態に切り替わるタイミングに同期して、液晶容量Clcに正極性電圧が印加された時はCS線93の電位がVclからVchに上がり、負極性電圧が印加された時はVchからVclに下がるように、専用のCSドライバ回路(不図示)からCS線93に電圧が出力される。
FIG. 11 shows main signal waveforms in a conventional driving method of a liquid crystal display device including a liquid crystal panel driven by Cs lines. In this case, when performing line inversion driving, inversion driving is performed to invert the polarity of each signal line for each horizontal scan, but the voltage of the common electrode Vcom is set to a constant level.
時間tz1において走査線G1の電位がVglからVghに上がると、TFT91がオン状態となり、信号S1の電位がTFT91を介して液晶容量Clcと補助容量Csに印加される。この時の電圧Vpic3の電圧値をVsigzとすると、液晶印加電圧Vlcdz1は
Vlcdz1=Vsigz−Vcom
となる。
When the potential of the scanning line G1 rises from V gl to V gh at time t z1 , the
It becomes.
そして時間tz2において走査線G1の電位がVghからVglに下がると、TFT91はオフ状態となる。この時の液晶印加電圧Vlcdz2は、寄生容量Cgsの影響でΔVz1低下する。
Vlcdz2=Vlcdz1−ΔVz1
但し、ΔVz1=(Vgh−Vgl)×Cgs/(Cgs+Clc+Cs)
When the potential of the scanning line G1 drops from V gh to V gl at time t z2 , the
V lcdz2 = V lcdz1 -ΔV z1
However, ΔV z1 = (V gh −V gl ) × Cgs / (Cgs + Clc + Cs)
更に、時間tz3においてCS線93の電位がVclからVchに上がると、この時の液晶印加電圧Vlcdz3は
Vlcdz3=Vlcdz2+ΔVz2
但し、ΔVz2=(Vch−Vcl)×Cs/(Cgs+Clc+Cs)
となる。以下、液晶容量ClcにはVlcdz3の電圧が印加され続け、次の水平走査時まで表示状態が保持される。
However, ΔV z2 = (V ch −V cl ) × Cs / (Cgs + Clc + Cs)
It becomes. Hereinafter, the voltage V lcdz3 is continuously applied to the liquid crystal capacitor Clc, and the display state is maintained until the next horizontal scanning.
ところで、上記で説明した従来の各液晶パネルを備えた液晶表示装置には、それぞれ以下のような問題点があった。まず、Cs/Vcom一括駆動型の液晶パネルを備えた液晶表示装置では、共通電極Vcomと補助容量Csにかかる電圧の極性を反転駆動する必要があるため、液晶表示装置の消費電力を低減させることが困難であった。 By the way, the conventional liquid crystal display device provided with each liquid crystal panel described above has the following problems. First, in a liquid crystal display device having a Cs / V com collective drive type liquid crystal panel, it is necessary to invert the polarity of the voltage applied to the common electrode V com and the auxiliary capacitor Cs, thereby reducing the power consumption of the liquid crystal display device. It was difficult to make.
Csオンゲート型の液晶パネルを備えた液晶表示装置の場合も、共通電極Vcomの電圧の極性を反転駆動する必要があり、更に図9に示すように、信号G2の電圧が周期的に変化して、補助容量Csにかかる電圧も周期的に変化して、補助容量Csの充放電に係る無駄な電流が流れるため、液晶パネルの消費電力が増加する問題があった。 Also in the case of a liquid crystal display device having a Cs on-gate type liquid crystal panel, it is necessary to invert the polarity of the voltage of the common electrode V com and, further, as shown in FIG. 9, the voltage of the signal G2 changes periodically. In addition, the voltage applied to the auxiliary capacitor Cs also periodically changes, and a wasteful current related to charging / discharging of the auxiliary capacitor Cs flows, which causes a problem that the power consumption of the liquid crystal panel increases.
また、Csライン別駆動型の液晶パネルを備えた液晶表示装置の場合には、共通電極Vcomを反転駆動する必要がないが、CS線93を駆動するための専用のドライバ回路が必要となる。このため、例えばLTPS(Low Temperature Poly-Si;低温ポリシリコン)やCGS(Continuous Grain silicon;CGシリコン結晶)等の液晶パネル上にドライバを構成することのできる製造プロセスであれば実現できる可能性はあるが製造が困難であり、また、アモルファスTFTを用いた液晶パネルを用いる場合は、液晶パネルの外部にCS線とドライバ回路を構成する必要があり、製造コストが増加して、実現が困難であった。
Further, in the case of a liquid crystal display device including a Cs-line driven liquid crystal panel, it is not necessary to invert the common electrode Vcom , but a dedicated driver circuit for driving the
本発明は以上の点を考慮してなされたものであり、その目的とするところは、消費電力を低減し、また、補助容量駆動用の専用のドライバ回路等を必要としない液晶表示装置及び液晶表示装置の駆動方法を提供することである。 The present invention has been made in view of the above, it is an object to reduce power, also, a liquid crystal display device and a liquid crystal which does not require a dedicated driver circuit or the like for storage capacitor driving It is to provide a driving method of a display device.
以上の課題を解決するために、請求項1に記載の発明の液晶表示装置は、前段の走査線から後段の走査線へ順次走査信号をスキャンし、前記前段に対応する画素電位に対して前記後段に対応する画素電位を逆極性にし、前記後段の走査線を用いて前記前段に対応する画素の補助容量を形成するアクティブマトリクス型の液晶表示装置であって、前記前段に対応するスイッチング素子をオン状態からオフ状態にした後から、前記後段に対応するスイッチング素子をオン状態にするまでの間に、前記後段に対応する走査信号電圧のローレベルを、前記前段に対応するデータ信号電位が正極性のときには、第1のローレベルから前記第1のローレベルよりも高い第2のローレベルに引き上げる一方、前記前段に対応するデータ信号電位が負極性のときには、前記第2のローレベルから前記第1のローレベルに引き下げる走査信号生成手段を備えることを特徴とする。 In order to solve the above problems, the liquid crystal display device according to the first aspect of the present invention sequentially scans a scanning signal from a preceding scanning line to a succeeding scanning line, and the pixel potential corresponding to the preceding stage is scanned with the pixel potential. An active matrix type liquid crystal display device in which the pixel potential corresponding to the subsequent stage has a reverse polarity, and the auxiliary capacitance of the pixel corresponding to the previous stage is formed using the scanning line of the subsequent stage, and the switching element corresponding to the previous stage is provided The low level of the scanning signal voltage corresponding to the subsequent stage is changed from the on state to the off state until the switching element corresponding to the subsequent stage is turned on, and the data signal potential corresponding to the previous stage is positive. In the case of a negative signal, the first low level is raised to a second low level higher than the first low level, while the data signal potential corresponding to the previous stage is negative. The, characterized in that it comprises a scanning signal generation means to lower from the second low level in the first low level.
請求項2に記載の発明は、請求項1に記載の液晶表示装置において、前記走査信号生成手段は、前記後段に対応する走査信号電圧のローレベルを、当該後段に対応するスイッチング素子を一旦オン状態にした後も、所定の期間だけ維持することを特徴とする。 According to a second aspect of the present invention, in the liquid crystal display device according to the first aspect, the scanning signal generating unit temporarily turns on the low level of the scanning signal voltage corresponding to the subsequent stage and turns on the switching element corresponding to the subsequent stage. It is characterized by maintaining only for a predetermined period after the state .
請求項3に記載の発明は、請求項1または2に記載の液晶表示装置において、各画素の共通電極に一定電圧を印加する共通電圧印加手段を備えることを特徴とする。 According to a third aspect of the present invention, in the liquid crystal display device according to the first or second aspect of the present invention, the liquid crystal display device includes a common voltage applying unit that applies a constant voltage to the common electrode of each pixel .
請求項4に記載の発明の液晶表示装置の駆動方法は、前段の走査線から後段の走査線へ順次走査信号をスキャンし、前記前段に対応する画素電位に対して前記後段に対応する画素電位を逆極性にし、前記後段の走査線を用いて前記前段に対応する画素の補助容量を形成するアクティブマトリクス型の液晶表示装置の駆動方法であって、前記前段に対応するスイッチング素子をオン状態からオフ状態にした後から、前記後段に対応するスイッチング素子をオン状態にするまでの間に、前記後段に対応する走査信号電圧のローレベルを、前記前段に対応するデータ信号電位が正極性のときには、第1のローレベルから前記第1のローレベルよりも高い第2のローレベルに引き上げる一方、前記前段に対応するデータ信号電位が負極性のときには、前記第2のローレベルから前記第1のローレベルに引き下げることを特徴とする。 According to a fourth aspect of the present invention, there is provided a driving method for a liquid crystal display device, wherein a scanning signal is sequentially scanned from a preceding scanning line to a succeeding scanning line, and a pixel potential corresponding to the succeeding stage is compared with a pixel potential corresponding to the preceding stage. In the active matrix type liquid crystal display device in which the auxiliary capacitance of the pixel corresponding to the previous stage is formed using the subsequent scanning line, and the switching element corresponding to the previous stage is turned on. The low level of the scanning signal voltage corresponding to the subsequent stage is set between the time when the switching element corresponding to the subsequent stage is turned on and the time when the data signal potential corresponding to the previous stage is positive. When the data signal potential corresponding to the previous stage is negative while the first low level is raised to a second low level higher than the first low level, Characterized in that the pulling from the serial second low level to the first low level.
本発明によれば、消費電力を低減でき、また、補助容量駆動用の専用のドライバ回路等を必要としない。 According to the present invention, power consumption can be reduced, and a dedicated driver circuit or the like for driving an auxiliary capacitor is not required.
〔第1の実施の形態〕
以下、本発明の第1の実施の形態を図示例と共に説明する。本第1の実施の形態は、Csオンゲート型の液晶パネルに対して、共通電極Vcomの反転駆動を行わず、共通電極Vcomの電圧は一定レベルとし、走査線を3つの電圧レベル(Vgh、Vgl1、Vgl2)によって駆動することを特徴とする。
[First Embodiment]
Hereinafter, a first embodiment of the present invention will be described together with illustrated examples. First Embodiment book for Cs-on-gate type liquid crystal panel, without inversion driving of the common electrode V com, the common electrode V voltage com is a constant level, the scanning line three voltage levels (V gh , Vgl1 , Vgl2 ).
図1は、第1の実施の形態における液晶表示装置1の回路構成の一例を示す図である。液晶表示装置1は、液晶パネル11、ソースドライバ回路12、反転RGB発生回路13、ゲートドライバ回路14、Vcom発生回路15、TG部ドライバ制御回路16及び電圧発生回路17等によって構成される。
FIG. 1 is a diagram illustrating an example of a circuit configuration of the liquid
液晶パネル11は、Csオンゲート型であって、前述の図8(b)に示した構成と同様の構成を有し、複数の走査線と複数の信号線とが直交に配置され、走査線と信号線の各交差部にそれぞれ表示画素が形成されている。尚、各走査線はゲートドライバ回路14に接続され、各信号線はソースドライバ回路12に接続される。
The
ソースドライバ回路12は、反転RGB発生回路13から入力される階調信号を各信号線に対応付けて保持するためのデータラッチ回路(不図示)と、そのラッチされた階調信号に基づく信号電圧を生成して、各信号線に印加するドライバ回路(不図示)を有し、TG部ドライバ制御回路16から入力される水平制御信号に基づいて各信号線に対して信号電圧を印加する。更にTG部ドライバ制御回路16から信号OEが入力される。信号OEは階調信号がソースドライバ回路12から液晶パネル11に対しての出力を許可するための信号である。
The
反転RGB発生回路13は、TG部ドライバ制御回路16から入力される反転制御信号に応答して外部入力される映像信号に含まれるRGBの各階調信号を反転させて反転RGB信号(表示信号)を生成し、ソースドライバ回路12に出力する。
The inversion
ゲートドライバ回路14は、TG部ドライバ制御回路16から入力される垂直制御信号に基づいて走査電圧を生成し、液晶パネル11の各走査線に順次走査電圧を印加する。更にTG部ドライバ制御回路16から信号GOEが入力される。信号GOEは走査信号がゲートドライバ回路14から液晶パネル11に対しての出力を許可するための信号である。
The gate driver circuit 14 generates a scanning voltage based on the vertical control signal input from the TG unit
Vcom発生回路15は、TG部ドライバ制御回路から入力される電圧制御信号に応答して、共通電極Vcomに印加する電圧を生成する。本実施形態においては、共通電極Vcomに印加する電圧は一定レベルに設定される。
The
TG部ドライバ制御回路16は、液晶表示装置1の全体を制御する。例えば外部入力される同期信号に基づいて、液晶パネル11の各画素の液晶を駆動する水平制御信号及び垂直制御信号、信号OE及び信号GOEを生成し、ソースドライバ回路12やゲートドライバ回路14に出力する。また、同期信号に基づいて、RGBの各階調信号を反転させるための反転制御信号を生成して反転RGB発生回路13に出力する。更に電圧制御信号を生成してVcom発生回路15に出力する。
The TG unit
電圧発生回路17は、液晶表示装置1を備える装置の電源投入に応答して入力される電源入力信号に基づいて、液晶表示装置1を構成する各回路部に必要な電圧を生成して出力する。例えば、内部電源Vcc、信号線を駆動するための電圧Vsh、走査線を駆動するための電圧Vgh、Vgl1及びVgl2等を生成して出力する。そしてソースドライバ回路12にはVcc及びVshの電圧が入力され、ゲートドライバ回路14にはVcc、Vgh、Vgl1及びVgl2の電圧が入力される。
The
次に、図2及び図3に示す信号波形を用いて、本実施の形態の液晶表示装置1の回路動作を(A)正極性電圧印加時と(B)負極性電圧印加時のそれぞれについて説明する。尚、これはライン反転駆動を行う場合において、隣接する走査線での動作に対応する。
Next, using the signal waveforms shown in FIGS. 2 and 3, the circuit operation of the liquid
(A)正極性電圧印加時
図2は液晶容量Clcに対して正極性電圧が印加されるときの液晶表示装置1の本実施形態の駆動方法における主な信号波形である。背景技術において図9〜11を用いて説明した信号波形と同一の内容の信号波形については説明を省略または簡略化する。ここで、走査線G1、G2は隣接する走査線である。走査線G1及びG2の電位はそれぞれの選択時はVghとなり、非選択時にはVgl1またはVgl2となる。Vgl1及びVgl2は、TFT91をオフ状態とする電圧である。また共通電極Vcomには一定レベルの電圧が印加され、Vpic1は走査線G1に接続される表示画素のTFT91のソース電極の電位を示す。
(A) When Positive Voltage is Applied FIG. 2 shows main signal waveforms in the driving method of the present embodiment of the liquid
時間ta1において走査線G1の電位がVghに上がると、TFT91がオン状態となり、信号S1の電圧がTFT91を介して液晶容量Clcと補助容量Csに印加される。この時のTFT91のソース電極の電圧Vpic1をVsigaとすると、液晶印加電圧Vlcda1は
Vlcda1=Vsiga−Vcom
となる。
When the potential of the scan line G1 goes up V gh at time t a1, TFT 91 is turned on, the voltage of the signal S1 is applied and to the storage capacitor Cs liquid crystal capacitor Clc through the
It becomes.
そして時間ta2において走査線G1の電位がVghからVgl2に下がると、TFT91はオフ状態となる。この時の液晶印加電圧Vlcda2は、寄生容量Cgsの影響でΔVa1低下する。
Vlcda2=Vlcda1−ΔVa1
但し、ΔVa1=(Vgh−Vgl2)×Cgs/(Cgs+Clc+Cs)
When the potential of the scanning line G1 falls from V gh to V gl2 at time t a2 , the
V lcda2 = V lcda1 -ΔV a1
However, ΔV a1 = (V gh −V gl2 ) × Cgs / (Cgs + Clc + Cs)
更に、時間ta3において走査線G2の電位がVgl2からVgl1に上がると、補助容量Csの他端の電位が上がり、Vpic1の電位も上がる。この時の液晶印加電圧Vlcda3は、
Vlcda3=Vlcda2+ΔVa2
但し、ΔVa2=(Vgl1−Vgl2)×Cs/(Cgs+Clc+Cs)
・・・(1)
となる。この状態では、走査線G2は非選択状態であり、走査線G2に接続されている次段のTFTはオフ状態である。
Further, when the potential of the scanning line G2 rises from V gl2 to V gl1 at time t a3 , the potential of the other end of the auxiliary capacitor Cs rises and the potential of V pic1 also rises. The liquid crystal applied voltage V lcda3 at this time is
V lcda3 = V lcda2 + ΔV a2
However, ΔV a2 = (V gl1 −V gl2 ) × Cs / (Cgs + Clc + Cs)
... (1)
It becomes. In this state, the scanning line G2 is in a non-selected state, and the next stage TFT connected to the scanning line G2 is in an OFF state.
次に時間ta4において、走査線G2が選択されるべく走査線G2の電位がVgl1からVghに上がると、この時の液晶印加電圧Vlcda4は、
Vlcda4=Vlcda3+ΔVa3
但し、ΔVa3=(Vgh−Vgl1)×Cs/(Cgs+Clc+Cs)
となる。続いて、走査線G2が非選択となるべく走査線G2の電位がVghからVgl1に下がると、Vpic1の電位がΔVa3低下して、液晶印加電圧はVlcda3となる。以下、液晶容量ClcにはVlcda3の電圧が印加され続け、次の水平走査時まで表示状態が保持される。
Next, when the potential of the scanning line G2 rises from V gl1 to V gh so that the scanning line G2 is selected at time ta4, the liquid crystal applied voltage V lcda4 at this time is
V lcda4 = V lcda3 + ΔV a3
However, ΔV a3 = (V gh −V gl1 ) × Cs / (Cgs + Clc + Cs)
It becomes. Subsequently, when the potential of the scanning line G2 is lowered from V gh to V gl1 so that the scanning line G2 is not selected, the potential of V pic1 decreases by ΔV a3 and the liquid crystal applied voltage becomes V lcda3 . Thereafter, the voltage V lcda3 is continuously applied to the liquid crystal capacitor Clc, and the display state is maintained until the next horizontal scanning.
つまり、時間ta2においてTFT91がオフ状態となった後、時間ta3において補助容量Csの他端が接続されている走査線G2の電位をVgl2からVgl1に上げることにより、走査線G2に接続されている次段のTFTはオフ状態のまま、Vpic1の電位をΔVa2だけ上げることができる。これにより、共通電極Vcomの反転駆動を行わず、その電圧を一定レベルに設定し、且つ、信号線に印加する電圧の振幅を、前述の図10に示したような、従来の、共通電極Vcomの極性を反転駆動する場合の信号線の電圧振幅と同程度としたままで、液晶印加電圧を大きくして、所望の液晶印加電圧を得ることができる。ΔVa2はCs/(Cgs+Clc+Cs)の比率によって決定される。 That is, after the TFT91 is turned off at time t a2, by raising the potential of the time t scan line and the other end of the auxiliary capacitor Cs are connected in a3 G2 from V gl2 the V gl1, the scanning line G2 next stage of the TFT is connected may be increased remains off, the potential of V pic1 only [Delta] V a2. As a result, the common electrode V com is not inverted and driven, the voltage is set to a constant level, and the amplitude of the voltage applied to the signal line is the same as that shown in FIG. The desired liquid crystal applied voltage can be obtained by increasing the liquid crystal applied voltage while maintaining the same amplitude as the voltage amplitude of the signal line when the polarity of V com is inverted and driven. ΔV a2 is determined by the ratio of Cs / (Cgs + Clc + Cs).
ここで各信号電圧の具体的な電圧値について一例を挙げて説明する。液晶印加電圧Vlcdaは、厳密には電圧Vpic1の各電圧値Vlcda1、Vlcda2、Vlcda3及びVlcda4の平均値となるが、Vpic1の電圧はVlcda3である時間が圧倒的に長く、液晶の応答性等の点から考慮して、実質的にVlcda=Vlcda3として考える。 Here, a specific voltage value of each signal voltage will be described with an example. Liquid crystal applied voltage V LCDA is strictly becomes the average value of voltage values V lcda1, V lcda2, V lcda3 and V Lcda4 voltage V pic1, voltage V pic1 is overwhelmingly time is V Lcda3 longer Considering from the viewpoint of the response of the liquid crystal, etc., it is substantially considered as V lcda = V lcda3 .
例えば、液晶パネルにおいて良好な表示を得るために、最大液晶印加電圧Vlcda=5[V]必要であって共通電極Vcomの電位に対して信号S1の振幅が最大±2Vである場合、液晶印加電圧Vlcdaを更に3[V]上げる必要がある。そこでCgs<<CsとしてVsiga=2[V]、ΔVa2=3[V]とすると、Cs/(Cgs+Clc+Cs)=1/2とすれば、式(1)よりVgl1−Vgl2=6[V]となる。即ち、Vgh=12[V]、Vgl1=−12[V]とする場合、Vgl2=−18[V]と設定すればよい。 For example, in order to obtain a good display in the liquid crystal panel, the maximum liquid crystal applied voltage V lcda = 5 [V] is required, and when the amplitude of the signal S1 is ± 2 V at the maximum with respect to the potential of the common electrode V com , It is necessary to further increase the applied voltage V lcda by 3 [V]. Therefore, when Css << Cs and V siga = 2 [V] and ΔV a2 = 3 [V], if Cs / (Cgs + Clc + Cs) = ½ , V gl1 −V gl2 = 6 [6] V]. That is, when V gh = 12 [V] and V gl1 = −12 [V], V gl2 = −18 [V] may be set.
(B)負極性電圧印加時
図3は液晶容量Clcに対して負極性電圧が印加されるときの液晶表示装置1の本実施形態の駆動方法における主な信号波形である。尚、前述の(A)正極性電圧印加時において図2を用いて説明した信号波形と同一の部分については説明を省略または簡略化する。ここで、図3における走査線G2は図2に示した走査線G2に対応し、走査線G2、G3は隣接する走査線である。また、同図におけるVpic1は、走査線G2に接続される表示画素のTFT91のソース電極の電位を示す。
(B) When negative polarity voltage is applied FIG. 3 shows main signal waveforms in the driving method of the present embodiment of the liquid
時間tb1において走査線G2の電位がVghに上がると、TFT91がオン状態となり、信号S1の電圧がTFT91を介して液晶容量Clcと補助容量Csに印加される。この時のVpic1の電圧をVsigbとすると、液晶印加電圧Vlcdb1は
Vlcdb1=Vsigb−Vcom
となる。
When the potential of the scanning line G2 rises V gh at time t b1, TFT 91 is turned on, the voltage of the signal S1 is applied and to the storage capacitor Cs liquid crystal capacitor Clc through the
It becomes.
そして時間tb2において走査線G2の電位がVghからVgl1に下がると、TFT91はオフ状態となる。この時の液晶印加電圧Vlcdb2は、寄生容量Cgsの影響でΔVb1低下する。
Vlcdb2=Vlcdb1−ΔVb1
但し、ΔVb1=(Vgh−Vgl1)×Cgs/(Cgs+Clc+Cs)
When the potential of the scanning line G2 drops from V gh to V gl1 at time t b2 , the
V lcdb2 = V lcdb1 -ΔV b1
However, ΔV b1 = (V gh −V gl1 ) × Cgs / (Cgs + Clc + Cs)
次いで、時間tb3において走査線G3の電位がVgl1からVgl2に下がると、補助容量Csを介してVpic1の電位も下がる。この時の液晶印加電圧Vlcdb3は、
Vlcdb3=Vlcdb2−ΔVb2
但し、ΔVb2=(Vgl1−Vgl2)×Cs/(Cgs+Clc+Cs)
となる。この状態では、走査線G2は非選択状態であり、走査線G2に接続されている次段のTFTはオフ状態である。
Then, when the potential of the scanning line G3 is decreased from V gl1 the V gl2 at time t b3, it lowers the potential of the V pic1 through an auxiliary capacitor Cs. The liquid crystal applied voltage V lcdb3 at this time is
V lcdb3 = V lcdb2 -ΔV b2
However, ΔV b2 = (V gl1 −V gl2 ) × Cs / (Cgs + Clc + Cs)
It becomes. In this state, the scanning line G2 is in a non-selected state, and the next stage TFT connected to the scanning line G2 is in an OFF state.
次に時間tb4において、走査線G2が選択されるべく走査線G2の電位がVgl2からVghに上がると、この時の液晶印加電圧Vlcdb4は、
Vlcdb4=Vlcdb3+ΔVb3
但し、ΔVb3=(Vgh−Vgl2)×Cs/(Cgs+Clc+Cs)
となる。続いて、時間tb5において走査線G2が非選択となるべく走査線G2の電位がVghからVgl2に下がると、Vpic1の電位はΔVb3低下して、液晶印加電圧はVlcdb3となる。以下、液晶容量ClcにはVlcdb3の電圧が印加され続け、次の水平走査時まで表示状態が保持される。
Next, at time t b4 , when the potential of the scanning line G2 rises from V gl2 to V gh so that the scanning line G2 is selected, the liquid crystal applied voltage V lcdb4 at this time is
V lcdb4 = V lcdb3 + ΔV b3
However, ΔV b3 = (V gh −V gl2 ) × Cs / (Cgs + Clc + Cs)
It becomes. Subsequently, when the potential of the scanning line G2 is lowered from V gh to V gl2 so that the scanning line G2 is not selected at time t b5 , the potential of V pic1 decreases by ΔV b3 and the liquid crystal applied voltage becomes V lcdb3 . Thereafter, the voltage V lcdb3 is continuously applied to the liquid crystal capacitor Clc, and the display state is maintained until the next horizontal scanning.
つまり、液晶容量Clcに対して負極性電圧が印加される場合においても、前述の(A)正極性電圧印加の場合と同様に、時間tb2においてTFT91がオフ状態となった後、時間tb3において走査線G2の電位をVgl1からVgl2に下げることにより、補助容量Csを介してVpic1の電位をΔVb2だけ下げることができ、液晶印加電圧の絶対値を大きくして、所望の液晶印加電圧を得ることができる。ここでΔVb2はCs/(Cgs+Clc+Cs)の比率によって決定される。
That is, even when a negative voltage is applied to the liquid crystal capacitor Clc, as in the case of the application of the positive voltage (A) described above, after the
以上説明したように、本実施形態によれば、Csオンゲート型の液晶パネルを備える液晶表示装置において、走査線を3つの電圧レベル(Vgh>Vgl1>Vgl2;VghはTFT91をオン状態とする電圧であり、Vgl1及びVgl2はTFT91をオフ状態とする電圧)を用いて駆動することにより、共通電極Vcomの電圧を一定レベルに設定し、且つ信号線の信号の電圧振幅を大きくすることなく、必要な液晶印加電圧を得ることができる。即ち、共通電極Vcomの極性の反転駆動を行わず、従来のように走査線の電圧レベルを周期的に変化させる必要もないため、Csオンゲート型の構造により開口率を向上させることができるというメリットを有したうえで、液晶表示装置の消費電力を削減することができる。 As described above, according to this embodiment, in the liquid crystal display device having a Cs-on-gate type liquid crystal panel, the scanning line three voltage levels (V gh> V gl1> V gl2; V gh is turned on the TFT91 ( Vgl1 and Vgl2 are voltages that turn off the TFT 91), thereby setting the voltage of the common electrode Vcom to a constant level and setting the voltage amplitude of the signal on the signal line to The required liquid crystal applied voltage can be obtained without increasing it. That is, since the polarity inversion drive of the common electrode V com is not performed and it is not necessary to periodically change the voltage level of the scanning line as in the prior art, the aperture ratio can be improved by the Cs on-gate structure. In addition to having the advantage, the power consumption of the liquid crystal display device can be reduced.
〔第2の実施の形態〕
以下、本発明の第2の実施の形態を図示例と共に説明する。本第2の実施の形態は、図5に示した液晶パネルに対して、共通電極Vcomの反転駆動を行わず、2つのCS電圧線に各補助容量の他端に印加する2値の電圧レベルをそれぞれ印加し、走査線の電圧レベルに応じて前記2値の電圧レベルの何れか一方が各補助容量の他端に印加されるように駆動することを特徴とする。
[Second Embodiment]
Hereinafter, a second embodiment of the present invention will be described together with illustrated examples. In the second embodiment, the binary voltage applied to the two CS voltage lines to the other end of each auxiliary capacitor without performing the inversion driving of the common electrode V com with respect to the liquid crystal panel shown in FIG. Each level is applied, and driving is performed such that one of the binary voltage levels is applied to the other end of each auxiliary capacitor in accordance with the voltage level of the scanning line.
図4は、本実施の形態における液晶表示装置2の回路構成の一例を示す図である。第1の実施の形態において図1を用いて説明した液晶表示装置1と同一の構成要素については同一の符号を付し、説明を省略する。
FIG. 4 is a diagram illustrating an example of a circuit configuration of the liquid
液晶パネル21は、概略、複数の走査線と複数の信号線とが直交に配置され、走査線と信号線の各交差点近傍にそれぞれ表示画素が形成されている。表示画素の詳しい説明については、図5を用いて後述する。尚、各走査線はゲートドライバ回路22に接続され、各信号線はソースドライバ回路12に接続される。
In the
ゲートドライバ回路22は、TG部ドライバ制御回路16から入力される垂直制御信号に基づいて走査電圧を発生し、液晶パネル21の各走査線に順次走査電圧を印加する。更にTG部ドライバ制御回路16から信号GOEが入力される。信号GOEは走査信号のゲートドライバ回路22から液晶パネル21への出力を許可するための信号である。
The gate driver circuit 22 generates a scanning voltage based on the vertical control signal input from the TG unit
電圧発生回路22は、液晶表示装置2を備える装置の電源投入に応答して入力される電源入力信号に基づいて、液晶表示装置2を構成する各回路部に必要な電圧を生成して出力する。例えば、内部電源Vcc、信号線を駆動するための電圧Vsh、走査線を駆動するための電圧Vgh、Vgl、各CS電圧線を駆動するためのVcsh及びVcsl等を生成して出力する。そしてソースドライバ回路12にはVcc及びVshの電圧が入力され、ゲートドライバ回路22にはVcc、Vgh、Vglの電圧が入力され、液晶パネル21にはVcsh及びVcslの電圧が入力される。尚、Vcshは各CS電圧線のハイレベル時の電圧、Vcslはロウレベル時の電圧である。VcslはVcshより所定電圧だけ低い電圧である。また、本実施形態においても、Vcom発生回路15により生成され、共通電極Vcomに印加される電圧は一定レベルに設定される。
The voltage generation circuit 22 generates and outputs a necessary voltage to each circuit unit constituting the liquid
図5は、液晶表示装置2が備える液晶パネル21における、隣接する走査線G31、G32、G33に接続される表示画素の等価回路を示した図である。走査線G31に接続される表示画素は、行方向に延伸された走査線G31と列方向に延伸された信号線S31の交差部に設けられ、TFT31が配置される。TFT31のゲート電極は走査線G31に接続され、ドレイン電極は信号線S31に接続される。液晶容量Clc1の一端はTFT31のソース電極に接続され、他端は共通電極Vcomに接続される。また補助容量Cs1の一端はTFT31のソース電極に接続され、他端は走査線G31と平行して配設されたCS線(補助容量線)32に接続される。CS線32の一端にはTFT33とTFT34のドレイン電極が接続される。TFT33のゲート電極は走査線G31に接続され、ソース電極はCS電圧線43に接続される。また、TFT34のゲート電極は走査線G32に接続され、ソース電極はCS電圧線44に接続される。更にCS線32の他端には容量Csp1の一端が接続される。容量Csp1の他端は共通電極Vcomに接続される。TFT31のゲート−ソース間には寄生容量Cgs1が存在する。
FIG. 5 is a diagram illustrating an equivalent circuit of display pixels connected to adjacent scanning lines G31, G32, and G33 in the
走査線G31に隣接する走査線G32に接続される表示画素は、行方向に延伸された走査線G32と列方向に延伸された信号線S31の交差部に設けられ、TFT35が配置される。TFT35のゲート電極は走査線G32に接続され、ドレイン電極は信号線S31に接続される。液晶容量Clc2の一端はTFT35のソース電極に接続され、他端は共通電極Vcomに接続される。また補助容量Cs2の一端はTFT35のソース電極に接続され、他端は走査線G32と平行して配設されたCS線36に接続される。CS線36の一端にはTFT37とTFT38のドレイン電極が接続される。TFT37のゲート電極は走査線G32に接続され、ソース電極はCS電圧線44に接続される。また、TFT38のゲート電極は走査線G33に接続され、ソース電極はCS電圧線43に接続される。更にCS線36の他端には容量Csp2の一端が接続される。容量Csp2の他端は共通電極Vcomに接続される。TFT35のゲート−ソース間には寄生容量Cgs2が存在する。
A display pixel connected to the scanning line G32 adjacent to the scanning line G31 is provided at an intersection of the scanning line G32 extending in the row direction and the signal line S31 extending in the column direction, and the
走査線G32に隣接する走査線G33に接続される表示画素は走査線G31に接続される表示画素と同様の構成を有し、走査線G32と信号線S31の交差部に設けられてTFT39が配置され、TFT39のゲート電極は走査線G33に接続され、ドレイン電極は信号線S31に接続される。液晶容量Clc3はTFT39のソース電極と共通電極Vcomに接続され、補助容量Cs3はTFT39のソース電極とCS線44に接続される。CS線44の一端にはTFT41とTFT42のドレイン電極が接続され、TFT41のゲート電極は走査線G33に接続され、ソース電極はCS電圧線43に接続され、TFT42のゲート電極は走査線G34に接続され、ソース電極はCS電圧線44に接続される。更にCS線44の他端には容量Csp3の一端が接続され、容量Csp3の他端は共通電極Vcomに接続される。TFT39のゲート−ソース間には寄生容量Cgs3が存在する。なお、容量Csp1、Csp2、Csp3は補助容量Cs1、Cs2、Cs3やCS線32、36、40の寄生容量に比べて十分大きな容量値に設定される。
The display pixel connected to the scanning line G33 adjacent to the scanning line G32 has the same configuration as the display pixel connected to the scanning line G31, and is provided at the intersection of the scanning line G32 and the signal line S31. The gate electrode of the
CS電圧線43及び44に印加される電圧について説明する。ライン反転駆動及びフレーム反転駆動される構成において、後述する図6及び図7に示すように、1フレーム期間内では、例えば、CS電圧線43にVcsl、CS電圧線44にVcshの電圧が電圧発生回路23より印加される。そして、続く次フレームにおいては、CS電圧線43にVcsh、CS電圧線44にVcslの電圧が印加される。即ち、フレーム毎にCS電圧線43及び44の電圧は入れ替えられて印加される。このCS電圧線43及び44に対する印加電圧の入れ替えは、液晶パネル21に含まれる内部回路(不図示)において制御される構成としてもよいし、電圧発生回路23から入れ替えられた電圧が出力され、直接CS電圧線43及び44にそれぞれ印加される構成としてもよい。
The voltage applied to the
次に、図6及び図7に示す信号波形を用いて、本実施の形態の液晶表示装置2の回路動作を(C)正極性電圧印加時と(D)負極性電圧印加時のそれぞれについて説明する。尚、これはライン反転駆動を行う場合において、隣接する走査線での動作に対応する。
Next, using the signal waveforms shown in FIGS. 6 and 7, the circuit operation of the liquid
(C)正極性電圧印加時
図6は液晶容量Clcに対して正極性電圧が印加されるときの液晶表示装置2の本実施形態の駆動方法における主な信号波形である。第1の実施の形態において図2を用いて説明した信号波形と同一の部分については説明を省略または簡略化する。
(C) When Positive Voltage is Applied FIG. 6 shows main signal waveforms in the driving method of the present embodiment of the liquid
G31は走査線G31の電位、G32は走査線G32の電位を示した波形である。走査線G31及びG32の電位はそれぞれの選択時はVghとなり、非選択時にはVglとなる。CS32はCS線32の電位、CS36はCS線36の電位を示した波形である。S31は信号線S31の電位を示した波形である。信号線S31の最高電位はVshである。Vpic2はTFT31のソース電極の電位を示した波形である。また共通電極Vcomには一定レベルの電圧が印加され、Vpic1は走査線G31に接続される表示画素のTFT31のソース電極の電位を示す。
G31 is a waveform indicating the potential of the scanning line G31, and G32 is a waveform indicating the potential of the scanning line G32. The potentials of the scanning lines G31 and G32 are V gh when selected, and V gl when not selected.
時間tc1において走査線G31の電位がVghに上がると、TFT31がオン状態となり、信号S31の電圧がTFT31を介して液晶容量Clc1と補助容量Cs1に印加される。この時のVpic2をVsigcとすると、液晶印加電圧Vlcdc1は
Vlcdc1=Vsigc−Vcom
となる。更にTFT33がオン状態となり、CS電圧線43の電圧(Vcsl)がTFT33を介してCS線32に印加されて、CS電線32の電圧がVcslとなる。
When the potential of the scanning line G31 rises to V gh at time t c1 , the
It becomes. Further, the
そして時間tc2において走査線G31の電位がVghからVglに下がると、TFT31及びTFT33はオフ状態となる。この時の液晶印加電圧Vlcdc2は、寄生容量Cgsの影響でΔVc1低下する。
Vlcdc2=Vlcdc1−ΔVc1
但し、ΔVc1=(Vgh−Vgl)×Cgs1/(Cgs1+Clc1+Cs1)
尚、容量Csp1は補助容量Cs1やCS線32の寄生容量に比べて非常に大きな容量であるため、CS線32の電位はVcslに保持される。
When the potential of the scanning line G31 falls from V gh to V gl at time t c2 , the
V lcdc2 = V lcdc1 -ΔV c1
However, ΔV c1 = (V gh −V gl ) × Cgs1 / (Cgs1 + Clc1 + Cs1)
Since the capacitor Csp1 is much larger than the auxiliary capacitor Cs1 and the parasitic capacitance of the
次に、時間tc3において走査線G32が選択されるべく走査線G32の電位がVglからVghに上がると、TFT35がオン状態となる。更にTFT34もオン状態となり、CS電圧線44の電圧(Vcsh)がTFT34を介してCS線32に印加されて、CS電圧線32の電圧がVcshとなる。つまりCS線32の電位はVcslからVcshに変化する。この時の液晶印加電圧Vlcdc3は、
Vlcdc3=Vlcdc2+ΔVc2
但し、ΔVc2=(Vcsh−Vcsl)×Cs1/(Cgs1+Clc1+Cs1)
・・・(2)
となる。以下、液晶容量Clc1にはVlcdc3の電圧が印加され続け、次の水平走査時まで表示状態が保持される。
Next, when the potential of the scan line G32 so the scanning line G32 is selected rises V gh from V gl at time tc3,
V lcdc3 = V lcdc2 + ΔV c2
However, ΔV c2 = (V csh −V csl ) ×
... (2)
It becomes. Hereinafter, the voltage V lcdc3 is continuously applied to the liquid crystal capacitor Clc1, and the display state is maintained until the next horizontal scanning.
つまり、時間tc2においてTFT31がオフ状態となった後、時間tc3において走査線G32の電位がVglからVghに上がると同時にTFT34を介してCS電圧線44の電圧(Vcsh)がCS線32に印加されるようにしたことにより、Vpic2の電位をΔVc2だけ上げることができる。これにより液晶印加電圧を大きくして、所望の液晶印加電圧を得ることができる。ΔVc2はCs1/(Cgs1+Clc1+Cs1)の比率によって決定される。
That is, after the
ここで各信号電圧の具体的な電圧値について一例を挙げて説明する。液晶印加電圧Vlcdcは、厳密には図6を用いて説明した電圧Vpic2の各電圧値Vlcdc1、Vlcdc2及びVlcdc3の平均値となるが、Vpic2の電圧はVlcdc3である時間が圧倒的に長く、液晶の応答性等の点から考慮して、電圧Vlcdc=Vlcdc3として考える。 Here, a specific voltage value of each signal voltage will be described with an example. Strictly speaking, the liquid crystal applied voltage V lcdc is an average value of the voltage values V lcdc1 , V lcdc2, and V lcdc3 of the voltage V pic2 described with reference to FIG. 6, but the time during which the voltage of V pic2 is V lcdc3 is used. Considering from the viewpoint of overwhelmingly long liquid crystal response and the like, the voltage V lcdc = V lcdc3 is considered.
例えば、良好な表示を得るために、液晶印加電圧Vlcdc=5[V]必要であって、共通電極Vcomの電位に対して信号S31の振幅が最大±2Vである場合、液晶印加電圧Vlcdc2を更に3[V]上げる必要がある。そこでCgs1<<Cs1として、Vsigc=2[V]、ΔVc2=3[V]とすると、Cs1/(Cgs1+Clc1+Cs1)=1/2とすれば、式(2)よりVcsh−Vcsl=6[V]となる。即ち、Vcsh−Vcsl=6[V]となるようにVcsh及びVcslを設定すればよい。 For example, in order to obtain a good display, the liquid crystal applied voltage V lcdc = 5 [V] is required, and when the amplitude of the signal S31 is ± 2 V at the maximum with respect to the potential of the common electrode V com , the liquid crystal applied voltage V It is necessary to further increase lcdc2 by 3 [V]. Therefore, if Cgs1 << Cs1, V sigc = 2 [V], and ΔV c2 = 3 [V], then if Cs1 / (Cgs1 + Cl c1 + Cs1) = 1/2, then V csh −V csl from equation (2). = 6 [V]. That may be set V csh and V csl such that V csh -V csl = 6 [V ].
(D)負極性電圧印加時
図7は液晶容量Clcに対して負極性電圧が印加されるときの液晶表示装置2の本実施形態の駆動方法における主信号波形である。尚、前述の(C)正極性電圧印加時において図7を用いて説明した信号波形と同一の部分については、説明を省略または簡略化する。同図におけるVpic1は、図6に示した走査線G31に隣接する走査線G32に接続される表示画素のTFT35のソース電極の電位を示す。
(D) When Negative Voltage is Applied FIG. 7 is a main signal waveform in the driving method of the present embodiment of the liquid
時間td1において走査線G32の電位がVghに上がると、TFT35がオン状態となり、信号S31の電圧がTFT35を介して液晶容量Clcと補助容量Cs2に印加される。この時のVpic2の電圧をVsigdとすると、液晶印加電圧Vlcdd1は
Vlcdd1=Vsigd−Vcom
となる。更にTFT37がオン状態となり、CS電圧線44の電圧(Vcsh)がTFT37を介してCS線36に印加される。
When the potential of the scanning line G32 rises V gh at time t d1, TFT 35 is turned on, the voltage of the signal S31 is applied to the liquid crystal capacitance Clc and the auxiliary capacitance Cs2 through the
It becomes. Further, the
そして時間td2において走査線G32の電位がVghからVglに下がると、TFT35及びTFT37はオフ状態となる。この時の液晶印加電圧Vlcdd2は、寄生容量Cgs1の影響でΔVd1低下する。
Vlcdd2=Vlcdd1−ΔVd1
但し、ΔVd1=(Vgh−Vgl)×Cgs1/(Cgs1+Clc1+Cs1)
When the potential of the scanning line G32 falls from V gh to V gl at time t d2 , the
V lcdd2 = V lcdd1 −ΔV d1
However, ΔV d1 = (V gh −V gl ) × Cgs1 / (Cgs1 + Clc1 + Cs1)
更に、時間td3において走査線G33が選択されるべく走査線G33の電位がVglからVghに上がると、TFT39がオン状態となる。更にTFT38もオン状態となり、CS電圧線43の電圧(Vcsl)がTFT38を介してCS線36に印加される。つまりCS線36の電位はVcshからVcslに変化する。この時の液晶印加電圧Vlcdd3は、
Vlcdd3=Vlcdd2−ΔVd2
但し、ΔVd2=(Vcsh−Vcsl)×Cs1/(Cgs1+Clc1+Cs1)
となる。以下、液晶容量Clc1にはVlcdd3の電圧が印加され続け、次の水平走査時まで表示状態が保持される。
Further, when the potential of the scanning line G33 rises from V gl to V gh so that the scanning line G33 is selected at time t d3 , the
V lcdd3 = V lcdd2 −ΔV d2
However, ΔV d2 = (V csh −V csl ) ×
It becomes. Thereafter, the voltage V lcdd3 is continuously applied to the liquid crystal capacitor Clc1, and the display state is maintained until the next horizontal scanning.
つまり、時間td2においてTFT31がオフ状態となった後、時間td3において走査線G33の電位がVglからVghに上がると同時にTFT38を介してCS電圧線43の電圧(Vcsl)の電圧がCS線36に印加される。これにより、Vpic2の電位をΔVd2下げることができ、液晶印加電圧の絶対値を大きくして、所望の液晶印加電圧を得ることができる。ΔVd2はCs1/(Cgs1+Clc1+Cs1)の比率によって決定される。
That is, after the
以上説明したように、本実施形態においては、ハイレベルの電圧Vcshとロウレベルの電圧Vcslが印加される2つのCS電圧線を有し、ゲート電極が当段の走査線に接続されたTFTと、ゲート電極が次段の走査線に接続されたTFTとのスイッチングにより、ハイレベルの電圧及びロウレベルの電圧何れかの電圧を当段の走査線に接続された表示画素のCS線(補助容量線)に印加する構成を備え、液晶容量に正極性電圧が印加される場合は当該液晶容量の補助容量の他端にハイレベルの電圧Vcshの電圧が印加され、負極性電圧が印加される場合はロウレベルの電圧Vcslの電圧が印加されるようにしたことにより、CS線駆動のためのドライバ回路を設置することなく、CS線の駆動が可能となり、CS線駆動のためのドライバ回路の必要がないため、アモルファスTFTを用いた液晶パネルにおいても実現可能である。 As described above, in the present embodiment, a TFT having two CS voltage lines to which a high level voltage V csh and a low level voltage V csl are applied, and a gate electrode connected to the scanning line at this stage. By switching between the gate electrode and the TFT connected to the next scanning line, either the high level voltage or the low level voltage is applied to the CS line (auxiliary capacitance) of the display pixel connected to the scanning line of this stage. When a positive voltage is applied to the liquid crystal capacitor, a high-level voltage V csh is applied to the other end of the auxiliary capacitor of the liquid crystal capacitor, and a negative voltage is applied. In this case, since the low level voltage V csl is applied, the CS line can be driven without installing a driver circuit for driving the CS line. necessary Therefore, it can be realized even in a liquid crystal panel using an amorphous TFT.
尚、本実施形態では、次段の走査線が選択状態となり、ゲート電極が次段の走査線に接続されたTFT(例えば、図5のTFT34)がオン状態となるタイミングで、ハイレベルの電圧及びロウレベルの電圧何れかの電圧が当段の走査線に接続された表示画素のCS線(補助容量線;例えば、図5のCS線32)に印加されることとした。この実施形態に関わらず、次のようにしてもよい。即ち、図5において、ゲート電極が次段の走査線に接続されたTFT(例えば、図5のTFT34)の当該ゲート電極を次段の走査線に接続するのではなく、別途配設された電圧線に接続し、この電圧線への電圧印加制御によってCS線に電圧を印加するようにしてもよい。これにより、当段の走査線が非選択状態となってから、次段の走査線が選択状態となるまでの間(即ち、図5において、例えば走査線G31が選択されてTFT31がオフ状態となった後、走査線G32が選択されてTFT35がオン状態となるまでの間)に別途配設された電圧線に所定の電圧を印加して該電圧線にゲート電極が接続されたTFTをオン状態とし、CS線に電圧を印加することができる。
In the present embodiment, the high-level voltage is applied at the timing when the next scanning line is selected and the TFT whose gate electrode is connected to the next scanning line (for example, the
1、2 液晶表示装置
11、21 液晶パネル
12 ソースドライバ回路
13 反転RGB発生回路
14、22 ゲートドライバ回路
15 Vcom発生回路
16 TG部ドライバ制御回路
17、23 電圧発生回路
DESCRIPTION OF
Claims (4)
前記前段に対応する画素電位に対して前記後段に対応する画素電位を逆極性にし、
前記後段の走査線を用いて前記前段に対応する画素の補助容量を形成するアクティブマトリクス型の液晶表示装置であって、
前記前段に対応するスイッチング素子をオン状態からオフ状態にした後から、前記後段に対応するスイッチング素子をオン状態にするまでの間に、前記後段に対応する走査信号電圧のローレベルを、前記前段に対応するデータ信号電位が正極性のときには、第1のローレベルから前記第1のローレベルよりも高い第2のローレベルに引き上げる一方、前記前段に対応するデータ信号電位が負極性のときには、前記第2のローレベルから前記第1のローレベルに引き下げる走査信号生成手段を備えることを特徴とする液晶表示装置。 Scan the scanning signal sequentially from the preceding scanning line to the succeeding scanning line,
The pixel potential corresponding to the subsequent stage is opposite in polarity to the pixel potential corresponding to the previous stage,
An active matrix type liquid crystal display device that forms an auxiliary capacitor of a pixel corresponding to the preceding stage using the subsequent scanning line,
The low level of the scanning signal voltage corresponding to the subsequent stage is changed from the ON state to the OFF state corresponding to the preceding stage until the switching element corresponding to the subsequent stage is turned ON. When the data signal potential corresponding to is positive, the first low level is raised to a second low level higher than the first low level, while when the data signal potential corresponding to the previous stage is negative, A liquid crystal display device comprising: a scanning signal generating means for reducing the second low level to the first low level .
前記前段に対応する画素電位に対して前記後段に対応する画素電位を逆極性にし、The pixel potential corresponding to the subsequent stage is opposite in polarity to the pixel potential corresponding to the previous stage,
前記後段の走査線を用いて前記前段に対応する画素の補助容量を形成するアクティブマトリクス型の液晶表示装置の駆動方法であって、A driving method of an active matrix type liquid crystal display device, wherein an auxiliary capacitor of a pixel corresponding to the preceding stage is formed using the subsequent scanning line,
前記前段に対応するスイッチング素子をオン状態からオフ状態にした後から、前記後段に対応するスイッチング素子をオン状態にするまでの間に、前記後段に対応する走査信号電圧のローレベルを、前記前段に対応するデータ信号電位が正極性のときには、第1のローレベルから前記第1のローレベルよりも高い第2のローレベルに引き上げる一方、前記前段に対応するデータ信号電位が負極性のときには、前記第2のローレベルから前記第1のローレベルに引き下げることを特徴とする液晶表示装置の駆動方法。The low level of the scanning signal voltage corresponding to the subsequent stage is changed from the ON state to the OFF state corresponding to the preceding stage until the switching element corresponding to the subsequent stage is turned ON. When the data signal potential corresponding to is positive, the first low level is raised to a second low level higher than the first low level, while when the data signal potential corresponding to the previous stage is negative, A driving method of a liquid crystal display device, wherein the liquid crystal display device is pulled down from the second low level to the first low level.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004260009A JP4639702B2 (en) | 2004-09-07 | 2004-09-07 | Liquid crystal display device and driving method of liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004260009A JP4639702B2 (en) | 2004-09-07 | 2004-09-07 | Liquid crystal display device and driving method of liquid crystal display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006078588A JP2006078588A (en) | 2006-03-23 |
JP4639702B2 true JP4639702B2 (en) | 2011-02-23 |
Family
ID=36158129
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004260009A Expired - Fee Related JP4639702B2 (en) | 2004-09-07 | 2004-09-07 | Liquid crystal display device and driving method of liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4639702B2 (en) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4929852B2 (en) * | 2006-06-06 | 2012-05-09 | エプソンイメージングデバイス株式会社 | Electro-optical device, drive circuit, and electronic device |
JP4241781B2 (en) | 2006-08-10 | 2009-03-18 | エプソンイメージングデバイス株式会社 | Electro-optical device, drive circuit, and electronic device |
KR101206726B1 (en) * | 2006-09-14 | 2012-11-30 | 삼성디스플레이 주식회사 | Display apparatus |
US8164562B2 (en) * | 2006-10-24 | 2012-04-24 | Samsung Electronics Co., Ltd. | Display device and driving method thereof |
JP4428401B2 (en) * | 2007-05-21 | 2010-03-10 | エプソンイメージングデバイス株式会社 | Electro-optical device, drive circuit, and electronic device |
JP4670834B2 (en) * | 2007-05-21 | 2011-04-13 | エプソンイメージングデバイス株式会社 | ELECTRO-OPTICAL DEVICE, ELECTRIC OPTICAL DEVICE DRIVE CIRCUIT, AND ELECTRIC DEVICE |
KR101599351B1 (en) * | 2007-09-28 | 2016-03-15 | 삼성디스플레이 주식회사 | Liquid crystal display and driving method of the same |
JP4710953B2 (en) * | 2007-10-31 | 2011-06-29 | カシオ計算機株式会社 | Liquid crystal display device and driving method thereof |
JP4858521B2 (en) * | 2008-09-29 | 2012-01-18 | ソニー株式会社 | Electro-optical device, drive circuit, and electronic device |
US8072409B2 (en) * | 2009-02-25 | 2011-12-06 | Au Optronics Corporation | LCD with common voltage driving circuits |
US20130321367A1 (en) * | 2011-02-17 | 2013-12-05 | Sharp Kabushiki Kaisha | Display device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002503358A (en) * | 1998-04-04 | 2002-01-29 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Active matrix liquid crystal display |
JP2002202762A (en) * | 2000-12-28 | 2002-07-19 | Seiko Epson Corp | Liquid crystal display device, drive circuit, drive method and electronic equipment |
JP2003114651A (en) * | 2001-10-03 | 2003-04-18 | Matsushita Electric Ind Co Ltd | Liquid crystal display device and driving method |
JP2003215538A (en) * | 2002-01-25 | 2003-07-30 | Matsushita Electric Ind Co Ltd | Capacitive coupling driving method, liquid crystal display device, program, and medium |
JP2003295157A (en) * | 2002-03-29 | 2003-10-15 | Matsushita Electric Ind Co Ltd | Liquid crystal display device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2590229B2 (en) * | 1988-09-14 | 1997-03-12 | 株式会社日立製作所 | Liquid crystal display |
JP3140088B2 (en) * | 1991-06-17 | 2001-03-05 | 松下電器産業株式会社 | Driving method of liquid crystal display device |
JP3325311B2 (en) * | 1992-11-26 | 2002-09-17 | 京セラ株式会社 | Driving method of liquid crystal display device |
JPH06250606A (en) * | 1993-02-22 | 1994-09-09 | Seiko Epson Corp | Tft type liquid crystal display device |
JPH0713516A (en) * | 1993-06-22 | 1995-01-17 | Toshiba Corp | Active matrix type liquid crystal display device |
JP3265802B2 (en) * | 1994-03-17 | 2002-03-18 | 株式会社日立製作所 | Liquid crystal display |
-
2004
- 2004-09-07 JP JP2004260009A patent/JP4639702B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002503358A (en) * | 1998-04-04 | 2002-01-29 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Active matrix liquid crystal display |
JP2002202762A (en) * | 2000-12-28 | 2002-07-19 | Seiko Epson Corp | Liquid crystal display device, drive circuit, drive method and electronic equipment |
JP2003114651A (en) * | 2001-10-03 | 2003-04-18 | Matsushita Electric Ind Co Ltd | Liquid crystal display device and driving method |
JP2003215538A (en) * | 2002-01-25 | 2003-07-30 | Matsushita Electric Ind Co Ltd | Capacitive coupling driving method, liquid crystal display device, program, and medium |
JP2003295157A (en) * | 2002-03-29 | 2003-10-15 | Matsushita Electric Ind Co Ltd | Liquid crystal display device |
Also Published As
Publication number | Publication date |
---|---|
JP2006078588A (en) | 2006-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5303095B2 (en) | Driving method of liquid crystal display device | |
JP3333138B2 (en) | Driving method of liquid crystal display device | |
JP5009373B2 (en) | Driving circuit for liquid crystal display device, liquid crystal display device, and driving method for liquid crystal display device | |
JP4981928B2 (en) | Display drive circuit and display device | |
KR100750916B1 (en) | Liquid Crystal Display device using a swing common electrode voltage and driving method therefor | |
KR101285054B1 (en) | Liquid crystal display device | |
JP2002055325A (en) | Liquid crystal display device using swing common electrode and its driving method | |
JP2001282205A (en) | Active matrix type liquid crystal display device and method for driving the same | |
US20090051641A1 (en) | Active Matrix Type Liquid Crystal Display Device and Drive Method Thereof | |
WO2010087051A1 (en) | Display device and display device driving method | |
US8009133B2 (en) | Display device and method of operating the display device to change luminance during a selected portion of a frame | |
JP2001202066A (en) | Image display device and its driving method | |
JP4639702B2 (en) | Liquid crystal display device and driving method of liquid crystal display device | |
JP2002214631A (en) | Liquid crystal display panel and liquid crystal display including the same and its driving method | |
WO2013024776A1 (en) | Display device and drive method for same | |
JP2009116122A (en) | Display driving circuit, display device and display driving method | |
KR100496543B1 (en) | Liquid crystal display and method of driving the same | |
JP2002099256A (en) | Planar display device | |
JP4270442B2 (en) | Display device and driving method thereof | |
JP2008233283A (en) | Liquid crystal display device and driving method thereof | |
JP2005274859A (en) | Display device and drive control method therefor | |
JP2001272959A (en) | Liquid crystal display device | |
JP2005128101A (en) | Liquid crystal display device | |
WO2009128281A1 (en) | Circuit for driving liquid crystal display apparatus | |
JP5418388B2 (en) | Liquid crystal display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070619 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100908 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100908 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101102 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101115 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |