JP2590229B2 - Liquid crystal display - Google Patents

Liquid crystal display

Info

Publication number
JP2590229B2
JP2590229B2 JP22862288A JP22862288A JP2590229B2 JP 2590229 B2 JP2590229 B2 JP 2590229B2 JP 22862288 A JP22862288 A JP 22862288A JP 22862288 A JP22862288 A JP 22862288A JP 2590229 B2 JP2590229 B2 JP 2590229B2
Authority
JP
Japan
Prior art keywords
potential
liquid crystal
gate
pixel transistor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP22862288A
Other languages
Japanese (ja)
Other versions
JPH0277722A (en
Inventor
展明 甲
真弓 五十嵐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP22862288A priority Critical patent/JP2590229B2/en
Publication of JPH0277722A publication Critical patent/JPH0277722A/en
Application granted granted Critical
Publication of JP2590229B2 publication Critical patent/JP2590229B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、アクティブマトリクス方式液晶表示装置に
係り、特に垂直方向の輝度傾斜の補正に好適な液晶表示
装置に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display device, and more particularly to a liquid crystal display device suitable for correcting a vertical luminance gradient.

〔従来の技術〕[Conventional technology]

従来、対向共通電極を交流化することにより、水平走
査回路(列ドライブ回路)のダイナミックレンズを半減
して消費電力を低減したアクティブマトリクス方式液晶
表示装置については、特開昭57−67993号公報に記載さ
れている。
Conventionally, an active matrix type liquid crystal display device in which the power consumption is reduced by halving the dynamic lens of the horizontal scanning circuit (column drive circuit) by converting the counter common electrode into AC is disclosed in Japanese Patent Application Laid-Open No. 57-67993. Have been described.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

上記従来技術は、各液晶セルと並列に形成された付加
容量があれば、対向共通電極電位が変化した時に、各画
素駆動電極電位も同じ電圧変化を生じ、各液晶セル両端
電圧は一定となるが、付加容量が形成されていない場
合、対向共通電極電位の変化は各画素トランジスタのゲ
ート・ソース間容量等の寄生容量と各液晶セル容量で分
圧した電圧になってしまうため、対向共通電極電位変化
と各画素への信号書込タイミングの差により、垂直方向
の輝度傾斜が生じる問題があった。また、付加容量を形
成する場合、アクティブマトリクス基板の歩留り低下
や、液晶パネルの光透過率の低下といった問題があっ
た。
In the above prior art, if there is an additional capacitor formed in parallel with each liquid crystal cell, when the common electrode potential changes, the pixel drive electrode potential also causes the same voltage change, and the voltage across each liquid crystal cell becomes constant. However, when the additional capacitance is not formed, the change in the potential of the common electrode is a voltage divided by the parasitic capacitance such as the gate-source capacitance of each pixel transistor and the capacitance of each liquid crystal cell. There is a problem that a luminance gradient in the vertical direction occurs due to a difference between a potential change and a timing of writing a signal to each pixel. Further, when the additional capacitance is formed, there are problems such as a decrease in the yield of the active matrix substrate and a decrease in the light transmittance of the liquid crystal panel.

本発明の目的は、付加容量を各液晶セルと並列に形成
する場合であっても、しない場合であっても垂直方向の
輝度傾斜が生じない、液晶表示装置を提供することにあ
る。
It is an object of the present invention to provide a liquid crystal display device in which a vertical luminance gradient does not occur whether or not an additional capacitor is formed in parallel with each liquid crystal cell.

〔課題を解決するための手段〕[Means for solving the problem]

上記目的は、アクティブマトリクス方式液晶表示装置
において、行走査電極のオフ電位に対向共通電極電位交
流化周期と同期して切り換える2値の電位を与え、行走
査電極のオン電位には一定の電位を与えることにより達
成される。
In the active matrix type liquid crystal display device, the above object is to provide a binary potential for switching off the row scanning electrode in synchronization with the counter-common electrode potential alternating cycle, and a constant potential for the on potential of the row scanning electrode. Achieved by giving.

〔作用〕[Action]

対向共通電極電位変化時に、該対向共通電極電位と同
じタイミングで変化する行走査電極のオフ電位変化が、
各画素駆動電極電位を変化させ、両者の効果により、対
向共通電極電位変化分と、各画素駆動電極電位分をほぼ
等しくできる。それによって、対向共通電極電位が変化
しても液晶セル両端の電圧がほとんど変化しないため、
液晶セルと並列に形成する付加容量がある場合でもない
場合でも、画面垂直方向の輝度傾斜が生じない。
When the potential of the opposing common electrode changes, the off-potential change of the row scanning electrode that changes at the same timing as the potential of the opposing common electrode,
The potential of each pixel drive electrode is changed, and by the effect of both, the amount of change in the potential of the common electrode and the potential of each pixel drive electrode can be made substantially equal. As a result, even if the potential of the common electrode changes, the voltage across the liquid crystal cell hardly changes.
No luminance gradient in the vertical direction of the screen occurs regardless of whether or not there is an additional capacitor formed in parallel with the liquid crystal cell.

〔実施例〕〔Example〕

第1図に、本発明による液晶表示装置の一実施例を示
す。1はアクティブマトリクス方式液晶パネル、Dは列
信号電極、Gは行走査電極、Cは対向共通電極、Sは画
素駆動電極、Mは画素トランジスタ、CGSはゲート・ソ
ース間容量、LCは液晶セル、Vi(i=1,2,3…)は直流
バイアス電圧源、SC及び、SG1,SG2は切換スイッチであ
る。以下、第1図の実施例の各部動作波形図を第2図に
示し、行走査電極のオフ電位を固定した従来の液晶表示
装置(第1図において、V2=V3とした場合に相当)の各
部動作波形図である第3図と対比させて説明する。尚、
各部動作波形図において、説明を簡単にするため、各直
流バイアス電圧源Viの発生する電圧を同じ記号Viを用い
て表現している。
FIG. 1 shows an embodiment of the liquid crystal display device according to the present invention. 1 is an active matrix type liquid crystal panel, D is a column signal electrode, G is a row scanning electrode, C is a counter common electrode, S is a pixel drive electrode, M is a pixel transistor, C GS is a gate-source capacitance, and LC is a liquid crystal cell. , Vi (i = 1, 2, 3,...) Are DC bias voltage sources, SC and SG 1 , SG 2 are changeover switches. FIG. 2 shows an operation waveform diagram of each part of the embodiment of FIG. 1, and shows a conventional liquid crystal display device in which the OFF potential of the row scanning electrode is fixed (corresponding to the case where V 2 = V 3 in FIG. 1). ) Will be described in comparison with FIG. 3 which is an operation waveform diagram of each part. still,
In each part of the operation waveform diagram, the voltage generated by each DC bias voltage source Vi is represented using the same symbol Vi for the sake of simplicity.

対向共通電極Cは、スイッチSCにより、フィールド毎
に電位V4とV5(V5>V4とする)が交互に与えられる。行
走査電極Gは、スイッチSGi(i=1,2,…)により、1
フィールドに1回順次選択され、選択時に画素トランジ
スタMをオンにする電位V1が、非選択時には対向共通電
極Cに与えられる電位の切換えタイミングに同期して画
素トランジスタMをオフにする電位V2又はV3(V2>V3
が切換えて与えられる。列信号電極Dには、選択された
画素に応じた信号が、対向共通電極Cの電位変化タイミ
ングと同期して、フィールド毎に極性を反転させて印加
される。例えば、液晶セルLCに電圧が加わらない時に黒
を表示する、いわゆるノーマリ・クローズ型の液晶パネ
ルを例にとる。白表示を行う場合、第2図に示すよう
に、対向共通電極Cの電位が低い(V4)時は列信号電極
Dの電位は高く(V6)、対向共通電極Cの電位が高い時
は列信号電極Dの電位は低く(V7)となる。図示してい
ないが、黒表示ではその逆になる。
Counter common electrode C is a switch SC, (the V 5> V 4) potential V 4 and V 5 for each field is given alternately. The row scanning electrode G is switched to 1 by a switch SGi (i = 1, 2,...).
A potential V 1 that is sequentially selected once in the field and turns on the pixel transistor M when selected, and a potential V 2 that turns off the pixel transistor M in synchronization with the timing of switching the potential applied to the common electrode C when not selected Or V 3 (V 2 > V 3 )
Are given by switching. A signal corresponding to the selected pixel is applied to the column signal electrode D with the polarity inverted for each field in synchronization with the potential change timing of the counter common electrode C. For example, a normally-closed type liquid crystal panel that displays black when no voltage is applied to the liquid crystal cell LC is taken as an example. In the case of white display, as shown in FIG. 2, when the potential of the common electrode C is low (V 4 ), the potential of the column signal electrode D is high (V 6 ), and when the potential of the common electrode C is high. , The potential of the column signal electrode D becomes low (V 7 ). Although not shown, the opposite is true for black display.

画素駆動電極Sは、第1フィールド内の行走査電極G
がオン電位V1となる期間中に、列信号電極Dに印加され
ている電位V6に変化する。行走査電極Gがオフ電位V3
変化する時、ゲート・ソース間容量CGSにより、画素駆
動電極Sの電位は電圧ΔV13低下し、(V6−ΔV13)とな
り、この電位を第1フィールドの残りの期間中保持す
る。第2フィールドの先頭において、対向共通電極Cの
電位がV4からV5へ、行走査電極Gの電位がV3からV2へ変
化すると、それぞれ液晶セルLCの容量分とゲート・ソー
ス間容量CGSにより、画素駆動電極Sの電位が電圧Δ
V23、ΔV45上昇し、(V6−ΔV13+ΔV23+ΔV45)にな
る。続いて行走査電極Gがオン電位V1になると、画素駆
動電極Sの電位は列信号電極電位V7へ向かう。再び、行
走査電極Gがオフ電位V2に変化する時、ゲート・ソース
間容量CGSにより、画素駆動電極Sの電位は電圧ΔV12
下し、(V7−ΔV12)となり、この電位を第2フィール
ドの残りの期間中保持する。次のフィールドは、先の第
1フィールドと同じ動作となり、その先頭において、対
向共通電極Cの電位がV5からV4へ、行走査電極Gの電位
がV2からV3へ変化すると、それぞれ液晶セルLCの容量分
とゲート・ソース間容量CGSにより、画素駆動電極Sの
電位が電圧ΔV23、ΔV45下降し、(V7−ΔV12−ΔV23
ΔV45)になる。続いて行走査電極Gがオン電位V1にな
ると、画素駆動電極Sの電位は列信号電極電位V6へ向か
う。以下、同様な動作をくり返し、フィールド毎に極性
が反転した信号電位が、画素駆動電極Sに印加される。
The pixel drive electrode S is connected to the row scan electrode G in the first field.
There during a period when the ON potential V 1, changes to the potential V 6 that is applied to the column signal electrodes D. When the row scanning electrode G is changed to OFF potential V 3, the gate-source capacitance C GS, the potential of the pixel driving electrode S voltage [Delta] V 13 drops, (V 6 -ΔV 13), and the the potential first Hold for the rest of the field. At the beginning of the second field, the V 5 potential of the counter common electrode C from V 4, line when the potential of the scan electrode G changes from V 3 to V 2, capacity of the gate-source capacitance of each liquid crystal cell LC Due to C GS , the potential of the pixel drive electrode S becomes the voltage Δ
V 23 and ΔV 45 rise to become (V 6 −ΔV 13 + ΔV 23 + ΔV 45 ). Subsequently, when the row scanning electrodes G becomes ON potential V 1, the potential of the pixel driving electrode S toward the column signal electrode potential V 7. Again, when the row scanning electrode G is changed to OFF potential V 2, the gate-source capacitance C GS, the potential of the pixel driving electrode S voltage [Delta] V 12 drops, (V 7 -ΔV 12), and the this potential Hold for the rest of the second field. The next field, the operation is the same as the first field of the first, at the beginning, to V 4 potential of the counter common electrode C from V 5, the potential of the row scanning electrode G changes from V 2 to V 3, respectively Due to the capacitance of the liquid crystal cell LC and the gate-source capacitance C GS , the potential of the pixel drive electrode S drops by the voltage ΔV 23 and ΔV 45 to (V 7 −ΔV 12 −ΔV 23
ΔV 45 ). Subsequently, when the row scanning electrodes G becomes ON potential V 1, the potential of the pixel driving electrode S toward the column signal electrode potential V 6. Hereinafter, the same operation is repeated, and the signal potential of which the polarity is inverted for each field is applied to the pixel drive electrode S.

液晶セルLCの表示輝度に関係する両端子間電圧は、画
素駆動電極Sの電位から、対向共通電極Cの電位を引い
たものであり、(V5−V4=ΔV23+ΔV45)の関係が成立
すれば、第2図中LCで示した動作波形例のように、フィ
ールド間の境目で電圧変化のない波形が得られる。この
ことは、画面上部の液晶セルLCに印加される電圧波形に
対し、行駆動電極Gがオン電位V1となるタイミングが遅
れる画面下部の液晶セルLC′に印加される電圧波形が、
第2図に示すように位相が送れること以外同一の波形と
なることから、垂直方向の輝度傾斜が生じないことを意
味している。
The voltage between both terminals related to the display luminance of the liquid crystal cell LC is obtained by subtracting the potential of the common electrode C from the potential of the pixel drive electrode S, and the relationship of (V 5 −V 4 = ΔV 23 + ΔV 45 ) Holds, a waveform having no voltage change at the boundary between fields can be obtained as in the operation waveform example indicated by LC in FIG. This is to the voltage waveform applied to the liquid crystal cell LC of the top of the screen, the voltage waveform row drive electrode G is applied to the liquid crystal cell LC 'of the bottom of the screen delayed timing to be ON potential V 1 is,
As shown in FIG. 2, since the waveform is the same except that the phase can be sent, it means that there is no vertical luminance gradient.

次に、各容量分が電圧依存性を持たないものとして、
前記の条件(V5−V4=ΔV23+ΔV45)が成立する時の、
行走査電極Gのオフ電位V2、V3の関係を求めておく。ゲ
ート・ソース間容量CGS、液晶セルLCの等価容量分CLC
すると であるから、前記の条件に代入すると V2−V3=V5−V4 が得られる。
Next, assuming that each capacitor has no voltage dependency,
When the condition (V 5 -V 4 = ΔV 23 + ΔV 45) is satisfied,
The relationship between the off-potentials V 2 and V 3 of the row scanning electrodes G is determined in advance. If the gate-source capacitance C GS and the equivalent capacitance C LC of the liquid crystal cell LC are Therefore, substituting into the above conditions gives V 2 −V 3 = V 5 −V 4 .

従来の液晶表示装置では、行走査電極Gのオフ電位は
一定であるため、第1図において、V2=V3とした場合に
相当し、第2図の動作波形説明図を書き直すと第3図の
動作波形説明図となる。この場合、液晶セルLCの両端子
間電圧は、フィールド間の境界において、(V5−V4)−
ΔV45の電圧差を生じる。このことは、第3図から明ら
かなように、画面上部の液晶セルLCの両端子間電圧波形
に対し、画面下部の液晶セルLC′の両端子間電圧波形は
位相がずれるだけでなく、ハッチングで示した電圧分だ
け小さくなるために液晶印加実効電圧が低下する。すな
わち、垂直方向の輝度傾斜を生じてしまう。
In the conventional liquid crystal display device, the off-potential of the row scanning electrode G is constant, which corresponds to the case where V 2 = V 3 in FIG. 1, and the operation waveform explanatory diagram in FIG. FIG. 4 is an explanatory diagram of operation waveforms. In this case, the voltage between both terminals of the liquid crystal cell LC becomes (V 5 −V 4 ) − at the boundary between the fields.
A voltage difference of ΔV 45 is generated. This means that the voltage waveform between the terminals of the liquid crystal cell LC 'at the top of the screen is not only out of phase but also hatched, as is clear from FIG. The effective voltage applied to the liquid crystal decreases because the voltage is reduced by the voltage indicated by. That is, a luminance gradient in the vertical direction occurs.

従って、第1図の実施例に示したように、行走査電極
Gのオフ電位を対向共通電極Cと同じタイミングで印加
電圧を切換えることにより、従来の行走査電極Gのオフ
電位固定方式に比べ、垂直輝度傾斜を軽減することがで
きる。他の寄生容量、電圧依存性等を考えなければ、特
に行走査電極Gのオフ電位変化振幅(V2−V3)を対向共
通電極Cの電位変化振幅(V5−V4)とほぼ等しくするこ
とにより、垂直輝度傾斜はほとんどなくなる。
Therefore, as shown in the embodiment of FIG. 1, the off-potential of the row scanning electrode G is switched at the same timing as that of the common electrode C, so that the off-potential of the row scanning electrode G can be changed as compared with the conventional off-potential fixing method of the row scanning electrode G. In addition, the vertical luminance inclination can be reduced. Unless other parasitic capacitance, voltage dependency, etc. are considered, the off-potential change amplitude (V 2 −V 3 ) of the row scan electrode G is substantially equal to the potential change amplitude (V 5 −V 4 ) of the common electrode C. By doing so, the vertical luminance gradient is almost eliminated.

このように、本発明を用いることにより、液晶セルと
並列に接続する付加容量がなくても、垂直方向輝度傾斜
が生じないため、付加容量形成によるアクティブマトリ
クス基板の歩留り低下や、開口率、光透過率の劣化がな
く、低コストで、明るい液晶表示装置が得られる。
As described above, by using the present invention, even if there is no additional capacitance connected in parallel with the liquid crystal cell, the vertical luminance gradient does not occur. A low-cost, bright liquid crystal display device without deterioration in transmittance can be obtained.

本発明の他の実施例による液晶表示装置を第4図に示
す。第1図の実施例は、行走査電極Gに与える電位を、
3接点の切換スイッチで与えていたが、第2図の実施例
では、従来のオフ電位固定方式を用いた垂直走査回路2
(1フィールドに1回順次選択出力するシフトレジスタ
3により、各2接点の切換スイッチを制御し2値の電位
を順次出力する。)を用い、そのオフ電位を共通のスイ
ッチで切換えている。液晶パネル1の動作自体は、第1
図の実施例と同様である。この第2図の実施例によれ
ば、本発明の実施に当り、専用の垂直走査回路が必要な
く、従来からある垂直走査ICを流用できる利点がある。
FIG. 4 shows a liquid crystal display according to another embodiment of the present invention. In the embodiment shown in FIG. 1, the potential given to the row scanning electrode G is
In the embodiment shown in FIG. 2, the vertical scanning circuit 2 uses a conventional off-potential fixing method.
The off-potential is switched by a common switch using a shift register 3 that sequentially selects and outputs one time in one field and controls a changeover switch of each two contacts to sequentially output a binary potential. The operation itself of the liquid crystal panel 1 is the first
This is the same as the embodiment shown in FIG. According to the embodiment shown in FIG. 2, there is an advantage that a conventional vertical scanning IC is not required for implementing the present invention, and a conventional vertical scanning IC can be used.

本発明の他の実施例を第5図に示す。第4図の実施例
と異なる点は、液晶パネル1に代わり、画素駆動電極S
と、該画素に隣接する行走査電極Gの間に付加容量CS
設けた液晶パネル4を用いている点である。液晶セルLC
に並列接続する(画素駆動電極Sと対向共通電極Cの
間)従来の付加容量は、アクティブマトリクス基板内に
対向共通電極Cと同電位になる電極配線が余分に必要と
なるため、配線の断線、短絡による歩留りの低下や、開
口率の低下につながる。しかし、第5図の実施例に示す
ように、付加容量を画素駆動電極Sと行走査電極Gの間
に形成すれば、上記の問題は小さくなる。付加容量CS
形成することにより、液晶セルLCや画素トランジスタM
にリークがある場合でも、安定に画素表示ができる。第
5図の実施例による動作は、第4図の実施例とほぼ同様
であり、詳しい説明は省略する。
FIG. 5 shows another embodiment of the present invention. The difference from the embodiment of FIG. 4 is that the liquid crystal panel 1 is replaced with the pixel driving electrode S
When a point of using a liquid crystal panel 4 provided an additional capacitor C S during the row scanning electrodes G adjacent to the pixel. Liquid crystal cell LC
Is connected in parallel (between the pixel driving electrode S and the opposing common electrode C). The conventional additional capacitance requires an extra electrode wiring in the active matrix substrate which has the same potential as the opposing common electrode C, so that the wiring is disconnected. This leads to a decrease in yield due to a short circuit and a decrease in aperture ratio. However, if the additional capacitance is formed between the pixel driving electrode S and the row scanning electrode G as shown in the embodiment of FIG. 5, the above problem is reduced. By forming the additional capacitance C S, the liquid crystal cell LC and the pixel transistor M
Pixel display can be performed stably even if there is a leak in The operation according to the embodiment of FIG. 5 is almost the same as that of the embodiment of FIG. 4, and the detailed description is omitted.

本発明の他の実施例を第6図に、その各部動作波形図
を第7図に示し、オフ電位を固定(V2=V3)とする従来
の液晶表示装置による各部動作波形図である第8図と対
比させて、以下説明する。第6図の実施例が第4図の実
施例と異なる点は、対向共通電極Cに一定電位V8を与
え、各画素トランジスタMのソース・ドレイン間容量C
DSを考慮している点である。
FIG. 6 shows another embodiment of the present invention, and FIG. 7 is an operation waveform diagram of each portion. FIG. 7 is an operation waveform diagram of each portion of a conventional liquid crystal display device in which the OFF potential is fixed (V 2 = V 3 ). This will be described below in comparison with FIG. The difference from the embodiment of FIG. 6 is a fourth view of an embodiment, given a counter common electrode C at a constant potential V 8, the source-drain capacitance C of the pixel transistors M
This is because DS is taken into account.

対向共通電極Cには一定電位V8が与えられるため、液
晶パネルをフィールド毎に極性を反転させる交流駆動を
行うには、第7図の動作波形説明図に示すように、対向
共通電極Cを交流化していた第4図の実施例に比べて約
2倍の振幅の信号を列信号電極Dに加える必要がある。
行走査電極Gには、第4図の実施例と同様な波形が印加
される。
Since the opposite common electrode C is given constant potential V 8, to perform the AC driving which inverts the polarity of the liquid crystal panel for each field, as shown in operation waveform diagram of FIG. 7, the counter common electrode C It is necessary to apply a signal having approximately twice the amplitude to the column signal electrode D as compared with the embodiment of FIG.
The same waveform as in the embodiment of FIG. 4 is applied to the row scanning electrodes G.

画素駆動電極Sは、第1フィールド内の行走査電極G
がオン電位V1となる期間中に、列信号電極Dに印加され
ている電位V9に変化する。続いて行走査電極Gがオフ電
位V3に変化する時、ゲート・ソース間容量CGSにより、
画素駆動電極Sの電位は電圧ΔV13低下し、(V9−Δ
V13)となり、この電位を第1フィールドの残りの期間
中保持する。第2フィールドの先頭において、列信号電
極の電位がV9からV10へ行走査電極Gの電位がV3からV2
へ変化すると、それぞれドレイン・リース間容量CDS
ゲート・ソース間容量CGSにより、画素駆動電極Sの電
位が電圧ΔV90降下し、電圧ΔV23上昇し、(V9−ΔV23
−ΔV90+V23)になる。第7図では、ΔV90=ΔV23とし
て、画素駆動電極Sの電位は変化していない。この条件
は、 であるから、 (V9−V10)×CDS=(V2−V3)×CGS で与えられる。
The pixel drive electrode S is connected to the row scan electrode G in the first field.
There during a period when the ON potential V 1, changes to the potential V 9 being applied to the column signal electrodes D. When subsequently the row scanning electrodes G is changed to OFF potential V 3, the gate-source capacitance C GS,
The potential of the pixel driving electrode S decreases by the voltage ΔV 13 and (V 9 −Δ
V 13 ), and this potential is maintained for the rest of the first field. At the beginning of the second field, V from the potential V 3 of the row scanning electrodes G to V 10 the potential of the column signal electrodes from V 9 2
When changes to, the drains lease capacitance C DS and the gate-source capacitance C GS, and potential voltage [Delta] V 90 drops of the pixel driving electrode S, the voltage [Delta] V 23 rises, (V 9 - [Delta] V 23
−ΔV 90 + V 23 ). In FIG. 7, assuming that ΔV 90 = ΔV 23 , the potential of the pixel drive electrode S does not change. This condition Therefore, it is given by (V 9 −V 10 ) × C DS = (V 2 −V 3 ) × C GS .

続いて行走査電極Gがオン電位V1になると、画素駆動
電極Sの電位は列信号電極電位V10へ向かう。再び行走
査電極Gがオフ電位V2に変化する時、ゲート・ソース間
容量CGSにより、画素駆動電極Sの電位は電圧ΔV12低下
し、(V10−ΔV12)となり、この電位を第2フィールド
の残りの期間中保持する。次のフィールドは第1フィー
ルドと同じ動作となり、その先頭において、列信号電極
Dの電位がV10からV9へ、行走査電極Gの電位がV2からV
3へ変化すると、それぞれドレイン・ソース間容量CDS
ゲート・ソース間容量CGSにより、画素駆動電極Sの電
位が電圧ΔV23下降し、ΔV90上昇し、(V10−ΔV12−Δ
V23+ΔV90)になる。ここで、第2フィールドの先頭に
おける説明と同様に、ΔV23=ΔV90という条件を与える
ことにより、画素駆動電極Sの各フィールドの先頭にお
ける電位変化がなくなる。
Subsequently, when the row scanning electrodes G becomes ON potential V 1, the potential of the pixel driving electrode S toward the column signal electrode potential V 10. When the row scanning electrode G is changed to OFF potential V 2 again, the gate-source capacitance C GS, the potential of the pixel driving electrode S voltage [Delta] V 12 drops, (V 10 -ΔV 12), and the the potential first Hold for the rest of the two fields. V The next field operation is the same as the first field in the head, the potential of the column signal electrodes D to V 9 from V 10, the potential of the row scanning electrode G from the V 2
When changes to 3, the respective drain-source capacitance C DS and the gate-source capacitance C GS, the potential of the pixel driving electrode S voltage [Delta] V 23 descends, [Delta] V 90 rises, (V 10 -ΔV 12
V 23 + ΔV 90 ). Here, similarly to the description at the head of the second field, by giving the condition of ΔV 23 = ΔV 90, the potential change of the pixel driving electrode S at the head of each field is eliminated.

液晶セルLCの両端子間電圧は、画素駆動電極Sの電位
から、対向共通電極Cの電位V8を引いたものであり、第
7図のLCで示すような電圧波形となる。このことは、画
面上部の液晶セルLCに印加される電圧波形に対し、行駆
動電極Gがオン電位となるタイミングが遅れる画面下部
の液晶セルLC′に印加される電圧波形は、第7図に示す
ように、位相が遅れること以外同一の波形となることか
ら、垂直方向の輝度傾斜が生じないことを意味してい
る。
Voltage between the two terminals of the liquid crystal cell LC, the potential of the pixel driving electrode S, and minus the potential V 8 of the opposing common electrode C, a voltage waveform as shown by LC of Figure 7. This means that the voltage waveform applied to the liquid crystal cell LC 'at the lower part of the screen is delayed from the voltage waveform applied to the liquid crystal cell LC at the upper part of the screen. As shown, since the waveforms are the same except that the phase is delayed, it means that there is no vertical luminance gradient.

従来の液晶表示装置では、行走査電極Gのオフ電位が
一定であるため、第6図において、V2=V3とした場合に
相当し、第7図の動作波形説明図を書き直すと、第8図
の動作波形説明図となる。この場合、液晶セルLCの両端
子間電圧は、フィールド間の境界において、ΔV90の電
圧変化を生じる。ことことは、画面上部の液晶セルLCの
両端子間電圧波に対し、画面下部の液晶セルLC′の両端
子間電圧波形は位相がずれるだけでなく、ハッチングで
示した電圧分だけ小さくなるために液晶印加実効電圧が
低下する。すなわち、垂直方向の輝度傾斜が生じてい
た。
In the conventional liquid crystal display device, since the off-potential of the row scanning electrode G is constant, it corresponds to the case where V 2 = V 3 in FIG. 6, and the operation waveform explanatory diagram of FIG. FIG. 8 is an explanatory diagram of operation waveforms. In this case, the voltage between the two terminals of the liquid crystal cell LC, at the boundary between fields, resulting in voltage change [Delta] V 90. This means that the voltage waveform between the terminals of the liquid crystal cell LC 'at the bottom of the screen is not only out of phase but also smaller by the voltage indicated by hatching, compared to the voltage wave between the terminals of the liquid crystal cell LC at the top of the screen. As a result, the effective voltage applied to the liquid crystal decreases. That is, a vertical luminance gradient has occurred.

従って、第6図の実施例に示したように、行走査電極
Gのオフ電位を列信号電極Dの極性反転タイミングで切
換えることにより、従来の行走査電極Gのオフ電位固定
方式に比べ、垂直輝度傾斜を軽減することができる。ま
た、第6図の実施例においても、第5図の実施例で付加
した画素駆動電極Sと隣接する行走査電極G間容量CS
付加した場合でも、同様な効果があるのは、明らかであ
る。
Therefore, as shown in the embodiment of FIG. 6, by switching the off-potential of the row scanning electrode G at the timing of inverting the polarity of the column signal electrode D, the off-potential of the row scanning electrode G is more vertical than the conventional off-potential fixing method of the row scanning electrode G. The luminance gradient can be reduced. Also in the embodiment of FIG. 6, even when adding the row scanning electrodes G capacitance C S adjacent to the pixel driving electrode S was added in the embodiment of FIG. 5, there is a similar effect is obviously It is.

このように、本発明を用いることにより、対向共通電
極電位を交流化せず一定電域にする駆動方式の場合で
も、ドレイン・ソース間容量等による垂直方向輝度傾斜
を補償することができる効果がある。
As described above, by using the present invention, even in the case of the driving method in which the potential of the common electrode is set to a constant range without changing to the alternating current, the effect of compensating the vertical luminance gradient due to the drain-source capacitance and the like can be obtained. is there.

〔発明の効果〕〔The invention's effect〕

本発明によれば、液晶セルと並列接続する付加容量を
省き、対向共通電極電位を交流化して列信号電極に与え
る信号電圧振幅を半減し、消費電力を低減した場合であ
っても、垂直方向の輝度傾斜がほとんどない液晶表示装
置が得られる。液晶セルと並列接続する付加容量を省く
ことにより、各画素駆動電極と行走査電極間に付加容量
を形成する場合であっても、アクティブマトリクス基板
上の共通電極の配線をする必要がないため、アクティブ
マトリクス基板の歩留りが向上し、かつ開口率等の向上
により、高い光透過率を持つ液晶表示装置が得られる。
According to the present invention, the additional capacitance connected in parallel with the liquid crystal cell is omitted, the signal voltage amplitude applied to the column signal electrode is reduced by half by converting the potential of the common electrode to AC, and the power consumption is reduced even in the vertical direction. A liquid crystal display device having almost no luminance gradient can be obtained. By omitting the additional capacitance connected in parallel with the liquid crystal cell, it is not necessary to wire the common electrode on the active matrix substrate even when an additional capacitance is formed between each pixel driving electrode and the row scanning electrode. By improving the yield of the active matrix substrate and improving the aperture ratio, a liquid crystal display device having a high light transmittance can be obtained.

また、対向共通電極電位を固定する方式であっても、
フィールド毎極性反転時、画素トランジスタのドレイン
・ソース間容量による垂直方向輝度傾斜を軽減すること
ができる効果がある。
Further, even in a method in which the potential of the common electrode is fixed,
At the time of polarity inversion for each field, there is an effect that a vertical luminance gradient due to the capacitance between the drain and the source of the pixel transistor can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例の液晶表示装置を示す等価回
路図、第2図は第1図の実施例の動作波形説明図、第3
図は第2図と対比する従来の動作波形説明図、第4図及
び第5図、第6図はそれぞれ本発明の第2、第3、第4
の実施例の液晶表示装置を示す等価回路図、第7図は第
6図の実施例の動作波形説明図、第8図は第7図と対比
する従来の動作波形説明図である。 1,4,5……アクティブマトリクス方式液晶パネル、2…
…垂直走査回路、3……シフトレジスタ、M……画素ト
ランジスタ、LC……液晶セル、CGS……ゲート・ソース
間容量、CS……付加容量、CDS……ドレイン・ソース間
容量、D……列信号電極、G……行走査電極、S……画
素駆動電極。
FIG. 1 is an equivalent circuit diagram showing a liquid crystal display device according to an embodiment of the present invention, FIG. 2 is an explanatory diagram of operation waveforms of the embodiment of FIG. 1, and FIG.
FIG. 4 is a diagram for explaining a conventional operation waveform in comparison with FIG. 2, and FIGS. 4, 5 and 6 are second, third and fourth embodiments of the present invention, respectively.
7 is an equivalent circuit diagram showing the liquid crystal display device of the embodiment shown in FIG. 7, FIG. 7 is an explanatory diagram of operation waveforms of the embodiment of FIG. 6, and FIG. 8 is an explanatory diagram of conventional operation waveforms in comparison with FIG. 1,4,5 …… Active matrix type liquid crystal panel, 2…
… Vertical scanning circuit, 3… shift register, M… pixel transistor, LC… liquid crystal cell, C GS … gate-source capacitance, C s … additional capacitance, CDS … drain-source capacitance, D: column signal electrode, G: row scanning electrode, S: pixel driving electrode.

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】液晶パネルの一方の内面に、複数のゲート
バス(G)と、該ゲートバスにゲートが接続され、該ゲ
ートバスの電位に応じて選択的にオン・オフ制御される
複数の画素トランジスタ(M)と、該画素トランジスタ
のソースに接続された画素駆動電極(S)とが形成さ
れ、前記液晶パネルの他方の内面に形成された対向共通
電極(C)に交番電圧(V4,V5)を印加して表示制御を
行う液晶表示装置において、 前記画素トランジスタがオフ期間においてそのゲートに
印加する電位として、前記交番電圧の交番タイミングに
同期して、異なる2値の電位(V2,V3)を切り換えて印
加するが、オン期間に該ゲートに印加する電位は一定電
位(V1)であることを特徴とする液晶表示装置。
A plurality of gate buses (G) are connected to one inner surface of a liquid crystal panel, and a plurality of gates are connected to the gate buses, and a plurality of gate buses are selectively turned on / off according to the potential of the gate buses. A pixel transistor (M) and a pixel drive electrode (S) connected to the source of the pixel transistor are formed, and an alternating voltage (V 4 ) is applied to a counter common electrode (C) formed on the other inner surface of the liquid crystal panel. , V 5 ), the display control is performed by applying a different binary potential (V) as the potential applied to the gate of the pixel transistor during the off period in synchronization with the alternating timing of the alternating voltage. 2 , V 3 ), and the potential applied to the gate during the ON period is a constant potential (V 1 ).
【請求項2】液晶パネルの一方の内面に、複数のゲート
バス(G)と、該ゲートバスにゲートが接続され、該ゲ
ートバスの電位に応じて選択的にオン・オフ制御される
複数の画素トランジスタ(M)と、該画素トランジスタ
のソースに接続された画素駆動電極(S)とが形成さ
れ、前記液晶パネルの他方の内面に形成された対向共通
電極(C)に交番電圧(V4,V5)を印加して表示制御を
行う液晶表示装置において、 前記画素駆動電極と、当該画素駆動電極に接続された画
素トランジスタのゲートが接続されない隣接ゲートバス
と、の間に容量(Cs)を形成し、かつ前記画素トランジ
スタがオフ期間においてそのゲートに印加する電位とし
て、前記交番電圧の交番タイミングに同期して、異なる
2値の電位(V2,V3)を切り換えて印加することを特徴
とする液晶表示装置。
2. A plurality of gate buses (G) on one inner surface of the liquid crystal panel, and a plurality of gates connected to the gate buses, the plurality of gates being selectively turned on / off according to the potential of the gate buses. A pixel transistor (M) and a pixel drive electrode (S) connected to the source of the pixel transistor are formed, and an alternating voltage (V 4 ) is applied to a counter common electrode (C) formed on the other inner surface of the liquid crystal panel. , V 5 ) for controlling display by applying a voltage (Cs) between the pixel driving electrode and an adjacent gate bus to which the gate of the pixel transistor connected to the pixel driving electrode is not connected. forming a, and a potential at which the pixel transistor is applied to the gate in the oFF period, the synchronization with the alternating timing of the alternating voltage, two different values of the potential (V 2, V 3) applied child switches the The liquid crystal display device according to claim.
【請求項3】請求項1又は2に記載の液晶表示装置にお
いて、前記交番電圧の交番タイミングに同期して、異な
る2値の電位(V2,V3)を切り換えて印加する、その異
なる2値の電位差は、前記対向共通電極に印加される交
番電圧の振幅とほぼ等しいことを特徴とする液晶表示装
置。
3. The liquid crystal display device according to claim 1, wherein different binary potentials (V 2 , V 3 ) are switched and applied in synchronization with the alternating timing of the alternating voltage. The liquid crystal display device according to claim 1, wherein a potential difference between the values is substantially equal to an amplitude of an alternating voltage applied to the common electrode.
【請求項4】液晶パネルの一方の内面に、複数のゲート
バス(G)と、該ゲートバスにゲートが接続され、該ゲ
ートバスの電位に応じて選択的にオン・オフ制御される
複数の画素トランジスタ(M)と、該画素トランジスタ
のソースに接続された画素駆動電極(S)とが形成さ
れ、前記液晶パネルの他方の内面に形成された対向共通
電極(C)に交番電圧(V4,V5)を印加して表示制御を
行い、かつ前記画素トランジスタがオフ期間においてそ
のゲートに印加する電位として、前記交番電圧の交番ト
ランジスタに同期して、異なる2値の電位(V2,V3)を
切り換えて印加する液晶表示装置において、 前記画素トランジスタがオフ期間にそのゲートに印加す
るオフ電位と、前記画素トランジスタがオン期間にその
ゲートに印加するオン電位と、を該画素トランジスタの
ゲートに供給する第1のスイッチ手段(SG1,SG2,…)
と、 前記第1のスイッチ手段が前記画素トランジスタのゲー
トにオフ電位を供給するとき、そのオフ電位として前記
交番電圧の交番タイミングに同期して、異なる2値の電
位(V2,V3)を切り換えて供給することを可能ならしめ
る第2のスイッチ手段(SG0)と、 を具備したことを特徴とする液晶表示装置。
4. A plurality of gate buses (G) on one inner surface of the liquid crystal panel, and a plurality of gates connected to the gate buses, the plurality of gates being selectively turned on / off according to the potential of the gate buses. A pixel transistor (M) and a pixel drive electrode (S) connected to the source of the pixel transistor are formed, and an alternating voltage (V 4 ) is applied to a counter common electrode (C) formed on the other inner surface of the liquid crystal panel. , V 5 ) to perform display control, and as a potential applied to the gate of the pixel transistor during the off period, in synchronism with the alternating transistor of the alternating voltage, different binary potentials (V 2 , V 3 ) a liquid crystal display device that switches and applies: an off potential applied to the gate of the pixel transistor during an off period, an on potential applied to the gate of the pixel transistor during an on period, Switch means (SG 1 , SG 2 ,...) For supplying to the gate of the pixel transistor
And when the first switch means supplies an off-potential to the gate of the pixel transistor, a different binary potential (V 2 , V 3 ) is used as the off-potential in synchronization with the alternating timing of the alternating voltage. And a second switch means (SG 0 ) enabling switching supply.
【請求項5】請求項4に記載の液晶表示装置において、
前記第1のスイッチ手段は、前記ゲートバスを順次走査
するために設けられる垂直走査IC内に形成され、前記第
2のスイッチ手段は、該垂直走査ICの外部に設置される
ことを特徴とする液晶表示装置。
5. The liquid crystal display device according to claim 4,
The first switch means is formed in a vertical scanning IC provided for sequentially scanning the gate bus, and the second switch means is provided outside the vertical scanning IC. Liquid crystal display.
JP22862288A 1988-09-14 1988-09-14 Liquid crystal display Expired - Lifetime JP2590229B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22862288A JP2590229B2 (en) 1988-09-14 1988-09-14 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22862288A JP2590229B2 (en) 1988-09-14 1988-09-14 Liquid crystal display

Publications (2)

Publication Number Publication Date
JPH0277722A JPH0277722A (en) 1990-03-16
JP2590229B2 true JP2590229B2 (en) 1997-03-12

Family

ID=16879226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22862288A Expired - Lifetime JP2590229B2 (en) 1988-09-14 1988-09-14 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP2590229B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4639702B2 (en) * 2004-09-07 2011-02-23 カシオ計算機株式会社 Liquid crystal display device and driving method of liquid crystal display device
JP2007298799A (en) * 2006-05-01 2007-11-15 Hitachi Displays Ltd Liquid crystal display device
JP2020115179A (en) 2019-01-17 2020-07-30 株式会社ジャパンディスプレイ Display

Also Published As

Publication number Publication date
JPH0277722A (en) 1990-03-16

Similar Documents

Publication Publication Date Title
US5798746A (en) Liquid crystal display device
JP2997356B2 (en) Driving method of liquid crystal display device
KR100272873B1 (en) Active-matrix display system with less signal line drive circuits
KR100659621B1 (en) Active matrix type liquid crystal display device
US20100245305A1 (en) Display driving circuit, display device, and display driving method
US7259755B1 (en) Method and apparatus for driving liquid crystal display panel in inversion
JP2006516163A (en) Drive voltage generation circuit and liquid crystal display device using the same
US6542144B2 (en) Flat panel display having scanning lines driver circuits and its driving method
US8692753B2 (en) Liquid crystal display device and driving method of the same
KR100200940B1 (en) A display device
US7002563B2 (en) Driving method for flat-panel display device
KR100740931B1 (en) Liquid Crystal Display Panel, Liquid Crystal Display Apparatus with the same and Driving method for therefor
US20040051688A1 (en) Display drive method, display element, and display
KR100317823B1 (en) A plane display device, an array substrate, and a method for driving the plane display device
KR100701137B1 (en) Active matrix type display device
US5319381A (en) Method for addressing each column of a matrix type LCD panel
JP2590229B2 (en) Liquid crystal display
JP2010113274A (en) Video voltage supply circuit, electro-optical device and electronic equipment
JP2002149117A (en) Liquid crystal display
JP3481349B2 (en) Image display device
JP4975322B2 (en) Active matrix liquid crystal display device and control method thereof
JPH11119742A (en) Matrix display device
KR100853215B1 (en) Liquid crystal display
JPH0580354A (en) Liquid crystal display device
KR19990062458A (en) Thin Film Transistor Liquid Crystal Display

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20071205

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081205

Year of fee payment: 12

EXPY Cancellation because of completion of term