JPH0580354A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JPH0580354A
JPH0580354A JP24538891A JP24538891A JPH0580354A JP H0580354 A JPH0580354 A JP H0580354A JP 24538891 A JP24538891 A JP 24538891A JP 24538891 A JP24538891 A JP 24538891A JP H0580354 A JPH0580354 A JP H0580354A
Authority
JP
Japan
Prior art keywords
liquid crystal
voltage
scanning signal
crystal material
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24538891A
Other languages
Japanese (ja)
Inventor
Shigeki Matsuo
茂樹 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP24538891A priority Critical patent/JPH0580354A/en
Publication of JPH0580354A publication Critical patent/JPH0580354A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

PURPOSE:To provide a liquid crystal display device in which the fluctuation of impressed voltage caused by the dielectric anisotropy of liquid crystal material is eliminated, which is excellent in gradation control and where flicker or the sticking of an image does not occur. CONSTITUTION:In this liquid crystal display device where plural image signal wirings 4 and plural scanning signal wirings 5 crossing with the plural image signal wirings 4 are provided, and a picture element electrode 8 and a thin film transistor 7 for impressing voltage on the electrode 8 are provided in a matrix state at an intersection between the wirings 4 and 5, and the liquid crystal material held between the electrode 8 and a counter electrode 6 provided to be opposed to the electrodes 8 is driven by alternating voltage; the picture element electrode 8 is coupled to the adjacent scanning signal wiring 5 in terms of capacity and the capacity for holding charges is separately provided from the capacity of the liquid crystal material between the electrodes 8 and 6.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、液晶表示装置に関し、
特に薄膜トランジスタをスイッチング素子に用いたアク
ティブマトリックス型液晶表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device,
In particular, it relates to an active matrix type liquid crystal display device using a thin film transistor as a switching element.

【0002】[0002]

【従来の技術】近年、アクティブマトリックス型液晶表
示装置は、小型TV、プロジェクションTV、ビューフ
ァインダ等に使用され始めているが、フリッカー、固定
画像表示後の画像の焼き付き、表示画面の均一性、階調
表示性能、あるいは価格などの点では、未だCRT表示
装置には及ばない。
2. Description of the Related Art In recent years, active matrix type liquid crystal display devices have begun to be used in small TVs, projection TVs, viewfinders, etc., but flicker, image burn-in after fixed image display, uniformity of display screen, gradation. In terms of display performance or price, it still falls short of CRT display devices.

【0003】以下、図5および図6を参照しながら、従
来のアクティブマトリックス型液晶表示装置について説
明する。
A conventional active matrix type liquid crystal display device will be described below with reference to FIGS. 5 and 6.

【0004】図5は、従来のアクティブマトリックス型
液晶表示装置の構成の一例を示す図、図6は図5の一画
素当たりの等価回路を示すものである。図5および図6
において、13は画像信号駆動回路、14は走査信号駆
動回路、15は画像信号配線、16は走査信号配線、1
7は対向電極配線、18は薄膜トランジスタ、19は画
素電極、20は各画素電極19と対向電極17間の液晶
材料の容量CLC、21は薄膜トランジスタ18のゲート
とドレイン間の寄生容量CGDである。
FIG. 5 is a diagram showing an example of the configuration of a conventional active matrix type liquid crystal display device, and FIG. 6 is an equivalent circuit per pixel in FIG. 5 and 6
In FIG. 13, 13 is an image signal driving circuit, 14 is a scanning signal driving circuit, 15 is an image signal wiring, 16 is a scanning signal wiring, 1
Reference numeral 7 is a counter electrode wiring, 18 is a thin film transistor, 19 is a pixel electrode, 20 is a capacitance C LC of liquid crystal material between each pixel electrode 19 and the counter electrode 17, and 21 is a parasitic capacitance C GD between the gate and drain of the thin film transistor 18. ..

【0005】図5に示すアクティブマトリックス型液晶
表示装置は、複数の画像信号配線15と複数の走査信号
配線16が直交して配置され、画像信号配線15と走査
信号配線16の各交点に画素電極19と画素電極19に
電圧を印加する薄膜トランジスタ18がマトリックス状
に形成され、走査信号駆動回路14から供給される走査
信号により薄膜トランジスタ18のオン、オフを制御し
て画像信号駆動回路13から供給される画像信号を各画
素電極19と対向電極17の間に保持された液晶材料に
印加することによって画像の表示を行うものである。
In the active matrix type liquid crystal display device shown in FIG. 5, a plurality of image signal wirings 15 and a plurality of scanning signal wirings 16 are arranged orthogonally to each other, and pixel electrodes are provided at respective intersections of the image signal wirings 15 and the scanning signal wirings 16. The thin film transistors 18 for applying a voltage to the pixel electrodes 19 and the pixel electrodes 19 are formed in a matrix form, and are supplied from the image signal driving circuit 13 by controlling ON / OFF of the thin film transistors 18 by a scanning signal supplied from the scanning signal driving circuit 14. An image is displayed by applying an image signal to the liquid crystal material held between each pixel electrode 19 and the counter electrode 17.

【0006】図7に、図6に示す画素に印加される波形
を示す。VG は走査信号配線16に印加される走査信号
であり、この走査信号VG は薄膜トランジスタ18をオ
ンする電圧VGHとオフする電圧VGLからなる。VS は画
像信号配線15に印加される画像信号であり、この画像
信号電圧VGSは、VS + とVS - に極性が一走査期間
(1H)毎に反転される。VB は画素電極19と対向電
極17との間の液晶材料に印加される電圧である。
FIG. 7 shows waveforms applied to the pixel shown in FIG. V G is a scanning signal applied to the scanning signal line 16, and this scanning signal V G is composed of a voltage V GH for turning on the thin film transistor 18 and a voltage V GL for turning off the thin film transistor 18. V S is the image signal applied to the image signal lines 15, the image signal voltage V GS is, V S + and V S - polarity is reversed in each scanning period (1H) to. V B is a voltage applied to the liquid crystal material between the pixel electrode 19 and the counter electrode 17.

【0007】以上のように構成されたアクティブマトリ
ックス型液晶表示装置について、その動作を図6、図7
に基づいて説明する。例えば、画像信号配線15に正極
性の画像信号電圧VS + が印加された状態で、走査信号
配線16に走査信号VGHが印加されると、薄膜トランジ
スタ18がオンとなり、液晶材料に画像信号電圧VS +
が印加される。次に、走査信号配線16に走査信号VGL
が印加されると薄膜トランジスタ18はオフとなり、そ
の結果、薄膜トランジスタ18のゲート・ドレイン間容
量CGDによって液晶材料への印加電圧VB はΔVだけ低
下する。そして、この液晶材料への印加電圧VB は、走
査信号VG の次の周期まで液晶材料自体の容量CLCによ
って保持される。そして、次の周期では、画像信号電圧
S が反転し、画像信号電圧VS - が画像信号配線15
に印加された状態で、走査信号配線16に走査信号VGH
が印加されると、液晶材料にVS - の画像信号電圧が印
加され、次に走査信号配線16に走査信号VGLが印加さ
れると、液晶材料への印加電圧VB がΔVだけ低下し、
この電圧が保持される。よって、液晶材料への印加電圧
B は、図7に示すように、周期的に極性が反転する。
なお、走査信号電圧VG がVGHからVGLまで変化する際
に、薄膜トランジスタ18のゲート・ドレイン間の寄生
容量CGDによって、画素電極19へ印加される電位が変
動し、液晶材料へ印加される電圧VB が変動する。この
液晶材料へ印加される電圧VB の変動ΔVは、下記式で
表される。
The operation of the active matrix type liquid crystal display device configured as described above will be described with reference to FIGS.
It will be explained based on. For example, when the scanning signal V GH is applied to the scanning signal wiring 16 while the positive image signal voltage V S + is applied to the image signal wiring 15, the thin film transistor 18 is turned on and the image signal voltage is applied to the liquid crystal material. V S +
Is applied. Next, the scan signal V GL is applied to the scan signal wiring 16.
Is applied, the thin film transistor 18 is turned off. As a result, the gate-drain capacitance C GD of the thin film transistor 18 reduces the voltage V B applied to the liquid crystal material by ΔV. The voltage V B applied to the liquid crystal material is held by the capacitance C LC of the liquid crystal material itself until the next period of the scanning signal V G. Then, in the next cycle, the image signal voltage V S is inverted and the image signal voltage V S is changed to the image signal wiring 15.
Applied to the scanning signal line 16 to the scanning signal V GH.
Is applied, the image signal voltage of V S is applied to the liquid crystal material, and when the scanning signal V GL is applied to the scanning signal wiring 16 next, the applied voltage V B to the liquid crystal material decreases by ΔV. ,
This voltage is held. Therefore, the voltage V B applied to the liquid crystal material has its polarity periodically inverted as shown in FIG.
When the scanning signal voltage V G changes from V GH to V GL , the potential applied to the pixel electrode 19 changes due to the parasitic capacitance C GD between the gate and drain of the thin film transistor 18, and is applied to the liquid crystal material. Voltage V B varies. The fluctuation ΔV of the voltage V B applied to the liquid crystal material is represented by the following formula.

【0008】 ΔV=CGD/(CLC+CGD)・(VGH−VGL) この液晶材料へ印加する電圧VB の変動ΔVを補正する
ために、対向電極17へ印加する電圧を液晶材料へ印加
する電圧VB の中心値であるVBC値に予め設定して、液
晶材料に印加される電圧の正極性電圧と負極性電圧とが
対象となるように調整されている。すなわち、VBC=S
SC−ΔVが成立するように調整する。なお、液晶材料へ
印加される電圧VB のVSC値は、画像信号VS の中心値
である。しかし、上記のように対向電極17へ印加する
電圧を液晶材料へ印加する電圧VB の中心値であるVBC
値に予め設定しても、液晶材料の誘電異方性(印加電圧
により液晶材料の誘電率が変化する性質)により、変動
ΔVによって発生する液晶材料への実効的な直流電圧成
分の印加は補償されず、このためフリッカーや固定画像
を表示した直後に起こる画像の焼き付きが発生するとい
う問題があった。
ΔV = C GD / (C LC + C GD ) · (V GH −V GL ) In order to correct the fluctuation ΔV of the voltage V B applied to this liquid crystal material, the voltage applied to the counter electrode 17 is applied to the liquid crystal material. It is preset to the V BC value which is the center value of the voltage V B applied to the liquid crystal material, and is adjusted so that the positive voltage and the negative voltage of the voltage applied to the liquid crystal material are targeted. That is, V BC = S
Adjust so that SC- ΔV holds. The V SC value of the voltage V B applied to the liquid crystal material is the center value of the image signal V S. However, as described above, the voltage applied to the counter electrode 17 is V BC which is the central value of the voltage V B applied to the liquid crystal material.
Even if the value is preset, the effective application of the DC voltage component to the liquid crystal material caused by the fluctuation ΔV is compensated by the dielectric anisotropy of the liquid crystal material (the property that the dielectric constant of the liquid crystal material changes with the applied voltage). Therefore, there is a problem that image ghosting occurs immediately after displaying a flicker or a fixed image.

【0009】このような問題を解決するために、例えば
特開昭64−91185号公報では、一つの薄膜トラン
ジスタ18に対して、次段の走査信号配線に、その薄膜
トランジスタ18に加える走査信号と逆極性の走査信号
を加えることによって、直流電圧成分を零にすることが
提案されている。また、特開昭64−26822号公報
でも、薄膜トランジスタによって駆動される画素電極の
一部を次段の走査信号配線と容量結合させ、この薄膜ト
ランジスタを駆動する走査信号の波形における薄膜トラ
ンジスタがオフするときのゲート電圧の変化V1 に対
し、このV1 と逆方向に変化するV1 +V2 なるゲート
電圧を上記容量結合を介して印加することによって、直
流電圧成分を減少させることが提案されている。さら
に、特開平2−913号公報では、蓄積容量を介して画
素電極に接続された配線を別途設け、この配線に第1の
変調信号を印加すると共に対向電極には第2の変調信号
を印加し、この画素電極に接続された配線と対向電極間
の電位差を変調するとにより、表示画質・駆動信頼性の
改善、駆動電力の低減化を図ろうとすることが提案され
ている。
In order to solve such a problem, for example, in Japanese Unexamined Patent Publication No. 64-91185, the polarity of the scanning signal applied to the thin film transistor 18 is opposite to that of the scanning signal wiring of the next stage for one thin film transistor 18. It has been proposed to reduce the DC voltage component to zero by adding the scanning signal of. Also, in Japanese Patent Laid-Open No. 64-26822, when a part of a pixel electrode driven by a thin film transistor is capacitively coupled with a scanning signal line in the next stage, the thin film transistor in the waveform of a scanning signal for driving this thin film transistor is turned off. to changes V 1 of the gate voltage, by applying a V 1 + V 2 becomes the gate voltage varies in the opposite direction this V 1 through the capacitive coupling, it is proposed to reduce the DC voltage component. Further, in Japanese Patent Application Laid-Open No. 2-913, a wiring connected to a pixel electrode via a storage capacitor is separately provided, and a first modulation signal is applied to this wiring and a second modulation signal is applied to a counter electrode. However, it has been proposed that the potential difference between the wiring connected to the pixel electrode and the counter electrode is modulated to improve the display image quality / driving reliability and reduce the driving power.

【0010】[0010]

【発明が解決しようとする課題】ところが、上述のよう
な構成では、走査信号駆動回路、画像信号駆動回路以外
に走査信号配線と同等の本数の出力端子を持った変調回
路が必要であり、回路規格が大きくなる。また、走査信
号が非常に複雑となり、走査信号駆動回路の規模が大き
くなる。さらに、液晶材料の誘電異方性により、液晶材
料に印加される電圧の振幅が変動し、液晶パネルの階調
制御が困難になる。さらに、走査信号配線に電荷保持の
目的も兼ねた大きな容量が接続されるため、走査信号配
線の1本当たりのトータルの負荷容量が大きくなり、走
査信号の波形が変形し、均一な表示画面が得られないな
ど種々の問題があった。
However, in the above-mentioned structure, the modulation circuit having the same number of output terminals as the scanning signal wirings is required in addition to the scanning signal driving circuit and the image signal driving circuit. The standard becomes larger. Further, the scanning signal becomes very complicated, and the scale of the scanning signal driving circuit becomes large. Further, the dielectric anisotropy of the liquid crystal material causes the amplitude of the voltage applied to the liquid crystal material to fluctuate, which makes it difficult to control the gradation of the liquid crystal panel. Furthermore, since a large capacitance that also serves to retain charges is connected to the scanning signal wiring, the total load capacitance per scanning signal wiring becomes large, the waveform of the scanning signal is deformed, and a uniform display screen is displayed. There were various problems such as not being able to obtain it.

【0011】[0011]

【発明の目的】本発明は、上記従来技術の問題点に鑑み
て成されたものであり、比較的簡単な構成で、液晶材料
の誘電異方性によって発生する印加電圧の変動を除去
し、階調制御性が良好で、フリッカーや画像の焼き付き
の発生しないアクティブマトリックス型の液晶表示装置
を提供するものである。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems of the prior art. It has a relatively simple structure and eliminates fluctuations in applied voltage caused by the dielectric anisotropy of liquid crystal materials. An active matrix type liquid crystal display device having good gradation controllability and free from flicker and image sticking.

【0012】[0012]

【課題を解決するための手段】上述の目的を達成するた
めに、本発明の液晶表示装置は、複数の画像信号配線
と、この複数の画像信号配線に交差する複数の走査信号
配線とを設け、上記画像信号配線と上記走査信号配線と
の各交点に画素電極と、この画素電極に電圧を印加する
薄膜トランジスタとをマトリックス状に設け、上記画素
電極とこの画素電極に対向して設けられた対向電極との
間に保持された液晶材料を交番電圧で駆動する液晶表示
装置において、上記画素電極を隣接する走査信号配線と
容量性結合させると共に、上記画素電極と対向電極との
間に、電荷保持用の容量を上記液晶材料の容量とは別に
設けた。
In order to achieve the above object, the liquid crystal display device of the present invention is provided with a plurality of image signal wirings and a plurality of scanning signal wirings intersecting the plurality of image signal wirings. Pixel electrodes and thin film transistors for applying a voltage to the pixel electrodes are provided in a matrix at each intersection of the image signal wirings and the scanning signal wirings, and the pixel electrodes and the pixel electrodes are opposed to each other. In a liquid crystal display device in which a liquid crystal material held between electrodes is driven by an alternating voltage, the pixel electrodes are capacitively coupled to an adjacent scanning signal wiring, and charge retention is performed between the pixel electrodes and a counter electrode. The capacity for the liquid crystal was provided separately from the capacity of the liquid crystal material.

【0013】[0013]

【作用】上記のように構成すると、隣接する走査信号配
線の信号で、この走査信号配線と画素電極間の容量CS
を介して画素電極の電圧変動を補正することができ、ま
た対向電極の極性を画素信号の極性に同期して反転する
ことにより、画像信号振幅を減少させることが可能とな
る。したがって、画素電極と隣接する走査信号配線間に
設ける結合性容量は、上記液晶材料の容量と電荷蓄積容
量の合成容量に比べて比較的小さい容量ですみ、もって
走査信号配線に形成されるトータルの付加容量を小さく
でき、その結果、走査信号電圧の変形が無く、液晶材料
に印加される電圧の直流電圧成分が除去され、画像の焼
き付きや表示輝度のばらつきの無い階調表示性の良好な
液晶表示装置が実現できる。
According to the above structure, the capacitance C S between the scanning signal wiring and the pixel electrode is generated by the signal of the adjacent scanning signal wiring.
It is possible to correct the voltage fluctuation of the pixel electrode via the signal line, and to invert the polarity of the counter electrode in synchronization with the polarity of the pixel signal to reduce the image signal amplitude. Therefore, the coupling capacitance provided between the pixel electrode and the scanning signal line adjacent to the pixel electrode is relatively small compared to the combined capacitance of the liquid crystal material and the charge storage capacitance. The added capacitance can be reduced, and as a result, there is no deformation of the scanning signal voltage, the DC voltage component of the voltage applied to the liquid crystal material is removed, and there is no image burn-in and no variation in display brightness. A display device can be realized.

【0014】[0014]

【実施例】以下、本発明の実施例を図面を参照しながら
説明する。図1は、本発明の第1の実施例におけるアク
ティブマトリックス型液晶表示装置の構成を示す図、図
2は図1の1画素当たりの等価回路図であり、1は対向
電極信号駆動回路、2は画像信号駆動回路、3は走査信
号駆動回路、4は画像信号配線、5は走査信号配線、6
は対向電極配線、7は薄膜トランジスタ、8は画素電
極、9は画素電極8と対向電極6間の液晶材料容量
LC、10は電荷保持用の蓄積容量CT 、11は画素電
極8と次段走査信号配線5間の付加容量CS 、12は薄
膜トランジスタ7のゲート・ドレイン間の寄生容量CGD
である。図3に本発明に係るアクティブマトリックス型
液晶表示装置の構造を示す。図3(b)は図3(a)の
a−a’線断面図である。図3において、5は走査信号
配線、5’は次段の走査信号配線、4は画像信号配線、
25は対向電極配線6に接続される蓄積容量配線、7は
薄膜トランジスタ、27は薄膜トランジスタ7のソー
ス、28は薄膜トランジスタ7のドレイン、8は画素電
極、30は蓄積容量10の形成部、31は付加容量11
の形成部、32は薄膜トランジスタ7のゲート・ドレイ
ン間の寄生容量CGDの形成部、33はガラス基板、6は
対向電極、35は液晶層、11は画素電極、37は絶縁
層、38はガラス基板である。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram showing a configuration of an active matrix type liquid crystal display device in a first embodiment of the present invention, FIG. 2 is an equivalent circuit diagram for one pixel in FIG. 1, 1 is a counter electrode signal drive circuit, 2 Is an image signal driving circuit, 3 is a scanning signal driving circuit, 4 is an image signal wiring, 5 is a scanning signal wiring, 6
Counter electrode wiring 7 TFT, 8 pixel electrode, liquid crystal material between the pixel electrode 8 and the counter electrode 6 is capacitance C LC, 10 is storage capacitor C T for charge retention, 11 pixel electrodes 8 and the next stage 9 The additional capacitance C S between the scanning signal lines 5 and 12 is the parasitic capacitance C GD between the gate and drain of the thin film transistor 7.
Is. FIG. 3 shows the structure of an active matrix type liquid crystal display device according to the present invention. FIG. 3B is a sectional view taken along the line aa ′ of FIG. In FIG. 3, 5 is a scanning signal wiring, 5'is a scanning signal wiring of the next stage, 4 is an image signal wiring,
Reference numeral 25 is a storage capacitor wiring connected to the counter electrode wiring 6, 7 is a thin film transistor, 27 is a source of the thin film transistor 7, 28 is a drain of the thin film transistor 7, 8 is a pixel electrode, 30 is a portion for forming the storage capacitor 10, 31 is an additional capacitance. 11
Forming part, 32 forming part of the parasitic capacitance C GD between the gate and drain of the thin film transistor 7, 33 glass substrate, 6 counter electrode, 35 liquid crystal layer, 11 pixel electrode, 37 insulating layer, 38 glass It is a substrate.

【0015】図4に、図2の各端子に印加される電圧の
時間変化を示す。走査信号VG(n)は、n番目の走査信号
配線5に印加される波形で、図4に示すようにV1 、V
2 、V3 の3値レベルよりなり、一定周期の繰り返し波
形となっている。走査信号VG(n+1)は、n+1番目の走
査信号配線5に印加される波形で、VG(n)に比べ位相が
一定期間(1H分)遅れている。画像信号VS(m)は、m
番目の画像信号配線4に印加される波形で、1H毎に極
性が反転している。VS + は正極性時の電圧、VS -
負極性時の電圧、VSCは画像信号VS(m)の中心電圧であ
る。対向電極6に印加される信号VT は、画像信号V
S(m)の極性反転と同期して、極性が1H毎に反転する。
T + は正極性の電圧、VT - は負極性時の電圧、VTC
は対向電極信号VT の中心値である。VB は画素電極8
と対向電極6間の実効電圧(液晶材料に実際に印加され
る電圧)信号であり、VBCは中心値である。
FIG. 4 shows the time change of the voltage applied to each terminal of FIG. The scanning signal V G (n) is a waveform applied to the n-th scanning signal wiring 5, and is V 1 , V 2 as shown in FIG.
It is composed of ternary levels of 2 and V 3 , and has a repetitive waveform with a constant cycle. The scanning signal V G (n + 1) is a waveform applied to the (n + 1) th scanning signal line 5 and has a phase delayed by a certain period (1H ) from V G (n) . The image signal V S (m) is m
With the waveform applied to the th image signal wiring 4, the polarity is inverted every 1H. V S + is a positive voltage, V S is a negative voltage, and V SC is a central voltage of the image signal V S (m) . The signal V T applied to the counter electrode 6 is the image signal V T.
The polarity is inverted every 1H in synchronization with the polarity inversion of S (m) .
V T + is a positive voltage, V T is a negative voltage, V TC
Is the central value of the counter electrode signal V T. V B is the pixel electrode 8
Is an effective voltage signal (voltage actually applied to the liquid crystal material) between the counter electrode 6 and the counter electrode 6, and V BC is a central value.

【0016】以上のように構成されたアクティブマトリ
ックス型液晶表示装置について、以下その動作を説明す
る。まず、時間t1 において、画像信号VS(m)が正極性
の画像信号電圧VS + になり、走査信号VG(n)の電圧が
1 になると薄膜トランジスタ7がオンとなり、画素電
極8に画像信号電圧VS + が印加され、液晶材料には画
素電極8に印加される電圧と対向電極6に印加される電
圧との差(VS + −VT - )が印加される。次に、時間
2 においては走査信号VG(n)の電圧がV1 からV2
変化するとTFTのソース・ドレイン間の寄生容量CGD
を介して液晶材料に印加される電圧VB は低下するが、
これを相殺するように、その後付加容量CS を介して次
段の走査信号VG(n+1)の電圧はV3 からV2 への変化
し、この電圧が液晶材料に印加される。これら各信号の
値を(V1 −V2 )・CGD=(V2 −V3 )・CS なる
関係を満たすように設定することにより、結果的に時間
3 から時間t4 までの間、液晶材料には、VS + −V
T - の電圧が印加されることになる。
The operation of the active matrix type liquid crystal display device constructed as above will be described below. First, at time t 1 , when the image signal V S (m) becomes the positive image signal voltage V S + and the voltage of the scanning signal V G (n) becomes V 1 , the thin film transistor 7 turns on and the pixel electrode 8 The image signal voltage V S + is applied to the liquid crystal material, and the difference (V S + −V T ) between the voltage applied to the pixel electrode 8 and the voltage applied to the counter electrode 6 is applied to the liquid crystal material. Next, at time t 2 , when the voltage of the scanning signal V G (n) changes from V 1 to V 2 , the parasitic capacitance C GD between the source and drain of the TFT is generated.
The voltage V B applied to the liquid crystal material via
To cancel this, the voltage of the scanning signal V G (n + 1) of the next stage changes from V 3 to V 2 via the additional capacitance C S , and this voltage is applied to the liquid crystal material. By setting so as to satisfy the values of these signals (V 1 -V 2) · C GD = (V 2 -V 3) · C S becomes relation from resulting in time t 3 to time t 4 between, the liquid crystal material, V S + -V
T - voltage is to be applied.

【0017】次に、時間t4 になると、画像信号VS(m)
が負極性の画像信号電圧VS - になり、走査信号VG(n)
の電圧がV1 になって薄膜トランジスタ7がオンとな
り、画素電極8に画像信号電圧VS - が印加され、それ
によって液晶材料にVS - −VT + の電圧が印加され
る。次に、時間t5 において、上記時間t2 と同様に液
晶材料に印加される電圧VB が低下するが、上記と同じ
理由でこれを相殺し、結果的に時間t6 から時間t7
での間、液晶材料にVS - −VT + の電圧が印加される
ことになる。ここで、画像信号VS(m)の中心電圧VSC
対向電極信号VT の中心電圧VTCを等しくすることによ
り、液晶材料へ印加される電圧VB の中心電圧VBCを液
晶材料の誘電異方性に関係なく、ほぼ0Vにすることが
できる。
Next, at time t 4 , the image signal V S (m)
There negative image signal voltages V S - becomes, the scanning signal V G (n)
Becomes V 1 and the thin film transistor 7 is turned on, and the image signal voltage V S is applied to the pixel electrode 8, thereby applying the voltage V S −V T + to the liquid crystal material. Next, at the time t 5 , the voltage V B applied to the liquid crystal material decreases as at the time t 2 , but this is canceled for the same reason as described above, and as a result, from the time t 6 to the time t 7. between the liquid crystal material V S - will be -V T + voltage is applied. Here, by making the center voltage V SC of the image signal V S (m) equal to the center voltage V TC of the counter electrode signal V T , the center voltage V BC of the voltage V B applied to the liquid crystal material is changed to that of the liquid crystal material. It can be set to almost 0 V regardless of the dielectric anisotropy.

【0018】すなわち、薄膜トランジスタ7のソース・
ドレイン間の寄生容量CGDを介して、走査信号VG(n)
1 からV2 へ電圧変動する際に、画素電極8に印加さ
れる電荷量は(V1 −V2 )・CGDであり、付加容量C
S を介して次段の走査信号VG(n+1)がV3 からV2 へ電
圧変動する際に、画素電極8に印加される電荷量は(V
3 −V2 )・CS であるから、この両電荷量の和が0に
なれば画素電極8の電圧変動は0になる。したがって、
各電圧は、(V1 −V2 )・CGD=(V3 −V2 )・C
S になるように設定される。この式には液晶材料の容量
LCが含まれないので、液晶材料の容量とは無関係に、
液晶材料に印加される電圧VBCを0Vにすることができ
る。
That is, the source of the thin film transistor 7
The amount of charge applied to the pixel electrode 8 when the voltage of the scanning signal V G (n) changes from V 1 to V 2 via the drain-to-drain parasitic capacitance C GD is (V 1 −V 2 ) · C. GD and additional capacity C
When the scanning signal V G (n + 1) of the next stage via S changes in voltage from V 3 to V 2 , the amount of charge applied to the pixel electrode 8 is (V
3 -V 2) · from a C S, the sum of both the amount of charge voltage change of the pixel electrode 8 reached 0 becomes zero. Therefore,
Each voltage is (V 1 −V 2 ) · C GD = (V 3 −V 2 ) · C
Set to be S. Since this formula does not include the capacitance C LC of the liquid crystal material, regardless of the capacitance of the liquid crystal material,
The voltage V BC applied to the liquid crystal material can be 0V.

【0019】薄膜トランジスタの寄生容量CGDと負荷容
量CS とは、CGD≦CS なる関係を満たすことが望まし
い。すなわち、(V1 −V2 )の値は、薄膜トランジス
タのオン・オフ特性で決まり、通常20V以上の値とな
る。ここで(V1 −V2 )・CGD=(V3 −V2 )・C
S より、CGD>CS の場合、(V3 −V2 )を(V1
2 )より大きな値にしなければならず、走査信号の振
幅(V1 −V3 )として40V以上の高電圧が必要とな
り、その結果走査信号駆動回路3の消費電力の増大、コ
ストアップなどの原因となる。したがって、薄膜トラン
ジスタ7の寄生容量CGDと負荷容量CS とは、CGD≦C
S なる関係を満たすことが望ましい。
It is desirable that the parasitic capacitance C GD and the load capacitance C S of the thin film transistor satisfy the relation C GD ≤C S. That is, the value of (V 1 -V 2 ) is determined by the on / off characteristics of the thin film transistor and is usually 20 V or more. Where (V 1 −V 2 ) · C GD = (V 3 −V 2 ) · C
From S, if the C GD> C S, a (V 3 -V 2) (V 1 -
V 2 ), which requires a high voltage of 40 V or more as the amplitude (V 1 −V 3 ) of the scanning signal, resulting in an increase in power consumption of the scanning signal drive circuit 3 and an increase in cost. Cause. Therefore, the parasitic capacitance C GD and the load capacitance C S of the thin film transistor 7 are C GD ≦ C
It is desirable to satisfy the relationship S.

【0020】また、薄膜トランジスタ7のゲート・ドレ
イン間の寄生容量CGD、上記画素電極8と隣接走査信号
配線5間の容量性結合の容量CS、上記画素電極8と対
向電極6間の電荷保持用の容量CT 、および上記液晶材
料の容量CLCとは、(CLC+CT )≧(CGD+CS )な
る関係を満たすことが望ましい。すなわち、図4の時間
3 から時間t4 までの間、対向電極6に印加される反
転信号VT の振幅VT ' による画素電極8の電圧変動を
PTとすると、VT ' とVPTの関係は、VPT=(CLC
T )/(CGD+CS +CLC+CT )・VT で表され
る。ここで、本来CGD+CS の値がCLC+CT に比べて
充分小さい場合には、図4の時間t3 から時間t4 まで
の間、VPT≒VT となり、対向電極6に印加される反転
信号とほぼ同じ振幅の波形が画素電極8にも印加される
ため、液晶材料にはほぼVS + −VT - の電圧が印加さ
れる。しかし、CGD+CS の値が、CLC+CT に比べて
無視できない場合には、VPT<VT となり、対向電極信
号の振幅に比べ画素電極8に印加される波形の振幅が低
下してしまい、その結果液晶材料には、VS + −VT -
よりも大幅に低下した電圧が印加されることとなり、正
常な画像が得られなくなる。これは図4の時間t6 から
時間t7 までの間についても同じようになる。したがっ
て、薄膜トランジスタ7のゲート・ドレイン間の寄生容
量CGD、上記画素電極8と隣接走査信号配線5間の容量
性結合の容量CS 、上記画素電極8と対向電極6間の電
荷保持用の容量CT 、および上記液晶材料の容量CLC
は、(CLC+CT )≧(CGD+CS )なる関係を満たす
ことが望ましい。
Further, the parasitic capacitance C GD between the gate and drain of the thin film transistor 7, the capacitance C S of the capacitive coupling between the pixel electrode 8 and the adjacent scanning signal wiring 5, and the charge retention between the pixel electrode 8 and the counter electrode 6 It is desirable that the capacitance C T for liquid crystal and the capacitance C LC of the liquid crystal material satisfy the relationship of (C LC + C T ) ≧ (C GD + C S ). That is, from time t 3 to time t 4 in FIG. 4, when the voltage fluctuation of the pixel electrode 8 due to the amplitude V T 'of the inverted signal V T applied to the counter electrode 6 is V PT , V T ' and V T ' The relationship of PT is V PT = (C LC +
It is represented by C T ) / (C GD + C S + C LC + C T ) · V T. Here, when the value of C GD + C S is originally sufficiently smaller than C LC + C T , V PT ≈V T between time t 3 and time t 4 in FIG. Since a waveform having substantially the same amplitude as the inverted signal to be applied is applied to the pixel electrode 8 as well, a voltage of approximately V S + −V T is applied to the liquid crystal material. However, when the value of C GD + C S cannot be ignored compared to C LC + C T , V PT <V T , and the amplitude of the waveform applied to the pixel electrode 8 is lower than the amplitude of the counter electrode signal. would be, in its result the liquid crystal material, V S + -V T -
A voltage significantly lower than that is applied, and a normal image cannot be obtained. This is the same between time t 6 and time t 7 in FIG. Therefore, the parasitic capacitance C GD between the gate and drain of the thin film transistor 7, the capacitance C S of the capacitive coupling between the pixel electrode 8 and the adjacent scanning signal line 5, and the capacitance for charge retention between the pixel electrode 8 and the counter electrode 6 It is desirable that C T and the capacitance C LC of the liquid crystal material satisfy the relationship of (C LC + C T ) ≧ (C GD + C S ).

【0021】なお、上記実施例では、付加容量CS を画
素電極8と次段の走査信号配線VG(n+1)間に設けたが、
付加容量CS は、画素電極8と前段の走査信号配線V
G(n-1) との間に設けてもよい。この場合、上記走査信
号配線VG(n-1 ) を通って上記薄膜トランジスタ7のゲ
ートに入力される駆動波形は、薄膜トランジスタ7がオ
ン状態であるタイミングの直後に、3値レベルのうちの
最低レベルが来るようにする。
In the above embodiment, the additional capacitance C S is provided between the pixel electrode 8 and the next scanning signal line V G (n + 1) .
The additional capacitance C S is equal to the pixel electrode 8 and the scanning signal line V of the preceding stage.
It may be provided between G (n-1) . In this case, the driving waveform input to the gate of the thin film transistor 7 through the scanning signal wiring V G (n-1) is the lowest level of the three levels immediately after the timing when the thin film transistor 7 is in the ON state. To come.

【0022】[0022]

【発明の効果】以上のように、本発明に係る液晶表示装
置によれば、液晶材料の容量とは別に、これと並列に電
荷蓄積用の容量を設けたことにより、画素電極と隣接す
る走査信号配線間に設ける結合性容量は、上記液晶材料
の容量と電荷蓄積容量の合成容量に比べて比較的小さい
容量ですみ、もって走査信号配線に形成されるトータル
の付加容量を小さくでき、その結果、走査信号電圧の変
形が無く、液晶材料に印加される電圧の直流電圧成分が
除去され、画像の焼き付きや表示輝度のばらつきの無い
階調表示性の良好な液晶表示装置が実現できる。
As described above, according to the liquid crystal display device of the present invention, in addition to the capacitance of the liquid crystal material, the capacitance for accumulating charge is provided in parallel with the capacitance of the liquid crystal material. The coupling capacitance provided between the signal wirings is relatively small compared to the combined capacitance of the liquid crystal material and the charge storage capacitance, so that the total additional capacitance formed in the scanning signal wiring can be reduced, and as a result In addition, the scanning signal voltage is not deformed, the DC voltage component of the voltage applied to the liquid crystal material is removed, and it is possible to realize a liquid crystal display device having a good gradation display property without image burn-in and display brightness variation.

【0023】また、対向電極に印加される電圧を画素信
号に同期して1H毎に反転させることにより、画像信号
の電圧を大幅に減少させることが可能になり、画像信号
駆動回路の耐圧および消費電流を減少でき、画像信号駆
動回路用LSIの小型化、低価格化が実現できる。
Further, by inverting the voltage applied to the counter electrode every 1H in synchronization with the pixel signal, the voltage of the image signal can be significantly reduced, and the withstand voltage and consumption of the image signal drive circuit can be reduced. The current can be reduced, and the image signal drive circuit LSI can be downsized and reduced in price.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る液晶表示装置の一実施例を示す構
成図である。
FIG. 1 is a configuration diagram showing an embodiment of a liquid crystal display device according to the present invention.

【図2】本発明に係る液晶表示装置の一画素分の等価回
路を示す図である。
FIG. 2 is a diagram showing an equivalent circuit of one pixel of the liquid crystal display device according to the present invention.

【図3】(a)は本発明に係るアクティブマトリックス
型液晶表示装置の構造を示す図であり、(b)は(a)
のa−a’線断面図である。
3A is a diagram showing a structure of an active matrix type liquid crystal display device according to the present invention, and FIG. 3B is a diagram showing FIG.
2 is a cross-sectional view taken along the line aa ′ of FIG.

【図4】図2に示す各端子の波形および液晶材料に印加
される電圧の波形を示す図である。
4 is a diagram showing a waveform of each terminal shown in FIG. 2 and a waveform of a voltage applied to a liquid crystal material.

【図5】従来の液晶表示装置の構成を示す図である。FIG. 5 is a diagram showing a configuration of a conventional liquid crystal display device.

【図6】従来の液晶表示装置の一画素分の等価回路を示
す図である。
FIG. 6 is a diagram showing an equivalent circuit of one pixel of a conventional liquid crystal display device.

【図7】図6に示す各端子の波形および液晶材料に印加
される電圧の波形を示す図である。
7 is a diagram showing the waveform of each terminal shown in FIG. 6 and the waveform of the voltage applied to the liquid crystal material.

【符号の説明】[Explanation of symbols]

1・・・対向電極信号駆動回路、2、13・・・映像信
号駆動回路、3、14・・・走査信号駆動回路、4、1
5・・・画像信号配線、5、16・・・走査信号配線、
6、17・・・対向電極配線、7、18・・・薄膜トラ
ンジスタ、8、19・・・画素電極、9、20・・・液
晶材料の容量CLC、10・・・電荷保持用蓄積容量
T 、11・・・負荷容量CS 、12、21・・・薄膜
トランジスタの寄生容量CGD
1 ... Counter electrode signal drive circuit, 2, 13 ... Video signal drive circuit, 3, 14 ... Scan signal drive circuit, 4, 1
5 ... Image signal wiring, 5, 16 ... Scan signal wiring,
6, 17 ... Counter electrode wiring, 7, 18 ... Thin film transistor, 8, 19 ... Pixel electrode, 9, 20 ... Liquid crystal material capacitance C LC , 10 ... Charge holding storage capacitance C T, 11 ... load capacitance C S, the 12, 21 ... TFT parasitic capacitance C GD.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 複数の画像信号配線と、この複数の画像
信号配線に交差する複数の走査信号配線とを設け、上記
画像信号配線と上記走査信号配線との各交点に画素電極
と、この画素電極に電圧を印加する薄膜トランジスタと
をマトリックス状に設け、上記画素電極とこの画素電極
に対向して設けられた対向電極との間に保持された液晶
材料を交番電圧で駆動する液晶表示装置において、上記
画素電極を隣接する走査信号配線と容量性結合させると
共に、上記画素電極と対向電極との間に、電荷保持用の
容量を上記液晶材料の容量とは別に設けたことを特徴と
する液晶表示装置。
1. A plurality of image signal wirings and a plurality of scanning signal wirings intersecting the plurality of image signal wirings are provided, and a pixel electrode is provided at each intersection of the image signal wirings and the scanning signal wirings. In a liquid crystal display device in which a thin film transistor for applying a voltage to an electrode is provided in a matrix, and a liquid crystal material held between the pixel electrode and a counter electrode provided to face the pixel electrode is driven by an alternating voltage, A liquid crystal display characterized in that the pixel electrode is capacitively coupled to an adjacent scanning signal line, and a charge holding capacitor is provided between the pixel electrode and a counter electrode separately from the capacitor of the liquid crystal material. apparatus.
【請求項2】 上記薄膜トランジスタのゲート・ドレイ
ン間の寄生容量CGDと上記画素電極と隣接走査信号配線
間の容量性結合の容量CS が、CGD≦CS なる関係を満
たすことを特徴とする請求項1に記載の液晶表示装置。
2. The parasitic capacitance C GD between the gate and drain of the thin film transistor and the capacitance C S of the capacitive coupling between the pixel electrode and the adjacent scanning signal wiring satisfy the relation C GD ≦ C S. The liquid crystal display device according to claim 1.
【請求項3】上記薄膜トランジスタのゲート・ドレイン
間の寄生容量CGD、上記画素電極と隣接走査信号配線間
の容量性結合の容量CS 、上記画素電極と対向電極間の
電荷保持用の容量CT 、上記液晶材料の容量CLCが、
(CLC+CT )≧(CGD+CS )なる関係を満たすこと
を特徴とする請求項1に記載の液晶表示装置。
3. A parasitic capacitance C GD between the gate and drain of the thin film transistor, a capacitance C S for capacitive coupling between the pixel electrode and an adjacent scanning signal line, and a capacitance C for holding a charge between the pixel electrode and a counter electrode. T , the capacitance C LC of the liquid crystal material is
The liquid crystal display device according to claim 1, wherein a relationship of (C LC + C T ) ≧ (C GD + C S ) is satisfied.
JP24538891A 1991-09-25 1991-09-25 Liquid crystal display device Pending JPH0580354A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24538891A JPH0580354A (en) 1991-09-25 1991-09-25 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24538891A JPH0580354A (en) 1991-09-25 1991-09-25 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH0580354A true JPH0580354A (en) 1993-04-02

Family

ID=17132919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24538891A Pending JPH0580354A (en) 1991-09-25 1991-09-25 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH0580354A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002277853A (en) * 2001-03-14 2002-09-25 Matsushita Electric Ind Co Ltd Liquid crystal display
US6590550B2 (en) 2000-03-02 2003-07-08 Hitachi, Ltd. Liquid crystal display device having stabilized pixel electrode potentials
CN109616416A (en) * 2018-12-17 2019-04-12 惠科股份有限公司 Active switch, manufacturing method thereof and display device
WO2019123088A1 (en) * 2017-12-21 2019-06-27 株式会社半導体エネルギー研究所 Liquid crystal display device, drive method for liquid crystal display device, and electronic equipment
WO2019123163A1 (en) * 2017-12-21 2019-06-27 株式会社半導体エネルギー研究所 Display device and electronic apparatus

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6590550B2 (en) 2000-03-02 2003-07-08 Hitachi, Ltd. Liquid crystal display device having stabilized pixel electrode potentials
JP2002277853A (en) * 2001-03-14 2002-09-25 Matsushita Electric Ind Co Ltd Liquid crystal display
WO2019123088A1 (en) * 2017-12-21 2019-06-27 株式会社半導体エネルギー研究所 Liquid crystal display device, drive method for liquid crystal display device, and electronic equipment
WO2019123163A1 (en) * 2017-12-21 2019-06-27 株式会社半導体エネルギー研究所 Display device and electronic apparatus
CN111448607A (en) * 2017-12-21 2020-07-24 株式会社半导体能源研究所 Display device and electronic apparatus
JPWO2019123088A1 (en) * 2017-12-21 2020-12-24 株式会社半導体エネルギー研究所 Liquid crystal display device, how to drive the liquid crystal display device, and electronic devices
US11048134B2 (en) 2017-12-21 2021-06-29 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US11392005B2 (en) 2017-12-21 2022-07-19 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US11543711B2 (en) 2017-12-21 2023-01-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, method for driving liquid crystal display device, and electronic device
JP2023054085A (en) * 2017-12-21 2023-04-13 株式会社半導体エネルギー研究所 Liquid crystal display device and electronic appliance
CN109616416A (en) * 2018-12-17 2019-04-12 惠科股份有限公司 Active switch, manufacturing method thereof and display device

Similar Documents

Publication Publication Date Title
JP2997356B2 (en) Driving method of liquid crystal display device
EP0617398B1 (en) Method for driving active matrix liquid crystal display panel
US6166714A (en) Displaying device
US5949398A (en) Select line driver for a display matrix with toggling backplane
US4591848A (en) Matrix panel with an active driving system
US7327338B2 (en) Liquid crystal display apparatus
US8107586B2 (en) Shift register and display device including the same
US5408252A (en) Active matrix-type display device having a reduced number of data bus lines and generating no shift voltage
US20060232505A1 (en) Active matrix-type liquid crystal display device
US4906984A (en) Liquid crystal matrix display device with polarity inversion of signal and counter electrode voltages to maintain uniform display contrast
JPH0334077B2 (en)
KR100380700B1 (en) Display device
US6862014B2 (en) Display driving apparatus and driving control method
JPH0572999A (en) Liquid crystal display device and its driving method
US20060022928A1 (en) Capacitive load charge-discharge device and liquid crystal display device having the same
JPH07181927A (en) Image display device
JP3305931B2 (en) Liquid crystal display
US7355575B1 (en) Matrix panel display apparatus and driving method therefor wherein auxiliary signals are applied to non-selected picture elements
JP2629360B2 (en) Driving method of liquid crystal display device
JPH0580354A (en) Liquid crystal display device
JPH1062741A (en) Display device
JPH06161390A (en) Method for driving liquid crystal display device
US7961165B2 (en) Liquid crystal display device and method for driving the same
JP3548811B2 (en) Active matrix liquid crystal display device and method of driving active matrix liquid crystal display element
JPS6057391A (en) Driving of liquid crystal display unit