JP2007298799A - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
JP2007298799A
JP2007298799A JP2006127392A JP2006127392A JP2007298799A JP 2007298799 A JP2007298799 A JP 2007298799A JP 2006127392 A JP2006127392 A JP 2006127392A JP 2006127392 A JP2006127392 A JP 2006127392A JP 2007298799 A JP2007298799 A JP 2007298799A
Authority
JP
Japan
Prior art keywords
voltage
voltage level
liquid crystal
common
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006127392A
Other languages
Japanese (ja)
Inventor
Yuji Maede
優次 前出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Priority to JP2006127392A priority Critical patent/JP2007298799A/en
Publication of JP2007298799A publication Critical patent/JP2007298799A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To inhibit brightness slope from arising when adopting a frame reversal drive method as an AC drive system. <P>SOLUTION: A liquid crystal display device comprises: a control electrode drive circuit which applies a selected scanning voltage for turning on an active element to a control electrode of the active element of an selected pixel, and applies a non-selected scanning voltage for turning off the active element to the control electrode of the active element of a non-selected pixel; and a counter electrode drive circuit which applies a first level common voltage and a second level common voltage to the counter electrode in each frame, wherein the control electrode drive circuit applies the first level non-selected scanning voltage to the control electrode of the active element of the non-selected pixel when the first level common voltage is applied to the counter voltage, and applies the second level non-selected scanning voltage to the control electrode of the active element of the non-selected pixel when the second level common voltage is applied to the counter electrode. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、液晶表示装置に係り、特に、液晶表示装置の走査線駆動回路に適用して有効な技術に関する。   The present invention relates to a liquid crystal display device, and more particularly to a technique effective when applied to a scanning line driving circuit of a liquid crystal display device.

小型の液晶パネルを有するTFT(Thin Film Transistor)方式の液晶表示モジュールは、携帯電話機などの携帯機器の表示部として広く使用されている。
一般に、液晶は、直流電圧を印加すると寿命が劣化するので、交流で駆動する必要があり、この交流駆動方式の一つとして、コモン反転駆動法が知られている。
このコモン反転駆動法では、液晶層内の電界方向が、画素電極から対向電極(共通電極、または、コモン電極ともいう)に向かう方向(以下、正極性の書き込みという)、あるいは、対向電極から画素電極に向かう方向(以下、負極性の書き込みという)に、1画面(フレーム)毎(以下、フレーム反転駆動法という)、あるいは、1水平走査期間毎(1ライン反転駆動法という)に交互に切り換えられる。
2. Description of the Related Art A TFT (Thin Film Transistor) type liquid crystal display module having a small liquid crystal panel is widely used as a display unit of a mobile device such as a mobile phone.
In general, since the life of a liquid crystal is deteriorated when a DC voltage is applied, it is necessary to drive the liquid crystal with an alternating current, and a common inversion driving method is known as one of the alternating current driving methods.
In this common inversion driving method, the electric field direction in the liquid crystal layer is a direction from the pixel electrode to the counter electrode (also referred to as a common electrode or a common electrode) (hereinafter referred to as positive writing), or from the counter electrode to the pixel. Switch alternately in the direction toward the electrode (hereinafter referred to as negative polarity writing) every screen (frame) (hereinafter referred to as frame inversion driving method) or every horizontal scanning period (hereinafter referred to as 1 line inversion driving method). It is done.

携帯電話機用のTFT方式の液晶表示モジュールでは、低消費電力化のために、交流駆動方式として、コモン反転駆動法の中のフレーム反転駆動法が採用されている。
しかしながら、このコモン反転駆動法では、液晶表示パネルに中間調を表示するときに、ゲートスキャン方向に沿って、輝度傾斜が生じるという問題点があった。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、液晶表示装置において、交流駆動方式として、フレーム反転駆動法を採用した場合に、輝度傾斜が生じるのを防止することが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
In a TFT liquid crystal display module for mobile phones, the frame inversion driving method in the common inversion driving method is adopted as an AC driving method in order to reduce power consumption.
However, this common inversion driving method has a problem that a luminance gradient occurs along the gate scan direction when displaying a halftone on the liquid crystal display panel.
The present invention has been made to solve the above-described problems of the prior art, and an object of the present invention is to provide a luminance gradient when a frame inversion driving method is employed as an AC driving method in a liquid crystal display device. It is an object of the present invention to provide a technique capable of preventing the occurrence.
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
(1)複数の画素と、前記複数の画素を駆動する駆動回路とを備え、前記複数の画素の各画素は、アクティブ素子と、前記アクティブ素子を介して映像電圧が印加される画素電極と、前記画素電極に対向する対向電極とを有し、前記駆動回路は、選択された画素のアクティブ素子の制御電極に、当該アクティブ素子をオンとする選択走査電圧を印可し、前記選択された画素以外の非選択の画素の前記アクティブ素子の制御電極に、当該アクティブ素子をオフとする非選択走査電圧を印加する制御電極駆動回路と、1フレーム毎に、第1電圧レベルの共通電圧と、第2電圧レベルの共通電圧とを、前記対向電極に印加する対向電極駆動回路とを有する液晶表示装置において、前記制御電極駆動回路は、前記対向電極に前記第1電圧レベルの共通電圧が印加されるときに、前記非選択の画素の前記アクティブ素子の制御電極に、第1電圧レベルの非選択走査電圧を印加し、前記対向電極に前記第2電圧レベルの共通電圧が印加されるときに、前記非選択の画素の前記アクティブ素子の制御電極に、第2電圧レベルの非選択走査電圧を印加する。
Of the inventions disclosed in this application, the outline of typical ones will be briefly described as follows.
(1) A plurality of pixels and a drive circuit that drives the plurality of pixels, each pixel of the plurality of pixels includes an active element, a pixel electrode to which a video voltage is applied via the active element, The drive circuit applies a selection scanning voltage for turning on the active element to the control electrode of the active element of the selected pixel, and the other electrode than the selected pixel. A control electrode driving circuit for applying a non-selection scanning voltage for turning off the active element to a control electrode of the active element of the non-selected pixel, a common voltage at a first voltage level for each frame, and a second voltage In the liquid crystal display device having a common electrode driving circuit for applying a common voltage at a voltage level to the common electrode, the control electrode driving circuit is common to the common electrode at the first voltage level. When a voltage is applied, a non-select scanning voltage of a first voltage level is applied to the control electrode of the active element of the non-selected pixel, and a common voltage of the second voltage level is applied to the counter electrode. Then, a non-selection scanning voltage of a second voltage level is applied to the control electrode of the active element of the non-selected pixel.

(2)(1)において、前記第1電圧レベルの共通電圧は、前記第2電圧レベルの共通電圧より高電位の電圧であり、前記第1電圧レベルの非選択走査電圧は、前記第2電圧レベルの非選択走査電圧より高電位の電圧である。
(3)(1)または(2)において、前記第1電圧レベルの共通電圧と前記第2電圧レベルの共通電圧との電位差をΔVcom、前記第1電圧レベルの非選択走査電圧と前記第2電圧レベルの非選択走査電圧との電位差をΔVgとするとき、ΔVgは、ΔVcomに比例する電圧である。
(4)(1)または(2)において、前記選択走査電圧、および前記非選択走査電圧を供給する走査線を有し、前記第1電圧レベルの共通電圧と前記第2電圧レベルの共通電圧との電位差をΔVcom、前記第1電圧レベルの非選択走査電圧と前記第2電圧レベルの非選択走査電圧との電位差をΔVg、前記画素電極と前記走査線との間に形成される寄生容量の容量値をCgstとするとき、ΔVgは、ΔVcomに比例し、Cgstに反比例する電圧である。
(2) In (1), the common voltage at the first voltage level is a voltage higher than the common voltage at the second voltage level, and the non-selection scanning voltage at the first voltage level is the second voltage. The voltage is higher than the level non-selection scanning voltage.
(3) In (1) or (2), the potential difference between the common voltage at the first voltage level and the common voltage at the second voltage level is ΔVcom, the non-selected scanning voltage at the first voltage level and the second voltage When the potential difference between the level and the non-selection scanning voltage is ΔVg, ΔVg is a voltage proportional to ΔVcom.
(4) In (1) or (2), a scanning line for supplying the selected scanning voltage and the non-selected scanning voltage is provided, and the common voltage at the first voltage level and the common voltage at the second voltage level are ΔVcom, the potential difference between the non-selection scan voltage at the first voltage level and the non-selection scan voltage at the second voltage level is ΔVg, and the capacitance of the parasitic capacitance formed between the pixel electrode and the scan line When the value is Cgst, ΔVg is a voltage proportional to ΔVcom and inversely proportional to Cgst.

(5)(1)または(2)において、前記映像電圧を供給する映像線と、前記選択走査電圧、および前記非選択走査電圧を供給する走査線を有し、前記第1電圧レベルの共通電圧と前記第2電圧レベルの共通電圧との電位差をΔVcom、前記第1電圧レベルの非選択走査電圧と前記第2電圧レベルの非選択走査電圧との電位差をΔVg、前記画素電極と前記映像線との間に形成される寄生容量の容量値をCdst、前記画素電極と前記走査線との間に形成される寄生容量の容量値をCgstとするとき、ΔVgは、(1+2×Cdst/Cgst)と、ΔVcomに比例する電圧である。
(6)(1)ないし(5)の何れかにおいて、前記画素は、前記画素電極と前記共通電極との間に形成される保持容量素子を有する。
(5) In (1) or (2), a common voltage having the first voltage level, including a video line that supplies the video voltage, a scanning line that supplies the selected scanning voltage, and the non-selected scanning voltage. And the common voltage at the second voltage level is ΔVcom, the potential difference between the non-selected scanning voltage at the first voltage level and the non-selected scanning voltage at the second voltage level is ΔVg, and the pixel electrode and the video line ΔVg is (1 + 2 × Cdst / Cgst) where Cdst is the capacitance value of the parasitic capacitance formed between and Cgst is the capacitance value of the parasitic capacitance formed between the pixel electrode and the scanning line. , And is a voltage proportional to ΔVcom.
(6) In any one of (1) to (5), the pixel includes a storage capacitor element formed between the pixel electrode and the common electrode.

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明の液晶表示装置によれば、コモン反転駆動法として、フレーム反転駆動法を採用した場合に、輝度傾斜が生じるのを防止することが可能となる。
The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.
According to the liquid crystal display device of the present invention, when the frame inversion driving method is adopted as the common inversion driving method, it is possible to prevent a luminance gradient from occurring.

以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図1は、本発明の実施例の液晶表示モジュールの概略構成を示すブロック図である。
液晶パネル(PNL)には、複数の走査線(またはゲート線)(G)と、映像線(ソース線またはドレイン線とも呼ばれる)(D)とが各々並列して設けられる。
走査線(G)と映像線(D)との交差する部分に対応して画素部が設けられる。複数の画素部はマトリックス状に配置され、各画素部には、画素電極(PIX)と薄膜トランジスタ(TFT)が設けられる。図1では、液晶パネル(PNL)のサブピクセル数は、240×320×3である。
液晶を挟み、各画素電極(PIX)に対向するように、対向電極(共通電極、または、コモン電極ともいう)(CT)が設けられる。そのため、各画素電極(PIX)と対向電極(CT)との間には液晶容量(Cpx)が形成される。
液晶パネル(PNL)は、画素電極(PIX)、薄膜トランジスタ(TFT)等が設けられたガラス基板(第1の基板)(GLASS)と、カラーフィルタ等が形成されるガラス基板(第2の基板)(図示せず)とを、所定の間隙を隔てて重ね合わせ、該両基板間の周縁部近傍に枠状に設けたシール材により、両基板を貼り合わせると共に、シール材の一部に設けた液晶封入口から両基板間のシール材の内側に液晶を封入、封止し、さらに、両基板の外側に偏光板を貼り付けて構成される。
なお、本発明は、液晶パネルの内部構造とは関係がないので、液晶パネルの内部構造の詳細な説明は省略する。さらに、本発明は、どのような構造の液晶パネルであっても適用可能である。例えば、縦電界方式の場合、対向電極は第2の基板に形成される。横電界方式の場合、対向電極は第1の基板に形成される。また、カラーフィルタを第1の基板に設けても良い。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
In all the drawings for explaining the embodiments, parts having the same functions are given the same reference numerals, and repeated explanation thereof is omitted.
FIG. 1 is a block diagram showing a schematic configuration of a liquid crystal display module according to an embodiment of the present invention.
In the liquid crystal panel (PNL), a plurality of scanning lines (or gate lines) (G) and video lines (also called source lines or drain lines) (D) are provided in parallel.
A pixel portion is provided corresponding to a portion where the scanning line (G) and the video line (D) intersect. The plurality of pixel portions are arranged in a matrix, and each pixel portion is provided with a pixel electrode (PIX) and a thin film transistor (TFT). In FIG. 1, the number of subpixels of the liquid crystal panel (PNL) is 240 × 320 × 3.
A counter electrode (also referred to as a common electrode or a common electrode) (CT) is provided so as to face each pixel electrode (PIX) with the liquid crystal interposed therebetween. Therefore, a liquid crystal capacitor (Cpx) is formed between each pixel electrode (PIX) and the counter electrode (CT).
A liquid crystal panel (PNL) includes a glass substrate (first substrate) (GLASS) provided with pixel electrodes (PIX), thin film transistors (TFTs), and a glass substrate (second substrate) on which color filters and the like are formed. (Not shown) are stacked with a predetermined gap therebetween, and both substrates are bonded together with a sealing material provided in the form of a frame near the peripheral edge between the two substrates, and provided on a part of the sealing material. A liquid crystal is sealed and sealed inside the sealing material between the two substrates from the liquid crystal sealing port, and a polarizing plate is attached to the outside of both the substrates.
Since the present invention is not related to the internal structure of the liquid crystal panel, a detailed description of the internal structure of the liquid crystal panel is omitted. Furthermore, the present invention can be applied to a liquid crystal panel having any structure. For example, in the case of the vertical electric field method, the counter electrode is formed on the second substrate. In the case of the horizontal electric field method, the counter electrode is formed on the first substrate. A color filter may be provided on the first substrate.

図1に示す液晶表示モジュールにおいて、ガラス基板(GLASS)上には、駆動回路(DRV)が搭載される。
駆動回路(DRV)は、コントローラ回路100と、液晶パネル(PNL)の映像線(D)を駆動するソースドライバ(ドレインドライバ)130と、液晶パネル(PNL)の走査線(G)を駆動するゲートドライバ140と、液晶パネル(PNL)に画像を表示するために必要な電源電圧(例えば、液晶パネル(PNL)の対向電極(CT)に供給する共通電圧(Vcom))などを生成する液晶駆動電源発生回路120と、メモリ回路(以下、RAMという)150とを有する。また、図1において、FPCはフレキシブル配線基板である。
なお、図1では、駆動回路(DRV)は、1個の半導体チップで構成される場合を図示しているが、駆動回路(DRV)を、例えば、半導体層に低温ポリシリコンを使用する薄膜トランジスタを用いて、ガラス基板(GLASS)上に直接形成するようにしてもよい。
同様に、駆動回路(DRV)の一部の回路を分割し、駆動回路(DRV)を複数個の半導体チップで構成してもよく、駆動回路(DRV)の一部の回路を、例えば、半導体層に低温ポリシリコンを使用する薄膜トランジスタを用いて、ガラス基板(GLASS)上に直接形成するようにしてもよい。
さらに、駆動回路(DRV)あるいは駆動回路(DRV)の一部の回路を、ガラス基板(GLASS)上に搭載する代わりに、フレキシブル配線基板上に形成するようにしてもよい。
In the liquid crystal display module shown in FIG. 1, a drive circuit (DRV) is mounted on a glass substrate (GLASS).
The driving circuit (DRV) includes a controller circuit 100, a source driver (drain driver) 130 for driving the video line (D) of the liquid crystal panel (PNL), and a gate for driving the scanning line (G) of the liquid crystal panel (PNL). A liquid crystal driving power source that generates a driver 140 and a power source voltage (for example, a common voltage (Vcom) supplied to the counter electrode (CT) of the liquid crystal panel (PNL)) necessary for displaying an image on the liquid crystal panel (PNL). A generation circuit 120 and a memory circuit (hereinafter referred to as RAM) 150 are included. In FIG. 1, FPC is a flexible wiring board.
Note that FIG. 1 illustrates the case where the drive circuit (DRV) is configured by one semiconductor chip. However, the drive circuit (DRV) includes, for example, a thin film transistor that uses low-temperature polysilicon for a semiconductor layer. And may be formed directly on a glass substrate (GLASS).
Similarly, a part of the circuit of the drive circuit (DRV) may be divided and the drive circuit (DRV) may be configured by a plurality of semiconductor chips. A thin film transistor using low-temperature polysilicon as a layer may be used to form directly on a glass substrate (GLASS).
Further, the drive circuit (DRV) or a part of the drive circuit (DRV) may be formed on the flexible wiring board instead of being mounted on the glass substrate (GLASS).

コントローラ回路100には、本体側のマイコン(Micro controller Unit)から、または、グラフィックコントローラなどから、表示データと表示コントロール信号が入力される。
図1において、SIは、システムインターフェースのことであり、MCU等から各種コントロール信号および画像データが入力される系である。
DIは、表示データインターフェース(RGBインターフェース)のことであり、外部のグラフィックコントローラで形成された画像データと、データ取り込み用のクロックが連続的に入力される系(外部データ)である。
この表示データインターフェース(DI)では、従来のパーソナルコンピュータに使用されるドレインドライバと同様に取り込み用クロックに合わせて画像データを順次取り込む。
コントローラ回路100は、システムインターフェース(SI)、および表示データインターフェース(DI)から受け取った画像データを、ソースドライバ130、RAM150に送り表示を制御する。
Display data and a display control signal are input to the controller circuit 100 from a microcomputer (Micro controller Unit) on the main body side or a graphic controller.
In FIG. 1, SI is a system interface and is a system in which various control signals and image data are input from an MCU or the like.
DI is a display data interface (RGB interface), and is a system (external data) in which image data formed by an external graphic controller and a data capturing clock are continuously input.
In this display data interface (DI), the image data is sequentially captured in accordance with the capture clock in the same manner as a drain driver used in a conventional personal computer.
The controller circuit 100 controls the display by sending the image data received from the system interface (SI) and the display data interface (DI) to the source driver 130 and the RAM 150.

図6は、本実施例の液晶表示モジュール、あるいは、従来の液晶表示モジュールにおいて、各電極に印加される電圧波形を示す図である。
交流駆動方式として、フレーム反転駆動法を採用した場合、図6の(a)に示すように、液晶駆動電源発生回路120から対向電極(CT)に対して、第1電圧レベルの共通電圧(Vcom+ΔVcom)と、第2電圧レベルの共通電圧(Vcom)が、1フレーム毎に交互に印加される。
それに対応して、図6の(b)に示すように、画素電極(PIX)には、第1電圧レベルの共通電圧(Vcom+ΔVcom)よりも低電位の負極性の階調電圧(VsL)と、第2電圧レベルの共通電圧(Vcom)よりも高電位の正極性の階調電圧(VsH)とが印加される。
FIG. 6 is a diagram showing voltage waveforms applied to the respective electrodes in the liquid crystal display module of the present embodiment or the conventional liquid crystal display module.
When the frame inversion driving method is adopted as the AC driving method, as shown in FIG. 6A, a common voltage (Vcom + ΔVcom) of the first voltage level is applied from the liquid crystal driving power generation circuit 120 to the counter electrode (CT). ) And the common voltage (Vcom) at the second voltage level are alternately applied every frame.
Correspondingly, as shown in FIG. 6B, the pixel electrode (PIX) has a negative gradation voltage (VsL) having a lower potential than the common voltage (Vcom + ΔVcom) of the first voltage level, A positive gradation voltage (VsH) having a higher potential than the common voltage (Vcom) at the second voltage level is applied.

図4は、従来の携帯電話機用のTFT方式の液晶表示モジュールの問題点を説明するための図である。図5は、従来の液晶表示モジュールの交流駆動方式を説明するための図である。
仮に、ゲートスキャン方向が、図4のA点からB点の方向であり、対向電極(CT)に印加される電圧が第2電圧レベルの共通電圧(Vcom)のときに、図4のA点では、Taの時点で、正極性の書き込み、即ち、第2電圧レベルの共通電圧(Vcom)よりも高電位の正極性の階調電圧(VsH)が画素電極(PIX)に書き込まれる。この後、画素電極(PIX)はフローティング状態となるが、画素電極(PIX)の電位は、VsHとなっている。
その後、対向電極(CT)に印加される電圧が第1電圧レベルの共通電圧(Vcom+ΔVcom)に反転したときに、画素電極(PIX)はフローティング状態であるので、画素電極(PIX)の電位は、(VsH+ΔVs)となる。
そして、Tbの時点で、負極性の書き込み、即ち、第1電圧レベルの共通電圧(Vcom+ΔVcom)よりも低電位の負極性の階調電圧(VsL)が画素電極(PIX)に書き込まれる。この後、画素電極(PIX)はフローティング状態となるが、画素電極(PIX)の電位は、VsLとなる。
FIG. 4 is a diagram for explaining a problem of a conventional TFT liquid crystal display module for a cellular phone. FIG. 5 is a diagram for explaining an AC driving method of a conventional liquid crystal display module.
If the gate scan direction is the direction from point A to point B in FIG. 4 and the voltage applied to the counter electrode (CT) is the second voltage level common voltage (Vcom), point A in FIG. Then, at the time of Ta, positive polarity writing, that is, positive gradation voltage (VsH) having a higher potential than the common voltage (Vcom) of the second voltage level is written to the pixel electrode (PIX). Thereafter, the pixel electrode (PIX) is in a floating state, but the potential of the pixel electrode (PIX) is VsH.
After that, when the voltage applied to the counter electrode (CT) is inverted to the common voltage (Vcom + ΔVcom) of the first voltage level, the pixel electrode (PIX) is in a floating state, so the potential of the pixel electrode (PIX) is (VsH + ΔVs).
At time Tb, negative writing, that is, negative gradation voltage (VsL) having a lower potential than the common voltage (Vcom + ΔVcom) at the first voltage level is written to the pixel electrode (PIX). Thereafter, the pixel electrode (PIX) is in a floating state, but the potential of the pixel electrode (PIX) is VsL.

一方、図4のB点では、Tcの時点で、正極性の書き込み、即ち、第2電圧レベルの共通電圧(Vcom)よりも高電位の正極性の階調電圧(VsH)が画素電極(PIX)に書き込まれる。この後、画素電極(PIX)はフローティング状態となるが、画素電極(PIX)の電位は、VsHとなっている。
その後、対向電極(CT)に印加される電圧が第1電圧レベルの共通電圧(Vcom+ΔVcom)に反転したときに、画素電極(PIX)はフローティング状態であるので、画素電極(PIX)の電位は、(VsH+ΔVs)となる。
そして、Tdの時点で、負極性の書き込み、即ち、第1電圧レベルの共通電圧(Vcom+ΔVcom)よりも低電位の負極性の階調電圧(VsL)が画素電極(PIX)に書き込まれる。この後、画素電極(PIX)はフローティング状態となるが、画素電極(PIX)の電位は、VsLとなる。
ここで、(ΔVs)の電圧は、下記(1)式で表される。
ΔVs=(Cpxt+Cstgt)×ΔVcom/(Cpxt+Cstgt+Cgst+2Cdst)<ΔVcom
・・・・・・・・・・・・・・・・・ (1)
ここで、図2に示すように、Cpxtは液晶容量(Cpx)の容量値、Cstgtは保持容量(Cstg)の容量値、Cgstは画素電極(PIX)と走査線(G)との間の寄生容量(Cgs)の容量値、Cdstは画素電極(PIX)と映像線(D)との間の寄生容量(Cds)の容量値である。
なお、図2は、図1に示す画素の等価回路を示す図であり、また、保持容量素子(Cstg)は、画素電極(PIX)と対向電極(CT)とで形成される容量素子である。
On the other hand, at point B in FIG. 4, at the time point Tc, positive polarity writing, that is, positive polarity gradation voltage (VsH) higher than the second voltage level common voltage (Vcom) is applied to the pixel electrode (PIX). ). Thereafter, the pixel electrode (PIX) is in a floating state, but the potential of the pixel electrode (PIX) is VsH.
After that, when the voltage applied to the counter electrode (CT) is inverted to the common voltage (Vcom + ΔVcom) of the first voltage level, the pixel electrode (PIX) is in a floating state, so the potential of the pixel electrode (PIX) is (VsH + ΔVs).
At time Td, negative polarity writing, that is, negative gradation voltage (VsL) having a lower potential than the first voltage level common voltage (Vcom + ΔVcom) is written to the pixel electrode (PIX). Thereafter, the pixel electrode (PIX) is in a floating state, but the potential of the pixel electrode (PIX) is VsL.
Here, the voltage of (ΔVs) is expressed by the following equation (1).
ΔVs = (Cpxt + Cstgt) × ΔVcom / (Cpxt + Cstgt + Cgst + 2Cdst) <ΔVcom
.... (1)
Here, as shown in FIG. 2, Cpxt is the capacitance value of the liquid crystal capacitor (Cpx), Cstgt is the capacitance value of the holding capacitor (Cstg), and Cgst is the parasitic between the pixel electrode (PIX) and the scanning line (G). The capacitance value of the capacitance (Cgs), Cdst is the capacitance value of the parasitic capacitance (Cds) between the pixel electrode (PIX) and the video line (D).
2 is a diagram showing an equivalent circuit of the pixel shown in FIG. 1, and the storage capacitor element (Cstg) is a capacitor element formed by the pixel electrode (PIX) and the counter electrode (CT). .

図6のFLAのフレームの時に、対向電極(CT)に印加される電圧は第2電圧レベルの共通電圧(Vcom)であり、正極性の書き込み後の、画素電極(PIX)と対向電極(CT)との間の電位差(V1)は、下記(2)式で表される。
V1=VsH−Vcom ・・・・・・・・・・・・・・・・・ (2)
また、図6のFLAからFLBのフレームにフレーム反転した時に、対向電極(CT)に印加される電圧は第1電圧レベルの共通電圧(Vcom+ΔVcom)であり、負極性の書き込み前の画素電極(PIX)と対向電極(CT)との間の電位差(V2)は、下記(2)式で表される。
V2=VsH+ΔVs−(Vcom+ΔVcom)
=VsH−Vcom+(ΔVs−ΔVcom)
・・・・・・・・・・・・・・・・・ (3)
前述の(2)式、(3)式から分かるように、画素電極(PIX)と対向電極(CT)との間の電位差は、フレーム反転前の方が、フレーム反転後よりも大きい(V1>V2)。
ここで、図5に示すように、図4のA点では、V2の電圧が液晶に印加される時間よりもV1の電圧が液晶に印加される時間の方が長く、図4のB点では、V1の電圧が液晶に印加される時間よりもV2の電圧が液晶に印加される時間の方が長い。
したがって、図4のA点での実効電圧が、図4のB点での実効電圧よりも高くなる。これにより、図4に示すように、中間調を表示したときに、ゲートスキャンの開始側が明るく、ゲートスキャンの終了側が暗くなる、輝度傾斜が発生する。
In the FLA frame of FIG. 6, the voltage applied to the counter electrode (CT) is a common voltage (Vcom) of the second voltage level, and the pixel electrode (PIX) and the counter electrode (CT) after the positive writing. (V1) is expressed by the following equation (2).
V1 = VsH-Vcom (2)
Further, when the frame is inverted from the FLA frame to the FLB frame in FIG. 6, the voltage applied to the counter electrode (CT) is the common voltage (Vcom + ΔVcom) at the first voltage level, and the pixel electrode (PIX before negative writing) ) And the counter electrode (CT) is represented by the following equation (2).
V2 = VsH + ΔVs− (Vcom + ΔVcom)
= VsH−Vcom + (ΔVs−ΔVcom)
.... (3)
As can be seen from the above equations (2) and (3), the potential difference between the pixel electrode (PIX) and the counter electrode (CT) is greater before frame inversion than after frame inversion (V1> V2).
Here, as shown in FIG. 5, at the point A in FIG. 4, the time during which the voltage V1 is applied to the liquid crystal is longer than the time during which the voltage V2 is applied to the liquid crystal, and at the point B in FIG. The time during which the voltage V2 is applied to the liquid crystal is longer than the time during which the voltage V1 is applied to the liquid crystal.
Therefore, the effective voltage at point A in FIG. 4 is higher than the effective voltage at point B in FIG. As a result, as shown in FIG. 4, when a halftone is displayed, a luminance gradient occurs such that the start side of the gate scan is bright and the end side of the gate scan is dark.

本実施例は、ゲートドライバ140から走査線(G)を介して、薄膜トランジスタ(TFT)のゲートに印加する非選択走査電圧を、対向電極(CT)に印加される共通電圧と同期して交流化することを特徴とする。
本実施例では、図6の(c)に示すように、対向電極(CT)に第2電圧レベルの共通電圧(Vcom)が印加されるときの非選択走査電圧を、第2電圧レベルの(Vgl)の走査電圧とし、対向電極(CT)に第1電圧レベルの共通電圧(Vcom+ΔVcom)が印加されるときの非選択走査電圧を、第1電圧レベルの(Vgl+ΔVgl)の走査電圧とする。
一般に、映像電圧による画素電極(PIX)の電圧変動が充分小さく、書込み・保持特性が問題ないと仮定した場合のΔVsは、下記(4)式で表される。
ΔVs=(Cpxt+Cstgt)×ΔVcom/(Cpxt+Cstgt+Cgst+2Cdst)
+Cgst×ΔVgl/(Cpxt+Cstgt+Cgst+2Cdst)
・・・・・・・・・・・・・・・・・ (4)
前述の輝度傾斜を防止するためには、ΔVs=ΔVcomとすればよい。そして、ΔVs=ΔVcomが成り立つときのΔVglは、下記(5)式で表される。
ΔVgl=(1+2×Cdst/Cgst)×ΔVcom
・・・・・・・・・・・・・・・・・ (5)
In this embodiment, the non-selective scanning voltage applied to the gate of the thin film transistor (TFT) from the gate driver 140 via the scanning line (G) is converted into an alternating current in synchronization with the common voltage applied to the counter electrode (CT). It is characterized by doing.
In this embodiment, as shown in FIG. 6C, the non-selection scanning voltage when the common voltage (Vcom) of the second voltage level is applied to the counter electrode (CT) is set to the second voltage level ( The scanning voltage of (Vgl) and the non-selection scanning voltage when the common voltage (Vcom + ΔVcom) of the first voltage level is applied to the counter electrode (CT) are the scanning voltage of (Vgl + ΔVgl) of the first voltage level.
In general, ΔVs when the voltage fluctuation of the pixel electrode (PIX) due to the video voltage is sufficiently small and the writing / holding characteristics are not problematic is expressed by the following equation (4).
ΔVs = (Cpxt + Cstgt) × ΔVcom / (Cpxt + Cstgt + Cgst + 2Cdst)
+ Cgst × ΔVgl / (Cpxt + Cstgt + Cgst + 2Cdst)
.... (4)
In order to prevent the luminance gradient described above, ΔVs = ΔVcom may be set. ΔVgl when ΔVs = ΔVcom is satisfied is expressed by the following equation (5).
ΔVgl = (1 + 2 × Cdst / Cgst) × ΔVcom
(5)

これにより、図3に示すように、図4のA点での実効電圧と、図4のB点での実効電圧をほぼ等しくすることができるので、中間調を表示したときに、ゲートスキャンの開始側が明るく、ゲートスキャンの終了側が暗くなる、輝度傾斜が発生するのを防止することが可能である。
なお、図3は、本発明の実施例の交流駆動方式を説明するための図であり、図3において、VgHは、ゲートドライバ140から走査線(G)を介して、薄膜トランジスタ(TFT)のゲートに、順次印加される選択走査電圧である。
このように、本実施例では、ゲートドライバ140から、薄膜トランジスタ(TFT)のゲートに印加する非選択走査電圧を、対向電極(CT)に印加される共通電圧と同期して交流化し、対向電極(CT)に第1電圧レベルの共通電圧(Vcom+ΔVcom)を印加するときに、ΔVglの非選択走査電圧を、薄膜トランジスタ(TFT)のゲートに印加することにより、輝度傾斜が発生するのを防止することができる。
As a result, as shown in FIG. 3, the effective voltage at the point A in FIG. 4 and the effective voltage at the point B in FIG. 4 can be made substantially equal. It is possible to prevent a luminance gradient from occurring, such that the start side is bright and the gate scan end side is dark.
FIG. 3 is a diagram for explaining the AC drive system of the embodiment of the present invention. In FIG. 3, VgH is a gate of a thin film transistor (TFT) from the gate driver 140 via the scanning line (G). The selective scanning voltages are sequentially applied.
As described above, in this embodiment, the non-selection scanning voltage applied from the gate driver 140 to the gate of the thin film transistor (TFT) is converted into an alternating current in synchronization with the common voltage applied to the counter electrode (CT). When a common voltage (Vcom + ΔVcom) of the first voltage level is applied to CT), a non-selection scanning voltage of ΔVgl is applied to the gate of the thin film transistor (TFT), thereby preventing a luminance gradient from occurring. it can.

そして、前述の(5)式から明らかなように、ΔVglの非選択走査電圧は、ΔVcomに比例する電圧であり、また、保持容量(Cstg)の容量値(Cstgt)に反比例する電圧であり、あるいは、(1+2×Cdst/Cgst)に比例する電圧である。ここで、Cgstは画素電極(PIX)と走査線(G)との間の寄生容量(Cgs)の容量値、Cdstは画素電極(PIX)と映像線(D)との間の寄生容量(Cds)の容量値である。
なお、前述の説明では、IPS方式の液晶表示装置に、本発明を適用した場合について説明したが、本発明はこれに限定されるものではなく、本発明は、図2に示す等価回路で表される画素を有する液晶表示装置、例えば、TN方式の液晶表示装置、VA方式の液晶表示装置にも適用可能である。
また、本発明は、画素容量(Cpx)の容量値、あるいは保持容量(Cstg)の容量値が比較的小さい液晶表示装置に特に有効であるが、図2に示す等価回路において、画素電極(PIX)と映像線(D)との間の寄生容量(Cds)は存在しなくても構わない。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
また、本発明は、液晶表示装置に限られず、周期的に電圧レベルを切り換える表示装置に対して適用が可能である。
As is clear from the above equation (5), the non-selection scanning voltage of ΔVgl is a voltage proportional to ΔVcom, and is a voltage inversely proportional to the capacitance value (Cstgt) of the storage capacitor (Cstg). Alternatively, the voltage is proportional to (1 + 2 × Cdst / Cgst). Here, Cgst is a capacitance value of the parasitic capacitance (Cgs) between the pixel electrode (PIX) and the scanning line (G), and Cdst is a parasitic capacitance (Cds) between the pixel electrode (PIX) and the video line (D). ) Capacity value.
In the above description, the case where the present invention is applied to an IPS liquid crystal display device has been described. However, the present invention is not limited to this, and the present invention is represented by an equivalent circuit shown in FIG. The present invention can also be applied to a liquid crystal display device having a pixel to be used, for example, a TN liquid crystal display device or a VA liquid crystal display device.
The present invention is particularly effective for a liquid crystal display device in which the capacitance value of the pixel capacitance (Cpx) or the capacitance value of the holding capacitance (Cstg) is relatively small. In the equivalent circuit shown in FIG. ) And the video line (D), the parasitic capacitance (Cds) may not exist.
As mentioned above, the invention made by the present inventor has been specifically described based on the above embodiments. However, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Of course.
The present invention is not limited to a liquid crystal display device, but can be applied to a display device that periodically switches voltage levels.

本発明が採用される液晶表示モジュールの概略構成を示すブロック図である。It is a block diagram which shows schematic structure of the liquid crystal display module by which this invention is employ | adopted. 図1に示す画素の等価回路を示す図である。It is a figure which shows the equivalent circuit of the pixel shown in FIG. 本発明の実施例の交流駆動方式を説明するための図である。It is a figure for demonstrating the alternating current drive system of the Example of this invention. 従来の携帯電話機用のTFT方式の液晶表示モジュールの問題点を説明するための図である。It is a figure for demonstrating the problem of the conventional liquid crystal display module of the TFT system for mobile phones. 従来の液晶表示モジュールの交流駆動方式を説明するための図である。It is a figure for demonstrating the alternating current drive system of the conventional liquid crystal display module. 本発明の実施例の液晶表示モジュール、あるいは、従来の液晶表示モジュールにおいて、各電極に印加される電圧波形を示す図である。It is a figure which shows the voltage waveform applied to each electrode in the liquid crystal display module of the Example of this invention, or the conventional liquid crystal display module.

符号の説明Explanation of symbols

100 コントローラ回路
120 液晶駆動電源発生回路
130 ソースドライバ
140 ゲートドライバ
150 メモリ回路
PNL 液晶パネル
D 映像線(ソース線またはドレイン線)
G 走査線(またはゲート線)
TFT 薄膜トランジスタ
PIX 画素電極
CT 対向電極(共通電極、または、コモン電極)
GLASS ガラス基板
DRV 駆動回路
Cpx 液晶容量
Cstg 保持容量
Cgs 画素電極(PIX)と走査線(G)との間の寄生容量
Cds 画素電極(PIX)と映像線(D)との間の寄生容量
100 controller circuit 120 liquid crystal drive power generation circuit 130 source driver 140 gate driver 150 memory circuit PNL liquid crystal panel D video line (source line or drain line)
G Scan line (or gate line)
TFT Thin film transistor PIX Pixel electrode CT Counter electrode (common electrode or common electrode)
GLASS glass substrate DRV driving circuit Cpx liquid crystal capacitance Cstg holding capacitance Cgs parasitic capacitance between pixel electrode (PIX) and scanning line (G) Cds parasitic capacitance between pixel electrode (PIX) and video line (D)

Claims (6)

複数の画素と、
前記複数の画素を駆動する駆動回路とを備え、
前記複数の画素の各画素は、アクティブ素子と、
前記アクティブ素子を介して映像電圧が印加される画素電極と、
前記画素電極に対向する対向電極とを有し、
前記駆動回路は、選択された画素のアクティブ素子の制御電極に、当該アクティブ素子をオンとする選択走査電圧を印可し、前記選択された画素以外の非選択の画素の前記アクティブ素子の制御電極に、当該アクティブ素子をオフとする非選択走査電圧を印加する制御電極駆動回路と、
1フレーム毎に、第1電圧レベルの共通電圧と、第2電圧レベルの共通電圧とを、前記対向電極に印加する対向電極駆動回路とを有する液晶表示装置において、
前記制御電極駆動回路は、前記対向電極に前記第1電圧レベルの共通電圧が印加されるときに、前記非選択の画素の前記アクティブ素子の制御電極に、第1電圧レベルの非選択走査電圧を印加し、前記対向電極に前記第2電圧レベルの共通電圧が印加されるときに、前記非選択の画素の前記アクティブ素子の制御電極に、第2電圧レベルの非選択走査電圧を印加することを特徴とする液晶表示装置。
A plurality of pixels;
A drive circuit for driving the plurality of pixels,
Each pixel of the plurality of pixels includes an active element,
A pixel electrode to which a video voltage is applied through the active element;
A counter electrode facing the pixel electrode;
The driving circuit applies a selective scanning voltage for turning on the active element to the control electrode of the active element of the selected pixel, and applies it to the control electrode of the active element of a non-selected pixel other than the selected pixel. A control electrode driving circuit for applying a non-selection scanning voltage for turning off the active element;
In a liquid crystal display device having a common electrode driving circuit that applies a common voltage of a first voltage level and a common voltage of a second voltage level to the common electrode for each frame.
When the common voltage of the first voltage level is applied to the counter electrode, the control electrode driving circuit applies a non-selected scanning voltage of the first voltage level to the control electrode of the active element of the non-selected pixel. And applying a non-selective scanning voltage of a second voltage level to the control electrode of the active element of the non-selected pixel when the common voltage of the second voltage level is applied to the counter electrode. A characteristic liquid crystal display device.
前記第1電圧レベルの共通電圧は、前記第2電圧レベルの共通電圧より高電位の電圧であり、
前記第1電圧レベルの非選択走査電圧は、前記第2電圧レベルの非選択走査電圧より高電位の電圧であることを特徴とする請求項1に記載の液晶表示装置。
The common voltage of the first voltage level is a voltage having a higher potential than the common voltage of the second voltage level;
2. The liquid crystal display device according to claim 1, wherein the unselected scanning voltage at the first voltage level is a voltage having a higher potential than the unselected scanning voltage at the second voltage level.
前記第1電圧レベルの共通電圧と前記第2電圧レベルの共通電圧との電位差をΔVcom、前記第1電圧レベルの非選択走査電圧と前記第2電圧レベルの非選択走査電圧との電位差をΔVgとするとき、ΔVgは、ΔVcomに比例する電圧であることを特徴とする請求項1または請求項2に記載の液晶表示装置。   The potential difference between the common voltage at the first voltage level and the common voltage at the second voltage level is ΔVcom, and the potential difference between the non-selected scanning voltage at the first voltage level and the non-selected scanning voltage at the second voltage level is ΔVg. 3. The liquid crystal display device according to claim 1, wherein ΔVg is a voltage proportional to ΔVcom. 前記選択走査電圧、および前記非選択走査電圧を供給する走査線を有し、
前記第1電圧レベルの共通電圧と前記第2電圧レベルの共通電圧との電位差をΔVcom、前記第1電圧レベルの非選択走査電圧と前記第2電圧レベルの非選択走査電圧との電位差をΔVg、前記画素電極と前記走査線との間に形成される寄生容量の容量値をCgstとするとき、ΔVgは、ΔVcomに比例し、Cgstに反比例する電圧であることを特徴とする請求項1または請求項2に記載の液晶表示装置。
A scanning line for supplying the selected scanning voltage and the non-selected scanning voltage;
ΔVcom is a potential difference between the common voltage at the first voltage level and the common voltage at the second voltage level, and ΔVg is a potential difference between the non-selection scanning voltage at the first voltage level and the non-selection scanning voltage at the second voltage level. 2. The voltage according to claim 1, wherein when a capacitance value of a parasitic capacitance formed between the pixel electrode and the scanning line is Cgst, ΔVg is a voltage proportional to ΔVcom and inversely proportional to Cgst. Item 3. A liquid crystal display device according to Item 2.
前記映像電圧を供給する映像線と、
前記選択走査電圧、および前記非選択走査電圧を供給する走査線を有し、
前記第1電圧レベルの共通電圧と前記第2電圧レベルの共通電圧との電位差をΔVcom、前記第1電圧レベルの非選択走査電圧と前記第2電圧レベルの非選択走査電圧との電位差をΔVg、前記画素電極と前記映像線との間に形成される寄生容量の容量値をCdst、前記画素電極と前記走査線との間に形成される寄生容量の容量値をCgstとするとき、ΔVgは、(1+2×Cdst/Cgst)と、ΔVcomに比例する電圧であることを特徴とする請求項1または請求項2に記載の液晶表示装置。
A video line for supplying the video voltage;
A scanning line for supplying the selected scanning voltage and the non-selected scanning voltage;
ΔVcom is a potential difference between the common voltage at the first voltage level and the common voltage at the second voltage level, and ΔVg is a potential difference between the non-selection scanning voltage at the first voltage level and the non-selection scanning voltage at the second voltage level. When the capacitance value of the parasitic capacitance formed between the pixel electrode and the video line is Cdst, and the capacitance value of the parasitic capacitance formed between the pixel electrode and the scanning line is Cgst, ΔVg is The liquid crystal display device according to claim 1, wherein the voltage is proportional to ΔVcom (1 + 2 × Cdst / Cgst).
前記画素は、前記画素電極と前記共通電極との間に形成される保持容量素子を有することを特徴とする請求項1ないし請求項5のいずれか1項に記載の液晶表示装置。   The liquid crystal display device according to claim 1, wherein the pixel includes a storage capacitor element formed between the pixel electrode and the common electrode.
JP2006127392A 2006-05-01 2006-05-01 Liquid crystal display device Pending JP2007298799A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006127392A JP2007298799A (en) 2006-05-01 2006-05-01 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006127392A JP2007298799A (en) 2006-05-01 2006-05-01 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JP2007298799A true JP2007298799A (en) 2007-11-15

Family

ID=38768328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006127392A Pending JP2007298799A (en) 2006-05-01 2006-05-01 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JP2007298799A (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0277722A (en) * 1988-09-14 1990-03-16 Hitachi Ltd Liquid crystal display device
JPH0451116A (en) * 1990-06-19 1992-02-19 Nec Corp Method for driving active matrix liquid crystal display panel
JPH04106521A (en) * 1990-08-27 1992-04-08 Seiko Epson Corp Driving method for liquid crystal display device
JPH05346571A (en) * 1992-06-16 1993-12-27 Toshiba Corp Liquid crystal display device
JP2004004876A (en) * 2003-06-05 2004-01-08 Seiko Epson Corp Liquid crystal display device and driving method for the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0277722A (en) * 1988-09-14 1990-03-16 Hitachi Ltd Liquid crystal display device
JPH0451116A (en) * 1990-06-19 1992-02-19 Nec Corp Method for driving active matrix liquid crystal display panel
JPH04106521A (en) * 1990-08-27 1992-04-08 Seiko Epson Corp Driving method for liquid crystal display device
JPH05346571A (en) * 1992-06-16 1993-12-27 Toshiba Corp Liquid crystal display device
JP2004004876A (en) * 2003-06-05 2004-01-08 Seiko Epson Corp Liquid crystal display device and driving method for the same

Similar Documents

Publication Publication Date Title
TWI393094B (en) Liquid crystal display device and driving method
KR100678544B1 (en) Liquid crystal display
US8456400B2 (en) Liquid crystal device and electronic apparatus
JP4415393B2 (en) Driving circuit, liquid crystal device, electronic apparatus, and driving method of liquid crystal device
US8139012B2 (en) Liquid-crystal-device driving method, liquid crystal device, and electronic apparatus
KR101285054B1 (en) Liquid crystal display device
US20060119755A1 (en) Liquid crystal display device
KR101136282B1 (en) Liquid Crystal Display
JP2001282205A (en) Active matrix type liquid crystal display device and method for driving the same
JP2004061590A (en) Liquid crystal display and its driving method
EP2224424B1 (en) LCD with common voltage driving circuit
JP2007025644A (en) Liquid crystal display panel driving method, liquid crystal display panel using this driving method and driving module used for driving this liquid crystal display panel
KR100759697B1 (en) Liquid crystal display device and driving method thereof
JP2008241828A (en) Display device
JP2007140192A (en) Active matrix type liquid crystal display device
KR20040061205A (en) Liquid Crystal Display Device And Driving Method Thereof
KR101354356B1 (en) Liquid crystal display
US20060262063A1 (en) Display device
KR20120077562A (en) Liquid crystal display device
JP2009086170A (en) Electro-optical device, method of driving electro-optical device, and electronic apparatus
JP2008233283A (en) Liquid crystal display device and driving method thereof
JP2010107739A (en) Liquid crystal display
JP2007140191A (en) Active matrix type liquid crystal display device
JP2007298799A (en) Liquid crystal display device
JP5826510B2 (en) Display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090422

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110218

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120207