JP4635188B2 - 四端子二重絶縁ゲート電界トランジスタによるmos回路 - Google Patents

四端子二重絶縁ゲート電界トランジスタによるmos回路 Download PDF

Info

Publication number
JP4635188B2
JP4635188B2 JP2006202056A JP2006202056A JP4635188B2 JP 4635188 B2 JP4635188 B2 JP 4635188B2 JP 2006202056 A JP2006202056 A JP 2006202056A JP 2006202056 A JP2006202056 A JP 2006202056A JP 4635188 B2 JP4635188 B2 JP 4635188B2
Authority
JP
Japan
Prior art keywords
field effect
insulated gate
node
gate field
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006202056A
Other languages
English (en)
Other versions
JP2008028916A (ja
Inventor
敏弘 関川
帆平 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2006202056A priority Critical patent/JP4635188B2/ja
Publication of JP2008028916A publication Critical patent/JP2008028916A/ja
Application granted granted Critical
Publication of JP4635188B2 publication Critical patent/JP4635188B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Description

本発明は二重絶縁ゲート電界効果トランジスタ、特に四端子二重絶縁ゲート電界効果トランジスタを用いたMOS回路に関する。
本願明細書では電気回路網での回路の結節点をノードと称することにする。当然のことながら、あるノードは二つの役割をすることがある。すなわち、ある一つの回路網の中である一定の機能を有する部分回路網を部分回路と称することにすると、一つのノードにある部分回路の電気信号が出力されるとき(出力ノード)、そのノードにつながる他の部分回路から見るとそのノードは電気信号が入力されるノード(入力ノード)になっていることがある。
さて、一般に絶縁ゲート電界効果トランジスタ(MOST)を用いたMOS集積回路では、図10に示すようなパストランジスタPT(パスゲートとも言う)が用いられる。
図10は、従来の絶縁ゲート電界効果トランジスタをパストランジスタとして用いた回路例を示す。図中、PTは絶縁ゲート電界効果トランジスタ、INは論理信号の入力ノード、OTは論理信号の出力ノード、CNはパストランジスタPTをオン状態またはオフ状態に制御するための制御信号の入力ノードである。PTのボディーは通常接地(GND)に接続されている。
すなわち、普通はN形の絶縁ゲート電界効果トランジスタ(NMOST)が用いられ、ソースまたはドレインを論理信号入力ノードINに接続し、ドレインまたはソースを論理信号出力ノードOTに接続し、さらにゲートを制御信号入力ノードCN 接続し、論理信号出力ノードにはその論理信号を受け取るための負荷回路が接続されており、制御信号によりパストランジスタのオン状態、オフ状態を切り替え、負荷回路に論理信号を転送、または非転送する。負荷回路は一般に論理回路、例えばインバータ1であり、論理信号出力ノードOTはインバータ1の入力ノードにもなっている。また、論理信号入力ノードINや制御信号入力ノードCNには他の論理回路の出力、例えばインバータ2や3の出力ノードが接続され、それぞれの信号が供給される。また、NMOSTのボディーは通常接地(GND)に接続されている。さらに、通常はドレインとソースは構造上ほぼ同等に作製されているので、ソースとドレインを入れ替えても良い。ここでは、動作状態に応じて電流の流れ込む端子をドレイン、流れ出る端子をソースと適宜考えて説明する。
さて、パストランジスタの動作は一般に高速であるとされているが、負荷回路に転送される論理信号のハイレベルの低下が欠点となる。すなわち、論理信号のハイレベルをVHとし、制御信号のハイレベルをVGH、パストランジスタの閾値電圧をVTNとすると、転送された信号のハイレベルはほぼVGH−VTNとなり、通常はVHとVGHはほぼ等しいから論理信号のハイレベルVHが転送後はVH−VTNに低下してしまう訳である。さらにこの場合、出力ノードはソースと見なすことが出来、ボディーとソース間が逆バイアスされることになるためいわゆるボディー効果によりNMOSTの閾値電圧は増加し、VTNはより大きなVTNHとなる。結局転送後の論理信号のハイレベルの低下はさらに大きくなり、VH−VTNHと低下してしまう。この欠点を避ける方法として制御信号のハイレベルVGHを論理信号のハイレベルVHより高くする方法がある。しかし、これは昇圧回路など余分な回路が必要なのとパストランジスタのゲートの信頼性上の問題が生じる。
一方、絶縁基板上に構成された四端子二重絶縁ゲート電界効果トランジスタ(FTXMOS;例えば、特許文献1、特許文献2、特許文献3参照)ではボディーは接地または他の電位が一定の電圧源に接続されておらず、そのためこれをパストランジスタとして用い、図11のように二つのゲートを電気的に接続(三端子動作と称する、この場合二つのゲートが一体となって形成された特許1875548号のようないわゆるフィンFETと同様な動作をする。)して制御信号入力ノードCNに接続するとボディー効果が生じることは無く、転送後の論理信号のハイレベルがVH − VTFよりさらに低下する欠点は避けることが出来る。
図11は、三端子動作の四端子二重絶縁ゲート電界効果トランジスタをパストランジスタとして用いた回路例を示す。図中、PFTは四端子二重絶縁ゲート電界効果トランジスタ、INは論理信号の入力ノード、OTは論理信号の出力ノード、CNはパストランジスタPFTをオン状態またはオフ状態に制御するための制御信号の入力ノードである。
ただし、VTFは三端子動作の四端子二重絶縁ゲート電界効果トランジスタ(FTXMOSと略称する)の閾値電圧である。一般に論理信号出力ノードOTに転送された論理信号のハイレベルはそれに接続される論理回路(例えば図10や図11のインバータ1)の論理閾値レベルより高くないと論理動作に支障がでたり、リーク電流の増加をもたらしたりして具合が悪い。この現象を軽減するには他の論理回路に用いられているNMOSTやFTXMOSとは別に特別にパストランジスタの閾値電圧(VTNやVTF)を小さくする必要がある。しかし、閾値電圧を個別に異なる値とすることは製造プロセスが特に複雑になるなどの欠点がある。また、FTXMOSで三端子動作をさせると、同じチャネル幅に対して電流はほぼ二倍になるが、ゲートの入力容量もほぼ二倍となり制御信号入力ノードに対する負荷も約二倍と大きくなり動作速度の低下や、またパストランジスタで消費されるダイナミックな消費電力も約二倍に増加するなどの欠点がある。
これに対し、図12のようにFTXMOSを用い、その第一ゲートと第二ゲートを別々に駆動(四端子動作と称する)し、第一ゲートを制御信号入力ノードCNに接続し、第二ゲートをその閾値電圧を制御するための閾値電圧制御電圧源が接続される閾値電圧制御ノードVCNに接続した回路構成が考えられる。
図12は、四端子二重絶縁ゲート電界効果トランジスタをパストランジスタとして用いた回路例を示す。図中、PFTは四端子二重絶縁ゲート電界効果トランジスタ、INは論理信号の入力ノード、OTは論理信号の出力ノード、CNはパストランジスタPFTをオン状態またはオフ状態に制御するための制御信号の入力ノードである。VTCはPFTの閾値電圧を制御するための電圧源が接続される閾値電圧制御ノードである。
FTXMOSでは第二ゲートの電位によって第一ゲートから見た閾値電圧を制御できると言う特徴があるのでこのようなことが可能である。したがって、三端子動作での閾値電圧を一つの値、例えばVTFに固定して設計、製造したとしてもパストランジスタにおいては四端子動作とし、その閾値電圧を電気的に変えてVTFより十分低くいVTFLとすることが可能である。ただ、四端子動作ではやはりボディー効果が生じてしまうが、これは閾値電圧VTFLを十分低くすることで軽減できる。しかし、動作速度においては論理出力ノードOTへの充放電電流が三端子動作の約半分となるため転送速度が三端子動作より遅くなる欠点がある。
特許第1395513号公報 特許第2021931号公報 特許第3543117号公報
本発明の目的は、上記欠点を除去し、パストランジスタのゲートを駆動するための外部回路がMOS回路に及ぼす負荷の軽減と転送速度向上、および転送された論理信号のハイレベルが低下する現象を軽減したMOS回路を提供することにある。
本発明では以下の構成で課題を解決する。
四端子二重絶縁ゲート電界効果トランジスタ(FTXMOS)をパストランジスタとして用い、ソースまたはドレインを論理信号入力ノードに接続し、他端のドレインまたはソースを論理信号出力ノードに接続し、その第一ゲートを制御信号入力ノードに接続し、その第二ゲートに抵抗の一端を接続し、その抵抗の他端をその四端子二重絶縁ゲート電界効果トランジスタの閾値電圧を制御するための電圧源(閾値電圧制御電圧源)が接続される閾値電圧制御ノードに接続する。上記構成において、さらに上記四端子二重絶縁ゲート電界効果トランジスタの第一ゲートと第二ゲートとを外部容量で接続する。ここで、外部容量とは意図的に構成された容量を言う。またさらに、第二ゲートと、他の外部容量の一端を接続し、その他端をクロック電圧源等のパルス電圧源が接続されるパルス電源ノードに接続する。さらに閾値電圧制御電圧源の電位を、動作時には閾値電圧が小さくなる方向の電位とし、定常状態や待機時あるいは未使用時には閾値電圧が大きくなる方向の電位とするようにダイナミックに可変とする。さらに、これらをクロックと同期させてダイナミックに可変とする。さらに、上記抵抗を三端子絶縁ゲート電界効果トランジスタのソースとドレイン間の抵抗とし上記三端子絶縁ゲート電界効果トランジスタのゲートをその抵抗値を制御するための電圧源(抵抗値制御電圧源)が接続される抵抗値制御ノードに接続する。そのドレインとソース間の抵抗値は抵抗値制御電圧源の電位によって制御する。さらにまた、上記抵抗を四端子絶縁ゲート電界効果トランジスタのソースとドレイン間の抵抗とし上記四端子絶縁ゲート電界効果トランジスタの第一ゲートを抵抗値制御ノードに接続し、第二ゲートを他の抵抗値制御ノードに接続し、これらの抵抗値制御電圧源の電位を制御することによってそのドレインとソース間の抵抗値を制御する。
また、四端子二重絶縁ゲート電界効果トランジスタFTXMOSによるパストランジスタを両端に開放端(無論、開放端は両端のFTXMOSのドレインまたはソースである)を有するように複数個直列接続し、一方の開放端を論理信号入力ノードに接続し、他方の開放端を論理信号出力ノードに接続し、各第一ゲートを複数個の制御信号入力ノードの各一つに各々接続し、各第二ゲート各々に対し一つの抵抗の一端に接続するか、また各抵抗の他端を各々の閾値電圧制御ノードに接続する。なお、上記抵抗は複数個の第二ゲートに対し重複しても良いし、無論それぞれが別々の抵抗でも良い。余った抵抗は回路から削除できることは無論である。さらに、上記閾値電圧制御ノードについても同様である。また、上記各抵抗を三端子または四端子絶縁ゲート電界効果トランジスタのドレインとソース間抵抗に置き換えることが出来ることは無論である。その際、その三端子または四端子絶縁ゲート電界効果トランジスタの各ゲートは、閾値電圧制御ノードに接続し、その電位によって各抵抗値を制御できることも無論である。
なお、繰り返すことになるが、上記四端子二重絶縁ゲート電界効果トランジスタFTXMOSによるパストランジスタの各第二ゲートはそれぞれ別の抵抗の一端に接続しても良いし、またいくつか纏めて共通の一つの抵抗の一端に接続しても良い。この場合、余った抵抗と閾値電圧制御ノード等は省くことが出来る。上記各抵抗を三端子または四端子絶縁ゲート電界効果トランジスタのドレインとソース間抵抗に置き換えた場合も同様である。
さらに具体的回路構成は以下の通りである。
構成1:四端子二重絶縁ゲート電界効果トランジスタのソースまたはドレインの一方を論理信号入力ノードに接続し、他方のドレイン又はソースを論理信号出力ノードに接続し、第一ゲートを制御信号入力ノードに接続し、第二ゲートを抵抗の一端に接続し、その他端を閾値電圧制御ノードに接続しことを特徴とするMOS回路。
構成2:構成1において、前記四端子二重絶縁ゲート電界効果トランジスタの第一ゲートと第二ゲート間を外部容量で接続したことを特徴とするMOS回路。
構成3:構成1において、前記四端子二重絶縁ゲート電界効果トランジスタの該第二ゲートをさらに他の外部容量の一端に接続し、その外部容量の他端をパルス電源ノードに接続したことを特徴とするMOS回路。
構成4:構成1ないし3のいずれか1つにおいて、前記抵抗を三端子絶縁ゲート電界効果トランジスタのドレインとソース間の抵抗とし、該三端子絶縁ゲート電界効果トランジスタのゲートをその抵抗値制御電源ノードに接続したことを特徴とするMOS回路。
構成5:構成1ないし3において、前記抵抗を他の四端子絶縁ゲート電界効果トランジスタのドレインとソース間の抵抗で置き換え、その第一ゲートを抵抗値制御電源ノードに接続し、第二ゲートを他の抵抗値制御電源ノードに接続したことを特徴とするMOS回路。
構成6:両端に開放端を有するように複数個の四端子二重絶縁ゲート電界効果トランジスタを直列接続し、一方の開放端を論理信号入力ノードに接続し、他方の開放端を論理信号出力ノードに接続し、前記直列接続した四端子二重絶縁ゲート電界効果トランジスタの各第一ゲートを複数個の各制御信号入力ノードに各々接続し、各第二ゲートを同複数個の各抵抗の一端に各々接続し、前記複数個の各抵抗の他端を各々閾値電圧制御ノードに接続したことを特徴とするMOS回路。
構成7:構成6において、前記複数個の四端子二重絶縁ゲート電界効果トランジスタの各第一ゲートと各第二ゲート間を複数個の各外部容量で各々接続したことを特徴とするMOS回路。
構成8:構成6において、前記複数個の四端子二重絶縁ゲート電界効果トランジスタの各第二ゲートに、さらに各々外部容量の一端を接続し、前記各々の外部容量の他端を各々パルス電源ノードに接続したことを特徴とするMOS回路。
構成9:構成6ないし8のいずれか1つにおいて、前記複数個の抵抗のうちの一個乃至すべてのいずれか1つを複数個の三端子絶縁ゲート電界効果トランジスタのドレインとソース間抵抗で置き換え、前記三端子絶縁ゲート電界効果トランジスタの各ゲートをそれらの抵抗値制御電源ノードに各々接続したことを特徴とするMOS回路。
構成10:構成9において、前記複数個の三端子絶縁ゲート電界効果トランジスタのうちの1以上の任意数の三端子絶縁ゲート電界効果トランジスタを他の四端子絶縁ゲート電界効果トランジスタとし、該他の四端子絶縁ゲート電界効果トランジスタの各第一ゲートを抵抗値制御電源ノードに各々接続し、各第二ゲートを別の抵抗値制御電源ノードに各々接続したことを特徴とするMOS回路。
構成11:両端に開放端を有するように複数個の四端子二重絶縁ゲート電界効果トランジスタを直列接続し、一方の開放端を論理信号の入力ノードに接続し、他方の開放端を論理信号の出力ノードに接続し、前記四端子二重絶縁ゲート電界効果トランジスタの各第一ゲートを複数個の各制御信号入力ノードに各々接続し、各第二ゲートを共通接続して抵抗の一端に接続し、該抵抗の他端を閾値電圧制御ノードに接続したことを特徴とするMOS回路。
構成12:構成11において、前記複数個の四端子二重絶縁ゲート電界効果トランジスタの共通接続された第二ゲートに対して、さらに、外部容量の一端を接続し、その外部容量の他端をパルス電源ノードに接続したことを特徴とするMOS回路。
構成13:構成11又は12において、前記抵抗を三端子絶縁ゲート電界効果トランジスタのドレインとソース間の抵抗で置き換え、該三端子絶縁ゲート電界効果トランジスタのゲートを抵抗値制御電源ノードに接続したことを特徴とするMOS回路。
構成14:構成11又はないし12において、前記抵抗を他の四端子絶縁ゲート電界効果トランジスタのソースとドレイン間の抵抗で置き換え、該他の四端子絶縁ゲート電界効果トランジスタの第一ゲートを抵抗値制御電源ノードに接続し、第二ゲートを別の抵抗値制御電源ノードに接続したことを特徴とするMOS回路。
本発明で言うところの四端子二重絶縁ゲート電界効果トランジスタFTXMOS(ここではN形として説明する)とは、いわゆる絶縁基板上に形成された二重ゲート電界効果トランジスタあるいはダブルゲートMOSトランジスタであって、さらに二つのゲート電極が電気的に独立した構造の素子である。そして、一方のゲート電極の電位により他方のゲートからみた閾値電圧を制御できるという特徴を有する。チャネルはそれぞれのゲートが面している半導体表面に形成されるが、それぞれのゲートの電位がそれぞれのゲートから見た閾値電圧より低い場合はそれぞれの半導体表面部分にチャネルは形成されず、その半導体表面部分には電流はほとんど流れない。逆に高い場合はそれぞれの半導体表面部分にチャネルがそれぞれ形成され、その半導体表面部分に電流が流れる。すなわち、両方の半導体表面部分に電流が流れる状態(オン状態)、どちらか一方に流れる状態(これもオン状態)、両方とも流れない状態(オフ状態)を第一および第二ゲートで制御できる。
そこで、図1のように論理回路において、四端子二重絶縁ゲート電界効果トランジスタFTXMOSをパストランジスタPFTとして用い、そのドレインまたはソースを論理信号入力ノードINに接続し、他端のソースまたはドレインを論理信号出力ノードOTに接続する。
図1は、本発明の第1の実施例を示す。図中、PFTは四端子二重絶縁ゲート電界効果トランジスタ、INは論理信号の入力ノード、OTは論理信号の出力ノード、CNはパストランジスタPFTをオン状態またはオフ状態に制御するための制御信号の入力ノードである。Rは抵抗、VTCはPFTの閾値電圧を制御するための電圧源が接続される閾値電圧制御ノードである。
第一ゲートは制御信号入力ノードCNに接続し、それが面している半導体表面部分にチャネルを形成してパストランジスタをオン状態にするか、チャネルを形成させずにオフ状態にするかが制御される。なお、一般に論理信号出力ノードOTには論理回路の入力が、また論理信号入力ノードINや制御信号入力ノードCNにも論理回路の出力が接続されるが、一例として図では各インバータ1、2および3で表している。さて、上記FTXMOSの第二ゲートには抵抗Rの一端を接続し、その抵抗の他端をPFTの閾値電圧制御するための閾値電圧制御電圧源(直流電圧源あるいはパルス電圧源)が接続される閾値電圧制御ノードVTCに接続する。このVTCの定常状態における電位により、FTXMOSよりなるパストランジスタPFTの第一ゲートから見た定常状態の閾値電圧VTFを制御する。通常、第二ゲートに面している半導体表面部分には定常状態においてチャネルが強く形成されない、あるいは電流が流れたとしても極めて小さくなるように上記電位を設定する。
さて、図1において、制御信号入力ノードCNに接続されているPFTのゲート容量は図12と同様に三端子動作の図11の場合の約半分であるからより高速でPFTのオン、オフ状態を制御できる。しかし、その分論理信号入力ノードと論理信号出力ノード間に流し得る電流も約半分となるから論理信号の転送速度が遅くなることが懸念される。
この点を解決するためにPFTの第二ゲートに抵抗Rの一端を接続し、その抵抗の他端を閾値電圧制御ノードVTCに接続する。そうすると、PFTの第一ゲートと第二ゲート間の容量CGGと抵抗Rにより微分回路1が形成され、また論理信号入力ノードに接続されたPFTのドレインまたはソースと第二ゲート間の容量CDGと抵抗Rによっても微分回路2が形成される。微分回路1によってCNの制御信号の微分波形が第二ゲートに生じ、また微分回路2によって入力ノードINの論理信号の微分波形が第二ゲートに生じる。これらはその時のVTCの電位に重畳される。CGGおよびCDGにはPFTの各電極間の寄生容量による合成容量も含まれる。また、第二ゲートと接地、または電源ノード間に寄生容量もあるので、微分回路1および2は理想的な微分回路ではないが、微分波形に類似した波形がVTCの電位に重畳されるので同様作用と効果を得ることが出来る。このような波形を含めて、微分波形と称することにする。さて、VTCにパルス電圧源が接続された場合には、そのパルス電圧源を、PFTに接続された論理ゲートが動作中の場合はハイレベルにしてPFTの閾値電圧を小さくしてハイレベルの低下を少なくし、また静止状態のときはローレベルにしてPFTの閾値電圧を高くしてリーク電流を極小にし、論理信号出力ノードにおける電位の時間変化(リーク電流による電荷の放電、または充電により生じ、これが大きいと誤動作の原因となる)を小さくできる。この場合、パルス電圧源による動的消費電力の増加はあるが、そのパルス電圧源の電位変化を論理信号レベルの変化量より小さくしてよいことや、その電位変化の周期を論理信号レベルの変化の周期より小さくできることで、動的消費電力を三端子動作の場合より小さくできる。また、図2のようにさらに第二ゲートに、外部容量CKの一端を接続し、その他端をパルス電圧源が接続されるパルス電源ノードVCKに接続し、閾値電圧制御ノードVTCには直流電圧源を接続しても同様な効果を生じさせることが出来る。
図2は、本発明の第2の実施例を示す。図中、PFTは四端子二重絶縁ゲート電界効果トランジスタ、INは論理信号の入力ノード、OTは論理信号の出力ノード、CNはパストランジスタPFTをオン状態またはオフ状態に制御するための制御信号の入力ノードである。Rは抵抗、VTCはPFTの閾値電圧を制御するための電圧源が接続される閾値電圧制御ノードである。さらに、CKは外部容量であり、その一端はPFTの第二ゲートに接続され、その他端はパルス電圧源が接続されるパルス電源ノードVCKに接続される。
ここで、外部容量とは意図的に構成した容量を称する。
そこでまず、第一の場合として論理信号入力ノードの論理レベルが確定した後に、制御信号ノードの制御信号がローレベルからハイレベルに変化し、PFTをオフ状態からオン状態になるときを考える。
図3は、本発明の原理の説明図である。図3(a)はPFTの第一ゲートと第二ゲート間の容量CGGと抵抗Rで構成される微分回路1を示したものである。図3(b)は第一ゲートに印加される制御信号パルス波形を、図3(c)は第二ゲートに生じるその微分波形をそれぞれ模式的に表したものである。
その場合微分回路1が働き、図3(C)に模式的示すように、制御信号の正方向の微分パルスが第二ゲートに生じ、過渡的に第二ゲートが面した半導体表面にチャネルが形成され、流れる電流を三端子動作の場合に近い値に増強できるので転送速度が遅くなることを防ぐことが出来る。逆に制御信号がハイレベルからローレベルに変化してPFTがオン状態からオフ状態になるときは、図3(C)のように負方向の微分パルスが第二ゲートに生じ、PFTをより速くオフ状態にするよう作用する。ただし、第一ゲートと第二ゲート間は、第一ゲートによって第一ゲートが面している半導体表面に形成される第一チャネルによってほぼシールドされているからCGGの値は前者より小さくなり微分パルスの大きさは小さくなる。この微分パルスの時定数(CGGの値とRの値との積)は抵抗Rの値を選ぶことによって制御でき、これを論理信号の過渡応答時間より大きくすれば、転送速度低下の防止効果を大きくすることが出来る。なお、VSCは閾値電圧制御ノードVTCに接続される閾値電圧制御用電圧源を示す。
次に第二の場合として、PFTのオンまたはオフ状態が先に確定した後に論理信号入力ノードのレベルが時間変化する場合を考える。この場合は、微分回路2が働くが、PFTの第二ゲートに生じる微分波形がPFTに流れるオン電流を増強するように作用しない場合がある。PFTがオン状態で、論理信号入力ノードのレベルがローレベルからハイレベルに変化するときは図3(C)の場合と同様に第二ゲートには正方向の微分パルスが生じ、PFTに流れる電流を増強するように働く。論理信号入力ノードのレベルがハイレベルからローレベルに変化するときも図3(C)の場合と同様に第二ゲートには負方向の微分パルスが生じるが、これはPFTに流れる電流を減少するように働いてしまう。しかし、図2でVCKに論理信号入力ノードのレベルが変化するときに正のパルスが印加されるように設定すれば、この負方向の微分パルスを打ち消すことが出来るのでこの欠点を除去できる。一般には論理回路の多くの場合パストランジスタは上記第一の場合のように用いられるので本発明の有効性は高いと言える。
本発明の実施の形態を図に基づいて詳細に説明する。
本発明の第1の実施例を図1に示す。N形でもP形でも良いが(通常はN形が望ましい)、四端子二重絶縁ゲート電界効果トランジスタFTXMOSをパストランジスタPFTとして用い、 PFTのソースまたはドレインのどちらか一方は論理信号の入力ノードINに、他方は論理信号の出力ノードOTに、二つのゲートうち第一ゲートは制御信号入力ノードCNに接続され、第二ゲートは抵抗Rの一端に接続され、その抵抗Rの他端を、PFTの閾値電圧を制御するための直流電圧源あるいはパルス電圧源が接続される閾値電圧制御ノードVTCに接続する。
図2は本発明の第二の実施例である。四端子二重絶縁ゲート電界効果トランジスタFTXMOSをパストランジスタPFTとして用い、PFTのソースまたはドレインのどちらか一方は論理信号の入力ノードINに、他方は論理信号の出力ノードOTに、二つのゲートうち第一ゲートは制御信号入力ノードCNに接続され、第二ゲートは抵抗Rの一端に接続され、その抵抗Rの他端は閾値電圧制御ノードVTCに接続される。さらに、第二ゲートは外部容量CKの一端が接続され、その他端はパルス電圧源が接続されるパルス電源ノードVCKに接続される。パルス電源ノードVCKには論理信号入力ノードINの論理信号と同期したパルス電圧が印加されることが望ましい。
図4は本発明の第3の実施例である。図中、PFTは四端子二重絶縁ゲート電界効果トランジスタ、INは論理信号の入力ノード、OTは論理信号の出力ノード、CNはパストランジスタPFTをオン状態またはオフ状態に制御するための制御信号の入力ノードである。Rは抵抗、VTCはPFTのしきい値電圧を制御するための電圧源が接続されるしきい値電圧制御ノードである。さらに、CFは外部容量であり、PFTの第一ゲートと第二ゲートを接続する。
四端子二重絶縁ゲート電界効果トランジスタFTXMOSをパストランジスタPFTとして用い、PFTのソースまたはドレインのどちらか一方は論理信号の入力ノードINに、他方は論理信号の出力ノードOTに、第一ゲートは制御信号入力ノードCNにそれぞれ接続され、第二ゲートは抵抗Rの一端に接続され、その抵抗Rの他端は閾値電圧制御ノードVTCに接続される。さらに、外部容量CFにより第一ゲートと第二ゲートが接続される。外部容量CFで第一ゲートと第二ゲート間を接続し、微分回路1の時定数を大きくし、PFTに流れる電流を増大する効果を高めたものである。
図5は本発明の第4の実施例である。図中、PFT1とPFT2はそれぞれ四端子二重絶縁ゲート電界効果トランジスタを示し、これらは直列接続、例えばPFT1のソースとPFT2のドレインを接続し、PFT1のドレインおよびPFT2のソースからなる二つの開放端を設け、一方の開放端、例えばPFT1のドレインを論理信号の入力ノードINに、他方の開放端、例えばPFT2のソースを論理信号の出力ノードOTに、それぞれ接続されている。また、PTF1とPTF2の第一ゲートはそれぞれ第一の制御信号入力ノードCN1、および第二の制御信号入力ノードCN2に接続され、それぞれの第二ゲートはそれぞれ抵抗R1およびR2の各一端が接続され、それらの他端はしきい値電圧制御ノードVTC1およびVTC2にそれぞれ接続されている。
第1の実施例ないし第三の実施例におけるPFTを複数個(図では簡単のため第一の実施例のPFTを二個用い、これをPFT1およびPFT2とした場合を示す)用いる。これらPFTを直列接続、例えばPFT1のソースとPFT2のドレインを接続し、PFT1のドレインおよびPFT2のソースからなる二つの開放端を設け、一方の開放端、例えばPFT1のドレインを論理信号の入力ノードINに、他方の開放端、例えばPFT2のソースを論理信号の出力ノードOTに、それぞれ接続する。また、PTF1とPTF2の第一ゲートはそれぞれ第一の制御信号入力ノードCN1、および第二の制御信号入力ノードCN2に接続され、それぞれの第二ゲートはそれぞれの閾値電圧を制御するための直流電圧源またはパルス電圧源が接続される閾値電圧制御ノードVTC1およびVTC2に接続される。なお、抵抗R1、R2、等の他端を纏めて共通にして、一つの閾値電圧制御ノード、例えばVTC1に接続しても良い。個数が3個以上の場合は、纏め方は種々できるが、纏めることによって、VTC1、VTC2、等からなる閾値電圧制御ノードの個数を減らすことが出来ることは無論である。論理信号のノードINからノードOTへの転送はCN1、CN2、等における各制御信号で制御される。
図6は本発明の第5の実施例である。図中、PFT1とPFT2はそれぞれ四端子二重絶縁ゲート電界効果トランジスタを示し、これらは直列接続、例えばPFT1のソースとPFT2のドレインを接続し、PFT1のドレインおよびPFT2のソースからなる二つの開放端を設け、一方の開放端、例えばPFT1のドレインを論理信号の入力ノードINに、他方の開放端、例えばPFT2のソースを論理信号の出力ノードOTに、それぞれ接続されている。また、PTF1とPTF2の第一ゲートはそれぞれ第一の制御信号入力ノードCN1、および第二の制御信号入力ノードCN2に接続され、それぞれの第二ゲートは互いに接続されて、抵抗Rの一端が接続され、その他端はしきい値電圧制御ノードVTCに接続されている。
図5の実施例において、二つの制御信号の入力タイミングがずれると、例えばノードCN1が先で、PFT1が既にオン状態なっていて、後からノードCN2への信号でPFT2がオン状態になるとき、PFT2に流れる電流は増強されるが、PFT1は既に過渡応答が終わっているので電流は増強されない。したがって、この場合は転送速度が遅くなる。この点を解決するためにPFT1とPFT2の第二ゲートを纏めて共通接続し、ノードCN1またはCN2への制御信号の入力のどちらに対してもそれぞれの第二ゲートに微分パルスが生じるようにして、それぞれの電流が増強されるようにしたものである。
なお、個数が3個以上の場合は、各第二ゲートの纏め方は、纏める第二ゲートの数を種々組み合わせることも考えられ、それぞれの組に抵抗の一端を各々接続し、抵抗の他端を閾値電圧制御ノードに接続することができ、この際、さらにこの閾値電圧制御ノードも任意に纏めることが可能である。
図7は本発明の第6の実施例であり、本発明の第1ないし第5の実施例における各抵抗R、R1、R2等を各NMOSTのドレインとソース間抵抗で置き換える場合の一つの抵抗部分の回路を示す。ドレインはパストランジスタPFT、PFT1、PFT2等の第二ゲートに接続し、ソースは閾値電圧制御ノードに接続し、ゲートはその抵抗値を制御するための抵抗値制御電圧源(直流電圧源あるいはパルス電圧源)が接続される抵抗値制御ノードVRCに接続する。
図8は本発明の第7の実施例であり、本発明の第一ないし第五の実施例における各抵抗R、R1、R2等を三端子動作としたFTXMOSのドレインとソース間抵抗で置き換える場合の一つの抵抗部分の回路を示す。ドレインはパストランジスタPFT、PFT1、PFT2等の第二ゲートに接続し、ソースは閾値電圧制御ノードに接続し、二つのゲートは共通接続してその抵抗値を制御するための抵抗値制御電圧源(直流電圧源あるいはパルス電圧源)が接続される抵抗値制御ノードVRCに接続する。
図9は本発明の第八の実施例であり、本発明の第一ないし第五の実施例における各抵抗R、R1、R2等を四端子動作としたFTXMOSのドレインとソース間抵抗で置き換える場合の一つの抵抗部分の回路を示す。ドレインはパストランジスタPFT、PFT1、PFT2等の第二ゲートに接続し、ソースは閾値電圧制御ノードに接続し、第一ゲートはその抵抗値を制御するための抵抗値制御電圧源(直流電圧源あるいはパルス電圧源)が接続される抵抗値制御ノードVRC1に接続し、第二ゲートはその抵抗値を制御するための他の抵抗値制御電圧源(直流電圧源あるいはパルス電圧源)が接続される抵抗値制御ノードVRC2に接続する。
本発明の第一の実施例を示す。 本発明の第二の実施例を示す。 本発明の原理の説明図である。 本発明の第三の実施例を示す。 本発明の第四の実施例を示す。 本発明の第五の実施例を示す。 本発明の第六の実施例であり、本発明の第一ないし第五の実施例における各抵抗R、R1、R2等を各NMOSTのドレインとソース間抵抗で置き換える場合の一つの抵抗部分の回路を示す。 本発明の第七の実施例であり、本発明の第一ないし第五の実施例における各抵抗R、R1、R2等を三端子動作としたFTXMOSのドレインとソース間抵抗で置き換える場合の一つの抵抗部分の回路を示す。 本発明の第八の実施例であり、本発明の第一ないし第五の実施例における各抵抗R、R1、R2等を四端子動作としたFTXMOSのドレインとソース間抵抗で置き換える場合の一つの抵抗部分の回路を示す。 従来の絶縁ゲート電界効果トランジスタをパストランジスタとして用いた回路例を示す。 三端子動作の四端子二重絶縁ゲート電界効果トランジスタをパストランジスタとして用いた回路例を示す。 四端子二重絶縁ゲート電界効果トランジスタをパストランジスタとして用いた回路例を示す。
符号の説明
PT:通常の絶縁ゲート電界効果トランジスタによるパストランジスタ
PFT、PFT1、PFT2:四端子二重絶縁ゲート電界効果トランジスタによるパストランジスタ
CGG:容量
CF、CK:外部容量
VTC、VTC1、VTC2:閾値電圧制御ノード
VCK:パルス電源ノード
VRC、VRC1、VRC2:抵抗値制御ノード
GND:接地
R、R1、R2:抵抗
IN:論理信号入力ノード
OT:論理信号出力ノード
CN、CN1、CN2:制御信号入力ノード

Claims (14)

  1. 四端子二重絶縁ゲート電界効果トランジスタのソースまたはドレインの一方を論理信号入力ノードに接続し、他方のドレイン又はソースを論理信号出力ノードに接続し、第一ゲートを制御信号入力ノードに接続し、第二ゲートを抵抗の一端に接続し、その他端を閾値電圧制御ノードに接続しことを特徴とするMOS回路。
  2. 前記四端子二重絶縁ゲート電界効果トランジスタの第一ゲートと第二ゲート間を外部容量で接続したことを特徴とする請求項1記載のMOS回路。
  3. 前記四端子二重絶縁ゲート電界効果トランジスタの該第二ゲートをさらに他の外部容量の一端に接続し、その外部容量の他端をパルス電源ノードに接続したことを特徴とする請求項1記載のMOS回路。
  4. 前記抵抗を三端子絶縁ゲート電界効果トランジスタのドレインとソース間の抵抗とし、該三端子絶縁ゲート電界効果トランジスタのゲートをその抵抗値制御電源ノードに接続したことを特徴とする請求項1乃至3のいずれか1項記載のMOS回路。
  5. 前記抵抗を他の四端子絶縁ゲート電界効果トランジスタのドレインとソース間の抵抗で置き換え、その第一ゲートを抵抗値制御電源ノードに接続し、第二ゲートを他の抵抗値制御電源ノードに接続したことを特徴とする請求項1乃至3のいずれか1項記載のMOS回路。
  6. 両端に開放端を有するように複数個の四端子二重絶縁ゲート電界効果トランジスタを直列接続し、一方の開放端を論理信号入力ノードに接続し、他方の開放端を論理信号出力ノードに接続し、前記直列接続された四端子二重絶縁ゲート電界効果トランジスタの各第一ゲートを複数個の各制御信号入力ノードに各々接続し、各第二ゲートを複数個の抵抗の各々の一端に各々接続し、前記同複数個の各抵抗の他端を各々閾値電圧制御ノードに接続したことを特徴とするMOS回路。
  7. 前記複数個の四端子二重絶縁ゲート電界効果トランジスタの各第一ゲートと各第二ゲート間を複数個の各外部容量で各々接続したことを特徴とする請求項6記載のMOS回路。
  8. 前記複数個の四端子二重絶縁ゲート電界効果トランジスタの各第二ゲートに、さらに各々外部容量の一端を接続し、前記各々の外部容量の他端を各々パルス電源ノードに接続したことを特徴とする請求項6記載のMOS回路。
  9. 前記複数個の抵抗のうちの一個乃至すべてのいずれか1つを三端子絶縁ゲート電界効果トランジスタのドレインとソース間抵抗で置き換え、前記三端子絶縁ゲート電界効果トランジスタの各ゲートをそれらの抵抗値制御電源ノードに各々接続したことを特徴とする請求項6乃至8のいずれか1項記載のMOS回路。
  10. 1以上の任意数の前記複数個の三端子絶縁ゲート電界効果トランジスタを他の四端子絶縁ゲート電界効果トランジスタとし、該他の四端子絶縁ゲート電界効果トランジスタの各第一ゲートを抵抗値制御電源ノードに各々接続し、各第二ゲートを別のその抵抗値制御電源ノードに各々接続したことを特徴とする請求項9記載のMOS回路。
  11. 両端に開放端を有するように複数個の四端子二重絶縁ゲート電界効果トランジスタを直列接続し、一方の開放端を論理信号の入力ノードに接続し、他方の開放端を論理信号の出力ノードに接続し、前記四端子二重絶縁ゲート電界効果トランジスタの各第一ゲートを複数個の各制御信号入力ノードに各々接続し、各第二ゲートを共通接続して抵抗の一端に接続し、該抵抗の他端を閾値電圧制御ノードに接続したことを特徴とするMOS回路。
  12. 前記複数個の四端子二重絶縁ゲート電界効果トランジスタの共通接続された第二ゲートに対してさらに、外部容量の一端を接続し、その外部容量の他端をパルス電源ノードに接続したことを特徴とする請求項11記載のMOS回路。
  13. 前記抵抗を三端子絶縁ゲート電界効果トランジスタのドレインとソース間の抵抗で置き換え、該三端子絶縁ゲート電界効果トランジスタのゲートを抵抗値制御電源ノードに接続したことを特徴とする請求項11又は12記載のMOS回路。
  14. 前記抵抗を他の四端子絶縁ゲート電界効果トランジスタのソースとドレイン間の抵抗で置き換え、該他の四端子絶縁ゲート電界効果トランジスタの第一ゲートを抵抗値制御電源ノードに接続し、第二ゲートを別の抵抗値制御電源ノードに接続したことを特徴とする請求項11又は12記載のMOS回路。
JP2006202056A 2006-07-25 2006-07-25 四端子二重絶縁ゲート電界トランジスタによるmos回路 Expired - Fee Related JP4635188B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006202056A JP4635188B2 (ja) 2006-07-25 2006-07-25 四端子二重絶縁ゲート電界トランジスタによるmos回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006202056A JP4635188B2 (ja) 2006-07-25 2006-07-25 四端子二重絶縁ゲート電界トランジスタによるmos回路

Publications (2)

Publication Number Publication Date
JP2008028916A JP2008028916A (ja) 2008-02-07
JP4635188B2 true JP4635188B2 (ja) 2011-02-16

Family

ID=39119073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006202056A Expired - Fee Related JP4635188B2 (ja) 2006-07-25 2006-07-25 四端子二重絶縁ゲート電界トランジスタによるmos回路

Country Status (1)

Country Link
JP (1) JP4635188B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6406926B2 (ja) * 2013-09-04 2018-10-17 株式会社半導体エネルギー研究所 半導体装置
US10262902B2 (en) 2015-10-02 2019-04-16 National Institute Of Advanced Industrial Science And Technology Multiplexer and integrated circuit using the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01140808A (ja) * 1987-11-26 1989-06-02 Nec Corp 伝達ゲートスイッチング回路
JP2000261304A (ja) * 1999-03-11 2000-09-22 Mitsubishi Electric Corp 半導体装置
JP2004296795A (ja) * 2003-03-27 2004-10-21 National Institute Of Advanced Industrial & Technology 二重ゲート電界効果トランジスタ
JP2005070971A (ja) * 2003-08-21 2005-03-17 National Institute Of Advanced Industrial & Technology 論理回路の制御方法
JP2006166384A (ja) * 2004-12-10 2006-06-22 National Institute Of Advanced Industrial & Technology 二重絶縁ゲート電界トランジスタを用いたmosトランジスタ回路およびそれを用いたcmosトランジスタ回路、sramセル回路、cmos−sramセル回路、集積回路
JP2006295653A (ja) * 2005-04-12 2006-10-26 National Institute Of Advanced Industrial & Technology 二重絶縁ゲート型電界効果トランジスタを用いたゲート回路、sramセル回路、多入力cmosゲート回路、cmos−sramセル回路、集積回路
JP2008509604A (ja) * 2004-08-03 2008-03-27 アルテラ コーポレイション 漏れ電流を減少させるためのエンハンスドパスゲート構造

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01140808A (ja) * 1987-11-26 1989-06-02 Nec Corp 伝達ゲートスイッチング回路
JP2000261304A (ja) * 1999-03-11 2000-09-22 Mitsubishi Electric Corp 半導体装置
JP2004296795A (ja) * 2003-03-27 2004-10-21 National Institute Of Advanced Industrial & Technology 二重ゲート電界効果トランジスタ
JP2005070971A (ja) * 2003-08-21 2005-03-17 National Institute Of Advanced Industrial & Technology 論理回路の制御方法
JP2008509604A (ja) * 2004-08-03 2008-03-27 アルテラ コーポレイション 漏れ電流を減少させるためのエンハンスドパスゲート構造
JP2006166384A (ja) * 2004-12-10 2006-06-22 National Institute Of Advanced Industrial & Technology 二重絶縁ゲート電界トランジスタを用いたmosトランジスタ回路およびそれを用いたcmosトランジスタ回路、sramセル回路、cmos−sramセル回路、集積回路
JP2006295653A (ja) * 2005-04-12 2006-10-26 National Institute Of Advanced Industrial & Technology 二重絶縁ゲート型電界効果トランジスタを用いたゲート回路、sramセル回路、多入力cmosゲート回路、cmos−sramセル回路、集積回路

Also Published As

Publication number Publication date
JP2008028916A (ja) 2008-02-07

Similar Documents

Publication Publication Date Title
JP5945629B2 (ja) レベルシフト回路
JP4921106B2 (ja) バッファ回路
JP4321678B2 (ja) 半導体集積回路
US7656201B2 (en) Output buffer circuit
TWI482432B (zh) Quasi-shift circuit
JP5341781B2 (ja) 電力供給制御回路
CN1713516A (zh) 宽电压工作范围的低电压差动放大器及其操作方法
JP2016171676A (ja) 電源回路とその制御方法
JP2012065235A (ja) 電圧出力回路
TWI483550B (zh) 動態控制電位移位電路
US8228111B2 (en) Bias voltage generation for capacitor-coupled level shifter with supply voltage tracking and compensation for input duty-cycle variation
JP4635188B2 (ja) 四端子二重絶縁ゲート電界トランジスタによるmos回路
US7652506B2 (en) Complementary signal generating circuit
JP2009171562A (ja) 演算比較器、差動出力回路、および半導体集積回路
JP2006295322A (ja) レベルシフタ回路
US6563351B2 (en) Semiconductor integrated circuit having output buffer
US20030128061A1 (en) Method and logic/memory module for correcting the duty cycle of at least one control/reference signal
JP3905909B2 (ja) 半導体装置
JP2004153577A (ja) インバータ回路
JP2001308694A (ja) ローノイズバッファ回路
JP2006108778A (ja) 出力回路
KR20080045351A (ko) 단일형 트랜지스터를 포함한 논리 회로 및 이를 이용한회로
JP4625932B2 (ja) 四端子二重絶縁ゲート電界効果トランジスタを用いたcmos−nandゲート回路
US20110025416A1 (en) Differential amplifier
JP6244714B2 (ja) 電子回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101026

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101027

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4635188

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees