CN1713516A - 宽电压工作范围的低电压差动放大器及其操作方法 - Google Patents

宽电压工作范围的低电压差动放大器及其操作方法 Download PDF

Info

Publication number
CN1713516A
CN1713516A CN200410100102.7A CN200410100102A CN1713516A CN 1713516 A CN1713516 A CN 1713516A CN 200410100102 A CN200410100102 A CN 200410100102A CN 1713516 A CN1713516 A CN 1713516A
Authority
CN
China
Prior art keywords
mode
differential amplifier
voltage
transistor
differential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200410100102.7A
Other languages
English (en)
Other versions
CN100459418C (zh
Inventor
约翰D亥特利
强艾伦佛伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Promos Technologies Inc
Original Assignee
Promos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Promos Technologies Inc filed Critical Promos Technologies Inc
Publication of CN1713516A publication Critical patent/CN1713516A/zh
Application granted granted Critical
Publication of CN100459418C publication Critical patent/CN100459418C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/513—Indexing scheme relating to amplifiers the amplifier being made for low supply voltages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45684—Indexing scheme relating to differential amplifiers the LC comprising one or more buffers or driving stages not being of the emitter respectively source follower type, between the output of the dif amp and the output stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

本发明是关于一种宽电压工作范围的低电压差动放大器及其操作方法，该用于低压工作应用的差动放大器设计和偏压控制技术，为了允许输入信号电平有较宽的范围，其中N－通道差动输入晶体管的阈值电压用基底偏压来控制。除了能在低压工作的差动放大电路，本发明还提出一种技术基于放大器的输出电平来控制差动放大器的输入晶体管的基底偏压，其中引入一附加的偏压电路使得输出上拉电流增大而不增加下拉电流，以及来优化DDR－I和DDR－II工作模式下的差动性能的电路。

Description

宽电压工作范围的低电压差动放大器及其操作方法
技术领域
本发明涉及一种差动放大器，特别是涉及一种特别适用于低压工作的差动放大器电路以及一种能够适应输入电平范围扩大的偏压技术的宽电压工作范围的低电压差动放大器及其操作方法。
背景技术
差动放大器是用来放大、并产生一输出信号，该输出信号是两个差动或互补输入信号之间差值的函数，从而能够检测相对弱的信号电平，而固有能够抑制差动输入线路中常有的噪声。有鉴于此，现有的集成电路差动放大器的设计已经包括一差动对输入晶体管，其具有一电流镜负载，并且该差动对晶体管还耦接到一电流源上来提供一单端输出信号作为响应。然而，随着晶体管尺寸和电源电平的降低，这样现有的电路设计不能达到理想的工作特性，并且电路的功能对晶体管参数、温度和工作电压的依赖程度会逐渐增加到相当高的程度。
由此可见，上述现有的差动放大器在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决差动放大器存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。
有鉴于上述现有的差动放大器存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的宽电压工作范围的低电压差动放大器及其操作方法，能够改进一般现有的差动放大器，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，克服现有的差动放大器存在的缺陷，而提供一种新的宽电压工作范围的低电压差动放大器，所要解决的技术问题是使其能够根据所提供的差动输入信号在其输出端提供相当对称的电压，从而更加适于实用。
本发明的另一目的在于，提供一种差动放大器，所要解决的技术问题是使其能够根据所提供的差动输入信号在其输出端提供相当对称的电压，从而更加适于实用。
本发明的再一目的在于，提供一种差动放大器的操作方法，所要解决的技术问题是使其产生和控制差动放大器的基底端偏压，从而更加适于实用。
本发明目的及解决其技术问题是采用以下技术方案实现的。依据本发明提出的一种差动放大器，其包括：电流镜负载，耦接到外部电压源；差动晶体管对来接收差动输入信号并且提供一输出信号，差动晶体管对耦接到上述电流镜负载；一电流源耦接到上述差动晶体管对；一附加电流通路，耦接到上述电流镜负载使得上拉电流增大而不影响下拉电流，提供一对称输出电压；及来进行在第一工作模式和第二工作模式之间进行选择的装置。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的差动放大器，其中所述的外部电源电压在第一工作模式下具有一第一值，且在第二工作模式下具有与第一值不同的第二值。
前述的差动放大器，其中所述的差动输入信号在第一工作模式下具有一第一共模电压，且在第二工作模式下具有与第一值不同的第二共模电压值。
前述的差动放大器，其中所述的外部电源电压的范围为1.6V到2.7V。
前述的差动放大器，其中所述的输入信号的共模电压值范围为0.8V到1.35V。
前述的差动放大器，其包括提供一范围为1.6V到2.0V的内部电源电压的装置。
前述的差动放大器，其工作模式由外部电源电压范围来决定。
前述的差动放大器，其工作模式由差动输入信号的共模输入电压范围来决定。
前述的差动放大器，其中所述的第一工作模式包括DDR-I工作模式。
前述的差动放大器，其中所述的第二工作模式包括DDR-II工作模式。
前述的差动放大器，其中所述的在工作模式之间进行选择的方式是掩模可编程(mask programmable)方式。
前述的差动放大器，其还包括用以产生一耦接到外部电源电压的源极的内部电源电压的另一装置，以及一个内部产生的比内部电源电压高的参考电压。
本发明目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种差动放大器，其包括：一电流镜负载，具有一电源节点、一输入和一输出；一差动晶体管对具有一差动输入来接收一差动输入信号、一差动输出耦接到上述电流镜负载、以及一尾节点；一输出节点，由上述电流镜负载和上述差动晶体管对连接所形成，来提供一输出信号；一可转换的电流源耦接到上述差动晶体管对；一附加的电流通路耦接到上述电流镜负载，使得上拉电流增加而不影响下拉电流提供一对称输出电压；以及产生一内部电源电压的电路，耦接在外部电源电压和上述电流镜负载的电源节点之间。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的差动放大器，其中所述的电流镜负载包括一P-通道电流镜。
前述的差动放大器，其中所述的差动晶体管对包括一N-通道晶体管对。
前述的差动放大器，其更包括串联耦接的第一和第二反相器耦接到上述输出节点。
前述的差动放大器，其中所述的可转换的电流源包括一在第一工作模式下的第一电流通路以及在第二种工作模式下的第二电流通路。
前述的差动放大器，其中所述的附加的电流通路在第一工作模式下为关闭，而在第二工作模式下为开启。
前述的差动放大器，产生一内部电源电压的电路包括一掩模可编程电路(programmable circuit)。
前述差动放大器，产生一内部电源电压的电路包括一N-通道晶体管，其具有耦接到外部电源电压的漏极、接收产生于内部且高于内部电源电压的电压的栅极，和提供内部电源电压的源极。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种差动放大器的操作方法，包括以下步骤：提供一附加电流通路，使得上拉电流增加而不会影响下拉电流，以提供一对称输出电压；以及基于外部电源电压的电平在第一工作模式与第二工作模式之间进行选择。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的差动放大器的操作方法，在第一工作模式与第二工作模式之间进行选择包括在DDR-I工作模式与DDR-II工作模式之间进行选择。
前述的差动放大器的操作方法，基于外部电源电压的电平在第一工作模式与第二模式之间进行的选择，还包括基于外部电源电压的电平和供给差动放大器的差动输入信号的共模电压，在上述第一工作模式和上述第二工作模式之间进行选择。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，为了达到前述发明目的，本发明的主要技术内容如下：
本发明提出一种差动放大器及其操作方法，使能适应输入信号范围的不断扩大。
在本发明的一实施例中，揭示一种差动放大器，上述放大器包括耦接到一电压源的一电流镜、耦接到前述电流镜的一差动对来接收差动输入信号并且定义其间的输出、用以耦接上述差动对到一参考电压源的一电流源，以及耦接到上述电流镜和上述参考电压源之间的一电流通路。
在其中另一实施例中，本发明提供一包括电流镜的差动放大器，其具有第一、第二和其他控制端的第一和第二晶体管，电流镜耦接到电压源。一包括第三和第四晶体管的差动对，具有第一、第二、控制和基底端耦接到上述电流镜。一电流源包括具有第一、第二和控制端的第五晶体管耦接到上述差动对和一参考电压源，以及耦接到第三和第四晶体管的基底端的一控制电路来控制它们的阈值电压值。
特别地，本发明是一种特别用于低压工作的差动放大器，其用基底偏压来控制N-通道差动输入晶体管的阈值电压值，目的是允许输入电平能有较宽的范围。本发明还关于一种特别用于低压工作的差动放大器，其中引入一附加偏压电流，使得输出上拉电流升高而不增加下拉电流。
在本发明的又一实施例中，揭示一种差动放大器，其包括有一电流镜负载、一差动晶体管对、一输出节点、一可转换的电流源、一附加的电流通路、以及产生一内部电源电压的电路。其中，电流镜负载具有一电源节点、一输入和一输出。差动晶体管对具有一差动输入来接收一差动输入信号、一差动输出耦接到上述电流镜负载、以及一尾节点。输出节点由上述电流镜负载和上述差动晶体管对连接所形成，用来提供一输出信号。可转换的电流源耦接到上述差动晶体管对。附加的电流通路耦接到上述电流镜负载，使得上拉电流增加而不影响下拉电流提供一对称输出电压。产生一内部电源电压的电路耦接在外部电源电压和上述电流镜负载的电源节点之间。
在本发明的再一实施例中，本发明提供一种方法来产生和控制差动放大器的基底端偏压，所述的差动放大器，包括与其基底端偏压被控制之差动放大器一致的一差动放大器。上述一致的放大器的输入设置为一固定的偏压并且另一输入接到其基底被控制之差动放大器的其中一个输入。上述一致的放大器的输出与一第二固定偏压相比较，而一控制信号与第二固定偏压相比较。根据这些个比较值来产生一控制信号，该控制信号依序控制所有差动放大器的基底偏压。
在另一实施例中，改变本发明的差动放大器来提供在DDR-I和DDR-II工作模式下的正常工作。所需的工作模式通过一单端金属掩模变化和一单端DDR控制信号来选择。更通用的差动放大器设计可以根据两种不同的工作模式进行优化。在每个工作模式下，为特定的一套电源和输入信号共模电压，其性能可以优化。
经由上述可知，本发明是关于一种宽电压工作范围的低电压差动放大器及其操作方法，为了允许输入信号电平有较宽的范围，其中N-通道差动输入晶体管的阈值电压用基底偏压来控制。除了能在低压工作的差动放大电路，本发明还提出一种技术基于放大器的输出电平来控制差动放大器的输入晶体管的基底偏压，其中引入一附加的偏压电路使得输出上拉电流增大而不增加下拉电流，以及来优化DDR-I和DDR-II工作模式下的差动性能的电路。
综上所述，本发明特殊的宽电压工作范围的低电压差动放大器及其操作方法，能够根据所提供的差动输入信号在其输出端提供相当对称的电压，本发明特殊的宽电压工作范围的低电压差动放大器的操作方法产生和控制差动放大器的基底端偏压。其具有上述诸多的优点及实用价值，并在同类产品及方法中未见有类似的结构设计及方法公开发表或使用而确属创新，其不论在产品结构、方法或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的差动放大器具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并为了让本发明的上述和其他目的、特征和优点能更明显易懂，以下特举多个较佳实施例，并配合附图，详细说明如下。
附图说明
图1是现有的MOS差动放大器示意图。
图2是通道长度1.0μ宽度、2.8μ的N-通道晶体管，以及通道长度1.0μ、宽度6.0μ的P-通道晶体管的漏极电流示意图。该电流是漏极到源极电压值Vds的函数，并且在两种情况下都具有等于1.6V的栅极到源极电压值(Vgs)。
图3是图1所示的晶体管漏极电流特性图，但是分别对应于最小通道长度0.20μ和0.21μ的N-型元件和P-型元件。
图4是前图中描述的两个最小通道长度晶体管的漏极电流示意图，当VDS值为＝1.6V时，漏极电流为VGS值的函数。
图5是图1中具有1.6V电源、INB固定在0.8V、IN变换0.25V以上、0.8以下，且晶体管106和112的基底偏压(NBIAS)在0V正常的电路仿真图。
图6所示为除了晶体管106和112的基底偏压(NBIAS)设置在0.5V之外，在与前图所示的相同条件下图1中电路的特性。
图7为根据本发明的电路示意图，其产生并且控制与图1中所示的放大器中各方面都一致的差动放大器的基底偏压(NBIAS)。
图8为进一步图示本发明的另一代表性差动放大电路图，其中上拉电流增加而下拉电流不增加，目的是为了通过增加从节点MIRROR到地的电流通路，但不流经晶体管808来达到晶体管对称。
图9为在与图6中所示的仿真结果的相同条件下，前图中所示的电路响应图。
图10为在DDR-I工作条件下，图8的差动放大器的仿真结果图，其中共模电压为1.35V，非反相输入信号有一±0.25的摆动，反相输入信号固定在1.35V，电源电压在最小值1.6V，N-通道晶体管具有低阈值电压值，P-通道晶体管具有较高的阈值电压值，并且输出信号不能正常转换。
图11是根据本发明在DDR-I或者DDR-II工作条件下，提供优化性能的差动放大器示意图。
图12是在DDR-I工作模式下图11的放大器仿真结果图，其具有一全电压摆动以及50％的占空比(duty cycle)的正常转换输出信号。
图13为图11的放大器在DDR-II工作模式下的仿真结果图，其中变通电流通路不能正确调整，因为其与图8中的变通电流通路中的放大器电流通路相等，而导致在输出信号中产生一非理想的占空比；以及
图14为图11中的放大器在DDR-II工作模式下的仿真结果图，其中，变通电流通路正确调整达到在输出信号中有50％的占空比的理想值。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的宽电压工作范围的低电压差动放大器及其操作方法其具体实施方式、结构、方法、步骤、特征及其功效，详细说明如后。
请参阅图1所示，其绘示现有MOS差动放大器100的示意图。现有MOS差动放大器100，在相关部分包括一电流镜和差动电路对102，其中此电流镜和差动电路对102具有串联的P-通道晶体管104和N-通道晶体管106，其并联到串联的P-通道晶体管110和N-通道晶体管112。晶体管104和110的源极接到电压源VCC，而晶体管106和112的源极(节点TAIL)通过电流源N-通道晶体管108(其栅极接到VCC)耦接到电路接地参考电压电平。
晶体管104和110的栅极一起耦接到晶体管110的漏极(节点MIRROR)，如图所示，其具有一寄生电容。如此，晶体管104和110形成熟知的电流镜电路组态。晶体管106的栅极接到一输入线114(IN)上，而晶体管112的栅极接到一互补输入线116(INB)上。后栅极(back gate)，或者晶体管106与112的基底触点一起耦接到第三输入线118(NBIAS)。现有的MOS差动放大器100的输出可以从共同连接的晶体管104和106的漏极节点120(OUTbi节点)得到，并用来输入到一反相器122和产生后继线124(OUT)上的输出。如图所示，节点120还具有一寄生电容。
如图所示，现有MOS差动放大器100需要晶体管108在饱和区进行工作，以使得流过放大器100的电流相对独立于晶体管108的漏极到源极电压(VDS)，以及IN线114和INB线116上的绝对电平。
然后由晶体管108的栅极到源极电压(VGS)以及IN线114与INB线116上的电压差来决定在节点120(OUTbi)和晶体管110漏极的MIRROR的输出电压，输出电压并且独立于这些电压的绝对电平(共模电压电平)。反相器122则用来形成线124的输出并产生一在电源电平VCC和地电平之间的全幅摆动(full swing)。
请结合参阅图2所示，其为具有一通道长0.1μ、宽2.8μ的N-通道晶体管连接到具有一通道长1.0μ、宽6.0μ的P-通道晶体管的漏极电流示意图。在两种情况下，漏极电流在VGS＝1.6V时，为Vds的强度的函数。如图所示，两个晶体管在VDS大约0.6V以上具有相当平滑的饱和特性。
另请参阅图3所示，其绘示图1中晶体管的漏极电流特性，但是对应的N-型元件和P-型元件分别具有最小通道长度0.20μ和0.21μ。很明显的，VDS的值必须大于约0.6V高，晶体管才接近于饱和并独立于VDS。然而，随着通道长度接近最小值，晶体管决不会真正饱和。
请参阅图4所示，其进一步绘示说明前图中两个最小通道长度晶体管的漏极电流，在VDS＝1.6V时为VGS模值的函数。上述N-通道元件至少需要1.0V电压来产生一100μA的漏极电流，且P-通道元件需要至少1.25V的VGS电压来产生100μA的电流。根据这些特性，放大器100的电源电压必须在2.0V的附近，使晶体管108在饱和区几乎不能工作；而信号IN或者INB的最小高电平值必须在至少1.6V，以具有足够大的差动电压，来虚拟地驱动所有的电流到具有高输入电平的一边。
根据当前MOS技术，电源电压VCC可以为1.6V或者甚至更低。另外，在一些用类似的差动放大器作为输入缓冲的产品中，只有114线上的IN信号通路被切换，而116线上的INB信号保持在一个低到0.8V的固定参考电压。
很明显，这些条件无法达到放大器100所需的理想工作条件，并且放大器100的特性会对晶体管的参数、温度和工作电压有很大程度的敏感。当只有0.8V用于INB线116时，节点TAIL必须接地，以使得当线路114上的IN信号低于0.8V时，有一些电流流经晶体管112，并且几乎没有VDS在晶体管108上。
因而，流经晶体管108的电流会非常依赖于晶体管本身的VDS。另外，节点MIRROR必须高于0.8V，且低于电源VCC，以使得有电流流过晶体管110，其依序通过晶体管104而得到镜像。因此，当所有的电流流向放大器100右边时，晶体管112会具有0.7V的VDS。因为所有的晶体管都在很小的VDS值和VGS值下工作，通道长度需要如前所述在最小允许长度范围，以具有合理的通道宽度。
现在请参阅图5所示，其绘示图1中放大器100的电路工作仿真图，其中电源VCC例如为1.6V，线路116上的INB信号固定在0.8V，线路114上的IN信号变换在0.25V以上、0.8V以下，且晶体管106和112的基底偏压(NBIAS)为0。参考此图，很明显地，差动放大器100的输出OUTbi有很严重的失真且不对称。上述问题会产生是因为当信号INB在0.8V时，即使节点TAIL必须接地，也几乎没有电流流过晶体管112。这样接着会导致晶体管110上几乎没有电流通过来供晶体管104镜像，以上拉节点OUTbi到高电平。整体结果是在线路124上的信号OUT有失真很严重的占空比。产生这个问题的根本原因是，晶体管112的阈值电压值太高。降低该阈值值的一种方法是，偏压晶体管112的基底到略高于接地值。
请参阅图6所示，其绘示放大器100电路的特性，其中除了晶体管106和112的基底偏压(NBIAS)设置在0.5V之外，其余与前图中仿真描述过的条件一致(其中即使是晶体管112的阈值电压会过高，晶体管106的基底仍被偏压以保持对称)。如图所示，结果是放大器100的电路因而显着改善，但是在输出具有55.6％的占空比时，仍旧不对称。
当P-通道晶体管104、110为“慢”(高阈值电压，低饱和电流)及N-通道晶体管106、112为“快”(低阈值电压，高饱和电流)，以及输入IN和INB的共模电平为高电平时，随着正偏压于NBIAS而减少的阈值电压会太低，而对放大器100的特性有不利的影响。在上述情况下，当IN信号为高电平时，节点OUTbi下拉到非常低。在上述晶体管和偏压条件下，NBIAS电平需要设置到0V。为了控制基底偏压(NBIAS)，需要一种可响应晶体管特性、电压和温度变化的装置。
请结合参阅图7，其绘示产生以及控制NBIAS电平的电路700。在相关部分包括，一与基底端要控制的差动放大器各方面皆一致的第一差动放大器702，在本实施例中例如为图1所示的差动放大器。差动放大器702的输入接到节点DRIVE，其可与图1中对应的放大器的输入“IN”相同。DRIVE节点由电阻R1和R2所形成的电阻分压器所决定的参考电压来设定。该参考电平设置到略小于差动放大器702“INB”的第二输入上的参考电平，而INB接到与的基底端被控制之差动放大器的第二输入端相同的信号，其可如图1所示的“NB”。差动放大器700的输出可在图示的晶体管704和706共同连接的漏极端720(OUTbi)得到。随着晶体管特性、电源、温度以及“INB”电平的变化，放大器702的输出电平会改变。通过适当地选择电阻R1和R2，差动放大器702输出的变化可以来反映其基底偏压要控制的差动放大器的输出变化。图1是由于相同的晶体管电压和温度变化所引起的这种情况。
电路700还包括一第二电流镜和差动放大器724(包括串接在一起的P-通道晶体管726和N-通道晶体管728，其并联到串接在一起的P-通道晶体管732和N-通道晶体管734)晶体管726和732的源极接到VCC，晶体管728和734的源极则透过栅极通过电流源VCC的N-通道晶体管730而耦接到电路接地的参考电压电平。
将晶体管726和732的栅极端一起耦接到晶体管732的漏极端以便形成电流镜。晶体管728的栅极端连接到OUTbi节点720，并且将晶体管734的栅极连接到串联连接的电阻R4和R5的中间(节点TRIP)，其中串联连接的电阻R4和R5包括连接在VCC和接地端之间的分压器736。
晶体管726和728中间的节点738(OFFi)作为一对串接的反相器740、742的输入(OFF)，来输入到一附加的反相器744和N-通道晶体管748的栅极。晶体管706和712的基底触点接到节点718，其还耦接到节点NBIAS，如图所示，节点NBIAS居于耦接到VCC与地之间的一串接的电阻752(R0)和N-通道晶体管754的中间。N-通道晶体管754的栅极还耦接到节点718，而P-通道晶体管756源极和漏极则一起耦接到VCC的，其栅极也同样耦接到节点718。晶体管756作为节点NBIAS处的滤波电容。在节点718处的NBIASI信号还供给N-通道晶体管746的一端，来给线路750上提供一NBIAS信号。反相器744的输出供给晶体管746的栅极，而晶体管748耦接线路750到接地端，并响应到提供给其栅极的OFF信号。
节点OUTbi720被第二差动放大器724监控，并且与节点TRIP的参考电压进行比较。如果节点OUTbi720充分降到TRIP电平以下，第二差动放大器会切换并引起线750上的NBIAS信号接地，否则线路718(NBIAS)上的电压(其由晶体管754上电压降设定)会经由晶体管746到线750(NBIAS)。
如图1中所示的现有MOS差动放大器100，其晶体管108在饱和区域工作以及具有足够的差动输入信号，当线路114上的IN信号相对于线路116上的信号INB为高电平时，流过晶体管106的节点120OUTbi上的下拉电流由流过晶体管108的电流来决定(因为其VGS为固定的结果)。上述电流还独立于信号IN的绝对电平。当IN相对于INB为“低”时，流过晶体管104的节点120OUTbi的上拉电流，等于流过电流镜晶体管110的电流，其又等于流过晶体管108的电流。该电流还独立于线路116上信号INB的绝对电平。因为在反相器122输入的负载电容的充电电流在两种变换下相同，因此在节点120OUTbi的上升沿和下降沿的电压变换必须基本上相同，。
然而如前所述，此无法得到理想的特性，并且流经晶体管106和112的电流不再全部由晶体管108的VGS控制，且同样依赖于线路114上的IN和线路116上的绝对电压电平。因为信号IN在INB上的固定参考电平上下摆动，故IN的高值比INB的高值要高。因此，当IN为“高”时，流过晶体管106的下拉电流会比当IN为“低”时流过晶体管112的电流高，结果导致较少的上拉电流流过晶体管104。而且，因为两个晶体管的漏极到源极的电压不同，流经晶体管104的上拉电流与流过电流镜晶体管110的电流不一致。这些值与理想值不同的结果导致节点120OUTbi的下拉电流比上拉电流高并且下降沿和上升沿电压变换不对称，正如图6中所示。
为了达到对称变换，必须增加上述上拉电流而不增加下拉电流。根据本发明，藉由增加一附加的从节点MIRROR到地而不流过晶体管108(图1)的电流通路可以达成此目的。
请再参阅图8所示，根据本发明差动放大电路800，其添加一从节点MIRROR到接地的电流通路(且不流过晶体管808(与图1中晶体管108对应))，使上拉电流增大而不增加下拉电流，进而达到对称变换的目的。
差动放大电路800在相关部分包括，一电流镜和差动放大器802(包括串接在一起的P-通道晶体管804和N-通道晶体管806，以及与其并联的串接在一起的P-通道晶体管810和N-通道晶体管812)。晶体管804和810的源极耦接到VCC而晶体管806和812的源极通过电流源N-通道晶体管808耦接到电路接地VCC)，晶体管808具有连接到VCC的栅极。晶体管804和810构成一电流镜，而晶体管806和812构成一差动对。晶体管808构成一电流源。
晶体管804和810的栅极一起耦接到晶体管810的漏极(节点MIRROR)，如图所示，其具有一寄生电容。晶体管806的栅极接到一输入线路814(IN)而晶体管812的栅极接到一互补输入线816(INB)。晶体管806和812的后栅极，或者晶体管806和812的基底触点一起耦接到第三输入线818(NBIAS)。差动放大器电路800的输出可由共同连接的晶体管804和806漏极(OUT)的连接点节点820(OUTbi)得到，以用于反相器822的输入和随后线824上的输出(OUT)。如图所示，节点820也呈现一寄生电容。
差动放大电路800还包括：前面已经描述过的附加电流通路，其包含串联在一起的N-通道晶体管826和828耦接到晶体管810的漏极与地之间，并且晶体管826的基底触点耦接到线818，且其栅极耦接到线816上，晶体管828的栅极如图所示耦接到VCC。
经由添加该条附加的电流通路，附加的电流流经晶体管810，使得晶体管810的VGS以及晶体管804的VGS依次增加，因而增加上拉电流，且不会影响流经晶体管806的下拉电流。晶体管826和828的大小可以调整，使得通过晶体管804的上拉电流足够提供对称的电压变换。
请参阅图9所示，其为绘示前述之差动放大电路800在与图6所述的相同条件下的回应状况。如图所示，在节点820 OUTbi的正副转换接近对称，并且占空比非常接近50％。图8中所示的差动放大电路800可以优先代替图7中所示的第一差动放大器702，以使得NBIAS控制电路能更准确地追踪差动放大电路800的特性。
图8中所示的差动放大器800是用在较宽范围低电压工作的产品，包括，例如DDR-II的DRAM产品。可只用一不同单一金属屏蔽，而具有同样的基本产品设计来同时满足DDR-II和DDR-I的规格(或者任意两个电源和输入共模电压的规格)。由于大多数芯片中的电路用的是薄氧化(thinoxide)晶体管，DDR-II的技术限制了内部电压(VCC)为1.8V+/-0.2V。在DDR-II情况下，这种内部电压与外部电压(VCCE)相同，该VCCE电压直接提供给电路。在DDR-I模式下，外部电源电压为2.5V+/-0.2V并且不能直接接到需要1.8V的电路。对于大多数电路来说这不是问题，因为在外部电源电压和DDR-I上的内部电源电压总线之间可一放置一电平变低器(downconverter)，如此电平变低器可短接于DDR-II。
然而，对于输入缓冲器而言，就很难保持DDR-I和DDR-II且应用在相同的内部电源，因为输入信号的共模电平于DDR-II时为0.9V+/-0.1V，而DDR-I时为1.25V+/-0.1V。当放大器的供电电源低到1.6V时，这样宽范围的共模电平就很难适应。对于图8，INB接到该共模电压，称为DDR产品的VREF，并且IN具有一信号，其可以在小到250mV的参考电压周围摆动。
对于DRR-I工作模式，当IN为低电平时，输出仍可以保持在1.1V。由于晶体管806的源极很接近于0V以适应DDR-II的低共模电平，即使在IN和INB之间有差动电压，晶体管806上也有很大的电流流过。图10是图8中所示差动放大器电路800在共模电压在1.35V时的仿真图，IN在+/-0.25V摆动，且INB固定为1.35V。电源电压在其最小值1.6V，而N-通道晶体管具有低阈值电压值且P-通道晶体管具有高阈值电压值。从图10中所示的仿真结果可以看出，节点OUTbi决不会高到可以切换输出而使得电路失效。
如图10中所示的问题是在DDR-II的优化设计中的N-通道晶体管和P-通道晶体管的电阻比率，在DDR-I中很不平衡。这个问题产生的原因是当输入为低电平而晶体管804的VGS保持在与DDR-II相同的情况下(因为VCC与DDR-II相同)时，输入的共模电平过高，会使晶体管806的VGS显着升高。放大器的电源电压应该提高数十分之一V，并且如果放大器用在DDR-I输入信号下工作时，放大器偏压电流会显着下降。由于可将厚氧化元件用于差动放大器，增大电压将不会引起任何有关可靠性的问题。
根据本发明，图11所示的是适用于DDR-I和DDR-II的差动放大器900，VCCE是外部电源电压，其提供2.5V+/-0.2V电压给DDR-I，提供1.8V+/-0.2V电压给DDR-II。VPP是一内部产生的泵电压，其高于主内部电源并且用于加速DRAM字线(word line)。VPP具有2.8V+/-0.2V的值。
从图11可知，节点“RAIL”是提供给差动放大器900和包括晶体管M6和M8的反相器的实际内部电源电压。元件R1表示一金属掩模选项，其是DDR-II的短路和DDR-I的开路，R1是DDR-I和DDR-II电路之间的唯一掩模差别。图11中其他所有的电路对于DDR-I和DDR-Ii电路都是固定的。输入信号DDR2的逻辑状态可以由前述用来决定此电路是用于DDR-I或DDR-II的两个不同掩模设定，或者经由一打线(bonding)选项来决定。在DDR-II模式下，输入NBIAS的控制方式与前述图8的描述相同。然而，当在DDR-I模式时，NBIAS保持在0V，以免不必要地降低用于DDR-I模式的高电平共模输入信号的N-通道阈值电压值。
工作时，对于DDR-II模式，供给放大器的供应电压等于VCCE，并且具有与图8中的VCC相等的值。对于DDR-I，供给放大器模式电源电压由VPP、VCCE、晶体管M17的大小，以及由差动放大器900的电流来决定。在VCCE电源电压为最小值2.3V且VPP为最小值2.6V时，RAIL节点的电压大约在1.8V。在VPP最大值3.0V且VCCE在最大值2.7V时，RAIL节点的电压大约在2.3V。如此，提高放大器供应电压的目的已经藉由运用一个简单的“电平变低器”电路来达到。若VCCE直接用于供给差动放大器900电源，适于工作的电压会过高。
在DDR-I模式下，输入信号DDR2为低电平，并且元件R1为开路。流经晶体管M15/M23和M14/M24的电流通路为关闭，晶体管M22为开启并且设计具有比晶体管M21低很多的阻抗值，这样差动放大器900的偏压电流是由晶体管M21决定。如此，可以达到降低放大器偏压电流的目的。
包括晶体管M6和M8的反相器是作为RAIL节点的电压和供给反相器I4的芯片其余的内部电源电压的电平转换器(level shifter)。晶体管M6和M8的比率m6与图8中所示的反相器822的元件的比率显着不同，可用来满足电平转换功能以及达到与反相器I4一致的一平衡占空比。需注意的是，作为附加电平转换反相器的输出信号结果，此输出信号相对于图8中的输出信号为反相。在后继的电路中，这点应该纳入考虑到，以使输出信号的极性正确。
图12是在DDR-I模式中，在相同于前图10的输入电平和内部电压(VCC)，及具有Vpp＝2.6V以及VCCE＝2.3V时的相同条件下，差动放大器900的仿真结果时序图。值得注意到，输出信号(OUTbi)现为具有一全电压摆动(full voltage swing)，并且占空比被保持了。
在DDR-II模式下，输入信号DDR2为高电平，并且掩模元件R1为短路。通过晶体管M21/M22的电路为关闭，且通过晶体管M15/M23和M14/M24的电流通路为开启。由于使用两个串联的晶体管(M15/M23和M14/M24)代替图8中的单个晶体管(相应为808和826)，图11中的串联晶体管的宽度必须是图8中单个晶体管宽度的两倍，因而在DDR-II模式下，差动放大器900与图8中所示的差动放大器800相同。另外，因为图11中所示的反相器M6/M8以及I4对占空比的影响，为了获得图12中所示的相同结果，晶体管M12的宽度必须根据图8中晶体管826调整。
请参阅图13所示，为在DDR-II偏压条件下，差动放大器900的仿真结果。其中晶体管M12的宽度已经设置到图8中晶体管826的宽度，其优化了图8中所示放大器来进行DDR-II工作。因为输出线路受DDR-I模式优化的两个反相器(M6/M8和I4)的影响，占空比已经不能保持。藉由使用附加的包括晶体管M12/M14/M24(相关于图8中所描述的晶体管826、828)之电流路径的“偏差调整”(skew adjusting)性质，可以消除占空比失真。图14是图11中差动放大器900的仿真结果图，其中考虑到在DDR-II偏压模式条件下输出通路中的两个反相器的影响来正确调整晶体管M12的大小。注意的是，占空比现在被保持了。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但是凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (23)

1、一种差动放大器，其特征在于其包括：
电流镜负载，耦接到外部电压源；
差动晶体管对来接收差动输入信号并且提供一输出信号，差动晶体管对耦接到上述电流镜负载；
一电流源耦接到上述差动晶体管对；
一附加电流通路，耦接到上述电流镜负载使得上拉电流增大而不影响下拉电流，提供一对称输出电压；及
来进行在第一工作模式和第二工作模式之间进行选择的装置。
2、根据权利要求1所述的差动放大器，其特征在于其中所述的外部电源电压在第一工作模式下具有一第一值，且在第二工作模式下具有与第一值不同的第二值。
3、根据权利要求1所述的差动放大器，其特征在于其中所述的差动输入信号在第一工作模式下具有一第一共模电压，且在第二工作模式下具有与第一值不同的第二共模电压值。
4、根据权利要求1所述的差动放大器，其特征在于其中所述的外部电源电压的范围为1.6V到2.7V。
5、根据权利要求1所述的差动放大器，其特征在于其中所述的输入信号的共模电压值范围为0.8V到1.35V。
6、根据权利要求1所述的差动放大器，其特征在于其包括提供一范围为1.6V到2.0V的内部电源电压的装置。
7、根据权利要求1所述的差动放大器，其特征在于其工作模式由外部电源电压范围来决定。
8、根据权利要求1所述的差动放大器，其特征在于其工作模式由差动输入信号的共模输入电压范围来决定。
9、根据权利要求1所述的差动放大器，其特征在于其中所述的第一工作模式包括DDR-I工作模式。
10、根据权利要求1所述的差动放大器，其特征在于其中所述的第二工作模式包括DDR-II工作模式。
11、根据权利要求1所述的差动放大器，其特征在于其中所述的在工作模式之间进行选择的方式是掩模可编程(mask programmable)方式。
12、根据权利要求1所述的差动放大器，其特征在于其还包括用以产生一耦接到外部电源电压的源极的内部电源电压的另一装置，以及一个内部产生的比内部电源电压高的参考电压。
13、一种差动放大器，其特征在于其包括：
一电流镜负载，具有一电源节点、一输入和一输出；
一差动晶体管对具有一差动输入来接收一差动输入信号、一差动输出耦接到上述电流镜负载、以及一尾节点；
一输出节点，由上述电流镜负载和上述差动晶体管对连接所形成，来提供一输出信号；
一可转换的电流源耦接到上述差动晶体管对；
一附加的电流通路耦接到上述电流镜负载，使得上拉电流增加而不影响下拉电流提供一对称输出电压；以及
产生一内部电源电压的电路，耦接在外部电源电压和上述电流镜负载的电源节点之间。
14、根据权利要求13所述差动放大器，其特征在于其中所述的电流镜负载包括一P-通道电流镜。
15、根据权利要求13所述的差动放大器，其特征在于其中所述的差动晶体管对包括一N-通道晶体管对。
16、根据权利要求13所述的差动放大器，其特征在于其更包括串联耦接的第一和第二反相器耦接到上述输出节点。
17、根据权利要求13所述的差动放大器，其特征在于其中所述的可转换的电流源包括一在第一工作模式下的第一电流通路以及在第二种工作模式下的第二电流通路。
18、根据权利要求13所述的差动放大器，其特征在于其中所述的附加的电流通路在第一工作模式下为关闭，而在第二工作模式下为开启。
19、根据权利要求13所述的差动放大器，其特征在于产生一内部电源电压的电路包括一掩模可编程电路(programmable circuit)。
20、根据权利要求13所述的差动放大器，其特征在于产生一内部电源电压的电路包括一N-通道晶体管，其具有耦接到外部电源电压的漏极、接收产生于内部且高于内部电源电压的电压的栅极，和提供内部电源电压的源极。
21、一种差动放大器的操作方法，其特征在于其包括以下步骤：
提供一附加电流通路，使得上拉电流增加而不会影响下拉电流，以提供一对称输出电压；以及
基于外部电源电压的电平在第一工作模式与第二工作模式之间进行选择。
22、根据权利要求21所述的差动放大器的操作方法，其特征在于在第一工作模式与第二工作模式之间进行选择包括在DDR-I工作模式与DDR-II工作模式之间进行选择。
23、根据权利要求21所述的差动放大器的操作方法，其特征在于基于外部电源电压的电平在第一工作模式与第二模式之间进行的选择，还包括基于外部电源电压的电平和供给差动放大器的差动输入信号的共模电压，在上述第一工作模式和上述第二工作模式之间进行选择。
CNB2004101001027A 2004-06-15 2005-03-30 宽电压工作范围的低电压差动放大器及其操作方法 Active CN100459418C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/868,145 2004-06-15
US10/868,145 US7167052B2 (en) 2004-06-15 2004-06-15 Low voltage differential amplifier circuit for wide voltage range operation

Publications (2)

Publication Number Publication Date
CN1713516A true CN1713516A (zh) 2005-12-28
CN100459418C CN100459418C (zh) 2009-02-04

Family

ID=35459918

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004101001027A Active CN100459418C (zh) 2004-06-15 2005-03-30 宽电压工作范围的低电压差动放大器及其操作方法

Country Status (3)

Country Link
US (1) US7167052B2 (zh)
CN (1) CN100459418C (zh)
TW (1) TWI262649B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102291105A (zh) * 2010-06-17 2011-12-21 三星电机株式会社 用于低功率环形振荡器的延迟电路
CN101556482B (zh) * 2008-04-07 2014-07-09 半导体元件工业有限责任公司 用于调节阈值电压的方法及其电路
CN113824413A (zh) * 2021-08-29 2021-12-21 北京工业大学 一种基于ncfet的差动放大器电路

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100660639B1 (ko) * 2005-12-02 2006-12-21 삼성전자주식회사 더블 데이터 레이트 반도체 장치의 데이터 출력 회로 및이를 구비하는 반도체 장치
US7629847B1 (en) 2008-03-24 2009-12-08 Atmel Corporation Opposing currents differential amplifier
US20100329157A1 (en) * 2009-06-25 2010-12-30 Nanoamp Solutions Inc. (Cayman) Even-Order Harmonics Calibration
US8924902B2 (en) * 2010-01-06 2014-12-30 Qualcomm Incorporated Methods and circuits for optimizing performance and power consumption in a design and circuit employing lower threshold voltage (LVT) devices
TWI497915B (zh) * 2013-04-25 2015-08-21 Ind Tech Res Inst 位準轉換電路及其操作方法
KR102495364B1 (ko) * 2018-03-21 2023-02-06 에스케이하이닉스 주식회사 버퍼 회로 및 이를 포함하는 메모리 장치
JP7195916B2 (ja) * 2018-12-21 2022-12-26 キオクシア株式会社 半導体記憶装置
IT201900001941A1 (it) * 2019-02-11 2020-08-11 St Microelectronics Des & Appl Circuito con l'utilizzo di mosfet e procedimento corrispondente
CN114995564B (zh) * 2022-05-09 2024-06-28 上海艾为电子技术股份有限公司 启动电路、启动方法及电子设备

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4460874A (en) 1981-08-14 1984-07-17 American Microsystems, Incorporated Three-terminal operational amplifier/comparator with offset compensation
US4568157A (en) * 1984-07-11 1986-02-04 Board Of Regents, The University Of Texas System Goniotomy lens
US4658157A (en) * 1985-05-31 1987-04-14 Rca Corporation IGFET comparator circuit having greater control of intended offset voltage
US5045806A (en) 1988-04-17 1991-09-03 Teledyne Industries Offset compensated amplifier
US5142244A (en) * 1991-05-06 1992-08-25 Harris Corporation Full range input/output comparator
US6140877A (en) 1998-12-11 2000-10-31 Micron Technology, Inc. Low power supply CMOS differential amplifier topology
US6504397B1 (en) * 2001-09-07 2003-01-07 Infineon Technologies North America Corp. Output controlled line driver with programmable common mode control
US6509795B1 (en) 2001-09-26 2003-01-21 Texas Instruments Incorporated CMOS input stage with wide common-mode range
US6614301B2 (en) 2002-01-31 2003-09-02 Intel Corporation Differential amplifier offset adjustment
US7061322B2 (en) 2004-06-15 2006-06-13 Promos Technologies Inc. Low voltage differential amplifier circuit and bias control technique enabling accommodation of an increased range of input levels

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101556482B (zh) * 2008-04-07 2014-07-09 半导体元件工业有限责任公司 用于调节阈值电压的方法及其电路
CN102291105A (zh) * 2010-06-17 2011-12-21 三星电机株式会社 用于低功率环形振荡器的延迟电路
CN113824413A (zh) * 2021-08-29 2021-12-21 北京工业大学 一种基于ncfet的差动放大器电路

Also Published As

Publication number Publication date
CN100459418C (zh) 2009-02-04
US20050275461A1 (en) 2005-12-15
TW200541206A (en) 2005-12-16
TWI262649B (en) 2006-09-21
US7167052B2 (en) 2007-01-23

Similar Documents

Publication Publication Date Title
CN1713516A (zh) 宽电压工作范围的低电压差动放大器及其操作方法
CN101116246B (zh) 自定时开关调节器预驱动器
CN102063146A (zh) 自适应频率补偿低压差线性稳压器
US20110006810A1 (en) Low-swing cmos input circuit
CN102340305B (zh) 适用于低电源电压的正高压电平转换电路
JP3702166B2 (ja) チャージポンプ回路
JP2011211443A (ja) 差動増幅回路
US10996495B2 (en) High-rate high-swing drive circuit applied to silicon photonic modulator
CN1629981A (zh) 半导体集成电路
CN102420594A (zh) 一种比较器
CN1476169A (zh) 低电源电压下亦可产生稳定恒流的半导体集成电路器件
CN100483936C (zh) 差动放大器电路以及控制差动放大器电路的方法
CN1713521A (zh) 差动放大器以及用于控制差动放大器的基底偏压的方法
WO2018032538A1 (zh) Cmos反相器及应用该cmos反相器的电子装置
US7652506B2 (en) Complementary signal generating circuit
US6483340B2 (en) High integration-capable output buffer circuit unaffected by manufacturing process fluctuations or changes in use
JP2008124650A (ja) レベル変換回路
JP2006295322A (ja) レベルシフタ回路
KR102320544B1 (ko) 레벨 쉬프터
CN103730150B (zh) 一种电平移位电路
CN104753522B (zh) 负压转换电路及其控制方法
TW201526529A (zh) 單增益緩衝器
US20090051391A1 (en) Adjustable input receiver for low power high speed interface
CN202713250U (zh) 一种比较电路
JP4635188B2 (ja) 四端子二重絶縁ゲート電界トランジスタによるｍｏｓ回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant