JP2009171562A - 演算比較器、差動出力回路、および半導体集積回路 - Google Patents
演算比較器、差動出力回路、および半導体集積回路 Download PDFInfo
- Publication number
- JP2009171562A JP2009171562A JP2008317716A JP2008317716A JP2009171562A JP 2009171562 A JP2009171562 A JP 2009171562A JP 2008317716 A JP2008317716 A JP 2008317716A JP 2008317716 A JP2008317716 A JP 2008317716A JP 2009171562 A JP2009171562 A JP 2009171562A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- signal
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】差動信号出力回路の差動出力電圧に係るコモン電圧の調整に適用でき、この場合に、差動出力回路の消費電力や占有面積の低減化に寄与できる上に、差動出力回路毎に独立してコモン電圧の調整に寄与できる演算比較器を提供することである。また、この演算比較器を使用した差動信号出力回路を提供することである。
【解決手段】この発明は、定電流を供給する定電流源回路104と、この定電流源回路104により駆動される負荷回路102、103と、カレントミラー回路101とを備える。負荷回路102、103は、MOSトランジスタN102〜N105から構成され、MOSトランジスタN102、N103のゲート端子に所定の基準電圧を供給し、MOSトランジスタN104、N105のゲートには差動出力回路の差動出力信号を構成する信号電圧をそれぞれ供給するようにした。
【選択図】図1
【解決手段】この発明は、定電流を供給する定電流源回路104と、この定電流源回路104により駆動される負荷回路102、103と、カレントミラー回路101とを備える。負荷回路102、103は、MOSトランジスタN102〜N105から構成され、MOSトランジスタN102、N103のゲート端子に所定の基準電圧を供給し、MOSトランジスタN104、N105のゲートには差動出力回路の差動出力信号を構成する信号電圧をそれぞれ供給するようにした。
【選択図】図1
Description
本発明は、演算比較器、この演算比較器を適用した差動出力回路、およびそれらを含む半導体集積回路に関するものである。
差動出力回路は、入力信号に基づき、正相信号および逆相信号からなる一対の差動信号を生成して出力するものであり、例えば、特許文献1に示すものが知られている。
この特許文献1に示す差動出力回路は、スイッチ素子と、2つの比較器と、MOSトランジスタからなる制御回路を備えている。そして、その制御回路によって、出力端子間に接続される負荷インピーダンスが変動しても出力電圧が所定の一定電圧に保たれ、負荷インピーダンスが一定値以下になった場合には出力電圧が所定電圧を超えないように制御されるようになっている。
この特許文献1に示す差動出力回路は、スイッチ素子と、2つの比較器と、MOSトランジスタからなる制御回路を備えている。そして、その制御回路によって、出力端子間に接続される負荷インピーダンスが変動しても出力電圧が所定の一定電圧に保たれ、負荷インピーダンスが一定値以下になった場合には出力電圧が所定電圧を超えないように制御されるようになっている。
しかし、上記の差動出力回路の制御回路では、その構成が複雑な上に、スイッチ素子を都度切り替える必要がある。
ところで、近年、低電圧で高速にデータを伝送できるLVDS(Low Voltage Differential Signaling)が注目されている。LVDSは、低電圧差動信号規格の1つであり、データ伝送に差動出力回路が使用される。
ところで、近年、低電圧で高速にデータを伝送できるLVDS(Low Voltage Differential Signaling)が注目されている。LVDSは、低電圧差動信号規格の1つであり、データ伝送に差動出力回路が使用される。
LVDSの差動出力回路では、図5(A)に示すように、互いに逆相の差動出力信号TR、CPにそれぞれ電圧VTR、VCPが生成されて出力される。この例では、差動出力電圧の電圧差が400[mV]であり、その中間電圧であるコモン電圧VCが1.25[V]である。
従来のLVDS用差動出力回路では、コモン電圧VCを調整するために、差動出力回路のリファレンス回路を内蔵し、このリファレンス回路の差動出力電圧をバンドギャップ回路にフィードバックするようにしていた。
従来のLVDS用差動出力回路では、コモン電圧VCを調整するために、差動出力回路のリファレンス回路を内蔵し、このリファレンス回路の差動出力電圧をバンドギャップ回路にフィードバックするようにしていた。
しかし、リファレンス回路は、消費する電力が無視できない上に、半導体チップの一定面積を占有するためにチップ面積が大きくなるという不具合がある。
さらに、上記のLVDSの差動出力回路では、リファレンス回路の差動出力電圧をバンドギャップ回路にフィードバックするようにしていたので、差動出力回路が複数ある場合には、差動出力回路毎にコモン電圧を調整できないという不具合がある。
さらに、上記のLVDSの差動出力回路では、リファレンス回路の差動出力電圧をバンドギャップ回路にフィードバックするようにしていたので、差動出力回路が複数ある場合には、差動出力回路毎にコモン電圧を調整できないという不具合がある。
その一方、例えばコモン電圧の調整が必要な差動出力回路の場合で、この差動出力信号が高速の場合であっても、差動出力回路毎にコモン電圧の調整を適切に行えることが望まれる。
ところで、例えば、図3に示す一般的な演算比較器を前記差動信号に適用すると、コモン電圧VCと差動信号TRの電圧VTRと、あるいはコモン電圧VCと差動信号CPの電圧VCPとの電圧の大小を比較し、それぞれの比較結果を得ることは容易であるが、差動信号TR、CPの電圧VTR、VCPの関係、すなわち振幅幅を検出することは極めて困難である。
ところで、例えば、図3に示す一般的な演算比較器を前記差動信号に適用すると、コモン電圧VCと差動信号TRの電圧VTRと、あるいはコモン電圧VCと差動信号CPの電圧VCPとの電圧の大小を比較し、それぞれの比較結果を得ることは容易であるが、差動信号TR、CPの電圧VTR、VCPの関係、すなわち振幅幅を検出することは極めて困難である。
ここで、図3の演算比較器30は、P型MOSトランジスタP301、P302と、入力信号IN1、IN2が供給されるN型MOSトランジスタN301、N302と、制御入力信号ENが供給されるN型MOSトランジスタN303と、を備えている。
また、図3の回路を使用して差動信号TR、CPの電圧VTR、VCPの振幅幅を含めコモン電圧VCとの関係を検出するには、相当の占有面積を占めるばかりか、消費電力の増大をも引き起こす。
特開平1−226213号公報
また、図3の回路を使用して差動信号TR、CPの電圧VTR、VCPの振幅幅を含めコモン電圧VCとの関係を検出するには、相当の占有面積を占めるばかりか、消費電力の増大をも引き起こす。
そこで、本発明の目的は、上記の点に鑑み、例えばLVDS用差動出力回路の差動出力電圧に係るコモン電圧の調整に適用でき、更にはリファレンス回路を使用しないための消費電力や占有面積の低減化に寄与できる上に、差動出力回路毎のコモン電圧の調整に寄与できる演算比較器、およびこの演算比較器をコモン電圧調整回路として提供することにある。
また、本発明の他の目的は、例えばLVDSの差動出力回路の差動出力電圧に係るコモン電圧の調整に際し、消費電力や占有面積の低減化が図れる上に、差動出力回路毎にコモン電圧の調整ができる差動出力回路を提供することにある。
さらに、本発明の他の目的は、例えばコモン電圧の調整が必要な差動出力回路の場合で、この差動出力電圧が高速の場合であっても、差動出力回路毎にコモン電圧の調整を適切に行うことができる差動出力回路を提供することにある。
さらにまた、本発明の他の目的は、上記の演算比較器などを活用するようにした半導体集積回路を提供することにある。
さらに、本発明の他の目的は、例えばコモン電圧の調整が必要な差動出力回路の場合で、この差動出力電圧が高速の場合であっても、差動出力回路毎にコモン電圧の調整を適切に行うことができる差動出力回路を提供することにある。
さらにまた、本発明の他の目的は、上記の演算比較器などを活用するようにした半導体集積回路を提供することにある。
上記の課題を解決し本発明の目的を達成するために、各発明は、以下のような構成からなる。
第1の発明は、第1の電源からの第1の電源電圧を受ける第1の定電流源回路と、前記第1の定電流源回路に接続される第1の負荷回路と、前記第1の定電流源回路に接続される第2の負荷回路と、第2の電源からの第2の電源電圧を受ける第1のカレントミラー回路と、を具備する演算比較器であって、前記第1の負荷回路は、基準電圧に接続される第1のゲート端子を有する第1のトランジスタを含み、前記第2の負荷回路は、第2のトランジスタと当該第2のトランジスタに並列に接続される第3のトランジスタとを含み、前記第2のトランジスタの第2のゲート端子は第1の信号を受け、前記第3のトランジスタの第3のゲート端子は前記第1の信号と逆位相の第2の信号を受ける。
第1の発明は、第1の電源からの第1の電源電圧を受ける第1の定電流源回路と、前記第1の定電流源回路に接続される第1の負荷回路と、前記第1の定電流源回路に接続される第2の負荷回路と、第2の電源からの第2の電源電圧を受ける第1のカレントミラー回路と、を具備する演算比較器であって、前記第1の負荷回路は、基準電圧に接続される第1のゲート端子を有する第1のトランジスタを含み、前記第2の負荷回路は、第2のトランジスタと当該第2のトランジスタに並列に接続される第3のトランジスタとを含み、前記第2のトランジスタの第2のゲート端子は第1の信号を受け、前記第3のトランジスタの第3のゲート端子は前記第1の信号と逆位相の第2の信号を受ける。
第2の発明は、第1の発明において、前記第1のトランジスタは、第5および第6のトランジスタが並列接続され、前記第5および第6のトランジスタの両ゲート端子には、前記基準電圧が接続される。
第3の発明は、第2の発明において、前記第2、第3、第5、および第6の各トランジスタは、同一の特性を有するトランジスタである。
第3の発明は、第2の発明において、前記第2、第3、第5、および第6の各トランジスタは、同一の特性を有するトランジスタである。
第4の発明は、第1の電源からの第1の電源電圧を受ける第1および第2のカレントミラー回路と、前記第1のカレントミラー回路のセンス側に接続される第1の負荷回路と、前記第2のカレントミラー回路のセンス側に接続される第2の負荷回路と、第2の電源から第2の電源電圧を受け、前記第1および第2の負荷回路へ定電流を供給する第1の定電流源回路と、前記第2の電源から前記第2の電源電圧を受け、第1および第2のトランジスタを含み、前記第1のトランジスタは前記第1のカレントミラー回路のミラー側に接続され、前記第2のトランジスタは前記第2のカレントミラー回路のミラー側に接続される第3のカレントミラー回路と、を具備し、前記第1の負荷回路は、基準電圧が接続されるゲート端子を有する第3のトランジスタを含み、前記第2の負荷回路は、第4のトランジスタと当該第4のトランジスタに並列に接続される第5のトランジスタとを含み、前記第4のトランジスタのゲート端子は第1の信号を受け、前記第5のトランジスタのゲート端子は前記第1の信号と逆位相の第2の信号を受ける。
第5の発明は、第4の発明において、前記第3のトランジスタは、第7および第8のトランジスタが並列接続され、前記第7および第8のトランジスタの両ゲート端子に、前記基準電圧が接続される。
第6の発明は、第5の発明において、前記第4、第5、第7、および第8の各トランジスタは、同一の特性を有するトランジスタである。
第6の発明は、第5の発明において、前記第4、第5、第7、および第8の各トランジスタは、同一の特性を有するトランジスタである。
第7の発明は、演算比較器を含む半導体集積回路であって、前記演算比較器は、第1〜第6の発明のうちの何れかの演算比較器からなり、当該演算比較器が、ダイ上のボンディングパッド近傍の高耐圧領域に配置される。
第8の発明は、演算比較器を含む半導体集積回路であって、前記演算比較器は、第1〜第6の発明のうちの何れかの演算比較器からなり、当該演算比較器が、ダイ上のボンディングパッドの高耐圧領域に隣接する低耐圧領域に配置される。
第8の発明は、演算比較器を含む半導体集積回路であって、前記演算比較器は、第1〜第6の発明のうちの何れかの演算比較器からなり、当該演算比較器が、ダイ上のボンディングパッドの高耐圧領域に隣接する低耐圧領域に配置される。
第9の発明は、第1および第3の電源からの各電源電圧を受け、第1の入力信号に基づいて第1の非反転出力信号と第2の反転出力信号とを生成する論理回路と、第1および第4の電源からの各電源電圧を受け、前記第1の出力信号に基づいて一対の差動信号の一方の信号の出力電圧を制御(生成)する第1の出力回路と、第1および第4の電源からの各電源電圧を受け、前記第2の出力信号に基づいて前記一対の差動信号の他方の信号の出力電圧を制御(生成)する第2の出力回路と、第1および第2の電源からの各電源電圧を受け、前記第1の出力回路の出力端子の電圧および前記第2の出力回路の出力端子の電圧と、基準電圧との比較結果を出力する第1のコモン電圧調整回路と、を具備する差動出力回路であって、前記第1の出力回路は、前記一対の差動信号の一方の信号の出力電圧を制御する第1の制御回路を含み、前記第2の出力回路は、前記一対の差動信号の他方の信号の出力電圧を制御する第2の制御回路を含み、前記第1および第2の制御回路は、前記第1のコモン電圧調整回路の比較結果に基づいて、差動出力電圧のコモン電圧を調整するために前記一対の差動信号の前記一方の信号と前記他方の信号の電圧を制御する。
第10の発明は、第9の発明において、前記第1のコモン電圧調整回路は、第1〜第6発明のうちの何れかの演算比較器である。
第11の発明は、出力回路を含む半導体集積回路であって、前記出力回路は、第9または第10発明の第1および第2の出力回路からなり、当該第1および第2の出力回路は、ダイ上のボンディングパッド近傍の高耐圧領域に隣接して配置される。
第11の発明は、出力回路を含む半導体集積回路であって、前記出力回路は、第9または第10発明の第1および第2の出力回路からなり、当該第1および第2の出力回路は、ダイ上のボンディングパッド近傍の高耐圧領域に隣接して配置される。
第12の発明は、演算比較器と出力回路を含む半導体集積回路であって、前記演算比較器と前記出力回路は、第10発明の演算比較器と第1および第2の出力回路とからなり、前記演算比較器が、前記第1および第2の出力回路の間の高耐圧領域に配置される。
第13の発明は、演算比較器と出力回路を含む半導体集積回路であって、前記演算比較器と前記出力回路は、第10発明の演算比較器と第1および第2の出力回路とからなり、前記演算比較器が、前記第1および第2の出力回路の間の近傍の低耐圧領域に配置される。
第13の発明は、演算比較器と出力回路を含む半導体集積回路であって、前記演算比較器と前記出力回路は、第10発明の演算比較器と第1および第2の出力回路とからなり、前記演算比較器が、前記第1および第2の出力回路の間の近傍の低耐圧領域に配置される。
第14の発明は、第1および第3の電源からの各電源電圧を受け、第1の入力信号に基づいて、第1の非反転出力信号と第2の反転出力信号とを生成する論理回路と、第1および第4の電源の各電源電圧を受け、前記第1の非反転出力信号と前記第2の反転出力信号に基づき、第3の出力信号および前記第3の出力信号と位相が180度異なる第4の出力信号をそれぞれ生成する位相調整回路と、第1および第4の電源からの各電源電圧を受け、前記第3の出力信号に基づいて一対の差動信号の一方の信号の出力電圧を制御(生成)する第1の出力回路と、第1および第4の電源からの各電源電圧を受け、前記第4の出力信号に基づいて前記一対の差動信号の他方の信号の出力電圧を制御(生成)する第2の出力回路と、第1および第2の電源の各電源電圧を受け、前記第1の出力回路の出力端子の電圧および前記第2の出力回路の出力端子の電圧と、基準電圧との比較結果を出力する第1のコモン電圧調整回路と、を具備する差動出力回路であって、前記第1の出力回路は、前記一対の差動信号の一方の信号の出力電圧を制御する第1の制御回路を含み、前記第2の出力回路は、前記一対の差動信号の他方の信号の出力電圧を制御する第2の制御回路を含み、前記第1および第2の制御回路は、前記第1のコモン電圧調整回路の比較結果に基づいて、差動出力電圧のコモン電圧を調整するために前記一対の差動信号の前記一方の信号と前記他方の信号の電圧を制御する。
第15の発明は、第14の発明において、前記第1のコモン電圧調整回路は、第1〜第6発明のうちの何れかの演算比較器である。 第16の発明は、出力回路を含む半導体集積回路であって、前記出力回路は、第14または第15発明の第1および第2の出力回路からなり、当該第1および第2の出力回路が、ダイ上のボンディングパッド近傍の高耐圧領域に隣接して配置される。
第17の発明は、演算比較器と出力回路を含む半導体集積回路であって、前記演算比較器と前記出力回路は、第15発明の演算比較器と第1および第2の出力回路とからなり、前記演算比較器が、前記第1および第2の出力回路の間の高耐圧領域に配置される。 第18の発明は、演算比較器と出力回路を含む半導体集積回路であって、前記演算比較器と前記出力回路は、第15発明の演算比較器と第1および第2の出力回路とからなり、前記演算比較器が、前記第1および第2の出力回路の間の近傍の低耐圧領域に配置される。
このような構成からなる本発明の演算比較器ならびに差動出力回路を、コモン電圧を有する差動信号対のコモン電圧調整回路に適用すれば、例えばLVDSの差動出力回路の差動出力電圧に係るコモン電圧の調整に適用でき、この場合に、差動出力回路の消費電力や占有面積の低減化に寄与できる上に、差動出力回路毎に独立してコモン電圧の調整に寄与できる。
さらに、本発明の差動出力回路によれば、例えばコモン電圧の調整が必要な差動出力回路の場合で、差動出力電圧が高速の場合であっても、差動出力回路毎に独立してコモン電圧の調整を適切に行うことができる。
また、本発明の半導体集積回路によれば、本発明の演算比較器などを活用することができる。
また、本発明の半導体集積回路によれば、本発明の演算比較器などを活用することができる。
以下、本発明の実施形態について、図面を参照して説明する。なお、以下では機能の説明を明確にするために、第1の電源電圧をVSSとして、第2の電源電圧をHVDDとして説明し、明記していないMOSトランジスタの基板端子については、各MOSトランジスタの属する各電源電圧が印加されているものとする。
また、特に明記しない限りバッファ回路は非反転論理出力バッファ回路を、またインバータ回路は反転論理出力バッファ回路を指し示すものとする。
また、特に明記しない限りバッファ回路は非反転論理出力バッファ回路を、またインバータ回路は反転論理出力バッファ回路を指し示すものとする。
(演算比較器の第1実施形態)
本発明の演算比較器の第1実施形態の構成について、図1を用いて説明する。
本発明の第1実施形態に係る演算比較器10は、図1に示すように、カレントミラー回路101と、負荷回路102と、負荷回路103と、定電流源回路104とを具備する。
具体的には、演算比較器10は、P型MOSトランジスタP101とP102のソース端子がいずれもHVDDへ接続され、ゲート端子がいずれもP型MOSトランジスタP102のドレイン端子に接続され、このP型MOSトランジスタP102のドレイン端子がセンス側出力端子となり、P型MOSトランジスタP101のドレイン端子がミラー側出力端子となるカレントミラー回路101を具備する。
本発明の演算比較器の第1実施形態の構成について、図1を用いて説明する。
本発明の第1実施形態に係る演算比較器10は、図1に示すように、カレントミラー回路101と、負荷回路102と、負荷回路103と、定電流源回路104とを具備する。
具体的には、演算比較器10は、P型MOSトランジスタP101とP102のソース端子がいずれもHVDDへ接続され、ゲート端子がいずれもP型MOSトランジスタP102のドレイン端子に接続され、このP型MOSトランジスタP102のドレイン端子がセンス側出力端子となり、P型MOSトランジスタP101のドレイン端子がミラー側出力端子となるカレントミラー回路101を具備する。
更に、N型MOSトランジスタN102とN103のドレイン端子がいずれもミラー回路101のミラー側出力端子に接続され、ソース端子が相互に接続され、ゲート端子はいずれも基準電圧REFが接続されるカレントミラー回路101の負荷回路102を具備する。
更に、N型MOSトランジスタN104とN105のドレイン端子がいずれもカレントミラー回路101のセンス側端子に接続され、ソース端子が前記負荷回路102を構成するN型MOSトランジスタN102とN103のソース端子に接続され、N型MOSトランジスタN104のゲート端子には差動信号対を構成する信号のうちのTR信号が接続され、N型MOSトランジスタN105のゲート端子には差動信号対を構成する信号のうちのCP信号が接続されるカレントミラー回路101の負荷回路103を具備する。
更に、N型MOSトランジスタN104とN105のドレイン端子がいずれもカレントミラー回路101のセンス側端子に接続され、ソース端子が前記負荷回路102を構成するN型MOSトランジスタN102とN103のソース端子に接続され、N型MOSトランジスタN104のゲート端子には差動信号対を構成する信号のうちのTR信号が接続され、N型MOSトランジスタN105のゲート端子には差動信号対を構成する信号のうちのCP信号が接続されるカレントミラー回路101の負荷回路103を具備する。
更に、N型MOSトランジスタN101のソース端子はVSSへ接続され、ドレイン端子は、前記負荷回路102と負荷回路103を構成するN型MOSトランジスタN102、N103、N104、N105のソース端子に接続され、ゲート端子は制御入力信号ENが接続され、前記負荷回路102と103とに流れる電流を制限するための定電流源回路104を具備する。
ここで、上記のMOSトランジスタN102、N103、N104およびN105は、同一の特性を有するトランジスタからなる。
ここで、上記のMOSトランジスタN102、N103、N104およびN105は、同一の特性を有するトランジスタからなる。
このため、N型MOSトランジスタN102、N103、N104およびN105の各ソース−ドレイン端子間電流は、N型MOSトランジスタN102、N103、N104およびN105の各オン抵抗に依存する。更に、N型MOSトランジスタN102、N103、N104およびN105の各オン抵抗は、N型MOSトランジスタN102、N103、N104およびN105のゲート端子に印加されている電圧により決定される。
定常状態においては、N型MOSトランジスタN102およびN103のソース−ドレイン端子間電流をI02およびI03とすると、N型MOSトランジスタN102およびN103のソース端子とドレイン端子は共通であり、ゲート端子には共に基準電圧VREFが印加されているため、N型MOSトランジスタN102およびN103のソース−ドレイン端子間電流I02、I03は等しく、その電流値は図12により、
I02=I03=IREF
である。
このため、負荷回路102を流れる電流I102は、N型MOSトランジスタN102およびN103のソース−ドレイン端子間電流I02とI03の和となり、
I102=I02+I03=2×I02 ・・・(式1)
と表される。
I02=I03=IREF
である。
このため、負荷回路102を流れる電流I102は、N型MOSトランジスタN102およびN103のソース−ドレイン端子間電流I02とI03の和となり、
I102=I02+I03=2×I02 ・・・(式1)
と表される。
N型MOSトランジスタN104のゲート端子には、差動信号対の一方の信号TRの電圧VTRが印加されており、この状態でのN型MOSトランジスタN104のソース−ドレイン端子間電流I04は、N型MOSトランジスタN104のゲート端子の電圧がVREFの場合のソース−ドレイン端子間電流IREFとI04との差をΔITRとし、差動信号対TR、CPの電圧VTR、VCPがVTR>VCPの状態とすると、
I04=ITR=IREF+ΔITR ・・・(式2)
と表される。
一方、N型MOSトランジスタN105のゲート端子には、差動信号対の一方の信号CPの電圧VCPが印加されており、この状態でのN型MOSトランジスタN105のソース−ドレイン端子間電流をI05は、N型MOSトランジスタN105のゲート端子の電圧がVREFの場合のソース−ドレイン端子間電流IREFとI05との差をΔICPとし、差動信号対TR、CPの電圧VTR、VCPがVTR>VCPの状態とすると、
I05=ICP=IREF−ΔICP ・・・(式3)
と表される。
I04=ITR=IREF+ΔITR ・・・(式2)
と表される。
一方、N型MOSトランジスタN105のゲート端子には、差動信号対の一方の信号CPの電圧VCPが印加されており、この状態でのN型MOSトランジスタN105のソース−ドレイン端子間電流をI05は、N型MOSトランジスタN105のゲート端子の電圧がVREFの場合のソース−ドレイン端子間電流IREFとI05との差をΔICPとし、差動信号対TR、CPの電圧VTR、VCPがVTR>VCPの状態とすると、
I05=ICP=IREF−ΔICP ・・・(式3)
と表される。
負荷回路103を流れる電流I103は、N型MOSトランジスタN104およびN105のソース−ドレイン端子間電流I04とI05の和であり、式2と式3より、
I103=I04+I05=2×IREF+(ΔITR−ΔICP) ・・・(式4)
と表される。
I103=I04+I05=2×IREF+(ΔITR−ΔICP) ・・・(式4)
と表される。
差動信号対TR、CPの各電圧VTR、VCPには電位差DVを有しており、また、コモン電圧VCはVTRとVCPの電圧の中間電圧であるため、差動信号対TR,CPの各電圧VTR、VCPは、VC±(VD/2)である。
図12に示すとおりMOSトランジスタの線形領域での静特性B1は、緩やかに増加する傾きを有する直線と見なせる。
このため、ΔITR=ΔICPと近似できるため、式3は、
I103=I04+I05=2×IREF ・・・(式5)
と表される。
図12に示すとおりMOSトランジスタの線形領域での静特性B1は、緩やかに増加する傾きを有する直線と見なせる。
このため、ΔITR=ΔICPと近似できるため、式3は、
I103=I04+I05=2×IREF ・・・(式5)
と表される。
そのため、カレントミラー回路101を含めた演算比較器10の動作を考慮すると、演算比較器10は、式1の2×I02と式5のI04+I05の比較を行うことなり、その結果が出力端子OUTの電圧として出力される。
これは、すなわちI02と(I04+I05)/2を比較し、その結果を出力端子OUTの電圧として出力することである。
差動信号対のコモン電圧VCは、差動信号の一方の信号と他方の信号の電位差の1/2であることから、I02と(I04+I05)/2を比較することは、基準電圧と差動信号対のコモン電圧VCを比較していることに他ならない。
これは、すなわちI02と(I04+I05)/2を比較し、その結果を出力端子OUTの電圧として出力することである。
差動信号対のコモン電圧VCは、差動信号の一方の信号と他方の信号の電位差の1/2であることから、I02と(I04+I05)/2を比較することは、基準電圧と差動信号対のコモン電圧VCを比較していることに他ならない。
以上のように、演算比較器の第1実施形態によれば、コモン電圧を有する差動信号対のコモン電圧調整回路に適用すれば、例えばLVDSの差動出力回路の差動出力電圧に係るコモン電圧の調整に適用でき、この場合に、差動出力回路の消費電力や占有面積の低減化に寄与できる上に、差動出力回路毎のコモン電圧の調整に寄与できる。
なお、図1においては、N型MOSトランジスタN102、N103、N104、ならびにN105を同じ増幅率βを有するMOSトランジスタとして説明しているが、本発明の機能を考慮するとN型MOSトランジスタN102、N103は分離されている必要が無く、N型MOSトランジスタN102とN103とを並列接続したのと同じ増幅率βを有するN型MOSトランジスタで構成することが可能である。
なお、図1においては、N型MOSトランジスタN102、N103、N104、ならびにN105を同じ増幅率βを有するMOSトランジスタとして説明しているが、本発明の機能を考慮するとN型MOSトランジスタN102、N103は分離されている必要が無く、N型MOSトランジスタN102とN103とを並列接続したのと同じ増幅率βを有するN型MOSトランジスタで構成することが可能である。
(演算比較器の第2実施形態)
本発明の演算比較器の第2実施形態の構成について、図2を用いて説明する
本発明の第2実施形態に係る演算比較器20は、図2に示すように、定電流源回路201と、負荷回路202と、負荷回路203と、カレントミラー回路204と、カレントミラー回路205と、カレントミラー回路206とを具備する。
具体的には、演算比較器20は、P型MOSトランジスタP201のソース端子がHVDDに接続され、ゲート端子が制御入力信号ENに接続される定電流源回路201を具備する。
更に、P型MOSトランジスタP202、P203のドレイン端子がいずれも前記定電流源回路201に接続され、ゲート端子はいずれも基準電圧VREFが供給され、ソース端子が相互に接続された負荷回路202を具備する。
本発明の演算比較器の第2実施形態の構成について、図2を用いて説明する
本発明の第2実施形態に係る演算比較器20は、図2に示すように、定電流源回路201と、負荷回路202と、負荷回路203と、カレントミラー回路204と、カレントミラー回路205と、カレントミラー回路206とを具備する。
具体的には、演算比較器20は、P型MOSトランジスタP201のソース端子がHVDDに接続され、ゲート端子が制御入力信号ENに接続される定電流源回路201を具備する。
更に、P型MOSトランジスタP202、P203のドレイン端子がいずれも前記定電流源回路201に接続され、ゲート端子はいずれも基準電圧VREFが供給され、ソース端子が相互に接続された負荷回路202を具備する。
更に、P型MOSトランジスタP204、P205のドレイン端子がいずれも前記定電流源回路201に接続され、P型MOSトランジスタP204のゲート端子には差動信号対を構成する信号のうちのTR信号が接続され、P型MOSトランジスタP205のゲート端子には差動信号対を構成する信号のうちのCP信号が接続され、ソース端子が相互に接続された負荷回路203を具備する。
更に、N型MOSトランジスタN201とN202のソース端子はVSSへ接続され、ゲート端子はN型MOSトランジスタN202のドレイン端子に接続され、更に前記負荷回路202を構成するP型MOSトランジスタP202とP203のドレイン端子に接続されるカレントミラー回路204を具備する。
更に、N型MOSトランジスタN203とN204のソース端子はVSSへ接続され、ゲート端子はN型MOSトランジスタN204のドレイン端子に接続され、更に前記負荷回路203を構成するP型MOSトランジスタP204とP205のドレイン端子に接続されるカレントミラー回路205を具備する。
更に、N型MOSトランジスタN203とN204のソース端子はVSSへ接続され、ゲート端子はN型MOSトランジスタN204のドレイン端子に接続され、更に前記負荷回路203を構成するP型MOSトランジスタP204とP205のドレイン端子に接続されるカレントミラー回路205を具備する。
更に、P型MOSトランジスタP206とP207のソース端子がHVDDに接続され、ゲート端子はP型MOSトランジスタP206のドレイン端子に接続され、更にカレントミラー回路204を構成するN型MOSトランジスタN201のドレイン端子に接続され、P型MOSトランジスタP207のドレイン端子はカレントミラー回路205を構成するN型MOSトランジスタN203のドレイン端子に接続され、この接続点が出力端子OUTであるカレントミラー回路206を具備する。
ここで、上記のMOSトランジスタP202、P203、P204およびP205は、同一の特性を有するトランジスタからなる。また、MOSトランジスタP202、P203は1つにまとめて構成するようにしても良い。
このような構成の演算比較器の第2実施形態によれば、図1の第1実施形態と同様の作用効果が実現できる。
このような構成の演算比較器の第2実施形態によれば、図1の第1実施形態と同様の作用効果が実現できる。
(差動出力回路の第1実施形態)
本発明の演算比較器の第1実施形態を差動信号出力回路に適用した差動出力回路の第1実施形態の構成を、図4を用いて説明する。
本発明の差動出力回路の第1実施形態は、図4に示すように、図1に示したコモン電圧調整回路である演算比較器10の他に、出力回路である出力電圧調整機能付きインバータ回路41と、出力回路である出力電圧調整機能付きインバータ回路42と、論理回路43と、を具備する。
しかし、演算比較器10の構成についてはすでに説明したので、同一要素には同一符号を付してその説明は省略する。
本発明の演算比較器の第1実施形態を差動信号出力回路に適用した差動出力回路の第1実施形態の構成を、図4を用いて説明する。
本発明の差動出力回路の第1実施形態は、図4に示すように、図1に示したコモン電圧調整回路である演算比較器10の他に、出力回路である出力電圧調整機能付きインバータ回路41と、出力回路である出力電圧調整機能付きインバータ回路42と、論理回路43と、を具備する。
しかし、演算比較器10の構成についてはすでに説明したので、同一要素には同一符号を付してその説明は省略する。
差動出力回路40は、P型MOSトランジスタP411のソース端子がHVDDに接続され、ドレイン端子がP型MOSトランジスタP412のソース端子に接続され、ゲート端子が前記演算比較器10の出力端子OUTに接続され、P型MOSトランジスタP412とN型MOSトランジスタN412により構成され、ゲート端子が入力端子Aに接続され、N型MOSトランジスタN412のソース端子がVSSに接続され、P型MOSトランジスタP412とN型MOSトランジスタN412のドレイン端子が出力端子TRに接続されたインバータ回路410から構成される出力電圧調整機能付きインバータ回路41を具備する。
更に、P型MOSトランジスタP421のソース端子がHVDDに接続され、ドレイン端子がP型MOSトランジスタP422のソース端子に接続され、ゲート端子が前記演算比較器10の出力端子OUTに接続され、P型MOSトランジスタP422とN型MOSトランジスタN422により構成され、ゲート端子が入力端子Aに接続され、N型MOSトランジスタN422のソース端子がVSSに接続され、P型MOSトランジスタP422とN型MOSトランジスタN422のドレイン端子が出力端子CPに接続されたインバータ回路420から構成される出力電圧調整機能付きインバータ回路42を具備する。
更に、電源端子がHVDDに接続され、グランド端子がVSSに接続され、入力信号INにより、入力信号INに対して非反転信号IN1を生成するバッフア回路431を具備する。
更に、電源端子がHVDDに接続され、グランド端子がVSSに接続され、入力信号INに対して反転信号を生成するインバータ回路432と、電源端子がHVDDに接続され、グランド端子がVSSに接続され、インバータ回路432の出力端子が入力端子に接続され、出力端子が出力端子IN1Bに接続されるバッフア回路433を具備する。
図4における外部抵抗RTは、本発明の差動出力信号を用いて差動信号による伝送路を構成する場合に、差動出力信号回路の外部に接続される終端抵抗であり、後述の説明において使用する。
更に、電源端子がHVDDに接続され、グランド端子がVSSに接続され、入力信号INに対して反転信号を生成するインバータ回路432と、電源端子がHVDDに接続され、グランド端子がVSSに接続され、インバータ回路432の出力端子が入力端子に接続され、出力端子が出力端子IN1Bに接続されるバッフア回路433を具備する。
図4における外部抵抗RTは、本発明の差動出力信号を用いて差動信号による伝送路を構成する場合に、差動出力信号回路の外部に接続される終端抵抗であり、後述の説明において使用する。
次に、本発明の演算比較器の第1実施形態を差動信号出力回路に適用した差動出力回路の第1実施形態の詳細な動作を、図4と図5を用いて説明する。
なお、図5では本発明の演算比較器の第1実施形態を差動信号出力回路に適用した差動出力回路の第1実施形態の詳細な動作に必要のない素子の遅延時間は省略している。
図5における定常状態(T=t0)において、本発明の第1実施形態である演算比較器を差動信号出力回路に適用した差動出力回路の第1実施形態では、入力端子REFの電圧をVREF、差動信号TR、CPの各電圧VTR、VCPとすると、
VREF=(VTR+VCP)/2
が成り立っている。
なお、図5では本発明の演算比較器の第1実施形態を差動信号出力回路に適用した差動出力回路の第1実施形態の詳細な動作に必要のない素子の遅延時間は省略している。
図5における定常状態(T=t0)において、本発明の第1実施形態である演算比較器を差動信号出力回路に適用した差動出力回路の第1実施形態では、入力端子REFの電圧をVREF、差動信号TR、CPの各電圧VTR、VCPとすると、
VREF=(VTR+VCP)/2
が成り立っている。
これは、入力信号INがHighレベルであるため、出力電圧調整機能付きインバータ回路41を構成するMOSトランジスタのうち、P型MOSトランジスタP412がオフ状態、N型MOSトランジスタN412がオン状態であり、出力電圧調整機能付きインバータ回路42を構成するMOSトランジスタのうち、N型MOSトランジスタN422がオフ状態、P型MOSトランジスタP422がオン状態である。
このため、P型MOSトランジスタP421、P422、終端抵抗RT、N型MOSトランジスタN412により電流経路が構成され、差動信号端子TRとCPには、P型MOSトランジスタP421とP422のソース−ドレイン端子間のオン抵抗、終端抵抗RT、N型MOSトランジスタN412のソース−ドレイン端子間のオン抵抗の各抵抗値により電源電圧が分圧された端子電圧が生じる。
このため、P型MOSトランジスタP421、P422、終端抵抗RT、N型MOSトランジスタN412により電流経路が構成され、差動信号端子TRとCPには、P型MOSトランジスタP421とP422のソース−ドレイン端子間のオン抵抗、終端抵抗RT、N型MOSトランジスタN412のソース−ドレイン端子間のオン抵抗の各抵抗値により電源電圧が分圧された端子電圧が生じる。
HVDDの電源電圧をVDDとし、P型MOSトランジスタP421のソース−ドレイン端子間のオン抵抗をRP421、P型MOSトランジスタP422のソース−ドレイン端子間のオン抵抗をRP422、終端抵抗をRRT、N型MOSトランジスタN412のソース−ドレイン端子間のオン抵抗をRN412とすると、差動信号端子TRとCPの各端子電圧VTR、VCPは、
VTR=VDD×RN412
/(RP421+RP422+RRT+RN412)
VCP=VDD×(RRT+RN412)
/(RP421+RP422+RRT+RN412)
で表される。
VTR=VDD×RN412
/(RP421+RP422+RRT+RN412)
VCP=VDD×(RRT+RN412)
/(RP421+RP422+RRT+RN412)
で表される。
前記のとおり演算比較器10では、基準電圧VREFと差動信号TR、CPの各電圧VTR、VCPとを比較し、その出力信号を出力電圧調整機能付きインバータ回路41、42へ帰還するため、常時VREF=(VTR+VCP)/2を維持することとなる。
負荷回路103を流れる電流I103が、負荷回路102を流れる電流I102より大きい場合、すなわち、VTR+VCPが2×VREFより高い場合は、カレントミラー回路101のミラー側端子では、センス側に流れる電流より少ない電流が流れることなり、演算比較器10の出力端子OUTの電圧は上昇する。
負荷回路103を流れる電流I103が、負荷回路102を流れる電流I102より大きい場合、すなわち、VTR+VCPが2×VREFより高い場合は、カレントミラー回路101のミラー側端子では、センス側に流れる電流より少ない電流が流れることなり、演算比較器10の出力端子OUTの電圧は上昇する。
演算比較器10の出力端子OUTは出力電圧調整機能付きインバータ回路42を構成するP型MOSトランジスタP421のゲート端子に帰還しており、差動信号対TRとCPの電圧の和が2×VREFよりも大きいと、演算比較器10の出力端子OUTの電圧が上昇し、出力電圧調整機能付きインバータ回路42を構成するP型MOSトランジスタP421のソース−ドレイン端子間のオン抵抗が増大する。
このときのP型MOSトランジスタP421のソース−ドレイン端子間のオン抵抗をRP421’とすると、
VTR=VDD×RN412
/(RP421’+RP422+RRT+RN412)
VCP=VDD×(RRT+RN412)
/(RP421’+RP422+RRT+RN412)
となり、RP421<RP421’であるため、差動信号対TR、CPの各電圧が降下する。
VTR=VDD×RN412
/(RP421’+RP422+RRT+RN412)
VCP=VDD×(RRT+RN412)
/(RP421’+RP422+RRT+RN412)
となり、RP421<RP421’であるため、差動信号対TR、CPの各電圧が降下する。
負荷回路103を流れる電流I103が、負荷回路102を流れる電流I102より小さい場合、すなわち、VTR+VCPが2×VREFより低い場合は、カレントミラー回路101のミラー側端子では、センス側に流れる電流より多くの電流が流れることになり、演算比較器10の出力端子OUTの電圧が降下する。
演算比較器10の出力端子OUTは出力電圧調整機能付きインバータ回路42を構成するP型MOSトランジスタP421のゲート端子に帰還しており、差動信号対TRとCPの電圧VTR,VCPの和が2×VREFよりも大きいと、演算比較器10の出力端子OUTの電圧が降下し、出力電圧調整機能付きインバータ回路42を構成するP型MOSトランジスタP421のソース−ドレイン端子間のオン抵抗が減少する。
演算比較器10の出力端子OUTは出力電圧調整機能付きインバータ回路42を構成するP型MOSトランジスタP421のゲート端子に帰還しており、差動信号対TRとCPの電圧VTR,VCPの和が2×VREFよりも大きいと、演算比較器10の出力端子OUTの電圧が降下し、出力電圧調整機能付きインバータ回路42を構成するP型MOSトランジスタP421のソース−ドレイン端子間のオン抵抗が減少する。
このときのP型MOSトランジスタP421のソース−ドレイン端子間のオン抵抗をRP421”とすると、
VTR=VDD×RN412
/(RP421”+RP422+RRT+RN412)
VCP=VDD×(RRT+RN412)
/(RP421”+RP422+RRT+RN412)
となり、RP421>RP421”であるため、差動信号対TR、CPの各電圧が上昇する。
VTR=VDD×RN412
/(RP421”+RP422+RRT+RN412)
VCP=VDD×(RRT+RN412)
/(RP421”+RP422+RRT+RN412)
となり、RP421>RP421”であるため、差動信号対TR、CPの各電圧が上昇する。
以上により、第1の実施例では、2×VREF=VTR+VCPの状態になるように補正が行われ安定状態となっており、すなわち差動信号対TR、CPの端子電圧VTR、VCP、ならびに基準電圧VREFは、VREF=(VTR+VCP)/2の状態で安定している。
図5における遷移状態(T=t1)においても、第3の実施例では、差動信号対TR、CPの端子電圧VTR、VCP、ならびに基準電圧VREFは、VREF=(VTR+VCP)/2の状態を維持している。
図5における遷移状態(T=t1)においても、第3の実施例では、差動信号対TR、CPの端子電圧VTR、VCP、ならびに基準電圧VREFは、VREF=(VTR+VCP)/2の状態を維持している。
しかし、差動出力信号対の一方の信号TRと他方の信号CPは入力信号INにより、差動出力信号TRは低レベル電圧から高レベル電圧へ、差動出力信号CPは高レベル電圧から低レベル電圧へと遷移する。
これは、入力信号INにより出力電圧調整機能付きインバータ回路41では、それまでオフ状態であったP型MOSトランジスタP412がオン状態に、逆にそれまでオン状態であったN型MOSトランジスタN412がオフ状態となり、出力電圧調整機能付きインバータ回路42では、それまでオフ状態であったN型MOSトランジスタN412がオン状態に、逆にそれまでオン状態であったP型MOSトランジスタP412がオフ状態となるためである。
これは、入力信号INにより出力電圧調整機能付きインバータ回路41では、それまでオフ状態であったP型MOSトランジスタP412がオン状態に、逆にそれまでオン状態であったN型MOSトランジスタN412がオフ状態となり、出力電圧調整機能付きインバータ回路42では、それまでオフ状態であったN型MOSトランジスタN412がオン状態に、逆にそれまでオン状態であったP型MOSトランジスタP412がオフ状態となるためである。
しかし、演算比較器10では入力信号INによらず前記のごとく、常に差動信号対TR、CPの各端子電圧VTR、VCPと基準電圧VREFとの比較動作を行っており、その結果が出力電圧調整機能付きインバータ回路41へ帰還させられるため、T=t1においてもVREF=(VTR+VCP)/2が維持されることとなる。
図5における、続く定常状態(T=t2)においても、前記と同様に演算比較器40で差動信号対TR、CPの電圧VTR、VCPの和の1/2と基準電圧VREFを比較し、その結果を出力電圧調整機能付きインバータ回路41へ帰還させるため、T=t2においてもVREF=(VTR+VCP)/2が維持されることとなる。
図5における、続く定常状態(T=t2)においても、前記と同様に演算比較器40で差動信号対TR、CPの電圧VTR、VCPの和の1/2と基準電圧VREFを比較し、その結果を出力電圧調整機能付きインバータ回路41へ帰還させるため、T=t2においてもVREF=(VTR+VCP)/2が維持されることとなる。
(差動出力回路の第2実施形態)
本発明の演算比較器の第2実施形態を差動信号出力回路に適用した差動出力回路の第2実施形態の構成を、図6を用いて説明する。
本発明の差動出力回路の第2実施形態は、図4に示す差動出力回路の第1実施形態の構成を基本とし、図4における演算比較器10を図2に示す演算比較器20に置き換えたものである。
本発明の演算比較器の第2実施形態を差動信号出力回路に適用した差動出力回路の第2実施形態の構成を、図6を用いて説明する。
本発明の差動出力回路の第2実施形態は、図4に示す差動出力回路の第1実施形態の構成を基本とし、図4における演算比較器10を図2に示す演算比較器20に置き換えたものである。
従って、第2実施形態に係る差動出力回路60は、図6に示すように、コモン電圧調整回路である演算比較器20と、出力回路である出力電圧調整機能付きインバータ回路41と、出力回路である出力電圧調整機能付きインバータ回路42と、論理回路43と、を具備する。
しかし、上記の各構成要素の構成についてはすでに説明したので、同一要素には同一符号を付してその説明は省略する。
しかし、上記の各構成要素の構成についてはすでに説明したので、同一要素には同一符号を付してその説明は省略する。
次に、本発明の演算比較器の第2実施形態を差動信号出力回路に適用した差動出力回路の第2実施形態の詳細な動作を、図6と図5を用いて説明する。
演算比較器20では、演算比較器20を構成する負荷回路202のP型MOSトランジスタP202、P203のソース−ドレイン端子間のオン抵抗は、入力端子REFに印加される電圧VREFにより決定される。
演算比較器20では、演算比較器20を構成する負荷回路202のP型MOSトランジスタP202、P203のソース−ドレイン端子間のオン抵抗は、入力端子REFに印加される電圧VREFにより決定される。
また、負荷回路203のP型MOSトランジスタP204のソース−ドレイン端子間のオン抵抗は、差動信号対の一方の信号TRの電圧VTRがゲート端子に印加されることにより決定される。
P型MOSトランジスタP205のソース−ドレイン端子間のオン抵抗は、差動信号対の他方の信号CPの電圧VCPがゲート端子に印加されることにより決定される。
このとき、キルヒフォッフの法則により、負荷回路202と203に流れる電流の和は、電流源回路201に流れる電流に等しくなるため、結果として電流源回路201を流れる電流を、負荷回路202と203の内部合成抵抗により分流することとなる。
これにより、カレントミラー回路204と205のセンス側に流れる電流が決定され、これらの結果がカレントミラー回路206により増幅されて、出力端子OUTに比較結果として出力される。
P型MOSトランジスタP205のソース−ドレイン端子間のオン抵抗は、差動信号対の他方の信号CPの電圧VCPがゲート端子に印加されることにより決定される。
このとき、キルヒフォッフの法則により、負荷回路202と203に流れる電流の和は、電流源回路201に流れる電流に等しくなるため、結果として電流源回路201を流れる電流を、負荷回路202と203の内部合成抵抗により分流することとなる。
これにより、カレントミラー回路204と205のセンス側に流れる電流が決定され、これらの結果がカレントミラー回路206により増幅されて、出力端子OUTに比較結果として出力される。
VTR+VCPが2×VREFより高い場合は、負荷回路202を流れる電流が負荷回路203を流れる電流より小さく、演算比較器20の出力端子OUTの電圧は上昇する。
VTR+VCPが2×VREFより低い場合は、負荷回路202を流れる電流が負荷回路203を流れる電流より大きく、演算比較器20の出力端子OUTの電圧は降下する。
この演算比較器20での比較結果が、出力端子OUTを介して出力電圧調整機能つきインバータ回路41と42へ帰還される。このため、本発明の演算比較器の第1実施形態を差動信号出力回路に適用した差動出力回路の第1実施形態の詳細な動作で説明したのと、同じ動作を行う。
VTR+VCPが2×VREFより低い場合は、負荷回路202を流れる電流が負荷回路203を流れる電流より大きく、演算比較器20の出力端子OUTの電圧は降下する。
この演算比較器20での比較結果が、出力端子OUTを介して出力電圧調整機能つきインバータ回路41と42へ帰還される。このため、本発明の演算比較器の第1実施形態を差動信号出力回路に適用した差動出力回路の第1実施形態の詳細な動作で説明したのと、同じ動作を行う。
(差動出力回路の第3実施形態)
本発明の演算比較器の第1実施形態を差動信号出力回路に適用した差動出力回路の第3実施形態の構成を、図7を用いて説明する。
なお、以下では、機能の説明を明確にするために、第1の電源電圧をVSSとして、第2および第4の電源電圧をHVDDとして、第3の電源電圧をLVDDとして説明し、明記していないMOSトランジスタの基板端子については、各MOSトランジスタの属する各電源電圧が印加されているものとする。
本発明の演算比較器の第1実施形態を差動信号出力回路に適用した差動出力回路の第3実施形態の構成を、図7を用いて説明する。
なお、以下では、機能の説明を明確にするために、第1の電源電圧をVSSとして、第2および第4の電源電圧をHVDDとして、第3の電源電圧をLVDDとして説明し、明記していないMOSトランジスタの基板端子については、各MOSトランジスタの属する各電源電圧が印加されているものとする。
本発明の差動出力回路の第3実施形態は、図4に示す差動出力回路の第1実施形態の構成を基本とし、図7に示すように、機能回路74を追加したものである。
従って、第3実施形態に係る差動出力回路70は、図7に示すように、コモン電圧調整回路である演算比較器10と、出力回路である出力電圧調整機能付きインバータ回路41と、出力回路である出力電圧調整機能付きインバータ回路42と、論理回路43と、位相調整回路である機能回路74とを具備する。
しかし、上記の機能回路74以外の構成についてはすでに説明したので、同一要素には同一符号を付してその説明は省略する。
従って、第3実施形態に係る差動出力回路70は、図7に示すように、コモン電圧調整回路である演算比較器10と、出力回路である出力電圧調整機能付きインバータ回路41と、出力回路である出力電圧調整機能付きインバータ回路42と、論理回路43と、位相調整回路である機能回路74とを具備する。
しかし、上記の機能回路74以外の構成についてはすでに説明したので、同一要素には同一符号を付してその説明は省略する。
機能回路74は、電源端子がHVDDに接続され、グランド端子がVSSに接続され、正入力端子が論理回路43の出力端子IN1に接続され、負入力端子が論理回路43の出力端子IN1Bに接続され、出力端子が出力端子IN2を介して出力電圧調整機能付きインバータ回路41の入力端子Aに接続される演算比較器741を具備する。
更に、電源端子がHVDDに接続され、グランド端子がVSSに接続され、正入力端子が論理回路43の出力端子IN1Bに接続され、負入力端子が論理回路43の出力端子IN1に接続され、出力端子が出力端子IN2Bを介して出力電圧調整機能付きインバータ回路42の入力端子Aに接続される演算比較器742を具備する。
更に、電源端子がHVDDに接続され、グランド端子がVSSに接続され、正入力端子が論理回路43の出力端子IN1Bに接続され、負入力端子が論理回路43の出力端子IN1に接続され、出力端子が出力端子IN2Bを介して出力電圧調整機能付きインバータ回路42の入力端子Aに接続される演算比較器742を具備する。
次に、本発明の演算比較器の第1実施形態を差動信号出力回路に適用した差動出力回路の第3実施形態の詳細な動作を、図4、図7、図8、および図9を用いて説明する。
本発明の演算比較器の第1実施形態を差動信号出力回路に適用した差動出力回路の第3実施形態においても、図8の定常状態であるT=t0とT=t2での動作は、本発明の演算比較器の第1実施形態を差動信号出力回路に適用した差動出力回路の第1実施形態の動作と同一である。
本発明の演算比較器の第1実施形態を差動信号出力回路に適用した差動出力回路の第3実施形態においても、図8の定常状態であるT=t0とT=t2での動作は、本発明の演算比較器の第1実施形態を差動信号出力回路に適用した差動出力回路の第1実施形態の動作と同一である。
しかし、図4の差動出力回路40では、入力信号INの変化が論理回路43を経て電圧調整機能付きインバータ回路41、42に反映されるまで、時間的に差が生じる。
図9において、入力信号INが時刻T=t0で変化すると、インバータ回路432の出力信号であるNODE432はインバータ回路432の遅延時間経過後に変化する(T=t1)。
図9において、入力信号INが時刻T=t0で変化すると、インバータ回路432の出力信号であるNODE432はインバータ回路432の遅延時間経過後に変化する(T=t1)。
論理回路43の出力端子IN1は、バッフア回路431の遅延時間経過後に変化する(T=t2)。
論理回路43の出力端子IN1Bは、NODE432に対してバッフア回路433の遅延時間経過後に変化する(T=t3)。
しかも、図4の差動出力回路40のバッフア回路431とインバータ回路432は、それぞれ異なった遅延時間であるため、出力電圧調整機能付きインバータ回路41と42から出力される信号TRとCPには、図8(B)に示すように電圧変化に時間差が生じる。
論理回路43の出力端子IN1Bは、NODE432に対してバッフア回路433の遅延時間経過後に変化する(T=t3)。
しかも、図4の差動出力回路40のバッフア回路431とインバータ回路432は、それぞれ異なった遅延時間であるため、出力電圧調整機能付きインバータ回路41と42から出力される信号TRとCPには、図8(B)に示すように電圧変化に時間差が生じる。
この状態では、信号TR、CPの各電圧VTR、VCPの和は、図8(B)のとおり大きく変化する。なお、図8では説明の都合上(VTR+VCP)/2として図示している。
本発明の演算比較器の第1実施形態を差動信号出力回路に適用した差動出力回路の第1実施形態で説明したとおり、演算比較器10はVREF=(VTR+VCP)/2を比較するため、図4の論理回路43では、入力データ端子INが遷移するたびに、過補正となり、結果として差動信号対TR、CPの電圧VTRとVCPによるEyeパターンが変形し、伝送に支障をきたしてしまう。
本発明の演算比較器の第1実施形態を差動信号出力回路に適用した差動出力回路の第1実施形態で説明したとおり、演算比較器10はVREF=(VTR+VCP)/2を比較するため、図4の論理回路43では、入力データ端子INが遷移するたびに、過補正となり、結果として差動信号対TR、CPの電圧VTRとVCPによるEyeパターンが変形し、伝送に支障をきたしてしまう。
このため、本発明の演算比較器の第1実施形態を差動信号出力回路に適用した差動出力回路の第3実施形態では、前記の不具合を解消するため、論理回路43の非反転出力信号と反転出力信号の電位差により出力電圧が変化する機能回路74を使用して、出力信号IN2とIN2Bを生成している。
演算比較器741では、正入力端子に論理回路43の出力端子IN1が接続され、負入力端子に論理回路43の出力端子IN1Bが接続されているため、これらの信号の電圧の大小関係により、演算比較器741の出力信号の値が決定される。
演算比較器741では、正入力端子に論理回路43の出力端子IN1が接続され、負入力端子に論理回路43の出力端子IN1Bが接続されているため、これらの信号の電圧の大小関係により、演算比較器741の出力信号の値が決定される。
演算比較器742では、正入力端子に論理回路43の出力端子IN1Bが接続され、負入力端子に論理回路43の出力端子IN1が接続されているため、これらの信号の電圧の大小関係により、演算比較器742の出力信号の値が決定される。
これを図9において見ると、時刻T=t4おいて同時に変化することとなる。
機能回路74の演算比較器741、742に図3に示した演算比較器を使用すると、論理回路43の出力端子IN1とIN1Bの駆動すべき負荷は等しく、更に機能回路74では入力端子IN1とIN1Bの交差点のみに依存して、出力端子IN2とIN2Bの電圧が変化するため、結果として差動信号対TR、CPの各電圧VTR、VCPの交差点を一定の電圧に保つことができる。
これを図9において見ると、時刻T=t4おいて同時に変化することとなる。
機能回路74の演算比較器741、742に図3に示した演算比較器を使用すると、論理回路43の出力端子IN1とIN1Bの駆動すべき負荷は等しく、更に機能回路74では入力端子IN1とIN1Bの交差点のみに依存して、出力端子IN2とIN2Bの電圧が変化するため、結果として差動信号対TR、CPの各電圧VTR、VCPの交差点を一定の電圧に保つことができる。
また、機能回路74では前記のとおり、論理回路43の出力端子IN1とIN1Bの電圧の交差点を比較しているため、論理回路43の電源電圧と機能回路74の電源電圧が等しい必要は無く、論理回路43の電源をLVDDに接続し、機能回路74の電源をHVDDに接続することで、機能回路74に通過する信号の電源電圧をLVDDからHVDDへのレベルシフト機能を兼用させることも出来る。
(差動出力回路の第4実施形態)
本発明の演算比較器の第2実施形態を差動信号出力回路に適用した差動出力回路の第4実施形態の構成を、図10を用いて説明する。
本発明の差動出力回路の第4実施形態は、図7に示す差動出力回路の第3実施形態の構成を基本とし、図7における演算比較器10を図2に示す演算比較器20に置き換えたものである。
本発明の演算比較器の第2実施形態を差動信号出力回路に適用した差動出力回路の第4実施形態の構成を、図10を用いて説明する。
本発明の差動出力回路の第4実施形態は、図7に示す差動出力回路の第3実施形態の構成を基本とし、図7における演算比較器10を図2に示す演算比較器20に置き換えたものである。
従って、第4実施形態に係る差動出力回路80は、図10に示すように、コモン電圧調整回路である演算比較器20と、出力回路である出力電圧調整機能付きインバータ回路41と、出力回路である出力電圧調整機能付きインバータ回路42と、論理回路43と、位相調整回路である機能回路74とを具備する。
しかし、上記の各構成要素の構成や機能についてはすでに説明したので、同一要素には同一符号を付してその説明は省略する。
しかし、上記の各構成要素の構成や機能についてはすでに説明したので、同一要素には同一符号を付してその説明は省略する。
図11は、本発明の演算比較器を差動信号出力回路に適用した差動出力回路の第4実施形態の実際の出力電圧の波形例を示す。
図11において、横軸は差動出力回路の電源電圧、グラフaは高レベル電圧の上限、グラフbは高レベル電圧の下限、グラフcは低レベル電圧の上限、グラフdは低レベル電圧の下限、グラフ群eは差動信号出力回路の高レベル出力電圧、グラフ群fは差動信号出力回路の低レベル出力電圧を示している。
通常、差動出力回路の出力電圧は、差動出力回路の電源電圧に比例するが、図11によれば、本発明を適用した差動信号出力回路では、電源電圧の変化に依存しない安定した出力電圧が得られている。
図11において、横軸は差動出力回路の電源電圧、グラフaは高レベル電圧の上限、グラフbは高レベル電圧の下限、グラフcは低レベル電圧の上限、グラフdは低レベル電圧の下限、グラフ群eは差動信号出力回路の高レベル出力電圧、グラフ群fは差動信号出力回路の低レベル出力電圧を示している。
通常、差動出力回路の出力電圧は、差動出力回路の電源電圧に比例するが、図11によれば、本発明を適用した差動信号出力回路では、電源電圧の変化に依存しない安定した出力電圧が得られている。
(差動出力回路の製品への適用形態)
図13に本実施形態の差動出力回路を含む集積回路装置の例を示す。図13の集積回路装置は、例えばゲートアレイ、エンベディットアレイなどの製品に適用できる。
集積回路装置は、内部領域(コア領域)とI/O領域を有する。また、ボンディングパッド領域を有する。ここでI/O領域は内部領域の外側に形成される。具体的にはI/O領域は、内部領域の周囲(四辺)を囲むように形成される。また、ボンディングパッド領域はI/O領域の外側に形成される。具体的にはボンディングパッド領域は、I/O領域の周囲(四辺)を囲むように形成される。なお、ボンディングパッド領域に配置されるボンディングパッドをI/O領域等に配置するようにしてもよく、この場合にはボンディングパッド領域は不要になる。
図13に本実施形態の差動出力回路を含む集積回路装置の例を示す。図13の集積回路装置は、例えばゲートアレイ、エンベディットアレイなどの製品に適用できる。
集積回路装置は、内部領域(コア領域)とI/O領域を有する。また、ボンディングパッド領域を有する。ここでI/O領域は内部領域の外側に形成される。具体的にはI/O領域は、内部領域の周囲(四辺)を囲むように形成される。また、ボンディングパッド領域はI/O領域の外側に形成される。具体的にはボンディングパッド領域は、I/O領域の周囲(四辺)を囲むように形成される。なお、ボンディングパッド領域に配置されるボンディングパッドをI/O領域等に配置するようにしてもよく、この場合にはボンディングパッド領域は不要になる。
内部領域には集積回路装置の内部回路(コア回路)が配置される。この内部回路は、CPU、RTC、表示ドライバ、メモリ、インターフェイス回路、或いは各種ロジック回路などを含むことができる。
I/O領域には複数のI/Oセル(入力バッファ回路、出力バッファ回路、入出力兼用バッファ回路又は電源セル等)が配置される。具体的には例えば内部回路の外周(各辺)を囲むように複数のI/Oセルが並んで配置される。そしてボンディングパッド領域には、各I/Oセルに接続される各ボンディングパッドが配置される。なお、内部領域、I/O領域、ボンディングパッド領域の配置や、I/Oセル、ボンディングパッドの配置は図13に限定されず、種々の変形実施が可能である。
I/O領域には複数のI/Oセル(入力バッファ回路、出力バッファ回路、入出力兼用バッファ回路又は電源セル等)が配置される。具体的には例えば内部回路の外周(各辺)を囲むように複数のI/Oセルが並んで配置される。そしてボンディングパッド領域には、各I/Oセルに接続される各ボンディングパッドが配置される。なお、内部領域、I/O領域、ボンディングパッド領域の配置や、I/Oセル、ボンディングパッドの配置は図13に限定されず、種々の変形実施が可能である。
図13に示すように本実施形態では差動出力回路40、60、70あるいは80が、集積回路装置のI/O領域に配置される。具体的にはI/Oセルの1つとして差動出力回路を配置する。即ち差動出力回路40、60、70あるいは80を、I/Oセルと同じようにセル化してI/O領域に配置する。この場合の差動出力回路40、60、70あるいは80のセルは、例えばI/Oセル(複数のI/Oセルのうちの少なくとも2つ)と同じ大きさにすることができる。
なお、I/O領域に差動出力回路40、60、70あるいは80を複数形成し、これらの複数の差動出力回路40、60、70あるいは80が、独立して動作するようにしてもよい。また内部回路が複数の回路ブロック(CPU、RTC、メモリ等)を含む場合に、複数の回路ブロックの各回路ブロックに対して、複数の差動出力回路40、60、70あるいは80のうちの少なくとも1つの差動出力回路が動作するようにしてもよい。
例えば差動出力回路40、60、70あるいは80などを集積回路装置に配置する比較例の手法として、これらの回路をマクロブロック化し、このマクロブロックを、集積回路装置の特定の部位に配置したり、I/O領域の一部を含む領域に配置したりする手法が考えられる。
しかしながら、この比較例の配置では、ピン配置に制約が生じてしまい、カスタム製品の利用者のピン配置の自由度を確保することが難しくなる。
しかしながら、この比較例の配置では、ピン配置に制約が生じてしまい、カスタム製品の利用者のピン配置の自由度を確保することが難しくなる。
これに対して図13の本実施形態の手法によれば、差動出力回路40、60、70あるいは80をI/O領域の任意の位置に配置できるようになる。従って、カスタム製品の利用者のピン配置の自由度を確保でき、商品力を向上できる。
また本実施形態では、差動出力回路40、60、70あるいは80では、出力電圧調整機能付きインバータ回路41、42および機能回路74は高耐圧トランジスタ(耐圧が第1の電圧であるトランジスタ)領域に配置され、論理回路43は低耐圧トランジスタ(耐圧が第1の電圧よりも高い第2の電圧であるトランジスタ)により形成される。ここで、低耐圧トランジスタは高耐圧トランジスタよりも絶対最大定格が低いトランジスタであり、高耐圧トランジスタは低耐圧トランジスタよりも絶対最大定格が高いトランジスタである。具体的には高耐圧トランジスタは低耐圧トランジスタよりも例えばゲート酸化膜が厚いトランジスタになっている。
また本実施形態では、差動出力回路40、60、70あるいは80では、出力電圧調整機能付きインバータ回路41、42および機能回路74は高耐圧トランジスタ(耐圧が第1の電圧であるトランジスタ)領域に配置され、論理回路43は低耐圧トランジスタ(耐圧が第1の電圧よりも高い第2の電圧であるトランジスタ)により形成される。ここで、低耐圧トランジスタは高耐圧トランジスタよりも絶対最大定格が低いトランジスタであり、高耐圧トランジスタは低耐圧トランジスタよりも絶対最大定格が高いトランジスタである。具体的には高耐圧トランジスタは低耐圧トランジスタよりも例えばゲート酸化膜が厚いトランジスタになっている。
例えば図4あるいは図6では、演算比較器10あるいは20の差動入力端子TR、CPは、外部からの信号を接続するためにボンディングパッドに接続されている。従って外部からESD(静電気)が印加されると、ボンディングパッドを介して演算比較器10あるいは20のN型MOSトランジスタN014、N105のゲート端子に直接に印加され、これらのトランジスタが静電破壊される。
これは、MOSトランジスタにおいて、ソース端子あるいはドレイン端子では、ESDが印加された場合、構造上ゲート端子に比べてこれらの面積が広く単位面積あたりのESDの電圧が低くなること、更にはESDの電圧によりチャネル形成されていない接合部でブレークダウンが発生し電荷が移動できるが、ゲート端子では構造上面積は狭く、ESDの電荷の移動経路が無いためである。
このため、差動入力端子TR、CPに対してはESD(静電気)保護回路が必要となるが、差動入力端子TR、CPはゲート端子のみに接続され極めて高い入力インピーダンスであるため、ESD保護回路による入力信号の劣化を可能な限り防ぐことが可能である。従って、トランジスタが静電破壊される事態を効果的に防止でき、信頼性を向上できる。
このため、差動入力端子TR、CPに対してはESD(静電気)保護回路が必要となるが、差動入力端子TR、CPはゲート端子のみに接続され極めて高い入力インピーダンスであるため、ESD保護回路による入力信号の劣化を可能な限り防ぐことが可能である。従って、トランジスタが静電破壊される事態を効果的に防止でき、信頼性を向上できる。
近年、高集積、高速、低消費電力消費を実現するため、集積回路の内部ブロックは、低耐圧トランジスタで構成され、電源電圧を低下させている。一方外部との信号のインターフェイスは、確実性や対ノイズ製を考慮して、内部ブロックほど電源電圧が低下せず、従来の電源電圧で動作するようになっている。従って、この意味においても出力電圧調整機能付きインバータ回路41、42および機能回路74を高耐圧トランジスタ(HVDDで動作するトランジスタ)で形成する構成は有利になる。
図14にI/Oセルのレイアウト例を示す。このI/Oセルには、静電気保護用ダイオードとして機能するツェナ・ダイオードが配置される。またI/Oセルには、ボンディングパッドに接続される信号線を駆動するためのN型ドライバやP型ドライバが配置される。これらのN型ドライバ、P型ドライバは、I/Oセル内の他のトランジスタに比べてトランジスタサイズが非常に大きなトランジスタになっている。またI/Oセルには、入力バッファ回路、プリドライバ回路が配置される。ここで入力バッファ回路は、プルアップ抵抗素子(プルアップ用トランジスタ)、プルダウン抵抗素子(プルダウン用トランジスタ)、静電気保護用抵抗素子などを含む。またプリドライバは、N型ドライバ、P型ドライバを駆動するためのトランジスタなどを含む。またI/Oセルには、制御ロジックが配置され、この制御ロジックは、プリドライバ回路や入力バッファ回路を制御するための各種ロジック回路を含む。
また図14では、I/Oセルのツェナ・ダイオード、N型ドライバ、P型ドライバ、P型入力バッファ回路用トランジスタ、N型入力バッファ回路用トランジスタ、P型プリドライバ用トランジスタ、N型プリドライバ用トランジスタは、高耐圧領域(HVDD領域)に配置される。一方、N型制御ロジック用トランジスタ、P型制御ロジック用トランジスタは、低耐圧領域(LVDD領域)に配置される。このように高耐圧領域、低耐圧領域を順に構成することで、高耐圧領域、低耐圧領域を構成するための構造(例えばゲート酸化膜厚等)の境界を可能な限り減じることが可能なばかりでなく、N型、P型の領域を構成するための構造(ウェル境界等)の境界を可能な限り減じることが可能になり、より簡素な構造で、しかも容易に本発明を具現化できる。
図15に示すように、ツェナ・ダイオードを配置しない変形実施も可能である。更に、集積回路装置内の領域やトランジスタに高耐圧/低耐圧の区別がない、あるいは集積回路装置内の領域やトランジスタに高耐圧/低耐圧の区別があるにもかかわらず、低耐圧の領域のトランジスタで構成する場合においては、本発明の差動出力回路が高耐圧領域に配置する必要はない。
本実施形態によれば、I/Oセルに配置されるトランジスタ、抵抗等の素子を用いて差動出力回路が形成されるため、図13のようにI/O領域の任意の位置に差動出力回路40、60、70および80を配置できるようになる。この結果、ピン配置の自由度等を向上できると共にESD耐圧を高めることができ、信頼性を向上できる。
差動出力回路40、60、70および80は、差動信号対を出力するため、集積回路装置より外部に2本の信号を出力するのは当然である。このため、差動出力信号TR、CPの位相差を考慮すると、隣接するI/O領域にそれぞれ配置されることが望ましい。
差動出力回路40、60、70および80は、差動信号対を出力するため、集積回路装置より外部に2本の信号を出力するのは当然である。このため、差動出力信号TR、CPの位相差を考慮すると、隣接するI/O領域にそれぞれ配置されることが望ましい。
更に差動出力信号TR、CPの電圧VTR、VCPと基準電圧VREFとを比較するための演算比較器10あるいは20が、差動出力回路40、60、70および80の配置されたI/O領域に接している方が、特性上好ましい。
これらにより、本発明の差動出力回路は、図16に示すように隣接するI/O領域に生成している。これは、先に説明したピン配置の自由度の向上やESD耐圧の向上とも整合性の取れたものである。
これらにより、本発明の差動出力回路は、図16に示すように隣接するI/O領域に生成している。これは、先に説明したピン配置の自由度の向上やESD耐圧の向上とも整合性の取れたものである。
例えば、本発明の差動出力回路の第3実施形態では(図7参照)、出力電圧調整機能付きインバータ回路41、42は、N型ドライバ、P型ドライバ領域(高耐圧領域)に、演算比較器10と機能回路74はP型プリドライバ用トランジスタ、N型プリドライバ用トランジスタ領域(高耐圧領域)に、論理回路43はN型制御ロジック用トランジスタ、P型制御ロジック用トランジスタ(低耐圧領域)に配置される。ここで、演算比較器10は、ボンディングパッドの高耐圧領域に隣接する低耐圧領域に配置するようにしても良い。
なお、これらの構成は、本発明の差動出力回路の第4実施形態(図10参照)についても適用される。
更に本発明の差動出力回路40、60、70または80は少なくとも2つのボンディングパッドを装備するため、図16に示すように、隣接したI/O領域に差動出力回路を配置し、演算比較器10、機能回路74、および論理回路43を、左右の高耐圧領域の隣接部分に配置すると、信号配線の長さを短くし、より特性の良い差動出力回路を提供できることとなる。
更に本発明の差動出力回路40、60、70または80は少なくとも2つのボンディングパッドを装備するため、図16に示すように、隣接したI/O領域に差動出力回路を配置し、演算比較器10、機能回路74、および論理回路43を、左右の高耐圧領域の隣接部分に配置すると、信号配線の長さを短くし、より特性の良い差動出力回路を提供できることとなる。
更に、差動出力回路40、60、70および80のみでは、I/O領域に設けたMOSトランジスタの一部で構成でき、残りのMOSトランジスタは未使用のMOSトランジスタとなり無駄が生じる。このため演算比較器10あるいは20、論理回路43および機能回路74を、これら未使用のMOSトランジスタで構成することで、より高集積化が実現できる。この点についても、先に説明した差動出力回路40、60、70および80の配置方法との整合性が確保されており、理にかなったものである。
このように本発明の実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。
例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語(第1の電源、第2の電源等)と共に記載された用語(VSS、HVDD、LVDD、N型、P型、基準電圧等)は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。
例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語(第1の電源、第2の電源等)と共に記載された用語(VSS、HVDD、LVDD、N型、P型、基準電圧等)は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。
また、演算比較器、差動出力回路、集積回路装置の構成、動作も本実施形態で説明したものに限定されず、種々の変形実施が可能である。例えば、演算比較器、差動出力回路を構成するトランジスタの接続関係を変更したり、他のトランジスタ、抵抗素子等を追加したりする変形実施も可能である。
また、集積回路装置のレイアウトも本実施形態で説明したものに限定されない。また、本実施形態で説明した変形例を組み合わせた構成も本発明の範囲に含むことができる。
また、集積回路装置のレイアウトも本実施形態で説明したものに限定されない。また、本実施形態で説明した変形例を組み合わせた構成も本発明の範囲に含むことができる。
10、20、30・・・ 演算比較器、40、60、70、80・・・差動出力回路、41、42・・・ 出力電圧調整機能付きインバータ回路、43・・・ 論理回路、74・・・機能回路、44・・・差動信号レシーバ回路、RT・・・差動信号終端抵抗、101、204、205、206・・・カレントミラー回路、102、103、202、203・・・負荷回路、104、201・・・電流源回路、431、433・・・インバータ回路、432・・・バッフア回路、741、742・・・演算比較器、P101、P102・・・P型MOSトランジスタ、N101、N102・・・N型MOSトランジスタ
Claims (18)
- 第1の電源からの第1の電源電圧を受ける第1の定電流源回路と、
前記第1の定電流源回路に接続される第1の負荷回路と、
前記第1の定電流源回路に接続される第2の負荷回路と、
第2の電源からの第2の電源電圧を受ける第1のカレントミラー回路と、を具備する演算比較器であって、
前記第1の負荷回路は、基準電圧に接続される第1のゲート端子を有する第1のトランジスタを含み、
前記第2の負荷回路は、第2のトランジスタと当該第2のトランジスタに並列に接続される第3のトランジスタとを含み、
前記第2のトランジスタの第2のゲート端子は第1の信号を受け、
前記第3のトランジスタの第3のゲート端子は前記第1の信号と逆位相の第2の信号を受けることを特徴とする演算比較器。 - 前記第1のトランジスタは、第5および第6のトランジスタが並列接続され、前記第5および第6のトランジスタの両ゲート端子には、前記基準電圧が接続されることを特徴とする請求項1記載の演算比較器。
- 前記第2、第3、第5、および第6の各トランジスタは、同一の特性を有するトランジスタであることを特徴とする請求項2記載の演算比較器。
- 第1の電源からの第1の電源電圧を受けて動作する第1および第2のカレントミラー回路と、
前記第1のカレントミラー回路のセンス側に接続される第1の負荷回路と、
前記第2のカレントミラー回路のセンス側に接続される第2の負荷回路と、
第2の電源から第2の電源電圧を受け、前記第1および第2の負荷回路へ定電流を供給する第1の定電流源回路と、
前記第2の電源から前記第2の電源電圧を受け、第1および第2のトランジスタを含み、前記第1のトランジスタは前記第1のカレントミラー回路のミラー側に接続され、前記第2のトランジスタは前記第2のカレントミラー回路のミラー側に接続される第3のカレントミラー回路と、を具備し、
前記第1の負荷回路は、基準電圧が接続されるゲート端子を有する第3のトランジスタを含み、
前記第2の負荷回路は、第4のトランジスタと当該第4のトランジスタに並列に接続される第5のトランジスタとを含み、
前記第4のトランジスタのゲート端子は第1の信号を受け、
前記第5のトランジスタのゲート端子は前記第1の信号と逆位相の第2の信号を受けることを特徴とする演算比較器。 - 前記第3のトランジスタは、第7および第8のトランジスタが並列接続され、
前記第7および第8のトランジスタの両ゲート端子に、前記基準電圧が接続されることを特徴とする請求項4記載の演算比較器。 - 前記第4、第5、第7、および第8の各トランジスタは、同一の特性を有するトランジスタであることを特徴とする請求項5記載の演算比較器。
- 演算比較器を含む半導体集積回路であって、
前記演算比較器は、請求項1乃至請求項6のうちの何れかの請求項に記載の演算比較器からなり、当該演算比較器が、ダイ上のボンディングパッド近傍の高耐圧領域に配置されることを特徴とする半導体集積回路。 - 演算比較器を含む半導体集積回路であって、
前記演算比較器は、請求項1乃至請求項6のうちの何れかの請求項に記載の演算比較器からなり、当該演算比較器が、ダイ上のボンディングパッドの高耐圧領域に隣接する低耐圧領域に配置されることを特徴とする半導体集積回路。 - 第1および第3の電源からの各電源電圧を受け、第1の入力信号に基づいて第1の非反転出力信号と第2の反転出力信号とを生成する論理回路と、
第1および第4の電源からの各電源電圧を受け、前記第1の出力信号に基づいて一対の差動信号の一方の信号の出力電圧を制御する第1の出力回路と、
第1および第4の電源からの各電源電圧を受けて動作し、前記第2の出力信号に基づいて前記一対の差動信号の他方の信号の出力電圧を制御する第2の出力回路と、
第1および第2の電源からの各電源電圧を受けて動作し、前記第1の出力回路の出力端子の電圧および前記第2の出力回路の出力端子の電圧と、基準電圧との比較結果を出力する第1のコモン電圧調整回路と、を具備する差動出力回路であって、
前記第1の出力回路は、前記一対の差動信号の一方の信号の出力電圧を制御する第1の制御回路を含み、
前記第2の出力回路は、前記一対の差動信号の他方の信号の出力電圧を制御する第2の制御回路を含み、
前記第1および第2の制御回路は、前記第1のコモン電圧調整回路の比較結果に基づいて、差動出力電圧のコモン電圧を調整するために前記一対の差動信号の前記一方の信号と前記他方の信号の電圧を制御することを特徴とする差動出力回路。 - 前記第1のコモン電圧調整回路は、請求項1乃至請求項6のうちの何れかの請求項に記載の演算比較器であることを特徴とする請求項9記載の差動出力回路。
- 出力回路を含む半導体集積回路であって、
前記出力回路は、請求項9または請求項10に記載の第1および第2の出力回路からなり、
当該第1および第2の出力回路は、ダイ上のボンディングパッド近傍の高耐圧領域に隣接して配置されることを特徴とする半導体集積回路。 - 演算比較器と出力回路を含む半導体集積回路であって、
前記演算比較器と前記出力回路は、請求項10に記載の演算比較器と第1および第2の出力回路とからなり、
前記演算比較器が、前記第1および第2の出力回路の間の高耐圧領域に配置されることを特徴とする半導体集積回路。 - 演算比較器と出力回路を含む半導体集積回路であって、
前記演算比較器と前記出力回路は、請求項10に記載の演算比較器と第1および第2の出力回路とからなり、
前記演算比較器が、前記第1および第2の出力回路の間の近傍の低耐圧領域に配置されることを特徴とする半導体集積回路。 - 第1および第3の電源からの各電源電圧を受け、第1の入力信号に基づいて、第1の非反転出力信号と第2の反転出力信号とを生成する論理回路と、
第1および第4の電源の各電源電圧を受け、前記第1の非反転出力信号と前記第2の反転出力信号に基づき、第3の出力信号および前記第3の出力信号と位相が180度異なる第4の出力信号をそれぞれ生成する位相調整回路と、
第1および第4の電源からの各電源電圧を受け、前記第3の出力信号に基づいて一対の差動信号の一方の信号を出力する第1の出力回路と、
第1および第4の電源からの各電源電圧を受け、前記第4の出力信号に基づいて前記一対の差動信号の他方の信号を出力する第2の出力回路と、
第1および第2の電源の各電源電圧を受けて動作し、前記第1の出力回路の出力端子の電圧および前記第2の出力回路の出力端子の電圧と、基準電圧との比較結果を出力する第1のコモン電圧調整回路と、を具備する差動出力回路であって、
前記第1の出力回路は、前記一対の差動信号の一方の信号の出力電圧を制御する第1の制御回路を含み、
前記第2の出力回路は、前記一対の差動信号の他方の信号の出力電圧を制御する第2の制御回路を含み、
前記第1および第2の制御回路は、前記第1のコモン電圧調整回路の比較結果に基づいて、差動出力電圧のコモン電圧を調整するために前記一対の差動信号の前記一方の信号と前記他方の信号の電圧を制御することを特徴とする差動出力回路。 - 前記第1のコモン電圧調整回路は、請求項1乃至請求項6のうちの何れかの請求項に記載の演算比較器であることを特徴とする請求項14記載の差動出力回路。
- 出力回路を含む半導体集積回路であって、
前記出力回路は、請求項14または請求項15に記載の第1および第2の出力回路からなり、
当該第1および第2の出力回路が、ダイ上のボンディングパッド近傍の高耐圧領域に隣接して配置されることを特徴とする半導体集積回路。 - 演算比較器と出力回路を含む半導体集積回路であって、
前記演算比較器と前記出力回路は、請求項15に記載の演算比較器と第1および第2の出力回路とからなり、
前記演算比較器が、前記第1および第2の出力回路の間の高耐圧領域に配置されることを特徴とする半導体集積回路。 - 演算比較器と出力回路を含む半導体集積回路であって、
前記演算比較器と前記出力回路は、請求項15に記載の演算比較器と第1および第2の出力回路とからなり、
前記演算比較器が、前記第1および第2の出力回路の間の近傍の低耐圧領域に配置されることを特徴とする半導体集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/314,566 US7795931B2 (en) | 2007-12-17 | 2008-12-12 | Operational comparator, differential output circuit, and semiconductor integrated circuit |
JP2008317716A JP2009171562A (ja) | 2007-12-17 | 2008-12-12 | 演算比較器、差動出力回路、および半導体集積回路 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007324872 | 2007-12-17 | ||
JP2008317716A JP2009171562A (ja) | 2007-12-17 | 2008-12-12 | 演算比較器、差動出力回路、および半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009171562A true JP2009171562A (ja) | 2009-07-30 |
Family
ID=40972176
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008317716A Pending JP2009171562A (ja) | 2007-12-17 | 2008-12-12 | 演算比較器、差動出力回路、および半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009171562A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8847632B2 (en) | 2012-03-14 | 2014-09-30 | Renesas Electronics Corporation | Semiconductor device |
JP2014220838A (ja) * | 2014-07-24 | 2014-11-20 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
US9171592B2 (en) | 2009-09-09 | 2015-10-27 | Renesas Electronics Corporation | Semiconductor integrate circuit |
US9208877B2 (en) | 2009-09-08 | 2015-12-08 | Renesas Electronics Corporation | Semiconductor integrated circuit with data transmitting and receiving circuits |
US9286958B2 (en) | 2009-09-08 | 2016-03-15 | Renesas Electronics Corporation | Memory with termination circuit |
CN113489474A (zh) * | 2021-08-19 | 2021-10-08 | 曹先国 | 一种比较器及电子设备 |
-
2008
- 2008-12-12 JP JP2008317716A patent/JP2009171562A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9208877B2 (en) | 2009-09-08 | 2015-12-08 | Renesas Electronics Corporation | Semiconductor integrated circuit with data transmitting and receiving circuits |
US9286958B2 (en) | 2009-09-08 | 2016-03-15 | Renesas Electronics Corporation | Memory with termination circuit |
US9673818B2 (en) | 2009-09-08 | 2017-06-06 | Renesas Electronics Corporation | Semiconductor integrated circuit with data transmitting and receiving circuits |
US9767884B2 (en) | 2009-09-08 | 2017-09-19 | Renesas Electronics Corporation | Memory with termination circuit |
US10134462B2 (en) | 2009-09-08 | 2018-11-20 | Renesas Electronics Corporation | Memory with termination circuit |
US10490254B2 (en) | 2009-09-08 | 2019-11-26 | Renesas Electronics Corporation | Semiconductor integrated circuit system with termination circuit |
US9171592B2 (en) | 2009-09-09 | 2015-10-27 | Renesas Electronics Corporation | Semiconductor integrate circuit |
US8847632B2 (en) | 2012-03-14 | 2014-09-30 | Renesas Electronics Corporation | Semiconductor device |
JP2014220838A (ja) * | 2014-07-24 | 2014-11-20 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
CN113489474A (zh) * | 2021-08-19 | 2021-10-08 | 曹先国 | 一种比较器及电子设备 |
CN113489474B (zh) * | 2021-08-19 | 2024-02-09 | 曹先国 | 一种比较器及电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6700363B2 (en) | Reference voltage generator | |
US7821297B2 (en) | Low power output driver | |
US20060097769A1 (en) | Level shift circuit and semiconductor circuit device including the level shift circuit | |
JP2009171562A (ja) | 演算比較器、差動出力回路、および半導体集積回路 | |
US7795931B2 (en) | Operational comparator, differential output circuit, and semiconductor integrated circuit | |
JP4955021B2 (ja) | 電子デバイス及び集積回路 | |
JP2014067240A (ja) | 半導体装置 | |
EP2957985B1 (en) | Control circuit and control system | |
US20180069537A1 (en) | Level shift circuit and semiconductor device | |
JP2007180087A (ja) | 集積回路装置 | |
JP2006295322A (ja) | レベルシフタ回路 | |
JP2001308694A (ja) | ローノイズバッファ回路 | |
KR100971990B1 (ko) | 논리회로 및 반도체장치 | |
US20090284287A1 (en) | Output buffer circuit and integrated circuit | |
US10541676B2 (en) | Symmetrical dual voltage level input-output circuitry | |
US6774665B2 (en) | Cascode SSTL output buffer using source followers | |
CN111816653A (zh) | 半导体装置 | |
JP2007060722A (ja) | 半導体集積回路装置 | |
JP2007179123A (ja) | レギュレータ回路及び集積回路装置 | |
JP2011141759A (ja) | 半導体装置及びその制御方法 | |
JP2008021209A (ja) | レギュレータ回路及び集積回路装置 | |
KR102214629B1 (ko) | 오프 칩 드라이버 | |
KR20230174161A (ko) | 반도체 장치 | |
JP2006086905A (ja) | スルーレート調整回路 | |
TW202405910A (zh) | 半導體裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110630 |