CN113489474A - 一种比较器及电子设备 - Google Patents
一种比较器及电子设备 Download PDFInfo
- Publication number
- CN113489474A CN113489474A CN202110955210.6A CN202110955210A CN113489474A CN 113489474 A CN113489474 A CN 113489474A CN 202110955210 A CN202110955210 A CN 202110955210A CN 113489474 A CN113489474 A CN 113489474A
- Authority
- CN
- China
- Prior art keywords
- switch
- comparator
- load
- transistors
- mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 claims description 7
- 230000000295 complement effect Effects 0.000 claims description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 3
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910002601 GaN Inorganic materials 0.000 claims description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 23
- 238000000034 method Methods 0.000 description 17
- 230000008569 process Effects 0.000 description 13
- 238000005070 sampling Methods 0.000 description 9
- 238000003199 nucleic acid amplification method Methods 0.000 description 8
- 230000003321 amplification Effects 0.000 description 6
- 208000033707 Early-onset X-linked optic atrophy Diseases 0.000 description 5
- 208000025019 optic atrophy 2 Diseases 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000004590 computer program Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 230000008929 regeneration Effects 0.000 description 2
- 238000011069 regeneration method Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本申请提供一种比较器及电子设备，涉及电子电路技术领域，该比较器包括负载模块、第一开关、第二开关和差分对，所述差分对包括第一输入端、第二输入端、第一负载端和第二负载端，所述第一输入端和所述第二输入端用于接收比较信号，所述第一输入端通过所述第一开关与所述第二负载端连接，所述第二输入端通过所述第二开关与所述第一负载端连接，所述第一负载端和所述第二负载端分别与所述负载模块连接；所述差分对用于在接收到待比较信号且所述第一开关和所述第二开关断开时，输出经放大的电压信号，在所述第一开关和所述第二开关均闭合时，输出比较结果。能够解决目前比较器精度与比较速度受限的问题。
Description
技术领域
本申请涉及电子电路技术领域，具体而言，涉及一种比较器及电子设备。
背景技术
比较器是对两个或多个数据项或信号进行比较，以确定它们是否相等，或确定它们之间的大小关系及排列顺序的电路或装置。在信号处理领域，模拟信号和数字信号间的转换占有重要地位，比较器广泛应用于从模拟信号到数字信号间的转换。
传统模拟信号比较器的精度和速度受到增益带宽积的限制，增益带宽积是放大器带宽和带宽增益的乘积，是评价有源器件性能的一个参数。
因此，在传统模拟信号比较器中，比较器性能做到极限时，比较精度每提高一倍，比较器的最高比较速度将相应地降低一倍，因此不能同时保证比较器的精度与比较速度，存在精度与比较速度相互折衷和受限的问题。
发明内容
本申请实施例的目的在于提供一种比较器及电子设备，用以解决目前比较器精度与比较速度受限的问题。
第一方面，本申请实施例提供一种比较器，包括：
负载模块；第一开关；第二开关；差分对，包括第一输入端、第二输入端、第一负载端和第二负载端，所述第一输入端和所述第二输入端用于接收比较信号，所述第一输入端通过所述第一开关与所述第二负载端连接，所述第二输入端通过所述第二开关与所述第一负载端连接，所述第一负载端和所述第二负载端分别与所述负载模块连接；所述差分对用于在接收到待比较信号且所述第一开关和所述第二开关断开时，输出经放大的电压信号，在所述第一开关和所述第二开关均闭合时，输出比较结果。
在上述实现过程中，由第一开关和第二开关控制将差分对的一个输出连接至差分对的另一个输入端，通过同步控制两个开关使比较器对接收到的两个模拟信号进行比较，并对信号输出进行正反馈，由此能够在一个时钟周期内完成两个模拟信号的比较，同时保证了比较器的精度与比较速度。
可选地，所述差分对包括第一MOS管和第二MOS管，所述第一MOS管和所述第二MOS管的栅极分别为第一输入端和第二输入端，所述第一MOS管和所述第二MOS管的漏极分别为第一负载端和第二负载端；所述第一MOS管的栅极通过所述第一开关连接所述第二MOS管的漏极，所述第二MOS管的栅极通过所述第二开关连接所述第一MOS管的漏极，所述第一MOS管的源极和所述第二MOS管的源极连接。
在上述实现过程中，分别将第一MOS管和第二MOS管的漏极作为负载端，将第一MOS管和第二MOS管的栅极作为输入端，分别将一个MOS管的输出信号连接至另一个MOS管的输入端，以对输出信号进行正反馈，从而能够提高比较结果的稳定性。
可选地，所述比较器还包括多个第三开关，所述第三开关分别与所述差分对的输入端连接，所述第三开关用于控制所述比较信号输入至所述差分对。
在上述实现过程中，通过多个第三开关控制比较器是否接收比较信号，可以控制比较器的工作状态。
可选地，所述第一开关和第二开关由第一时钟信号控制，所述多个第三开关由第二时钟信号控制，所述第一时钟信号和所述第二时钟信号为互补时钟、反向时钟、不交叠时钟或部分交叠时钟。
在上述实现过程中，通过两个时钟信号分别控制第一开关、第二开关和第三开关，能够按照两个输入信号之大小改变比较器输出状态，使差分对的两个MOS管同步运作，实现对模拟信号的比较。
可选地，所述比较器还包括第四开关和尾电流源，所述尾电流源的一端通过与所述第一MOS管和第二MOS管的源极与所述差分对连接，所述尾电流源的另一端与所述第四开关连接，所述第四开关用于控制所述比较器的工作状态。
在上述实现过程中，在比较器上设置第四开关，可以将比较器的所述第一MOS管和第二MOS管的源极连接在地电压上或者断开，使比较器进行采样比较的时候才会产生功耗，在没有进行采样比较时则处于完全截止状态，从而能够降低功耗，节省资源。
可选地，所述比较器还包括两个共栅偏置的MOS管，所述第一MOS管和所述第二MOS管的漏极分别与所述两个共栅偏置的MOS管的源极连接。
在上述实现过程中，通过两个共栅偏置的MOS管固定偏置电压，能够提高比较器的放大倍数，从而提高比较器稳定性。
可选地，所述第四开关由第三时钟信号控制。
在上述实现过程中，可以通过第三时钟信号控制比较器的工作状态，能够使比较器按照预设的周期进行工作，提高了比较器的可控性。
可选地，所述负载模块包括多个MOS管和稳压源，所述稳压源与所述多个MOS管连接，所述多个MOS管两两为一对且栅极相连，依次从所述稳压源连接至所述差分对的所述第一负载端和所述第二负载端。
可选地，所述负载模块还可以为恒流源。
在上述实现过程中，可以通过多种方式为比较器提供的负载，能够根据运行的电路结构选择比较器负载模块的结构，提高比较器的适用性。
可选地，所述差分对和所述负载模块中的多个MOS管为双极型晶体管、碳化硅晶体管、氮化镓晶体管、立方晶系磷化铟晶体管、砷化镓晶体管、场效应晶体管、结型场效应晶体管、异质结双极晶体管或绝缘闸双极晶体管。
第二方面，本申请实施例还提供了一种电子设备，本申请实施例还提供了一种电子设备，所述电子设备上设置有上述实现方式中的比较器。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的一种比较器的电路结构示意图；
图2为本申请实施例提供的差分对使用PMOS管的电路结构图；
图3为本申请实施例提供的一种加装工作状态开关的比较器的电路结构图；
图4为本申请实施例提供的一种在差分对MOS管的漏极加装两个共栅偏置的MOS管的比较器的电路结构图；
图5为本申请实施例提供的一种以两个MOS管和稳压源为负载的比较器结构图；
图6为本申请实施例提供的一种以更多个MOS管和稳压源为负载的比较器等效结构图；
图7为本申请实施例提供的一种电阻作为负载的比较器电路结构图；
图8为本申请实施例提供的一种双极型晶体管结构的比较器的示意图；
图9为本申请实施例提供的一种比较器的通用结构图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。例如，附图中的流程图和框图显示了根据本发明的多个实施例的原理结构、系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、功能块、程序段或代码的一部分，所述模块、功能块、程序段或代码的一部分包含一个或多个用于实现规定的模拟功能和逻辑功能的可执行指令。也应当注意，在有些作为替换的实现方式中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。另外，在本发明各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
目前比较器的结构主要有运放结构比较器和可再生比较器结构，运放结构比较器需要静态电流，从而确保静态工作点，其灵敏度高，但运放结构比较器受运放带宽限制，比较速度不够高；可再生比较器结构在工作时需要静态工作点的同时，使用正反馈实现两个信号的比较，其传输时间短因此速度较快，但灵敏度和分辨率不高，并且失调和回程噪声较大。
在传统模拟信号比较器的精度和速度受到增益带宽积的限制，因此，本申请中提出的比较器采用全数字结构，通过对模拟信号直接进行数字处理，通过避开增益带宽积的限制，保证比较器的精度与比较速度。
请参看图1，图1为本申请实施例提供的一种比较器的电路结构示意图，该比较器10可以包括：负载模块11、第一开关、第二开关和差分对12，包括第一输入端、第二输入端、第一负载端和第二负载端，所述第一输入端和所述第二输入端用于接收比较信号，所述第一输入端通过所述第一开关与所述第二负载端连接，所述第二输入端通过所述第二开关与所述第一负载端连接，所述第一负载端和所述第二负载端分别与所述负载模块11连接；所述差分对12用于在接收到待比较信号且所述第一开关和所述第二开关断开时，输出经放大的电压信号，在所述第一开关和所述第二开关均闭合时，输出比较结果。
其中，第一开关可以是开关S1，第二开关可以是开关S2，负载模块11可以是恒流源I0。
示例性的，两个待比较的模拟信号Vin和Vref输入至差分对12中，在第一开关S1和第二开关S2闭合时，两个模拟信号分别经由差分对12的一个负载端输入至另一个输入端，比较器10根据两个输入端的电压大小判断，并根据输出高电平或低电平的方式体现比较结果。
本申请实施例提供的比较器10虽然在采样阶段后还要经历放大、反相再生等阶段，要延迟一段时间(latency)才能输出比较结果，但经过采样阶段就已经决定了比较结果，即具有在“采样”后就不再受输入比较电压差影响的特性，该特性可以使多个比较器10接入到同一组差分比较电压信号上进行“分时采样”(time-interleave sampling)比较，在其后经过放大、反相再生等阶段的latency时间内得到多个比较结果。因此采用此结构的比较器10可以应用在速度更快的电路设计中。
由此可见，采用本申请实施例提供的比较器结构，由第一开关S1和第二开关S2闭合控制分别将差分对12的一个输出连接至差分对12的另一个输入端，通过同步控制两个开关使比较器10对接收到的两个模拟信号进行比较，并对信号输出进行正反馈，由此能够在一个时钟周期内完成两个模拟信号的比较，同时保证了比较器10的精度与比较速度。
可选地，所述差分对12可以包括第一MOS(Metal-Oxide-Semiconductor Field-Effect Transistor)管和第二MOS管，所述第一MOS管和所述第二MOS管的栅极分别为第一输入端和第二输入端，所述第一MOS管和所述第二MOS管的漏极分别为第一负载端和第二负载端；所述第一MOS管的栅极通过所述第一开关连接所述第二MOS管的漏极，所述第二MOS管的栅极通过所述第二开关连接所述第一MOS管的漏极，所述第一MOS管的源极和所述第二MOS管的源极连接。
其中，第一MOS管可以是M1，第二MOS管可以是M2，M1和M2可以是PMOS(P-Metal-Oxide-Semiconductor)管，具体的，请参看图2，图2为本申请实施例提供的差分对使用PMOS管的电路结构图。M1和M2也可以是NMOS(N-Metal-Oxide-Semiconductor)管，具体的请参看图1，可以根据实际情况具体设置。
M1和M2为两个完全相同的MOS管，第一开关S1将M2的输出连接至M1的输入端，第二开关S2将M1的输出连接至M2的输入端，在两个模拟信号Vin和Vref输入至差分对12时，控制第三开关S3闭合，将模拟信号Vin传输至M1的输入端，将模拟信号Vref传输至M2的输入端，比较两个模拟信号Vin和Vref的电平大小。
由此可见，本申请实施例采用差分对的结构比较模拟信号，分别将第一MOS管和第二MOS管的漏极作为负载端，将第一MOS管和第二MOS管的栅极作为输入端，分别将MOS管输出信号连接至另一个MOS管的输入端，以对输出信号进行正反馈，从而能够提高比较结果的稳定性。
可选地，所述比较器10还可以包括多个第三开关，所述第三开关分别与所述第一输入端和所述第二输入端连接，所述第三开关用于控制所述比较信号输入至所述差分对12。
示例性的，比较器10中可以包括两个第三开关，分别为两个开关S3。
由此可见，通过第三开关S3控制比较器10是否接收比较信号，可以控制比较器10的工作状态。
可选地，所述第一开关和第二开关由第一时钟信号控制，所述第三开关由第二时钟信号控制，所述第一时钟信号和所述第二时钟信号为互补时钟、反向时钟、不交叠时钟或者部分交叠时钟。
其中，第一时钟信号可以是ф1，第二时钟信号可以是ф2，ф1的周期可以是T1，ф2的周期可以是T2，根据ф1和ф2的时钟信号控制比较器10按照固定的时序逻辑对模拟信号Vin和Vref进行比较。
由此可见，通过两个时钟信号控制第一开关、第二开关和第三开关，能够按输入信号改变比较器10输出状态，使差分对12的两个MOS管M1和M2同步运作，实现对模拟信号的比较。
示例性的，两个模拟信号Vin和Vref分别连接到差分对12的第一输入端和第二输入端，MOS管M1的漏极连接到MOS管M2的栅极，MOS管M2的漏极连接到M1的栅极，三个开关分别由时钟信号ф1和ф2控制，其中，时钟信号ф1控制开关S3，时钟信号ф2控制开关S1和S2，时钟信号ф1和ф2为互补时钟，也可以为反向时钟、不交叠时钟或者部分交叠时钟。
其中，以恒流源作为差分对12的负载，当时钟信号ф1为逻辑1时，开关S3导通，开关S1、S2截止，模拟信号Vin通过开关S3输入到M1的输入端A点，此时VA＝Vin，模拟信号Vref通过开关S3输入到M2的输入端B点，此时VB＝Vref，之后A点的电压被MOS管M1放大为-KVA(ф1)，B点的电压被MOS管M2放大为-KVB(ф1)。
当时钟信号ф2为逻辑1时，开关S3截止，开关S1、S2导通，M2的输出通过S1连接到M1的输入端A，此时A点的电压由VA(ф1)和被M2放大后的-KVB(ф1)的电压决定，由于两者是线与的关系，因此VA会趋向于某个值，设该值为[(αVA(ф1))+β(-KVB(ф1))]；其中α和β分别为线与后VA(ф1)的放大倍数与(-KVB(ф1))的放大倍数，M1的输出通过S2连接到M2的输入端B点时，此时B点的电压由VB(ф1)和被M2放大后的-KVA(ф1)的电压决定，同样基于两者是线与的关系，因此VB也会趋向于某个值，设该值为[(αVB(ф1))+β(-KVA(ф1))]。
设Vin＞Vref，则可得出[(αVA(ф1))+β(-KVB(ф1))]＞[(αVB(ф1))+β(-KVA(ф1))]，由此比较出两个模拟信号的电平大小。
同时，A点的电压经过M1和M2的放大后又反馈到输入点A，为正反馈，B点的电压经过M2和M1的放大后又反馈到输入点B，同为正反馈，重复执行上述步骤会使M2的漏极稳定在高电平，而M1的漏极稳定在低电平，从而能够得到稳定的比较结果。
在目前的比较器电路结构中，一直存在有源漏电流，因此比较器在静态时也会存在功耗，且与比较器处于工作状态时的功耗相差不大，有鉴于此，本申请实施例还提供一种加装工作状态开关的比较器的电路结构示意图，请参看图3，图3为本申请实施例提供的一种加装工作状态开关的比较器的电路结构图。
所述比较器10还可以包括第四开关和尾电流源，第四开关可以是S4，该尾电流源2I0可以为恒流源。所述尾电流源2I0的一端通过与所述第一MOS管和第二MOS管的源极与所述差分对12连接，所述尾电流源2I0的另一端与所述第四开关S4连接，所述第四开关S4用于控制所述比较器10的工作状态。
其中，可以通过第四开关切换比较器10的工作状态，以控制比较器10启动或截止。
由此可见，在比较器10上设置第四开关，可以将比较器10的输入端连接在地电压上或者断开，使比较器10进行采样比较的时候才会产生功耗，在没有进行采样比较时则处于完全截止状态，从而能够降低功耗，节省资源。
可选地，所述第四开关由第三时钟信号控制。
由此可见，可以通过第三时钟信号控制比较器10的工作状态，能够使比较器10按照预设的周期进行工作，提高了比较器10的可控性。
基于同一发明构思，本申请实施例还提供一种在差分对MOS管的漏极加装两个共栅偏置的MOS管的比较器，请参看图4，图4为本申请实施例提供的一种在差分对MOS管的漏极加装两个共栅偏置的MOS管的比较器的电路结构图。
差分对12通过两个共栅偏置的MOS管M3和M4与所述负载模块11连接，所述MOS管M3和M4用于提高所述差分对12的放大倍数。
其中，MOS管M3和M4可以是一对或者多对MOS管串联，分别连接差分对12与两个负载端，通过在所述MOS管M3和M4的栅极输入固定偏置电压，提高所述差分对12的放大倍数，能够提高比较器10的稳定性。在一些实施例中，MOS管M3和M4也可以为差分对12的放大器，将输入差分对12的信号进行放大。
可选的，请结合参看图5和图6，负载模块11可以包括多个MOS管和稳压源，所述稳压源与所述多个MOS管连接，所述多个MOS管两两为一对且栅极相连，依次从所述稳压源连接至所述差分对12的所述第一负载端和所述第二负载端。图5为本申请实施例提供的一种以两个MOS管和稳压源为负载的比较器结构图，图6为本申请实施例提供的一种以更多个MOS管和稳压源为负载的比较器等效结构图。
在另一些实施例中，还可以以电阻作为负载模块11，请参看图7，图7为本申请实施例提供的一种以电阻作为负载的比较器电路结构图。
由此可见，可以通过多种方式为比较器10提供的负载，能够根据运行的电路结构选择比较器10负载模块11的结构，提高比较器10的适用性。
在一些实施例中，所述差分对和所述负载模块中的多个MOS管可以为双极型晶体管、碳化硅(SiC)晶体管、氮化镓(GaN)晶体管、立方晶系磷化铟(InP)晶体管、砷化镓(GaAs)晶体管、场效应晶体管(Field Effect Transistor，FET)、结型场效应晶体管(JunctionField-Effect Transistor，JFET)、异质结双极晶体管(Heterojunction BipolarTransistor，HBT)或绝缘闸双极晶体管(Insulated Gate Bipolar Transistor，IGBT)。
示例性的，请参看图8，图8为本申请实施例提供的一种双极型晶体管结构的比较器的示意图。基于上述比较器电路结构，本申请实施例还提供一种比较器的通用结构，请参看图9，图9为本申请实施例提供的一种比较器的通用结构图。
其中，该比较器10可以包括：第一开关、第二开关和差分对12，所述差分对包括第一反向放大器OPA1和第二反向放大器OPA2，所述第一反向放大器OPA1的第一输入端和所述第二反向放大器OPA2的第二输入端分别用于接收比较信号，所述第一输入端通过所述第一开关与所述第二反向放大器OPA2的第二输出端连接，所述第二输入端通过所述第二开关与所述第一反向放大器OPA1的第一输出端连接。
所述第一反向放大器OPA1和所述第二反向放大器OPA2用于在接收到待比较信号且所述第一开关和所述第二开关断开时，输出经放大的电压信号，在所述第一开关和所述第二开关均闭合时，输出比较结果。
其中，第一开关可以是开关S1，第二开关可以是开关S2，第一反相放大器OPA1和第二反相放大器OPA2具有完全相同的增益(即-Av)、速度和驱动能力。
应当理解的是，本申请提供的比较器电路结构实施例仅仅是示意性的，可以根据比较器工作的电路具体设置比较器的电路结构，本申请所保护的范围不应当局限于本申请实施例中出现的具体电路结构。
基于同一发明构思，本申请实施例提供的比较器10还可用作微小信号的敏感放大器，应用于模数混合信号处理、存储器、微功耗传感器以及超大规模集成电路(Very LargeScale Integration，VLSI)中。
第二方面，本申请实施例还提供了一种电子设备，所述电子设备上设置有上述实现方式中的比较器10。
在本申请所提供的实施例中，应该理解到，所揭露的电路结构，可以通过其它的方式实现。以上所描述的实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
可以替换的，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本发明实施例所述的流程或功能。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、原理、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、原理、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、原理、物品或者设备中还存在另外的相同要素。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的原理、思想、精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (10)
1.一种比较器，其特征在于，包括：
负载模块；
第一开关；
第二开关；
差分对，包括第一输入端、第二输入端、第一负载端和第二负载端，所述第一输入端和所述第二输入端用于接收比较信号，所述第一输入端通过所述第一开关与所述第二负载端连接，所述第二输入端通过所述第二开关与所述第一负载端连接，所述第一负载端和所述第二负载端分别与所述负载模块连接；
所述差分对用于在接收到待比较信号且所述第一开关和所述第二开关断开时，输出经放大的电压信号，在所述第一开关和所述第二开关均闭合时，输出比较结果。
2.根据权利要求1所述的比较器，其特征在于，所述差分对包括第一MOS管和第二MOS管，所述第一MOS管和所述第二MOS管的栅极分别为第一输入端和第二输入端，所述第一MOS管和所述第二MOS管的漏极分别为第一负载端和第二负载端；
所述第一MOS管的栅极通过所述第一开关连接所述第二MOS管的漏极，所述第二MOS管的栅极通过所述第二开关连接所述第一MOS管的漏极，所述第一MOS管的源极和所述第二MOS管的源极连接。
3.根据权利要求1所述的比较器，其特征在于，所述比较器还包括多个第三开关，所述第三开关分别与所述第一输入端和所述第二输入端连接，所述第三开关用于控制所述比较信号输入至所述差分对。
4.根据权利要求3所述的比较器，其特征在于，所述第一开关和第二开关由第一时钟信号控制，所述第三开关由第二时钟信号控制，所述第一时钟信号和所述第二时钟信号为互补时钟、反向时钟、不交叠时钟或部分交叠时钟。
5.根据权利要求2所述的比较器，其特征在于，所述比较器还包括第四开关和尾电流源，所述尾电流源的一端通过与所述第一MOS管和第二MOS管的源极与所述差分对连接，所述尾电流源的另一端与所述第四开关连接，所述第四开关用于控制所述比较器的工作状态。
6.根据权利要求2所述的比较器，其特征在于，所述比较器还包括两个共栅偏置的MOS管，所述第一MOS管和所述第二MOS管的漏极分别与所述两个共栅偏置的MOS管的源极连接。
7.根据权利要求1所述的比较器，其特征在于，所述负载模块包括多个MOS管和稳压源，所述稳压源与所述多个MOS管连接，所述多个MOS管两两为一对且栅极相连，依次从所述稳压源连接至所述差分对的所述第一负载端和所述第二负载端。
8.根据权利要求1所述的比较器，其特征在于，所述负载模块为恒流源。
9.根据权利要求1所述的比较器，其特征在于，所述差分对和所述负载模块中的多个MOS管为双极型晶体管、碳化硅晶体管、氮化镓晶体管、立方晶系磷化铟晶体管、砷化镓晶体管、场效应晶体管、结型场效应晶体管、异质结双极晶体管或绝缘闸双极晶体管。
10.一种电子设备，其特征在于，所述电子设备中包括权利要求1-9中任一项所述的比较器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110955210.6A CN113489474B (zh) | 2021-08-19 | 2021-08-19 | 一种比较器及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110955210.6A CN113489474B (zh) | 2021-08-19 | 2021-08-19 | 一种比较器及电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113489474A true CN113489474A (zh) | 2021-10-08 |
| CN113489474B CN113489474B (zh) | 2024-02-09 |
Family
ID=77945720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110955210.6A Active CN113489474B (zh) | 2021-08-19 | 2021-08-19 | 一种比较器及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113489474B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1567723A (zh) * | 2003-07-09 | 2005-01-19 | 上海华虹集成电路有限责任公司 | 一种cmos电压比较器 |
| CN101013884A (zh) * | 2006-11-24 | 2007-08-08 | 华中科技大学 | 单边迟滞比较器 |
| JP2009171562A (ja) * | 2007-12-17 | 2009-07-30 | Seiko Epson Corp | 演算比較器、差動出力回路、および半導体集積回路 |
| CN110247645A (zh) * | 2019-05-24 | 2019-09-17 | 广州金升阳科技有限公司 | 一种电压比较器 |
| CN110995213A (zh) * | 2019-11-27 | 2020-04-10 | 芯创智（北京）微电子有限公司 | 一种低失调高精度静态比较器 |
| WO2021003886A1 (zh) * | 2019-07-05 | 2021-01-14 | 广东美的制冷设备有限公司 | 驱动控制电路和家电设备 |
-
2021
- 2021-08-19 CN CN202110955210.6A patent/CN113489474B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1567723A (zh) * | 2003-07-09 | 2005-01-19 | 上海华虹集成电路有限责任公司 | 一种cmos电压比较器 |
| CN101013884A (zh) * | 2006-11-24 | 2007-08-08 | 华中科技大学 | 单边迟滞比较器 |
| JP2009171562A (ja) * | 2007-12-17 | 2009-07-30 | Seiko Epson Corp | 演算比較器、差動出力回路、および半導体集積回路 |
| CN110247645A (zh) * | 2019-05-24 | 2019-09-17 | 广州金升阳科技有限公司 | 一种电压比较器 |
| WO2021003886A1 (zh) * | 2019-07-05 | 2021-01-14 | 广东美的制冷设备有限公司 | 驱动控制电路和家电设备 |
| CN110995213A (zh) * | 2019-11-27 | 2020-04-10 | 芯创智（北京）微电子有限公司 | 一种低失调高精度静态比较器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113489474B (zh) | 2024-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5510734A (en) | High speed comparator having two differential amplifier stages and latch stage | |
| US9973198B2 (en) | Telescopic amplifier with improved common mode settling | |
| US7154294B2 (en) | Comparators capable of output offset calibration | |
| JP3077813B2 (ja) | プログラマブル遅延回路 | |
| US8686888B2 (en) | Complementary switched capacitor amplifier for pipelined ADCs and other applications | |
| JP3347359B2 (ja) | 出力緩衝増幅器 | |
| US8711024B2 (en) | Switched capacitor amplifier | |
| US3956708A (en) | MOSFET comparator | |
| US10084412B2 (en) | Charge-steering amplifier circuit and control method thereof | |
| US7202708B2 (en) | Comparator with resonant tunneling diodes | |
| US5892356A (en) | High impedance large output voltage regulated cascode current mirror structure and method | |
| CN113489474A (zh) | 一种比较器及电子设备 | |
| CN111313871A (zh) | 动态预放大电路和动态比较器 | |
| US8378727B2 (en) | Bistable CML circuit | |
| CN114884491A (zh) | 一种比较器电路、芯片和电子设备 | |
| US10333506B2 (en) | High-speed current comparator suitable for nano-power circuit design | |
| WO1981000928A1 (en) | Sample and hold circuit with offset cancellation | |
| JP3597058B2 (ja) | 電圧比較器及びａ／ｄ変換器 | |
| Chen et al. | A low-kickback-noise latched comparator for high-speed flash analog-to-digital converters | |
| KR100341590B1 (ko) | 동적 범위를 개선한 비교 장치 | |
| RU2331968C1 (ru) | Дифференциальный усилитель с повышенным ослаблением синфазного сигнала | |
| RU2365971C1 (ru) | Токовое зеркало | |
| WO1981002079A1 (en) | High resolution fast diode clamped comparator | |
| CN107134990B (zh) | 一种零静态功耗的离散阈值电压比较器 | |
| CN107196629B (zh) | 一种零静态功耗的离散阈值电压比较器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |