CN1567723A

CN1567723A - 一种cmos电压比较器

Info

Publication number: CN1567723A
Application number: CN 03141480
Authority: CN
Inventors: 陈良生
Original assignee: Shanghai Huahong Integrated Circuit Co Ltd
Current assignee: Shanghai Huahong Integrated Circuit Co Ltd
Priority date: 2003-07-09
Filing date: 2003-07-09
Publication date: 2005-01-19
Anticipated expiration: 2023-07-09
Also published as: CN1279696C

Abstract

一种CMOS电压比较器，包括：多级放大器，每一级放大器的第一输出端通过一开关与第一输入端相连，第二输出端通过一开关与第二输入端相连，两个开关同时打开或闭合；每一级放大器的输入端与前一级放大器的输出端相连，所有放大器的开关同时打开或闭合；双到单变换电路，输入端与最后一级放大器的输出端相连；多级输出整形电路，输入端与双到单变换电路的输出端相连；隔直流电容，位于各级放大器以及双到单变换电路的输入端之前；第一开关，输入信号经过第一开关再经过隔直流电容后连接到第一级放大器；第二开关，输入信号通过第二开关后接地，第二开关与多级放大器的所有开关同时打开或闭合。

Description

一种CMOS电压比较器

技术领域

本发明涉及一种电压比较器，尤其涉及一种由多级电路组成的CMOS电压比较器。

背景技术

在集成电路中传统的比较器通常采用运算放大器来做比较器，利用运算放大器的开环增益很大的特点实现比较功能。若正端输入电压比负端的高则输出为高电平；若正端输入电压比负端低则会出低电平。从而实现对正负输入端输入电压大小的比较。该电路功能框图及工作原理图如图1所示，图1(a)是功能框图，图1(b)是工作原理图，其中实线表示正负端的输入电压，虚线表示输出信号，该种比较器的主要缺点如下：

由于运放失调电压的存在，会影响比较器的精度。而且由于运放的开环增益很大，很小的失调电压可能会导致电路的饱和。从而不能正常工作。

由于缺乏正反馈会导致比较器的速度受制于运放的转换速率(SLEW RATE)，由于采用的是单级运放实现，所以切换速度很慢，导致转换速度会很慢。

发明内容

本发明的目的是提供一种由多级电路组成的CMOS电压比较器，通过增加电路级数来减小失调电压，以提高电路的比较精度。

本发明的有一目的是提高比较器的比较速度，多级电路可以提高比较器的比较速度。

本发明的又一目的是采用动态自偏置技术，将放大器的输入和输出端相连，以增加电路的输入动态范围。

为了实现上述目的，本发明采用如下技术方案：

一种CMOS电压比较器，其特点是，包括：

多级放大器，每一级放大器的第一输出端通过一开关与第一输入端相连，第二输出端通过一开关与第二输入端相连，所述两个开关同时打开或闭合；每一级放大器的输入端与前一级放大器的输出端相连，所有放大器的开关同时打开或闭合；

双到单变换电路，输入端与所述最后一级放大器的输出端相连；

多级输出整形电路，输入端与所述双到单变换电路的输出端相连；

隔直流电容，位于所述各级放大器以及双到单变换电路的输入端之前；

第一开关，输入信号经过所述第一开关再经过所述隔直流电容后连接到所述第一级放大器；

第二开关，所述输入信号通过第二开关后接地，所述第二开关与所述多级放大器的所有开关同时打开或闭合。

由于采用了上述技术方案，本发明的CMOS电压比较器具有以下优点，比较速度快，比较精度高，输入动态范围大。

附图说明

图1是现有技术的比较器的结构框图以及工作原理图；

图2是本发明的CMOS电压比较器的一个实施例的结构框图；

图3是该实施例在清零状态时的结构框图；

图4是该实施例在比较状态时的结构框图；

图5是该实施例的各点的波形图；

图6是该实施例的放大器的电路图；

图7是该实施例的双到单变换电路的电路图；

图8是该实施例的开关的电路图。

具体实施方式

下面结合实施例和附图来进一步说明本发明的技术方案。

图2是本发明的CMOS电压比较器的一个实施例的结构框图，该实施例中采用了两级放大器级联，如图2所述，包括：

第一放大器21，其第一输出端通过一开关26与第一输入端相连，其第二输出端通过一开关26与第二输入端相连，两个开关同时打开或闭合，可以看作是统一操作的，所以在图中标记为同一符号；

第二放大器22，输入端与第一放大器21的输出端相连，其第一输出端通过一开关26与第一输入端相连，其第二输出端通过一开关26与第二输入端相连，这两个开关与第一放大器21的两个开关同时打开或闭合，所以图中也将它们看作是同一开关，故使用统一的标号26；

双到单变换电路23，输入端与第二放大器22的输出端相连；

输出整形电路24、25，输入端与双到单变换电路23的输出端相连，该实施例中，使用的是两级输出整形电路，由两级相同的输出整形电路24、25级联构成；

隔直流电容28，该实施例中，总共使用了六个隔直流电容，分别位于第一放大器21、第二放大器22以及双到单变换电路23的输入端之前；

第一开关27，输入信号经过第一开关27再经过隔直流电容28后连接到第一放大器21，由于有两路输出信号，因此第一开关27共有两个；

第二开关26，输入信号通过第二开关26后接地，第二开关26与第一、第二放大器的四个开关26同时打开或闭合，因此可以看作是同一个开关，图中使用统一的标号26。

本发明的CMOS电压比较器在开关26和27的控制下分成两种工作状态，图3是该实施例的CMOS电压比较器在清零状态时的结构框图。在开关26闭合，开关27打开时，电路为清零状态，此时，两级放大器21、22和双到单变换电路23的输入输出均短接，如图3所示。在清零状态时电路主要完成两个任务，求静态工作点和消除失调电压。电路由于输入输出短接，因此输入信号为0，此时每级的失调电压都转移到输出端，而由于级间采用电容28耦合，直流的失调电压不能直接传到下一级，从而消除了失调电压的影响。而且采用了两级放大电路，可以将每级的增益作得比较小，电路的切换速度可做得比较快。此时，各级电路的直流工作点也被定在vdd/2左右。

图4是该实施例在比较状态时的结构框图，比较状态时开关26闭合，27打开，如图4所示信号从输入端通过开关27输入，经两级放大器21、22和一级双到单变化电路23放大并转换成单端信号输出。经两级输出整形电路24、25整形后变为标准的数字信号输出。各点的大致波形如图5所示。

图5是该实施例的各点的波形图，(a)为输入信号的波形；(b)为经两极放大后的波形图；(c)为双端信号变为单端信号后的波形；(d)经整形后的波形。

图6是该实施例的放大器的电路图，如图6所示，该实施例的第一、第二放大器包括7个MOS管，

第七MOS管67为一NMOS管，其源极接地，栅极接偏置电压(BIAS)；

第五、六MOS管65、66为NMOS管，它们的源极均与第七MOS管67的漏极相连，栅极分别为第一或第二放大器的两个输入端IN+、IN-，漏极分别为第一或第二放大器的两个输出端OUT+、OUT-；

第一、二、三、四MOS管61、62、63、64为PMOS管，它们的源极与电源VDD相连，第一、二MOS管61、62的栅极通过开关26与第五MOS管65的栅极相连；第三、四MOS管63、64的栅极通过开关26与第六MOS管66的栅极相连；第一、三MOS管61、63的漏极与第五MOS管65的漏极相连；第二、四MOS管62、64的漏极遇第六MOS管66的漏极相连；

两个输出端OUT+、OUT-通过开关26与两个输入端IN-、IN+分别相连；

第一、第二放大器中的开关既前述的开关26；

两个电容68，一个电容的一端与第一、二MOS管的栅级相连，另一端与电源VDD相连；另一个电容的一端与第三、四MOS管的栅级相连，另一端与电源VDD相连。

该实施例所使用的放大电路结构简单，电路对称性好，失调电压低。放大电路也如前面所述，有两种工作状态，在清零状态时，输入输出短接，输入输出的直流电平被置在vdd/2左右。通过对vdd的两个电容的存储功能，为比较状态时的NMOS负载管提供偏置电压，在比较状态时电路正常工作，对输入的信号进行差分放大。下面的用作电流源的MOS管67需要另外提供一个偏置电压BIAS，以保证电路正常工作。

图7是该实施例的双到单变换电路的电路图，如图7所示，该实施例中，双到单变换电路包括：

第一、二MOS管71、72为PMOS管，它们的源极与电源相连，栅极互相连接，第一MOS管71的栅极还与该MOS管的漏极相连；

第三、四MOS管73、74为NMOS管，第三MOS管73的漏极与第一MOS管71的漏极相连，栅极和双到单变换电路的一个输入端IN+相连，该输入端还通过开关26和第一、三MOS管71、73的漏极相连；第四MOS管74的漏极与第二MOS管72的漏极相连，栅极和双到单变换电路的另一个输入端IN-相连，该输入端还通过开关26和第二、四MOS管72、74的漏极相连；

第五MOS管75为NMOS管，源极接地，栅极与偏置电压(BIAS)相连，漏极与第三、四MOS管73、74的源极相连；

第六MOS管76为PMOS管，源极与电源相连，栅极与第二、四MOS管72、74的漏极相连，漏极与输出端OUT相连；

第七MOS为77NMOS管，源极接地，栅极与偏置电压(BIAS)相连，漏极与输出端OUT相连。

双端到单端转化电路可以实现两个功能：对信号进一步放大；将差分信号转换成单端信号。电路也分两种工作状态，在清零状态，输入输出短接，此时的输出电压低于后面的非们的阈值电压，从而使得输出为0；在比较状态时，电路为一双端输入单端输出的放大电路，对输入信号进行进一步放大后，变为单端信号输出。

图8是该实施例的开关的电路图，如图8所示，该实施例中的开关26、27包括两个MOS管81、82，均为NMOS管，第一MOS管81的栅极与电源相连，漏极为开关的一端，第二MOS管82的栅极通过一反向器83与电源相连，源极与漏极相连，并与第一MOS管81的源极相连，第二MOS管82的源极为开关的另一端。

此开关利用MOS的开关特性来实现，以NMOS管81为开关管，而源漏短接的NMOS管82用来吸收在开关关断时，沟道中的电荷，减小开关的开与关对电路性能的影响。

由于采用了上述技术方案，本发明的CMOS电压比较器具有以下优点：

多级实现：电路由多级放大器级联实现，可增加电路的转换速度。

消除失调电压：通过输入电容存储法消除失调电压的影响，各级间采用电容偶合的方式，使电路的失调电压可以做到很小，可达几十微伏到几百微伏的程度。

动态自偏置：通过输入输出短接，在消除失调电压的同时，将输入输出短的共摸电平动态的偏置到vdd/2左右。

开关采用NMOS实现开关，同时利用一个源漏短接且尺寸为开关管的一半NMOS来消除开关的开，关对电路性能的影响。

Claims

1.一种CMOS电压比较器，其特征在于，包括：

2.如权利要求1所述的CMOS电压比较器，其特征在于，所述输出整形电路为两级输出整形电路。

3.如权利要求1或2所述的CMOS电压比较器，其特征在于，包括两级放大器，第一放大器和第二放大器。

4.如权利要求3所述的CMOS电压比较器，其特征在于，所述第一放大器包括7个MOS管，

第七MOS管为一NMOS管，其源极接地，栅极接偏置电压；

第五、六MOS管为NMOS管，它们的源极均与所述第七MOS管的漏极相连，栅极分别为所述第一放大器的两个输入端，漏极分别为所述第一放大器的两个输出端；

第一、二、三、四MOS管为PMOS管，它们的源极与电源相连，第一、二MOS管的栅极通过开关与所述第五MOS管的栅极相连；第三、四MOS管的栅极通过开关与所述第六MOS管的栅极相连；第一、三MOS管的漏极与所述第五MOS管的漏极相连；第二、四MOS管的漏机遇所述第六MOS管的漏极相连；

所述两个输出端通过开关与所述两个输入端分别相连；

所述第一放大器中的所有开关均与所述第二开关同时打开或闭合；

两个电容，一个电容的一端与所述第一、二MOS管的栅级相连，另一端与所述电源相连；另一个电容的一端与所述第三、四MOS管的栅级相连，另一端与所述电源相连。

5.如权利要求3所述的CMOS电压比较器，其特征在于，所述第二放大器包括7个MOS管，

第七MOS管为一NMOS管，其源极接地，栅极接偏置电压；

所述两个输出端通过开关与所述两个输入端分别相连；

6.如权利要求1或2所述的CMOS电压比较器，其特征在于，所述双到单变换电路包括7个MOS管，

第一、二MOS管为PMOS管，它们的源极与电源相连，栅极互相连接，第一MOS管的栅极还与该MOS管的漏极相连；

第三、四MOS管为NMOS管，第三MOS管的漏极与所述第一MOS管的漏极相连，栅极和所述双到单变换电路的一个输入端相连，该输入端还通过开关和所述第一、三MOS管的漏极相连；第四MOS管的漏极与所述第二MOS管的漏极相连，栅极和所述双到单变换电路的另一个输入端相连，该输入端还通过开关和所述第二、四MOS管的漏极相连；

第五MOS管为NMOS管，源极接地，栅极与偏置电压相连，漏极与所述第三、四MOS管的源极相连；

第六MOS管为PMOS管，源极与电源相连，栅极与所述第二、四MOS管的漏极相连，漏极与输出端相连；

第七MOS为NMOS管，源极接地，栅极与所述偏置电压相连，漏极与所述输出端相连。

7.如权利要求3所述的CMOS电压比较器，其特征在于，所述双到单变换电路包括7个MOS管，

8.如权利要求1或2所述的CMOS电压比较器，其特征在于，所述第一、第二开关包括两个MOS管，均为NMOS管，第一MOS管的栅极与电源相连，漏极为所述开关的一端，第二MOS管的栅极通过一反向器与电源相连，源极与漏极相连，并与所述第一MOS管的源极相连，所述第二MOS管的源极为所述开关的另一端。

9.如权利要求3所述的CMOS电压比较器，其特征在于，所述第一、第二开关包括两个MOS管，均为NMOS管，第一MOS管的栅极与电源相连，漏极为所述开关的一端，第二MOS管的栅极通过一反向器与电源相连，源极与漏极相连，并与所述第一MOS管的源极相连，所述第二MOS管的源极为所述开关的另一端。