JP4632548B2 - プラズマ処理室における不均一なウェハ処理を補正する方法及び装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は半導体デバイスの製造に関する。特に、本発明は、半導体プラズマ処理システムにおけるプラズマ処理中にウェハの均一性を向上させる方法及び装置に関する。
【０００２】
【従来の技術】
半導体処理システムは、集積回路製造において半導体ウェハを処理するために使用される。特に、プラズマ半導体処理は、エッチング、酸化、化学蒸着（ＣＶＤ）、その他において、一般的に使用される。プラズマ半導体処理は通常、プラズマ処理システムにより行われ、一般的には制御された設定を提供するプラズマ処理室が含まれる。
【０００３】
従来のプラズマ処理室は、ウェハ（例えば、シリコンウェハまたは基板）を処理のための位置に保持する静電チャックを含む場合が多い。静電チャックは、静電気力を利用して、ウェハをチャックに固定し、一般的にはモノポーラ及びバイポーラ静電チャックに分類される。モノポーラ静電チャックは、単一の極を有し、バイポーラ静電チャックは２つの極を有する。静電チャックは、この技術において広く知られており、例えば、フランソワ・ギーヨにより一般所有されている米国特許第５，７８９，９０４号「高出力静電チャック接点」と、ジョーンズらによる米国特許出願第０８／６２４，９８８号「動的フィードバック静電ウェハチャック」と、カストロらによる米国特許出願第０８／５５０，５１０号と、クブリらによる米国特許第５，７９３，１９２号「ウェハ処理システムにおいて半導体ウェハを固定及び固定解除する方法及び装置」とにおいて、十分に説明されている。これら参照文献の開示は、本明細書に引用として組み込むものとする。
【０００４】
図１は、ウェハ１０２を固定する代表的な静電チャック（ＥＳＣ）１００の断面図を示す。静電チャック１００は、誘電層１０６及び１１０と、電極１０８の層とを含む。電極１０８は、誘電層１０６及び１０８の間に配置され、バイポーラＥＳＣ配列において一対の極１０８Ａ及び１０８Ｂとして構成され、その間に絶縁体が設けられる。
【０００５】
極１０８Ａ及び１０８Ｂは、電源１１２の正及び負の端子に結合される。したがって、極１０８Ａには正のバイアスがかかり、極１０８Ｂには負のバイアスがかかる。極１０８Ａ及び１０８Ｂのバイアス電位は、誘電層１０６及び１１０の隣接する表面領域の電荷を誘導する。例えば、極１０８Ａの上に存在する誘電層１０６の底面領域１１６では負の電荷が誘導される。一方、底面領域１１６の反対側にある誘電層１０６の上面領域１１８では正の電荷が誘導される。同様に、極１０８Ｂの上に配置された誘電層１０６の底面領域１２０では正の電荷が誘導され、誘電層１０６の反対側の上面領域１２２では負の電荷が蓄積する。
【０００６】
誘電層１０６の上面領域１１８及び１２２の正及び負の電荷は、次に、ウェハ１０２の底面領域１２４及び１２６に沿って蓄積される電荷を誘導する。誘電層１０６とウェハ１０２との間で誘導された電位は、ウェハ１０２を静電チャック１００に固定することが可能な静電気力を生み出す。ウェハ１０２が固定された状態で、ウェハ上のプラズマ領域１２８にはプラズマソースガスが放出され、望ましい度合いのエッチングまたは蒸着が達成されるまで、エッチング、蒸着、スパッタリング、またはその他のプラズマ処理が行われる。
【０００７】
残念ながら、こうしたプラズマ処理では通常、ウェハ１０２上でのプラズマの不均一な分布のため、均一な結果が生じない。例えば、図２Ａは、ウェハのスパッタリング速度を表す代表的なグラフ２００を示す。曲線２０２は、ウェハ１０２の中心２０４からの半径距離でのスパッタリング速度を示している。グラフ２００に示すように、スパッタリング速度は、半径方向の位置がウェハの中心２０４に近づくと増加する。反対に、スパッタリング速度は、ウェハ１０２の半径距離が中心２０４から増加すると減少し、その後、ウェハのエッジ近くで急激に増加する。
【０００８】
ウェハ上でのプラズマの不均一な分布は通常、ウェハの表面全体での不均一な処理結果を生み出す。図２Ｂは、従来のプラズマ処理室でエッチングした後のウェハのエッチング済み表面２１０を示す。例示の目的から、エッチング処理の前、ウェハの表面は均一な表面２１２であったと仮定する。エッチング処理後、ウェハの表面２１０は、どちらの方向においても、ウェハの中心２１４からの上向きの傾斜を形成している。特に、エッチング済み表面２１０は、中心領域での高いプラズマ密度から、ウェハの中心２１４が隣接する領域よりも多くエッチングされたことを示している。
【０００９】
図２Ｃは、従来のプラズマ処理室においてプラズマ蒸着を実行した後のウェハ表面の半径距離での蒸着均一性を示している。破線２２０は、プラズマ蒸着前のウェハの表面に対応している。プラズマ蒸着処理後、結果として生じたウェハ表面２２２は、ウェハの中心２２４の最高点から下向きに傾斜している。結果として生じたウェハ表面２２２は一般に、図２Ａにおいて上で例示したプラズマ分布またはスパッタリング速度を反映する。こうしたプラズマエッチング及び蒸着処理により生じたウェハの不均一な表面特性は、ウェハ当たりの歩留まり及びスループットを減少させるため、望ましくない。
【００１０】
従来の方法では、ウェハの側部に配置される追加アパーチャまたはホールを有するシャワーヘッドを使用することで、プラズマの不均一性を改善している。こうした追加アパーチャまたはホールは、シャワーヘッドが更に多くのプラズマソースガスを放出できるように設計される。したがって、ウェハの中心から離れた位置にある領域で、更に多くのプラズマが生成され、こうした領域での低いプラズマ分布を補正する。このアプローチは、処理の不均一性をある程度は改善するが、シャワーヘッドとウェハとの間の距離に非常に敏感である。例えば、シャワーヘッドがウェハから遠すぎる場合、シャワーヘッドから放出されるプラズマソースガスは均一に分布しない恐れがあり、これはプラズマの不均一な分布につながる。一方、ウェハがシャワーヘッドに近すぎる場合、プラズマソースガスが均一に分布するための時間が十分ではない恐れがある。
【００１１】
別のソリューションでは、シャワーヘッドまたは静電チャックの周囲で磁気閉じ込めリングを実施し、リングにより定められるエリア内にプラズマを閉じ込める。このようにプラズマを閉じ込めることにより、リングはウェハの半径方向外側の領域でのプラズマ密度を高めるように設計されている。しかしながら、残念なことに、磁気閉じ込めリングは、閉じ込めリングの磁場のため、ウェハの外周において、広く知られているカスプ効果を発生させる場合が多い。
【００１２】
更に、ウェハ上で均一に分布するプラズマを生成することで、プラズマ密度減少の望ましくない影響が発生する可能性がある。これは、減少したプラズマ密度にさらされるウェハでは、高いプラズマ密度にさらされるウェハに比べ、望ましいエッチングまたは蒸着結果を生み出すための時間が一般に長くなるためである。したがって、均一に分布するプラズマ環境においては、エッチングまたは蒸着を完了させるまでの時間が長くなる可能性がある。
【００１３】
【発明が解決しようとする課題】
上述した観点から、処理時間を大幅に増加させることなく、且つプラズマソースガスのソースからのウェハの距離に対して相当敏感になることなく、プラズマ処理中にウェハ処理の均一性を向上させる方法及び装置が望まれる。
【００１４】
【課題を解決するための手段】
概して言えば、本発明は、プラズマ処理室における不均一なプラズマ処理を補正する方法及び装置を提供することで、こうした必要性を満たす。本発明は、プロセス、装置、システム、デバイス、方法、またはコンピュータ読み取り可能な媒体を含む多数の方法で実施できると理解されるべきである。本発明のいくつかの実施形態について、以下で説明する。
【００１５】
一実施形態によれば、本発明は、プラズマ処理室における不均一なプラズマ処理を補正する方法を提供する。このプラズマ処理室は、ウェハを固定する静電チャックを有する。この静電チャックは複数の層を有する。第１のウェハ（例えば、サンプルウェハ）は、第１のウェハをプラズマにさらすことにより、第１のプラズマ処理室内において、静電チャック上で処理される。その後、処理された第１のウェハの不均一な特性が判断される。この不均一な特性に基づき、静電チャックの１つ以上の層は、不均一な特性を略補正するために構成される。その後、第２のウェハが、構成された静電チャック上で処理され、略均一な処理結果が生み出される。
【００１６】
別な実施形態において、本発明は、プラズマ処理室における不均一なプラズマ処理を補正する方法を提供する。このプラズマ処理室は、ウェハを固定する静電チャックとウェハ上に配置された電極とを有する。第１のウェハは、第１のウェハをプラズマにさらすことにより、第１のプラズマ処理室内において、静電チャック上で処理される。処理された第１のウェハから、不均一な特性が判断される。その後、電極は、処理された第１のウェハにおける不均一な特性を略補正するために、複数の電気的に区分された部分により構成される。この構成済み電極を使用して、プラズマ処理室で第２のウェハが処置され、略均一な処理結果が生み出される。
【００１７】
別の実施形態によれば、本発明は、プラズマ処理室でのプラズマ処理中にウェハを固定する静電チャックを提供する。この静電チャックは、第１の層と電極とを有する。この電極は、ＲＦ電力をプラズマに伝達するために第１の層の下に配置される。第１の層は、プラズマ処理室内のプラズマ（つまりイオン）が略均一な形でウェハに引き寄せられるように、ウェハ上に変化するＤＣバイアスを生成することに適合した変化する第１のインピーダンスを有する。
【００１８】
有利なことに、本発明は、プラズマ処理室における不均一なウェハ処理を補正する効率的な方法及び装置を提供する。層の厚さを変化させること及び他のインピーダンス素子を追加することにより、ウェハ上に変化するＤＣバイアス及び／または変化するプラズマ密度分布が生成される。この変化するＤＣバイアスは、ウェハ表面全体で、略均一な形でプラズマ（つまりイオン）を引き寄せることにより、ウェハ上での不均一なプラズマ処理を補正する働きをする。本発明の前記その他の利点は、以下の詳細な説明を読み、図面の様々な図を調べることにより明らかになろう。
【００１９】
本発明は、添付図面に基づき、以下の詳細な説明から容易に理解されよう。尚、同一符号は同一構成要素を示す。
【００２０】
【発明の実施の形態】
ここでは、プラズマ処理室における不均一なウェハ処理を補正する方法及び装置に関する発明について説明する。以下の説明においては、本発明の完全な理解を提供するために、多数の特定の詳細について述べる。しかしながら、当業者にとって、こうした特定の詳細の全部または一部がなくとも、本発明を実施可能であることは明白となる。別の事例においては、本発明を不必要に曖昧にしないために、広く知られている処理工程については詳細に説明されていない。
【００２１】
図３は、本発明の一実施例に従う半導体ウェハ３０２を処理する代表的なプラズマ処理システム３００を示す。プラズマ処理システム３００は、プラズマ処理室３０４と、ＥＳＣ電源３０６と、一対のＲＦ電源３０８及び３１０とを含む。プラズマ処理室３０４は、シャワーヘッド３１２と、バイポーラ静電チャック３１６とを含む。シャワーヘッド３１２は、プラズマ処理室３０４内のウェハ３０２上のプラズマ領域３２２にソースガスを導入するために使用される。ウェハ３０２は、プラズマ処理のために静電チャック３１６上に配置され固定される。最上部電極３１４は、単一の組立体ユニットとして、シャワーヘッド３１２上に配置することができる。シャワーヘッド３１２及び／または電極３１４は、アルミニウム、シリコン、グラファイト、またはその他といった任意の適切な材料により作ることができる。
【００２２】
静電チャック３１６は、バイポーラ配列で金属層３２０上に形成された誘電層３１８を含む。誘電層３１８は、最適なインピーダンス特性を有する１つ以上の誘電材料により形成することができる。金属層３２０は、一対の極３２０Ａ及び３２０Ｂを含み、静電極（つまり電極）として機能することに適合する。極３２０Ａ及び３２０Ｂは、それぞれ、ＥＳＣ電源３０６の負及び正の端子に結合される。これにより、極３２０Ａは負極として機能し、極３２０Ｂは正極として動作する。ガス（例えば、ヘリウム）は、１本以上のフィードチューブ３２２を介して、静電チャック３１６を通じてウェハ３０２へ、圧力をかけて提供される。このガスは、プラズマ処理中のウェハ温度の制御を促進する冷媒の役割を果たす。静電チャック３１６は、層３１８及び３２０の上、下、または間に配置される他の層を有することができる。ここではバイポーラ静電チャックが例示されているが、このプラズマ処理システムは、任意の数及びタイプの層を有する他のモノポーラ及びバイポーラ静電チャックと共に使用可能であることを心に留めておくべきである。
【００２３】
ＲＦ電源３０８は、シャワーヘッド３１２上に配置された電極３１４にＲＦ電力を提供し、プラズマ処理室３０４内のプラズマを励起する。同様に、ＲＦ電源３１０は、静電チャック３１６にＲＦ電力を提供するように構成される。ＲＦ電源３０８及び３１０は、コイル、プレートその他といった、ＲＦ電力を生成するのに適した任意のＲＦ電力装置にすることができる。
【００２４】
ＲＦ及びＥＳＣ電源３０８、３１０、及び３０６が、プラズマ領域にソースガスを放出するシャワーヘッド３１２と共に起動されるとき、ウェハ３０２上のプラズマ領域３２２において、ソースガスからプラズマが生成される。生成されたプラズマは正及び負の電荷を含む。正の電荷は一般に、イオンと呼ばれる。同時に、電極層２３０の負極及び正極３２０Ａ及び３２０Ｂは、極とそれぞれの上にあるウェハ領域との間で静電気力を誘導する。このためウェハ３０２は、プラズマ処理中、静電気力により静電チャック３１６に固定される。
【００２５】
一実施例において、ＥＳＣ電源３０６は数千ボルト（例えば±２，０００ボルト）を伝達することが可能な高出力装置である。ＥＳＣ電源３０６はＤＣ電圧を伝達し、ＲＦ電源３０８及び３１０はＲＦ電力を伝達する。認識すべき点として、本明細書では、本発明の利点の理解を促進するために、プラズマ処理システム３００について詳細に説明している。しかしながら、本発明自体は、任意の特定のタイプのウェハ処理装置またはシステムに限定されず、任意の最適なウェハ処理システムでの使用に適合させることが可能であり、こうしたシステムには、その一部として、蒸着、酸化、エッチング（ドライエッチング、プラズマエッチング、反応性イオンエッチング（ＲＩＥ）、磁気反応性イオンエッチング（ＭＥＲＩＥ）、電子サイクロトロン共鳴（ＥＣＲ）を含む）、またはその他の適合するものが含まれる。
【００２６】
同じく図３について、ＤＣバイアス電圧は通常、モノポーラ及びバイポーラＥＳＣ配列の両方において、プラズマ処理システム３００の動作中、ウェハ３０２上で生成される。こうしたＤＣバイアスの生成は、この技術で広く知られている。下で更に詳細に説明するように、本発明では、ウェハ上に変化するＤＣバイアスを生成し、ウェハの表面全体で略均一な形でプラズマ（つまりイオン）を引き寄せるために、静電チャックまたは最上部電極における１つ以上の層のジオメトリ及び／または材料を準備する。
【００２７】
図４Ａは、本発明の一実施例に従うプラズマ処理室における均一なウェハ処理を提供する方法のフローチャートを示す。この方法は、操作４０２で開始され、操作４０４に進み、ここでサンプルウェハが、プラズマ処理室内の従来の静電チャック上で処理される。このウェハ処理は、サンプルウェハに対して、エッチング、蒸着、スパッタリング、その他といった任意の最適なプラズマ処理を施すことを含むことができる。
【００２８】
ウェハ処理の完了後、サンプルウェハは操作４０６において、好ましくはプラズマ処理室の外部で測定され、処理済みウェハの処理均一特性が生成される。好ましくは、この処理均一特性は、ウェハの複数の半径方向の位置における処理（例えば、エッチング、蒸着等）の処理均一性結果を測定することで得られる。例えば、エッチングまたは蒸着等の処理の結果として生じた深さを、ウェハの半径方向の位置の関数として、ウェハ上の様々な位置で測定することができる。これにより、この処理均一特性は、ウェハの半径幅での処理の均一性と相関する。この均一特性は、プロットして校正曲線を生成すること、表にすること、またはその他が可能である。
【００２９】
その後、操作４０８において、処理均一特性に従ってサンプルウェハの不均一性を補正するために、静電チャックまたはウェハ上の最上部電極の１つ以上の層が構成される。一実施形態において、本発明は、静電チャックまたは電極の１つ以上の層のジオメトリ（つまり形状）を構成する。このジオメトリは、処理均一特性において表されるウェハの不均一な処理特性を略補正するインピーダンスを提供することに適合する。
【００３０】
別の実施例において、本発明は、静電チャックまたは最上部電極の１つ以上の層の材料を構成する。例えば、選択された層が複数の部分に区分され、これは複数の材料で形成され、好ましくは一部分当たり一種類の材料となる。こうした部分の材料の性質は、ウェハの半径距離上で、不均一な処理特性を略補正するための変化するインピーダンスを提供する。更に別の実施形態においては、ウェハの不均一な処理特性を補正するのに必要なインピーダンスを提供するために、ジオメトリ及び材料の構成を組み合わせることができる。
【００３１】
構成された静電チャック及び／または電極は、その後、新しいウェハの処理のためにプラズマ処理室に配置される。操作４１０では、新たに構成されたプラズマ処理室において新しいウェハが処理される。静電チャック及び／または電極は、ウェハの表面全体で略均一な形でプラズマ（つまりイオン）を引き寄せるように構成されているため、結果として生じるウェハは、略均一な処理特性を示す。この処理の後、この方法は操作４１２で終了する。ここでは単一のウェハについて例示したが、プラズマ処理室において複数のウェハを同時に処理することができる。例えば、複数のサンプルウェハを処理し、それぞれのウェハの処理均一特性を生成することができる。加えて、処理室内の構成済み静電チャックまたは最上部電極を使用して、複数の新しいウェハを処理することができる。
【００３２】
図４Ｂは、本発明の一実施例に従うジオメトリ及び／または材料の構成に関する更に詳細な方法の操作４０８を示す。この方法は操作４５２で開始され、操作４５４に進み、ここでＥＳＣまたは最上部電極の１つ以上の層が構成のために選択される。前記のように、ＥＳＣは、複数の誘電層、電極層、その他を含むことができる。
【００３３】
その後、操作４５６において、処理均一特性により表される測定された不均一性を略補正するＤＣバイアスを提供するために、選択された層のインピーダンスが決定される。様々なＤＣバイアスを提供するためのインピーダンスの決定は、この技術において広く知られている。例えば、このインピーダンスは、クーロンの法則、ガウスの法則、及びその他により説明される広く知られた方程式を使用することで決定できる。次に操作４５８において、決定されたインピーダンスを提供するために、選択された層のジオメトリ及び／または材料が構成される。その後、この方法は操作４６０で終了する。
【００３４】
図５Ａないし５Ｅは、複数の静電チャックの断面図を示す。それぞれの静電チャックは、電極層、誘電層、その他の複数の層を含む。しかしながら、この静電チャックは単なる例であり、ウェハ上での均一なプラズマ処理を提供するために任意の数の層及び材料を任意の順序で有することが可能であると理解するべきである。加えて、最上部電極も、均一特性に従ってジオメトリ及び／または材料を構成することで、静電チャックと同様の形で構成することができる。
【００３５】
図５Ａは、本発明の一実施例に従う不均一な処理特性を補正することに適合するジオメトリを有する代表的な静電チャック５０２を示す断面図である。静電チャック５０２は、電極層５０６上に配置された誘電層５０４を含む。誘電層５０４の上面は平坦だが、底面５０８は、誘電層５０４全体に変化する厚さを提供するためにカーブしている。好適な実施形態において、誘電層５０４は、複数の部分５０４Ａ、５０４Ｂ、５０４Ｃ、５０４Ｄ、５０４Ｅ、５０４Ｆ、５０４Ｇ、５０４Ｈ、及び５０４Ｉ（以降「５０４Ａないし５０４Ｉ」と呼ぶ）に区分される。ここではこのように区分された層を例示しているが、本発明は部分毎に区分されていない誘電層でも機能すると理解するべきである。
【００３６】
それぞれの部分５０４Ａないし５０４Ｉは、隣接する部分から電気的に絶縁されたそれぞれの部分に区分される。部分５０４Ａないし５０４Ｉは、好ましくは同じ材料で形成されるが、異なる材料を使用することもできる。電極層５０６は、誘電層５０４の底面５０８を補完する。
【００３７】
この仕組みにおいて、誘電層５０４の電気的に絶縁された部分５０４Ａないし５０４Ｉの変化する厚さは、誘電層５０４全体に変化するインピーダンスを提供することに適合する。誘電層５０４の変化する厚さは、次に、変化するＤＣバイアスを生成する働きをし、これはウェハ表面全体で略均一な形でプラズマ（つまりイオン）を引き寄せることで、ウェハ上の不均一なプラズマ処理を補正する。例えば、静電チャック５０２は、図２Ａ、２Ｂ、及び２Ｃにおいて上で例示したウェハの処理の不均一性を補正するために使用することができる。誘電層５０４の下部表面５０８はカーブするように表示されているが、これは他の形状またはジオメトリにすることもできる。実際、誘電層５０４は、均一特性に従った線形、非線形、曲線、または階段形状を一部として含む任意の形状で形成することができる。加えて、静電チャック５０２は、層５０８及び５０６の上、下、または間に配置される他の多数の層を含むことができる。
【００３８】
図５Ｂは、本発明の別の実施例に従う階段ジオメトリにより不均一な処理特性を補正する代表的な静電チャック５１２を示す断面図である。静電チャック５１２は、電極層５１６の上に配置された誘電層５１４を含む。誘電層５１４は、複数の部分５１４Ａ、５１４Ｂ、５１４Ｃ、５１４Ｄ、５１４Ｅ、５１４Ｆ、５１４Ｇ、５１４Ｈ、及び５１４Ｉ（以降「５１４Ａないし５１４Ｉ」と呼ぶ）に区分され、そのそれぞれは隣接する部分から電気的に絶縁される。誘電層５１４の底面５１８は、部分５１４Ａないし５１４Ｉの変化する厚さのため、階段型に成形される。誘電層５１４の下の電極層５１６は、補完的な階段層を形成する。
【００３９】
層５１４の厚さは、中央部分５１４Ｅから部分５１４Ｂ及び５１４Ｈまで、段階的に減少する。エッジ部分５１４Ａ及び５１４Ｉは、ウェハのエッジ部の上での高いプラズマ密度を補正するために、部分５１４Ｂ及び５１４Ｈよりも大幅に厚くなっている。階段形状の変化する厚さは、静電チャック５１２の表面上に変化するインピーダンスを提供し、これによりウェハ表面全体で均一な形でプラズマ（つまりイオン）を引き寄せるための変化するＤＣバイアスを提供する。誘電層及び電極層５１４及び５１６の階段形状は、均一特性（例えば、均一性曲線、表、その他）を複数の領域に区分することで実施できる。その後、誘電層の厚さは、区分した領域毎に決定することができる。
【００４０】
同様に、図５Ｃは、本発明の別の実施例に従う階段形状を有する代表的な静電チャック５２２を示す断面図である。静電チャック５２２において、電極層５２６は、上部誘電層５２４と下部誘電層５２８との間に挟まれている。上部誘電層５２４は、電気的に絶縁された部分５２４Ａ、５２４Ｂ、５２４Ｃ、５２４Ｄ、５２４Ｅ、５２４Ｆ、５２４Ｇ、５２４Ｈ、及び５２４Ｉに区分される。層５２４の底面５３０は、階段形状で形成される。電極層５２６は、上部誘電層５２４の階段表面５３０を補完する。
【００４１】
静電チャックまたは上部電極の層は、層のジオメトリの変化の有無にかかわらず、異なる材料により構成することができる。例えば、図５Ｄは、本発明の一実施例に従う層内に複数の材料を有するように構成された静電チャック５４２を示す断面図である。静電チャック５４２は、電極層５４６上に配置された誘電層５４４を含む。誘電層５４４は、複数の部分５４４Ａ、５４４Ｂ、５４４Ｃ、５４４Ｄ、５４４Ｅ、５４４Ｆ、５４４Ｇ、５４４Ｈ、及び５４４Ｉ（以降「５４４Ａないし５４４Ｉ」と呼ぶ）に区分される。それぞれの部分５４４Ａないし５４４Ｉは、望ましいインピーダンスを提供することに適合する材料を含む。例えば、均一特性（例えば、均一性曲線、均一性表、その他）は、複数の領域に区分することができる。その後、誘電層は、区分された均一特性の領域に対応する複数の部分５４８ないし５６４に区分することができる。区分されたそれぞれの部分５４４Ａないし５４４Ｉに関して、不均一性を補正するために必要なインピーダンスが決定される。その後、区分されたそれぞれの部分５４４Ａないし５４４Ｉは、必要なインピーダンスを提供する材料により形成される。このようにすることで、誘電層５４４は全体として、ウェハ全体に変化するＤＣバイアスを生成するための変化するインピーダンスを提供し、これにより均一な形でウェハにプラズマ（つまりイオン）を引き寄せる。
【００４２】
一実施例において、それぞれの部分５４４Ａないし５４４Ｉは、固有のインピーダンスを提供するための異なる材料を含む。別の実施例において、部分５４４Ａないし５４４Ｉは、中央部分５５６に関して対称となるように材料を含むことができる。例えば、部分５４４Ａ及び５４４Ｉは同一の材料を含むことが可能であり、部分５４４Ｂ及び５４４Ｈは別の材料により形成することが可能であり、部分５４４Ｃ及び５４４Ｇは同じ材料を有することが可能であり、部分５４４Ｄ及び５４４Ｆは更に別の材料を有することが可能である。こうした配置は、対称曲線の不均一性を補正するのに適しており、この例は前に図２Ｂ及び２Ｃで例示されている。
【００４３】
図５Ｅは、本発明の別の実施例に従う代表的な静電チャック５５２を示す断面図である。静電チャック５５２は、上部誘電層５５４と下部誘電層５５８との間に配置された電極層５５６を含む。電極層５５６は、電気的に絶縁された複数の部分５５６Ａ、５５６Ｂ、５５６Ｃ、５５６Ｄ、及び５５６Ｅに区分され、そのそれぞれは望ましいインピーダンスを提供するのに適した材料により形成される。したがって、複数の部分５５６Ａ、５５６Ｂ、５５６Ｃ、５５６Ｄ、及び５５６Ｅは、ウェハの表面上に変化するＤＣバイアスを発生させるための変化するインピーダンスを提供する。
【００４４】
ジオメトリ及び／または材料を構成することに加え、望ましいインピーダンスを生成するために追加的なインピーダンス素子を提供することができる。例えば、静電チャックの電極層は、インピーダンス素子と結合させることができる。図５Ｆは、本発明の一実施形態による複数のインピーダンス素子５６０Ａ、５６０Ｂ、５６０Ｃ、５６０Ｄ、及び５６０Ｅを有する静電チャック５６２の例を示す断面図である。図５Ｅに例示した静電チャックと同じく、静電チャック５６２は、一対の誘電層５６４及び５６８の間に配置された電極層５６６を含む。しかしながら、静電チャック５６２においては、電極層５６６全体に変化するインピーダンスを提供するために、インピーダンス素子５６０Ａ、５６０Ｂ、５６０Ｃ、５６０Ｄ、及び５６０Ｅが、電気的に区分された部分５６６Ａ、５６６Ｂ、５６６Ｃ、５６６Ｄ、及び５６６Ｅにそれぞれ結合されている。インピーダンス素子は、インピーダンス素子として機能することが可能な任意の既知の要素にすることが可能であり、これには抵抗器、コンデンサ、インダクタ、またはこれらの任意の組み合わせといったデバイスが含まれる。図５Ｅ及び５Ｆにおいては、電極層５５６及び５６６それぞれの上にある誘電層５５４及び５６４を区分することも可能である点に注意するべきである。
【００４５】
最上部電極も、均一特性に従ってジオメトリ及び／または材料を構成すること、或いは追加インピーダンス素子を提供することにより、静電チャックと同様の方法で構成することができる。例えば、図５Ｇは、本発明の一実施例に従う複数のインピーダンス素子５７６Ａ、５７６Ｂ、５７６Ｃ、５７６Ｄ、及び５７６Ｅを有する代表的な電極５７２を示す断面図である。電極５７２は、電極層５７４と、複数のインピーダンス素子５７６Ａ、５７６Ｂ、５７６Ｃ、５７６Ｄ、及び５７６Ｅとを含み、これらはＲＦ電源に結合される。電極層５７４は、電気的に絶縁された複数の部分５７４Ａ、５７４Ｂ、５７４Ｃ、５７４Ｄ、及び５７４Ｅに区分され、これらは同じ材料または複数の異なる材料により形成することができる。部分５７４Ａ、５７４Ｂ、５７４Ｃ、５７４Ｄ、及び５７４Ｅは、それぞれインピーダンス素子５７６Ａ、５７６Ｂ、５７６Ｃ、５７６Ｄ、及び５７６Ｅに電気的に結合され、これらはウェハ表面に変化するＤＣバイアスを発生させるため、或いは変化するプラズマ密度分布を発生させるために、電極層５７４において変化するインピーダンスを提供するように構成される。注意点として、静電チャックの構成は、本発明の説明した実施形態に従って、ＤＣバイアス及び／またはプラズマ密度分布を変化させる同様の働きをする。
【００４６】
別の実施例に従うと、本発明は、ウェハの外周領域での不均一性を補正することに適合したＥＳＣリングを提供する。例えば、図６Ａは、本発明の一実施例に従うＲＦ電極６０４上に配置されたＥＳＣリング６０２を含む静電チャック６００を示す斜視図である。ＥＳＣリング６０２は、静電チャック６００の外周の周りでリングを形成し、上部誘電層６０６と下部誘電層６１０との間に配置された電極層６０８を含む。ＥＳＣリング６０２内のＲＦ電極６０４上にはオプションの誘電層が設けられる。ＥＳＣリング６０２は、従来の静電チャックのものよりも小さいため、製造に関する複雑性及びコストは大幅に減少される。
【００４７】
図６Ｂは、本発明の一実施例に従う層６０６の材料及びジオメトリを示す静電チャック６００の断面図を示す。静電チャック６００は、ウェハを処理のための位置に固定する。誘電層６０６は、２つの部分６１４及び６１８を含み、これらは異なる材料で形成される。加えて、２つの部分６１４及び６１８は、異なるジオメトリを有する。こうした変化する材料部分及びジオメトリのインピーダンスにより、ウェハ６１６の表面にプラズマ（つまりイオン）をより均一に引き寄せることができる。
【００４８】
コスト及び複雑性を減少させるために、ＥＳＣリング６０２は更に簡略化することができる。図７は、本発明の一実施例に従うＥＳＣリング６０２の代わりに複数の部分７０２、７０４、７０６、及び７０８を含む代表的な静電チャック７００を示す斜視図である。部分７０２、７０４、７０６、及び７０８の層は、望ましいインピーダンスを提供するために独立して構成すること、或いは対称に構成することができる。したがって、静電チャック７００では、製造に関するコスト及び複雑性が大幅に削減される。
【００４９】
本発明、つまりプラズマ処理室における不均一なウェハ処理を補正する方法及び装置について、以上のように説明した。本発明は、いくつかの好適な実施例に関して説明されているが、本発明の範囲に属する変形例、置換例、及び等価物が存在する。更に、本発明の方法及び装置を実施する多数の代替方法が存在する点にも注意するべきである。従って、前記特許請求の範囲は、本発明の本来の趣旨及び範囲に属するこうしたすべての変形例、置換例及び等価物を含むものとして解釈されるべきである。
【図面の簡単な説明】
【図１】 ウェハを固定する代表的な静電チャックを示す断面図である。
【図２Ａ】 ウェハ上でのスパッタリング速度を表す代表的なグラフを示す図である。
【図２Ｂ】 従来のプラズマ処理室においてエッチングした後のウェハのエッチング済み表面を示す図である。
【図２Ｃ】 従来のプラズマ処理室においてプラズマ蒸着を実行した後の半径距離でのウェハ表面の蒸着の不均一性を示す図である。
【図３】 本発明の一実施例に従う半導体ウェハを処理する代表的なプラズマ処理システムを示す図である。
【図４Ａ】 本発明の一実施例に従うプラズマ処理室において均一なウェハ処理を提供する方法を示すフローチャートである。
【図４Ｂ】 本発明の一実施例に従うジオメトリ及び／または材料を構成する方法を示す図である。
【図５Ａ】 不均一な処理特性を補正するのに適合したジオメトリを有する代表的な静電チャックを示す断面図である。
【図５Ｂ】 階段ジオメトリにより不均一な処理特性を補正する代表的な静電チャックを示す断面図である。
【図５Ｃ】 本発明の別の実施例に従う階段層を有する代表的な静電チャックを示す断面図である。
【図５Ｄ】 本発明の一実施例に従う層内に複数の材料を有するように構成された静電チャックを示す断面図である。
【図５Ｅ】 代表的な静電チャックを示す断面図である。
【図５Ｆ】 本発明の一実施例に従う複数のインピーダンス素子を有する静電チャックの断面図である。
【図５Ｇ】 本発明の一実施例に従う複数のインピーダンス素子を有する代表的な電極を示す断面図である。
【図６Ａ】 ＲＦ電極上に配置されたＥＳＣリングを含む代表的な静電チャックを示す斜視図である。
【図６Ｂ】 本発明の一実施例に従う修正された層の材料及びジオメトリを示す静電チャックを示す断面図である。
【図７】 ＥＳＣリングの代わりに複数の部分を含む代表的な静電チャックを示す斜視図である。

Claims (36)

1. 複数の層を有してウェハを挟持する静電チャックを有するプラズマ処理室における不均一なウェハ処理を補正する方法であって、
   第１のプラズマ処理室内の静電チャック上で第１のウェハを処理する工程であって、前記第１のウェハが前記第１のプラズマ処理室内でプラズマにさらされる工程と、
   前記処理された第１のウェハの不均一特性を決定する工程と、
   前記静電チャックの半径方向に沿ってインピーダンスが変化するように前記静電チャックの１つ以上の層を構成することで前記静電チャックの半径方向に沿って変化するＤＣバイアスを形成して、前記処理された第１のウェハにおいて測定された前記不均一特性を補正する工程と、
   前記構成された静電チャック上で第２のウェハを処理する工程と、
   を備える方法。
2. 請求項１記載の方法において、
   前記処理された第１のウェハの前記不均一特性は、複数の半径方向位置で前記処理された第１のウェハを測定することで決定される方法。
3. 請求項２記載の方法において、
   前記均一特性は、前記処理された第１のウェハと前記半径方向位置との関係を示す均一性曲線を得ることで生成される方法。
4. 請求項１記載の方法において、
   前記１つ以上の層のうちの特定の層は、複数の電気的に絶縁された部分に区分されている方法。
5. 請求項４記載の方法において、
   前記特定の層は、変化するインピーダンスにより特徴付けられる厚さの変化する形で構成され、前記変化するインピーダンスは、前記不均一特性が補正されるように、前記ウェハ上に変化するＤＣバイアスを生成することができる方法。
6. 請求項４記載の方法において、
   前記区分された部分のそれぞれは、前記不均一特性が補正されるように、前記ウェハ上に変化するＤＣバイアスを生成することが可能な異なるインピーダンス特性を有する異なる材料で形成される方法。
7. 請求項５記載の方法において、
   前記区分された部分は同じ材料で形成される方法。
8. 請求項５記載の方法において、
   前記形状は階段型である方法。
9. 請求項５記載の方法において、
   前記形状は曲線である方法。
10. 請求項４記載の方法において、
    前記区分された部分は、一部分当たり一材料として、複数の材料を含む方法。
11. 請求項１記載の方法において、
    前記静電チャックは基部層を有し、前記１つ以上の層は、前記基部層の外周に沿って前記基部層上に配置される方法。
12. 請求項１１記載の方法において、
    前記１つ以上の層は、前記基部層上に配置されてリングを形成する方法。
13. 請求項１記載の方法において、
    前記構成された静電チャックが、前記第２のウェハの処理のために第２の処理室内に配置される方法。
14. 請求項４記載の方法において、
    前記プラズマはイオンを含み、１つ以上の層を構成する前記操作は、
    前記静電チャックの前記特定の層を選択する工程と、
    前記第２のウェハにＤＣバイアスを印加するために前記選択された層の前記区分された部分それぞれのインピーダンスを決定する工程であって、前記ＤＣバイアスが、前記イオンを均一な形で前記第１のウェハに引き寄せるためのものである工程と、
    第２のプラズマのイオンを均一な形で前記第２のウェハに引き寄せるように前記選択された層を構成する工程と、
    を備える方法。
15. 請求項１４記載の方法において、
    前記選択された層は、前記インピーダンスを提供する形で構成される方法。
16. 請求項４記載の方法において、
    前記静電チャックは電極層を含み、該電極層は前記複数の部分に区分され、前記静電チャックは、更に、前記不均一特性が補正されるように、前記ウェハ上に変化するＤＣバイアスを印加すべく前記区分された部分に結合される複数のインピーダンス素子を含む方法。
17. 請求項１記載の方法において、
    前記プラズマ処理室は前記ウェハ上に配置された電極を有し、前記電極は、前記第１のウェハ上の前記不均一特性を補正するように構成された複数の電気的に区分された部分を含む方法。
18. 請求項１７記載の方法において、
    前記電極は、前記不均一特性を補正することに適合した形で構成される方法。
19. 請求項１７記載の方法において、
    前記電極は、前記不均一特性を補正することに適合した複数の材料を有するように構成される方法。
20. 請求項１６記載の方法において、
    複数のインピーダンス素子は、前記不均一特性が補正されるように、前記ウェハ上に変化するＤＣバイアスを印加すべく前記区分された部分に結合される方法。
21. 請求項１記載の方法において、
    前記１つ以上の層は誘電層を含む方法。
22. 請求項１記載の方法において、
    前記１つ以上の層は電極層を含む方法。
23. ウェハを挟持する静電チャックを有すると共に前記ウェハ上に配置された電極を有するプラズマ処理室における不均一なプラズマ処理を補正する方法であって、
    第１のプラズマ処理室内の前記静電チャック上で第１のウェハを処理する工程であって、前記第１のウェハが前記第１のプラズマ処理室内の前記静電チャックと電極との間でプラズマにさらされる工程と、
    前記処理された第１のウェハの不均一特性を決定する工程と、
    前記電極の半径方向に沿ってインピーダンスが変化するように前記電極の１つ以上の層を構成することで前記電極の半径方向に沿って変化するＤＣバイアスを形成して、前記処理された第１のウェハにおいて測定された前記不均一特性を補正する工程と、
    前記構成された電極上で第２のウェハを処理する工程と、
    を備える方法。
24. 請求項２３記載の方法において、
    前記第１のウェハの前記不均一特性は、複数の半径方向位置で前記処理された第１のウェハを測定することで決定される方法。
25. 請求項２４記載の方法において、
    前記不均一特性は、前記処理された第１のウェハと前記半径方向位置との間の関係を示す均一性曲線を生成することで決定される方法。
26. 請求項２３記載の方法において、
    前記電極は、前記不均一特性を補正することに適合した形で構成される方法。
27. 請求項２３記載の方法において、
    前記電極は、前記不均一特性を補正することに適合した複数の材料を有するように構成される方法。
28. 請求項２３記載の方法において、
    前記電極は、複数の材料を有し且つ前記不均一特性が補正されるような形で構成される方法。
29. プラズマ処理室におけるプラズマ処理中にウェハを挟持する静電チャックであって、
    前記プラズマ処理室内のプラズマのイオンが、前記ウェハ上で均一になる形で前記ウェハに引き寄せられるように、前記静電チャックの半径方向に沿ってインピーダンスが変化するよう構成されることで、前記静電チャックの半径方向に沿って変化するＤＣバイアスを形成する第１の層と、
    前記プラズマにＲＦ電力を伝達するために前記第１の層の下に配置される電極と、
    を備える静電チャック。
30. 請求項２９記載の静電チャックにおいて、
    前記第１の層は、前記変化するインピーダンスを印加することに適合する形で構成される複数の電気的に絶縁された部分に区分される静電チャック。
31. 請求項３０記載の静電チャックにおいて、
    前記区分された部分は、前記変化するインピーダンスを印加することに適合する複数の材料を有するように構成される静電チャック。
32. 請求項２９記載の静電チャックにおいて、
    前記変化するインピーダンスは、前記第１の層を、複数の材料を有すると共に前記イオンを前記均一な形で前記ウェハに引き寄せるような形で構成することにより生成される静電チャック。
33. 請求項２９記載の静電チャックにおいて、
    前記第１の層は誘電層である静電チャック。
34. 請求項２９記載の静電チャックにおいて、
    前記静電チャックは、１つ以上の誘電層を含み、前記第１の層が電極層である静電チャック。
35. 請求項２９記載の静電チャックにおいて、
    前記第１の層は少なくとも１つの誘電層と電極層とを含む静電チャック。
36. 請求項２９記載の静電チャックにおいて、
    前記静電チャックは電極層を含み、該電極層が複数の部分に区分され、前記静電チャックは、更に、前記ウェハ上に変化するＤＣバイアスを印加すべく前記区分された部分に結合される複数のインピーダンス素子を含む、静電チャック。

Images