JP4622115B2 - 信号成分分離装置、フィルタ装置、受信装置、通信装置、および、通信方法 - Google Patents
信号成分分離装置、フィルタ装置、受信装置、通信装置、および、通信方法 Download PDFInfo
- Publication number
- JP4622115B2 JP4622115B2 JP2001036727A JP2001036727A JP4622115B2 JP 4622115 B2 JP4622115 B2 JP 4622115B2 JP 2001036727 A JP2001036727 A JP 2001036727A JP 2001036727 A JP2001036727 A JP 2001036727A JP 4622115 B2 JP4622115 B2 JP 4622115B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- symbol
- group
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Mobile Radio Communication Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は通信装置（通信システム）、送信機および受信機、並びに、通信方法に関するものであり、特に、マルチキャリア変調を行うディジタル通信装置（システム）、ディジタル通信装置（システム）に用いる無線送信機（無線送信装置）無線受信機（無線受信装置）、並びに、その通信方法に関する。
より特定的には、本発明は直交周波数分割多重化（ＯＦＤＭ：Orthogonal Frequency Division Multiplexing）方式で多重化されたマルチキャリア信号をシンボル系列に分離する信号成分分離装置、マルチキャリア信号から特定のシンボルを抽出するフィルタ装置、および、これら信号成分分離装置、フィルタ装置などを有する信号受信装置に関する。
【０００２】
【従来の技術】
ＯＦＤＭ方式による変調信号の例としてＤＡＢ(Digital Audio Broadcasting、ディジタル・オーディオ放送) システムを例示する。
ＥＵＲＥＫＡ１４７プロジェクトが開発した移動受信可能な高品質ディジタル音声地上放送方式としてＤＡＢシステムが知られている。ＤＡＢシステムを衛星放送に適用したディジタル衛星音声放送も実用化が進められている。
【０００３】
そのようなディジタル通信システム（装置）に使用される変調方式としては、マルチパスフェージング、ゴーストなどに強いという特徴を有するＯＦＤＭ方式が提案されている。
ＯＦＤＭ方式は通常、直交する数十〜数百の搬送波を使用するマルチキャリア変調方式であり、各搬送波をＱＡＭ、ＰＳＫなどの変調方式で変調する。
ＤＡＢシステムなどにおいては、マルチキャリア通信を適用して多重チャネルのディジタル音声信号を伝送する。
【０００４】
図２１（Ａ）、（Ｂ）はマルチキャリア変調方式として、ＤＡＢシステムなどに適用されるＯＦＤＭ方式を用いたディジタル無線通信システムの一構成例を示す図である。図２１（Ａ）、（Ｂ）はＤＡＢシステムの一部を簡略化して図解している。
以下の説明では、ＤＡＢシステムを例示して、多重化に関する部分を中心に説明を行う。
【０００５】
図２１（Ａ）に図解したＯＦＤＭ方式の無線通信システムの無線送信装置１０は、符号化回路１１と、シンボルマッピング回路１２と、マルチプレクサ（信号多重化処理回路）１３と、周波数インターリーブ回路１４と、逆高速フーリエ変換（ＩＦＦＴ：Inverse Fast Fourier Transform) 回路１５と、無線送信回路１６と、アンテナ１７とを有する。
【０００６】
情報ビットストリームは、符号化回路１１において符号化ならびにインターリーブなどの処理がなされた後に、シンボルマッピング回路１２において各ビットが送信シンボルにマッピングされる。この作業はチャネル毎に各々別個に行われ、図２１（Ａ）に示した例においては、たとえば、チャネルあたり毎秒６４ｋｓｐｓ（シンボル／秒）のシンボルが生成されている。
【０００７】
これらのシンボルストリームは、マルチプレクサ１３において単純に直列に連結されることにより多重化されたシンボルストリームとなる。たとえば、６４ｋｓｐｓのチャネルを１８チャネル分多重すると、多重されたシンボルストリームの伝送レートは１１５２ｋｓｐｓ（＝１８ｘ６４ｋｓｐｓ）となる。
この多重されたシンボルストリームは周波数インターリーブ回路１４における周波数インターリーブ処理によりシンボルの並び替えが行われる。この作業により各チャネルのシンボルはばらばらに並ぶことになる。
【０００８】
その後、シンボルストリームは逆高速フーリエ変換（ＩＦＦＴ）回路１５におけるＩＦＦＴ処理によりばらばらに並ぶシンボルが周波数軸上にならべられ、これらの周波数軸上でのシンボル表現が時間軸上のシンボルに変換されて送信回路１６からアンテナ１７を介して空中に送出される。
【０００９】
送信装置１０から出力される６キャリアにマルチキャリア化されたシンボル列の例を図２２に図解する。
【００１０】
これまで、上述したマルチキャリア化された複数のシンボル（シンボル系列）の特定のシンボルのみを抽出することは行われていなかった。
そこで、無線信号受信機において、図２２に例示したシンボル系列から所望のシンボルまたはキャリア成分を抽出する方法を既存の技術を用いて行う場合を想定する。
【００１１】
図２３はマルチキャリア信号を分離する第１の方法を示す図である。
この方法は、それぞれ対応するキャリアの周波数帯域特性を有する帯域フィルタを複数設けて、それぞれの帯域通過フィルタで対応するシンボルを抽出する。そのようなフィルタとしては、たとえば、くし型フィルタを用いることができる。
【００１２】
しかしながら、このような方法は、ＯＦＤＭのようにキャリアの間隔が詰まっている変調方式のシンボルの分離には不向きである。すなわち、ＯＦＤＭ方式による変調方式ではある周波数帯域に多数のキャリアが詰まっているので、隣接する信号成分のアイソレーションが十分にとれないので、隣接する周波数のキャリア信号を識別するには各帯域通過フィルタは急峻な周波数特性を持たねばならない。
【００１３】
たとえば、くし型フィルタでそのような急峻な周波数特性を持つ精度の高いフィルタを各種準備することは困難であるし、価格などの面で相当高価格になるので、実現することが困難である。
【００１４】
図２４はマルチキャリア信号を分離する第２の方法を示す図である。
図２４において、受信回路２２で受信した信号を高速フーリエ変換（ＦＦＴ）回路２３で高速フーリエ変換を行い周波数軸上に並んだ受信シンボル系列を生成し、デマルチプレクサ（信号分離装置）２９においてシンボル系列をばらばらのシンボルに分離して、特定のシンボルのみ選択可能にする。
しかしながら、この方法は、特定のシンボルを抽出する場合でも、全てのシンボルについて高速フーリエ変換を行うから、複雑なＦＦＴ回路２３を設けなければならず、装置構成が複雑になる。
【００１５】
図２５は一定間隔のキャリア信号成分のみ抽出する場合の概略構成図である。図２５において、複数の異なる通過帯域特性を有する複数の帯域通過フィルタを設けて、フィルタにより帯域制限した信号同士を加算回路２８Ａ、２８Ｂで加算して所望の信号を得る。この場合も、帯域フィルタとして、たとえば、くし型フィルタを用いる。
しかしながら、この方法も、図２３の方法と同様、マルチキャリア方式なのでキャリアが詰まっていて信号成分のアイソレーションが十分にとれない、および、急峻な周波数特性を持つ精度の高いフィルタを準備することが価格などの面で困難になるという問題に遭遇する。
【００１６】
図２１（Ｂ）は、図２１（Ａ）に図解したＤＡＢシステムにおける無線信号受信機の概略構成図である。
図２１（Ｂ）のＯＦＤＭ方式の無線通信システム１の無線受信装置２０は、アンテナ２１と、受信回路２２と、高速フーリエ変換（ＦＦＴ）回路２３と、シンボル選択回路２４と、ビット抽出回路２５と、復号回路２６とを有する。
【００１７】
受信回路２２でアンテナ２１で受信した所望の周波数帯域の信号を周波数変換してベースバンド信号成分のみを抽出することにより、ベースバンド信号を得る。このようにして得られたベースバンド信号は、情報が周波数軸上に並んでいる信号の時間軸上での表現となっているので、ＦＦＴ回路２３においてＦＦＴ処理して周波数軸上に並んでいるサブキャリアを抽出する。
このとき、ＦＦＴ処理によって出力されるシンボルは受信した信号帯域全体のサブキャリア群となる（たとえば、本例においては１１５２ｋｓｐｓ分の情報が含まれている）。
【００１８】
シンボル選択回路２４は、サブキャリア群の中から、図２１（Ａ）に図解した送信側で行われた周波数インターリーブにより配置された所望のチャネルのシンボルの存在位置からシンボルを抽出する。これにより所望のチャネルの情報である６４ｋｂｐｓが抽出されたことになる。
【００１９】
ビット抽出回路２５においてこのようにして得られた所望のチャネルのシンボルストリームから受信ビットストリームを抽出して符号化ビットストリームを得た後、復号回路２６においてこれをデコードすることにより、所望のチャネルの情報ビットストリームを得ている。
【００２０】
【発明が解決しようとする課題】
このように、ＯＦＤＭのシステムにおいては、サブキャリア毎に異なるチャネルのシンボルを割り当てることにより多重化が行われているが、無線受信装置２０は、送信されてきた全チャネル分の多重化信号を全て受信し、さらにはＦＦＴ回路２３により全チャネル分のシンボルを抽出した後にシンボル選択回路２４においてチャネルの選定を行っており、本来必要であった１チャネル分の情報に必要とされる演算量を上回る演算がＦＦＴ回路２３においてＦＦＴ処理が行われていることになる。
すなわち、無線受信装置２０が欲していないチャネルの分をも含めてＦＦＴ回路２３においてＦＦＴ信号処理を行っていることになり、ＦＦＴ回路２３の回路規模が大きくなるという問題がある。
【００２１】
上述した問題を解決する方法として、本願の発明者は、たとえば、平成１１年５月２０日に出願した、特願平１１−１４０４４２号に記載された発明を提案している。特願平１１−１４０４４２号に記載された発明はシンボル系列から交互のサブキャリアごとシンボル列を分離する回路を二分岐方式で多段に階層的に設けている。
【００２２】
本発明は、特願平１１−１４０４４２号に記載された発明とは異なる方法で上記問題を解決するとともに、さらに、１シンボルのみを効率よく抽出することを目的とする。
【００２３】
本発明の目的は、シンボル系列を効率よく二分岐的に分離可能な信号成分分離装置を提供することにある。
【００２４】
本発明の他の目的は、シンボル系列から特定のシンボルを効率よく抽出可能なフィルタ装置を提供することにある。
【００２５】
本発明のさらに他の目的は、上記信号成分分離装置および／またはフィルタ回路を有する受信装置を提供することにある。
【００２６】
本発明のさらに他の目的は、上記受信装置と送信装置とを有する通信システムを提供することにある。
【００２７】
本発明の他の目的は、上記受信処理と上記送信処理を行う通信方法を提供することにある。
【００２８】
【課題を解決するための手段】
本発明の第１の観点によれば、マルチキャリア変調された信号群（シンボル群）からある信号群を分離する信号成分分離装置であって、
入力信号群をＮ／２(m+1) シンボル遅延するシンボル遅延手段と、
入力信号群を０Ｈｚを基準として−π（ｋ／２m ）ラジアン位相シフトする位相オフセット調整手段と、
上記シンボル遅延手段の出力信号と上記位相オフセット調整手段の出力信号を加算して上記信号選択出力手段に入力された多重化信号のうち周波数軸上交互に位置する一方のシンボル列を算出する加算手段と、
上記シンボル遅延手段の出力信号から上記位相オフセット調整手段の出力信号を減算して上記信号選択出力手段に入力された多重化信号のうち周波数軸上交互に位置する他方のシンボル列を算出する減算手段と
からなる二分岐回路が二分岐方式で段階的かつ階層的に接続されている、信号成分分離装置が提供される。
ただし、ｍは二分岐回路の段数の位置を示すパラメータであり、
Ｎは１変調時間内に存在するシンボルの数であり、
ｋは０（Ｈｚ）を基準としてサブキャリアの周波数オフセット
を持つ信号群が入力されていることを示すパラメータである。
【００２９】
本発明の第２の観点によれば、上記信号成分分離装置を適用した、複数チャネルのサブキャリアが周期的に配置されているマルチキャリア変調による多重通信に用いる受信装置が提供される。
当該受信装置は、
信号群を受信する受信手段と、
入力した信号群をＮ／２(m+1) シンボル遅延するシンボル遅延手段と、入力した信号群を−π（ｋ／２m ）ラジアン位相シフトする位相オフセット調整手段と、上記シンボル遅延手段の出力信号と上記位相オフセット調整手段の出力信号を加算して上記信号選択出力手段に入力された多重化信号のうち周波数軸上交互に位置する一方のシンボル列を算出する加算手段と、上記シンボル遅延手段の出力信号から上記位相オフセット調整手段の出力信号を減算して上記信号選択出力手段に入力された多重化信号のうち周波数軸上交互に位置する他方のシンボル列を算出する減算手段と、からなる二分岐回路が二分岐方式で段階的かつ階層的に接続されている、信号成分分離装置と、
上記信号成分分離装置で分離した信号群について直交変換を行う直交変換手段と、
上記直交変換した情報を復号する復号手段と
を具備する。
【００３０】
本発明の第３の観点によれば、上記受信装置を適用した、複数チャネルのサブキャリアが周期的に配置されているマルチキャリア変調による多重通信に用いる、送信装置と受信装置とを有する、通信装置が提供される。
当該通信装置の上記送信装置は、複数チャネルの情報を独立に符号化する符号化手段と、上記符号化した情報をそれぞれ所定の変調方式に基づいて変調して信号点配置を行う信号点配置手段と、上記複数の信号点配置した信号を時間周期的に多重化する信号多重化手段と、上記多重化した信号を逆直交変換する逆直交変換手段と、上記直交変換した情報を送出する送信手段と、を有する。
当該通信装置の上記受信装置は、上述した受信装置の構成要素、すなわち、上記送出された信号群を受信する受信手段と、上記受信した信号群を選択分離する信号成分分離手段と、上記選択分離された信号を直交変換する直交変換手段と、上記直交変換した情報を復号する復号手段とを有する。
上記信号成分分離手段は、上述した構成を有する。
【００３１】
好ましくは、上記送信装置における上記信号多重化手段は、上記複数の信号点配置した信号を所定のサブキャリアでチャネルごと周波数をずらして多重化する。
【００３２】
また好ましくは、上記送信装置における上記信号点配置手段における変調方式は直交周波数多重化方式（ＯＦＤＭ方式）を用いる変調方式である。
【００３３】
また好ましくは、上記送信装置における上記逆直交変換処理手段は逆フーリエ変換処理を行い、上記受信機における上記直交変換処理手段はフーリエ変換処理を行う。
【００３４】
本発明の第４の観点によれば、複数チャネルのサブキャリアが周期的に配置されているマルチキャリア変調による多重通信に用いる受信装置であって、
信号群を受信する受信手段と、
入力信号群をＮ／２(m+1) 遅延するシンボル遅延手段と、入力信号群を−π（ｋ／２m ）ラジアン位相シフトする位相オフセット調整手段と、上記シンボル遅延手段の出力信号と上記位相オフセット調整手段の出力信号を加算して上記信号選択出力手段に入力された多重化信号のうち周波数軸上交互に位置する一方のシンボル列を算出する加算手段と、上記シンボル遅延手段の出力信号から上記位相オフセット調整手段の出力信号を減算して上記信号選択出力手段に入力された多重化信号のうち周波数軸上交互に位置する他方のシンボル列を算出する減算手段と、からなる二分岐回路が二分岐方式で段階的かつ階層的に接続されている信号成分分離装置と、
上記信号成分分離装置で分離したシンボル列のうち、所定のサブキャリアのシンボル群を１系列または複数系列選択して出力する信号選択手段と、
上記信号選択手段で選択出力した１系列または複数系列のシンボル群について周波数オフセット補償する周波数オフセット補償手段と、
上記周波数オフセット補償手段のそれぞれの出力信号について直交変換を行う２つの直交変換手段と、
上記直交変換した信号を復号する復号手段と
を具備する受信装置が提供される。
【００３５】
好ましくは、上記周波数オフセット補償手段は、上記周波数オフセット補償のために複素正弦波信号を出力する周波数オフセット補償信号発生手段と、上記信号群と、上記周波数オフセット補償信号発生手段から出力される複素正弦波信号とを乗算する乗算手段と、該乗算手段における乗算結果のシンボルを周波数軸に沿って並べ替えるシンボル並べ替え手段とを有する。
【００３６】
本発明の第５の観点によれば、第４の観点の受信装置を用いた、複数チャネルのサブキャリアが周期的に配置されているマルチキャリア変調による多重通信に用いる、送信装置と受信装置とを有する通信装置が提供される。
【００３７】
本発明の第６の観点によれば、複数チャネルのサブキャリアが周期的に配置されているマルチキャリア変調による多重通信に用いる受信装置であって、
信号群を受信する受信手段と、
入力信号群をＮ／２(m+1) 遅延するシンボル遅延手段と、入力信号群を−π（ｋ／２m ）ラジアン位相シフトする位相オフセット調整手段と、上記シンボル遅延手段の出力信号と上記位相オフセット調整手段の出力信号を加算して上記信号選択出力手段に入力された多重化信号のうち周波数軸上交互に位置する一方のシンボル列を算出する加算手段と、上記シンボル遅延手段の出力信号から上記位相オフセット調整手段の出力信号を減算して上記信号選択出力手段に入力された多重化信号のうち周波数軸上交互に位置する他方のシンボル列を算出する減算手段と、からなる二分岐回路が二分岐方式で段階的かつ階層的に接続されている信号成分分離装置と、
上記信号成分分離手段で分離した１系列または複数系列のシンボル群について周波数オフセット補償する周波数オフセット補償手段と、
上記周波数オフセット補償手段のそれぞれの出力信号について直交変換を行う２つの直交変換手段と、
上記直交変換した信号を復号する復号手段と
を具備する受信装置が提供される。
【００３８】
本発明の第７の観点によれば、上記受信装置を適用した、複数チャネルのサブキャリアが周期的に配置されているマルチキャリア変調による多重通信に用いる、送信装置と受信装置とを有する通信装置が提供される。
【００３９】
本発明の第８の観点によれば、マルチキャリア変調された信号群から特定の信号を抽出するフィルタ装置であって、
入力信号群をＮ／２(m+1) 遅延するシンボル遅延手段と、入力信号群を−π（ｋ／２m ）ラジアン位相シフトする位相オフセット調整手段と、上記シンボル遅延手段の出力信号と上記位相オフセット調整手段の出力信号を加算して上記信号選択出力手段に入力された多重化信号のうち周波数軸上交互に位置する一方のシンボル列を算出する加算手段と、上記シンボル遅延手段の出力信号から上記位相オフセット調整手段の出力信号を減算して上記信号選択出力手段に入力された多重化信号のうち周波数軸上交互に位置する他方のシンボル列を算出する減算手段と、からなる二分岐回路が二分岐方式で段階的かつ階層的に接続されている信号成分分離装置と、
上記信号成分分離装置で分離したシンボル列のうち、特定のサブキャリアのシンボル群を選択して出力する信号選択手段と、
上記信号選択手段で選択出力したシンボル群について周波数オフセット補償する周波数オフセット補償手段と
を具備するフィルタ装置が提供される。
【００４０】
本発明の第９の観点によれば、上記フィルタ装置を適用した、複数チャネルのサブキャリアが周期的に配置されているマルチキャリア変調による多重通信に用いる受信装置であって、
マルチキャリア変調された信号群を受信する受信手段と、
上記受信手段で受信したマルチキャリア変調された信号群から特定の信号を抽出するフィルタ装置と、
該フィルタ装置で抽出した信号について直交変換を行う直交変換手段と、
上記直交変換した信号を復号する復号手段と
を具備する受信装置が提供される。
【００４１】
本発明の第１０の観点によれば、マルチキャリア変調された信号群から特定の信号を抽出するフィルタ装置であって、
サブキャリアを選択するサブキャリア選択手段と、
上記選択されたサブキャリアに応じて、入力された信号群から特定の信号群を選択して出力する、少なくとも１段の信号選択手段と、
上記信号選択手段で選択した信号について周波数オフセット補償する周波数オフセット補償手段と
を具備する、フィルタ装置が提供される。
【００４２】
本発明の第１１の観点によれば、上記フィルタ装置を適用した、複数チャネルのサブキャリアが周期的に配置されているマルチキャリア変調による多重通信に用いる受信装置であって、
マルチキャリア変調された信号群を受信する受信手段と、
上記受信手段で受信したマルチキャリア変調された信号群から特定の信号を抽出するフィルタ装置と、
該フィルタ装置で抽出した信号について直交変換を行う直交変換手段と、
上記直交変換した信号を復号する復号手段と
を具備する受信装置が提供される。
【００４３】
本発明の第１２の観点によれば、マルチキャリア変調された信号群から特定の信号を抽出するフィルタ装置であって、
選択すべきチャネルに応じた複素正弦波信号を出力する通過サブキャリア選択信号出力手段と、
上記通過サブキャリア選択出力手段から出力された複素正弦波信号と、入力信号群との乗算を行う乗算手段と、
上記乗算手段における乗算結果のうち、特定の信号群を選択する少なくとも１段の信号成分分離手段と、
上記信号成分分離装置の出力を周波数軸上に並べ替えるシンボル並べ替え手段と
を具備するフィルタ装置が提供される。
【００４４】
本発明の第１３の観点によれば、上記フィルタ装置を適用した、複数チャネルのサブキャリアが周期的に配置されているマルチキャリア変調による多重通信に用いる受信装置であって、
マルチキャリア変調された信号群を受信する受信手段と、
上記受信手段で受信したマルチキャリア変調された信号群から特定の信号を抽出するフィルタ装置と、
該フィルタ装置で抽出した信号について直交変換を行う直交変換手段と、
上記直交変換した信号を復号する復号手段と
を具備する受信装置が提供される。
【００４５】
本発明の第１４の観点によれば、複数チャネルのサブキャリアが周期的に配置されているマルチキャリア変調による多重通信に用いる受信装置であって、
マルチキャリア変調された信号群を受信する受信手段と、
入力信号群をスイッチングするスイッチング手段と、
上記受信手段で受信したマルチキャリア変調された信号群を保持するバッファ手段と、
上記スイッチング手段の後段に接続され、入力された信号群のうち特定の信号群を選択出力するフィルタ装置と、
上記フィルタ装置で抽出した信号について直交変換を行う直交変換手段と、
上記直交変換した信号を復号する復号手段と
を具備し、
上記スイッチング手段は１シンボル分の信号群を上記フィルタ装置に出力し、上記バッファ手段はその間、入力された１シンボル分の信号群を保持し、上記フィルタ装置への信号送出終了後、上記バッファ手段に保持した信号群を上記スイッチング手段を介して上記フィルタ装置に送出し、
上記フィルタ装置は、上記スイッチング手段を介して入力された信号群のうち指定されたサブキャリアのみ選択出力する、
受信装置が提供される。
【００４６】
上記フィルタ装置は、上述した各種のフィルタ装置を適用できる。
【００４７】
本発明の第１５の観点によれば、複数チャネルのサブキャリアが周期的に配置されているマルチキャリア変調による多重通信に用いる受信装置であって、
マルチキャリア変調された信号群を受信する受信手段と、
上記受信手段で受信したマルチキャリア変調された信号群のうち偶数キャリアの信号群を選択して出力する第１のフィルタ装置と、
上記受信手段で受信したマルチキャリア変調された信号群のうち奇数キャリアの信号群を選択して出力する第２のフィルタ装置と、
上記第２のフィルタ装置の出力信号群を保持するバッファ手段と、
上記第１のフィルタ装置の出力信号群をスイッチングするスイッチング手段と、
上記スイッチング手段の後段に接続され、スイッチングされた出力信号について直交変換を行う直交変換手段と、
上記直交変換した信号を復号する復号手段と
を具備し、
上記スイッチング手段は上記第１のフィルタ装置の出力信号を上記直交変換手段に送出し、上記直交変換手段への信号送出終了後、上記バッファ手段に保持した信号群を上記スイッチング手段を介して上記直交変換手段に送出する、
受信装置が提供される。
【００４９】
本発明の第１６の観点によれば、通信方法であって、
複数チャネルの情報を独立に符号化し、
上記符号化した情報をそれぞれ所定の変調方式に基づいて変調して信号点配置を行い、
上記複数の信号点配置した信号を時間周期的に多重化し、
上記多重化した信号を逆直交変換し、
上記直交変換した情報を送出する
符号化送信工程と、
上記送出された信号を受信し、
上記受信した直交変換処理後の多重化信号のうち、希望するチャネルの信号のみ選択出力し、
上記選択出力された信号を直交変換し、
上記直交変換した情報を復号する
受信復号工程と
を有する通信方法であって、
上記受信工程における信号選択処理は、
Ｎ／２(m+1) シンボル遅延し、
π（ｋ／２m ）ラジアンだけ位相シフトし、
上記シンボル遅延した信号と上記位相シフトした信号を加算して上記入力された多重化信号のうち周波数軸上交互に位置する一方のシンボル列を算出するか、上記シンボル遅延した信号から上記位相シフトした信号を減算して上記入力された多重化信号のうち周波数軸上交互に位置する他方のシンボル列を算出する
方法を二分岐的かつ段階的に行う
通信方法が提供される。
【００５０】
【発明の実施の形態】
本発明の通信装置（通信システム）、送信装置（送信機）および受信装置（受信機）、並びに、通信方法について、添付図面を参照して好適実施の形態を述べる。
【００５１】
下記の実施の形態においては、通信システムとして無線通信システムについて例示するが、本発明は無線通信システムに限定されず、有線通信システムにも適用できる。しかしながら下記の実施の形態においては、無線通信システム、たとえば、ＤＡＢシステムに類似する直交周波数分割多重化（ＯＦＤＭ）方式を用いて通信システムについて例示する。
【００５２】
通信装置の第１実施の形態
図１（Ａ）、（Ｂ）、図２（Ａ）、（Ｂ）、（Ｃ）、および、図３を参照して本発明の通信システム、送信装置、受信装置、並びに、通信方法の第１実施の形態を述べる。
【００５３】
図１（Ａ）、（Ｂ）は本発明の通信システム、送信装置および受信装置、並びに、通信方法の１実施の形態としてのマルチキャリア変調方式としてＯＦＤＭ方式を用いたディジタル無線通信システムの構成図であり、図１（Ａ）はＯＦＤＭ方式の無線通信システムの送信装置３０の構成図であり、図１（Ｂ）はＯＦＤＭ方式の無線通信システムの受信装置４０の構成図である。
【００５４】
送信装置３０と受信装置４０とで、ＯＦＤＭ方式の無線通信システムを構成している。
【００５５】
送信装置（送信機）３０
送信装置（送信機）３０について述べる。
図１（Ａ）に図解したＯＦＤＭ方式の無線通信システムの送信装置３０は、第１チャネル用符号化回路３１1 および第１チャネル用シンボルマッピング回路３２1 、第２チャネル用符号化回路３１2 および第２チャネル用シンボルマッピング回路３２2 、〜、第Ｍチャネル用符号化回路３１M および第Ｍチャネル用シンボルマッピング回路３２M を有する。この例は、Ｍチャネルの情報ビットストリームを符号化する例を示す。
送信装置３０はさらに、マルチプレクサ（信号多重化処理回路）３４と、スクランブル処理・ＩＦＦＴ・ガードタイム付加・窓かけ処理回路３６と、送信回路３８と、アンテナ３９とを有する。
【００５６】
送信装置３０は、このように、複数の符号化回路３１1 〜３１M と複数のシンボルマッピング回路３２1 〜３２M に対して、１系統のマルチプレクサ３４、スクランブル処理・ＩＦＦＴ・ガードタイム付加・窓かけ処理回路３６、送信回路３８を有している。符号化回路３１およびシンボルマッピング回路３２はチャネル数だけ設けられる。
【００５７】
チャネル１〜チャネルＭのそれぞれ独立した情報ビットストリームについて、符号化回路３１1 〜３１M においてそれぞれ独立して符号化、インターリーブ等の処理が行われる。
【００５８】
符号化回路３１1 〜３１M における符号化処理の具体例を述べる。ＯＦＤＭ方式の無線通信システムがたとえばＤＡＢシステムのようなオ−ディオ信号の伝送に適用される場合、情報ビットストリームのビット信号はオーディオ信号であるから、符号化回路３１1 〜３１M はそれぞれオーディオ信号について符号化処理を行う。符号化回路３１1 〜３１M は必要に応じて、さらにインターリーブ処理をも行う。
【００５９】
符号化回路３１1 〜３１M において生成された各チャネルの符号化ビット信号はシンボルマッピング回路３２1 〜３２M において、送信シンボルにマッピングされ、シンボルストリームが生成される。
【００６０】
シンボルマッピング回路３２1 〜３２M においては、ＯＦＤＭ方式に適用する各種の変調方式を適用することができる。そのような変調方式としては、多値ＱＡＭ、ＰＳＫなど各種の変調方式が適用できる。
このようにシンボルマッピング回路３２1 〜３２M において、図２（Ａ）に図解したように、各チャネルで各々独立したシンボルストリームが生成される。
【００６１】
複数チャネルごとのシンボルストリームはマルチプレクサ３４において多重化され、多重シンボルストリームとして生成される。マルチプレクサ３４は、図２（Ｂ）に図解したスイッチ回路を有しており、マルチプレクサ３４の多重化処理によって、図２（Ａ）に図解した複数チャネルのシンボルが図２（Ｃ）に図解したように周波数軸上に複数のチャネルのシンボルが並んだ多重化シンボルストリームとなる。
【００６２】
マルチプレクサ３４において多重化された多重化シンボルストリームは、スクランブル処理・ＩＦＦＴ・ガードタイム付加・窓かけ処理回路３６において、ランダム位相シフト処理（ＲＰＳ：Randam Phase Shift）、ランダム直交変換処理（ＲＯＴ：Randam Orthogonal Transform)等などによりスクランブルされる。
【００６３】
スクランブル処理・ＩＦＦＴ・ガードタイム付加・窓かけ処理回路３６において逆フーリエ変換処理（ＩＦＦＴ処理）によって周波数ドメイン多重化シンボルストリームから時間ドメインの多重化シンボルストリームに変換される。
さらにスクランブル処理・ＩＦＦＴ・ガードタイム付加・窓かけ処理回路３６においてガードタイムの付加ならびに窓かけ処理（ウインドー処理）が施される。
【００６４】
スクランブル処理・ＩＦＦＴ・ガードタイム付加・窓かけ処理回路３６は、後述するスクランブル処理、逆高速フーリエ変換（ＩＦＦＴ：Inverse Fast Fourier Transform) 処理、ガードタイム処理、窓かけ処理（ウインドー処理）などを総称して１つの手段として示したものであり、これらの処理を個別の回路または個別の手段に分離して処理してもよい。
【００６５】
スクランブル処理・ＩＦＦＴ・ガードタイム付加・窓かけ処理回路３６における、スクランブル処理、ガードタイム付加・窓かけ処理は本発明にとって必須ではない。しかしながら、スクランブル処理を行うと、通信の秘匿性（機密性）が高まる。
【００６６】
直交変換の代表例として、ＩＦＦＴを例示したが、スクランブル処理・ＩＦＦＴ・ガードタイム付加・窓かけ処理回路３６におけるＩＦＦＴに代えて、他の直交変換処理、たとえば、逆離散コサイン変換（ＩＤＣＴ：Inverse Discrete Cosine Transform ）処理を行うこともできる。
【００６７】
以上から、スクランブル処理・ＩＦＦＴ・ガードタイム付加・窓かけ処理回路３６は基本的には、直交変換処理を行う回路または手段である。
【００６８】
スクランブル処理・ＩＦＦＴ・ガードタイム付加・窓かけ処理回路３６の出力シンボルは、送信回路３８において高周波信号と畳込まれ所望の周波数帯域に周波数変換された後、アンテナ３９を介して空中に送信される。
【００６９】
図２（Ａ）〜（Ｃ）を参照してマルチプレクサ３４の内部の構成ならびにこの多重化方法により生成される各チャネルのシンボルの並びについて説明する。
図２（Ａ）〜（Ｃ）は、図１に図解したマルチプレクサ３４における多重送信の基本概念を示す図である。
図１（Ａ）に図解したマルチプレクサ３４は基本的に、図２（Ｂ）に図解したスイッチング回路として構成されている。
【００７０】
図２（Ａ）は、マルチプレクサ３４において多重化された各チャネルのシンボルストリームを示している。ここでは、チャネル１（ＣＨ１）からチャネル４（ＣＨ４）まで４つのチャネルについて例示している。それぞれのチャネルのシンボルストリームは個別にマルチプレクサ３４に挿入されている。
【００７１】
図２（Ｂ）はマルチプレクサ３４における処理の概念を示したものである。入力されてきた各チャネルのシンボルストリームをサイクリックにスイッチング処理して、各チャネルのシンボルが周期的に現れるようにシンボルを配置する。多重化されたシンボルストリームを図２（Ｃ）に示す。
【００７２】
この例示は、最大４チャネルの多重化を行う場合を例にとったため各チャネルのシンボルの出現周期は４であるが、最大のチャネル多重数はこれに限定されることはなく、任意の整数ｎに関して２n （ｎ＝１、２、３、４、…）に設定することができる。その場合の各チャネルのシンボルの出現周期は、最大の多重数と同じ２n となる。
【００７３】
マルチプレクサ３４における多重化処理を２2 チャネルの処理とした場合、実際に通信に用いられるチャネル数が最大の多重数よりも小さい場合には、使われていないチャネルのシンボルとして振幅が「０（ゼロ）」のヌル（Ｎｕｌｌ）シンボルを挿入して、マルチプレクサ３４における周期的な多重化処理を行う。
【００７４】
図３は複数チャネルのサブキャリアの並びを示す図である。
図３に図解した例示においては、チャネル数が４で、サブキャリア間隔が隣接するチャネルごと４ｋＨｚのＯＦＤＭ処理を行っている場合、すなわち１シンボル変調時間が２５０μｓ＝１／４ｋＨｚである場合を例示している。多重信号のサブキャリア間隔は４ｋＨｚであるが、チャネル１〜チャネル４は１サブキャリア単位で周波数軸上に周期的に出現するため、各チャネルのサブキャリアは、１６ｋＨｚ＝４×４ｋＨｚおきに出現している。
図３における記号ｆc はキャリア（搬送波）周波数（帯域信号の中心周波数）を示す。
【００７５】
本発明の実施の形態においては、マルチキャリア変調による多重通信を行うときに、複数チャネルのサブキャリアが周期的に配置されるようにしている。その理由は、多数のシンボルの変調を容易にするためであり、さらに後述する受信装置４０におけるチャネル選択回路４３においてチャネル分離を容易にするためである。
【００７６】
受信装置の第１実施の形態
図１（Ｂ）に図解したＯＦＤＭ方式の無線通信システムの受信装置４０について述べる。
この実施の形態において、送信装置３０と同様、多重チャネル数が４でサブキャリア間隔が４ｋＨｚのＯＦＤＭ処理を行っている場合、すなわち１シンボル変調時間が２５０μｓ＝１／４ｋＨｚである場合を例示する。さらに、説明の都合上、多重信号の信号帯域が１０２４ｋＨｚで、サブキャリアが２５６本存在する場合を例示する。これは、１チャネルあたりのサブキャリア数が６４本（＝２５６本／４）の多重である場合に相当する。
【００７７】
受信装置４０は、受信アンテナ４１と、高周波受信回路４２と、信号成分分離装置（デマルチプレクサ、または、チャネル選択回路）４３と、ＦＦＴ・デスクランブル処理手段４４と、ビット抽出回路４５と、復号回路４６とを有する。
【００７８】
ＯＦＤＭ方式の無線通信システムの送信装置３０より送信された信号は、受信アンテナ４１で受信され、高周波受信回路４２においてベースバンド帯域にダウンコンバートされる。さらに、図解しないＡ／Ｄ変換器においてディジタル信号に変換されて、接続線２０２より信号成分分離装置４３に入力される。
【００７９】
信号成分分離装置４３には、チャネル１〜チャネル４までの信号が周波数軸上に並べられている信号が時間軸上での表現で入力されることになる。
信号成分分離装置４３は、送信装置３０におけるマルチプレクサ３４の処理とは逆に、複数のチャネルごとに信号を分離する（デマルチプレクシングする）。この信号成分分離装置４３の詳細な回路構成と処理方法については、図４〜図７を参照して後述する。
【００８０】
高周波受信回路４２から信号成分分離装置４３に入力されるシンボル数は、１変調時間あたり２５６個であるが、（簡単のためここではオーバーサンプルは考えない）、所望のチャネルのサブキャリア本数はその１／４であるから、チャネル選択回路４３では周波数軸上でのデシメーション（ｄｅｃｉｍａｔｉｏｎ）が行われ、６４個（＝２５６個／４）のシンボルが出力される。これにより、ＦＦＴ・デスクランブル処理手段４４におけるＦＦＴ処理のシンボル数が１／４に減少する。
【００８１】
信号成分分離装置４３の出力シンボルが信号線２０４を介してＦＦＴ・デスクランブル処理手段４４に入力される。
ＦＦＴ・デスクランブル処理手段４４において、送信装置３０におけるスクランブル処理・ＩＦＦＴ・ガードタイム付加・窓かけ処理回路３６で行ったＩＦＦＴ（逆高速フーリエ変換）とは逆の高速フーリエ変換（ＦＦＴ）処理が行われ、周波数軸上に並んでいるシンボル列が抽出される。
【００８２】
信号成分分離装置４３において所望のチャネルのシンボルが選択されて抽出されてＦＦＴ・デスクランブル処理手段４４に印加されているから、ＦＦＴ処理により抽出されたシンボルは、所望のチャネル以外の他のチャネルのシンボルは含まれていない。すなわち、処理手段４４における処理は所望のチャネルを受信するのに必要最低限のポイント数をもつＦＦＴ処理で充分である。その結果、ＦＦＴ・デスクランブル処理手段４４におけるＦＦＴ処理回路が小規模になる。
【００８３】
このようにして抽出された所望のチャネルのシンボルストリームは、スクランブル処理・ＩＦＦＴ・ガードタイム付加・窓かけ処理回路３６におけるランダム位相シフト処理、ランダム直交変換処理等などの処理に対応する処理を行い、送信装置３０において行われたスクランブルを解いた後、信号線２０６を介してビット抽出回路４５に入力される。
【００８４】
ビット抽出回路４５において、シンボルが変調されている変調方式に応じてビットを抽出し、符号化ビットストリームを復号回路４６へ印加する。そのような変調方式としては、ＯＦＤＭ方式において適用されるＱＰＳＫ、８ＰＳＫ、１６ＱＡＭなど様々な変調方式を適用できる。
【００８５】
復号回路４６は、送信装置３０における複数チャネルの符号化回路３１1 〜３１M で行われた符号化やインターリーブとは逆のデインターリーブおよび復号処理を行うことにより、情報ビットストリームを抽出する。
【００８６】
多数のサブキャリアのシンボル列の信号を受信した受信装置４０に信号成分分離装置４３を設けることにより、ＦＦＴ・デスクランブル処理手段４４、ビット抽出回路４５、復号回路４６におけるサンプルレートを所望のチャネル分に低下させて（デシメーションして）から行うことが可能となり、ＦＦＴ・デスクランブル処理手段４４以降の回路４５〜４６の処理量を大幅に、たとえば、（１／多重数分）に低減することが可能となる。
【００８７】
特に、信号成分分離装置４３をＦＦＴ・デスクランブル処理手段４４の前段に設けてＦＦＴ・デスクランブル処理手段４４におけるＦＦＴ処理のデータ数を減少させているので、ＦＦＴ処理のためのメモリ容量が少なくなり、受信装置４０の小規模化に大きく貢献する。また、ＦＦＴ・デスクランブル処理手段４４におけるＦＦＴ処理時間を短縮できる。
【００８８】
各チャネルのサブキャリアは、システムの周波数帯域全体にまたがって配置されることから、本実施の形態をＤＡＢシステムのような多数のチャネルが多重化されている無線通信システムに適用した場合、大きな周波数ダイバーシティ効果が期待できる。これにより、フェーディングによる通信品質の劣化を抑えることが可能となる。
【００８９】
信号成分分離装置４３
図４〜図７を参照して、図１（Ｂ）に示した信号成分分離装置４３の実施の形態について述べる。
図４は信号成分分離装置４３の構成図である。
図５は図４に図解した信号成分分離装置４３を構成する二分岐回路の回路図である。
図６は図５に図解したシンボル遅延回路４３ａの態様を示す図である。
図７は図５に図解した位相オフセット調整回路４３ｂの態様を示す図である。
本実施の形態においては、サブキャリアが２3 チャネル＝８チャネルＣ０〜Ｃ７の場合について述べる。
【００９０】
図４に図解した信号成分分離装置４３は、１個の第１段目の二分岐回路４３１と、２個の第２段目の二分岐回路４３２1 、４３２2 と、４個の第３段目の二分岐回路４３３1 〜４３３4 を有する。信号成分分離装置４３のこの回路構成は、シンボルを順次、二分岐する二分岐回路４３１：４３２1 、４３２2 ：４３３1〜４３３4 が２の巾乗の形態で拡散するように（または、２の巾乗の形態でピラミッドのように階層的に）構成されている。
【００９１】
二分岐回路の意味は、シンボル列が入力されたとき、サブキャリアごと交互に２系統に分岐したシンボル列を抽出するからである。
【００９２】
信号成分分離装置４３は、図４に図解したように、個別の二分岐回路４３１、４３２1 、４３２2 、および、４３３1 〜４３３4 を組み合わせて構成することができるし、これらの二分岐回路を１個のＤＳＰ（デジタル信号プロセッサ）で構成することもできる。以下、個別に二分岐回路を設けて、それを組み合わせた場合について述べる。
【００９３】
図４における記号の意味を説明する。
記号Ｎは高周波受信回路４２から出力され、信号成分分離装置４３で受信したシンボル系列の１変調時間あたりのサンプルポイント数を示す。
記号Ｋ（大文字）は信号成分分離装置４３の内部の各段の二分岐回路において分離するシンボルの分離数を示す。第１段の二分岐回路４３１は２系列のシンボル列に分離するからＫ＝２であり、第２段の２つの二分岐回路４３２1 、４３２2 で４系列のシンボル列に分離するからＫ＝４であり、第３段の４つの二分岐回路４３３1 〜４３３4 で８系列のシンボル列に分離するからＫ＝８である。
記号ｍは二分岐回路の段の位置を示す。第１段をｍ＝０とする。
記号ｋ（小文字）はその二分岐回路に０（Ｈｚ）を基準としていくつのサブキャリア分の周波数オフセットを持つ信号群が入力されていることを示すパラメータである。
【００９４】
二分岐回路はそれぞれ、パラメータ（ｍ，ｋ）を用いて表すことができる。その具体的な意味については図５を参照して述べる。
【００９５】
信号成分分離装置４３は、高周波受信回路４２から出力されたベースバンド帯域のマルチキャリア・ディジタル信号（マルチキャリア多重信号）をサブキャリア単位に分離する。
高周波受信回路４２で受信したシンボル列は周期的に配列されているから、信号成分分離装置４３は受信信号を２C キャリアおきの２c 個に分離する。ｃは任意の整数であり、２c ＝２，４，８，１６，・・・・となる。
【００９６】
図５は図４に図解した二分岐回路の一般的な回路構成を示す。
二分岐回路は、シンボル遅延回路４３ａと、位相オフセット調整回路４３ｂと、加算回路４３ｃと、減算回路４３ｄとで構成される。
【００９７】
ｍ段のシンボル遅延回路４３ａは、そのシンボル遅延回路４３ａに入力されるシンボルの数のメモリ容量を有し、入力されたシンボル系列をシンボル個数Ｎ／（２(m+1) ）だけ遅延する。段数ｍは、第１段の段数ｍ＝０とする。シンボル遅延回路４３ａは、実質的には１変調時間内のＮシンボルについて、（２(m+1) ）シンボルを遅延する。
シンボル遅延回路４３ａは、たとえば、ＦＩＦＯ（First-In First-Out) メモリ、通常のランダムアクセスメモリなどで構成できる。
【００９８】
図６にｍ＝０〜ｍ＝３についてのシンボル遅延回路４３ａの遅延量を図解する。
【００９９】
図５に図解した第１段の二分岐回路４３１に、高周波受信回路４２から８チャネルＣ０〜Ｃ７のシンボル系列が入力された場合、ｍ＝０、２(m+1) ＝２であるから、第１段の二分岐回路４３１のシンボル遅延回路４３ａはシンボル数Ｎの半分だけ遅延する。
【０１００】
同様に、第２段の二分岐回路４３２1 ，４３２2 におけるシンボル遅延回路４３ａは、第１段の二分岐回路４３１のシンボル遅延回路４３ａの半分のメモリ容量を有し、シンボル数Ｎ／４だけ遅延する。
第３段の二分岐回路４３２1 〜４３２4 におけるシンボル遅延回路４３ａは第１段の二分岐回路４３１のシンボル遅延回路４３ａの１／４のメモリ容量を有し、シンボル数Ｎ／８だけ遅延する。
【０１０１】
各段の二分岐回路において、出力されるシンボルの数が入力されたシンボルの数の半数となることから、デシメーションが行われたことと等価になり、後段の二分岐回路に入力されるシンボル数は前段の二分岐回路に入力されるシンボル数の半分になり、シンボル遅延回路４３ａのメモリ容量も、後段にいくにしたがい、前段の半分になる。
【０１０２】
ｍ段の位相オフセット調整回路４３ｂは、−π（ｋ／（２m ）（ラジアン）だけ、入力されたシンボルの位相をずらす（位相オフセットする）。
図３に図解したように、サブキャリア群により０（Ｈｚ）を基準として周波数オフセットがあるので、位相オフセット調整回路４３ｂは、このオフセットにより発生する位相の回転を調整するための位相シフトを行う。その位相シフト量は、０（Ｈｚ）を基準としてサブキャリア分の周波数オフセットを示すｋ（小文字）と段数ｍとに応じた量の角度、−π（ｋ／２m ）（ラジアン）である。
【０１０３】
図７に各種パラメータｍ，ｋについての位相オフセット調整回路４３ｂの位相シフト状態を図解する。
【０１０４】
第１段の二分岐回路４３１における位相オフセット調整回路４３ｂは、パラメータがｍ＝０、ｋ（小文字）＝０であるから、位相の回転は行わない。
【０１０５】
第２段の二分岐回路４３２1 の位相オフセット調整回路４３ｂは、パラメータがｍ＝１，ｋ＝０であるから、第１段の二分岐回路４３１における位相オフセット調整回路４３ｂと同様、位相回転を行わない。
しかし、第２段の二分岐回路４３２2 の位相オフセット調整回路４３ｂは、パラメータがｍ＝１，ｋ（小文字）＝１であるから、−π／２（ラジアン）だけ位相を回転する。この位相回転は、図解のごとく、Ｉ軸とＱ軸とを入れ換えて、かつ、極性を反転することを意味する。シンボルの位相の回転は、π／２の倍数のときは信号の極性の逆転、または、Ｉ軸とＱ軸との入れ換えを行うだけでよい。
【０１０６】
第３段の二分岐回路４３３1 〜４３３4 のそれぞれの位相オフセット調整回路４３ｂは、パラメータ、ｍ＝２，ｋ（小文字）＝１〜３について、図解のごとく、位相シフトを行う。ｋ＝０の場合は位相シフトを行わない。
【０１０７】
このように、二分岐回路における位相オフセット調整回路４３ｂによる位相シフトは、極性の反転、加減算、係数乗算によって実現できる。
【０１０８】
図５に図解した二分岐回路の動作について述べる。
二分岐回路は入力された信号を交互に分離し、シンボル列を周波数軸上でデシメーションする回路である。
【０１０９】
図５に図解のごとく、８チャネルのサブキャリアＣ０，Ｃ１，Ｃ２，Ｃ３〜Ｃ７の信号列（サブキャリア群）が第１段の二分岐回路４３１に入力された場合、シンボル遅延回路４３ａにおいてシンボル数（Ｎ／２）だけ遅延したシンボルと、位相オフセット調整回路４３ｂにおいて、ｋ＝０であり、位相シフトされていないシンボル列とを加算回路４３ｃで加算すると、サブキャリアＣ０，Ｃ２，Ｃ４，Ｃ６のシンボル系列のみが分離して抽出される。
【０１１０】
減算回路４３ｄにおいて、シンボル遅延回路４３ａにおいてシンボル数Ｎ／２だけ遅延したシンボルから位相オフセット調整回路４３ｂにおいて位相シフトしていないシンボル列を減じるとサブキャリアＣ１，Ｃ３，Ｃ５，Ｃ７のシンボル系列のみが分離して抽出される。このように、第１段の二分岐回路４３１は入力された交互のサブキャリアごと、シンボル系列を分離する。
【０１１１】
分離されたシンボル系列は、それぞれ周波数軸上の分解能が半分にデシメーションされており、出力されるシンボル数は両出力ともＮ／２シンボルになる。
【０１１２】
第２段の二分岐回路４３２1 にサブキャリアＣ０，Ｃ２，Ｃ４，Ｃ６が入力されると、シンボル遅延回路４３ａにおいてシンボル数Ｎ／４だけ遅延したシンボルと、位相オフセット調整回路４３ｂにおいて、ｋ＝０であり位相回転されていないシンボル列とを加算回路４３ｃで加算すると、サブキャリアＣ０，Ｃ４のシンボル系列が抽出される。
二分岐回路４３２1 の減算回路４３ｄにおいて、シンボル遅延回路４３ａにおいてＮ／４だけ遅延したシンボルから位相オフセット調整回路４３ｂにおいて位相回転されていないシンボル列を減じると、サブキャリアＣ２，Ｃ６のシンボル系列が抽出される。
【０１１３】
このように、第２段の二分岐回路４３１1 においても入力されたサブキャリアを交互に分離してシンボル系列を出力する。分離されたシンボル系列はそれぞれ、周波数軸上の分解能が半分になっており、デシメーションされている。
【０１１４】
なお、第２段の二分岐回路４３１1 におけるシンボル遅延回路４３ａのメモリ容量は、第１段の二分岐回路４３１におけるシンボル遅延回路４３ａのメモリ容量の半分である。
【０１１５】
第２段の二分岐回路４３２2 にサブキャリアＣ１，Ｃ３，Ｃ５，Ｃ７が入力されると、シンボル遅延回路４３ａにおいてＮ／４（サンプリング時間）だけ遅延したシンボルと、位相オフセット調整回路４３ｂにおいて、ｋ＝１，ｍ＝１であり、−π／２（ラジアン）だけ位相シフトされたシンボル列とを加算回路４３ｃで加算するとサブキャリアＣ１，Ｃ５のシンボル系列が抽出される。
【０１１６】
二分岐回路４３２1 の減算回路４３ｄにおいて、シンボル遅延回路４３ａにおいてＮ／４だけ遅延したシンボルから位相オフセット調整回路４３ｂにおいて−π／２（ラジアン）だけ位相シフトされたシンボル列を減じるとサブキャリアＣ３，Ｃ７のシンボル系列が抽出される。
【０１１７】
このように、第２段の二分岐回路４３１2 においも、入力されたサブキャリアが交互に分離されたシンボル系列を抽出する。分離されたシンボル系列はそれぞれ、周波数軸上で分解能が半分になっており、デシメーションされている。
【０１１８】
なお、第２段の二分岐回路４３１2 におけるシンボル遅延回路４３ａのメモリ容量は、第１段の二分岐回路４３１におけるシンボル遅延回路４３ａのメモリ容量の半分である。
【０１１９】
第３段の二分岐回路４３３1 〜４３３4 においても、上記同様のシンボル分離とデシメーションを行う。
その結果、最終的には第３段の二分岐回路４３３1 〜４３３4 の各出力線から、チャネルＣ０，Ｃ４，Ｃ２，Ｃ６，Ｃ１，Ｃ５，Ｃ３，Ｃ７のシンボルが分離されて出力される。
【０１２０】
これら１サブキャリアごとのシンボルに分離されたシンボルは、たとえば、図８を参照して後述する周波数オフセット補償回路（周波数オフセット補償・除去手段）を通して周波数オフセットが補正された後に、図１（Ｂ）に図解したＦＦＴ・デスクランブル処理手段４４に印加される。ＦＦＴ・デスクランブル処理手段４４以降の動作は前述した。
ＦＦＴ・デスクランブル処理手段４４には周波数軸上の分解能を落とした信号が印加されるから、ＦＦＴ・デスクランブル処理手段４４の回路構成は簡単になる。
【０１２１】
このように二分岐回路を階層的に組み合わせた構成した信号成分分離装置４３によれば、各段で入力したサブキャリアごと交互にシンボルを交互に分離するとともに、周波数軸上における信号成分の分解能を順次１／２に低下させる（デシメーションする）ことができる。
【０１２２】
信号成分分離装置４３の各部を構成している二分岐回路は、基本的に同じ回路構成をしており、第１段から段２段、第３段にいくに従い、シンボル遅延回路４３ａのメモリ容量が順次半分になっていくこと、および、位相オフセット調整回路４３ｂにおける位相シフト量を異ならせる他は、基本的に同じ回路構成をしている。したがって、簡単な構成の二分岐回路を組み合わせて構成される信号成分分離装置４３の構成も簡単である。さらに、デシメーションが１／（２の巾乗）単位で行われるから、多数のサブキャリアが変調されたマルチキャリアにおいても、回路構成が簡単になる。
【０１２３】
以上の実施の形態は８シンボル列について例示したが、８シンボル列、１６シンボル列、３２シンボル列などの分離が可能であることはどの分離も上記と同様の方法に従って実現できる。また、２シンボル列、４シンボル列への分離が可能であることは言うまでもない。
【０１２４】
受信装置の第２実施の形態
図８は本発明の第２実施の形態としての受信装置４０Ａの構成図である。
図８に図解した受信装置４０Ａは、図１（Ｂ）に図解した受信装置４０と同様、図１（Ａ）に図解した送信装置３０から送出されたマルチキャリア信号を受信する。
【０１２５】
受信装置４０Ａは、信号成分分離装置４３と、信号選択回路４７と、２つの周波数オフセット補償回路４８Ａ、４８Ｂを有する。
この実施の形態では、２つの周波数オフセット補償回路４８Ａ、４８Ｂを設けた例を図解しているが、周波数オフセット補償回路は複数並列に設けることができる。
【０１２６】
周波数オフセット補償回路４８Ａ、４８Ｂの後段には、図１（Ｂ）に図解した、ＦＦＴ・デスクランブル処理手段４４、ビット抽出回路４５、復号回路４６などが、周波数オフセット補償回路の個数に合わせた系統、本実施の形態では２系統、設けられる。
【０１２７】
信号成分分離装置４３は、図４に図解したと同様の二分岐回路を階層化した構成をとることができる。したがって、信号成分分離装置４３からはサブキャリア単位で信号成分を、２C 通りに（ただし、Ｃは任意の整数）、分離した信号成分が得られる。
【０１２８】
信号選択回路４７は、信号成分分離装置４３で分離した信号成分のうち希望するサブキャリアのシンボルを選択して出力する。図４の図解から明らかなように、信号成分分離装置４３の最終段の二分岐回路の出力がどのサブキャリア群に対応するか一義的に決まっているので、信号選択回路４７におけるシンボルの選択は容易である。この例では信号選択回路４７は２つのシンボルを選択出力しているが、信号選択回路４７における選択シンボル数は、１または任意の複数にすることができる。
【０１２９】
周波数オフセット補償回路４８Ａ、４８Ｂは、信号選択回路４７で選択したサブキャリア群の信号が、図３に図解したように周波数オフセットがあるので、それを補償する。
【０１３０】
図９は周波数オフセット補償回路４８Ａ、４８Ｂの回路構成例を示す図である。
周波数オフセット補償回路４８Ａ、４８Ｂはそれぞれ、乗算器４８１と、ジャイレータ（オシレータ）４８２と、シンボル並べ替え回路４８３とを有する。
【０１３１】
乗算器４８１に入力される信号は、０（Ｈｚ）を基準として、下記に示すプラス方向に異なる周波数オフセットを有している。
【０１３２】
【数１】
ｅｘｐ（ｊ２π（ｋ／Ｎ）ｉ＋πｋ）
【０１３３】
このオフセットを除去するため、ジャイレータ４８２は、下記に示す上記オフセットと共役の複素正弦波の信号を乗算器４８１に出力する。このように、ジャイレータ４８２は、下記の複素成分信号を発生する信号発生装置である。
【０１３４】
【数２】
ｅｘｐ（−ｊ２π（ｋ／Ｎ）ｉ＋πｋ）
【０１３５】
乗算器４８１は信号選択回路４７で選択されたシンボルと、ジャイレータ４８２からの上記複素正弦波信号との乗算を行い、周波数変換してオフセット成分を除去する。
【０１３６】
シンボル並べ替え回路４８３は周波数変換した結果のうち、前半部分と後半部分を入れ替えて、その結果を出力する。
【０１３７】
本実施の形態において、図１（Ｂ）のＦＦＴ・デスクランブル処理手段４４におけるＦＦＴ処理の前に、複数、本実施の形態では２つの処理対象とするシンボル数の削減が行われているので、ＦＦＴ回路の構成が簡単になり、処理速度が向上する。
【０１３８】
すなわち、本実施の形態によれば、ＦＦＴ・デスクランブル処理手段で扱うシンボル数は上述した図１（Ｂ）の半分となる。
シンボル数をＮで表すと、ＦＦＴ回路を構成しているゲート数は、（ｌｏｇＮ）に比例したゲート数となる。したがって、ＦＦＴ回路に入力されるシンボル数が少なくなると、ＦＦＴ回路のゲート数は極端に減少する。
図１（Ｂ）のＦＦＴ・デスクランブル処理手段４４におけるＦＦＴのゲート数と、図８に図解した受信装置におけるＦＦＴ・デスクランブル処理手段の２つのＦＦＴ回路のゲート数の和を比較すると、本実施の形態のＦＦＴ・デスクランブル処理手段の２つのＦＦＴ回路のゲート数の和のほうが小さくなる。このことは、２つのＦＦＴ・デスクランブル処理手段を設けたほうが、図１（Ｂ）に図解の１つのＦＦＴ・デスクランブル処理手段４４より回路構成が簡単になることを意味する。さらに構成の簡単なＦＦＴ回路は動作速度を高めることができる。したがって、図８の受信装置４０Ａを用いると、全体の回路構成が簡単になり、動作速度も向上するという利点がある。
【０１３９】
なお、信号選択回路４７におけるサブキャリア群の選択は２つに限らず、１サブキャリア群だけでもよいし、２以上の複数のサブキャリア群を選択することもできる。
【０１４０】
受信装置の第３実施の形態
図１０は本発明の第３実施の形態としての受信装置４０Ｂの構成図である。
図１０に図解した受信装置４０Ｂは、図１（Ｂ）に図解した受信装置４０と同様、または、図８に図解した受信装置４０Ａと同様、図１（Ａ）に図解した送信装置３０から送出されたマルチキャリア信号を受信する。
【０１４１】
受信装置４０Ｂは、高周波受信回路４２と、信号成分分離装置４３と、２系列の周波数オフセット補償回路４８Ａ、４８Ｂとを有する。
この実施の形態では、２つの周波数オフセット補償回路４８Ａ、４８Ｂを設けた例を図解しているが、周波数オフセット補償回路は複数並列に設けることができる。
【０１４２】
周波数オフセット補償回路４８Ａ、４８Ｂの後段には、図１（Ｂ）に図解した、ＦＦＴ・デスクランブル処理手段４４、ビット抽出回路４５、復号回路４６などが、周波数オフセット補償回路の個数に合わせた系統、本実施の形態では２系統、設けられる。
【０１４３】
信号成分分離装置４３には、たとえば、図４に図解した第１段の二分岐回路４３１と、第２段の二分岐回路４３２1 と、第３段目の二分岐回路４３３1 、４３３2 を設ける。その結果、信号成分分離装置４３からはＣ０，Ｃ４，Ｃ２，Ｃ６のサブキャリア群と、Ｃ１，Ｃ５，Ｃ３，Ｃ７のサブキャリア群とが分離される。
【０１４４】
周波数オフセット補償回路４８Ａ、４８Ｂは、信号成分分離装置４３で分離したサブキャリア群の信号が、図３に図解したように周波数オフセットがあるので、それを補償する。
周波数オフセット補償回路４８Ａ、４８Ｂは、第２実施の形態において述べた。すなわち、周波数オフセット補償回路４８Ａ、４８Ｂの回路構成例を図９に図解し、その動作は上述したので、説明を省略する。
【０１４５】
ＦＦＴ・デスクランブル処理手段４４Ａ、４４Ｂはそれぞれ、周波数オフセット補償回路４８Ａ、４８Ｂで周波数オフセット補償された、Ｃ０，Ｃ４，Ｃ２，Ｃ６のサブキャリア群、Ｃ１，Ｃ５，Ｃ３，Ｃ７のサブキャリア群についてＦＦＴ処理などを行う。
【０１４６】
ＦＦＴ・デスクランブル処理手段４４Ａ、４４Ｂで扱うシンボル数は上述した図１（Ｂ）の半分となる。シンボル数をＮで表すと、ＦＦＴ回路を構成しているゲート数は、（ｌｏｇＮ）に比例したゲート数となる。したがって、ＦＦＴ回路に入力されるシンボル数が少なくなると、ＦＦＴ回路のゲート数は極端に減少する。図１（Ｂ）のＦＦＴ・デスクランブル処理手段４４におけるＦＦＴのゲート数と、図１０に図解したＦＦＴ・デスクランブル処理手段４４Ａ、４４Ｂの２つのＦＦＴ回路のゲート数の和を比較すると、ＦＦＴ・デスクランブル処理手段４４Ａ、４４Ｂの２つのＦＦＴ回路のゲート数の和のほうが小さくなる。このことは、２つのＦＦＴ・デスクランブル処理手段４４Ａ、４４Ｂを設けたほうが、図１（Ｂ）に図解の１つのＦＦＴ・デスクランブル処理手段４４より回路構成が簡単になることを意味する。さらに構成の簡単なＦＦＴ回路は動作速度を高めることができる。
したがって、図１０の受信装置４０Ｂを用いると、全体の回路構成が簡単になり、動作速度も向上するという利点がある。
【０１４７】
以上の例示は、周波数オフセット補償回路、および、ＦＦＴ・デスクランブル処理手段４４Ａ、４４Ｂを２系統設ける場合について述べたが、これらを２の巾乗の数だけ並列に設けることができる。
【０１４８】
受信装置の第４実施の形態
図１１は本発明の第４実施の形態の受信装置４０Ｃの概略構成図である。
受信装置４０Ｃも、上述した第１〜第３実施の形態の受信装置４０、４０Ａ、４０Ｂと同様、図１（Ａ）の送信装置３０から送出されたマルチキャリア信号を分離して復号する。
【０１４９】
受信装置４０Ｃは、受信アンテナ４１、高周波受信回路４２、フィルタ装置４９、ＦＦＴ・デスクランブル処理手段４４を有する。
ＦＦＴ・デスクランブル処理手段４４以降の回路は、図１（Ｂ）と同様である。
【０１５０】
図１１に図解した受信装置４０Ｃと上述した受信装置４０、４０Ａ、４０Ｂとの相違を述べると、受信装置４０Ｃは受信装置４０、４０Ａ、４０Ｂのように信号成分分離装置４３を用いて複数のシンボル系列を抽出するのではなく、フィルタ装置４９により所望の１つのサブキャリア群の信号成分のみを抽出して、その結果を、ＦＦＴ・デスクランブル処理手段４４以降の回路で処理する。
【０１５１】
高周波受信回路４２は上述したように、受信アンテナ４１アンテナで受信した高周波信号をベースバンド帯域に周波数変換を行い、ベースバンド帯域に周波数変換したアナログ信号からディジタル信号（９シンボル列）に変換する。
【０１５２】
フィルタ装置４９は、高周波受信回路４２からのディジタル・シンボル列を入力してサブキャリア単位でフィルタして、所望のサブキャリア群のみ抽出する。フィルタ装置４９は、出力されるサブキャリア群を表現するのに最低必要なサンプル数しか出力しない。その結果、周波数軸上の大幅なデシメーションが実現される。
【０１５３】
信号成分分離装置（二分岐回路）とフィルタ装置との相違を述べる。信号成分分離装置は、１信号群を入力して、１信号群を分離した２信号群を出力する。これに対して、フィルタ装置は、１信号群を入力して、特定の周波数帯域の１信号群を選択して出力する。
【０１５４】
ＦＦＴ・デスクランブル処理手段４４以降の回路は、図１（Ｂ）の受信装置４０などの回路を参照して述べたと同様の処理を行う。
【０１５５】
フィルタ装置の第１実施の形態
図１２は図１１に示したフィルタ装置の第１の実施の形態の回路例である。
図１２に図解したフィルタ装置４９は、信号成分分離装置（デマルチプレクサ）４９１と、シンボル群選択回路４９２と、周波数オフセット補償回路（周波数オフセット補償・除去回路）４９３とで構成されている。
【０１５６】
フィルタ装置４９の構成は、図８の回路構成、すなわち、信号成分分離装置４３、信号選択回路４７、周波数オフセット補償・除去回路４８Ａ、４８Ｂと類似しており、フィルタ装置４９は実質的に図８のこれらの回路４３、４７、４８Ａ、４８Ｂと同等の処理を行う。
【０１５７】
信号成分分離装置４９１は図８の信号成分分離装置４３と同様、図４に図解した二分岐回路の組み合わせの回路構成である。
シンボル群選択回路４９２は図８の信号選択回路４７と同様である。
周波数オフセット補償・除去回路４９３は図９に図解した周波数オフセット補償・除去回路４８Ａ、４８Ｂと同様の回路構成である。
【０１５８】
信号成分分離装置４９１は、高周波受信回路４２から出力されたシンボル列について所望のサブキャリア間隔でシンボルを分離する。
周波数オフセット補償・除去回路（周波数オフセット補償回路）４９３は、図９に図解した回路構成をしており、入力されたシンボル（信号）を基準を０（Ｈｚ）としてサブキャリア群に周波数変換を行い、周波数オフセット除去を行う。
【０１５９】
図１１のＦＦＴ・デスクランブル処理手段４４は選択されたシンボルについてのみＦＦＴ処理を行うので、ＤＦＴのポイント数を小さく抑えることができ、ＦＦＴ・デスクランブル処理手段４４の回路構成は簡単になる。
【０１６０】
フィルタ装置の第２実施の形態
図１３は図１１のフィルタ装置の第２の実施の形態の回路例である。
第２実施の形態のフィルタ装置は、受信したサブキャリア群を、奇数組のキャリアと偶数組のキャリアとに２分岐するフィルタ装置である。
第２実施の形態のフィルタ装置４９Ａは、サブキャリア選択回路４９４と、フィルタ・デシメーション回路４９５と、周波数オフセット補償・除去回路４９３とを有する。
【０１６１】
図１４は図１３に図解したフィルタ・デシメーション回路４９５の回路構成例を示す図である。
フィルタ・デシメーション回路４９５は、シンボル遅延回路４９５ａと、位相オフセット調整回路４９５ｂと、加算回路４９５ｃとで構成されている。
【０１６２】
フィルタ・デシメーション回路４９５の回路構成は、図５に図解した信号成分分離装置４３の１単位の二分岐回路に類似している。すなわち、シンボル遅延回路４９５ａはシンボル遅延回路４３ａに対応し、位相オフセット調整回路４９５ｂは位相オフセット調整回路４３ｂに対応し、加算回路４９５ｃは加算回路４３ｃに対応している。ただし、フィルタ・デシメーション回路４９５には、減算回路４３ｄは設けられていない。その理由は、フィルタ・デシメーション回路４９５においては、図５に図解した二分岐回路のように偶数サブキャリアと奇数サブキャリアの両者を必要とせず、いずれか一方のみの出力でよいからである。
【０１６３】
シンボル遅延回路４９５ａは、入力されたサブキャリアＣ０〜Ｃ７を、パラメータＮ、ｍによって定められたポイント分、すなわち、Ｎ／（２m+1 ）だけ、予め遅延する。本実施の形態においては、ｍ＝０であり、シンボル遅延回路４９５ａの遅延はＮ／２となる。
【０１６４】
サブキャリア選択回路４９４が希望するサブキャリアを選択する。
位相オフセット調整回路４９５ｂは、入力されたサブキャリアＣ０〜Ｃ７に対して、サブキャリア選択回路４９４で選択した通過サブキャリア群に応じて位相シフトを行う。
【０１６５】
位相オフセット調整回路４９５ｂで行う回転位相の値（位相シフト量）は、−（α／２m ）π（ラジアン）である。パラメータαは、通過させるサブキャリア群およびパラメータｍによって決定される値であり、下記の表１に示す規則性をもっている。下記表において、Ｃ０〜Ｃ７は、０Ｈｚから並んだサブキャリアを意味する。
【０１６６】
【表１】
【０１６７】
フィルタ・デシメーション回路４９５を多段にすることにより、Ｋ（大文字）＝８，１６，３２などのフィルタ装置を構成することができる。その場合、各々の段の位相オフセット調整回路４９５ｂで行われる回転位相の値は下記の表２に示す値となる。ただし、表２にはＫ＝８までを例示した。
【０１６８】
【表２】
【０１６９】
本実施の形態において、位相オフセット調整回路４９５ｂで行う回転位相の値は、偶数キャリアを通過させるときには０（ｒａｄ）であり、奇数キャリアを通過させるときにはπ（ｒａｄ）である。どちらの回転位相が適用されるかは、サブキャリア選択回路４０４により適宜指示される。
【０１７０】
加算回路４９５ｃは、位相オフセット調整回路４９５ｂで行った回転位相処理したサブキャリアと、シンボル遅延回路４９５ａで遅延したサブキャリアとを加算する。
その結果、たとえば、フィルタ・デシメーション回路４９５に、サブキャリアＣ０〜Ｃ７が入力されたとき、フィルタ・デシメーション回路４９５からは、サブキャリア選択回路４９４で指定されたいずれか一方のサブキャリア系列のシンボルが出力される。
【０１７１】
図１３のフィルタ装置４９Ａ内の周波数オフセット補償・除去回路４９３は、図１２の周波数オフセット補償・除去回路４９３と同様、図９に図解したと同様の回路構成をしている。周波数オフセット補償・除去回路４９３は、上述した図８の周波数オフセット補償・除去回路４８Ａ、４８Ｂ、または、図１２の周波数オフセット補償・除去回路４９３と同様の動作を行う。
【０１７２】
図１３に図解したフィルタ装置４９Ａにおいては、フィルタ・デシメーション回路４９５により周波数軸上でのデシメーションが行われ、出力シンボルの数が半分になる。したがって、それ以降の信号処理が、簡単で、迅速になる。
【０１７３】
フィルタ装置の第３実施の形態
図１５は、図１１に図解したフィルタ装置の第３の実施の形態の回路図である。
図１５に図解したフィルタ装置４９Ｂは、サブキャリア選択回路４９４と、第１のフィルタ・デシメーション回路４９５Ａと、第２のフィルタ・デシメーション回路４９５Ｂと、周波数オフセット補償・除去回路４９３とを有する。
フィルタ装置４９Ｂは、図１３に図解したフィルタ装置４９Ａのフィルタ・デシメーション回路４９５を直列に設けられた２段のフィルタ・デシメーション回路４９５Ａ、４９５Ｂに置き換えた回路である。フィルタ・デシメーション回路４９５Ａ、４９５Ｂは共に、図１４に図解した回路構成であり、第１段のフィルタ・デシメーション回路４９５Ａはｍ＝０であり、第２段のフィルタ・デシメーション回路４９５Ｂはｍ＝１であり、このパラメータｍを適用すると、図６に図解したように、それぞれのフィルタ・デシメーション回路４９５Ａ，４９５Ｂにおける遅延量が規定される。
【０１７４】
周波数オフセット補償・除去回路４９３は図９に図解した回路と同様の回路構成をとることができる。
【０１７５】
位相オフセット調整回路４９５ｂで行う回転位相の値（位相シフト量）は、−（α／２m ）π（ラジアン）である。パラメータαは、通過させるサブキャリア群およびパラメータｍによって決定される値であり、表１に示す規則性をもっている。
【０１７６】
フィルタ・デシメーション回路４９５を多段にすることにより、Ｋ（大文字）＝８，１６，３２などのフィルタ装置を構成することができる。その場合、各々の段の位相オフセット調整回路４９５ｂで行われる回転位相の値は表２に示す値となる。
本実施の形態において、位相オフセット調整回路４９５ｂで行う回転位相の値は、偶数キャリアを通過させるときには０（ｒａｄ）であり、奇数キャリアを通過させるときにはπ（ｒａｄ）である。どちらの回転位相が適用されるかは、サブキャリア選択回路４０４により適宜指示される。
【０１７７】
加算回路４９５ｃは、位相オフセット調整回路４９５ｂで行った回転位相処理したサブキャリアと、シンボル遅延回路４９５ａで遅延したサブキャリアとを加算する。
その結果、たとえば、フィルタ・デシメーション回路４９５に、サブキャリアＣ０〜Ｃ７が入力されたとき、フィルタ・デシメーション回路４９５からは、サブキャリア選択回路４９４で指定されたいずれか一方のサブキャリア系列のシンボルが出力される。
【０１７８】
図１５に図解したフィルタ装置４９Ｂは、２段のフィルタ・デシメーション回路４９５Ａ、４９５Ｂを設けているので、４つのサブキャリア群のいずれかを出力するフィルタ装置となる。すなわち、周波数軸上で１／４のデシメーションを行った信号を出力する回路である。
本実施の形態においては、２個のフィルタ・デシメーション回路４９５Ａ、４９５Ｂを２段に直列連結した場合を例示したが、さらに３段、４段と多段（ｍ）に連結し、２3 、２4 、２m のサブキャリア群に分離し、そのうちの１つのサブキャリア群を通過させることが可能となる。その場合、各フィルタ・デシメーション回路のパラメータｍの規則性は図４と同様である。また、回転させる位相の値については、表１および表２に示した規則性による決定される。
【０１７９】
フィルタ装置の第４実施の形態
図１６は、図１１に図解したフィルタ装置の第４の実施の形態の回路例である。
フィルタ装置４９Ｃは、乗算器４９６と、通過サブキャリア選択信号出力回路４９７と、フィルタ・デシメーション回路４９９と、シンボル並べ替え回路４９８とを有する。
【０１８０】
乗算器４９６に入力されるシンボル列の周波数オフセットは、図９の乗算器４８１に入力されるシンボル列の周波数オフセットと同じである。
【０１８１】
通過サブキャリア選択信号出力回路４９７は、その周波数オフセットを除去するため、図９に図解したジャイレータ（オシレータ）４８２と同様、選択すべきチャネルに応じた複素正弦波信号を乗算器４９６に出力する。
【０１８２】
乗算器４９６は、高周波受信回路４２からのシンボル系列と通過サブキャリア選択信号出力回路４９７から出力された複素正弦波信号との乗算を行う。この演算は、フィルタ装置４９Ｃに入力されたシンボル系列のうち、フィルタ装置４９Ｃで選択するシンボル（サブキャリア成分）に０（Ｈｚ）が含まれるように周波数オフセットを持たせるためである。
したがって、通過サブキャリア選択信号出力回路４９７からは選択するサブキャリアのうち、０（Ｈｚ）から正周波数方向で最も近いサブキャリア分の周波数の信号と共役を出力し、乗算器４９６がその共役信号と入力されたシンボルとの乗算を行い、周波数オフセットを除去する。
【０１８３】
フィルタ・デシメーション回路４９９について、図１７を参照して述べる。
図１７は、図１６に図解したフィルタ・デシメーション回路４９９の回路例である。
フィルタ・デシメーション回路４９９は、シンボル遅延回路４９５ａと加算回路４９５ｃとで構成されている。
フィルタ・デシメーション回路４９９の回路構成は、図５に図解した二分岐回路から位相オフセット調整回路４３ｂと減算回路４３ｄを削除した回路構成であり、図１４に図解したフィルタ・デシメーション回路４９５の回路構成から位相オフセット調整回路４９５ｂを削除した回路構成である。
フィルタ・デシメーション回路４９９は、入力されたサブキャリアのうち、０（Ｈｚ）を基準として偶数番目のサブキャリアのチャネルのシンボル系列のみを選択出力する回路である。
フィルタ・デシメーション回路４９９によっても、出力されるシンボル数が１／２となり、周波数軸上でデシメーションが行われたことになる。
【０１８４】
シンボル並べ替え回路４９８は、フィルタ・デシメーション回路４９９から出力されたシンボル群（サブキャリア群）の順序を、前半部分と後半部分とを入れ換えて、後半部分のシンボルのみを有効なシンボルとして出力する。
【０１８５】
フィルタ装置の第５実施の形態
図１８は、図１１に図解したフィルタ装置の第５の実施の形態の回路例である。
フィルタ装置４９Ｄは、乗算器４９６と、チャネル選択信号出力回路４９７と、第１および第２のフィルタ・デシメーション回路４９９Ａ、４９９Ｂと、シンボル並べ替え回路４９８とを有する。
第１および第２のフィルタ・デシメーション回路４９９Ａ、４９９Ｂはそれぞれ、図１７を参照して述べたフィルタ・デシメーション回路４９９と同様の回路構成をしている。
【０１８６】
フィルタ装置４９Ｄは、図１６に図解したフィルタ装置４９Ｃに、第２のフィルタ・デシメーション回路４９９Ｂを追加したものである。フィルタ・デシメーション回路４９９Ｂの追加により、図１５に図解した２段のフィルタ・デシメーション回路４９５Ａ、４９５Ｂの回路構成と同様、図１６に図解したフィルタ装置４９Ｃより、さらに通過キャリアを１／２に制限することができる。
その他は、図１６に図解したフィルタ装置４９Ｃと同様である。
【０１８７】
なお、フィルタ・デシメーション回路４９９をさらに多段に直列接続することにより、たとえば、ｍ段直列接続することにより、通過キャリアを１／２m に制限することができる。
【０１８８】
受信装置の第５実施の形態
図１９は本発明の第５実施の形態の受信装置の構成図である。
受信装置４０Ｄは、受信アンテナ４１、高周波受信回路４２、スイッチ回路５０、バッファ回路５２、フィルタ装置４９、ＦＦＴ・デスクランブル処理手段４４、および、図解を省略した図１（Ｂ）に図解のビット抽出回路４５、復号回路４６を有する。
【０１８９】
高周波受信回路４２は上記同様の動作を行う。
【０１９０】
スイッチ回路５０は初期状態において、高周波受信回路４２の信号をフィルタ装置４９に出力する。
その間、バッファ回路５２は、１シンボル分の信号が全てフィルタ装置４９に転送されるまで、高周波受信回路４２の信号を蓄積し続ける。
【０１９１】
フィルタ装置４９は上述した各種の実施の形態として示したフィルタ装置４９であり、高周波受信回路４２からスイッチ回路５０を通過して入力された信号のうちの指定された一部のサブキャリアのみ、たとえば、偶数キャリアのみの信号を抽出して、周波数軸上でのデシメーションを行い、その選択信号をＦＦＴ・デスクランブル処理手段４４に出力する。
【０１９２】
ＦＦＴ・デスクランブル処理手段４４は、高周波受信回路４２で受信したサブキャリア数より少ないサブキャリア数についてＦＦＴ処理を行う回路として構成されている。すなわち、ＦＦＴ・デスクランブル処理手段４４は小型、高速動作可能に構成されている。ＦＦＴ・デスクランブル処理手段４４でＦＦＴ処理などを行った後、図１（Ａ）に図解したビット抽出回路４５、復号回路４６などにおける処理が行われる。
【０１９３】
バッファ回路５２は、高周波受信回路４２からの１シンボル分の信号が全てフィルタ装置４９に転送された後、スイッチ回路５０を経由してフィルタ装置４９に信号の送出を開始する。
スイッチ回路５０は高周波受信回路４２の信号がフィルタ装置４９に転送し終わると、バッファ回路５２からの信号をフィルタ装置４９に印加するように切り替わる。
フィルタ装置４９は、先に通過させなかった信号成分のうち本通信において必要となる信号成分を通過させた信号、たとえば、奇数キャリアを抽出し、ＦＦＴ・デスクランブル処理手段４４に印加する。
ＦＦＴ・デスクランブル処理手段４４は、再度入力された信号をＦＦＴ処理して受信シンボルを抽出し、ビット抽出回路４５以降の回路の処理を行わせる。
【０１９４】
図１９に図解した回路構成をとることにより、高周波受信回路４２において受信したシンボルをＦＦＴ処理するに本来必要なＦＦＴ回路より小規模の回路で、受信シンボルの抽出が可能となる。すなわち、図１９の回路構成をとると、ＦＦＴ・デスクランブル処理手段４４の回路規模を小規模にすることができる。
【０１９５】
図１９に図解した受信装置の回路構成は、受信シンボルを半分にした場合を例示したが、フィルタ装置４９における通過キャリアをさらに減縮することにより、４分割、８分割などにすることができる。その結果、ＦＦＴ・デスクランブル処理手段４４の回路規模は一段と小型になる。
【０１９６】
受信装置の第６実施の形態
図２０は本発明の第６実施の形態の受信装置の構成図である。
受信装置４０Ｅは、受信アンテナ４１、高周波受信回路４２、第１のフィルタ装置４９Ａ、第２のフィルタ装置４９Ｂ、スイッチ回路５０、バッファ回路５２、ＦＦＴ・デスクランブル処理手段４４、および、図解を省略した図１（Ｂ）に図解のビット抽出回路４５、復号回路４６を有する。
【０１９７】
高周波受信回路４２は上記同様の動作を行う。
【０１９８】
フィルタ装置４９Ａ，４９Ｂは、上述した各種のフィルタ装置４９の回路構成をとることができ、第１のフィルタ装置４９Ａは、たとえば、偶数キャリアの信号の抽出を行い、第２のフィルタ装置４９Ｂは、たとえば、奇数キャリアの信号の抽出を行う。すなわち、本実施の形態においては、フィルタ装置４９Ａ，４９Ｂはそれぞれ、シンボルを１／２にデシメーションを行う。
【０１９９】
スイッチ回路５０は初期状態において、フィルタ装置４９Ａから出力される偶数キャリアの信号をＦＦＴ・デスクランブル処理手段４４に出力する。
その間、フィルタ装置４９Ｂで選択された奇数キャリアの信号がバッファ回路５２に蓄積されていく。
【０２００】
バッファ回路５２はフィルタ装置４９Ａで抽出されたＦＦＴ・デスクランブル処理手段４４に印加する信号が全てＦＦＴ・デスクランブル処理手段４４に転送されるまで、フィルタ装置４９Ｂからの信号を蓄積し続ける。
【０２０１】
ＦＦＴ・デスクランブル処理手段４４は、フィルタ装置４９Ａから出力された高周波受信回路４２で受信したサブキャリア数より少ないサブキャリア数についてＦＦＴ処理を行う回路として構成されている。すなわち、ＦＦＴ・デスクランブル処理手段４４は小型、高速動作可能に構成されている。ＦＦＴ・デスクランブル処理手段４４でＦＦＴ処理などを行った後、図１（Ａ）に図解したビット抽出回路４５、復号回路４６などにおける処理が行われる。
【０２０２】
バッファ回路５２は、フィルタ装置４９Ａからの偶数キャリアの信号が全てＦＦＴ・デスクランブル処理手段４４に転送された後、スイッチ回路５０を経由してＦＦＴ・デスクランブル処理手段４４に蓄積した信号をＦＦＴ・デスクランブル処理手段４４に転送する。
【０２０３】
スイッチ回路５０はフィルタ装置４９ＡからＦＦＴ・デスクランブル処理手段４４への信号転送が終わると、バッファ回路５２からの信号をＦＦＴ・デスクランブル処理手段４４に印加するように切り替わる。
【０２０４】
フィルタ装置４９Ｂ、バッファ回路５２は、先に通過させなかった信号成分のうち本通信において必要となる信号成分を通過させた信号、たとえば、奇数キャリアを生成し、ＦＦＴ・デスクランブル処理手段４４に印加する。
【０２０５】
ＦＦＴ・デスクランブル処理手段４４は、再度入力された信号をＦＦＴ処理して受信シンボルを抽出し、ビット抽出回路４５以降の回路の処理を行わせる。
【０２０６】
図２０に図解した受信装置の回路構成をとることにより、高周波受信回路４２において受信したシンボルをＦＦＴ処理するに本来必要なＦＦＴ回路より小規模の回路で、受信シンボルの抽出が可能となる。
すなわち、図２０の回路構成をとると、ＦＦＴ・デスクランブル処理手段４４の回路規模を小規模にすることができる。
【０２０７】
図２０に図解した回路構成は、受信シンボルを半分にデシメーションした場合を例示したが、フィルタ装置４９Ａ，４９Ｂにおける通過キャリアをさらに減縮することにより、４分割、８分割などにすることができる。その結果、ＦＦＴ・デスクランブル処理手段４４の回路規模は一段と小型になる。
【０２０８】
本発明の通信システム、送信装置（送信機）３０、受信装置（受信機）４０、および、受信装置（受信機）４０の一部を構成する信号成分分離装置、フィルタ装置は上述した構成に限らず、種々の変形態様、または、上述した実施の形態を適宜組み合わせることができる。
【０２０９】
以上、本発明の実施の形態として、無線通信システムを例示したが、本発明は無線通信システムに限らず、有線通信システムなどにも適用できる。
【０２１０】
【発明の効果】
本発明によればマルチキャリア変調信号を適切に分離可能な信号成分分離装置が提供できた。
【０２１１】
本発明によれば、１入力マルチキャリア変調信号群から２c （ｃは任意の整数）の信号群に信号を分離する信号成分分離装置が提供できた。
【０２１２】
本発明によれば、１入力マルチキャリア変調信号群から特定の１出力信号群に選択するフィルタ装置が提供できた。
【０２１３】
本発明によれば上記信号成分分離装置を有する適切な受信装置が提供できた。
本発明の受信装置は、ＦＦＴの回路規模を小型にすることができ、さらに、ＦＦＴ処理が高速である。
【０２１４】
本発明によれば上記フィルタ装置を有する適切な受信装置が提供できた。
本発明の受信装置は、ＦＦＴの回路規模を小型化であり、ＦＦＴ処理が高速である。
【０２１５】
本発明によれば、マルチキャリア変調を行う送信装置と上記受信装置とが協動する通信システムを提供できる。
【０２１６】
本発明によれば、マルチキャリア変調とその復調を行う通信方法が提供できた。
【図面の簡単な説明】
【図１】図１（Ａ）、（Ｂ）は、本発明の通信システム、送信装置および受信装置、並びに、通信方法の１実施の形態としてのマルチキャリア変調方式としてＯＦＤＭ方式を用いた、たとえば、ＤＡＢシステムに適用するディジタル無線通信システムの構成図であり、図１（Ａ）はＯＦＤＭ方式の無線通信システムの送信装置の構成図であり、図１（Ｂ）はＯＦＤＭ方式の無線通信システムの受信装置の構成図である。
【図２】図２（Ａ）〜（Ｃ）は、図１（Ａ）に図解した送信装置の処理を示すグラフであり、図２（Ａ）は、各チャネルで各々独立したシンボルストリームを示し、図２（Ｂ）は、図１（Ａ）に図解したマルチプレクサの概略構成図であり、図２（Ｃ）は、マルチキャリア変調信号を示すグラフである。
【図３】図３は、図１（Ａ）の送信装置による変調された複数チャネルのサブキャリアの並びを示すグラフである。
【図４】図４は、図１（Ｂ）に図解した信号成分分離装置の構成図である。
【図５】図５は、図４に図解した信号成分分離装置を構成する二分岐回路の構成図である。
【図６】図６は、図５に図解したシンボル遅延回路の態様を示す図である。
【図７】図７は、図５に図解した位相オフセット調整回路の態様を示す図である。
【図８】図８は、本発明の第２実施の形態としての受信装置の構成図である。
【図９】図９は、図８に図解したの周波数オフセット補償・除去回路の構成図である。
【図１０】図１０は、本発明の第３実施の形態としての受信装置の構成図である。
【図１１】図１１は、本発明の第４実施の形態の受信装置の概略構成図である。
【図１２】図１２は、図１１に示したフィルタ装置の第１の実施の形態の構成図である。
【図１３】図１３は、図１１のフィルタ装置の第２の実施の形態の構成図である。
【図１４】図１４は、図１３に図解したフィルタ・デシメーション回路の構成図である。
【図１５】図１５は、図１１に図解したフィルタ装置の第３の実施の形態の構成図である。
【図１６】図１６は、図１１に図解したフィルタ装置の第４の実施の形態の構成図である。
【図１７】図１７は、図１６に図解したフィルタ・デシメーション回路の構成図である。
【図１８】図１８は、図１１に図解したフィルタ装置の第５の実施の形態の構成図である。
【図１９】図１９は、本発明の第５実施の形態の受信装置の構成図である。
【図２０】図２０は、本発明の第６実施の形態の受信装置の構成図である。
【図２１】図２１（Ａ）、（Ｂ）は、マルチキャリア変調方式として、ＤＡＢシステムなどに適用されるＯＦＤＭ方式を用いたディジタル無線通信システムの一構成例を示す図であり、図２１（Ａ）と送信装置の構成図であり、図２１（Ｂ）は受信装置の構成図である。
【図２２】図２２は、図２１（Ａ）の送信装置から出力されるマルチキャリア化されたシンボル列の例を示したグラフである。
【図２３】図２３は、マルチキャリア信号を分離する従来の第１の方法を示すグラフである。
【図２４】図２４は、マルチキャリア信号を分離する従来の第２の方法を示す受信装置の構成図である。
【図２５】図２５は、従来の一定周期のキャリアを抽出することを示すグラフである。
【符号の説明】
１０・・無線送信装置
１１・・符号化回路
１２・・シンボルマッピング回路
１３・・マルチプレクサ（信号多重化処理回路）
１４・・周波数インターリーブ回路
１５・・逆高速フーリエ変換（ＩＦＦＴ）
１６・・無線送信回路
１７・・アンテナ
２０・・無線受信装置
２１・・アンテナ
２２・・受信回路
２３・・高速フーリエ変換（ＦＦＴ）
２４・・シンボル選択回路
２５・・ビット抽出回路
２６・・復号回路
３０・・送信装置（送信機）
３１・・符号化回路
３２・・シンボルマッピング回路
３４・・マルチプレクサ（信号多重化処理回路）
３６・・スクランブル処理・ＩＦＦＴ・ガードタイム付加
・窓かけ処理回路
３８・・送信回路
３９・・アンテナ
４０・・受信装置（受信機）
４１・・受信アンテナ
４２・・高周波受信回路
４３・・信号成分分離装置
４３ａ・・シンボル遅延回路
４３ｂ・・位相オフセット調整回路
４３ｃ・・加算回路
４３ｄ・・減算回路
４４・・ＦＦＴ・デスクランブル処理手段
４５・・ビット抽出回路
４６・・復号回路
４７・・信号選択回路
４８Ａ，４８Ｂ・・周波数オフセット補償回路
４８１・・乗算器
４８２・・ジャイレータ（オシレータ）
４８３・・シンボル並べ替え回路
４９・・フィルタ装置
４９１・・信号成分分離装置（デマルチプレクサ）
４９２・・シンボル群選択回路
４９３・・周波数オフセット補償・除去回路
４９４・・サブキャリア選択回路
４９５・・フィルタ・デシメーション回路
４９５ａ・・シンボル遅延回路
４９５ｂ・・位相オフセット調整回路
４９５ｃ・・加算回路
４９６・・乗算器
４９７・・通過サブキャリア選択信号出力回路
４９８・・シンボル並べ替え回路
４９９・・フィルタ・デシメーション回路
５０・・スイッチ回路
５２・・バッファ回路
【発明の属する技術分野】
本発明は通信装置（通信システム）、送信機および受信機、並びに、通信方法に関するものであり、特に、マルチキャリア変調を行うディジタル通信装置（システム）、ディジタル通信装置（システム）に用いる無線送信機（無線送信装置）無線受信機（無線受信装置）、並びに、その通信方法に関する。
より特定的には、本発明は直交周波数分割多重化（ＯＦＤＭ：Orthogonal Frequency Division Multiplexing）方式で多重化されたマルチキャリア信号をシンボル系列に分離する信号成分分離装置、マルチキャリア信号から特定のシンボルを抽出するフィルタ装置、および、これら信号成分分離装置、フィルタ装置などを有する信号受信装置に関する。
【０００２】
【従来の技術】
ＯＦＤＭ方式による変調信号の例としてＤＡＢ(Digital Audio Broadcasting、ディジタル・オーディオ放送) システムを例示する。
ＥＵＲＥＫＡ１４７プロジェクトが開発した移動受信可能な高品質ディジタル音声地上放送方式としてＤＡＢシステムが知られている。ＤＡＢシステムを衛星放送に適用したディジタル衛星音声放送も実用化が進められている。
【０００３】
そのようなディジタル通信システム（装置）に使用される変調方式としては、マルチパスフェージング、ゴーストなどに強いという特徴を有するＯＦＤＭ方式が提案されている。
ＯＦＤＭ方式は通常、直交する数十〜数百の搬送波を使用するマルチキャリア変調方式であり、各搬送波をＱＡＭ、ＰＳＫなどの変調方式で変調する。
ＤＡＢシステムなどにおいては、マルチキャリア通信を適用して多重チャネルのディジタル音声信号を伝送する。
【０００４】
図２１（Ａ）、（Ｂ）はマルチキャリア変調方式として、ＤＡＢシステムなどに適用されるＯＦＤＭ方式を用いたディジタル無線通信システムの一構成例を示す図である。図２１（Ａ）、（Ｂ）はＤＡＢシステムの一部を簡略化して図解している。
以下の説明では、ＤＡＢシステムを例示して、多重化に関する部分を中心に説明を行う。
【０００５】
図２１（Ａ）に図解したＯＦＤＭ方式の無線通信システムの無線送信装置１０は、符号化回路１１と、シンボルマッピング回路１２と、マルチプレクサ（信号多重化処理回路）１３と、周波数インターリーブ回路１４と、逆高速フーリエ変換（ＩＦＦＴ：Inverse Fast Fourier Transform) 回路１５と、無線送信回路１６と、アンテナ１７とを有する。
【０００６】
情報ビットストリームは、符号化回路１１において符号化ならびにインターリーブなどの処理がなされた後に、シンボルマッピング回路１２において各ビットが送信シンボルにマッピングされる。この作業はチャネル毎に各々別個に行われ、図２１（Ａ）に示した例においては、たとえば、チャネルあたり毎秒６４ｋｓｐｓ（シンボル／秒）のシンボルが生成されている。
【０００７】
これらのシンボルストリームは、マルチプレクサ１３において単純に直列に連結されることにより多重化されたシンボルストリームとなる。たとえば、６４ｋｓｐｓのチャネルを１８チャネル分多重すると、多重されたシンボルストリームの伝送レートは１１５２ｋｓｐｓ（＝１８ｘ６４ｋｓｐｓ）となる。
この多重されたシンボルストリームは周波数インターリーブ回路１４における周波数インターリーブ処理によりシンボルの並び替えが行われる。この作業により各チャネルのシンボルはばらばらに並ぶことになる。
【０００８】
その後、シンボルストリームは逆高速フーリエ変換（ＩＦＦＴ）回路１５におけるＩＦＦＴ処理によりばらばらに並ぶシンボルが周波数軸上にならべられ、これらの周波数軸上でのシンボル表現が時間軸上のシンボルに変換されて送信回路１６からアンテナ１７を介して空中に送出される。
【０００９】
送信装置１０から出力される６キャリアにマルチキャリア化されたシンボル列の例を図２２に図解する。
【００１０】
これまで、上述したマルチキャリア化された複数のシンボル（シンボル系列）の特定のシンボルのみを抽出することは行われていなかった。
そこで、無線信号受信機において、図２２に例示したシンボル系列から所望のシンボルまたはキャリア成分を抽出する方法を既存の技術を用いて行う場合を想定する。
【００１１】
図２３はマルチキャリア信号を分離する第１の方法を示す図である。
この方法は、それぞれ対応するキャリアの周波数帯域特性を有する帯域フィルタを複数設けて、それぞれの帯域通過フィルタで対応するシンボルを抽出する。そのようなフィルタとしては、たとえば、くし型フィルタを用いることができる。
【００１２】
しかしながら、このような方法は、ＯＦＤＭのようにキャリアの間隔が詰まっている変調方式のシンボルの分離には不向きである。すなわち、ＯＦＤＭ方式による変調方式ではある周波数帯域に多数のキャリアが詰まっているので、隣接する信号成分のアイソレーションが十分にとれないので、隣接する周波数のキャリア信号を識別するには各帯域通過フィルタは急峻な周波数特性を持たねばならない。
【００１３】
たとえば、くし型フィルタでそのような急峻な周波数特性を持つ精度の高いフィルタを各種準備することは困難であるし、価格などの面で相当高価格になるので、実現することが困難である。
【００１４】
図２４はマルチキャリア信号を分離する第２の方法を示す図である。
図２４において、受信回路２２で受信した信号を高速フーリエ変換（ＦＦＴ）回路２３で高速フーリエ変換を行い周波数軸上に並んだ受信シンボル系列を生成し、デマルチプレクサ（信号分離装置）２９においてシンボル系列をばらばらのシンボルに分離して、特定のシンボルのみ選択可能にする。
しかしながら、この方法は、特定のシンボルを抽出する場合でも、全てのシンボルについて高速フーリエ変換を行うから、複雑なＦＦＴ回路２３を設けなければならず、装置構成が複雑になる。
【００１５】
図２５は一定間隔のキャリア信号成分のみ抽出する場合の概略構成図である。図２５において、複数の異なる通過帯域特性を有する複数の帯域通過フィルタを設けて、フィルタにより帯域制限した信号同士を加算回路２８Ａ、２８Ｂで加算して所望の信号を得る。この場合も、帯域フィルタとして、たとえば、くし型フィルタを用いる。
しかしながら、この方法も、図２３の方法と同様、マルチキャリア方式なのでキャリアが詰まっていて信号成分のアイソレーションが十分にとれない、および、急峻な周波数特性を持つ精度の高いフィルタを準備することが価格などの面で困難になるという問題に遭遇する。
【００１６】
図２１（Ｂ）は、図２１（Ａ）に図解したＤＡＢシステムにおける無線信号受信機の概略構成図である。
図２１（Ｂ）のＯＦＤＭ方式の無線通信システム１の無線受信装置２０は、アンテナ２１と、受信回路２２と、高速フーリエ変換（ＦＦＴ）回路２３と、シンボル選択回路２４と、ビット抽出回路２５と、復号回路２６とを有する。
【００１７】
受信回路２２でアンテナ２１で受信した所望の周波数帯域の信号を周波数変換してベースバンド信号成分のみを抽出することにより、ベースバンド信号を得る。このようにして得られたベースバンド信号は、情報が周波数軸上に並んでいる信号の時間軸上での表現となっているので、ＦＦＴ回路２３においてＦＦＴ処理して周波数軸上に並んでいるサブキャリアを抽出する。
このとき、ＦＦＴ処理によって出力されるシンボルは受信した信号帯域全体のサブキャリア群となる（たとえば、本例においては１１５２ｋｓｐｓ分の情報が含まれている）。
【００１８】
シンボル選択回路２４は、サブキャリア群の中から、図２１（Ａ）に図解した送信側で行われた周波数インターリーブにより配置された所望のチャネルのシンボルの存在位置からシンボルを抽出する。これにより所望のチャネルの情報である６４ｋｂｐｓが抽出されたことになる。
【００１９】
ビット抽出回路２５においてこのようにして得られた所望のチャネルのシンボルストリームから受信ビットストリームを抽出して符号化ビットストリームを得た後、復号回路２６においてこれをデコードすることにより、所望のチャネルの情報ビットストリームを得ている。
【００２０】
【発明が解決しようとする課題】
このように、ＯＦＤＭのシステムにおいては、サブキャリア毎に異なるチャネルのシンボルを割り当てることにより多重化が行われているが、無線受信装置２０は、送信されてきた全チャネル分の多重化信号を全て受信し、さらにはＦＦＴ回路２３により全チャネル分のシンボルを抽出した後にシンボル選択回路２４においてチャネルの選定を行っており、本来必要であった１チャネル分の情報に必要とされる演算量を上回る演算がＦＦＴ回路２３においてＦＦＴ処理が行われていることになる。
すなわち、無線受信装置２０が欲していないチャネルの分をも含めてＦＦＴ回路２３においてＦＦＴ信号処理を行っていることになり、ＦＦＴ回路２３の回路規模が大きくなるという問題がある。
【００２１】
上述した問題を解決する方法として、本願の発明者は、たとえば、平成１１年５月２０日に出願した、特願平１１−１４０４４２号に記載された発明を提案している。特願平１１−１４０４４２号に記載された発明はシンボル系列から交互のサブキャリアごとシンボル列を分離する回路を二分岐方式で多段に階層的に設けている。
【００２２】
本発明は、特願平１１−１４０４４２号に記載された発明とは異なる方法で上記問題を解決するとともに、さらに、１シンボルのみを効率よく抽出することを目的とする。
【００２３】
本発明の目的は、シンボル系列を効率よく二分岐的に分離可能な信号成分分離装置を提供することにある。
【００２４】
本発明の他の目的は、シンボル系列から特定のシンボルを効率よく抽出可能なフィルタ装置を提供することにある。
【００２５】
本発明のさらに他の目的は、上記信号成分分離装置および／またはフィルタ回路を有する受信装置を提供することにある。
【００２６】
本発明のさらに他の目的は、上記受信装置と送信装置とを有する通信システムを提供することにある。
【００２７】
本発明の他の目的は、上記受信処理と上記送信処理を行う通信方法を提供することにある。
【００２８】
【課題を解決するための手段】
本発明の第１の観点によれば、マルチキャリア変調された信号群（シンボル群）からある信号群を分離する信号成分分離装置であって、
入力信号群をＮ／２(m+1) シンボル遅延するシンボル遅延手段と、
入力信号群を０Ｈｚを基準として−π（ｋ／２m ）ラジアン位相シフトする位相オフセット調整手段と、
上記シンボル遅延手段の出力信号と上記位相オフセット調整手段の出力信号を加算して上記信号選択出力手段に入力された多重化信号のうち周波数軸上交互に位置する一方のシンボル列を算出する加算手段と、
上記シンボル遅延手段の出力信号から上記位相オフセット調整手段の出力信号を減算して上記信号選択出力手段に入力された多重化信号のうち周波数軸上交互に位置する他方のシンボル列を算出する減算手段と
からなる二分岐回路が二分岐方式で段階的かつ階層的に接続されている、信号成分分離装置が提供される。
ただし、ｍは二分岐回路の段数の位置を示すパラメータであり、
Ｎは１変調時間内に存在するシンボルの数であり、
ｋは０（Ｈｚ）を基準としてサブキャリアの周波数オフセット
を持つ信号群が入力されていることを示すパラメータである。
【００２９】
本発明の第２の観点によれば、上記信号成分分離装置を適用した、複数チャネルのサブキャリアが周期的に配置されているマルチキャリア変調による多重通信に用いる受信装置が提供される。
当該受信装置は、
信号群を受信する受信手段と、
入力した信号群をＮ／２(m+1) シンボル遅延するシンボル遅延手段と、入力した信号群を−π（ｋ／２m ）ラジアン位相シフトする位相オフセット調整手段と、上記シンボル遅延手段の出力信号と上記位相オフセット調整手段の出力信号を加算して上記信号選択出力手段に入力された多重化信号のうち周波数軸上交互に位置する一方のシンボル列を算出する加算手段と、上記シンボル遅延手段の出力信号から上記位相オフセット調整手段の出力信号を減算して上記信号選択出力手段に入力された多重化信号のうち周波数軸上交互に位置する他方のシンボル列を算出する減算手段と、からなる二分岐回路が二分岐方式で段階的かつ階層的に接続されている、信号成分分離装置と、
上記信号成分分離装置で分離した信号群について直交変換を行う直交変換手段と、
上記直交変換した情報を復号する復号手段と
を具備する。
【００３０】
本発明の第３の観点によれば、上記受信装置を適用した、複数チャネルのサブキャリアが周期的に配置されているマルチキャリア変調による多重通信に用いる、送信装置と受信装置とを有する、通信装置が提供される。
当該通信装置の上記送信装置は、複数チャネルの情報を独立に符号化する符号化手段と、上記符号化した情報をそれぞれ所定の変調方式に基づいて変調して信号点配置を行う信号点配置手段と、上記複数の信号点配置した信号を時間周期的に多重化する信号多重化手段と、上記多重化した信号を逆直交変換する逆直交変換手段と、上記直交変換した情報を送出する送信手段と、を有する。
当該通信装置の上記受信装置は、上述した受信装置の構成要素、すなわち、上記送出された信号群を受信する受信手段と、上記受信した信号群を選択分離する信号成分分離手段と、上記選択分離された信号を直交変換する直交変換手段と、上記直交変換した情報を復号する復号手段とを有する。
上記信号成分分離手段は、上述した構成を有する。
【００３１】
好ましくは、上記送信装置における上記信号多重化手段は、上記複数の信号点配置した信号を所定のサブキャリアでチャネルごと周波数をずらして多重化する。
【００３２】
また好ましくは、上記送信装置における上記信号点配置手段における変調方式は直交周波数多重化方式（ＯＦＤＭ方式）を用いる変調方式である。
【００３３】
また好ましくは、上記送信装置における上記逆直交変換処理手段は逆フーリエ変換処理を行い、上記受信機における上記直交変換処理手段はフーリエ変換処理を行う。
【００３４】
本発明の第４の観点によれば、複数チャネルのサブキャリアが周期的に配置されているマルチキャリア変調による多重通信に用いる受信装置であって、
信号群を受信する受信手段と、
入力信号群をＮ／２(m+1) 遅延するシンボル遅延手段と、入力信号群を−π（ｋ／２m ）ラジアン位相シフトする位相オフセット調整手段と、上記シンボル遅延手段の出力信号と上記位相オフセット調整手段の出力信号を加算して上記信号選択出力手段に入力された多重化信号のうち周波数軸上交互に位置する一方のシンボル列を算出する加算手段と、上記シンボル遅延手段の出力信号から上記位相オフセット調整手段の出力信号を減算して上記信号選択出力手段に入力された多重化信号のうち周波数軸上交互に位置する他方のシンボル列を算出する減算手段と、からなる二分岐回路が二分岐方式で段階的かつ階層的に接続されている信号成分分離装置と、
上記信号成分分離装置で分離したシンボル列のうち、所定のサブキャリアのシンボル群を１系列または複数系列選択して出力する信号選択手段と、
上記信号選択手段で選択出力した１系列または複数系列のシンボル群について周波数オフセット補償する周波数オフセット補償手段と、
上記周波数オフセット補償手段のそれぞれの出力信号について直交変換を行う２つの直交変換手段と、
上記直交変換した信号を復号する復号手段と
を具備する受信装置が提供される。
【００３５】
好ましくは、上記周波数オフセット補償手段は、上記周波数オフセット補償のために複素正弦波信号を出力する周波数オフセット補償信号発生手段と、上記信号群と、上記周波数オフセット補償信号発生手段から出力される複素正弦波信号とを乗算する乗算手段と、該乗算手段における乗算結果のシンボルを周波数軸に沿って並べ替えるシンボル並べ替え手段とを有する。
【００３６】
本発明の第５の観点によれば、第４の観点の受信装置を用いた、複数チャネルのサブキャリアが周期的に配置されているマルチキャリア変調による多重通信に用いる、送信装置と受信装置とを有する通信装置が提供される。
【００３７】
本発明の第６の観点によれば、複数チャネルのサブキャリアが周期的に配置されているマルチキャリア変調による多重通信に用いる受信装置であって、
信号群を受信する受信手段と、
入力信号群をＮ／２(m+1) 遅延するシンボル遅延手段と、入力信号群を−π（ｋ／２m ）ラジアン位相シフトする位相オフセット調整手段と、上記シンボル遅延手段の出力信号と上記位相オフセット調整手段の出力信号を加算して上記信号選択出力手段に入力された多重化信号のうち周波数軸上交互に位置する一方のシンボル列を算出する加算手段と、上記シンボル遅延手段の出力信号から上記位相オフセット調整手段の出力信号を減算して上記信号選択出力手段に入力された多重化信号のうち周波数軸上交互に位置する他方のシンボル列を算出する減算手段と、からなる二分岐回路が二分岐方式で段階的かつ階層的に接続されている信号成分分離装置と、
上記信号成分分離手段で分離した１系列または複数系列のシンボル群について周波数オフセット補償する周波数オフセット補償手段と、
上記周波数オフセット補償手段のそれぞれの出力信号について直交変換を行う２つの直交変換手段と、
上記直交変換した信号を復号する復号手段と
を具備する受信装置が提供される。
【００３８】
本発明の第７の観点によれば、上記受信装置を適用した、複数チャネルのサブキャリアが周期的に配置されているマルチキャリア変調による多重通信に用いる、送信装置と受信装置とを有する通信装置が提供される。
【００３９】
本発明の第８の観点によれば、マルチキャリア変調された信号群から特定の信号を抽出するフィルタ装置であって、
入力信号群をＮ／２(m+1) 遅延するシンボル遅延手段と、入力信号群を−π（ｋ／２m ）ラジアン位相シフトする位相オフセット調整手段と、上記シンボル遅延手段の出力信号と上記位相オフセット調整手段の出力信号を加算して上記信号選択出力手段に入力された多重化信号のうち周波数軸上交互に位置する一方のシンボル列を算出する加算手段と、上記シンボル遅延手段の出力信号から上記位相オフセット調整手段の出力信号を減算して上記信号選択出力手段に入力された多重化信号のうち周波数軸上交互に位置する他方のシンボル列を算出する減算手段と、からなる二分岐回路が二分岐方式で段階的かつ階層的に接続されている信号成分分離装置と、
上記信号成分分離装置で分離したシンボル列のうち、特定のサブキャリアのシンボル群を選択して出力する信号選択手段と、
上記信号選択手段で選択出力したシンボル群について周波数オフセット補償する周波数オフセット補償手段と
を具備するフィルタ装置が提供される。
【００４０】
本発明の第９の観点によれば、上記フィルタ装置を適用した、複数チャネルのサブキャリアが周期的に配置されているマルチキャリア変調による多重通信に用いる受信装置であって、
マルチキャリア変調された信号群を受信する受信手段と、
上記受信手段で受信したマルチキャリア変調された信号群から特定の信号を抽出するフィルタ装置と、
該フィルタ装置で抽出した信号について直交変換を行う直交変換手段と、
上記直交変換した信号を復号する復号手段と
を具備する受信装置が提供される。
【００４１】
本発明の第１０の観点によれば、マルチキャリア変調された信号群から特定の信号を抽出するフィルタ装置であって、
サブキャリアを選択するサブキャリア選択手段と、
上記選択されたサブキャリアに応じて、入力された信号群から特定の信号群を選択して出力する、少なくとも１段の信号選択手段と、
上記信号選択手段で選択した信号について周波数オフセット補償する周波数オフセット補償手段と
を具備する、フィルタ装置が提供される。
【００４２】
本発明の第１１の観点によれば、上記フィルタ装置を適用した、複数チャネルのサブキャリアが周期的に配置されているマルチキャリア変調による多重通信に用いる受信装置であって、
マルチキャリア変調された信号群を受信する受信手段と、
上記受信手段で受信したマルチキャリア変調された信号群から特定の信号を抽出するフィルタ装置と、
該フィルタ装置で抽出した信号について直交変換を行う直交変換手段と、
上記直交変換した信号を復号する復号手段と
を具備する受信装置が提供される。
【００４３】
本発明の第１２の観点によれば、マルチキャリア変調された信号群から特定の信号を抽出するフィルタ装置であって、
選択すべきチャネルに応じた複素正弦波信号を出力する通過サブキャリア選択信号出力手段と、
上記通過サブキャリア選択出力手段から出力された複素正弦波信号と、入力信号群との乗算を行う乗算手段と、
上記乗算手段における乗算結果のうち、特定の信号群を選択する少なくとも１段の信号成分分離手段と、
上記信号成分分離装置の出力を周波数軸上に並べ替えるシンボル並べ替え手段と
を具備するフィルタ装置が提供される。
【００４４】
本発明の第１３の観点によれば、上記フィルタ装置を適用した、複数チャネルのサブキャリアが周期的に配置されているマルチキャリア変調による多重通信に用いる受信装置であって、
マルチキャリア変調された信号群を受信する受信手段と、
上記受信手段で受信したマルチキャリア変調された信号群から特定の信号を抽出するフィルタ装置と、
該フィルタ装置で抽出した信号について直交変換を行う直交変換手段と、
上記直交変換した信号を復号する復号手段と
を具備する受信装置が提供される。
【００４５】
本発明の第１４の観点によれば、複数チャネルのサブキャリアが周期的に配置されているマルチキャリア変調による多重通信に用いる受信装置であって、
マルチキャリア変調された信号群を受信する受信手段と、
入力信号群をスイッチングするスイッチング手段と、
上記受信手段で受信したマルチキャリア変調された信号群を保持するバッファ手段と、
上記スイッチング手段の後段に接続され、入力された信号群のうち特定の信号群を選択出力するフィルタ装置と、
上記フィルタ装置で抽出した信号について直交変換を行う直交変換手段と、
上記直交変換した信号を復号する復号手段と
を具備し、
上記スイッチング手段は１シンボル分の信号群を上記フィルタ装置に出力し、上記バッファ手段はその間、入力された１シンボル分の信号群を保持し、上記フィルタ装置への信号送出終了後、上記バッファ手段に保持した信号群を上記スイッチング手段を介して上記フィルタ装置に送出し、
上記フィルタ装置は、上記スイッチング手段を介して入力された信号群のうち指定されたサブキャリアのみ選択出力する、
受信装置が提供される。
【００４６】
上記フィルタ装置は、上述した各種のフィルタ装置を適用できる。
【００４７】
本発明の第１５の観点によれば、複数チャネルのサブキャリアが周期的に配置されているマルチキャリア変調による多重通信に用いる受信装置であって、
マルチキャリア変調された信号群を受信する受信手段と、
上記受信手段で受信したマルチキャリア変調された信号群のうち偶数キャリアの信号群を選択して出力する第１のフィルタ装置と、
上記受信手段で受信したマルチキャリア変調された信号群のうち奇数キャリアの信号群を選択して出力する第２のフィルタ装置と、
上記第２のフィルタ装置の出力信号群を保持するバッファ手段と、
上記第１のフィルタ装置の出力信号群をスイッチングするスイッチング手段と、
上記スイッチング手段の後段に接続され、スイッチングされた出力信号について直交変換を行う直交変換手段と、
上記直交変換した信号を復号する復号手段と
を具備し、
上記スイッチング手段は上記第１のフィルタ装置の出力信号を上記直交変換手段に送出し、上記直交変換手段への信号送出終了後、上記バッファ手段に保持した信号群を上記スイッチング手段を介して上記直交変換手段に送出する、
受信装置が提供される。
【００４９】
本発明の第１６の観点によれば、通信方法であって、
複数チャネルの情報を独立に符号化し、
上記符号化した情報をそれぞれ所定の変調方式に基づいて変調して信号点配置を行い、
上記複数の信号点配置した信号を時間周期的に多重化し、
上記多重化した信号を逆直交変換し、
上記直交変換した情報を送出する
符号化送信工程と、
上記送出された信号を受信し、
上記受信した直交変換処理後の多重化信号のうち、希望するチャネルの信号のみ選択出力し、
上記選択出力された信号を直交変換し、
上記直交変換した情報を復号する
受信復号工程と
を有する通信方法であって、
上記受信工程における信号選択処理は、
Ｎ／２(m+1) シンボル遅延し、
π（ｋ／２m ）ラジアンだけ位相シフトし、
上記シンボル遅延した信号と上記位相シフトした信号を加算して上記入力された多重化信号のうち周波数軸上交互に位置する一方のシンボル列を算出するか、上記シンボル遅延した信号から上記位相シフトした信号を減算して上記入力された多重化信号のうち周波数軸上交互に位置する他方のシンボル列を算出する
方法を二分岐的かつ段階的に行う
通信方法が提供される。
【００５０】
【発明の実施の形態】
本発明の通信装置（通信システム）、送信装置（送信機）および受信装置（受信機）、並びに、通信方法について、添付図面を参照して好適実施の形態を述べる。
【００５１】
下記の実施の形態においては、通信システムとして無線通信システムについて例示するが、本発明は無線通信システムに限定されず、有線通信システムにも適用できる。しかしながら下記の実施の形態においては、無線通信システム、たとえば、ＤＡＢシステムに類似する直交周波数分割多重化（ＯＦＤＭ）方式を用いて通信システムについて例示する。
【００５２】
通信装置の第１実施の形態
図１（Ａ）、（Ｂ）、図２（Ａ）、（Ｂ）、（Ｃ）、および、図３を参照して本発明の通信システム、送信装置、受信装置、並びに、通信方法の第１実施の形態を述べる。
【００５３】
図１（Ａ）、（Ｂ）は本発明の通信システム、送信装置および受信装置、並びに、通信方法の１実施の形態としてのマルチキャリア変調方式としてＯＦＤＭ方式を用いたディジタル無線通信システムの構成図であり、図１（Ａ）はＯＦＤＭ方式の無線通信システムの送信装置３０の構成図であり、図１（Ｂ）はＯＦＤＭ方式の無線通信システムの受信装置４０の構成図である。
【００５４】
送信装置３０と受信装置４０とで、ＯＦＤＭ方式の無線通信システムを構成している。
【００５５】
送信装置（送信機）３０
送信装置（送信機）３０について述べる。
図１（Ａ）に図解したＯＦＤＭ方式の無線通信システムの送信装置３０は、第１チャネル用符号化回路３１1 および第１チャネル用シンボルマッピング回路３２1 、第２チャネル用符号化回路３１2 および第２チャネル用シンボルマッピング回路３２2 、〜、第Ｍチャネル用符号化回路３１M および第Ｍチャネル用シンボルマッピング回路３２M を有する。この例は、Ｍチャネルの情報ビットストリームを符号化する例を示す。
送信装置３０はさらに、マルチプレクサ（信号多重化処理回路）３４と、スクランブル処理・ＩＦＦＴ・ガードタイム付加・窓かけ処理回路３６と、送信回路３８と、アンテナ３９とを有する。
【００５６】
送信装置３０は、このように、複数の符号化回路３１1 〜３１M と複数のシンボルマッピング回路３２1 〜３２M に対して、１系統のマルチプレクサ３４、スクランブル処理・ＩＦＦＴ・ガードタイム付加・窓かけ処理回路３６、送信回路３８を有している。符号化回路３１およびシンボルマッピング回路３２はチャネル数だけ設けられる。
【００５７】
チャネル１〜チャネルＭのそれぞれ独立した情報ビットストリームについて、符号化回路３１1 〜３１M においてそれぞれ独立して符号化、インターリーブ等の処理が行われる。
【００５８】
符号化回路３１1 〜３１M における符号化処理の具体例を述べる。ＯＦＤＭ方式の無線通信システムがたとえばＤＡＢシステムのようなオ−ディオ信号の伝送に適用される場合、情報ビットストリームのビット信号はオーディオ信号であるから、符号化回路３１1 〜３１M はそれぞれオーディオ信号について符号化処理を行う。符号化回路３１1 〜３１M は必要に応じて、さらにインターリーブ処理をも行う。
【００５９】
符号化回路３１1 〜３１M において生成された各チャネルの符号化ビット信号はシンボルマッピング回路３２1 〜３２M において、送信シンボルにマッピングされ、シンボルストリームが生成される。
【００６０】
シンボルマッピング回路３２1 〜３２M においては、ＯＦＤＭ方式に適用する各種の変調方式を適用することができる。そのような変調方式としては、多値ＱＡＭ、ＰＳＫなど各種の変調方式が適用できる。
このようにシンボルマッピング回路３２1 〜３２M において、図２（Ａ）に図解したように、各チャネルで各々独立したシンボルストリームが生成される。
【００６１】
複数チャネルごとのシンボルストリームはマルチプレクサ３４において多重化され、多重シンボルストリームとして生成される。マルチプレクサ３４は、図２（Ｂ）に図解したスイッチ回路を有しており、マルチプレクサ３４の多重化処理によって、図２（Ａ）に図解した複数チャネルのシンボルが図２（Ｃ）に図解したように周波数軸上に複数のチャネルのシンボルが並んだ多重化シンボルストリームとなる。
【００６２】
マルチプレクサ３４において多重化された多重化シンボルストリームは、スクランブル処理・ＩＦＦＴ・ガードタイム付加・窓かけ処理回路３６において、ランダム位相シフト処理（ＲＰＳ：Randam Phase Shift）、ランダム直交変換処理（ＲＯＴ：Randam Orthogonal Transform)等などによりスクランブルされる。
【００６３】
スクランブル処理・ＩＦＦＴ・ガードタイム付加・窓かけ処理回路３６において逆フーリエ変換処理（ＩＦＦＴ処理）によって周波数ドメイン多重化シンボルストリームから時間ドメインの多重化シンボルストリームに変換される。
さらにスクランブル処理・ＩＦＦＴ・ガードタイム付加・窓かけ処理回路３６においてガードタイムの付加ならびに窓かけ処理（ウインドー処理）が施される。
【００６４】
スクランブル処理・ＩＦＦＴ・ガードタイム付加・窓かけ処理回路３６は、後述するスクランブル処理、逆高速フーリエ変換（ＩＦＦＴ：Inverse Fast Fourier Transform) 処理、ガードタイム処理、窓かけ処理（ウインドー処理）などを総称して１つの手段として示したものであり、これらの処理を個別の回路または個別の手段に分離して処理してもよい。
【００６５】
スクランブル処理・ＩＦＦＴ・ガードタイム付加・窓かけ処理回路３６における、スクランブル処理、ガードタイム付加・窓かけ処理は本発明にとって必須ではない。しかしながら、スクランブル処理を行うと、通信の秘匿性（機密性）が高まる。
【００６６】
直交変換の代表例として、ＩＦＦＴを例示したが、スクランブル処理・ＩＦＦＴ・ガードタイム付加・窓かけ処理回路３６におけるＩＦＦＴに代えて、他の直交変換処理、たとえば、逆離散コサイン変換（ＩＤＣＴ：Inverse Discrete Cosine Transform ）処理を行うこともできる。
【００６７】
以上から、スクランブル処理・ＩＦＦＴ・ガードタイム付加・窓かけ処理回路３６は基本的には、直交変換処理を行う回路または手段である。
【００６８】
スクランブル処理・ＩＦＦＴ・ガードタイム付加・窓かけ処理回路３６の出力シンボルは、送信回路３８において高周波信号と畳込まれ所望の周波数帯域に周波数変換された後、アンテナ３９を介して空中に送信される。
【００６９】
図２（Ａ）〜（Ｃ）を参照してマルチプレクサ３４の内部の構成ならびにこの多重化方法により生成される各チャネルのシンボルの並びについて説明する。
図２（Ａ）〜（Ｃ）は、図１に図解したマルチプレクサ３４における多重送信の基本概念を示す図である。
図１（Ａ）に図解したマルチプレクサ３４は基本的に、図２（Ｂ）に図解したスイッチング回路として構成されている。
【００７０】
図２（Ａ）は、マルチプレクサ３４において多重化された各チャネルのシンボルストリームを示している。ここでは、チャネル１（ＣＨ１）からチャネル４（ＣＨ４）まで４つのチャネルについて例示している。それぞれのチャネルのシンボルストリームは個別にマルチプレクサ３４に挿入されている。
【００７１】
図２（Ｂ）はマルチプレクサ３４における処理の概念を示したものである。入力されてきた各チャネルのシンボルストリームをサイクリックにスイッチング処理して、各チャネルのシンボルが周期的に現れるようにシンボルを配置する。多重化されたシンボルストリームを図２（Ｃ）に示す。
【００７２】
この例示は、最大４チャネルの多重化を行う場合を例にとったため各チャネルのシンボルの出現周期は４であるが、最大のチャネル多重数はこれに限定されることはなく、任意の整数ｎに関して２n （ｎ＝１、２、３、４、…）に設定することができる。その場合の各チャネルのシンボルの出現周期は、最大の多重数と同じ２n となる。
【００７３】
マルチプレクサ３４における多重化処理を２2 チャネルの処理とした場合、実際に通信に用いられるチャネル数が最大の多重数よりも小さい場合には、使われていないチャネルのシンボルとして振幅が「０（ゼロ）」のヌル（Ｎｕｌｌ）シンボルを挿入して、マルチプレクサ３４における周期的な多重化処理を行う。
【００７４】
図３は複数チャネルのサブキャリアの並びを示す図である。
図３に図解した例示においては、チャネル数が４で、サブキャリア間隔が隣接するチャネルごと４ｋＨｚのＯＦＤＭ処理を行っている場合、すなわち１シンボル変調時間が２５０μｓ＝１／４ｋＨｚである場合を例示している。多重信号のサブキャリア間隔は４ｋＨｚであるが、チャネル１〜チャネル４は１サブキャリア単位で周波数軸上に周期的に出現するため、各チャネルのサブキャリアは、１６ｋＨｚ＝４×４ｋＨｚおきに出現している。
図３における記号ｆc はキャリア（搬送波）周波数（帯域信号の中心周波数）を示す。
【００７５】
本発明の実施の形態においては、マルチキャリア変調による多重通信を行うときに、複数チャネルのサブキャリアが周期的に配置されるようにしている。その理由は、多数のシンボルの変調を容易にするためであり、さらに後述する受信装置４０におけるチャネル選択回路４３においてチャネル分離を容易にするためである。
【００７６】
受信装置の第１実施の形態
図１（Ｂ）に図解したＯＦＤＭ方式の無線通信システムの受信装置４０について述べる。
この実施の形態において、送信装置３０と同様、多重チャネル数が４でサブキャリア間隔が４ｋＨｚのＯＦＤＭ処理を行っている場合、すなわち１シンボル変調時間が２５０μｓ＝１／４ｋＨｚである場合を例示する。さらに、説明の都合上、多重信号の信号帯域が１０２４ｋＨｚで、サブキャリアが２５６本存在する場合を例示する。これは、１チャネルあたりのサブキャリア数が６４本（＝２５６本／４）の多重である場合に相当する。
【００７７】
受信装置４０は、受信アンテナ４１と、高周波受信回路４２と、信号成分分離装置（デマルチプレクサ、または、チャネル選択回路）４３と、ＦＦＴ・デスクランブル処理手段４４と、ビット抽出回路４５と、復号回路４６とを有する。
【００７８】
ＯＦＤＭ方式の無線通信システムの送信装置３０より送信された信号は、受信アンテナ４１で受信され、高周波受信回路４２においてベースバンド帯域にダウンコンバートされる。さらに、図解しないＡ／Ｄ変換器においてディジタル信号に変換されて、接続線２０２より信号成分分離装置４３に入力される。
【００７９】
信号成分分離装置４３には、チャネル１〜チャネル４までの信号が周波数軸上に並べられている信号が時間軸上での表現で入力されることになる。
信号成分分離装置４３は、送信装置３０におけるマルチプレクサ３４の処理とは逆に、複数のチャネルごとに信号を分離する（デマルチプレクシングする）。この信号成分分離装置４３の詳細な回路構成と処理方法については、図４〜図７を参照して後述する。
【００８０】
高周波受信回路４２から信号成分分離装置４３に入力されるシンボル数は、１変調時間あたり２５６個であるが、（簡単のためここではオーバーサンプルは考えない）、所望のチャネルのサブキャリア本数はその１／４であるから、チャネル選択回路４３では周波数軸上でのデシメーション（ｄｅｃｉｍａｔｉｏｎ）が行われ、６４個（＝２５６個／４）のシンボルが出力される。これにより、ＦＦＴ・デスクランブル処理手段４４におけるＦＦＴ処理のシンボル数が１／４に減少する。
【００８１】
信号成分分離装置４３の出力シンボルが信号線２０４を介してＦＦＴ・デスクランブル処理手段４４に入力される。
ＦＦＴ・デスクランブル処理手段４４において、送信装置３０におけるスクランブル処理・ＩＦＦＴ・ガードタイム付加・窓かけ処理回路３６で行ったＩＦＦＴ（逆高速フーリエ変換）とは逆の高速フーリエ変換（ＦＦＴ）処理が行われ、周波数軸上に並んでいるシンボル列が抽出される。
【００８２】
信号成分分離装置４３において所望のチャネルのシンボルが選択されて抽出されてＦＦＴ・デスクランブル処理手段４４に印加されているから、ＦＦＴ処理により抽出されたシンボルは、所望のチャネル以外の他のチャネルのシンボルは含まれていない。すなわち、処理手段４４における処理は所望のチャネルを受信するのに必要最低限のポイント数をもつＦＦＴ処理で充分である。その結果、ＦＦＴ・デスクランブル処理手段４４におけるＦＦＴ処理回路が小規模になる。
【００８３】
このようにして抽出された所望のチャネルのシンボルストリームは、スクランブル処理・ＩＦＦＴ・ガードタイム付加・窓かけ処理回路３６におけるランダム位相シフト処理、ランダム直交変換処理等などの処理に対応する処理を行い、送信装置３０において行われたスクランブルを解いた後、信号線２０６を介してビット抽出回路４５に入力される。
【００８４】
ビット抽出回路４５において、シンボルが変調されている変調方式に応じてビットを抽出し、符号化ビットストリームを復号回路４６へ印加する。そのような変調方式としては、ＯＦＤＭ方式において適用されるＱＰＳＫ、８ＰＳＫ、１６ＱＡＭなど様々な変調方式を適用できる。
【００８５】
復号回路４６は、送信装置３０における複数チャネルの符号化回路３１1 〜３１M で行われた符号化やインターリーブとは逆のデインターリーブおよび復号処理を行うことにより、情報ビットストリームを抽出する。
【００８６】
多数のサブキャリアのシンボル列の信号を受信した受信装置４０に信号成分分離装置４３を設けることにより、ＦＦＴ・デスクランブル処理手段４４、ビット抽出回路４５、復号回路４６におけるサンプルレートを所望のチャネル分に低下させて（デシメーションして）から行うことが可能となり、ＦＦＴ・デスクランブル処理手段４４以降の回路４５〜４６の処理量を大幅に、たとえば、（１／多重数分）に低減することが可能となる。
【００８７】
特に、信号成分分離装置４３をＦＦＴ・デスクランブル処理手段４４の前段に設けてＦＦＴ・デスクランブル処理手段４４におけるＦＦＴ処理のデータ数を減少させているので、ＦＦＴ処理のためのメモリ容量が少なくなり、受信装置４０の小規模化に大きく貢献する。また、ＦＦＴ・デスクランブル処理手段４４におけるＦＦＴ処理時間を短縮できる。
【００８８】
各チャネルのサブキャリアは、システムの周波数帯域全体にまたがって配置されることから、本実施の形態をＤＡＢシステムのような多数のチャネルが多重化されている無線通信システムに適用した場合、大きな周波数ダイバーシティ効果が期待できる。これにより、フェーディングによる通信品質の劣化を抑えることが可能となる。
【００８９】
信号成分分離装置４３
図４〜図７を参照して、図１（Ｂ）に示した信号成分分離装置４３の実施の形態について述べる。
図４は信号成分分離装置４３の構成図である。
図５は図４に図解した信号成分分離装置４３を構成する二分岐回路の回路図である。
図６は図５に図解したシンボル遅延回路４３ａの態様を示す図である。
図７は図５に図解した位相オフセット調整回路４３ｂの態様を示す図である。
本実施の形態においては、サブキャリアが２3 チャネル＝８チャネルＣ０〜Ｃ７の場合について述べる。
【００９０】
図４に図解した信号成分分離装置４３は、１個の第１段目の二分岐回路４３１と、２個の第２段目の二分岐回路４３２1 、４３２2 と、４個の第３段目の二分岐回路４３３1 〜４３３4 を有する。信号成分分離装置４３のこの回路構成は、シンボルを順次、二分岐する二分岐回路４３１：４３２1 、４３２2 ：４３３1〜４３３4 が２の巾乗の形態で拡散するように（または、２の巾乗の形態でピラミッドのように階層的に）構成されている。
【００９１】
二分岐回路の意味は、シンボル列が入力されたとき、サブキャリアごと交互に２系統に分岐したシンボル列を抽出するからである。
【００９２】
信号成分分離装置４３は、図４に図解したように、個別の二分岐回路４３１、４３２1 、４３２2 、および、４３３1 〜４３３4 を組み合わせて構成することができるし、これらの二分岐回路を１個のＤＳＰ（デジタル信号プロセッサ）で構成することもできる。以下、個別に二分岐回路を設けて、それを組み合わせた場合について述べる。
【００９３】
図４における記号の意味を説明する。
記号Ｎは高周波受信回路４２から出力され、信号成分分離装置４３で受信したシンボル系列の１変調時間あたりのサンプルポイント数を示す。
記号Ｋ（大文字）は信号成分分離装置４３の内部の各段の二分岐回路において分離するシンボルの分離数を示す。第１段の二分岐回路４３１は２系列のシンボル列に分離するからＫ＝２であり、第２段の２つの二分岐回路４３２1 、４３２2 で４系列のシンボル列に分離するからＫ＝４であり、第３段の４つの二分岐回路４３３1 〜４３３4 で８系列のシンボル列に分離するからＫ＝８である。
記号ｍは二分岐回路の段の位置を示す。第１段をｍ＝０とする。
記号ｋ（小文字）はその二分岐回路に０（Ｈｚ）を基準としていくつのサブキャリア分の周波数オフセットを持つ信号群が入力されていることを示すパラメータである。
【００９４】
二分岐回路はそれぞれ、パラメータ（ｍ，ｋ）を用いて表すことができる。その具体的な意味については図５を参照して述べる。
【００９５】
信号成分分離装置４３は、高周波受信回路４２から出力されたベースバンド帯域のマルチキャリア・ディジタル信号（マルチキャリア多重信号）をサブキャリア単位に分離する。
高周波受信回路４２で受信したシンボル列は周期的に配列されているから、信号成分分離装置４３は受信信号を２C キャリアおきの２c 個に分離する。ｃは任意の整数であり、２c ＝２，４，８，１６，・・・・となる。
【００９６】
図５は図４に図解した二分岐回路の一般的な回路構成を示す。
二分岐回路は、シンボル遅延回路４３ａと、位相オフセット調整回路４３ｂと、加算回路４３ｃと、減算回路４３ｄとで構成される。
【００９７】
ｍ段のシンボル遅延回路４３ａは、そのシンボル遅延回路４３ａに入力されるシンボルの数のメモリ容量を有し、入力されたシンボル系列をシンボル個数Ｎ／（２(m+1) ）だけ遅延する。段数ｍは、第１段の段数ｍ＝０とする。シンボル遅延回路４３ａは、実質的には１変調時間内のＮシンボルについて、（２(m+1) ）シンボルを遅延する。
シンボル遅延回路４３ａは、たとえば、ＦＩＦＯ（First-In First-Out) メモリ、通常のランダムアクセスメモリなどで構成できる。
【００９８】
図６にｍ＝０〜ｍ＝３についてのシンボル遅延回路４３ａの遅延量を図解する。
【００９９】
図５に図解した第１段の二分岐回路４３１に、高周波受信回路４２から８チャネルＣ０〜Ｃ７のシンボル系列が入力された場合、ｍ＝０、２(m+1) ＝２であるから、第１段の二分岐回路４３１のシンボル遅延回路４３ａはシンボル数Ｎの半分だけ遅延する。
【０１００】
同様に、第２段の二分岐回路４３２1 ，４３２2 におけるシンボル遅延回路４３ａは、第１段の二分岐回路４３１のシンボル遅延回路４３ａの半分のメモリ容量を有し、シンボル数Ｎ／４だけ遅延する。
第３段の二分岐回路４３２1 〜４３２4 におけるシンボル遅延回路４３ａは第１段の二分岐回路４３１のシンボル遅延回路４３ａの１／４のメモリ容量を有し、シンボル数Ｎ／８だけ遅延する。
【０１０１】
各段の二分岐回路において、出力されるシンボルの数が入力されたシンボルの数の半数となることから、デシメーションが行われたことと等価になり、後段の二分岐回路に入力されるシンボル数は前段の二分岐回路に入力されるシンボル数の半分になり、シンボル遅延回路４３ａのメモリ容量も、後段にいくにしたがい、前段の半分になる。
【０１０２】
ｍ段の位相オフセット調整回路４３ｂは、−π（ｋ／（２m ）（ラジアン）だけ、入力されたシンボルの位相をずらす（位相オフセットする）。
図３に図解したように、サブキャリア群により０（Ｈｚ）を基準として周波数オフセットがあるので、位相オフセット調整回路４３ｂは、このオフセットにより発生する位相の回転を調整するための位相シフトを行う。その位相シフト量は、０（Ｈｚ）を基準としてサブキャリア分の周波数オフセットを示すｋ（小文字）と段数ｍとに応じた量の角度、−π（ｋ／２m ）（ラジアン）である。
【０１０３】
図７に各種パラメータｍ，ｋについての位相オフセット調整回路４３ｂの位相シフト状態を図解する。
【０１０４】
第１段の二分岐回路４３１における位相オフセット調整回路４３ｂは、パラメータがｍ＝０、ｋ（小文字）＝０であるから、位相の回転は行わない。
【０１０５】
第２段の二分岐回路４３２1 の位相オフセット調整回路４３ｂは、パラメータがｍ＝１，ｋ＝０であるから、第１段の二分岐回路４３１における位相オフセット調整回路４３ｂと同様、位相回転を行わない。
しかし、第２段の二分岐回路４３２2 の位相オフセット調整回路４３ｂは、パラメータがｍ＝１，ｋ（小文字）＝１であるから、−π／２（ラジアン）だけ位相を回転する。この位相回転は、図解のごとく、Ｉ軸とＱ軸とを入れ換えて、かつ、極性を反転することを意味する。シンボルの位相の回転は、π／２の倍数のときは信号の極性の逆転、または、Ｉ軸とＱ軸との入れ換えを行うだけでよい。
【０１０６】
第３段の二分岐回路４３３1 〜４３３4 のそれぞれの位相オフセット調整回路４３ｂは、パラメータ、ｍ＝２，ｋ（小文字）＝１〜３について、図解のごとく、位相シフトを行う。ｋ＝０の場合は位相シフトを行わない。
【０１０７】
このように、二分岐回路における位相オフセット調整回路４３ｂによる位相シフトは、極性の反転、加減算、係数乗算によって実現できる。
【０１０８】
図５に図解した二分岐回路の動作について述べる。
二分岐回路は入力された信号を交互に分離し、シンボル列を周波数軸上でデシメーションする回路である。
【０１０９】
図５に図解のごとく、８チャネルのサブキャリアＣ０，Ｃ１，Ｃ２，Ｃ３〜Ｃ７の信号列（サブキャリア群）が第１段の二分岐回路４３１に入力された場合、シンボル遅延回路４３ａにおいてシンボル数（Ｎ／２）だけ遅延したシンボルと、位相オフセット調整回路４３ｂにおいて、ｋ＝０であり、位相シフトされていないシンボル列とを加算回路４３ｃで加算すると、サブキャリアＣ０，Ｃ２，Ｃ４，Ｃ６のシンボル系列のみが分離して抽出される。
【０１１０】
減算回路４３ｄにおいて、シンボル遅延回路４３ａにおいてシンボル数Ｎ／２だけ遅延したシンボルから位相オフセット調整回路４３ｂにおいて位相シフトしていないシンボル列を減じるとサブキャリアＣ１，Ｃ３，Ｃ５，Ｃ７のシンボル系列のみが分離して抽出される。このように、第１段の二分岐回路４３１は入力された交互のサブキャリアごと、シンボル系列を分離する。
【０１１１】
分離されたシンボル系列は、それぞれ周波数軸上の分解能が半分にデシメーションされており、出力されるシンボル数は両出力ともＮ／２シンボルになる。
【０１１２】
第２段の二分岐回路４３２1 にサブキャリアＣ０，Ｃ２，Ｃ４，Ｃ６が入力されると、シンボル遅延回路４３ａにおいてシンボル数Ｎ／４だけ遅延したシンボルと、位相オフセット調整回路４３ｂにおいて、ｋ＝０であり位相回転されていないシンボル列とを加算回路４３ｃで加算すると、サブキャリアＣ０，Ｃ４のシンボル系列が抽出される。
二分岐回路４３２1 の減算回路４３ｄにおいて、シンボル遅延回路４３ａにおいてＮ／４だけ遅延したシンボルから位相オフセット調整回路４３ｂにおいて位相回転されていないシンボル列を減じると、サブキャリアＣ２，Ｃ６のシンボル系列が抽出される。
【０１１３】
このように、第２段の二分岐回路４３１1 においても入力されたサブキャリアを交互に分離してシンボル系列を出力する。分離されたシンボル系列はそれぞれ、周波数軸上の分解能が半分になっており、デシメーションされている。
【０１１４】
なお、第２段の二分岐回路４３１1 におけるシンボル遅延回路４３ａのメモリ容量は、第１段の二分岐回路４３１におけるシンボル遅延回路４３ａのメモリ容量の半分である。
【０１１５】
第２段の二分岐回路４３２2 にサブキャリアＣ１，Ｃ３，Ｃ５，Ｃ７が入力されると、シンボル遅延回路４３ａにおいてＮ／４（サンプリング時間）だけ遅延したシンボルと、位相オフセット調整回路４３ｂにおいて、ｋ＝１，ｍ＝１であり、−π／２（ラジアン）だけ位相シフトされたシンボル列とを加算回路４３ｃで加算するとサブキャリアＣ１，Ｃ５のシンボル系列が抽出される。
【０１１６】
二分岐回路４３２1 の減算回路４３ｄにおいて、シンボル遅延回路４３ａにおいてＮ／４だけ遅延したシンボルから位相オフセット調整回路４３ｂにおいて−π／２（ラジアン）だけ位相シフトされたシンボル列を減じるとサブキャリアＣ３，Ｃ７のシンボル系列が抽出される。
【０１１７】
このように、第２段の二分岐回路４３１2 においも、入力されたサブキャリアが交互に分離されたシンボル系列を抽出する。分離されたシンボル系列はそれぞれ、周波数軸上で分解能が半分になっており、デシメーションされている。
【０１１８】
なお、第２段の二分岐回路４３１2 におけるシンボル遅延回路４３ａのメモリ容量は、第１段の二分岐回路４３１におけるシンボル遅延回路４３ａのメモリ容量の半分である。
【０１１９】
第３段の二分岐回路４３３1 〜４３３4 においても、上記同様のシンボル分離とデシメーションを行う。
その結果、最終的には第３段の二分岐回路４３３1 〜４３３4 の各出力線から、チャネルＣ０，Ｃ４，Ｃ２，Ｃ６，Ｃ１，Ｃ５，Ｃ３，Ｃ７のシンボルが分離されて出力される。
【０１２０】
これら１サブキャリアごとのシンボルに分離されたシンボルは、たとえば、図８を参照して後述する周波数オフセット補償回路（周波数オフセット補償・除去手段）を通して周波数オフセットが補正された後に、図１（Ｂ）に図解したＦＦＴ・デスクランブル処理手段４４に印加される。ＦＦＴ・デスクランブル処理手段４４以降の動作は前述した。
ＦＦＴ・デスクランブル処理手段４４には周波数軸上の分解能を落とした信号が印加されるから、ＦＦＴ・デスクランブル処理手段４４の回路構成は簡単になる。
【０１２１】
このように二分岐回路を階層的に組み合わせた構成した信号成分分離装置４３によれば、各段で入力したサブキャリアごと交互にシンボルを交互に分離するとともに、周波数軸上における信号成分の分解能を順次１／２に低下させる（デシメーションする）ことができる。
【０１２２】
信号成分分離装置４３の各部を構成している二分岐回路は、基本的に同じ回路構成をしており、第１段から段２段、第３段にいくに従い、シンボル遅延回路４３ａのメモリ容量が順次半分になっていくこと、および、位相オフセット調整回路４３ｂにおける位相シフト量を異ならせる他は、基本的に同じ回路構成をしている。したがって、簡単な構成の二分岐回路を組み合わせて構成される信号成分分離装置４３の構成も簡単である。さらに、デシメーションが１／（２の巾乗）単位で行われるから、多数のサブキャリアが変調されたマルチキャリアにおいても、回路構成が簡単になる。
【０１２３】
以上の実施の形態は８シンボル列について例示したが、８シンボル列、１６シンボル列、３２シンボル列などの分離が可能であることはどの分離も上記と同様の方法に従って実現できる。また、２シンボル列、４シンボル列への分離が可能であることは言うまでもない。
【０１２４】
受信装置の第２実施の形態
図８は本発明の第２実施の形態としての受信装置４０Ａの構成図である。
図８に図解した受信装置４０Ａは、図１（Ｂ）に図解した受信装置４０と同様、図１（Ａ）に図解した送信装置３０から送出されたマルチキャリア信号を受信する。
【０１２５】
受信装置４０Ａは、信号成分分離装置４３と、信号選択回路４７と、２つの周波数オフセット補償回路４８Ａ、４８Ｂを有する。
この実施の形態では、２つの周波数オフセット補償回路４８Ａ、４８Ｂを設けた例を図解しているが、周波数オフセット補償回路は複数並列に設けることができる。
【０１２６】
周波数オフセット補償回路４８Ａ、４８Ｂの後段には、図１（Ｂ）に図解した、ＦＦＴ・デスクランブル処理手段４４、ビット抽出回路４５、復号回路４６などが、周波数オフセット補償回路の個数に合わせた系統、本実施の形態では２系統、設けられる。
【０１２７】
信号成分分離装置４３は、図４に図解したと同様の二分岐回路を階層化した構成をとることができる。したがって、信号成分分離装置４３からはサブキャリア単位で信号成分を、２C 通りに（ただし、Ｃは任意の整数）、分離した信号成分が得られる。
【０１２８】
信号選択回路４７は、信号成分分離装置４３で分離した信号成分のうち希望するサブキャリアのシンボルを選択して出力する。図４の図解から明らかなように、信号成分分離装置４３の最終段の二分岐回路の出力がどのサブキャリア群に対応するか一義的に決まっているので、信号選択回路４７におけるシンボルの選択は容易である。この例では信号選択回路４７は２つのシンボルを選択出力しているが、信号選択回路４７における選択シンボル数は、１または任意の複数にすることができる。
【０１２９】
周波数オフセット補償回路４８Ａ、４８Ｂは、信号選択回路４７で選択したサブキャリア群の信号が、図３に図解したように周波数オフセットがあるので、それを補償する。
【０１３０】
図９は周波数オフセット補償回路４８Ａ、４８Ｂの回路構成例を示す図である。
周波数オフセット補償回路４８Ａ、４８Ｂはそれぞれ、乗算器４８１と、ジャイレータ（オシレータ）４８２と、シンボル並べ替え回路４８３とを有する。
【０１３１】
乗算器４８１に入力される信号は、０（Ｈｚ）を基準として、下記に示すプラス方向に異なる周波数オフセットを有している。
【０１３２】
【数１】
ｅｘｐ（ｊ２π（ｋ／Ｎ）ｉ＋πｋ）
【０１３３】
このオフセットを除去するため、ジャイレータ４８２は、下記に示す上記オフセットと共役の複素正弦波の信号を乗算器４８１に出力する。このように、ジャイレータ４８２は、下記の複素成分信号を発生する信号発生装置である。
【０１３４】
【数２】
ｅｘｐ（−ｊ２π（ｋ／Ｎ）ｉ＋πｋ）
【０１３５】
乗算器４８１は信号選択回路４７で選択されたシンボルと、ジャイレータ４８２からの上記複素正弦波信号との乗算を行い、周波数変換してオフセット成分を除去する。
【０１３６】
シンボル並べ替え回路４８３は周波数変換した結果のうち、前半部分と後半部分を入れ替えて、その結果を出力する。
【０１３７】
本実施の形態において、図１（Ｂ）のＦＦＴ・デスクランブル処理手段４４におけるＦＦＴ処理の前に、複数、本実施の形態では２つの処理対象とするシンボル数の削減が行われているので、ＦＦＴ回路の構成が簡単になり、処理速度が向上する。
【０１３８】
すなわち、本実施の形態によれば、ＦＦＴ・デスクランブル処理手段で扱うシンボル数は上述した図１（Ｂ）の半分となる。
シンボル数をＮで表すと、ＦＦＴ回路を構成しているゲート数は、（ｌｏｇＮ）に比例したゲート数となる。したがって、ＦＦＴ回路に入力されるシンボル数が少なくなると、ＦＦＴ回路のゲート数は極端に減少する。
図１（Ｂ）のＦＦＴ・デスクランブル処理手段４４におけるＦＦＴのゲート数と、図８に図解した受信装置におけるＦＦＴ・デスクランブル処理手段の２つのＦＦＴ回路のゲート数の和を比較すると、本実施の形態のＦＦＴ・デスクランブル処理手段の２つのＦＦＴ回路のゲート数の和のほうが小さくなる。このことは、２つのＦＦＴ・デスクランブル処理手段を設けたほうが、図１（Ｂ）に図解の１つのＦＦＴ・デスクランブル処理手段４４より回路構成が簡単になることを意味する。さらに構成の簡単なＦＦＴ回路は動作速度を高めることができる。したがって、図８の受信装置４０Ａを用いると、全体の回路構成が簡単になり、動作速度も向上するという利点がある。
【０１３９】
なお、信号選択回路４７におけるサブキャリア群の選択は２つに限らず、１サブキャリア群だけでもよいし、２以上の複数のサブキャリア群を選択することもできる。
【０１４０】
受信装置の第３実施の形態
図１０は本発明の第３実施の形態としての受信装置４０Ｂの構成図である。
図１０に図解した受信装置４０Ｂは、図１（Ｂ）に図解した受信装置４０と同様、または、図８に図解した受信装置４０Ａと同様、図１（Ａ）に図解した送信装置３０から送出されたマルチキャリア信号を受信する。
【０１４１】
受信装置４０Ｂは、高周波受信回路４２と、信号成分分離装置４３と、２系列の周波数オフセット補償回路４８Ａ、４８Ｂとを有する。
この実施の形態では、２つの周波数オフセット補償回路４８Ａ、４８Ｂを設けた例を図解しているが、周波数オフセット補償回路は複数並列に設けることができる。
【０１４２】
周波数オフセット補償回路４８Ａ、４８Ｂの後段には、図１（Ｂ）に図解した、ＦＦＴ・デスクランブル処理手段４４、ビット抽出回路４５、復号回路４６などが、周波数オフセット補償回路の個数に合わせた系統、本実施の形態では２系統、設けられる。
【０１４３】
信号成分分離装置４３には、たとえば、図４に図解した第１段の二分岐回路４３１と、第２段の二分岐回路４３２1 と、第３段目の二分岐回路４３３1 、４３３2 を設ける。その結果、信号成分分離装置４３からはＣ０，Ｃ４，Ｃ２，Ｃ６のサブキャリア群と、Ｃ１，Ｃ５，Ｃ３，Ｃ７のサブキャリア群とが分離される。
【０１４４】
周波数オフセット補償回路４８Ａ、４８Ｂは、信号成分分離装置４３で分離したサブキャリア群の信号が、図３に図解したように周波数オフセットがあるので、それを補償する。
周波数オフセット補償回路４８Ａ、４８Ｂは、第２実施の形態において述べた。すなわち、周波数オフセット補償回路４８Ａ、４８Ｂの回路構成例を図９に図解し、その動作は上述したので、説明を省略する。
【０１４５】
ＦＦＴ・デスクランブル処理手段４４Ａ、４４Ｂはそれぞれ、周波数オフセット補償回路４８Ａ、４８Ｂで周波数オフセット補償された、Ｃ０，Ｃ４，Ｃ２，Ｃ６のサブキャリア群、Ｃ１，Ｃ５，Ｃ３，Ｃ７のサブキャリア群についてＦＦＴ処理などを行う。
【０１４６】
ＦＦＴ・デスクランブル処理手段４４Ａ、４４Ｂで扱うシンボル数は上述した図１（Ｂ）の半分となる。シンボル数をＮで表すと、ＦＦＴ回路を構成しているゲート数は、（ｌｏｇＮ）に比例したゲート数となる。したがって、ＦＦＴ回路に入力されるシンボル数が少なくなると、ＦＦＴ回路のゲート数は極端に減少する。図１（Ｂ）のＦＦＴ・デスクランブル処理手段４４におけるＦＦＴのゲート数と、図１０に図解したＦＦＴ・デスクランブル処理手段４４Ａ、４４Ｂの２つのＦＦＴ回路のゲート数の和を比較すると、ＦＦＴ・デスクランブル処理手段４４Ａ、４４Ｂの２つのＦＦＴ回路のゲート数の和のほうが小さくなる。このことは、２つのＦＦＴ・デスクランブル処理手段４４Ａ、４４Ｂを設けたほうが、図１（Ｂ）に図解の１つのＦＦＴ・デスクランブル処理手段４４より回路構成が簡単になることを意味する。さらに構成の簡単なＦＦＴ回路は動作速度を高めることができる。
したがって、図１０の受信装置４０Ｂを用いると、全体の回路構成が簡単になり、動作速度も向上するという利点がある。
【０１４７】
以上の例示は、周波数オフセット補償回路、および、ＦＦＴ・デスクランブル処理手段４４Ａ、４４Ｂを２系統設ける場合について述べたが、これらを２の巾乗の数だけ並列に設けることができる。
【０１４８】
受信装置の第４実施の形態
図１１は本発明の第４実施の形態の受信装置４０Ｃの概略構成図である。
受信装置４０Ｃも、上述した第１〜第３実施の形態の受信装置４０、４０Ａ、４０Ｂと同様、図１（Ａ）の送信装置３０から送出されたマルチキャリア信号を分離して復号する。
【０１４９】
受信装置４０Ｃは、受信アンテナ４１、高周波受信回路４２、フィルタ装置４９、ＦＦＴ・デスクランブル処理手段４４を有する。
ＦＦＴ・デスクランブル処理手段４４以降の回路は、図１（Ｂ）と同様である。
【０１５０】
図１１に図解した受信装置４０Ｃと上述した受信装置４０、４０Ａ、４０Ｂとの相違を述べると、受信装置４０Ｃは受信装置４０、４０Ａ、４０Ｂのように信号成分分離装置４３を用いて複数のシンボル系列を抽出するのではなく、フィルタ装置４９により所望の１つのサブキャリア群の信号成分のみを抽出して、その結果を、ＦＦＴ・デスクランブル処理手段４４以降の回路で処理する。
【０１５１】
高周波受信回路４２は上述したように、受信アンテナ４１アンテナで受信した高周波信号をベースバンド帯域に周波数変換を行い、ベースバンド帯域に周波数変換したアナログ信号からディジタル信号（９シンボル列）に変換する。
【０１５２】
フィルタ装置４９は、高周波受信回路４２からのディジタル・シンボル列を入力してサブキャリア単位でフィルタして、所望のサブキャリア群のみ抽出する。フィルタ装置４９は、出力されるサブキャリア群を表現するのに最低必要なサンプル数しか出力しない。その結果、周波数軸上の大幅なデシメーションが実現される。
【０１５３】
信号成分分離装置（二分岐回路）とフィルタ装置との相違を述べる。信号成分分離装置は、１信号群を入力して、１信号群を分離した２信号群を出力する。これに対して、フィルタ装置は、１信号群を入力して、特定の周波数帯域の１信号群を選択して出力する。
【０１５４】
ＦＦＴ・デスクランブル処理手段４４以降の回路は、図１（Ｂ）の受信装置４０などの回路を参照して述べたと同様の処理を行う。
【０１５５】
フィルタ装置の第１実施の形態
図１２は図１１に示したフィルタ装置の第１の実施の形態の回路例である。
図１２に図解したフィルタ装置４９は、信号成分分離装置（デマルチプレクサ）４９１と、シンボル群選択回路４９２と、周波数オフセット補償回路（周波数オフセット補償・除去回路）４９３とで構成されている。
【０１５６】
フィルタ装置４９の構成は、図８の回路構成、すなわち、信号成分分離装置４３、信号選択回路４７、周波数オフセット補償・除去回路４８Ａ、４８Ｂと類似しており、フィルタ装置４９は実質的に図８のこれらの回路４３、４７、４８Ａ、４８Ｂと同等の処理を行う。
【０１５７】
信号成分分離装置４９１は図８の信号成分分離装置４３と同様、図４に図解した二分岐回路の組み合わせの回路構成である。
シンボル群選択回路４９２は図８の信号選択回路４７と同様である。
周波数オフセット補償・除去回路４９３は図９に図解した周波数オフセット補償・除去回路４８Ａ、４８Ｂと同様の回路構成である。
【０１５８】
信号成分分離装置４９１は、高周波受信回路４２から出力されたシンボル列について所望のサブキャリア間隔でシンボルを分離する。
周波数オフセット補償・除去回路（周波数オフセット補償回路）４９３は、図９に図解した回路構成をしており、入力されたシンボル（信号）を基準を０（Ｈｚ）としてサブキャリア群に周波数変換を行い、周波数オフセット除去を行う。
【０１５９】
図１１のＦＦＴ・デスクランブル処理手段４４は選択されたシンボルについてのみＦＦＴ処理を行うので、ＤＦＴのポイント数を小さく抑えることができ、ＦＦＴ・デスクランブル処理手段４４の回路構成は簡単になる。
【０１６０】
フィルタ装置の第２実施の形態
図１３は図１１のフィルタ装置の第２の実施の形態の回路例である。
第２実施の形態のフィルタ装置は、受信したサブキャリア群を、奇数組のキャリアと偶数組のキャリアとに２分岐するフィルタ装置である。
第２実施の形態のフィルタ装置４９Ａは、サブキャリア選択回路４９４と、フィルタ・デシメーション回路４９５と、周波数オフセット補償・除去回路４９３とを有する。
【０１６１】
図１４は図１３に図解したフィルタ・デシメーション回路４９５の回路構成例を示す図である。
フィルタ・デシメーション回路４９５は、シンボル遅延回路４９５ａと、位相オフセット調整回路４９５ｂと、加算回路４９５ｃとで構成されている。
【０１６２】
フィルタ・デシメーション回路４９５の回路構成は、図５に図解した信号成分分離装置４３の１単位の二分岐回路に類似している。すなわち、シンボル遅延回路４９５ａはシンボル遅延回路４３ａに対応し、位相オフセット調整回路４９５ｂは位相オフセット調整回路４３ｂに対応し、加算回路４９５ｃは加算回路４３ｃに対応している。ただし、フィルタ・デシメーション回路４９５には、減算回路４３ｄは設けられていない。その理由は、フィルタ・デシメーション回路４９５においては、図５に図解した二分岐回路のように偶数サブキャリアと奇数サブキャリアの両者を必要とせず、いずれか一方のみの出力でよいからである。
【０１６３】
シンボル遅延回路４９５ａは、入力されたサブキャリアＣ０〜Ｃ７を、パラメータＮ、ｍによって定められたポイント分、すなわち、Ｎ／（２m+1 ）だけ、予め遅延する。本実施の形態においては、ｍ＝０であり、シンボル遅延回路４９５ａの遅延はＮ／２となる。
【０１６４】
サブキャリア選択回路４９４が希望するサブキャリアを選択する。
位相オフセット調整回路４９５ｂは、入力されたサブキャリアＣ０〜Ｃ７に対して、サブキャリア選択回路４９４で選択した通過サブキャリア群に応じて位相シフトを行う。
【０１６５】
位相オフセット調整回路４９５ｂで行う回転位相の値（位相シフト量）は、−（α／２m ）π（ラジアン）である。パラメータαは、通過させるサブキャリア群およびパラメータｍによって決定される値であり、下記の表１に示す規則性をもっている。下記表において、Ｃ０〜Ｃ７は、０Ｈｚから並んだサブキャリアを意味する。
【０１６６】
【表１】
フィルタ・デシメーション回路４９５を多段にすることにより、Ｋ（大文字）＝８，１６，３２などのフィルタ装置を構成することができる。その場合、各々の段の位相オフセット調整回路４９５ｂで行われる回転位相の値は下記の表２に示す値となる。ただし、表２にはＫ＝８までを例示した。
【０１６８】
【表２】
本実施の形態において、位相オフセット調整回路４９５ｂで行う回転位相の値は、偶数キャリアを通過させるときには０（ｒａｄ）であり、奇数キャリアを通過させるときにはπ（ｒａｄ）である。どちらの回転位相が適用されるかは、サブキャリア選択回路４０４により適宜指示される。
【０１７０】
加算回路４９５ｃは、位相オフセット調整回路４９５ｂで行った回転位相処理したサブキャリアと、シンボル遅延回路４９５ａで遅延したサブキャリアとを加算する。
その結果、たとえば、フィルタ・デシメーション回路４９５に、サブキャリアＣ０〜Ｃ７が入力されたとき、フィルタ・デシメーション回路４９５からは、サブキャリア選択回路４９４で指定されたいずれか一方のサブキャリア系列のシンボルが出力される。
【０１７１】
図１３のフィルタ装置４９Ａ内の周波数オフセット補償・除去回路４９３は、図１２の周波数オフセット補償・除去回路４９３と同様、図９に図解したと同様の回路構成をしている。周波数オフセット補償・除去回路４９３は、上述した図８の周波数オフセット補償・除去回路４８Ａ、４８Ｂ、または、図１２の周波数オフセット補償・除去回路４９３と同様の動作を行う。
【０１７２】
図１３に図解したフィルタ装置４９Ａにおいては、フィルタ・デシメーション回路４９５により周波数軸上でのデシメーションが行われ、出力シンボルの数が半分になる。したがって、それ以降の信号処理が、簡単で、迅速になる。
【０１７３】
フィルタ装置の第３実施の形態
図１５は、図１１に図解したフィルタ装置の第３の実施の形態の回路図である。
図１５に図解したフィルタ装置４９Ｂは、サブキャリア選択回路４９４と、第１のフィルタ・デシメーション回路４９５Ａと、第２のフィルタ・デシメーション回路４９５Ｂと、周波数オフセット補償・除去回路４９３とを有する。
フィルタ装置４９Ｂは、図１３に図解したフィルタ装置４９Ａのフィルタ・デシメーション回路４９５を直列に設けられた２段のフィルタ・デシメーション回路４９５Ａ、４９５Ｂに置き換えた回路である。フィルタ・デシメーション回路４９５Ａ、４９５Ｂは共に、図１４に図解した回路構成であり、第１段のフィルタ・デシメーション回路４９５Ａはｍ＝０であり、第２段のフィルタ・デシメーション回路４９５Ｂはｍ＝１であり、このパラメータｍを適用すると、図６に図解したように、それぞれのフィルタ・デシメーション回路４９５Ａ，４９５Ｂにおける遅延量が規定される。
【０１７４】
周波数オフセット補償・除去回路４９３は図９に図解した回路と同様の回路構成をとることができる。
【０１７５】
位相オフセット調整回路４９５ｂで行う回転位相の値（位相シフト量）は、−（α／２m ）π（ラジアン）である。パラメータαは、通過させるサブキャリア群およびパラメータｍによって決定される値であり、表１に示す規則性をもっている。
【０１７６】
フィルタ・デシメーション回路４９５を多段にすることにより、Ｋ（大文字）＝８，１６，３２などのフィルタ装置を構成することができる。その場合、各々の段の位相オフセット調整回路４９５ｂで行われる回転位相の値は表２に示す値となる。
本実施の形態において、位相オフセット調整回路４９５ｂで行う回転位相の値は、偶数キャリアを通過させるときには０（ｒａｄ）であり、奇数キャリアを通過させるときにはπ（ｒａｄ）である。どちらの回転位相が適用されるかは、サブキャリア選択回路４０４により適宜指示される。
【０１７７】
加算回路４９５ｃは、位相オフセット調整回路４９５ｂで行った回転位相処理したサブキャリアと、シンボル遅延回路４９５ａで遅延したサブキャリアとを加算する。
その結果、たとえば、フィルタ・デシメーション回路４９５に、サブキャリアＣ０〜Ｃ７が入力されたとき、フィルタ・デシメーション回路４９５からは、サブキャリア選択回路４９４で指定されたいずれか一方のサブキャリア系列のシンボルが出力される。
【０１７８】
図１５に図解したフィルタ装置４９Ｂは、２段のフィルタ・デシメーション回路４９５Ａ、４９５Ｂを設けているので、４つのサブキャリア群のいずれかを出力するフィルタ装置となる。すなわち、周波数軸上で１／４のデシメーションを行った信号を出力する回路である。
本実施の形態においては、２個のフィルタ・デシメーション回路４９５Ａ、４９５Ｂを２段に直列連結した場合を例示したが、さらに３段、４段と多段（ｍ）に連結し、２3 、２4 、２m のサブキャリア群に分離し、そのうちの１つのサブキャリア群を通過させることが可能となる。その場合、各フィルタ・デシメーション回路のパラメータｍの規則性は図４と同様である。また、回転させる位相の値については、表１および表２に示した規則性による決定される。
【０１７９】
フィルタ装置の第４実施の形態
図１６は、図１１に図解したフィルタ装置の第４の実施の形態の回路例である。
フィルタ装置４９Ｃは、乗算器４９６と、通過サブキャリア選択信号出力回路４９７と、フィルタ・デシメーション回路４９９と、シンボル並べ替え回路４９８とを有する。
【０１８０】
乗算器４９６に入力されるシンボル列の周波数オフセットは、図９の乗算器４８１に入力されるシンボル列の周波数オフセットと同じである。
【０１８１】
通過サブキャリア選択信号出力回路４９７は、その周波数オフセットを除去するため、図９に図解したジャイレータ（オシレータ）４８２と同様、選択すべきチャネルに応じた複素正弦波信号を乗算器４９６に出力する。
【０１８２】
乗算器４９６は、高周波受信回路４２からのシンボル系列と通過サブキャリア選択信号出力回路４９７から出力された複素正弦波信号との乗算を行う。この演算は、フィルタ装置４９Ｃに入力されたシンボル系列のうち、フィルタ装置４９Ｃで選択するシンボル（サブキャリア成分）に０（Ｈｚ）が含まれるように周波数オフセットを持たせるためである。
したがって、通過サブキャリア選択信号出力回路４９７からは選択するサブキャリアのうち、０（Ｈｚ）から正周波数方向で最も近いサブキャリア分の周波数の信号と共役を出力し、乗算器４９６がその共役信号と入力されたシンボルとの乗算を行い、周波数オフセットを除去する。
【０１８３】
フィルタ・デシメーション回路４９９について、図１７を参照して述べる。
図１７は、図１６に図解したフィルタ・デシメーション回路４９９の回路例である。
フィルタ・デシメーション回路４９９は、シンボル遅延回路４９５ａと加算回路４９５ｃとで構成されている。
フィルタ・デシメーション回路４９９の回路構成は、図５に図解した二分岐回路から位相オフセット調整回路４３ｂと減算回路４３ｄを削除した回路構成であり、図１４に図解したフィルタ・デシメーション回路４９５の回路構成から位相オフセット調整回路４９５ｂを削除した回路構成である。
フィルタ・デシメーション回路４９９は、入力されたサブキャリアのうち、０（Ｈｚ）を基準として偶数番目のサブキャリアのチャネルのシンボル系列のみを選択出力する回路である。
フィルタ・デシメーション回路４９９によっても、出力されるシンボル数が１／２となり、周波数軸上でデシメーションが行われたことになる。
【０１８４】
シンボル並べ替え回路４９８は、フィルタ・デシメーション回路４９９から出力されたシンボル群（サブキャリア群）の順序を、前半部分と後半部分とを入れ換えて、後半部分のシンボルのみを有効なシンボルとして出力する。
【０１８５】
フィルタ装置の第５実施の形態
図１８は、図１１に図解したフィルタ装置の第５の実施の形態の回路例である。
フィルタ装置４９Ｄは、乗算器４９６と、チャネル選択信号出力回路４９７と、第１および第２のフィルタ・デシメーション回路４９９Ａ、４９９Ｂと、シンボル並べ替え回路４９８とを有する。
第１および第２のフィルタ・デシメーション回路４９９Ａ、４９９Ｂはそれぞれ、図１７を参照して述べたフィルタ・デシメーション回路４９９と同様の回路構成をしている。
【０１８６】
フィルタ装置４９Ｄは、図１６に図解したフィルタ装置４９Ｃに、第２のフィルタ・デシメーション回路４９９Ｂを追加したものである。フィルタ・デシメーション回路４９９Ｂの追加により、図１５に図解した２段のフィルタ・デシメーション回路４９５Ａ、４９５Ｂの回路構成と同様、図１６に図解したフィルタ装置４９Ｃより、さらに通過キャリアを１／２に制限することができる。
その他は、図１６に図解したフィルタ装置４９Ｃと同様である。
【０１８７】
なお、フィルタ・デシメーション回路４９９をさらに多段に直列接続することにより、たとえば、ｍ段直列接続することにより、通過キャリアを１／２m に制限することができる。
【０１８８】
受信装置の第５実施の形態
図１９は本発明の第５実施の形態の受信装置の構成図である。
受信装置４０Ｄは、受信アンテナ４１、高周波受信回路４２、スイッチ回路５０、バッファ回路５２、フィルタ装置４９、ＦＦＴ・デスクランブル処理手段４４、および、図解を省略した図１（Ｂ）に図解のビット抽出回路４５、復号回路４６を有する。
【０１８９】
高周波受信回路４２は上記同様の動作を行う。
【０１９０】
スイッチ回路５０は初期状態において、高周波受信回路４２の信号をフィルタ装置４９に出力する。
その間、バッファ回路５２は、１シンボル分の信号が全てフィルタ装置４９に転送されるまで、高周波受信回路４２の信号を蓄積し続ける。
【０１９１】
フィルタ装置４９は上述した各種の実施の形態として示したフィルタ装置４９であり、高周波受信回路４２からスイッチ回路５０を通過して入力された信号のうちの指定された一部のサブキャリアのみ、たとえば、偶数キャリアのみの信号を抽出して、周波数軸上でのデシメーションを行い、その選択信号をＦＦＴ・デスクランブル処理手段４４に出力する。
【０１９２】
ＦＦＴ・デスクランブル処理手段４４は、高周波受信回路４２で受信したサブキャリア数より少ないサブキャリア数についてＦＦＴ処理を行う回路として構成されている。すなわち、ＦＦＴ・デスクランブル処理手段４４は小型、高速動作可能に構成されている。ＦＦＴ・デスクランブル処理手段４４でＦＦＴ処理などを行った後、図１（Ａ）に図解したビット抽出回路４５、復号回路４６などにおける処理が行われる。
【０１９３】
バッファ回路５２は、高周波受信回路４２からの１シンボル分の信号が全てフィルタ装置４９に転送された後、スイッチ回路５０を経由してフィルタ装置４９に信号の送出を開始する。
スイッチ回路５０は高周波受信回路４２の信号がフィルタ装置４９に転送し終わると、バッファ回路５２からの信号をフィルタ装置４９に印加するように切り替わる。
フィルタ装置４９は、先に通過させなかった信号成分のうち本通信において必要となる信号成分を通過させた信号、たとえば、奇数キャリアを抽出し、ＦＦＴ・デスクランブル処理手段４４に印加する。
ＦＦＴ・デスクランブル処理手段４４は、再度入力された信号をＦＦＴ処理して受信シンボルを抽出し、ビット抽出回路４５以降の回路の処理を行わせる。
【０１９４】
図１９に図解した回路構成をとることにより、高周波受信回路４２において受信したシンボルをＦＦＴ処理するに本来必要なＦＦＴ回路より小規模の回路で、受信シンボルの抽出が可能となる。すなわち、図１９の回路構成をとると、ＦＦＴ・デスクランブル処理手段４４の回路規模を小規模にすることができる。
【０１９５】
図１９に図解した受信装置の回路構成は、受信シンボルを半分にした場合を例示したが、フィルタ装置４９における通過キャリアをさらに減縮することにより、４分割、８分割などにすることができる。その結果、ＦＦＴ・デスクランブル処理手段４４の回路規模は一段と小型になる。
【０１９６】
受信装置の第６実施の形態
図２０は本発明の第６実施の形態の受信装置の構成図である。
受信装置４０Ｅは、受信アンテナ４１、高周波受信回路４２、第１のフィルタ装置４９Ａ、第２のフィルタ装置４９Ｂ、スイッチ回路５０、バッファ回路５２、ＦＦＴ・デスクランブル処理手段４４、および、図解を省略した図１（Ｂ）に図解のビット抽出回路４５、復号回路４６を有する。
【０１９７】
高周波受信回路４２は上記同様の動作を行う。
【０１９８】
フィルタ装置４９Ａ，４９Ｂは、上述した各種のフィルタ装置４９の回路構成をとることができ、第１のフィルタ装置４９Ａは、たとえば、偶数キャリアの信号の抽出を行い、第２のフィルタ装置４９Ｂは、たとえば、奇数キャリアの信号の抽出を行う。すなわち、本実施の形態においては、フィルタ装置４９Ａ，４９Ｂはそれぞれ、シンボルを１／２にデシメーションを行う。
【０１９９】
スイッチ回路５０は初期状態において、フィルタ装置４９Ａから出力される偶数キャリアの信号をＦＦＴ・デスクランブル処理手段４４に出力する。
その間、フィルタ装置４９Ｂで選択された奇数キャリアの信号がバッファ回路５２に蓄積されていく。
【０２００】
バッファ回路５２はフィルタ装置４９Ａで抽出されたＦＦＴ・デスクランブル処理手段４４に印加する信号が全てＦＦＴ・デスクランブル処理手段４４に転送されるまで、フィルタ装置４９Ｂからの信号を蓄積し続ける。
【０２０１】
ＦＦＴ・デスクランブル処理手段４４は、フィルタ装置４９Ａから出力された高周波受信回路４２で受信したサブキャリア数より少ないサブキャリア数についてＦＦＴ処理を行う回路として構成されている。すなわち、ＦＦＴ・デスクランブル処理手段４４は小型、高速動作可能に構成されている。ＦＦＴ・デスクランブル処理手段４４でＦＦＴ処理などを行った後、図１（Ａ）に図解したビット抽出回路４５、復号回路４６などにおける処理が行われる。
【０２０２】
バッファ回路５２は、フィルタ装置４９Ａからの偶数キャリアの信号が全てＦＦＴ・デスクランブル処理手段４４に転送された後、スイッチ回路５０を経由してＦＦＴ・デスクランブル処理手段４４に蓄積した信号をＦＦＴ・デスクランブル処理手段４４に転送する。
【０２０３】
スイッチ回路５０はフィルタ装置４９ＡからＦＦＴ・デスクランブル処理手段４４への信号転送が終わると、バッファ回路５２からの信号をＦＦＴ・デスクランブル処理手段４４に印加するように切り替わる。
【０２０４】
フィルタ装置４９Ｂ、バッファ回路５２は、先に通過させなかった信号成分のうち本通信において必要となる信号成分を通過させた信号、たとえば、奇数キャリアを生成し、ＦＦＴ・デスクランブル処理手段４４に印加する。
【０２０５】
ＦＦＴ・デスクランブル処理手段４４は、再度入力された信号をＦＦＴ処理して受信シンボルを抽出し、ビット抽出回路４５以降の回路の処理を行わせる。
【０２０６】
図２０に図解した受信装置の回路構成をとることにより、高周波受信回路４２において受信したシンボルをＦＦＴ処理するに本来必要なＦＦＴ回路より小規模の回路で、受信シンボルの抽出が可能となる。
すなわち、図２０の回路構成をとると、ＦＦＴ・デスクランブル処理手段４４の回路規模を小規模にすることができる。
【０２０７】
図２０に図解した回路構成は、受信シンボルを半分にデシメーションした場合を例示したが、フィルタ装置４９Ａ，４９Ｂにおける通過キャリアをさらに減縮することにより、４分割、８分割などにすることができる。その結果、ＦＦＴ・デスクランブル処理手段４４の回路規模は一段と小型になる。
【０２０８】
本発明の通信システム、送信装置（送信機）３０、受信装置（受信機）４０、および、受信装置（受信機）４０の一部を構成する信号成分分離装置、フィルタ装置は上述した構成に限らず、種々の変形態様、または、上述した実施の形態を適宜組み合わせることができる。
【０２０９】
以上、本発明の実施の形態として、無線通信システムを例示したが、本発明は無線通信システムに限らず、有線通信システムなどにも適用できる。
【０２１０】
【発明の効果】
本発明によればマルチキャリア変調信号を適切に分離可能な信号成分分離装置が提供できた。
【０２１１】
本発明によれば、１入力マルチキャリア変調信号群から２c （ｃは任意の整数）の信号群に信号を分離する信号成分分離装置が提供できた。
【０２１２】
本発明によれば、１入力マルチキャリア変調信号群から特定の１出力信号群に選択するフィルタ装置が提供できた。
【０２１３】
本発明によれば上記信号成分分離装置を有する適切な受信装置が提供できた。
本発明の受信装置は、ＦＦＴの回路規模を小型にすることができ、さらに、ＦＦＴ処理が高速である。
【０２１４】
本発明によれば上記フィルタ装置を有する適切な受信装置が提供できた。
本発明の受信装置は、ＦＦＴの回路規模を小型化であり、ＦＦＴ処理が高速である。
【０２１５】
本発明によれば、マルチキャリア変調を行う送信装置と上記受信装置とが協動する通信システムを提供できる。
【０２１６】
本発明によれば、マルチキャリア変調とその復調を行う通信方法が提供できた。
【図面の簡単な説明】
【図１】図１（Ａ）、（Ｂ）は、本発明の通信システム、送信装置および受信装置、並びに、通信方法の１実施の形態としてのマルチキャリア変調方式としてＯＦＤＭ方式を用いた、たとえば、ＤＡＢシステムに適用するディジタル無線通信システムの構成図であり、図１（Ａ）はＯＦＤＭ方式の無線通信システムの送信装置の構成図であり、図１（Ｂ）はＯＦＤＭ方式の無線通信システムの受信装置の構成図である。
【図２】図２（Ａ）〜（Ｃ）は、図１（Ａ）に図解した送信装置の処理を示すグラフであり、図２（Ａ）は、各チャネルで各々独立したシンボルストリームを示し、図２（Ｂ）は、図１（Ａ）に図解したマルチプレクサの概略構成図であり、図２（Ｃ）は、マルチキャリア変調信号を示すグラフである。
【図３】図３は、図１（Ａ）の送信装置による変調された複数チャネルのサブキャリアの並びを示すグラフである。
【図４】図４は、図１（Ｂ）に図解した信号成分分離装置の構成図である。
【図５】図５は、図４に図解した信号成分分離装置を構成する二分岐回路の構成図である。
【図６】図６は、図５に図解したシンボル遅延回路の態様を示す図である。
【図７】図７は、図５に図解した位相オフセット調整回路の態様を示す図である。
【図８】図８は、本発明の第２実施の形態としての受信装置の構成図である。
【図９】図９は、図８に図解したの周波数オフセット補償・除去回路の構成図である。
【図１０】図１０は、本発明の第３実施の形態としての受信装置の構成図である。
【図１１】図１１は、本発明の第４実施の形態の受信装置の概略構成図である。
【図１２】図１２は、図１１に示したフィルタ装置の第１の実施の形態の構成図である。
【図１３】図１３は、図１１のフィルタ装置の第２の実施の形態の構成図である。
【図１４】図１４は、図１３に図解したフィルタ・デシメーション回路の構成図である。
【図１５】図１５は、図１１に図解したフィルタ装置の第３の実施の形態の構成図である。
【図１６】図１６は、図１１に図解したフィルタ装置の第４の実施の形態の構成図である。
【図１７】図１７は、図１６に図解したフィルタ・デシメーション回路の構成図である。
【図１８】図１８は、図１１に図解したフィルタ装置の第５の実施の形態の構成図である。
【図１９】図１９は、本発明の第５実施の形態の受信装置の構成図である。
【図２０】図２０は、本発明の第６実施の形態の受信装置の構成図である。
【図２１】図２１（Ａ）、（Ｂ）は、マルチキャリア変調方式として、ＤＡＢシステムなどに適用されるＯＦＤＭ方式を用いたディジタル無線通信システムの一構成例を示す図であり、図２１（Ａ）と送信装置の構成図であり、図２１（Ｂ）は受信装置の構成図である。
【図２２】図２２は、図２１（Ａ）の送信装置から出力されるマルチキャリア化されたシンボル列の例を示したグラフである。
【図２３】図２３は、マルチキャリア信号を分離する従来の第１の方法を示すグラフである。
【図２４】図２４は、マルチキャリア信号を分離する従来の第２の方法を示す受信装置の構成図である。
【図２５】図２５は、従来の一定周期のキャリアを抽出することを示すグラフである。
【符号の説明】
１０・・無線送信装置
１１・・符号化回路
１２・・シンボルマッピング回路
１３・・マルチプレクサ（信号多重化処理回路）
１４・・周波数インターリーブ回路
１５・・逆高速フーリエ変換（ＩＦＦＴ）
１６・・無線送信回路
１７・・アンテナ
２０・・無線受信装置
２１・・アンテナ
２２・・受信回路
２３・・高速フーリエ変換（ＦＦＴ）
２４・・シンボル選択回路
２５・・ビット抽出回路
２６・・復号回路
３０・・送信装置（送信機）
３１・・符号化回路
３２・・シンボルマッピング回路
３４・・マルチプレクサ（信号多重化処理回路）
３６・・スクランブル処理・ＩＦＦＴ・ガードタイム付加
・窓かけ処理回路
３８・・送信回路
３９・・アンテナ
４０・・受信装置（受信機）
４１・・受信アンテナ
４２・・高周波受信回路
４３・・信号成分分離装置
４３ａ・・シンボル遅延回路
４３ｂ・・位相オフセット調整回路
４３ｃ・・加算回路
４３ｄ・・減算回路
４４・・ＦＦＴ・デスクランブル処理手段
４５・・ビット抽出回路
４６・・復号回路
４７・・信号選択回路
４８Ａ，４８Ｂ・・周波数オフセット補償回路
４８１・・乗算器
４８２・・ジャイレータ（オシレータ）
４８３・・シンボル並べ替え回路
４９・・フィルタ装置
４９１・・信号成分分離装置（デマルチプレクサ）
４９２・・シンボル群選択回路
４９３・・周波数オフセット補償・除去回路
４９４・・サブキャリア選択回路
４９５・・フィルタ・デシメーション回路
４９５ａ・・シンボル遅延回路
４９５ｂ・・位相オフセット調整回路
４９５ｃ・・加算回路
４９６・・乗算器
４９７・・通過サブキャリア選択信号出力回路
４９８・・シンボル並べ替え回路
４９９・・フィルタ・デシメーション回路
５０・・スイッチ回路
５２・・バッファ回路
Claims (22)
- マルチキャリア変調された信号群（シンボル群）からある信号群を分離する信号成分分離装置であって、
入力信号群をＮ／２(m+1) シンボル遅延するシンボル遅延手段と、
入力信号群を０Ｈｚを基準として、−π（ｋ／２m ）ラジアン位相シフトする位相オフセット調整手段と、
上記シンボル遅延手段の出力信号と上記位相オフセット調整手段の出力信号を加算して当該信号成分分離装置に入力された多重化信号のうち周波数軸上交互に位置する一方のシンボル列を算出する加算手段と、
上記シンボル遅延手段の出力信号から上記位相オフセット調整手段の出力信号を減算して当該信号成分分離装置に入力された多重化信号のうち周波数軸上交互に位置する他方のシンボル列を算出する減算手段と
からなる二分岐回路が二分岐方式で段階的かつ階層的に接続されている、
ただし、ｍは二分岐回路の段数の位置を示すパラメータであり、
Ｎは１変調時間内に存在するシンボルの数であり、
ｋは０（Ｈｚ）を基準としてサブキャリアの周波数オフセット
を持つ信号群が入力されていることを示すパラメータである、
信号成分分離装置。 - 複数チャネルのサブキャリアが周期的に配置されているマルチキャリア変調による多重通信に用いる受信装置であって、
信号群を受信する受信手段と、
信号成分分離装置であって、入力した信号群をＮ／２ (m+1) シンボル遅延するシンボル遅延手段と、入力した信号群を、−π（ｋ／２ m ）ラジアン位相シフトする位相オフセット調整手段と、上記シンボル遅延手段の出力信号と上記位相オフセット調整手段の出力信号を加算して当該信号成分分離装置に入力された多重化信号のうち周波数軸上交互に位置する一方のシンボル列を算出する加算手段と、上記シンボル遅延手段の出力信号から上記位相オフセット調整手段の出力信号を減算して当該信号成分分離装置に入力された多重化信号のうち周波数軸上交互に位置する他方のシンボル列を算出する減算手段と、からなる二分岐回路が二分岐方式で段階的かつ階層的に接続されている、信号成分分離装置と、
ただし、ｍは二分岐回路の段数の位置を示すパラメータであり、
Ｎは１変調時間内に存在するシンボルの数であり、
ｋは０（Ｈｚ）を基準としてサブキャリアの周波数オフセット
を持つ信号群が入力されていることを示すパラメータである、
上記信号成分分離装置で分離した信号群について直交変換を行う直交変換手段と、
上記直交変換した情報を復号する復号手段と、
を具備する、
受信装置。 - 複数チャネルのサブキャリアが周期的に配置されているマルチキャリア変調による多重通信に用いる、送信装置と受信装置とを有する通信装置であって、
上記送信装置は、
複数チャネルの情報を独立に符号化する符号化手段と、
上記符号化した情報をそれぞれ所定の変調方式に基づいて変調して信号点配置を行う信号点配置手段と、
上記複数の信号点配置した信号を時間周期的に多重化する信号多重化手段と、
上記多重化した信号を逆直交変換する逆直交変換手段と、
上記直交変換した情報を送出する送信手段と、
を有し、
上記受信装置は、
上記送信手段とは異なる送信手段から送出された信号群を受信する受信手段と、
上記受信した信号群を選択分離する信号成分分離手段と、
上記選択分離された信号を直交変換する直交変換手段と、
上記直交変換した情報を復号する復号手段と
を有し、
上記信号成分分離手段は、
入力信号群をＮ／２ (m+1) シンボル遅延するシンボル遅延手段と、
入力信号群を、−π（ｋ／２ m ）ラジアン位相シフトする位相オフセット調整手段と、
上記シンボル遅延手段の出力信号と上記位相オフセット調整手段の出力信号を加算して当該信号成分分離装置に入力された多重化信号のうち周波数軸上交互に位置する一方のシンボル列を算出する加算手段と、
上記シンボル遅延手段の出力信号から上記位相オフセット調整手段の出力信号を減算して当該信号成分分離装置に入力された多重化信号のうち周波数軸上交互に位置する他方のシンボル列を算出する減算手段と
からなる二分岐回路が二分岐方式で段階的かつ階層的に接続されて構成されている、
ただし、ｍは二分岐回路の段数の位置を示すパラメータであり、
Ｎは１変調時間内に存在するシンボルの数であり、
ｋは０（Ｈｚ）を基準としてサブキャリアの周波数オフセット
を持つ信号群が入力されていることを示すパラメータである、
通信装置。 - 上記送信装置における上記信号多重化手段は、上記複数の信号点配置した信号を所定のサブキャリア間隔で、チャネルごとに、周波数をずらして多重化する、
請求項３記載の通信装置。 - 上記送信装置における上記信号点配置手段における変調方式は直交周波数多重化方式（ＯＦＤＭ方式）を用いる変調方式である、
請求項３記載の通信装置。 - 上記送信装置における上記逆直交変換処理手段は逆フーリエ変換処理を行い、
上記受信機における上記直交変換処理手段はフーリエ変換処理を行う、
請求項３記載の通信装置。 - 複数チャネルのサブキャリアが周期的に配置されているマルチキャリア変調による多重通信に用いる受信装置であって、
信号群を受信する受信手段と、
信号成分分離装置であって、入力信号群をＮ／２ (m+1) シンボル遅延するシンボル遅延手段と、入力信号群を、−π（ｋ／２ m ）ラジアン位相シフトする位相オフセット調整手段と、上記シンボル遅延手段の出力信号と上記位相オフセット調整手段の出力信号を加算して当該信号成分分離装置に入力された多重化信号のうち周波数軸上交互に位置する一方のシンボル列を算出する加算手段と、上記シンボル遅延手段の出力信号から上記位相オフセット調整手段の出力信号を減算して当該信号成分分離装置に入力された多重化信号のうち周波数軸上交互に位置する他方のシンボル列を算出する減算手段と、からなる二分岐回路が二分岐方式で段階的かつ階層的に接続されている信号成分分離装置と、
ただし、ｍは二分岐回路の段数の位置を示すパラメータであり、
Ｎは１変調時間内に存在するシンボルの数であり、
ｋは０（Ｈｚ）を基準としてサブキャリアの周波数オフセット
を持つ信号群が入力されていることを示すパラメータである、
上記信号成分分離装置で分離したシンボル列のうち、所定のサブキャリアのシンボル群を１系列または複数系列選択して出力する信号選択手段と、
上記信号選択手段で選択出力した１系列または複数系列のシンボル群について周波数オフセット補償する周波数オフセット補償手段と、
上記周波数オフセット補償手段のそれぞれの出力信号について直交変換を行う２つの直交変換手段と、
上記直交変換した信号を復号する復号手段と、
を具備する、
受信装置。 - 上記周波数オフセット補償手段は、
上記周波数オフセット補償のために複素正弦波信号を出力する周波数オフセット補償信号発生手段と、
上記信号群と、上記周波数オフセット補償信号発生手段から出力される複素正弦波信号とを乗算する乗算手段と、
該乗算手段における乗算結果のシンボルを周波数軸に沿って並べ替えるシンボル並べ替え手段と
を有する、
請求項７記載の受信装置。 - 複数チャネルのサブキャリアが周期的に配置されているマルチキャリア変調による多重通信に用いる、送信装置と受信装置とを有する通信装置であって、
上記送信装置は、
複数チャネルの情報を独立に符号化する符号化手段と、
上記符号化した情報をそれぞれ所定の変調方式に基づいて変調して信号点配置を行う信号点配置手段と、
上記複数の信号点配置した信号を時間周期的に多重化する信号多重化手段と、
上記多重化した信号を逆直交変換する逆直交変換手段と、
上記直交変換した信号群を送出する送信手段と、
を有し、
上記受信装置は、
上記送信手段とは異なる送信手段から送出された信号群を受信する受信手段と、
上記受信した信号群を分離する信号成分分離装置であって、
入力信号群をＮ／２ (m+1) シンボル遅延するシンボル遅延手段と、
入力信号群を、−π（ｋ／２ m ）ラジアン位相シフトする位相オフセット調整手段と、
上記シンボル遅延手段の出力信号と上記位相オフセット調整手段の出力信号を加算して当該信号成分分離装置に入力された多重化信号のうち周波数軸上交互に位置する一方のシンボル列を算出する加算手段と、
上記シンボル遅延手段の出力信号から上記位相オフセット調整手段の出力信号を減算して当該信号成分分離装置に入力された多重化信号のうち周波数軸上交互に位置する他方のシンボル列を算出する減算手段と、
からなる二分岐回路が二分岐方式で段階的かつ階層的に接続されている信号成分分離装置と、
ただし、ｍは二分岐回路の段数の位置を示すパラメータであり、
Ｎは１変調時間内に存在するシンボルの数であり、
ｋは０（Ｈｚ）を基準としてサブキャリアの周波数オフセット
を持つ信号群が入力されていることを示すパラメータである、
上記信号成分分離装置で分離したシンボル列のうち、所定のサブキャリアのシンボル群を１系列または複数系列選択して出力する信号選択手段と、
上記信号選択手段で選択出力した１系列または複数系列のシンボル群について周波数オフセット補償する周波数オフセット補償手段と、
上記周波数オフセット補償手段のそれぞれの出力信号について直交変換を行う２つの直交変換手段と、
上記直交変換した信号を復号する復号手段と、
を具備する、
通信装置。 - 上記周波数オフセット補償手段は、
上記周波数オフセット補償のために複素正弦波信号を出力する周波数オフセット補償信号発生手段と、
上記信号群と、上記周波数オフセット補償信号発生手段から出力される複素正弦波信号とを乗算する乗算手段と、
該乗算手段における乗算結果のシンボルを周波数軸に沿って並べ替えるシンボル並べ替え手段と
を有する、
請求項９記載の通信装置。 - 複数チャネルのサブキャリアが周期的に配置されているマルチキャリア変調による多重通信に用いる受信装置であって、
信号群を受信する受信手段と、
信号成分分離装置であって、入力信号群をＮ／２ (m+1) シンボル遅延するシンボル遅延手段と、入力信号群を、−π（ｋ／２ m ）ラジアン位相シフトする位相オフセット調整手段と、上記シンボル遅延手段の出力信号と上記位相オフセット調整手段の出力信号を加算して当該信号成分分離装置に入力された多重化信号のうち周波数軸上交互に位置する一方のシンボル列を算出する加算手段と、上記シンボル遅延手段の出力信号から上記位相オフセット調整手段の出力信号を減算して当該信号成分分離装置に入力された多重化信号のうち周波数軸上交互に位置する他方のシンボル列を算出する減算手段と、からなる二分岐回路が二分岐方式で段階的かつ階層的に接続されている信号成分分離装置と、
ただし、ｍは二分岐回路の段数の位置を示すパラメータであり、
Ｎは１変調時間内に存在するシンボルの数であり、
ｋは０（Ｈｚ）を基準としてサブキャリアの周波数オフセット
を持つ信号群が入力されていることを示すパラメータである、
上記信号成分分離手段で分離した１系列または複数系列のシンボル群について周波数オフセット補償する周波数オフセット補償手段と、
上記周波数オフセット補償手段のそれぞれの出力信号について直交変換を行う２つの直交変換手段と、
上記直交変換した信号を復号する復号手段と、
を具備する、
受信装置。 - 上記周波数オフセット補償手段は、
上記周波数オフセット補償のために複素正弦波信号を出力する周波数オフセット補償信号発生手段と、
上記信号群と、上記周波数オフセット補償信号発生手段から出力される複素正弦波信号とを乗算する乗算手段と、
該乗算手段における乗算結果のシンボルを周波数軸に沿って並べ替えるシンボル並べ替え手段と
を有する、
請求項１１記載の受信装置。 - 複数チャネルのサブキャリアが周期的に配置されているマルチキャリア変調による多重通信に用いる、送信装置と受信装置とを有する通信装置であって、
上記送信装置は、
複数チャネルの情報を独立に符号化する符号化手段と、
上記符号化した情報をそれぞれ所定の変調方式に基づいて変調して信号点配置を行う信号点配置手段と、
上記複数の信号点配置した信号を時間周期的に多重化する信号多重化手段と、
上記多重化した信号を逆直交変換する逆直交変換手段と、
上記直交変換した信号群を送出する送信手段と、
を有し、
上記受信装置は、
上記送信手段とは異なる送信手段から送出された信号群を受信する受信手段と、
上記受信した信号群を分離する信号成分分離装置であって、
入力信号群をＮ／２ (m+1) シンボル遅延するシンボル遅延手段と、
入力信号群を、−π（ｋ／２ m ）ラジアン位相シフトする位相オフセット調整手段と、
上記シンボル遅延手段の出力信号と上記位相オフセット調整手段の出力信号を加算して当該信号成分分離装置に入力された多重化信号のうち周波数軸上交互に位置する一方のシンボル列を算出する加算手段と、
上記シンボル遅延手段の出力信号から上記位相オフセット調整手段の出力信号を減算して当該信号成分分離装置に入力された多重化信号のうち周波数軸上交互に位置する他方のシンボル列を算出する減算手段と、
からなる二分岐回路が二分岐方式で段階的かつ階層的に接続されている信号成分分離装置と、
ただし、ｍは二分岐回路の段数の位置を示すパラメータであり、
Ｎは１変調時間内に存在するシンボルの数であり、
ｋは０（Ｈｚ）を基準としてサブキャリアの周波数オフセット
を持つ信号群が入力されていることを示すパラメータである、
上記信号成分分離装置で分離した１系列または複数系列のシンボル群について周波数オフセット補償する周波数オフセット補償手段と、
上記周波数オフセット補償手段のそれぞれの出力信号について直交変換を行う２つの直交変換手段と、
上記直交変換した信号を復号する復号手段と、
を具備する、
通信装置。 - マルチキャリア変調された信号群から特定の信号を抽出するフィルタ装置であって、
信号成分分離装置であって、入力信号群をＮ／２ (m+1) シンボル遅延するシンボル遅延手段と、入力信号群を、−π（ｋ／２ m ）ラジアン位相シフトする位相オフセット調整手段と、上記シンボル遅延手段の出力信号と上記位相オフセット調整手段の出力信号を加算して当該信号成分分離装置に入力された多重化信号のうち周波数軸上交互に位置する一方のシンボル列を算出する加算手段と、上記シンボル遅延手段の出力信号から上記位相オフセット調整手段の出力信号を減算して当該信号成分分離装置に入力された多重化信号のうち周波数軸上交互に位置する他方のシンボル列を算出する減算手段と、からなる二分岐回路が二分岐方式で段階的かつ階層的に接続されている信号成分分離装置と、
ただし、ｍは二分岐回路の段数の位置を示すパラメータであり、
Ｎは１変調時間内に存在するシンボルの数であり、
ｋは０（Ｈｚ）を基準としてサブキャリアの周波数オフセット
を持つ信号群が入力されていることを示すパラメータである、
上記信号成分分離装置で分離したシンボル列のうち、特定のサブキャリアのシンボル群を選択して出力する信号選択手段と、
上記信号選択手段で選択出力したシンボル群について周波数オフセット補償する周波数オフセット補償手段と、
を具備する、
フィルタ装置。 - 複数チャネルのサブキャリアが周期的に配置されているマルチキャリア変調による多重通信に用いる受信装置であって、
マルチキャリア変調された信号群を受信する受信手段と、
上記受信手段で受信したマルチキャリア変調された信号群から特定の信号を抽出するフィルタ装置と、
該フィルタ装置で抽出した信号について直交変換を行う直交変換手段と、
上記直交変換した信号を復号する復号手段と
を具備し、
上記フィルタ装置は、
信号成分分離装置であって、入力信号群をＮ／２ (m+1) シンボル遅延するシンボル遅延手段と、入力信号群を、−π（ｋ／２ m ）ラジアン位相シフトする位相オフセット調整手段と、上記シンボル遅延手段の出力信号と上記位相オフセット調整手段の出力信号を加算して当該信号成分分離装置に入力された多重化信号のうち周波数軸上交互に位置する一方のシンボル列を算出する加算手段と、上記シンボル遅延手段の出力信号から上記位相オフセット調整手段の出力信号を減算して当該信号成分分離装置に入力された多重化信号のうち周波数軸上交互に位置する他方のシンボル列を算出する減算手段と、からなる二分岐回路が二分岐方式で段階的かつ階層的に接続されている信号成分分離装置と、
ただし、ｍは二分岐回路の段数の位置を示すパラメータであり、
Ｎは１変調時間内に存在するシンボルの数であり、
ｋは０（Ｈｚ）を基準としてサブキャリアの周波数オフセット
を持つ信号群が入力されていることを示すパラメータである、
上記信号成分分離装置で分離したシンボル列のうち、特定のサブキャリアのシンボル群を選択して出力する信号選択手段と、
上記信号選択手段で選択出力したシンボル群について周波数オフセット補償する周波数オフセット補償手段と、
を具備する、
受信装置。 - マルチキャリア変調された信号群から特定の信号を抽出するフィルタ装置であって、
サブキャリアを選択するサブキャリア選択手段と、
上記選択されたサブキャリアに応じて、入力された信号群から特定の信号群を選択して出力する、少なくとも１段の信号選択手段と、
上記信号選択手段で選択した信号について周波数オフセット補償する周波数オフセット補償手段と
を具備し、
上記信号選択手段は、
上記選択されたサブキャリアに応じて、入力された信号群を位相シフトする位相オフセット調整手段と、
入力された信号群をＮ／２ (m+1) シンボル遅延するシンボル遅延手段と、
上記シンボル遅延手段の出力信号と上記位相オフセット調整手段の出力信号を加算して当該フィルタ装置に入力された多重化信号のうち周波数軸上交互に位置する一方のシンボル列を算出する加算手段と
を有する、
ただし、ｍは二分岐回路の段数の位置を示すパラメータであり、
Ｎは１変調時間内に存在するシンボルの数であり、
ｋは０（Ｈｚ）を基準としてサブキャリアの周波数オフセット
を持つ信号群が入力されていることを示すパラメータである、
フィルタ装置。 - 複数チャネルのサブキャリアが周期的に配置されているマルチキャリア変調による多重通信に用いる受信装置であって、
マルチキャリア変調された信号群を受信する受信手段と、
上記受信手段で受信したマルチキャリア変調された信号群から特定の信号を抽出するフィルタ装置と、
該フィルタ装置で抽出した信号について直交変換を行う直交変換手段と、
上記直交変換した信号を復号する復号手段と
を具備し、
上記フィルタ装置は、
サブキャリアを選択するサブキャリア選択手段と、
上記選択されたサブキャリアに応じて、入力された信号群から特定の信号群を選択して出力する、少なくとも１段の信号選択手段と、
上記信号選択手段で選択した信号について周波数オフセット補償する周波数オフセット補償手段と
を具備し、
上記信号選択手段は、
上記選択されたサブキャリアに応じて、入力された信号群を位相シフトする位相オフセット調整手段と、
入力された信号群をＮ／２ (m+1) シンボル遅延するシンボル遅延手段と、
上記シンボル遅延手段の出力信号と上記位相オフセット調整手段の出力信号を加算して上記信号選択出力手段に入力された多重化信号のうち周波数軸上交互に位置する一方のシンボル列を算出する加算手段と
を有する、
ただし、ｍは二分岐回路の段数の位置を示すパラメータであり、
Ｎは１変調時間内に存在するシンボルの数であり、
ｋは０（Ｈｚ）を基準としてサブキャリアの周波数オフセット
を持つ信号群が入力されていることを示すパラメータである、
受信装置。 - マルチキャリア変調された信号群から特定の信号を抽出するフィルタ装置であって、
選択すべきチャネルに応じた複素正弦波信号を出力する通過サブキャリア選択信号出力手段と、
上記通過サブキャリア選択出力手段から出力された複素正弦波信号と、入力信号群との乗算を行う乗算手段と、
上記乗算手段における乗算結果のうち、特定の信号群を選択する少なくとも１段の信号成分分離手段と、
上記信号成分分離装置の出力を周波数軸上に並べ替えるシンボル並べ替え手段と
を具備し、
上記信号成分分離手段は、
入力信号群をＮ／２ (m+1) シンボル遅延するシンボル遅延手段と、
上記シンボル遅延手段の出力信号と上記入力信号群とを加算して周波数軸上交互に位置する一方のシンボル列を算出する加算手段と
からなる回路が二分岐方式で段階的かつ階層的に接続されている、
ただし、ｍは二分岐回路の段数の位置を示すパラメータであり、
Ｎは１変調時間内に存在するシンボルの数であり、
ｋは０（Ｈｚ）を基準としてサブキャリアの周波数オフセット
を持つ信号群が入力されていることを示すパラメータである、
フィルタ装置。 - 複数チャネルのサブキャリアが周期的に配置されているマルチキャリア変調による多重通信に用いる受信装置であって、
マルチキャリア変調された信号群を受信する受信手段と、
上記受信手段で受信したマルチキャリア変調された信号群から特定の信号を抽出するフィルタ装置と、
該フィルタ装置で抽出した信号について直交変換を行う直交変換手段と、
上記直交変換した信号を復号する復号手段と
を具備し、
上記フィルタ装置は、
選択すべきチャネルに応じた複素正弦波信号を出力する通過サブキャリア選択信号出力手段と、
上記通過サブキャリア選択出力手段から出力された複素正弦波信号と、入力信号群との乗算を行う乗算手段と、
上記乗算手段における乗算結果のうち、特定の信号群を選択する少なくとも１段の信号成分分離手段と、
上記信号成分分離装置の出力を周波数軸上に並べ替えるシンボル並べ替え手段と
を有し、
上記信号成分分離手段は、
入力信号群をＮ／２ (m+1) シンボル遅延するシンボル遅延手段と、
上記シンボル遅延手段の出力信号と上記入力信号群とを加算して周波数軸上交互に位置する一方のシンボル列を算出する加算手段と
からなる回路が二分岐方式で段階的かつ階層的に接続されている、
ただし、ｍは二分岐回路の段数の位置を示すパラメータであり、
Ｎは１変調時間内に存在するシンボルの数であり、
ｋは０（Ｈｚ）を基準としてサブキャリアの周波数オフセット
を持つ信号群が入力されていることを示すパラメータである、
受信装置。 - 複数チャネルのサブキャリアが周期的に配置されているマルチキャリア変調による多重通信に用いる受信装置であって、
マルチキャリア変調された信号群を受信する受信手段と、
入力信号群をスイッチングするスイッチング手段と、
上記受信手段で受信したマルチキャリア変調された信号群を保持するバッファ手段と、
上記スイッチング手段の後段に接続され、入力された信号群のうち特定の信号群を選択出力するフィルタ装置と、
上記フィルタ装置で抽出した信号について直交変換を行う直交変換手段と、
上記直交変換した信号を復号する復号手段と
を具備し、
上記スイッチング手段は１シンボル分の信号群を上記フィルタ装置に出力し、上記バッファ手段はその間、入力された１シンボル分の信号群を保持し、上記フィルタ装置への信号送出終了後、上記バッファ手段に保持した信号群を上記スイッチング手段を介して上記フィルタ装置に送出し、
上記フィルタ装置は、上記スイッチング手段を介して入力された信号群のうち指定されたサブキャリアのみ選択出力し、
上記フィルタ装置は、
入力信号群をＮ／２ (m+1) シンボル遅延するシンボル遅延手段と、入力信号群を、−π（ｋ／２ m ）ラジアン位相シフトする位相オフセット調整手段と、上記シンボル遅延手段の出力信号と上記位相オフセット調整手段の出力信号を加算して当該フィルタ装置に入力された多重化信号のうち周波数軸上交互に位置する一方のシンボル列を算出する加算手段と、上記シンボル遅延手段の出力信号から上記位相オフセット調整手段の出力信号を減算して当該フィルタ装置に入力された多重化信号のうち周波数軸上交互に位置する他方のシンボル列を算出する減算手段と、からなる二分岐回路が二分岐方式で段階的かつ階層的に接続されている信号成分分離装置と、
ただし、ｍは二分岐回路の段数の位置を示すパラメータであり、
Ｎは１変調時間内に存在するシンボルの数であり、
ｋは０（Ｈｚ）を基準としてサブキャリアの周波数オフセット
を持つ信号群が入力されていることを示すパラメータである、
上記信号成分分離装置で分離したシンボル列のうち、特定のサブキャリアのシンボル群を選択して出力する信号選択手段と、
上記信号選択手段で選択出力したシンボル群について周波数オフセット補償する周波数オフセット補償手段と、
を具備する、
受信装置。 - 複数チャネルのサブキャリアが周期的に配置されているマルチキャリア変調による多重通信に用いる受信装置であって、
マルチキャリア変調された信号群を受信する受信手段と、
上記受信手段で受信したマルチキャリア変調された信号群のうち偶数キャリアの信号群を選択して出力する第１のフィルタ装置と、
上記受信手段で受信したマルチキャリア変調された信号群のうち奇数キャリアの信号群を選択して出力する第２のフィルタ装置と、
上記第２のフィルタ装置の出力信号群を保持するバッファ手段と、
上記第１のフィルタ装置の出力信号群をスイッチングするスイッチング手段と、
上記スイッチング手段の後段に接続され、スイッチングされた出力信号について直交変換を行う直交変換手段と、
上記直交変換した信号を復号する復号手段と
を具備し、
上記スイッチング手段は上記第１のフィルタ装置の出力信号を上記直交変換手段に送出し、上記直交変換手段への信号送出終了後、上記バッファ手段に保持した信号群を上記スイッチング手段を介して上記直交変換手段に送出し、
上記第１および第２のフィルタ装置はそれぞれ、
入力信号群をＮ／２ (m+1) シンボル遅延するシンボル遅延手段と、入力信号群を、−π（ｋ／２ m ）ラジアン位相シフトする位相オフセット調整手段と、上記シンボル遅延手段の出力信号と上記位相オフセット調整手段の出力信号を加算して当該フィルタ装置に入力された多重化信号のうち周波数軸上交互に位置する一方のシンボル列を算出する加算手段と、上記シンボル遅延手段の出力信号から上記位相オフセット調整手段の出力信号を減算して当該フィルタ装置に入力された多重化信号のうち周波数軸上交互に位置する他方のシンボル列を算出する減算手段と、からなる二分岐回路が二分岐方式で段階的かつ階層的に接続されている信号成分分離装置と、
ただし、ｍは二分岐回路の段数の位置を示すパラメータであり、
Ｎは１変調時間内に存在するシンボルの数であり、
ｋは０（Ｈｚ）を基準としてサブキャリアの周波数オフセット
を持つ信号群が入力されていることを示すパラメータである、
上記信号成分分離装置で分離したシンボル列のうち、特定のサブキャリアのシンボル群を選択して出力する信号選択手段と、
上記信号選択手段で選択出力したシンボル群について周波数オフセット補償する周波数オフセット補償手段と
を具備する、
受信装置。 - 送信手段において、複数チャネルの情報を独立に符号化し、上記符号化した情報をそれぞれ所定の変調方式に基づいて変調して信号点配置を行い、上記複数の信号点配置した信号を時間周期的に多重化し、上記多重化した信号を逆直交変換し、当該送信手段が上記直交変換した情報を送出する符号化送信工程と、
受信手段において、上記送信手段とは異なる送信手段から送出された信号を受信し、上記受信した直交変換処理後の多重化信号のうち、希望するチャネルの信号のみ選択出力し、上記選択出力された信号を直交変換し、上記直交変換した情報を復号する受信復号工程と
を有する通信方法であって、
上記受信工程における信号選択処理は、
入力信号群をＮ／２ (m+1) シンボル遅延し、
入力信号群を０Ｈｚを基準として、−π（ｋ／２ m ）ラジアンだけ位相シフトし、
上記シンボル遅延した信号と上記位相シフトした信号を加算して上記受信手段に入力された多重化信号のうち周波数軸上交互に位置する一方のシンボル列を算出するか、上記シンボル遅延した信号から上記位相シフトした信号を減算して上記上記受信手段に入力された多重化信号のうち周波数軸上交互に位置する他方のシンボル列を算出する、
方法を二分岐的かつ段階的に行う、
ただし、ｍは二分岐処理の段の位置を示すパラメータであり、
Ｎは１変調時間内に存在するシンボルの数であり、
ｋは０（Ｈｚ）を基準としてサブキャリアの周波数オフセット
を持つ信号群が入力されていることを示すパラメータである、
通信方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001036727A JP4622115B2 (ja) | 2000-02-18 | 2001-02-14 | 信号成分分離装置、フィルタ装置、受信装置、通信装置、および、通信方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-46820 | 2000-02-18 | ||
| JP2000046820 | 2000-02-18 | ||
| JP2001036727A JP4622115B2 (ja) | 2000-02-18 | 2001-02-14 | 信号成分分離装置、フィルタ装置、受信装置、通信装置、および、通信方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001308818A JP2001308818A (ja) | 2001-11-02 |
| JP2001308818A5 JP2001308818A5 (ja) | 2008-03-06 |
| JP4622115B2 true JP4622115B2 (ja) | 2011-02-02 |
Family
ID=26585952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001036727A Expired - Fee Related JP4622115B2 (ja) | 2000-02-18 | 2001-02-14 | 信号成分分離装置、フィルタ装置、受信装置、通信装置、および、通信方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4622115B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7221680B2 (en) | 2003-09-02 | 2007-05-22 | Qualcomm Incorporated | Multiplexing and transmission of multiple data streams in a wireless multi-carrier communication system |
| US8477809B2 (en) | 2003-09-02 | 2013-07-02 | Qualcomm Incorporated | Systems and methods for generalized slot-to-interlace mapping |
| US8599764B2 (en) | 2003-09-02 | 2013-12-03 | Qualcomm Incorporated | Transmission of overhead information for reception of multiple data streams |
| US8509051B2 (en) | 2003-09-02 | 2013-08-13 | Qualcomm Incorporated | Multiplexing and transmission of multiple data streams in a wireless multi-carrier communication system |
| US8526412B2 (en) | 2003-10-24 | 2013-09-03 | Qualcomm Incorporated | Frequency division multiplexing of multiple data streams in a wireless multi-carrier communication system |
| AU2003291596A1 (en) * | 2003-12-19 | 2005-07-05 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus in a cellular telecommunications system |
| JP4846618B2 (ja) * | 2007-02-22 | 2011-12-28 | 富士通東芝モバイルコミュニケーションズ株式会社 | 受信装置 |
| WO2009104758A1 (ja) * | 2008-02-22 | 2009-08-27 | 日本電信電話株式会社 | 光ｏｆｄｍ受信器および光伝送システムおよびサブキャリア分離回路およびサブキャリア分離方法 |
| US10314040B2 (en) * | 2015-10-01 | 2019-06-04 | Sony Corporation | Device, method, and program |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1141197A (ja) * | 1997-07-16 | 1999-02-12 | Sony Corp | 通信方法、送信装置、受信装置及びセルラー無線通信システム |
| WO2000003508A1 (fr) * | 1998-07-13 | 2000-01-20 | Sony Corporation | Procede de communication, emetteur, et recepteur |
| JP2000332722A (ja) * | 1999-05-20 | 2000-11-30 | Sony Corp | 通信装置、受信機、並びに、通信方法 |
| JP2001223668A (ja) * | 2000-02-09 | 2001-08-17 | Sony Corp | 受信タイミング検出回路、周波数オフセット補正回路、受信装置及びその受信方法 |
-
2001
- 2001-02-14 JP JP2001036727A patent/JP4622115B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1141197A (ja) * | 1997-07-16 | 1999-02-12 | Sony Corp | 通信方法、送信装置、受信装置及びセルラー無線通信システム |
| WO2000003508A1 (fr) * | 1998-07-13 | 2000-01-20 | Sony Corporation | Procede de communication, emetteur, et recepteur |
| JP2000332722A (ja) * | 1999-05-20 | 2000-11-30 | Sony Corp | 通信装置、受信機、並びに、通信方法 |
| JP2001223668A (ja) * | 2000-02-09 | 2001-08-17 | Sony Corp | 受信タイミング検出回路、周波数オフセット補正回路、受信装置及びその受信方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001308818A (ja) | 2001-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6816555B2 (en) | Signal component demultiplexing apparatus, filter apparatus, receiving apparatus, communication apparatus, and communication method | |
| JP3827718B2 (ja) | 受信を簡単化するように編成されたｏｆｄｍ信号 | |
| US6563881B1 (en) | Communication method and transmitter with transmission symbols arranged at intervals on a frequency axis | |
| EP1589712B1 (en) | Apparatus and method for channel estimation in an orthogonal frequency division multiplexing cellular communication system using multiple transmit antennas | |
| KR100557426B1 (ko) | 송신 방법, 수신 방법, 송신 장치 및 수신 장치 | |
| JP4410801B2 (ja) | Ｏｆｄｍ信号の変調および復調 | |
| EP1229753A2 (en) | Receiver network for multiple OFDM upstreams | |
| JP4903150B2 (ja) | 無線送信装置、無線受信装置、無線送信方法及び無線受信方法 | |
| KR20100021372A (ko) | 다중 반송파 시스템의 프레임 구조에 기초하는 신호 전송 장치와 전송 방법 및 수신 장치와 수신 방법 | |
| JP4622115B2 (ja) | 信号成分分離装置、フィルタ装置、受信装置、通信装置、および、通信方法 | |
| JP3539522B2 (ja) | 直交周波数分割多重信号の伝送方法ならびにその送信装置および受信装置 | |
| JPH1066039A (ja) | 通信方法、送信装置、送信方法、受信装置及び受信方法 | |
| WO2011065287A1 (ja) | 分波装置、合波装置および中継装置 | |
| US9967060B2 (en) | Transmitter for FBMC system with block-alamouti type space-time coding | |
| WO2012026417A1 (ja) | 分波装置、合波装置および中継装置 | |
| JP2011029720A (ja) | 衛星通信装置および衛星通信システム | |
| JP2006203807A (ja) | Ｏｆｄｍ変調装置、ｏｆｄｍ復調装置、ｏｆｄｍ変調方法及びｏｆｄｍ復調方法 | |
| WO2006070750A1 (ja) | 無線送信装置、無線受信装置、無線送信方法および無線受信方法 | |
| JP4329159B2 (ja) | 通信装置、受信機、並びに、通信方法 | |
| JP3575983B2 (ja) | Ｏｆｄｍ伝送装置及び伝送方法 | |
| JPH11266223A (ja) | マルチキャリア送受信方法並びにそれに用いる送信装置及び受信装置 | |
| JP5294327B2 (ja) | 直交周波数分割多重通信装置及び直交周波数分割多重通信におけるシンボル同期方法 | |
| JP3582307B2 (ja) | Ｉｄｆｔ演算装置 | |
| JP5943272B2 (ja) | 周波数分割多重信号用チャネライザ | |
| JP2000299674A (ja) | 直交周波数分割多重変調方式及び直交周波数分割多重変調装置、並びに直交周波数分割多重復調方式及び直交周波数分割多重復調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080122 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080122 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100916 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101005 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101018 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |