JP4622004B2

JP4622004B2 - 共振型スイッチング電源装置

Info

Publication number: JP4622004B2
Application number: JP2009004076A
Authority: JP
Inventors: 裕人寺師
Original assignee: Ｔｄｋラムダ株式会社
Priority date: 2009-01-09
Filing date: 2009-01-09
Publication date: 2011-02-02
Anticipated expiration: 2020-11-21
Also published as: JP2009118730A

Description

本発明は、例えば圧電素子や磁歪素子などの共振要素を内在する電力変換素子を利用した電源装置に関する。

この種のスイッチング電源装置においては、インバータを構成する電力変換素子として一次側と二次側とを絶縁するトランスが用いられているが、従来のフェライト磁心と巻線とによる電磁トランスでは、スイッチング周波数の高周波化に伴なって、表皮効果や近接効果による銅損の増加が著しく、また薄型化による漏れ磁束の増加の問題もあって、スイッチング電源装置の高周波化，薄型化の障害となっていた。これに代わるものとして、最近では機械振動によるエネルギー伝送によって電気的絶縁を図ることのできるピエゾ素子を用いた圧電トランスが提案されている。圧電トランスは、チタン酸バリウムやチタン酸ジルコン酸鉛（ＰＺＴ）などからなる強誘電体の厚み方向および長さ方向に分極処理を施し、誘電体の長さ方向の一側に形成した振動部に交番電圧を与えると、電歪効果および圧電効果によって、誘電体の長さ方向の他側に形成した発電部から高電圧が出力される電力変換素子である。

図６は、ピエゾ素子を有する圧電トランス１の簡易等価回路を示したものである。同図において、破線で囲まれた圧電トランス１は、変換子の部分を構成するトランス部Ｔと、その共振要素であるインダクタンスＬmおよびキャパシタンスＣsからなる直列回路２との他に、入力側構成としての制動容量Ｃd1と、出力側構成としての制動容量Ｃd2を備えている。そして、圧電トランス１の入力端子３，４間には、交流電源11とインダクタンス素子６の直列回路が接続されると共に、圧電トランス１の出力端子５，６間には負荷ＲＬが接続される。

上記図６の構成において、圧電トランス１の入力側にインダクタンス素子Ｌ１を接続した理由は、圧電トランス１の出力端子５，６から大きな出力電力を取り出すためにある。すなわち、圧電トランス１を単独で駆動すると、交流電源11から圧電トランス１に供給する駆動電圧の周波数を、前記直列回路２の共振周波数に一致させたとしても、圧電トランス１に内在する制動容量Ｃd1，Ｃd2の影響で、負荷ＲＬに取り出せる電力が小さくなる。これに対して、交流電源11の一端から圧電トランス１の一方の入力端子３との間にインダクタンス素子Ｌ１を接続すると、圧電トランス１を入力側から見た入力インピーダンスの容量性を打ち消して純抵抗化し、負荷ＲＬへの出力電力を増大させる効果がある。このインダクタンス素子Ｌ１と圧電トランス１に存在する静電容量との共振回路による効果は、例えば特開平9-74744号公報などにも開示されている。

一方、上記スイッチング電源装置の高周波化，薄型化に伴なう問題として、スイッチング素子のオン・オフ時における損失の増大がある。こうしたスイッチング損失を低減する抜本的な解決策として、スイッチング素子がターンオンまたはターンオフする間に、このスイッチング素子を流れる電流または両端間に加わる電圧を減少させる共振型スイッチング電源装置が知られている。

図７は、アクティブ・クランプの共振型スイッチング電源装置の一例を示すものである。同図において、直流入力電圧Ｖｉを供給する直流電源21の両端間には、いずれもＭＯＳ型ＦＥＴからなる第１および第２のスイッチング素子Ｑ１，Ｑ２とコンデンサＣｒとの直列回路が接続される。第１および第２のスイッチング素子Ｑ１，Ｑ２は、本来のＦＥＴ部分である制御スイッチＳ１，Ｓ２と、これに逆並列接続されたボディダイオードＤ１，Ｄ２とを含む。勿論、ボディダイオードＤ１，Ｄ２は内蔵させずに外付けにすることもできる。第２のスイッチング素子Ｑ２とコンデンサＣｒとの直列回路の両端間には、主トランスＴ１の一次巻線Ｎ１と部分共振用インダクタンスＬｒの直列回路が接続される。なお、部分共振用インダクタンスＬｒは、主トランスＴ１の漏れインダクタンスを利用してもよい。また、図中破線で示すＬｐは主トランスＴ１の一次巻線Ｎ１と等価的に並列接続される励磁インダクタンスＬｐである。さらに、第１および第２のスイッチング素子Ｑ１，Ｑ２の両端間には、コンデンサＣ11，Ｃ12が接続される。これらのコンデンサＣ11，Ｃ12は、前記部分共振用インダクタンスＬｒとともに、第１および第２のスイッチング素子Ｑ１，Ｑ２のターンオフ時のスイッチング損失を低減させるための部分共振回路を形成する。

主トランスＴ１の二次巻線Ｎ２には、二次巻線Ｎ２の一端（ドット側端子）に整流ダイオードＤ11のアノードを接続し、この二次巻線の他端（非ドット側端子）に転流ダイオードＤ12のアノードを接続して、整流ダイオードＤ11および転流ダイオードＤ12のカソードどうしを接続し、さらに転流ダイオードＤ12の両端間にチョークコイルＬ11とコンデンサＣ13の直列回路を接続した整流平滑回路が設けられる。そして、コンデンサＣ13の両端間に発生する直流出力電圧Ｖｏを負荷ＲＬに供給するように構成している。

22は、前記直流出力電圧Ｖｏを監視しつつ、第１および第２のスイッチング素子Ｑ１，Ｑ２をＰＷＭ（パルス幅）制御する制御回路である。その際、第１および第２のスイッチング素子Ｑ１，Ｑ２は共にオフになるデットタイムを有しながら、交互にオン・オフされる。

そして、第１のスイッチング素子Ｑ１がオンのときには、直流電源21→第１のスイッチング素子Ｑ１→一次巻線Ｎ１→共振用インダクタンスＬｒ→直流電源21からなる閉回路が形成される。第１のスイッチング素子Ｑ１がオンする際にダイオードＤ１はすでに導通しており、第１のスイッチング素子Ｑ１の両端間電圧はゼロであるので、第１のスイッチング素子Ｑ１におけるターンオン時のスイッチング損失が小さくなる。その後、第１のスイッチング素子Ｑ１がオフすると、所定のデッドタイムの後で第２のスイッチング素子Ｑ２がオンになるが、このデッドタイムの期間に部分共振用インダクタンスＬｒとコンデンサＣ11が共振し、コンデンサＣ11の電圧すなわち第１のスイッチング素子Ｑ１の両端間電圧が緩やかな正弦波状に立ち上がる。これにより、第１のスイッチング素子Ｑ１におけるターンオフ時のスイッチング損失も小さくなる。

第１のスイッチング素子Ｑ１の両端間電圧は入力電圧Ｖｉとフライバック電圧との和に達するが、コンデンサＣｒによりクランプされる。コンデンサＣ12が放電すると、ダイオードＤ２が導通するようになり、この時点で第２のスイッチング素子Ｑ２をオンすると、第２のスイッチング素子Ｑ２の両端間電圧はゼロになっているので、第１のスイッチング素子Ｑ２におけるターンオン時のスイッチング損失が小さくなる。その後、第２のスイッチング素子Ｑ２がオフすると、所定のデッドタイムの後で第１のスイッチング素子Ｑ１がオンになるが、このデッドタイムの期間に部分共振用インダクタンスＬｒとコンデンサＣ12が共振し、コンデンサＣ12の電圧すなわち第２のスイッチング素子Ｑ２の両端間電圧が緩やかな正弦波状に立ち上がる。これにより、第２のスイッチング素子Ｑ２におけるターンオフ時のスイッチング損失も小さくなる。

上述の動作の繰り返しによって、主トランスＴ１の一次巻線Ｎ１には正逆双方向の電流が交互に流れる。これによって、出力整流平滑回路を経由して負荷ＲＬに直流出力電圧Ｖｏが供給される。

ところで、圧電トランス１をスイッチング電源装置などに組み込む場合には、スイッチング損失を低下させるために、上述のようなゼロボルトスイッチングなどの手法が用いられる。上記図７の回路において、トランスＴ１として圧電トランスを用いた場合は、圧電トランスを構成するピエゾ素子の共振周波数ｆｏよりも高いオン・オフ繰返し周波数で、第１および第２のスイッチング素子Ｑ１，Ｑ２を交互にオン・オフさせる周波数を制御する必要がある。図８は第１および第２のスイッチング素子Ｑ１，Ｑ２のオン・オフ周波数ｆと、主トランスＴ１の二次側の電力Ｐとの関係を示した特性曲線であるが、この特性曲線から明らかなように、共振周波数ｆｏとオン・オフ周波数ｆが一致したときに最大電力Ｐが取り出せ、共振周波数ｆｏの両側においてオン・オフ周波数ｆに依存して電力Ｐの供給量が変化する。

そして、電力Ｐがピークとなる共振周波数ｆｏよりも高い周波数の誘導性領域では、オン・オフ周波数ｆが高くなる程、電力Ｐの供給量が減るので、出力電圧Ｖｏの定電圧制御が可能であるが、電力Ｐがピークとなる共振周波数ｆｏよりも低い周波数の容量性領域では、オン・オフ周波数ｆが高くなる程、電力Ｐの供給量が増えることになり、出力電圧Ｖｏの定電圧制御を行なえない。したがって実際には、共振周波数ｆｏよりも高い周波数である誘導性領域のｆａからｆｂまでが、第１および第２のスイッチング素子Ｑ１，Ｑ２のオン・オフ周波数ｆの正常制御範囲となる。しかし、前記図６に示すインダクタンス素子Ｌ１では、交流電源11から圧電トランス１を見た入力インピーダンスが純抵抗化されてしまうので、共振型スイッチング電源装置としての安定した動作が行なわれなくなるという問題がある。

そこで本発明は上記問題点に鑑み、共振要素を内在する電力変換素子を組み込んだものにおいて、安定した動作が実現できる共振型スイッチング電源装置を提供することをその目的とする。

請求項１の発明の共振型スイッチング電源装置は、前記目的を達成するために、出力側に負荷を接続し、入力側にドライブ回路を接続した共振要素を内在する電力変換素子を組み込んだ共振型スイッチング電源装置において、前記ドライブ回路から前記電力変換素子側を見たときのインピーダンスに誘導性を付与するインピーダンス変換回路を備え、前記インピーダンス変換回路は、前記電力変換素子に内在する内部容量と前記負荷と共に並列回路をなすキャパシタンス素子と、この並列回路と直列に接続するインダクタンス素子とにより構成され、前記内部容量をＣｏ、前記インダクタンス素子のインダクタンス値をＬ1、前記負荷の抵抗値をＲＬ、前記ドライブ回路からの駆動電圧の周波数ｆとしたときに、前記キャパシタンス素子が次の数式の条件を満たす静電容量Ｃ２に選定されている。

このようにすると、キャパシタンス素子によってドライブ回路から電力変換素子側を見たときのインピーダンスが誘導性になり、電力変換素子の共振周波数よりも高い周波数の誘導性領域で、スイッチング素子をオン・オフさせることが可能になり、安定した動作が実現する。

また、この場合は、合成容量や負荷の値が小さくなっても、キャパシタンス素子を付加することにより、負荷への出力電力を増加できる利点もある。

本発明の請求項１の共振型スイッチング電源装置によれば、ドライブ回路から電力変換素子側を見たときのインピーダンスが誘導性になり、共振要素を内在する電力変換素子を組み込んだものにおいて、安定した動作が実現できる。また、負荷への出力電力を増加することが可能になる。

本発明の一実施例を示す共振型スイッチング電源装置の概略構成をあらわしたブロック図である。本実施例の別の変形例を示す共振時における要部の回路図である。従来の共振時における要部の回路図である。本実施例の共振時における要部の回路図である。本実施例のさらに別の変形例を示す共振時における要部の回路図である。従来例を示す圧電トランスおよびその周辺の回路図である。従来例を示す共振型スイッチング電源装置の回路図である。スイッチング素子のオン・オフ繰り返し周波数と出力電力の関係を示した特性曲線のグラフである。

以下、添付図面に基づき、本発明における共振型スイッチング電源装置の一実施例を説明する。なお、従来例と同一部分には同一符号を付し、その共通する箇所の詳細な説明は重複するため省略する。

図１は、本発明におけるスイッチング電源装置の主要部分の構成を表わしたブロック図である。同図において、１は共振型スイッチング電源装置の電力変換素子としての圧電トランス、ＲＬは圧電トランスの出力端子５，６に接続する負荷で、これは従来例で説明した通りである。また、ドライブ回路12は、圧電トランス１ひいては負荷ＲＬを駆動させるもので、具体的には図７に示す主トランスＴ１の一次側の構成がこれに相当する。すなわち、ドライブ回路12から圧電トランス１に供給する駆動電圧の周波数は、前記スイッチング素子Ｑ１，Ｑ２のオン・オフ周波数ｆに一致する。そして、ドライブ回路12と圧電トランス１との間には、ドライブ回路12から圧電トランス１側を見たときの入力インピーダンスに若干の誘導性を付与するインピーダンス変換回路13が設けられる。

図２は、より詳細な回路構成を示したものである。ここでは、前記ドライブ回路12を等価的に交流電流源14としてあらわしている。また、圧電トランス１に供給する駆動電圧の周波数ｆは、前記図６に示す直列回路２の共振周波数に一致しており、圧電トランス１の内部構成は共振要素であるインダクタンスＬmおよびキャパシタンスＣsのインピーダンス分がゼロになる。この場合の制動容量Ｃd1，Ｃd2の合成静電容量（＝Ｃd1＋Ｃd2／ｎ２：ｎはトランス部Ｔの二次巻線に対する一次巻線の比）を、Ｃｏとしてあらわしている。つまり、圧電トランス１の等価回路は負荷ＲＬと合成容量Ｃｏの総和となる。

インピーダンス変換回路13は、圧電トランス１の入力端子３，４に電気的に直列に接続したキャパシタンス素子Ｃ１と、圧電トランス１の入力端子３，４に電気的に並列に接続したインダクタンス素子Ｌ３とからなり、キャパシタンス素子Ｃ１の静電容量を調整することにより、電流源14から圧電トランス１を見た入力インピーダンスに若干の誘導性を与えるようにしている。

ここで、図２の回路の理解を助けるために、従来のインダクタンス素子Ｌ１だけでインピーダンス変換回路を構成した場合の等価回路を、図３に比較として示す。

一つの例として、図２および図３において、各素子の特性はＬ１:＝395×10−６Ｈ，Ｌ３:＝210×10−６Ｈ，Ｃ１:＝3.8×10−９Ｆ，Ｃｏ:＝3.56×10−９Ｆ，ＲＬ＝1332Ωのものを用いた。また、電流源14の周波数はｆ＝130×10３Ｈｚであった。

先ず、圧電トランス１（合成容量Ｃｏ）および負荷ＲＬの並列回路に着目する。この並列回路のアドミタンスＹは１／ＲＬ＋ｊ・Ｘとなるが、負荷ＲＬの値で正規化すると、１＋ｊ・Ｘ・ＲＬとなる。すなわち、アドミタンスＹは次の数２で表せる。

このアドミタンスＹをインピーダンスに変換するには、その逆数をとればよい。すなわち、次の数３で表せる。

図３においては、上記インピーダンスＺの虚数部（‐0.242・ｊ）を打ち消すようにインダクタンス素子Ｌ１を追加することで、インピーダンス変換回路13の入力側から見たインピーダンスはゼロすなわち純抵抗となり、インピーダンスの変換割合はその実数部となる。すなわち、インピーダンスＺは0.062に減少する。このときのインダクタンス素子Ｌ１の値は、次の数４で表せる。

次に、図２の場合を考える。ここでは、合成容量Ｃおよび負荷ＲＬの並列回路に、さらにインダクタンス素子Ｌ３を追加することになり、その合成アドミタンスＹ１は前記アドミタンスＹと複素共役となるようにすることができる。つまり、次の数５のようになる。

これは、インダクタンス素子Ｌ３を次の数６の値にすることで可能になる。

上記数６における合成アドミタンスＹ１をインピーダンスＺ１に変換すると、その値は次の数７のようになり、数３で求めたインピーダンスＺと複素共役となる。

したがって、図２の回路でインピーダンス変換回路13の入力側から見たインピーダンスを純抵抗にするには、インピーダンスＺ１の虚数部をゼロにするキャパシタンス素子Ｃ１を、インダクタンス素子Ｌ１，合成容量Ｃｏおよび負荷ＲＬの並列回路と直列に接続すればよい。このときのキャパシタンス素子Ｃ１の値は、次の数８で表せる。

上記インダクタンス素子Ｌ１，Ｌ３およびキャパシタンス素子Ｃ１は、通常の回路方程式より求めることもできる。図３のインダクタンス素子Ｌ１を求めると、合成容量Ｃｏと負荷ＲＬの並列回路によるアドミタンスＹは、負荷ＲＬの値で正規化すると次の数９のようになる。

このアドミタンスＹをインピーダンスに変換すると、次の数１０のようになる。

この並列回路に、図３のインダクタンス素子Ｌ１を接続した状態の合成インピーダンスＺ’は、次の数１１で表わせる。

ここで、インピーダンスＺの虚数部をＸ１:＝Ｘ／（１＋Ｘ^２）とすると、合成インピーダンスＺ’が純抵抗になるインダクタンス素子Ｌ１の値は、次の数１２で求められる。

Ｘ１をより具体的に示すならば、上記数１２は次の数１３のようになる。

特に、合成容量Ｃｏおよび負荷ＲＬの値が大きい場合、上記数１３のインダクタンス素子Ｌ１の値は次のように数１４で近似的に表わせる。

一方、図２の回路で合成容量Ｃおよび負荷ＲＬの並列回路に、インダクタンス素子Ｌ３を追加したときの合成アドミタンスＹ１は、次の数１５のようになる。

ここで、合成アドミタンスＹ１が前記アドミタンスＹの複素共役になる条件は、次の数１６のようになる。

したがって、インダクタンス素子Ｌ３の値は、次の数１７で求まる。

より具体的には、次の数１８にて表わすことができ、このときの右辺の式は、数１４で求めたインダクタンスＬ１の近似式の半分（１／２）となる。

さらに、インダクタンス素子Ｌ３，合成容量Ｃｏおよび負荷ＲＬの並列回路と直列にキャパシタンス素子Ｃ１を接続したときの合成インピーダンスＺ１’は次の数１９で表わせる。

したがって、この合成インピーダンスＺ１’の虚数部がゼロになる条件は、次の数２０となる。

より具体的には、次の数２１のようになる。

特に、合成容量Ｃｏおよび負荷ＲＬの値が大きい場合、上記数２１のキャパシタンス素子Ｃ１の値は次の数２２のように近似的に表わせる。

このように、図２のインピーダンス変換回路13は、圧電トランス１内部の合成容量Ｃｏによって、電流源14から圧電トランス１を見た入力インピーダンスが容量性になることを、インダクタンス素子Ｌ３を並列に接続することで誘導性に変換し、さらにこの並列回路にキャパシタンス素子Ｃ１を直列接続することで、図３と等価の回路を実現している。このため、図２および図３におけるインピーダンス変換の値は全く同じになり、インダクタンス素子Ｌ１，Ｌ３間やキャパシタンス素子Ｃｏ間の各電圧値は等しくなる。負荷ＲＬの両端間の出力電圧が共振によりａ倍に上昇したとすると、その出力電力はａ^２倍に増加する。逆にインピーダンスＺはその逆数で小さくなる。つまり、インピーダンスＺ（合成インピーダンスＺ’も同じ）の実数部は次の数２３で表わせる。

従来の図３に示すインピーダンス変換回路13では、インダクタンス素子Ｌ１だけで出力電力の設定を行なっているので、負荷抵抗ＲＬおよび圧電トランス１の合成容量Ｃｏが小さくなると、合成インピーダンスＺ’の実数部が大きくなって取り出せる出力電力が小さくなる。

これを解決する方法は、圧電トランス１のピエゾ素子本体を積層化して、合成容量Ｃｏを大きくすればよいが、構造的に限界がある。出力電力を大きく取り出す最も簡単な方法は、図４に示すように、圧電トランス１の入力端子３，４両端間に外付けのキャパシタンス素子Ｃ２を接続すればよい。こうすると、合成インピーダンスＺ’の実数部の値が小さくなって、出力電圧が増加する。

また、数１１における虚数部も、キャパシタンス素子Ｃ２を接続すると容量性を支配する１／（１＋Ｘ２）の値が小さくなってゼロに近付き、合成インピーダンスＺ’全体は容量性から誘導性に移行する。したがって、ピエゾ素子の共振周波数ｆｏよりも高い周波数の誘導性領域で、第１および第２のスイッチング素子Ｑ１，Ｑ２のオン・オフ周波数させる共振型スイッチング電源装置において、図４に示すインピーダンス変換回路13を採用することにより、キャパシタンス素子Ｃ２の値を適宜選定して、電流源14から見たインピーダンスを誘導性にすることができ、都合がよい。

前述のように、図３の回路では、圧電トランス１の合成容量Ｃｏや負荷ＲＬが小さくなると、その分だけインダクタンス素子Ｌ１の値が大きくなるが、上記数１４からも明らかなように、本実施例の図２のインピーダンス変換回路13におけるインダクタンス素子Ｌ３は、従来のインダクタンス素子Ｌ１に比べて、その値を約半分に減少することができ、インダクタンス素子の作成が容易になる。この場合は、図４におけるキャパシタンス素子Ｃ２とは逆に、インダクタンス素子Ｌ３のインダクタンス値を小さくする程、合成容量Ｃｏや負荷ＲＬが小さくても、出力電力を増加させることが可能になる。

さらに、図２のインピーダンス変換回路13では、キャパシタンス素子Ｃ１を除いて電流源14から圧電トランス１を見た入力インピーダンスがそもそも誘導性となっているため、ピエゾ素子の共振周波数ｆｏよりも高い周波数の誘導性領域で、第１および第２のスイッチング素子Ｑ１，Ｑ２のオン・オフ周波数させる共振型スイッチング電源装置においては、キャパシタンス素子Ｃ１の値を変化させるだけでよく、調整が非常に容易である。また、インダクタンス素子Ｌ３の選択の仕方によっては、図５に示すようにキャパシタンス素子Ｃ１を不要にした状態でも、電流源14から圧電トランス１を見た入力インピーダンスを適当な値の誘導性に維持することができる。すなわち図５において、電流源14から圧電トランス１を見た入力インピーダンスが誘導性になるためのインダクタンスＬ３の値は、次の数２４で与えられる。

したがって、インダクタンス素子Ｌ３のインダクタンス値を数２０のように小さく選定すれば、図２におけるキャパシタンス素子Ｃ１を不要にしても、共振型スイッチング電源装置を正常に動作させることができるし、逆にこの条件を満たさなければ、図２において電流源14から圧電トランス１側を見た入力インピーダンスは、キャパシタンス素子Ｃ１をいかなる値に設定しても、誘導性にならないことを意味する。図５では、キャパシタンス素子Ｃ１がなく、しかもインダクタンス素子Ｌ１よりも小さい値のインダクタンス素子Ｌ３を選定できるので、回路構成が簡素化される。

また、図４の回路においては、電流源14から圧電トランス１側を見た合成インピーダンスＺ’が誘導性になる条件は、前記数１１から次の数２５で与えられる。

上記条件を満たすようにキャパシタンス素子Ｃ２を選定すれば、出力電力を増加させつつ、共振型スイッチング電源装置を正常に動作させることが可能になる。

以上のように本実施例では、出力側に負荷ＲＬを接続し、入力側にドライブ回路12を接続した共振要素を内在する電力変換素子すなわち圧電トランス１を組み込んだ共振型スイッチング電源装置において、ドライブ回路12から圧電トランス１側を見たときのインピーダンスに誘導性を付与するインピーダンス変換回路13を設けている。

従来はインピーダンス変換回路として、出力電力を最大限取り出すために、ドライブ回路から圧電トランスを見たときの入力インピーダンスを純抵抗化することに専ら主眼が置かれていた。しかし、それでは共振型スイッチング電源装置にこうした圧電トランスとインピーダンス変換回路を組み込んだ場合に、安定したゼロボルトスイッチングが行なわれない欠点があった。

そこで出願人は、前記入力インピーダンスをあえて純抵抗化せず、幾分誘導性にするインピーダンス変換回路13があれば、こうした欠点を解決できることを見出した。すなわち、本実施例におけるインピーダンス変換回路13があれば、ドライブ回路12から圧電トランス１側を見たときのインピーダンスが誘導性になって、ピエゾ素子の共振周波数ｆｏよりも高い周波数の誘導性領域で、第１および第２のスイッチング素子Ｑ１，Ｑ２をオン・オフさせることが可能になり、安定した動作が実現する。

上記好ましいインピーダンス変換回路13を具体化する回路例は、いくつか存在する。例えば図２に示すように、圧電トランス１に内在する内部容量すなわち合成容量Ｃｏと負荷ＲＬと共に並列回路をなすインダクタンス素子Ｌ３と、この並列回路と直列に接続するキャパシタンス素子Ｃ１とにより構成してもよい。この場合、インダクタンス素子Ｌ３は次の数２６を満たす値に選定する。

このようにすると、本来圧電トランス１の合成容量Ｃｏによって、圧電トランス１と負荷ＲＬの合成インピーダンスが容量性になるところを、インダクタンス素子Ｌ３を付加することによって誘導性に変換させているので、インピーダンスの調整に際しては、従来のようなインダクタンス素子Ｌ１ではなくキャパシタンス素子Ｃ１の値を変化させるだけでよく、調整が非常に容易になる。また、インダクタンス素子Ｌ３の値を小さくする程、合成容量Ｃｏと負荷ＲＬとインダクタンス素子Ｌ３とからなる並列回路のインピーダンスは誘導性が顕著となるので、従来の合成容量Ｃｏと負荷ＲＬの並列回路に直列接続したインダクタンス素子Ｌ１と比べて、その値を小さくすることができる。よって、回路の簡素化を実現できる。

また、上記図２の構成では、インダクタンス素子Ｌ３の値を小さくすることによって、図５に示すようにキャパシタンス素子Ｃ１を不要にすることもできる。このようにすれば、キャパシタンス素子Ｃ１が存在しない分だけ、回路構成がさらに簡素化する。

インピーダンス変換回路13の別の変形例として、図４に示す回路構成を選択してもよい。このインピーダンス変換回路13は、圧電トランス１に内在する内部容量すなわち合成容量Ｃｏと負荷ＲＬと共に並列回路をなすキャパシタンス素子Ｃ２と、この並列回路と直列に接続するインダクタンス素子Ｌ１とにより構成してもよい。この場合、インダクタンス素子Ｃ２は次の数２７を満たす値に選定する。

このようにすると、キャパシタンス素子Ｃ２によってドライブ回路12から圧電トランス１側を見たときのインピーダンスが誘導性になり、共振型スイッチング電源装置にとって好ましいものとなる。またこの場合は、合成容量Ｃｏや負荷ＲＬの値が小さくなっても、キャパシタンス素子Ｃ２を付加することにより、出力電力を増加できる利点もある。

本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲において種々の変形実施が可能である。実施例では圧電トランスを例に挙げたが、それ以外の共振要素を内在する電力変換素子ならば、同様の作用，効果を発揮する。また、インピーダンス変換回路13を圧電トランス１の入力側ではなく、出力側に接続してもよい。

１圧電トランス（共振要素を内在する電力変換素子）
12 ドライブ回路
13 インピーダンス変換回路

Claims

出力側に負荷を接続し、入力側にドライブ回路を接続した共振要素を内在する電力変換素子を組み込んだ共振型スイッチング電源装置において、前記ドライブ回路から前記電力変換素子側を見たときのインピーダンスに誘導性を付与するインピーダンス変換回路を備え、前記インピーダンス変換回路は、前記電力変換素子に内在する内部容量と前記負荷と共に並列回路をなすキャパシタンス素子と、この並列回路と直列に接続するインダクタンス素子とにより構成され、前記内部容量をＣｏ、前記インダクタンス素子のインダクタンス値をＬ1、前記負荷の抵抗値をＲＬ、前記ドライブ回路からの駆動電圧の周波数ｆとしたときに、前記キャパシタンス素子が次の数式の条件を満たす静電容量Ｃ２に選定されたことを特徴とする共振型スイッチング電源装置。