JP4341059B2 - 共振型スイッチング電源装置 - Google Patents
共振型スイッチング電源装置 Download PDFInfo
- Publication number
- JP4341059B2 JP4341059B2 JP2000354966A JP2000354966A JP4341059B2 JP 4341059 B2 JP4341059 B2 JP 4341059B2 JP 2000354966 A JP2000354966 A JP 2000354966A JP 2000354966 A JP2000354966 A JP 2000354966A JP 4341059 B2 JP4341059 B2 JP 4341059B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- impedance
- inductance
- capacitance
- piezoelectric transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Description
【発明の属する技術分野】
本発明は、例えば圧電素子や磁歪素子などの共振要素を内在する電力変換素子を利用した電源装置に関する。
【0002】
【発明が解決しようとする課題】
この種のスイッチング電源装置においては、インバータを構成する電力変換素子として一次側と二次側とを絶縁するトランスが用いられているが、従来のフェライト磁心と巻線とによる電磁トランスでは、スイッチング周波数の高周波化に伴なって、表皮効果や近接効果による銅損の増加が著しく、また薄型化による漏れ磁束の増加の問題もあって、スイッチング電源装置の高周波化,薄型化の障害となっていた。これに代わるものとして、最近では機械振動によるエネルギー伝送によって電気的絶縁を図ることのできるピエゾ素子を用いた圧電トランスが提案されている。圧電トランスは、チタン酸バリウムやチタン酸ジルコン酸鉛(PZT)などからなる強誘電体の厚み方向および長さ方向に分極処理を施し、誘電体の長さ方向の一側に形成した振動部に交番電圧を与えると、電歪効果および圧電効果によって、誘電体の長さ方向の他側に形成した発電部から高電圧が出力される電力変換素子である。
【0003】
図6は、ピエゾ素子を有する圧電トランス1の簡易等価回路を示したものである。同図において、破線で囲まれた圧電トランス1は、変換子の部分を構成するトランス部Tと、その共振要素であるインダクタンスLmおよびキャパシタンスCsからなる直列回路2との他に、入力側構成としての制動容量Cd1と、出力側構成としての制動容量Cd2を備えている。そして、圧電トランス1の入力端子3,4間には、交流電源11とインダクタンス素子6の直列回路が接続されると共に、圧電トランス1の出力端子5,6間には負荷RLが接続される。
【0004】
上記図6の構成において、圧電トランス1の入力側にインダクタンス素子L1を接続した理由は、圧電トランス1の出力端子5,6から大きな出力電力を取り出すためにある。すなわち、圧電トランス1を単独で駆動すると、交流電源11から圧電トランス1に供給する駆動電圧の周波数を、前記直列回路2の共振周波数に一致させたとしても、圧電トランス1に内在する制動容量Cd1,Cd2の影響で、負荷RLに取り出せる電力が小さくなる。これに対して、交流電源11の一端から圧電トランス1の一方の入力端子3との間にインダクタンス素子L1を接続すると、圧電トランス1を入力側から見た入力インピーダンスの容量性を打ち消して純抵抗化し、負荷RLへの出力電力を増大させる効果がある。このインダクタンス素子L1と圧電トランス1に存在する静電容量との共振回路による効果は、例えば特開平9-74744号公報などにも開示されている。
【0005】
一方、上記スイッチング電源装置の高周波化,薄型化に伴なう問題として、スイッチング素子のオン・オフ時における損失の増大がある。こうしたスイッチング損失を低減する抜本的な解決策として、スイッチング素子がターンオンまたはターンオフする間に、このスイッチング素子を流れる電流または両端間に加わる電圧を減少させる共振型スイッチング電源装置が知られている。
【0006】
図7は、アクティブ・クランプの共振型スイッチング電源装置の一例を示すものである。同図において、直流入力電圧Viを供給する直流電源21の両端間には、いずれもMOS型FETからなる第1および第2のスイッチング素子Q1,Q2とコンデンサCrとの直列回路が接続される。第1および第2のスイッチング素子Q1,Q2は、本来のFET部分である制御スイッチS1,S2と、これに逆並列接続されたボディダイオードD1,D2とを含む。勿論、ボディダイオードD1,D2は内蔵させずに外付けにすることもできる。第2のスイッチング素子Q2とコンデンサCrとの直列回路の両端間には、主トランスT1の一次巻線N1と部分共振用インダクタンスLrの直列回路が接続される。なお、部分共振用インダクタンスLrは、主トランスT1の漏れインダクタンスを利用してもよい。また、図中破線で示すLpは主トランスT1の一次巻線N1と等価的に並列接続される励磁インダクタンスLpである。さらに、第1および第2のスイッチング素子Q1,Q2の両端間には、コンデンサC11,C12が接続される。これらのコンデンサC11,C12は、前記部分共振用インダクタンスLrとともに、第1および第2のスイッチング素子Q1,Q2のターンオフ時のスイッチング損失を低減させるための部分共振回路を形成する。
【0007】
主トランスT1の二次巻線N2には、二次巻線N2の一端(ドット側端子)に整流ダイオードD11のアノードを接続し、この二次巻線の他端(非ドット側端子)に転流ダイオードD12のアノードを接続して、整流ダイオードD11および転流ダイオードD12のカソードどうしを接続し、さらに転流ダイオードD12の両端間にチョークコイルL11とコンデンサC13の直列回路を接続した整流平滑回路が設けられる。そして、コンデンサC13の両端間に発生する直流出力電圧Voを負荷RLに供給するように構成している。
【0008】
22は、前記直流出力電圧Voを監視しつつ、第1および第2のスイッチング素子Q1,Q2をPWM(パルス幅)制御する制御回路である。その際、第1および第2のスイッチング素子Q1,Q2は共にオフになるデットタイムを有しながら、交互にオン・オフされる。
【0009】
そして、第1のスイッチング素子Q1がオンのときには、直流電源21→第1のスイッチング素子Q1→一次巻線N1→共振用インダクタンスLr→直流電源21からなる閉回路が形成される。第1のスイッチング素子Q1がオンする際にダイオードD1はすでに導通しており、第1のスイッチング素子Q1の両端間電圧はゼロであるので、第1のスイッチング素子Q1におけるターンオン時のスイッチング損失が小さくなる。その後、第1のスイッチング素子Q1がオフすると、所定のデッドタイムの後で第2のスイッチング素子Q2がオンになるが、このデッドタイムの期間に部分共振用インダクタンスLrとコンデンサC11が共振し、コンデンサC11の電圧すなわち第1のスイッチング素子Q1の両端間電圧が緩やかな正弦波状に立ち上がる。これにより、第1のスイッチング素子Q1におけるターンオフ時のスイッチング損失も小さくなる。
【0010】
第1のスイッチング素子Q1の両端間電圧は入力電圧Viとフライバック電圧との和に達するが、コンデンサCrによりクランプされる。コンデンサC12が放電すると、ダイオードD2が導通するようになり、この時点で第2のスイッチング素子Q2をオンすると、第2のスイッチング素子Q2の両端間電圧はゼロになっているので、第1のスイッチング素子Q2におけるターンオン時のスイッチング損失が小さくなる。その後、第2のスイッチング素子Q2がオフすると、所定のデッドタイムの後で第1のスイッチング素子Q1がオンになるが、このデッドタイムの期間に部分共振用インダクタンスLrとコンデンサC12が共振し、コンデンサC12の電圧すなわち第2のスイッチング素子Q2の両端間電圧が緩やかな正弦波状に立ち上がる。これにより、第2のスイッチング素子Q2におけるターンオフ時のスイッチング損失も小さくなる。
【0011】
上述の動作の繰り返しによって、主トランスT1の一次巻線N1には正逆双方向の電流が交互に流れる。これによって、出力整流平滑回路を経由して負荷RLに直流出力電圧Voが供給される。
【0012】
ところで、圧電トランス1をスイッチング電源装置などに組み込む場合には、スイッチング損失を低下させるために、上述のようなゼロボルトスイッチングなどの手法が用いられる。上記図7の回路において、トランスT1として圧電トランスを用いた場合は、圧電トランスを構成するピエゾ素子の共振周波数foよりも高いオン・オフ繰返し周波数で、第1および第2のスイッチング素子Q1,Q2を交互にオン・オフさせる周波数を制御する必要がある。図8は第1および第2のスイッチング素子Q1,Q2のオン・オフ周波数fと、主トランスT1の二次側の電力Pとの関係を示した特性曲線であるが、この特性曲線から明らかなように、共振周波数foとオン・オフ周波数fが一致したときに最大電力Pが取り出せ、共振周波数foの両側においてオン・オフ周波数fに依存して電力Pの供給量が変化する。
【0013】
そして、電力Pがピークとなる共振周波数foよりも高い周波数の誘導性領域では、オン・オフ周波数fが高くなる程、電力Pの供給量が減るので、出力電圧Voの定電圧制御が可能であるが、電力Pがピークとなる共振周波数foよりも低い周波数の容量性領域では、オン・オフ周波数fが高くなる程、電力Pの供給量が増えることになり、出力電圧Voの定電圧制御を行なえない。したがって実際には、共振周波数foよりも高い周波数である誘導性領域のfaからfbまでが、第1および第2のスイッチング素子Q1,Q2のオン・オフ周波数fの正常制御範囲となる。しかし、前記図6に示すインダクタンス素子L1では、交流電源11から圧電トランス1を見た入力インピーダンスが純抵抗化されてしまうので、共振型スイッチング電源装置としての安定した動作が行なわれなくなるという問題がある。
【0014】
そこで本発明は上記問題点に鑑み、共振要素を内在する電力変換素子を組み込んだものにおいて、安定した動作が実現できる共振型スイッチング電源装置を提供することをその目的とする
【0015】
【課題を解決するための手段】
請求項1の発明の共振型スイッチング電源装置は、前記目的を達成するために、出力側に負荷を接続し、入力側にドライブ回路を接続した共振要素を内在する電力変換素子を組み込んだ共振型スイッチング電源装置において、前記ドライブ回路から前記電力変換素子側を見たときのインピーダンスに誘導性を付与するインピーダンス変換回路を設けている。
【0016】
上記構成におけるインピーダンス変換回路があれば、ドライブ回路から電力変換素子側を見たときのインピーダンスが誘導性になって、電力変換素子の共振周波数よりも高い周波数の誘導性領域で、スイッチング素子をオン・オフさせることが可能になり、安定した動作が実現する。
【0017】
前記インピーダンス変換回路が、前記電力変換素子に内在する内部容量と前記負荷と共に並列回路をなすインダクタンス素子と、この並列回路と直列に接続するキャパシタンス素子とにより構成され、前記内部容量をCo、前記ドライブ回路からの駆動電圧の周波数fとしたときに、前記インダクタンス素子が次の数式の条件を満たすインダクタンス値L3に選定される。
【0018】
【数2】
【0019】
このようにすると、本来電力変換素子の内部容量によって、電力変換素子と負荷の合成インピーダンスが容量性になるところを、インダクタンス素子を付加することによって誘導性に変換させているので、インピーダンスの調整に際しては、キャパシタンス素子の値を変化させるだけでよく、調整が非常に容易になる。また、インダクタンス素子の値を小さくする程、内部容量と負荷とインダクタンス素子とからなる並列回路のインピーダンスは誘導性が顕著となるので、内部容量と負荷の並列回路に直列接続したインダクタンス素子と比べて、その値を小さくすることができる。よって、回路の簡素化を実現できる。
【0020】
本願発明の共振型スイッチング電源装置は、前記キャパシタンス素子が不要になるように前記インダクタンス素子のインダクタンス値を選定したものである。
【0021】
このようにすると、キャパシタンス素子が存在しない分だけ、回路構成がさらに簡素化する。
【0022】
【発明の実施形態】
以下、添付図面に基づき、本発明における共振型スイッチング電源装置の一実施例を説明する。なお、従来例と同一部分には同一符号を付し、その共通する箇所の詳細な説明は重複するため省略する。
【0023】
図1は、本発明におけるスイッチング電源装置の主要部分の構成を表わしたブロック図である。同図において、1は共振型スイッチング電源装置の電力変換素子としての圧電トランス、RLは圧電トランスの出力端子5,6に接続する負荷で、これは従来例で説明した通りである。また、ドライブ回路12は、圧電トランス1ひいては負荷RLを駆動させるもので、具体的には図7に示す主トランスT1の一次側の構成がこれに相当する。すなわち、ドライブ回路12から圧電トランス1に供給する駆動電圧の周波数は、前記スイッチング素子Q1,Q2のオン・オフ周波数fに一致する。そして、ドライブ回路12と圧電トランス1との間には、ドライブ回路12から圧電トランス1側を見たときの入力インピーダンスに若干の誘導性を付与するインピーダンス変換回路13が設けられる。
【0024】
図2は、より詳細な回路構成を示したものである。ここでは、前記ドライブ回路12を等価的に交流電流源14としてあらわしている。また、圧電トランス1に供給する駆動電圧の周波数fは、前記図6に示す直列回路2の共振周波数に一致しており、圧電トランス1の内部構成は共振要素であるインダクタンスLmおよびキャパシタンスCsのインピーダンス分がゼロになる。この場合の制動容量Cd1,Cd2の合成静電容量(=Cd1+Cd2/n2:nはトランス部Tの二次巻線に対する一次巻線の比)を、Coとしてあらわしている。つまり、圧電トランス1の等価回路は負荷RLと合成容量Coの総和となる。
【0025】
インピーダンス変換回路13は、圧電トランス1の入力端子3,4に電気的に直列に接続したキャパシタンス素子C1と、圧電トランス1の入力端子3,4に電気的に並列に接続したインダクタンス素子L3とからなり、キャパシタンス素子C1の静電容量を調整することにより、電流源14から圧電トランス1を見た入力インピーダンスに若干の誘導性を与えるようにしている。
【0026】
ここで、図2の回路の理解を助けるために、従来のインダクタンス素子L1だけでインピーダンス変換回路を構成した場合の等価回路を、図3に比較として示す。
【0027】
一つの例として、図2および図3において、各素子の特性はL1:=395×10−6H,L3:=210×10−6H,C1:=3.8×10−9F,Co:=3.56×10−9F,RL=1332Ωのものを用いた。また、電流源14の周波数はf=130×103Hzであった。
【0028】
先ず、圧電トランス1(合成容量Co)および負荷RLの並列回路に着目する。この並列回路のアドミタンスYは1/RL+j・Xとなるが、負荷RLの値で正規化すると、1+j・X・RLとなる。すなわち、アドミタンスYは次の数3で表せる。
【0029】
【数3】
【0030】
このアドミタンスYをインピーダンスに変換するには、その逆数をとればよい。すなわち、次の数4で表せる。
【0031】
【数4】
【0032】
図3においては、上記インピーダンスZの虚数部(‐0.242・j)を打ち消すようにインダクタンス素子L1を追加することで、インピーダンス変換回路13の入力側から見たインピーダンスはゼロすなわち純抵抗となり、インピーダンスの変換割合はその実数部となる。すなわち、インピーダンスZは0.062に減少する。このときのインダクタンス素子L1の値は、次の数5で表せる。
【0033】
【数5】
【0034】
次に、図2の場合を考える。ここでは、合成容量Cおよび負荷RLの並列回路に、さらにインダクタンス素子L3を追加することになり、その合成アドミタンスY1は前記アドミタンスYと複素共役となるようにすることができる。つまり、次の数6のようになる。
【0035】
【数6】
【0036】
これは、インダクタンス素子L3を次の数7の値にすることで可能になる。
【0037】
【数7】
【0038】
上記数7における合成アドミタンスY1をインピーダンスZ1に変換すると、その値は次の数8のようになり、数4で求めたインピーダンスZと複素共役となる。
【0039】
【数8】
【0040】
したがって、図2の回路でインピーダンス変換回路13の入力側から見たインピーダンスを純抵抗にするには、インピーダンスZ1の虚数部をゼロにするキャパシタンス素子C1を、インダクタンス素子L1,合成容量Coおよび負荷RLの並列回路と直列に接続すればよい。このときのキャパシタンス素子C1の値は、次の数9で表せる。
【0041】
【数9】
【0042】
上記インダクタンス素子L1,L3およびキャパシタンス素子C1は、通常の回路方程式より求めることもできる。図3のインダクタンス素子L1を求めると、合成容量Coと負荷RLの並列回路によるアドミタンスYは、負荷RLの値で正規化すると次の数10のようになる。
【0043】
【数10】
【0044】
このアドミタンスYをインピーダンスに変換すると、次の数11のようになる。
【0045】
【数11】
【0046】
この並列回路に、図3のインダクタンス素子L1を接続した状態の合成インピーダンスZ’は、次の数12で表わせる。
【0047】
【数12】
【0048】
ここで、インピーダンスZの虚数部をX1:=X/(1+X2)とすると、合成インピーダンスZ’が純抵抗になるインダクタンス素子L1の値は、次の数13で求められる。
【0049】
【数13】
【0050】
X1をより具体的に示すならば、上記数13は次の数14のようになる。
【0051】
【数14】
【0052】
特に、合成容量Coおよび負荷RLの値が大きい場合、上記数14のインダクタンス素子L1の値は次のように数15で近似的に表わせる。
【0053】
【数15】
【0054】
一方、図2の回路で合成容量Cおよび負荷RLの並列回路に、インダクタンス素子L3を追加したときの合成アドミタンスY1は、次の数16のようになる。
【0055】
【数16】
【0056】
ここで、合成アドミタンスY1が前記アドミタンスYの複素共役になる条件は、次の数17のようになる。
【0057】
【数17】
【0058】
したがって、インダクタンス素子L3の値は、次の数18で求まる。
【0059】
【数18】
【0060】
より具体的には、次の数19にて表わすことができ、このときの右辺の式は、数15で求めたインダクタンスL1の近似式の半分(1/2)となる。
【0061】
【数19】
【0062】
さらに、インダクタンス素子L3,合成容量Coおよび負荷RLの並列回路と直列にキャパシタンス素子C1を接続したときの合成インピーダンスZ1’は次の数20で表わせる。
【0063】
【数20】
【0064】
したがって、この合成インピーダンスZ1’の虚数部がゼロになる条件は、次の数21となる。
【0065】
【数21】
【0066】
より具体的には、次の数22のようになる。
【0067】
【数22】
【0068】
特に、合成容量Coおよび負荷RLの値が大きい場合、上記数22のキャパシタンス素子C1の値は次の数23のように近似的に表わせる。
【0069】
【数23】
【0070】
このように、図2のインピーダンス変換回路13は、圧電トランス1内部の合成容量Coによって、電流源14から圧電トランス1を見た入力インピーダンスが容量性になることを、インダクタンス素子L3を並列に接続することで誘導性に変換し、さらにこの並列回路にキャパシタンス素子C1を直列接続することで、図3と等価の回路を実現している。このため、図2および図3におけるインピーダンス変換の値は全く同じになり、インダクタンス素子L1,L3間やキャパシタンス素子Co間の各電圧値は等しくなる。負荷RLの両端間の出力電圧が共振によりa倍に上昇したとすると、その出力電力はa2 倍に増加する。逆にインピーダンスZはその逆数で小さくなる。つまり、インピーダンスZ(合成インピーダンスZ’も同じ)の実数部は次の数24で表わせる。
【0071】
【数24】
【0072】
従来の図3に示すインピーダンス変換回路13では、インダクタンス素子L1だけで出力電力の設定を行なっているので、負荷抵抗RLおよび圧電トランス1の合成容量Coが小さくなると、合成インピーダンスZ’の実数部が大きくなって取り出せる出力電力が小さくなる。
【0073】
これを解決する方法は、圧電トランス1のピエゾ素子本体を積層化して、合成容量Coを大きくすればよいが、構造的に限界がある。出力電力を大きく取り出す最も簡単な方法は、図4に示すように、圧電トランス1の入力端子3,4両端間に外付けのキャパシタンス素子C2を接続すればよい。こうすると、合成インピーダンスZ’の実数部の値が小さくなって、出力電圧が増加する。
【0074】
また、数12における虚数部も、キャパシタンス素子C2を接続すると容量性を支配する1/(1+X2)の値が小さくなってゼロに近付き、合成インピーダンスZ’全体は容量性から誘導性に移行する。したがって、ピエゾ素子の共振周波数foよりも高い周波数の誘導性領域で、第1および第2のスイッチング素子Q1,Q2のオン・オフ周波数させる共振型スイッチング電源装置において、図4に示すインピーダンス変換回路13を採用することにより、キャパシタンス素子C2の値を適宜選定して、電流源14から見たインピーダンスを誘導性にすることができ、都合がよい。
【0075】
前述のように、図3の回路では、圧電トランス1の合成容量Coや負荷RLが小さくなると、その分だけインダクタンス素子L1の値が大きくなるが、上記数15からも明らかなように、本実施例の図2のインピーダンス変換回路13におけるインダクタンス素子L3は、従来のインダクタンス素子L1に比べて、その値を約半分に減少することができ、インダクタンス素子の作成が容易になる。この場合は、図4におけるキャパシタンス素子C2とは逆に、インダクタンス素子L3のインダクタンス値を小さくする程、合成容量Coや負荷RLが小さくても、出力電力を増加させることが可能になる。
【0076】
さらに、図2のインピーダンス変換回路13では、キャパシタンス素子C1を除いて電流源14から圧電トランス1を見た入力インピーダンスがそもそも誘導性となっているため、ピエゾ素子の共振周波数foよりも高い周波数の誘導性領域で、第1および第2のスイッチング素子Q1,Q2のオン・オフ周波数させる共振型スイッチング電源装置においては、キャパシタンス素子C1の値を変化させるだけでよく、調整が非常に容易である。また、インダクタンス素子L3の選択の仕方によっては、図5に示すようにキャパシタンス素子C1を不要にした状態でも、電流源14から圧電トランス1を見た入力インピーダンスを適当な値の誘導性に維持することができる。すなわち図5において、電流源14から圧電トランス1を見た入力インピーダンスが誘導性になるためのインダクタンスL3の値は、次の数25で与えられる。
【0077】
【数25】
【0078】
したがって、インダクタンス素子L3のインダクタンス値を数21のように小さく選定すれば、図2におけるキャパシタンス素子C1を不要にしても、共振型スイッチング電源装置を正常に動作させることができるし、逆にこの条件を満たさなければ、図2において電流源14から圧電トランス1側を見た入力インピーダンスは、キャパシタンス素子C1をいかなる値に設定しても、誘導性にならないことを意味する。図5では、キャパシタンス素子C1がなく、しかもインダクタンス素子L1よりも小さい値のインダクタンス素子L3を選定できるので、回路構成が簡素化される。
【0079】
また、図4の回路においては、電流源14から圧電トランス1側を見た合成インピーダンスZ’が誘導性になる条件は、前記数12から次の数26で与えられる。
【0080】
【数26】
【0081】
上記条件を満たすようにキャパシタンス素子C2を選定すれば、出力電力を増加させつつ、共振型スイッチング電源装置を正常に動作させることが可能になる。
【0082】
以上のように本実施例では、出力側に負荷RLを接続し、入力側にドライブ回路12を接続した共振要素を内在する電力変換素子すなわち圧電トランス1を組み込んだ共振型スイッチング電源装置において、ドライブ回路12から圧電トランス1側を見たときのインピーダンスに誘導性を付与するインピーダンス変換回路13を設けている。
【0083】
従来はインピーダンス変換回路として、出力電力を最大限取り出すために、ドライブ回路から圧電トランスを見たときの入力インピーダンスを純抵抗化することに専ら主眼が置かれていた。しかし、それでは共振型スイッチング電源装置にこうした圧電トランスとインピーダンス変換回路を組み込んだ場合に、安定したゼロボルトスイッチングが行なわれない欠点があった。
【0084】
そこで出願人は、前記入力インピーダンスをあえて純抵抗化せず、幾分誘導性にするインピーダンス変換回路13があれば、こうした欠点を解決できることを見出した。すなわち、本実施例におけるインピーダンス変換回路13があれば、ドライブ回路12から圧電トランス1側を見たときのインピーダンスが誘導性になって、ピエゾ素子の共振周波数foよりも高い周波数の誘導性領域で、第1および第2のスイッチング素子Q1,Q2をオン・オフさせることが可能になり、安定した動作が実現する。
【0085】
上記好ましいインピーダンス変換回路13を具体化する回路例は、いくつか存在する。例えば図2に示すように、圧電トランス1に内在する内部容量すなわち合成容量Coと負荷RLと共に並列回路をなすインダクタンス素子L3と、この並列回路と直列に接続するキャパシタンス素子C1とにより構成してもよい。この場合、インダクタンス素子L3は次の数27を満たす値に選定する。
【0086】
【数27】
【0087】
このようにすると、本来圧電トランス1の合成容量Coによって、圧電トランス1と負荷RLの合成インピーダンスが容量性になるところを、インダクタンス素子L3を付加することによって誘導性に変換させているので、インピーダンスの調整に際しては、従来のようなインダクタンス素子L1ではなくキャパシタンス素子C1の値を変化させるだけでよく、調整が非常に容易になる。また、インダクタンス素子L3の値を小さくする程、合成容量Coと負荷RLとインダクタンス素子L3とからなる並列回路のインピーダンスは誘導性が顕著となるので、従来の合成容量Coと負荷RLの並列回路に直列接続したインダクタンス素子L1と比べて、その値を小さくすることができる。よって、回路の簡素化を実現できる。
【0088】
また、上記図2の構成では、インダクタンス素子L3の値を小さくすることによって、図5に示すようにキャパシタンス素子C1を不要にすることもできる。このようにすれば、キャパシタンス素子C1が存在しない分だけ、回路構成がさらに簡素化する。
【0089】
インピーダンス変換回路13の別の変形例として、図4に示す回路構成を選択してもよい。このインピーダンス変換回路13は、圧電トランス1に内在する内部容量すなわち合成容量Coと負荷RLと共に並列回路をなすキャパシタンス素子C2と、この並列回路と直列に接続するインダクタンス素子L1とにより構成してもよい。この場合、インダクタンス素子C2は次の数28を満たす値に選定する。
【0090】
【数28】
【0091】
このようにすると、キャパシタンス素子C2によってドライブ回路12から圧電トランス1側を見たときのインピーダンスが誘導性になり、共振型スイッチング電源装置にとって好ましいものとなる。またこの場合は、合成容量Coや負荷RLの値が小さくなっても、キャパシタンス素子C2を付加することにより、出力電力を増加できる利点もある。
【0092】
本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲において種々の変形実施が可能である。実施例では圧電トランスを例に挙げたが、それ以外の共振要素を内在する電力変換素子ならば、同様の作用,効果を発揮する。また、インピーダンス変換回路13を圧電トランス1の入力側ではなく、出力側に接続してもよい。
【0093】
【発明の効果】
本発明の請求項1の共振型スイッチング電源装置によれば、共振要素を内在する電力変換素子を組み込んだものにおいて、安定した動作が実現できる。
【0094】
また、インピーダンスの調整に際して、キャパシタンス素子の値を変化させるだけでよく、調整が非常に容易になる。また、インダクタンス素子の値を小さくする程、内部容量と負荷とインダクタンス素子とからなる並列回路のインピーダンスは誘導性が顕著となり、回路の簡素化を実現できる。
【0095】
さらに、キャパシタンス素子を省略し、回路構成をさらに簡素化することができる。
【図面の簡単な説明】
【図1】本発明の一実施例を示す共振型スイッチング電源装置の概略構成をあらわしたブロック図である。
【図2】本実施例の別の変形例を示す共振時における要部の回路図である。
【図3】従来の共振時における要部の回路図である。
【図4】本実施例のさらに別の変形例を示す共振時における要部の回路図である。
【図5】本実施例の共振時における要部の回路図である。
【図6】従来例を示す圧電トランスおよびその周辺の回路図である。
【図7】従来例を示す共振型スイッチング電源装置の回路図である。
【図8】スイッチング素子のオン・オフ繰り返し周波数と出力電力の関係を示した特性曲線のグラフである。
【符号の説明】
1 圧電トランス(共振要素を内在する電力変換素子)
12 ドライブ回路
13 インピーダンス変換回路
Claims (1)
- 出力側に負荷を接続し、入力側にドライブ回路を接続した共振要素を内在する電力変換素子を組み込んだ共振型スイッチング電源装置において、前記ドライブ回路から前記電力変換素子側を見たときのインピーダンスに誘導性を付与するインピーダンス変換回路を設け、前記インピーダンス変換回路は、前記電力変換素子に内在する内部容量と前記負荷と共に並列回路をなすインダクタンス素子と、この並列回路と直列に接続するキャパシタンス素子とにより構成され、前記内部容量をCo、前記ドライブ回路からの駆動電圧の周波数fとしたときに、前記インダクタンス素子が次の数式の条件を満たすインダクタンス値L3に選定され、前記キャパシタンス素子が不要になるように前記インダクタンス素子のインダクタンス値を選定したことを特徴とする共振型スイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000354966A JP4341059B2 (ja) | 2000-11-21 | 2000-11-21 | 共振型スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000354966A JP4341059B2 (ja) | 2000-11-21 | 2000-11-21 | 共振型スイッチング電源装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009004076A Division JP4622004B2 (ja) | 2009-01-09 | 2009-01-09 | 共振型スイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002165444A JP2002165444A (ja) | 2002-06-07 |
JP4341059B2 true JP4341059B2 (ja) | 2009-10-07 |
Family
ID=18827466
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000354966A Expired - Fee Related JP4341059B2 (ja) | 2000-11-21 | 2000-11-21 | 共振型スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4341059B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112007002621T5 (de) * | 2006-11-07 | 2009-09-17 | Tamura Corp. | Treiberschaltung für einen piezoelektrischen Transformator |
JP5979827B2 (ja) * | 2011-07-27 | 2016-08-31 | 株式会社日立製作所 | インバータ式x線高電圧装置 |
-
2000
- 2000-11-21 JP JP2000354966A patent/JP4341059B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002165444A (ja) | 2002-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8441812B2 (en) | Series resonant converter having a circuit configuration that prevents leading current | |
US5179512A (en) | Gate drive for synchronous rectifiers in resonant converters | |
KR100241210B1 (ko) | 압전변압기 및 그것을 사용한 전력변환장치 | |
US6587358B1 (en) | Switching power supply circuit | |
JP6485198B2 (ja) | 共振インバータおよび共振型電源装置 | |
WO2007095346B1 (en) | Two terminals quasi resonant tank circuit | |
JP3419797B2 (ja) | スイッチング電源装置 | |
TW507414B (en) | Switching power circuit with secondary side parallel and series resonance | |
JP3317950B2 (ja) | アクティブクランプフォアワードコンバータ | |
US7154763B2 (en) | Push-pull switching power converter | |
KR20070038921A (ko) | 스위칭 전원 회로 | |
US10020749B2 (en) | Power conversion unit | |
KR100732612B1 (ko) | 하이브리드 자동차용 고효율 강압형 직류-직류 컨버터 | |
CN108933515A (zh) | 反激式转换器控制器、反激式转换器及其操作方法 | |
JP4341059B2 (ja) | 共振型スイッチング電源装置 | |
JP4352444B2 (ja) | 共振コンバータ | |
JP4622004B2 (ja) | 共振型スイッチング電源装置 | |
JP2513381B2 (ja) | 電源回路 | |
CN1183652C (zh) | 开关电源装置 | |
JP2018535544A (ja) | 圧電トランス | |
KR101326287B1 (ko) | 결합 인덕터를 이용한 전압 클램프 3- 레벨 컨버터 | |
JP2001197737A (ja) | 高圧電源回路 | |
JPH0974741A (ja) | コンバータ | |
JP4258939B2 (ja) | 非接触電力伝達装置 | |
CN113489334B (zh) | 基于二次侧有源回路的高压直流变换器及其控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060323 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081117 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090615 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090628 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4341059 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130717 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |