JP4607657B2

JP4607657B2 - 画像処理装置、画像読み取り装置、画像形成装置、コンピュータプログラム、記録媒体及びアナログ信号処理回路

Info

Publication number: JP4607657B2
Application number: JP2005136254A
Authority: JP
Inventors: 政元中澤
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2005-05-09
Filing date: 2005-05-09
Publication date: 2011-01-05
Anticipated expiration: 2025-05-09
Also published as: JP2006314039A

Description

本発明は、スキャナ、電子写真複写機等に関し、特に原稿画像信号をデジタル信号に変換し画像処理を施す画像読み取り装置のデバイス保護（入力過大電圧保護）技術に関する。

原稿画像を読み取るスキャナでは、まず走査光学系により露光走査を行い、得られた反射光を光電変換素子（以下、「ＣＣＤ」と称す）によってアナログ電気信号に変換し、種々のアナログ処理を行い、デジタルデータへと変換（Ａ／Ｄ変換）した後、画像データが生成される。ここで、種々のアナログ処理からＡ／Ｄ変換までは、通常、アナログ・フロント・エンド（ＡｎａｌｏｇＦｒｏｎｔ−Ｅｎｄ：以下、「ＡＦＥ」と称す）と呼ばれる素子によって一連的に実施される。

ＡＦＥとしては、例えば特許文献１及び２に開示された発明が公知である。特許文献１には、直線状に配列したイメージセンサチップ毎にクランプレベルが変動することによって発生する画像上の濃淡を低減することを目的として、光電変換手段からの信号を増幅する増幅器の出力をクランプするクランプ回路に、容量とスイッチに加え、スイッチＳＷ４に直列に接続される抵抗を備えたイメージセンサチップが開示されている。

また、引用文献２には、ＣＣＤラインセンサを用いて原稿画像を読み取る手段を有する信号処理装置に関し、ＣＣＤラインセンサの出力信号の前処理を高速に、正確に自動化できるＬＳＩを提供し、装置間の調整ばらつきを最小限に抑えて、機器の製造面、設計面におけるコスト高を招かない信号処理装置を提供することを目的として、ＣＣＤラインセンサの有効画像部からの出力信号をクランプするクランプ手段、前記クランプ手段の出力信号をサンプルホールドする手段、前記サンプルホールド手段の出力信号の利得を制御する可変ゲインアンプ手段、前記可変ゲインアンプ手段の出力信号を暗補正する手段、前記暗補正手段の出力信号をデジタル変換する手段、前記デジタル変換手段の出力信号を歪補正する手段、前記デジタル変換手段の出力信号をピーク値検出する手段、及び前記ピーク値に基づいて前記可変ゲインアンプのゲイン調整制御を行う手段を１チップに集積した集積回路素子が開示されている。

なお、これらの他に、関連する技術として例えば特許文献３に開示された発明も知られている。
特開２００２−１０１２６４号公報特開平７−２０３１５４号公報実開平４−９１４７２号公報

一般に、ＣＣＤ出力とＡＦＥ信号入力はＡＣ結合（コンデンサ直列）されているため、ＡＦＥにはＣＣＤ出力の変化分（ＡＣ分）しか伝わらない。これは逆に言えば、ＣＣＤ出力の変化分すなわち出力変動は、ＡＦＥに必ず伝わってしまうということである。例えば、ＣＣＤが一時的にＡＦＥの定格を超える過大電圧を発生した場合などには、それがそのままＡＦＥに伝わり、デバイスの特性劣化や、最悪、デバイス破壊を引き起こす可能性がある。このため、ＡＦＥへの入力過大電圧の問題は従来から重要な課題となっている。

過大電圧は、主にシステムの電源ＯＮ／ＯＦＦ時に発生する。また、その対策としては、
（１）過大電圧の発生自体を抑える。
（２）過大電圧をＡＦＥに伝えないようにする。
（３）ＡＦＥ入力部で過大電圧を吸収する。
といった観点から検討する必要がある。

システム電源ＯＮ／ＯＦＦ時に発生する過大電圧は、ＡＣ結合を介してＡＦＥに伝わる。ＡＦＥでは通常、入力された画像信号のオフセットレベルを任意の電位に固定するクランプ回路部を備えており、これは過大電圧が入力されても入力電位を任意値に固定する効果があるため、過大電圧対策として有効な手段になりうる。しかし一般に、ＡＣ結合コンデンサ容量がμＦオーダーと大きく、クランプ動作での時定数がｍｓオーダーと大きくなるため、過大電圧が急峻な場合はその変化に追従できない可能性がある。これに対してＡＣ結合コンデンサ容量を小さくすると、デバイスのリーク電流の影響で画像品質を低下させてしまうため、クランプ回路部は変更せずにいかにして入力過大電圧そのものを抑制できるかが重要となる。

一方、過大電圧はＣＣＤに依存した要因の他に、主にＣＣＤの電源電圧変動によって起こる。そのため、ＣＣＤ電源の時間変化（立ち上がり・立ち下がり特性）を緩やかにすることにより、過大電圧の振幅低減及び急峻度の抑制が可能となり、過大電圧に対する有効な対策となりうる。さらにこれをクランプと併用することで、上記クランプにおける効果を最大限に発揮することができるため、ＡＦＥ入力での電圧変化を大幅に抑制でき、過大電圧に対して非常に有効な対策とすることができる。

そこで、本発明の目的は、クランプ動作による過大電圧の抑制効果を長期間維持できるようにすることにある。

前記目的を達成するため、第１の手段は、走査光学系により露光走査した原稿のアナログ画像データを光電変換する光電変換素子と、前記光電変換素子からの出力を後段にＡＣ結合するＡＣ結合コンデンサと、前記ＡＣ結合コンデンサを介して得られた前記光電変換素子からのアナログ画像データにアナログ的な処理を施すアナログ信号処理回路部と、前記光電変換素子の電源をＯＮ／ＯＦＦする手段と、前記アナログ信号処理回路部の入力部で前記ＡＣ結合コンデンサの充放電によって前記アナログ画像データの入力オフセットレベルを任意の電位に固定するクランプ手段と、を備えた画像処理装置において、前記光電変換素子の電源をＯＮ／ＯＦＦする際には、前記クランプ手段の前記任意の電位に固定する期間がＯＮ／ＯＦＦしないときの期間よりも長く設定され、前記クランプ手段の前記光電変換素子の電源ＯＮ時における前記固定する期間が主走査１ライン中の全期間に設定されていることを特徴とする。
第２の手段は、第１の手段において、前記光電変換素子の電源電圧の時間変化を緩やかにする電源変化緩和手段をさらに備えていることを特徴とする。
第３の手段は、第２の手段において、前記電源変化緩和手段が電気抵抗及びコンデンサを含むローパスフィルタからなることを特徴とする。
第４の手段は、第２又は第３の手段において、前記電源変化緩和手段が電圧変換素子の前段に設けられていることを特徴とする。
第５の手段は、第２ないし第４のいずれかの手段において、前記電源変化緩和手段への入力切換手段が前記電源変動緩和手段の前段に設けられていることを特徴とする。
第６の手段は、第５の手段において、前記入力切換手段がトランジスタを含むことを特徴とする。
第７の手段は、第６の手段において、前記トランジスタがｐｎｐバイポーラトランジスタであることを特徴とする。
第８の手段は、第１ないし第７のいずれかの手段に係る画像処理装置を画像読み取り装置が備えていることを特徴とする。
第９の手段は、第８の手段に係る画像読み取り装置を画像形成装置が備えていることを特徴とする。
第１０の手段は、走査光学系により露光走査した原稿のアナログ画像データを光電変換する光電変換素子と、前記光電変換素子からの出力を後段にＡＣ結合するＡＣ結合コンデンサと、前記ＡＣ結合コンデンサを介して得られた前記光電変換素子からのアナログ画像データにアナログ的な処理を施すアナログ信号処理回路部と、前記光電変換素子の電源をＯＮ／ＯＦＦする手段と、を有する画像処理装置の過大電圧抑制方法において、システム電源がＯＮされた後、あるいは省エネルギ復帰指示後、前記アナログ信号処理回路部のリセットを解除する工程と、リセットを解除した後１ライン中の全期間クランプを設定する工程と、前記全期間クランプを設定した後、予め設定された第１の時間待機する工程と、前記第１の時間経過後、前記光電変換素子の電源をＯＮにする工程と、前記光電変換素子の電源をＯＮにし、予め設定された第２の時間経過後、前記通常クランプを設定する工程と、を備えていることを特徴とする。
第１１の手段は、走査光学系により露光走査した原稿のアナログ画像データを光電変換する光電変換素子と、前記光電変換素子からの出力を後段にＡＣ結合するＡＣ結合コンデンサと、前記ＡＣ結合コンデンサを介して得られた前記光電変換素子からのアナログ画像データにアナログ的な処理を施すアナログ信号処理回路部と、前記光電変換素子の電源をＯＮ／ＯＦＦする手段と、を有する画像処理装置の過大電圧抑制方法において、省エネルギ移行指示後、１ライン中の全期間クランプを設定する工程と、前記全期間クランプを設定した後、予め設定された第１の時間待機する工程と、前記第１の時間経過後、前記光電変換素子の電源をＯＦＦにする工程と、前記光電変換素子の電源をＯＦＦにし、予め設定された第２の時間経過後、前記アナログ信号処理回路部をリセットする工程と、を備えていることを特徴とする。
第１２の手段は、走査光学系により露光走査した原稿のアナログ画像データを光電変換する光電変換素子と、前記光電変換素子からの出力を後段にＡＣ結合するＡＣ結合コンデンサと、前記ＡＣ結合コンデンサを介して得られた前記光電変換素子からのアナログ画像データにアナログ的な処理を施すアナログ信号処理回路部と、前記光電変換素子の電源をＯＮ／ＯＦＦする手段と、を有する画像処理装置の過大電圧抑制方法において、ハード初期値として１ライン中の全期間クランプが設定されている場合に、システム電源がＯＮされた後、あるいは省エネルギ復帰指示後、前記アナログ信号処理回路部のリセットを解除する工程と、前記リセットが解除された後、前記光電変換素子の電源をＯＮにする工程と、前記光電変換素子の電源をＯＮ後、予め設定された第２の時間待機する工程と、前記予め設定された第２の時間経過後、前記通常クランプを設定する工程と、を備えていることを特徴とする。
第１３の手段は、第１０又は第１１の手段において、前記第１の時間は前記アナログ信号処理回路部にクランプ設定を行うために十分な時間であることを特徴とする。
第１４の手段は、第１０ないし第１２のいずれかの手段において、前記第２の時間は過大電圧の影響が十分に小さくなるまでの時間であることを特徴とする。
第１５の手段は、第１０ないし第１４のいずれかの手段において、第１０ないし第１４のいずれかの手段における各工程をコンピュータによって実行するための手順を備えたコンピュータプログラムを特徴とする。
第１６の手段は、第１５の手段に係るコンピュータプログラムがコンピュータによって読み取られ実行可能に記録された記録媒体を特徴とする。
第１７の手段は、走査光学系により露光走査した原稿のアナログ画像データを光電変換する光電変換素子からのアナログ画像データをＡＣ結合コンデンサを介して取得してアナログ的な処理を施すアナログ信号処理回路であって、前記アナログ信号処理回路の入力部で前記ＡＣ結合コンデンサの充放電によって前記アナログ画像データの入力オフセットレベルを任意の電位に固定するクランプ手段と、前記光電変換素子の電源をＯＮ／ＯＦＦする手段と、を備え、前記光電変換素子をＯＮする際には、前記クランプ手段の前記任意の電位に固定する期間がＯＮする際以外の期間よりも長く設定され、前記クランプ手段の前記光電変換素子の電源ＯＮする際における前記固定する期間が主走査１ライン中の全期間に設定されていることを特徴とする。
第１８の手段は、第１７の手段において、前記固定する期間を示すレジスタのデフォルト値として、主走査１ライン中の全期間を示す値が設定されていることを特徴とする。

なお、後述の実施形態において、光電変換素子はＣＣＤ９に、ＡＣ結合コンデンサは符号１５に、アナログ信号処理回路部は符号１７に、クランプ手段はクランプ回路部２０に、電源緩和手段はＲＣローパスフィルタ（ＬＰＦ）２１に、電圧変換素子は三端子レギュレータ（ＲＥＧ）２２に、入力切換手段はスイッチ２３又はトランジスタ２４にそれぞれ対応する。

本発明によれば、クランプ動作による過大電圧の抑制効果を長期間維持できる。

以下、本発明の実施形態について図面を参照して説明する。

図１は本発明の実施形態に係る画像読み取り装置の概略構成を示す図である。デジタル複写機でのスキャナ装置のような、原稿画像をＣＣＤで読み取り、画像信号をデジタル信号に変換して処理する画像読み取り装置は、図１に示すようにスキャナ本体１１の上部に設けられ、原稿１２を載置するコンタクトガラス１、原稿露光用のハロゲンランプ２及び第１反射ミラー３を搭載した第１キャリッジ６、第２反射ミラー４及び第３反射ミラー５を搭載した第２キャリッジ７、入射した光を光電変換するＣＣＤリニアイメージセンサ９（以下、ＣＣＤと略称する）、このＣＣＤ９に第３ミラー５から入射した読み取り光を結像するためのレンズユニット８、並びにスキャナ本体１１の上部に設けられ、読み取り光学系等による各種の歪みを補正するための白基準板１３から構成される。ＣＣＤ９はセンサボードユニット１０に搭載され、センサボードユニット１０上でＣＣＤ９で光電変換した信号に対して所定の処理が施される。第１キャリッジ６、第２キャリッジ７、レンズユニット８、及びＣＣＤ９を搭載したセンサボードユニット１０はスキャナ本体１１内に設置される。原稿走査時は第１キャリッジ３及び第２キャリッジ７はステッピングモータ（不図示）によって図示しないレールに沿って２対１の速度比で副走査方向Ａに移動する。

図２はＣＣＤとＡＦＥの構成を示すブロック図である。ＣＣＤ９には電源１４が接続され、ＣＣＤ出力はＡＣ結合部１５を経てＡＦＥ１６に入力される。ＡＦＥ１６はアナログ信号処理回路部１７とＡ／Ｄ変換部１８とからなり、アナログ信号回路部１７はサンプルホールド部（ＳＨ）１９及びクランプ回路部２０を備えている。この構成では、ＣＣＤ９で光電変換されたアナログ画像データはＡＦＥ１６に入力される。ＡＦＥ１６内部では、アナログ画像データに対してサンプルホールド（ＳＨ）処理、黒レベル補正などの各種画像処理が施されたのち、Ａ／Ｄ変換（回路）部１８へ出力され、Ａ／Ｄ変換部１８でアナログ画像データを１０ビットのデジタル画像データに変換し、変換されたデジタル画像データは次段のデジタル処理部又はデータ転送部に出力される。

図３はＡＣ結合部１５とクランプ回路部２０の詳細を示す図である。本実施形態では、前述のようにＣＣＤ９とＡＦＥ１６の間にコンデンサ１５を直列に接続（ＡＣ結合）し、この充放電を利用することによってＡＦＥ１６入力への過大電圧の影響を低減する構成としている。このように構成すると、信号のＡＣ分（変化分）によってズレたＤＣレベル（ＣＣＤ入力オフセット）を補うように充放電が行われ、ある時間経過後には任意の電位に追従するいわゆるクランプ動作が行われる。すなわち、ＡＦＥ１６に過大電圧（ＡＣ成分）が入力した場合、コンデンサ１５の充放電によって任意電位へ追従する（電圧過大の状態からクランプ電位に引き戻される）効果により、その影響を低減することができる。

通常のクランプ動作は、図４のクランプ状態の説明図に示すようにＣＣＤ９の有効画素領域Ｒ１ではなく、暗時出力部や空転送部Ｒ２などに対して行われる、つまり主走査１ライン中の任意の期間だけ行われる。これを一般にラインクランプと称す。本実施形態では、これを有効画素領域を含めた１ライン全域Ｒ３において実施する。これをここではベタクランプと称す。なお、クランプを１ライン全域Ｒ３で実施すると述べたが、厳密にはライン同期信号（タイミング信号生成ＡＳＩＣの基準信号）が出力している期間はクランプ動作ができないため１ライン全域とはならない。これにより、クランプ動作の時間を実効的に大きくすることができ、過大電圧の影響をさらに低減することができる。

また、クランプ動作は通常、外部からＡＦＥ１６のレジスタを設定することにより切換が可能となる。この設定をＡＦＥ１６のハード的デフォルトとしてベタクランプすることによりシステム電源投入時などにおいて特別な設定や処理を必要とすることなく容易にベタクランプが実現できる。

しかしながら、ＡＣ結合コンデンサ１５の制約などから、上記クランプ動作のみでは過大電圧に対して十分なマージンを確保できない可能性がある。これは一般にクランプ回路部２０の時定数がｍｓ程度と大きく（ＡＣコンデンサ１５の容量が大きい）、早い電圧変化に追従しきれないことによる。ここで、ＡＣ結合コンデンサ１５の容量を小さくすると、ＡＦＥ１６の入力リーク電流による影響が増大し画像品質の低下を招くため、クランプ回路部２０の変更では実現性に乏しい。これに対しては過大電圧そのものを抑えることがまず必要であり、ＣＣＤ電源１４の変化を緩やかにすることで対応できる。これは過大電圧がＣＣＤ電源変化の急峻度に大きく依存しているためである。そこで、本実施形態では、図５のブロック図に示すようにクランプ動作で過大電圧の影響を低減するとともに、過大電圧の発生自体を抑えるためにＲＣローパスフィルタ（ＬＰＦ）２１でＣＣＤ電源１４の立ち上がり及び立ち下がり時間を遅くするように構成した。これにより、ＣＣＤ９の過大出力の振幅及び急峻度を小さくすることができ、過電圧に対して十分なマージンを確保できる。

しかしながら、通常ＣＣＤ９の電源電圧は三端子レギュレータなどの電圧変換素子（ＲＥＧ）２２によって生成される場合が多く、電圧変換素子２２の後段にＬＰＦ２１を配置しても波形をなまらせる効果が狙いよりも小さくなる可能性がある。これは、レギュレータ２２などの電圧変換素子は比較的大きな出力電流を流せるため、コンデンサの充電がすぐに終わってしまい、波形を十分になまらせることができない場合があるからである。これに対して本実施形態では、レギュレータ（電圧変換素子）２２を用いて電源を生成する場合、図６に示すようにレギュレータ（ＲＥＧ）２２の前段にＬＰＦ２１を配置してレギュレータ（ＲＥＧ）２２の入力電圧の立ち上がり及び立ち下がり時間を遅くするように構成した。これにより、ＣＣＤ電源１４としてレギュレータ（ＲＥＧ）２２を用いた場合でも十分に過大電圧出力の発生を抑えることができる。このようにＬＦＰ２１によりＣＣＤ９の電源電圧の時間的変化を緩やかにすると、過大電圧の時間変化をクランプ動作が追従しやすいようになる。この結果、クランプ動作による過大電圧の抑制がより効果的に行える。

一方、システムの省エネモードなどでは、システムとしての電源はＯＦＦしないが、ＣＣＤ電源１４をＯＮ／ＯＦＦする場合があり、この際にも過大電圧の発生が懸念される。このため、本実施形態では図７に示すように電源ライン（ＬＰＦの前段）にスイッチ２３を設けた。これにより、例えば省エネモードなどでＣＣＤ電源のみをＯＮ／ＯＦＦする場合でも過大電圧に対応できるようになる。

ここで、図８に示すようにトランジスタ２４をスイッチ２３として用いれば、ＬＦＰ２１の前段にスイッチを設けることが容易に実現できる。トランジスタ２４として残留電圧が比較的小さいｐｎｐトランジスタを用いれば、電源電圧の損失も抑えることが可能となる。

他方、システム電源ＯＮ時及び省エネモード移行・復帰時（ＣＣＤ電源のみをＯＮ／ＯＦＦ）において、過大電圧の低減を適切に行うためには、クランプ動作とＣＣＤ電源ＯＮ／ＯＦＦ動作でのウェイト時間などを最適化してそれらをシーケンシャルに行う必要がある。図９は本実施形態におけるシステム電源ＯＮ時又は省エネルギモード復帰時の処理手順を示すフローチャート、図１０はそのときのＡＦＥリセット信号、ＣＣＤ電源及びクランプ設定間の出力タイミングを示すタイミングチャートである。

図９において、電源オフあるいは省エネルギモードの状態から、システムの電源がＯＮされ、あるいは省エネルギモードから通常モードへ復帰指示がある（図１０−Ａ）と、過大電圧対応シーケンスが開始される（ステップＳ１０１）。このシーケンスではＡＦＥリセットを解除し（ステップＳ１０２、図１０−Ｂ）、ＡＦＥクランプをベタクランプに設定する（ステップＳ１０３、図１０−Ｃ）。次いで、ＡＦＥにクランプ設定を行うために十分な時間の経過を待ち（ウェイト１−ステップＳ１０４、図１０−Ｄ）、ＣＣＤ電源１４をＯＮ（ステップＳ１０５、図１０−Ｅ）にした後、過大電圧の影響が十分に小さくなるまでの時間の経過を待つ（ウェイト２−ステップＳ１０６、図１０−Ｆ）。そして、ＡＦＥクランプを通常ラインクランプに設定し（ステップＳ１０７、図１０−Ｇ）、過大電圧対応シーケンスの終了処理を実行し（ステップＳ１０８）、通常の電源ＯＮ時の状態、又は省エネルギモード復帰時の処理へ移行する（図１０−Ｈ）。

なお、図９におけるウェイト１，２の時間は、ユーザ側で設定可能である。また、図１０において、「通常」は設定期間内のラインクランプ（通常時）を、「通常＊」はハードデフォールト期間でのラインクランプを、「ベタ」はベタクランプ（１ライン中全期間のクランプ）をそれぞれ示す。

図１１は省エネルギモード移行時の処理手順を示すフローチャート、図１２はそのときのＡＦＥリセット信号、ＣＣＤ電源及びクランプ設定間の出力タイミングを示すフローチャートである。

図１１において、システム待機状態から省エネルギモードへの移行指示があると（図１２−Ｉ）、過大電圧対応シーケンスが開始され（ステップＳ２０１）、ＡＦＥクランプをベタクランプに設定する（ステップＳ２０２、図１２−Ｊ）。次いで、ＡＦＥにクランプ設定を行うために十分な時間の経過を待ち（ウェイト１−ステップＳ２０３、図１１−Ｋ）、ＣＣＤ電源１４をＯＦＦ（ステップＳ２０４、図１１−Ｌ）にした後、過大電圧の影響が十分に小さくなるまでの時間の経過を待つ（ウェイト２−ステップＳ２０５、図１１−Ｍ）。そして、ウェイト２の時間が経過した時点でＡＦＥをリセットし（ステップＳ２０７、図１２−Ｎ）、過大電圧対応シーケンスを終了し（ステップＳ２０７）、省エネルギモードに移行する（図１１−Ｏ）。なお、図１２に示すようにＡＦＥリセット中は、通常クランプ動作は行わない。

また、ＡＦＥのクランプ設定をハードデフォルト（ハード初期値）としてベタクランプとすると、システム電源ＯＮ時及び省エネモード復帰時のシーケンスをさらに最適化することができる。図１３はＡＦＥのクランプ設定をハードデフォルト（ハード初期値）としてベタクランプとする処理手順を示すフローチャート、図１４はそのときのＡＦＥリセット信号、ＣＣＤ電源及びクランプ設定間の出力タイミングを示すフローチャートである。

図１３において、電源オフあるいは省エネルギモードの状態から、システムの電源がＯＮされ、あるいは省エネルギモードから通常モードへ復帰指示がある（図１４−Ｐ）と、過大電圧対応シーケンスが開始される（ステップＳ３０１）。このシーケンスではＡＦＥリセットを解除する（ステップＳ３０２、図１４−Ｑ）と、ハード初期値としてベタクランプが設定されているので、ＡＦＥクランプが解除されると、直ちにベタクランプとなる（ステップＳ３０３、図１０−Ｑ’）。次いで、ＣＣＤ電源１４をＯＮ（ステップＳ３０３、図１４−Ｒ）にした後、過大電圧の影響が十分に小さくなるまでの時間の経過を待つ（ウェイト２−ステップＳ３０４、図１４−Ｓ）。そして、ＡＦＥクランプを通常ラインクランプに設定し（ステップＳ３０５、図１４−Ｔ）、過大電圧対応シーケンスの終了処理を実行し（ステップＳ３０６）、通常の電源ＯＮ時の状態、又は省エネルギモード復帰時の処理へ以降する（図１４−Ｕ）。

図１５は本発明が適用される画像形成装置の一例を示すシステム全体の概略構成図である。同図において、画像形成装置は本体１００と、画像形成装置本体１００の上部の設置された画像読み取り装置２００と、さらにその上に装着された自動原稿給送装置（以下、「ＡＤＦ」と称す）３００と、画像形成装置本体１００の図１において右側に配置された大容量給紙装置４００と、画像形成装置本体１００の図１において左側に配置された用紙後処理装置５００とから基本的に構成されている。

画像形成装置本体１００は画像書き込み部１１０と、作像部１２０と、定着部１３０と、両面搬送部１４０と、給紙部１５０と、垂直搬送部１６０と、手差し部１７０とからなる。

画像書き込み部１１０は画像読み取り装置２００で読み取った原稿の画像情報に基づいて発光源であるＬＤを変調し、ポリゴンミラー、ｆθレンズなどの走査光学系により感光体ドラム１２１にレーザ書き込みを行うものである。作像部１２０は感光体ドラム１２１と、この感光体ドラム１２１の外周に沿って設けられた現像ユニット１２２、転写ユニット１２３、クリーニングユニット１２４及び除電ユニットなどの公知の電子写真方式の作像要素とからなる。

定着部１２０は前記転写ユニット１２３で転写された画像を転写紙に定着する。両面搬送部１４０は定着部１２０の転写紙搬送方向下流側に設けられ、転写紙の搬送方向を用紙後処理装置５００側、あるいは両面搬送部１４０側に切り換える第１の切換爪１４１と、第１の切換爪１４１によって導かれた反転搬送路１４２と、反転搬送路１４２で反転した転写紙を再度転写ユニット１２３側に搬送する画像形成側搬送路１４３と、反転した転写紙を用紙後処理装置５００側に搬送する後処理側搬送路１４４とを含み、画像形成側搬送路１４３と後処理側搬送路１４４との分岐部には第２の切換爪１４５が配されている。

給紙部１５０は４段の給紙段からなり、それぞれピックアップローラ、給紙ローラによって選択された給紙段に収納された転写紙が引き出され、垂直搬送部１６０に導かれる。垂直搬送部１６０では、各給紙段から送り込まれた転写紙を転写ユニット１２３の用紙搬送方向上流側直前のレジストローラ１６１まで搬送し、レジストローラ１６１では、感光体ドラム１２１上の顕像の画像先端とタイミングを取って転写紙を転写ユニット１２３に送り込む。手差し部１７０は開閉自在な手差しトレイ１７１を備え、必要に応じて手差しトレイ１７１を開いて転写紙を手差しにより供給する。この場合もレジストローラ１６１で転写紙の搬送タイミングが取られ、搬送される。

大容量給紙装置４００は同一サイズの転写紙を大量にスタックして供給するもので、転写紙が消費されるにしたがって底板４０２が上昇し、常にピックアップローラ４０１から用紙のピックアップが可能に構成されている。ピックアップローラ４０１から給紙される転写紙は、垂直搬送部１６０からレジストローラ１６１のニップまで搬送される。

用紙後処理装置５００はパンチ、整合、ステイプル、仕分けなどの所定の処理を行うもので、この実施形態では、前記機能のためにパンチ５０１、ステイプルトレイ（整合）５０２、ステイプラ５０３、シフトトレイ５０４を備えている。すなわち、画像形成装置本体１００から用紙後処理装置５００に搬入された転写紙は、孔明けを行う場合にはパンチ５０１で１枚ずつ孔明けが行われ、その後、特に処理するものがなければ、プルーフトレイ５０５へ、ソート、スタック、仕分けを行う場合にはシフトトレイ５０４にそれぞれ排紙される。仕分けは、この実施形態は、シフトトレイ５０４が用紙搬送方向に直交する方向に所定量往復動することにより行われる。このほかに、用紙搬送路で用紙を用紙搬送方向と直交する方向に移動させて仕分けを行うこともできる。

整合する場合には、孔明けが行われた、あるいは孔明けが行われていない転写紙が下搬送路５０６に導かれ、ステイプルトレイ５０４において後端フェンスで用紙搬送方向を直交する方向が整合され、ジョガーフェンスで用紙搬送方向と平行な方向の整合が行われる。ここで、綴じが行われる場合には、整合された用紙束の所定位置、例えば角部、中央２個所など所定の位置がステイプラ５０３によって綴じられ、放出ベルトによってシフトトレイ５０４に排紙される。また、この実施形態では、下搬送路５０６にはプレスタック搬送路５０７が設けられ、搬送時に複数枚の用紙をスタックし、後処理中の画像形成装置本体１００側の画像形成動作の中断を避けることができるようになっている。

画像読み取り装置２００は、ＡＤＦ３００によってコンタクトガラス２１０上に導かれ、停止した原稿を光学的にスキャンし、第１ないし第３のミラーを経て結像レンズで結像された読み取り画像をＣＣＤやＣＭＯＳなどの光電変換素子によって読み取る。読み取られた画像データは、図示しない画像処理回路で所定の画像処理が実行され、記憶装置に一旦記憶される。そして、画像形成時に画像書き込み部１１０によって記憶装置から読み出され、画像データに応じて変調し、光書き込みが行われる。

ＡＤＦ３００は両面読み取り機能を有するもので、画像読み取り装置２００のコンタクトガラス２１０設置面に開閉自在に取り付けられている。

以上のように本実施形態によれば、以下のような効果を奏する。
１）ＡＦＥへの入力過大電圧の影響を吸収し、あるいは低減するので、ＡＦＥの特性劣化又はデバイス破壊を防止することができる。

２）システム電源投入時においても、容易にＡＦＥへの入力過大電圧の影響を吸収し、あるいは低減するので、ＡＦＥの特性劣化又はデバイス破壊を防止することができる。

３）ＡＦＥへの入力過大電圧の影響を低減し、ＣＣＤからの過大出力を抑制することができる。

４）ＣＣＤからの過大出力を抑制することが可能なので、ＡＦＥの特性劣化又はデバイス破壊を効果的に防止することができる。

５）ＣＣＤからの過大出力を容易に抑制するとともに、過大電圧の影響にシステム毎の差（個体差）がある場合でも対応することができる。

６）省エネモードなどでシステム電源はＯＦＦせずにＣＣＤ電源をＯＮ／ＯＦＦする場合などにも、ＣＣＤからの過大出力を効果的に抑制できる。

７）省エネモードなどでシステム電源はＯＦＦせずにＣＣＤ電源をＯＮ／ＯＦＦする場合などにも、ＣＣＤからの過大出力を効果的に抑制し、またそれを容易な構成で実現することができる。

８）省エネモードなどでシステム電源はＯＦＦせずにＣＣＤ電源をＯＮ／ＯＦＦする場合などにも、ＣＣＤからの過大出力を効果的に抑制し、またそれを容易かつ低損失な構成で実現することができる。

９）ＣＣＤ電源ＯＮ／ＯＦＦ時において、クランプ動作〜電源ＯＮ／ＯＦＦ動作を効果的かつ適切に行うことができる。

１０）ＣＣＤ電源ＯＮ／ＯＦＦ時において、クランプ動作〜電源ＯＮ／ＯＦＦ動作を効果的かつ適切に実行し、しかもシーケンスをより簡略化できる。

１１）デバイスの特性劣化や破壊を防止し、安定した読取画像品質をもつ画像読み取り装置を提供することができる。

１２）デバイスの特性劣化や破壊を防止し、安定した印刷画像品質をもつ画像形成装置を提供することができる。

本発明の実施形態に係る画像読み取り装置の概略構成を示す図である。図１におけるＣＣＤとＡＦＥの構成を示すブロック図である。図２におけるＡＣ結合部とクランプ回路部の詳細を示す図である。クランプ回路でクランプされるクランプの状態を示す図である。図２におけるＣＣＤ電源の具体例を示すＣＣＤとＡＦＥの構成を示すブロック図である。図５のＣＣＤ電源の他の実施形態を示すＣＣＤとＡＦＥの構成を示すブロック図である。図５のＣＣＤ電源のさらに他の実施形態を示すＣＣＤとＡＦＥの構成を示すブロック図である。図５のＣＣＤ電源のさらに他の実施形態を示すＣＣＤとＡＦＥの構成を示すブロック図である。本実施形態におけるシステム電源ＯＮ時／省エネルギモード復帰時のＣＣＤとＡＦＥの制御手順を示すフローチャートである。図９の制御手順の制御タイミングを示すフローチャートである。本実施形態における省エネルギモード移行時のＣＣＤとＡＦＥの制御手順を示すフローチャートである。図１０の制御手順の制御タイミングを示すフローチャートである。他の実施形態におけるシステム電源ＯＮ時／省エネルギモード復帰時のＣＣＤとＡＦＥの制御手順を示すフローチャートである。図１３の制御手順の制御タイミングを示すフローチャートである。本実施形態に係る画像読み取り装置を搭載した画像形成装置のシステム構成を示す図である。

符号の説明

９ＣＣＤ
１４ＣＣＤ電源
１５ＡＣ結合部
１６ＡＦＥ
１７アナログ信号処理回路部
１８Ａ／Ｄ変換部
１９サンプルホールド回路
２０クランプ回路部
２１ローパスフィルタ
２２レギュレータ
２３スイッチ
２４トランジスタ

Claims

走査光学系により露光走査した原稿のアナログ画像データを光電変換する光電変換素子と、
前記光電変換素子からの出力を後段にＡＣ結合するＡＣ結合コンデンサと、
前記ＡＣ結合コンデンサを介して得られた前記光電変換素子からのアナログ画像データにアナログ的な処理を施すアナログ信号処理回路部と、
前記光電変換素子の電源をＯＮ／ＯＦＦする手段と、
前記アナログ信号処理回路部の入力部で前記ＡＣ結合コンデンサの充放電によって前記アナログ画像データの入力オフセットレベルを任意の電位に固定するクランプ手段と、
を備えた画像処理装置において、
前記光電変換素子の電源をＯＮ／ＯＦＦする際には、前記クランプ手段の前記任意の電位に固定する期間がＯＮ／ＯＦＦしないときの期間よりも長く設定され、
前記クランプ手段の前記光電変換素子の電源ＯＮ時における前記固定する期間が主走査１ライン中の全期間に設定されていることを特徴とする画像処理装置。
前記光電変換素子の電源電圧の時間変化を緩やかにする電源変化緩和手段をさらに備えていることを特徴とする請求項１記載の画像処理装置。
前記電源変化緩和手段が電気抵抗及びコンデンサを含むローパスフィルタからなることを特徴とする請求項２記載の画像処理装置。
前記電源変化緩和手段が電圧変換素子の前段に設けられていることを特徴とする請求項２又は３に記載の画像処理装置。
前記電源変化緩和手段への入力切換手段が前記電源変動緩和手段の前段に設けられていることを特徴とする請求項２ないし４のいずれか１項に記載の画像処理装置。
前記入力切換手段がトランジスタを含むことを特徴とする請求項５記載の画像処理装置。
前記トランジスタがｐｎｐバイポーラトランジスタであることを特徴とする請求項６記載の画像処理装置。
請求項１ないし７のいずれか１項に記載の画像処理装置を備えていることを特徴とする画像読み取り装置。
請求項８記載の画像読み取り装置を備えていることを特徴とする画像形成装置。
走査光学系により露光走査した原稿のアナログ画像データを光電変換する光電変換素子と、
前記光電変換素子からの出力を後段にＡＣ結合するＡＣ結合コンデンサと、
前記ＡＣ結合コンデンサを介して得られた前記光電変換素子からのアナログ画像データにアナログ的な処理を施すアナログ信号処理回路部と、
前記光電変換素子の電源をＯＮ／ＯＦＦする手段と、
を有する画像処理装置の過大電圧抑制方法において、
システム電源がＯＮされた後、あるいは省エネルギ復帰指示後、前記アナログ信号処理回路部のリセットを解除する工程と、
リセットを解除した後１ライン中の全期間クランプを設定する工程と、
前記全期間クランプを設定した後、予め設定された第１の時間待機する工程と、
前記第１の時間経過後、前記光電変換素子の電源をＯＮにする工程と、
前記光電変換素子の電源をＯＮにし、予め設定された第２の時間経過後、前記通常クランプを設定する工程と、
を備えていることを特徴とする画像処理装置の過大電圧抑制方法。
走査光学系により露光走査した原稿のアナログ画像データを光電変換する光電変換素子と、
前記光電変換素子からの出力を後段にＡＣ結合するＡＣ結合コンデンサと、
前記ＡＣ結合コンデンサを介して得られた前記光電変換素子からのアナログ画像データにアナログ的な処理を施すアナログ信号処理回路部と、
前記光電変換素子の電源をＯＮ／ＯＦＦする手段と、
を有する画像処理装置の過大電圧抑制方法において、
省エネルギ移行指示後、１ライン中の全期間クランプを設定する工程と、
前記全期間クランプを設定した後、予め設定された第１の時間待機する工程と、
前記第１の時間経過後、前記光電変換素子の電源をＯＦＦにする工程と、
前記光電変換素子の電源をＯＦＦにし、予め設定された第２の時間経過後、前記アナログ信号処理回路部をリセットする工程と、
を備えていることを特徴とする画像処理装置の過大電圧抑制方法。
走査光学系により露光走査した原稿のアナログ画像データを光電変換する光電変換素子と、
前記光電変換素子からの出力を後段にＡＣ結合するＡＣ結合コンデンサと、
前記ＡＣ結合コンデンサを介して得られた前記光電変換素子からのアナログ画像データにアナログ的な処理を施すアナログ信号処理回路部と、
前記光電変換素子の電源をＯＮ／ＯＦＦする手段と、
を有する画像処理装置の過大電圧抑制方法において、
ハード初期値として１ライン中の全期間クランプが設定されている場合に、システム電源がＯＮされた後、あるいは省エネルギ復帰指示後、前記アナログ信号処理回路部のリセットを解除する工程と、
前記リセットが解除された後、前記光電変換素子の電源をＯＮにする工程と、
前記光電変換素子の電源をＯＮ後、予め設定された第２の時間待機する工程と、
前記予め設定された第２の時間経過後、前記通常クランプを設定する工程と、
を備えていることを特徴とする画像処理装置の過大電圧抑制方法。
前記第１の時間は前記アナログ信号処理回路部にクランプ設定を行うために十分な時間であることを特徴とする請求項１０又は１１記載の画像処理装置の過大電圧抑制方法。
前記第２の時間は過大電圧の影響が十分に小さくなるまでの時間であることを特徴とする請求項１０ないし１２のいずれか１項に記載の画像処理装置の過大電圧抑制方法。
請求項１０ないし１４記載のいずれか１項に画像処理装置の過大電圧抑制方法における各工程をコンピュータによって実行するための手順を備えていることを特徴とするコンピュータプログラム。
請求項１５記載のコンピュータプログラムがコンピュータによって読み取られ実行可能に記録されていることを特徴とする記録媒体。
走査光学系により露光走査した原稿のアナログ画像データを光電変換する光電変換素子からのアナログ画像データをＡＣ結合コンデンサを介して取得してアナログ的な処理を施すアナログ信号処理回路であって、
前記アナログ信号処理回路の入力部で前記ＡＣ結合コンデンサの充放電によって前記アナログ画像データの入力オフセットレベルを任意の電位に固定するクランプ手段と、前記光電変換素子の電源をＯＮ／ＯＦＦする手段と、を備え、前記光電変換素子をＯＮする際には、前記クランプ手段の前記任意の電位に固定する期間がＯＮする際以外の期間よりも長く設定され、
前記クランプ手段の前記光電変換素子の電源ＯＮする際における前記固定する期間が主走査１ライン中の全期間に設定されていることを特徴とするアナログ信号処理回路。
前記固定する期間を示すレジスタのデフォルト値として、主走査１ライン中の全期間を示す値が設定されていることを特徴とする請求項１７記載のアナログ信号処理回路。