JP4603368B2 - 構造化された金属被覆を施されたパッケージボディを有するオプトエレクトロニクス素子、この種の素子を製作する方法、およびプラスチックを含むボディに、構造化された金属被覆を施す方法 - Google Patents

構造化された金属被覆を施されたパッケージボディを有するオプトエレクトロニクス素子、この種の素子を製作する方法、およびプラスチックを含むボディに、構造化された金属被覆を施す方法 Download PDF

Info

Publication number
JP4603368B2
JP4603368B2 JP2004568641A JP2004568641A JP4603368B2 JP 4603368 B2 JP4603368 B2 JP 4603368B2 JP 2004568641 A JP2004568641 A JP 2004568641A JP 2004568641 A JP2004568641 A JP 2004568641A JP 4603368 B2 JP4603368 B2 JP 4603368B2
Authority
JP
Japan
Prior art keywords
package body
plastic
optoelectronic
semiconductor chip
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004568641A
Other languages
English (en)
Other versions
JP2006514434A (ja
Inventor
ブルンナー ヘルベルト
ヘーファー トーマス
メルマー フランク
ゼヴァルト ライナー
ヴァイトル ギュンター
ツァイラー マルクス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE2003108917 external-priority patent/DE10308917A1/de
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2006514434A publication Critical patent/JP2006514434A/ja
Application granted granted Critical
Publication of JP4603368B2 publication Critical patent/JP4603368B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01057Lanthanum [La]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Description

本発明は、請求項1もしくは請求項10の上位概念部に記載された形式のオプトエレクトロニクス素子、特に表面実装可能なオプトエレクトロニクス素子、請求項37の上位概念部に記載された、プラスチックを含むボディに、構造化された金属被覆を施す方法、ならびに請求項41の上位概念部に記載された、オプトエレクトロニクス素子を製作する方法に関する。
従来慣用の表面実装可能なオプトエレクトロニクス素子では、一般に最初にプレパッケージングされた素子が製作される。このプレパッケージングされた素子は、前製作された半導体フレーム(リードフレーム)が、素子のパッケージの少なくとも一部を形成する適当なプラスチック材料により、その射出成形時に包囲されることにより製作される。この素子は例えば上面に窪みもしくは凹欠部を有しており、窪みもしくは凹欠部内に、対向して位置する2つの側面から、リードフレーム接続部が導入されている。その際、一方のリードフレーム接続部に、半導体チップ、例えばLEDチップが接着されて、電気的にコンタクト形成されている。この凹欠部内には、一般に透明なシーリング材が注入される。表面実装可能なオプトエレクトロニクス素子の基本形状は、例えば『Siemens Components 29(1991)』の第4号の第147頁〜第149頁に掲載されたF.MoellmerおよびG.Waitl著の記事「Siemens SMT−TOPLED fuer die Oberflaechenmontage」から公知である。
この種の素子は、送信器(発光器)および受信器(受光器)として、例えばリモートコントロール、ライトバリアで使用される他、移動電話とコンピュータとの間のデータ伝送のために使用される。オプトエレクトロニクス素子が送信器として形成されている場合、一般にできるだけ均一かつ狭角の放射特性が望まれている。受信器として形成された素子の場合にも、このことは該当することができる。従来慣用のSMT構造形態では、この放射特性は一般に、例えば素子上に載置されるレンズにより達成される。しかしながら、拡散性のプラスチックリフレクタは、レンズを介した光源の結像時に不利である。さらに、オプトエレクトロニクス素子の構造高さが増大してしまう。所要スペースが増大する他に、素子表面が平坦でないという欠点が生じる。その結果、プリント回路板実装のためのピック・アンド・プレイス法(pick and place−Methode)は困難にのみ使用されることができる。
さらに、上記素子とは異なりリードフレームが省略された「MID素子(Molded Interconnect Devices:三次元射出成形回路部品)」が公知である。この素子の場合、任意に成形されるプラスチックボディを射出成形で製作した後に、金属被覆がプラスチックボディの表面に被着される。
この方法に従って製作されるオプトエレクトロニクス素子および金属被覆のレーザ構造化を介して金属被覆を製作する方法は、『4. Intern. Congress Molded Interconnect Devices MID 2000(2000年9月27日〜28日)』の第129頁〜第138頁に掲載されたH.Yamanaka、T.Suzuki、S.Matsushima著の記事「MID Technology to miniaturize electro−optical devices」から公知である。この記事に記載されたオプトエレクトロニクス素子は確かに簡単に製作されるが、図4〜図6に見て取れるようにレンズを必要とする。これにより、素子は上記欠点をやはり有している。
それゆえ、本発明の課題は、簡単に製作可能な改善されたオプトエレクトロニクス素子と、オプトエレクトロニクス素子を製作する簡単化された方法とを提供することである。本発明の別の課題は、プラスチックを含むボディ、特にオプトエレクトロニクス素子のためのパッケージボディに、構造化された金属被覆を施す改善された方法を提供することである。
上記課題は、請求項1もしくは請求項10の特徴部に記載された特徴を備えたオプトエレクトロニクス素子と、請求項37に記載された、プラスチックを含むボディに、構造化された金属被覆を施す方法と、請求項41に記載された、オプトエレクトロニクス素子を製作する方法とにより解決される。本発明の有利な構成および変化形は従属請求項の対象である。
本発明の第1の実施形態によるオプトエレクトロニクス素子は、パッケージボディと、該パッケージボディに配置された少なくとも1つの半導体チップとを有している。パッケージボディの表面は、金属被覆される部分領域と、金属被覆されない部分領域とを有している。パッケージボディは、少なくとも2つの異なるプラスチックを有しており、該プラスチックのうちの1つが金属被覆不能であり、該金属被覆不能なプラスチックが、金属被覆されない部分領域を規定するようになっている。
金属被覆される部分領域と金属被覆されない部分領域とが共に、1つの平坦な面、例えばパッケージボディの1つの側面に配置されている必要はなく、むしろ、パッケージボディのすべての表面が、金属被覆される部分領域と金属被覆されない部分領域とを有するようになっていることができることに留意されたい。
有利には、パッケージボディに含まれる別のプラスチックが金属被覆可能に形成されている。特に有利には、この金属被覆可能なプラスチックが、パッケージボディの表面の、金属被覆される部分領域を規定する。
適当なプラスチックは例えば液晶ポリマー(LCP:Liquid Crystal Polymer)またはポリブチレンテレフタレート(PBT:Polybuthylentelephtalte)である。プラスチックは有利には電気的に絶縁性に形成されており、特に有利には、例えばパラジウムのような添加剤の添加により、金属被覆可能または金属被覆不能に形成されていることができる。
この種のオプトエレクトロニクス素子が有する利点は、金属被覆がパッケージボディへの被着後に手間をかけて構造化される必要がなく、金属被覆不能なプラスチックおよび金属被覆可能なプラスチックにより、金属被覆の構造が既に、ハウジングボディの、例えば二成分射出成形法(Zweikomponenten−Spritzgussverfahren)によりこれらのプラスチックの使用下で実施される製作中に規定されることができる点にある。これにより、金属被覆は有利には自身の被着中に構造化される。上に例示的に挙げたプラスチックはこの種の射出成形法で加工されることができる。
本発明の有利な構成では、オプトエレクトロニクス素子の、パッケージボディを含むパッケージが少なくとも1つの凹欠部を有しており、該凹欠部が例えばパッケージボディに形成されていることができる。凹欠部内には有利に半導体チップが配置されている。さらに、凹欠部を画定する壁は有利に、半導体チップから送信される電磁放射のためのリフレクタを形成する。壁には、反射性に形成されていると同時に、素子の電気的な接続導体として機能することができる金属被覆が施されていることができる。特に有利には、リフレクタが、半導体チップにより受信したい放射のためにも反射性に形成されている。
本発明の別の実施形態によるオプトエレクトロニクス素子は、少なくとも1つの凹欠部を備えたパッケージを有している。凹欠部内には、少なくとも1つの半導体チップが配置されている。凹欠部を画定する壁は、半導体チップから送信される電磁放射のためにリフレクタを形成すると同時に、素子の電気的な接続導体として機能する金属被覆を有している。
そのように構成されたオプトエレクトロニクス素子はレンズの省略を可能にし、有利には狭角かつ均一の放射特性または受信特性を達成することを可能にする。放射特性または受信特性は有利には専らリフレクタの構成、例えば円錐体、放物線体、双曲線体、楕円体、球体のリフレクタとして、またはこれらの立体のセグメント、例えば円錐台の形をしたリフレクタとして形成されている構成から決定される。原理的に、凹欠部、すなわちリフレクタのあらゆる任意の形状が可能である。形状付与は、金属被覆を被着するために使用される方法またはハウジングボディを製作する方法によってのみ制限される。それにより、凹欠部の、上に挙げた例示的な形成は、限定的なものと見なされるべきではない。
プラスチックを含む、有利にはプラスチックから成るパッケージに金属被覆を施す有利な方法は、二成分射出成形法、アディティブ式またはサブトラクティブ式のレーザ構造化、最初に全面的に金属被覆を施された表面のマスキングおよび構造化、またはマスキング技術の使用下でのリフレクタの選択的な蒸着である。
その際、サブトラクティブ式のレーザ構造化は、既に存在する金属被覆の、レーザ支援された方法による構造化を意味する。これに対して、アディティブ式のレーザ構造化では、金属被覆を施したい領域が、レーザ支援された方法を介して定義される。
有利には、少なくとも凹欠部の金属被覆を定義するために、二成分射出成形法がパッケージボディの製作のために使用される。この場合、一方の成分が少なくとも1つの金属被覆不能なプラスチックを有しており、他方の成分が少なくとも1つの金属被覆可能に形成されたプラスチックを有しており、凹欠部の金属被覆が金属被覆可能なプラスチックおよび/または金属被覆不能なプラスチックにより規定される。
金属被覆の構造は有利には既にパッケージボディの構成を介して規定されることができる。被着された金属被覆の、比較的手間のかかる構造化は、例えば手間のかかるアディティブ式のレーザ構造化のような、金属被覆の、構造化された被着と同様に回避されることができる。
凹欠部の金属被覆は、例えばLEDチップとして形成された半導体チップの、高い生産量を可能にする。そのような素子の効率は、従来慣用のオプトエレクトロニクス素子に比べてかなり改善されていることができる。さらに、レンズの省略は、実質的に平坦な素子表面ならびに僅かな構造高さを可能にする。これにより、素子は技術的に簡単かつ安価にピック・アンド・プレイス法によりプリント回路板上に実装されることができる。
本発明の別の有利な構成では、金属被覆が絶縁ウェブ(またはより良く言えば金属被覆に設けられた絶縁ギャップ)により、電気的に互いに隔離された少なくとも2つの領域に分割されている。このことは特に僅かな構造高さを有する素子を可能にする。それというのも、半導体チップが金属被覆の第1の領域に載置され、かつ/または半導体チップと第2の領域との間の電気的な接続が凹欠部またはリフレクタ内で形成されることができるからである。
絶縁ウェブは有利には、凹欠部を画定する面の領域に配置されており、半導体チップと第2の領域との間の電気的な接続は凹欠部内で形成されている。換言すれば、絶縁ウェブは有利には凹欠部またはリフレクタの内部に設けられている。
特に有利には、絶縁ウェブが、パッケージボディの、金属被覆不能なプラスチックにより規定される。
絶縁ウェブの有利な構成では、絶縁ウェブが凹欠部の底面を通って延在し、半導体チップと金属被覆の第2の領域との間の電気的な接続が凹欠部の底で形成されている。これにより、有利には素子の高さを拡大することなく、より大きなリフレクタ高さが達成されることができる。これにより簡単に、一般に望まれる狭角かつ均一の放射特性もしくは受信特性が形成されることができる。それというのも、半導体チップと金属被覆との間のボンディング接続が凹欠部またはリフレクタの内部で実施されるからである。ボンディングワイヤの弧はこの変化形では有利には、凹欠部またはリフレクタにより包囲される室内に置かれている。ボンディングワイヤの弧は特に有利には凹欠部またはリフレクタの縁を超えて案内されていない。
上記構成の別の変化形では、絶縁ウェブが凹欠部を、少なくとも部分的に半導体チップの少なくとも1つの面対角線(平面図で見て)の延長線上を延在し、リフレクタ壁を介して凹欠部から出るように横断する。これにより、より高いリフレクタ効率が達成されることができる。半導体チップの側方から出る放射の最も大きな部分は、垂直なチップ角隅からではなく、半導体チップの側面から出る。放射の小さな部分だけが、垂直なチップ角隅から出る。それゆえ、反射しないか、または減じられて反射するにすぎない絶縁ウェブは有利には半導体チップの角隅に関する対角線の延長線上に存在する。
絶縁ウェブの別の有利な構成では、絶縁ウェブが、凹欠部の湾入部または湾出部の領域に配置されている。有利には、絶縁ウェブまたは湾入部または湾出部は、半導体チップにより発生させられる放射の、できるだけ小さな部分がそこに衝突するにすぎないようになっており、それによりリフレクタ効率が有利に高められるように配置されている。湾入部または湾出部は有利には凹欠部の壁に設けられている。その際、特に有利にはリフレクタ面の縮小ができるだけ小さくなるようになっている。
さらに、このことが有する利点は、ボンディング接続が凹欠部の壁の湾入部または湾出部の領域で実施され、凹欠部の底で実施されずに済む点にある。それにより、凹欠部の底は有利には縮小されることができる。このことは素子の大きさに対して有利に働くことができる。
本発明の別の有利な構成では、凹欠部内の、絶縁ウェブにより占有される面積が、金属被覆される面積よりもできるだけ小さくなるようになっている。このことは、絶縁ウェブができるだけ狭幅に構成されることを意味するに他ならない。それというのも、絶縁ウェブは、金属被覆とは異なり、一般に良好な反射特性を有していないからである。絶縁ウェブは、金属被覆の、例えばパッケージボディの表面の金属被覆不能なプラスチックに起因する簡単な遮断により生ぜしめられていることができる。この遮断の大きさは、隔離された金属被覆領域の間での短絡が回避される程度のものである。
別の有利な構成では、パッケージが、二成分から成るプラスチックから成る。その際、両成分のうちの一方の成分にのみ、金属被覆の被着が可能である。その際、パッケージは二成分射出成形から成る。その際、射出成形型により、金属被覆したい面および構造が既に定義される。特に、このことは有利には絶縁ウェブに該当する。パッケージが2つのプラスチックから成ることにより、この種のパッケージの製作は簡単化されることができる。それというのも、射出成形時に有利には、2つの異なる射出成形型、つまりプラスチック毎に1つの射出成形型が使用されるにすぎないからである。これにより、パッケージならびにパッケージボディを製作する手間は有利には僅かに維持されることができる。
パッケージボディの有利な構成では、パッケージボディが、金属被覆可能なプラスチックを含む第1のパッケージボディ部材と、金属被覆不能なプラスチックを含む少なくとも1つの別のパッケージボディ部材とを有している。第1のパッケージボディ部材は有利には、少なくとも2つの部分領域で形成されており、該部分領域が結合装置、例えばパッケージボディの部分領域に比べて小さな空間的な広がりを有しており、パッケージボディ部材を有利には機械的に安定化することができる結合ウェブを介して、機械的に互いに結合されている。
別のパッケージボディ部材は有利には、このパッケージボディ部材が結合装置を少なくとも部分的に包囲するように成形されているように配置されている。これにより、パッケージボディの機械的な安定性は有利には高められることができる。特に、このことは、パッケージボディ部材もしくは該パッケージボディに含まれるプラスチックが、実質的に化学的に互いに結合されていないか、または互いに化学的に結合しない場合に該当する。
上に挙げた構成の有利な変化形では、第1のパッケージボディ部材と別のパッケージボディ部材との間に、少なくとも1つの中間室が配置されている。中間室は例えば、中間室の領域での、パッケージボディ部材の間の化学的な結合の欠如により引き起こされていることができる。有利には、中間室はばね作用を形成する。ばね作用は、パッケージボディの機械的なひずみ、特に熱に起因する、例えば温度変動時にパッケージボディ部材の間で発生することができるひずみを実質的に補償するか、または少なくとも減じることができる。
素子の、本発明よる構成は自ずと、パッケージのプラスチックが任意の色に色付け可能であるという利点をもたらす。リフレクタの金属被覆を有していない従来慣用のオプトエレクトロニクス素子では、素子の高い効率を達成するために、その反射特性に基づいて明るいプラスチックの使用が一般的であった。しかし、そのようなプラスチックはUV照射時に一般にエージング現象を示す。本発明による金属コーティングにより、プラスチックの表面はUV放射からほぼ保護されている。それにより、リフレクタ壁の変色は明らかに減じられている。これにより、素子の信頼性も高まる。絶縁ウェブの領域でのみ、変色が発生し得る。
有利には、暗いプラスチックの使用が検討される。それというのも、高反射性の特性をもはや必要としないからである。
第2のプラスチック成分の使用はコントラストを高めるための素子の色付けを可能にする。素子全体のために、例えば黒色のプラスチックが使用されることができる。
有利な構成では、本発明によるオプトエレクトロニクス素子はMIDである。このことは、素子の簡単な製作と、特に任意の構造形態とを可能にする。すべての金属導体および面は射出成形プロセスの終了後に初めて製作され、素子の表面上を延在する。別の利点は、互いに隣接する2つの表面が、互いに任意の角度で配置されていることができる点にある。これにより、後の素子方向付けは既にパッケージの製作時に、素子のベースの、リフレクタ底に関する傾きが相応に調節されることにより調節可能である。この異なる構成は簡単に、射出成形時の型インサートの変更により達成される。傾きが大抵の場合リードフレームの曲げの変更により調節されていた従来のSMT素子とは異なり、本発明による手段により、特に頑丈な、かつ良好に実装可能な構造形態が達成される。これにより、製作および公差に関する特にこれまで存在していた問題は減じられることができる。
金属被覆、特にリフレクタの金属被覆が有利には電気的な機能、例えば半導体チップのための接続導体としての電気的な機能をも請け負うことにより、特に小さな素子の形成が可能である。電気的な接続部を形成し、かつ導出するための付加的な面積を提供する必要がない。
別の有利な構成では、少なくとも2つの電気的な接続部が、有利にはパッケージの少なくとも2つの表面に設けられている。前成形されたパッケージに金属被覆を事後的に被着することにより、電気的な接続部は有利には任意にパッケージの表面に配置されることができる。これにより、素子の大きさはとりわけ、例えば複数の半導体チップを有するオプトエレクトロニクス素子で大抵の場合そうであるように、4つよりも多くの電気的な接続部が必要とされる場合に最小化される。特に有利には、電気的な接続部の構成が、金属被覆可能なプラスチックおよび/または金属被覆不能なプラスチックにより規定される。さらに、接続部の個数は、絶縁ウェブの経過もしくはパッケージボディの金属被覆不能なプラスチックの構成により規定されることができる。
熱伝導性を改善するために、パッケージに金属粒子、ヒートシンクまたは熱を通す貫通接続部が装備されているようになっている。
本発明は、MID原理に従って製作されているオプトエレクトロニクス素子において使用可能であるだけではなく、リードフレームを有する素子においても使用される。そのような構成変化形では、リフレクタ金属被覆の1つの領域が、金属製のリードフレーム(導体フレーム)により形成されている。リードフレームは例えば少なくとも部分的に凹欠部の底を形成し、その一方で、凹欠部の壁は本発明により金属被覆されている。従来慣用のSMT素子の特性はリフレクタの金属被覆により簡単に改善されることができる。特に、金属被覆は有利には金属被覆可能なプラスチックおよび/または金属被覆不能なプラスチックにより規定される。
パッケージ内に複数の凹欠部が設けられている場合、凹欠部は互いに異なる形で成形されていることができ、種々異なる大きさであることができ、かつ/または互いに異なる半導体チップ、例えばLEDチップ、フォトダイオードチップおよびICチップを収容することができる。それにより、オプトエレクトロニクス素子に組み込まれた半導体チップは、発光ダイオードおよび検出器のようなオプトエレクトロニクス半導体チップと、集積された制御回路を有するエレクトロニクス半導体チップとを有していることができる。
プラスチックを含むボディに、構造化された金属被覆を施す本発明による方法によれば、まずボディを、そのうちの1つが金属被覆不能である少なくとも2つのプラスチックによる二成分射出成形法で製作し、続いてボディを、金属被覆される領域と金属被覆されない領域とが形成されるように金属被覆する。その際、金属被覆されない領域は、金属被覆不能なプラスチックにより規定されるようになっている。
金属被覆される領域は有利には、金属被覆可能に形成されたプラスチックにより規定される。それにより、射出成形法の2つの成分は特に有利には金属被覆不能なプラスチックおよび金属被覆可能なプラスチックにより形成される。
有利には、金属被覆を少なくとも部分的にボディの表面に施す。ボディの表面は少なくとも部分的に金属被覆可能なプラスチックおよび金属被覆不能なプラスチックにより形成される。
金属被覆はボディの化学的な処理かつ/または電気的な処理により生ぜしめられることができる。有利には、化学的な処理が電気的な処理の前に実施される。
プラスチックを含むボディに、構造化された金属被覆を施すこの種の方法では、金属被覆の構造が既にボディの製作時に規定される。後続の構造化手段、例えばレーザ構造化は有利には省略されることができる。
この方法は有利には、エレクトロニクス素子、特にマイクロエレクトロニクス素子またはオプトエレクトロニクス素子のためのパッケージボディとして形成されているボディに、構造化された金属被覆を施すために使用される。
パッケージボディと、該パッケージボディに配置された少なくとも1つの半導体チップとを有するオプトエレクトロニクス素子の、本発明による製作法では、まずパッケージボディが、少なくとも2つの異なるプラスチックによる射出成形で製作される。その際、一方のプラスチックは金属被覆不能である。
続いて、パッケージボディは、パッケージボディの、金属被覆される部分領域および金属被覆されない部分領域が生ぜしめられるように金属被覆される。その際、金属被覆されない部分領域は金属被覆不能なプラスチックにより規定されており、パッケージボディの、金属被覆される部分領域は有利には、金属被覆可能に形成されたプラスチックにより規定されている。それにより、射出成形法の2つの成分は特に有利には、金属被覆不能なプラスチックおよび金属被覆可能なプラスチックにより形成される。
パッケージボディの、金属被覆される領域は有利にはその表面に配置されており、電気的な機能および/または反射機能を請け負うことができる。特に有利には、金属被覆されない領域は金属被覆される領域を、電気的に互いに絶縁された、半導体チップのための接続導体を形成することができる少なくとも2つの領域に隔離する。
この種の方法が有する利点は、既にパッケージボディの製作中に金属被覆の配置または構造が規定され得る点にある。このことは、金属被覆可能なプラスチックおよび金属被覆不能なプラスチックを、二成分射出成形法でのパッケージボディの製作時に使用することにより達成される。射出成形法の代わりに、上記形式の、プラスチックを含むボディ、特にオプトエレクトロニクス素子のためのパッケージボディを製作するために適してさえいれば、圧縮成形法またはトランスファ成形法が援用されることもできる。
これらの本発明による方法は有利には、上に述べたまたは以下に述べるオプトエレクトロニクス素子の製作時に使用される。その結果、オプトエレクトロニクス素子の特徴は相応に、オプトエレクトロニクス素子を製作する方法や、プラスチックを含むボディに、構造化された金属被覆を施す方法に適用することができ、その逆もまたしかりである。
本発明によるオプトエレクトロニクス素子および方法のその他の特徴、有利な変化形および実施形態ならびに本発明の別の利点および目的は、以下に図1〜図7を参照しながら説明する実施例から得られる。
図1a〜図1eは、半導体チップを有する第1の実施例の、上から見た概略平面図、2つの概略断面図、概略側面図および下から見た概略平面図である。
図2a〜図2fは、半導体チップを有する第2の実施例の、上から見た概略平面図、概略断面図、概略側面図、下から見た概略平面図ならびに2つの概略斜視図である。
図3aおよび図3bは、半導体チップおよびリードフレームを有する第3の実施例の概略平面図および概略断面図である。
図4aおよび図4bは、その都度4つの半導体チップを有する第2の実施例の概略斜視図である。
図5は、その都度1つの半導体チップが配置されている複数の凹欠部を有する実施例の概略斜視図である。
図6a〜図6cは、半導体チップを有する実施例の概略斜視図、概略断面図および別の概略斜視図である。
図7a〜図7fは、本発明による方法経過の実施例を4つの中間ステップを基に説明する概略図である。
実施例中、同一の構成部分または同一の機能を有する構成部分にはそれぞれ同一の符号を付与した。
第1の実施例による素子は、パッケージ10に凹欠部12が設けられている表面実装可能なオプトエレクトロニクス素子である(図1a参照)。凹欠部12は、図1bおよび図1cから最もよく見て取ることができるように、円錐台の形状を有している。符号13は凹欠部12の壁を指しており、符号14は凹欠部12の底を指している。
底14の中央領域に、半導体チップ50、例えばLEDチップが配置されている。パッケージ10の表面ならびに凹欠部12の領域には金属被覆(メタライジング)15が施されている。金属被覆15は2つの領域16,18に分割されている。領域16,18は絶縁ウェブ20(またはより良く言えば絶縁スリット)により互いに電気的に隔離されている。
金属被覆15の領域16は凹欠部12の底14からその壁13を介してパッケージ10の表面30に延在している。半導体チップ50は金属被覆15の領域16に載置されており、この領域16に電気的に接続されている。ボンディングワイヤ52を介して、半導体チップ50は金属被覆15の別の領域18に接続されている。金属被覆15の領域18はやはり底14から壁13を介してパッケージ10の表面30に延在している。その際、金属被覆18は全面で電気的に金属被覆15の領域16から隔離されている。
リフレクタ内の、金属被覆15により占有される面積は、絶縁ウェブ20により占有される面積に比べてできるだけ大きい。絶縁ウェブ20の領域では、金属被覆された領域に比べて、半導体チップから発生させられる光の反射が明らかに少ないので、絶縁ウェブは、半導体チップ50の面対角線の延長線上に位置するように凹欠部12を横断する。この図面では、絶縁ウェブがチップの表面対角線の延長線上を角度35の下で底14および壁13に沿って凹欠部12から導き出されている。このデザインにより、高いリフレクタ効率が達成される。それというのも、半導体チップ50から放射される光線の最も大きな部分は、直立した角隅からではなく、半導体チップ50の側面から出るからである。
図1aに示したオプトエレクトロニクス素子の、図1aに記入した線A−Aに沿った断面図(図1b)から、凹欠部12もしくはリフレクタの、円錐台状の形状と、2つの領域16,18に分割された金属被覆15とが明らかである。半導体チップ50は凹欠部12の底14に配置されている。ボンディングワイヤ52は絶縁ウェブ20を横断し、半導体チップ50の、底14とは反対側の面を金属被覆18に接続する。図1bから、絶縁ウェブ20が底14から壁13に沿って表面30に延在していることがよく見て取れる。
図1cは、図1aに記入した線B−Bに沿った断面を示している。この図面から、リフレクタの壁13の、目視可能な範囲に一貫して金属被覆15の領域16が設けられていることが明らかである。
図1dおよび図1eは、金属被覆15の領域16,18が表面28に沿ってパッケージの背面にまで延在しており、外的な電気的な接続部38,40を形成していることを示している。
電気的な接続部38,40を、側方の表面28,22にも、背面を形成する表面24にも配置したことにより、このオプトエレクトロニクス素子はトップルッカ(Toplooker)としてもサイドルッカ(Sidelooker)としても使用される。
図1a〜図1eに示したオプトエレクトロニクス素子はMIDである。このことは、パッケージボディ10が射出成形法で製作されることを意味する。ここでは有利には、二成分射出成形法が使用される。二成分射出成形法では、少なくとも2つの異なるプラスチックが使用される。その際、少なくとも2つのプラスチックのうちの1つにのみ、金属被覆が可能である。既に射出成形プロセス中に、有利にはどの箇所で金属被覆が実施され得るかが規定される。続いて、金属被覆は例えば化学的な処理および/または電気的な処理により形成される。
図1に示した本発明によるオプトエレクトロニクス素子の利点は、リフレクタとして形成される凹欠部12の金属被覆により、従来の素子に比べて高い効率が達成される点にある。(金属リフレクタを備えたラジアル素子と同様の)リフレクタ壁における反射により、リフレクタ幾何学形状が相応に適合されていれば、狭角かつ均一の放射特性が生ぜしめられることができる。その際、リフレクタの幾何学形状は射出成形プロセスにより確定される。リフレクタは、図示したものとは異なり、放物面リフレクタ、球面リフレクタの形や、その他の適当な形で形成されていることができる。
図1に示した素子はレンズの省略を許可する。これにより、平坦な表面および小さな構造高さが達成される。半導体チップの電気的な接続がリフレクタの内部で行われることにより、オプトエレクトロニクス素子の構造高さはさらに減じられることができる。
図2bは、図2aに記入した線B−Bに沿った断面を示している。この図面から、素子の表面22,24および26,28が互いに直交して配置されているのではなく、表面24が表面22に対して角度36でもって傾いていることがよく判る。表面24と表面26とは例示的に互いに直角に配置されているにすぎない。上記表面のうちのどの表面でもって、オプトエレクトロニクス素子が構成担体に固定されるかに応じて、反射器の底14の、素子のベース24または26に対する傾きが決定される。角度36を変更することにより、素子の方向付けは自由に選択されることができる。
外的な電気的な接続のために、金属被覆16,18は凹欠部を起点として表面30(素子の上面)を介して側面22,28に沿って面24,26に延在している。
図2eおよび図2fは第2の実施例をその都度斜視的な図面で示している。より詳しく言えば、図2eは斜め上から見た図であり、図2fは斜め下から見た図である。
図3に示した第3の実施例、すなわち表面実装可能な素子(SMT素子)は、リードフレーム42,44を装備している。図3aはSMT素子の平面図を示しており、図3bは、図3aに記入した線A−Aに沿った断面を示している。
この種の従来慣用のSMT素子に対して、本発明では、金属被覆が凹欠部12の壁13に設けられている。その際、壁13の金属被覆は例えば金属被覆可能なプラスチックおよび/または金属被覆不能なプラスチックにより規定されていることができる。金属被覆により、素子の光学特性はかなり改善される。半導体チップ50は、電気伝導性のヒートシンク46に配置されている。ヒートシンク46はリードフレーム接続部42に電気的に接続されている。ボンディングワイヤ52を介して、半導体チップ50は第2のリードフレーム接続部44に電気的に接続されている。短絡を回避するために、電気伝導性のヒートシンクと、凹欠部12の壁13に設けられた金属被覆との間には、電気的なコンタクトが一切存在しない。
図4aおよび図4bは、著しく概略的に、その都度例えば4つの半導体チップ50a,50b,50c,50dを有する表面実装可能なオプトエレクトロニクス素子を示している。
図4aでは、その都度1つの凹欠部12a,12b,12c,12dに、まさに1つの半導体チップ50a,50b,50c,50dが配置されている。各凹欠部12a,12b,12c,12dには、先述の実施例で説明されているように、金属被覆が施されている。金属被覆は見通しのために図面から省略されている。
凹欠部12a,12b,12c,12d内の各金属被覆は、絶縁ウェブ、例えば金属被覆不能なプラスチックの領域に配置されていることができ、この図面に示されていない絶縁ウェブにより、電気的に互いに隔離された2つの領域に分割されている。金属被覆の一方の領域には、その都度半導体チップが配置されており、金属被覆の他方の領域に通じるボンディング接続部を有している。金属被覆の各領域は導体路を介して電気的な接続部38a,38b,38c,38dもしくは40a,40b,40c,40dに接続されている。その都度2つの電気的な接続部が素子の4つの側面に配置されている。さらに、電気的な接続部は、素子の、この図面では目視不能の背面に配置されていることもできる。
凹欠部12a,12b,12c,12dの金属被覆のその都度の領域が相互に電気的なコンタクトを有していない限り、半導体チップ50a,50b,50c,50dは互いに独立的に制御されることができる。ただし、半導体チップ50a,50b,50c,50dが、凹欠部内ならびに素子の表面上に存在する金属被覆により、互いに電気的に接続されていることも考えられる。
図4bは類似の配置を示しているが、ここでは、4つの半導体チップ50a,50b,50c,50dが唯一の凹欠部12内に配置されている。この変化形の場合も、凹欠部を包囲する面(Huellflaeche)、すなわち凹欠部の内面に設けられた金属被覆の領域は、半導体チップ50a,50b,50c,50d間の電気的なコンタクトが形成されていないように構成されていることができる。ただし、金属被覆の、相応の構成時には、電気的な接続が当然可能である。この図面でも、見通しの理由から、金属被覆の経過の図示を省略した。金属被覆の構造は例えば金属被覆不能なプラスチックおよび/または金属被覆可能なプラスチックにより規定されることができる。電気的な接続部38a,38b,38c,38dもしくは40a,40b,40c,40dはやはり素子の4つのすべての側面に存在している。その際、その都度2つの電気的な接続部が1つの表面に配置されている。
図5に示した実施例では、リフレクタとして形成される8つの凹欠部12a,12b,・・・,12hが相並んでパッケージ10内に収容されている。各リフレクタは半導体チップ50a,50b,・・・,50hを装着している。例えばパッケージボディの金属被覆不能なプラスチックおよび/または金属被覆可能なプラスチックにより規定されることができる金属被覆の配置は、この図面では見通しの理由から省略されたが、図1または図2に示されているように実施されることができる。互いに対向して位置する2つの側面に、その都度電気的な接続部38a,38b,・・・,38hもしくは40a,40b,・・・,40hが配置されている。電気的な接続部38a,38b,・・・,38hもしくは40a,40b,・・・,40hは金属被覆の領域へのその都度1つの電気的な接続を有している。電気的な接続部38a,38b,・・・,38hもしくは40a,40b,・・・,40hはやはり、「棒(Barren)」として構成された素子の背面に配置されており、希望に合わせて切断により個々の素子に分割される。
図4a、図4bおよび図5に示した素子はトップルッカとしてもサイドルッカとしても構成上に配置されることができる。
図6a、図6bおよび図6cには、それぞれ異なる角度から見た、本発明によるオプトエレクトロニクス素子の別の実施例の概略図が示されている。
図6aは概略的にオプトエレクトロニクス素子の斜視図を示している。
オプトエレクトロニクス素子の、パッケージ10が有するパッケージボディ57は、壁13と底14とを備えた凹欠部12を有している。底14には、半導体チップ50が配置されている。パッケージボディ57の表面30は金属被覆15を有している。金属被覆15は絶縁ウェブ20により、電気的に互いに絶縁された2つの部分領域16,18に分割される。2つの部分領域16,18は、半導体チップ50をコンタクト形成するための電気的な接続部38,40を表面32,24もしくは33,24に形成する。半導体チップ50は、凹欠部13の底14に設けられた金属被覆16を介して電気伝導性に接続部38に接続されており、ボンディングワイヤ52を介して接続部40に電気伝導性に接続されている。
金属被覆15は電気的な機能を請け負うとともに、半導体チップ50により発生させられる放射および/または半導体チップに入射する放射のために反射性に形成されている。例えば、この種の金属被覆はAuを含んでいる。
金属被覆、特に表面30に設けられた金属被覆15の構造と、接続部38,40の構造とは、この実施例では、金属被覆不能なプラスチック54および金属被覆可能に形成されたプラスチック53により規定される。両プラスチックを使用して、パッケージボディは例えば二成分射出成形法で製作されている。
例えば、プラスチック53,54はLCP材料を含んでいる。その際、金属被覆可能なプラスチック53は有利には添加剤、例えば粒子の形で形成されており、例えばパラジウムのような金属を含んでいる添加剤を有している。添加剤は有利にはこのプラスチックの金属被覆を容易にする。
「金属被覆不能なプラスチック」という概念は、本発明の枠内では、このプラスチックの金属被覆、少なくとも構造化された金属被覆のための金属材料による金属被覆が不可能であるか、または金属被覆可能なプラスチックに比べてかなりの手間をかけてのみまたは困難にのみ可能であることと理解されることができる。
絶縁ウェブ20はパッケージボディ57の表面30の領域に配置されている。この領域で、表面30は金属被覆不能なプラスチック54により形成される。表面22,28は本例では金属被覆から解放されている。それというのも、このことが、この種の素子の、特に大量の個数の製作時に利点を有しているからである(図7参照)。
それにより、既にパッケージボディ57の製作中に、後から被着される金属被覆15の構造が規定されることができる。
絶縁ウェブ20は、凹欠部12の、その他の部分では実質的に放物線状の横断面を有する壁13の湾出部58の領域に延在している。このことが有する利点は、半導体チップ50から出る放射の、極めて小さな部分が、全く反射しないか、または金属被覆16に比べて反射しにくいプラスチック54に衝突するにすぎないという点にある。これにより、オプトエレクトロニクス素子、特に実質的に凹欠部の金属被覆16により形成されるリフレクタの効率が高められることができる。
半導体チップ50は有利には、凹欠部の壁13を含む放物面の焦点の領域に配置されており、例えばLEDチップ、レーザダイオードチップ、フォトダイオードチップのような送信器または受信器として、またはその他の半導体チップ、特にオプトエレクトロニクス半導体チップとして形成されていることができる。
図6bには、ボンディングワイヤ52を含む平面に沿った、図6aに示した素子の概略断面図が示されている。
ここでは、凹欠部12の壁13の、実質的に放物面状の構成と、凹欠部内に配置されていて、チップ50を少なくとも部分的に被覆していて、有利には有害な外的影響から保護しているカバー56とを見て取ることができる。特に有利には、カバー56の表面が半導体チップ50に向かって湾曲しているかつ/または表面30を超えて張り出していない。これにより、素子の高さは有利には僅かに維持されることができる。ボンディングワイヤ52も、この実施例では、表面30を超えて導出されておらず、カバー56により被覆されている。
さらに、金属被覆可能なプラスチック53と金属被覆不能なプラスチック54とを備えたパッケージボディ57の構造が見て取れる。この構造は金属被覆16,18の形状、ひいては金属被覆不能なプラスチックの領域に形成されている絶縁ウェブ20の経過、ならびにパッケージボディ57の表面24,30,32または33に設けられる接続部38,40を規定する。
オプトエレクトロニクス素子はこの実施例では、表面30に対向して位置する表面24に接続部38,40を有するトップルッカとして形成されている。射出成形プロセス中に型を変更することにより、凹欠部の別の配置または金属被覆15、ひいては接続部38,40の別の構造が達成されることができることにより、別の形成、例えばサイドルッカが製作されることもできる。サイドルッカは、図6aに示した形で、例えば半導体チップ50の電気的なコンタクト形成が表面32上の接続部38を介してかつ表面33上の接続部40を介して実施され、素子、特に凹欠部が相応に方向付けられることにより形成されることもできる。
表面実装可能なオプトエレクトロニクス素子の、表面24,30,32または33に設けられた接続部38,40は、例えばプリント回路板の導体路にはんだ付けされることができる。はんだ付けの間、素子は高い温度に曝されていることができる。特に、このことは、表面24の側ではんだ付けされる場合、接続部38,40の領域と、パッケージボディ57の、隣接する金属被覆可能なプラスチック53および金属被覆不能なプラスチック54とに該当する。
その結果として、プラスチックと金属被覆との異なる熱膨張は、素子の、高い機械的な負荷へとつながり、やはり機能障害または完全な失陥へとつながることができる。つまり、例えばはんだ付けは金属被覆15の、接続部38,40の領域での疲労へとつながることができる。このことはプリント回路板への電気的なコンタクトの悪化を結果として伴うことができる。同じことは、素子が一般に運転中に曝されていることができる高い温度差にも該当する。それというのも、金属被覆は、チップ50で発生する熱の少なくとも一部を導出するからである。特に、例えば高出力レーザチップのような高出力チップにとって、このことは大きな意味を有している。
この機械的な負荷に抗して、パッケージボディに設けられた小さなスリット55が作用する。スリット55は有利には接続部38,40の周辺の領域に、特に有利には金属被覆可能なプラスチック53と金属被覆不能なプラスチック54との間に配置されている。接続部38,40の温度上昇時、スリット55は一種のばねを形成する。このばねは有利には、パッケージボディ57に対する、特に熱に起因するひずみによる機械的な負荷を減じる。図6aおよび図6bに、このことは、この領域に引かれた破線により示されている。
パッケージボディ57に設けられたこの種のスリット55は有利には既に二成分射出成形中に、例えば実質的に互いに化学的に不活性であり、それゆえ、困難にのみ互いに化学的に結合するプラスチック53,54、例えば、プラスチック53,54を含んでいることができる適当に形成されたLCPが使用されることにより形成されることができる。
ただし、スリット55は射出成形プロセス後に、公知の構造化法、例えば機械的な構造化法により設けられることもできる。
パッケージボディ57の安定性を高めるために、有利には少なくともパッケージボディ57の一部、特に有利には金属被覆可能なプラスチック53を含む部分が一貫して1つの部材から、すなわち一体的に形成されている。このことは有利には、図6cに示されているように、結合ウェブ59により達成される。結合ウェブ59は、パッケージボディ57の、金属被覆不能なプラスチックを含む領域内に形成されている。結合ウェブ59は、パッケージボディ57の部分領域60と部分領域61との間の機械的な結合を保証する。この種の結合は、図1〜図5の実施例でも行われていることができる。
図6cは概略的に、金属被覆不能なプラスチック54を有していない、図6aに示したパッケージボディ57の斜視図を示している。金属被覆不能なプラスチック54は見通しのために図示されていない。結合ウェブはこの実施例では中間室62により隔離されている。この中間室は、パッケージボディの、ここに示した部材への、金属被覆不能なプラスチック54による高い貫入を許可する。これにより、図6bに示されているような、金属被覆不能なプラスチック54の領域の、実質的にL字形の横断面により、パッケージボディの安定性が高められる。特にこのことは、プラスチック53,54が実質的に互いに化学的に結合しない場合に該当する。
図3に示した実施例を除くすべての例は、素子がMIDとして構成されているという点で共通している。この製作技術により、任意に構成されるパッケージおよび任意に構成されるリフレクタが簡単に製作される。金属被覆の被着は、上に挙げた二成分射出成形法で、レーザ構造化またはマスキング法により実施されることができる。二成分射出成形法は、パッケージボディの構成、金属被覆の形成および/または接続部の形成に関する最大の自由度を許可する。有利には、金属被覆の構造化は省略されることができる。金属被覆は、金属被覆不能なプラスチックおよび金属被覆可能なプラスチックを、二成分射出成形法でのパッケージボディの製作時に使用することにより、金属被覆プロセス中に少なくとも部分領域で自ずと構造化されることができる。
図7には、オプトエレクトロニクス素子を製作する本発明による方法の一実施例の概略図が示されている。この方法について、図7a〜図7fに示した中間ステップを参照しながら説明する。
この実施例では概略的に、図6に示したオプトエレクトロニクス素子に類似したオプトエレクトロニクス素子の製作が示されている。
図7aには、オプトエレクトロニクス素子のパッケージボディの、第1の方法ステップで、金属被覆可能なプラスチック53による射出成形法で製作される第1の部材57aの平面図が示されている。パッケージボディ部材57aの形状は適当な型により射出成形時に規定される。
金属被覆可能なプラスチック53は有利にはLCPまたはPBTと、特に有利には添加剤、例えばパラジウムのような金属を含んでいる。有利には、添加剤が、金属被覆可能なプラスチック53の、後の金属被覆を容易にする。
パッケージ部材57aはこの実施例では一体的に形成されている。パッケージ部材57aの領域60,61は結合ウェブ59を介して機械的に互いに結合されている。領域60には、壁13と底14とを有する複数の凹欠部12が形成されている。凹欠部12は有利には、領域60内の凹欠部12の個数を有利に高く構成し、それにより製作法の効率を最適化するために、互いにできるだけ小さな横方向の間隔を置いて配置されている。その際、この間隔の大きさは、後にこの領域で個々の素子に個別化することを許可するのに十分な程度であることに留意すべきである。凹欠部12は底14と同様にこの実施例では平面図で見て実質的に円形に形成されている。凹欠部12の壁13には、湾出部58が設けられている。湾出部58はパッケージボディ部材57aの領域60,61に形成されており、結合ウェブ59の領域を超えて延在している。結合ウェブ59は凹欠部の領域で中間室62により互いに隔離されている。
図7bは、パッケージボディ部材57aの側面図を示している。パッケージボディ部材57aは、金属被覆可能なプラスチック53を含んでおり、結合ウェブ59を介して機械的に互いに結合されている領域60,61を有している。
結合ウェブ59はパッケージボディ部材57aの領域60,61を有利には機械的に安定に結合する。その結果、パッケージボディ部材57aの、後続のプロセス中の取扱いが容易になる。
続いての方法ステップでは、金属被覆不能なプラスチック54による別の射出成形プロセスで、別のパッケージボディ部材57bが製作される。パッケージボディ部材57bは結合ウェブ59の領域に配置されている。
金属被覆不能なプラスチック54は有利にはLCPを含んでおり、特に有利には金属被覆可能なプラスチック53とは異なり実質的に添加剤から解放されている、すなわち添加剤を有していない。
この射出成形プロセスに由来する構造は図7cの平面図に示されている。この場合、金属被覆不能なプラスチック54を含むパッケージボディ部材57bは、パッケージボディ部材57aの、結合ウェブを介して結合された領域60,61の間に配置されている。特に、金属被覆不能なプラスチックはこの実施例では結合ウェブ59の間の中間室62内に配置されている。これにより、パッケージボディ部材57a,57bを有するパッケージボディ57の、機械的な安定性は高められることができる。このことは特に、金属被覆可能なプラスチック53および金属被覆不能なプラスチック54が全く化学的に結合しないか、または困難にのみ化学的に結合する場合に該当する。その結果、パッケージボディ57の安定性は実質的に結合ウェブ59のような機械的な手段により保証される。
パッケージボディ57の表面は少なくとも部分領域で、金属被覆可能なプラスチック53および金属被覆不能なプラスチック54を有している。両プラスチックは、プラスチックを含むボディ、特にオプトエレクトロニクス素子のためのパッケージボディ57を製作する、図7a〜図7dに示した中間ステップを参照しながら概略的に説明する二成分射出成形法の2つの成分を形成する。
続いて、パッケージボディ57には、パッケージボディの表面の、金属被覆可能なプラスチック53により形成される領域60,61に、金属被覆15が生ぜしめられるように、構造化された金属被覆が施される。
有利な構成では、このためにパッケージボディ57が、有利には少なくとも表面30の側でエッチングプロセスに曝される。エッチングプロセスは、プラスチックには作用するものの、金属被覆可能なプラスチック内の添加剤を実質的に不変のまま残す。これにより、添加剤、例えば粒子の形をしたパラジウムの密度が、金属被覆可能なプラスチック53により形成されるパッケージボディの表面の部分で高められる。続いて、化学的な処理により、金属、例えばCuが被着される。金属は実質的に添加剤にのみ堆積する。それにより、金属被覆不能なプラスチック54の領域は実質的にCu原子および添加剤から解放されている。これに対して、金属被覆可能なプラスチック53の領域は実質的に全面的に、例えば1μm〜2μmの厚さのCu層により覆われている。このCu層は添加剤へのCuの堆積に由来する。添加剤の密度は金属被覆可能なプラスチック53の表面でエッチングプロセスにより有利には高められている。さらに続いての化学的なプロセスかつ/または電気的なプロセスを介して、続いて、別の金属、例えばNiおよび/またはAuが、金属被覆可能なプラスチック53の、Cuを施された領域に被着されることができる。その際、Auは有利には少なくとも部分的に、そのようにして生ぜしめられた金属被覆15の表面を形成する。
金属被覆プロセスから得られる構造は図7eに平面図で示されている。
パッケージボディ57には、金属被覆可能なプラスチック53の領域60,61に、例えばAuを含む、有利には全面的な金属被覆15が施されている。金属被覆15は、金属被覆不能なプラスチック54の領域に配置された絶縁ウェブ20により、有利には2つの、電気的に互いに絶縁された部分領域16,18に隔離される。凹欠部12の底14および壁13には金属被覆16が施されている。このようにして、プラスチックを含むボディ、特にオプトエレクトロニクス素子のためのパッケージボディには、構造化された金属被覆が施されることができる。金属被覆の構造は既にボディの製作中に両プラスチック成分の形成により規定されることができる。
もちろん、複数の異なるプラスチック、特に金属被覆可能なプラスチックが使用されることもできる。これにより、異なるプラスチックが、例えばAg、AuまたはAlを含む異なる金属被覆を有することが達成されることができる。
金属被覆された領域16,18は有利には半導体チップ50のための接続導体を形成する。続いて、半導体チップ50は例えばはんだを介して凹欠部12の底14に固定される。その際、半導体チップ50は有利には電気伝導性に、例えばはんだを介して、金属被覆16に接続される。
続いて、ボンディングワイヤ52を介して半導体チップ50は金属被覆15の領域18に電気伝導性に接続される。続いて、カバー56、例えばエポキシ樹脂、アクリル樹脂またはシリコーン樹脂が凹欠部内に注入されることができる。このカバー56は半導体チップ50を有害な外的影響から保護する。このことは図7fの平面図に示されている。
半導体チップ50が例えばオプトエレクトロニクスチップとして形成されている場合、凹欠部12の金属被覆16は有利には半導体チップ50のための電気的な接続導体として役立つと同時に、半導体チップにより発生させられるか、または受信したい放射のためのリフレクタとして役立つ。
それにより、プラスチック53,54は有利には既にパッケージボディ57の金属被覆前に、この金属被覆の構造、ひいてはオプトエレクトロニクス素子の、後の電気的な接続部38,40の構造を規定する。オプトエレクトロニクス素子は、図7eに示した構造から個別化により完成されることができる。特に、この種の方法は、大量の個数のオプトエレクトロニクス素子を製作するために適している。
本特許出願は、2003年9月28日付けのドイツ連邦共和国特許出願第10308917.9号明細書の優先権および2003年9月26日付けのドイツ連邦共和国特許出願第20314966.1号明細書の優先権を主張する。これにより、両明細書のすべての開示内容はその引用によって明確に本願明細書に取り込まれる。
本発明の保護範囲は実施例を参照しながらの本発明の説明により限定されるものではない。むしろ、本発明はあらゆる新規の特徴ならびにこれらの特徴の組み合わせを包含する。このことは、たとえこの組み合わせが明確に請求項に記載されていなくても、特許請求項に記載された特徴のあらゆる組み合わせを包含するものである。
半導体チップを有する第1の実施例の、上から見た概略平面図、2つの概略断面図、概略側面図および下から見た概略平面図である。 半導体チップを有する第2の実施例の、上から見た概略平面図、概略断面図、概略側面図、下から見た概略平面図ならびに2つの概略斜視図である。 半導体チップおよびリードフレームを有する第3の実施例の概略平面図および概略断面図である。 その都度4つの半導体チップを有する第2の実施例の概略斜視図である。 その都度1つの半導体チップが配置されている複数の凹欠部を有する実施例の概略斜視図である。 半導体チップを有する実施例の概略斜視図、概略断面図および別の概略斜視図である。 本発明による方法経過の実施例を4つの中間ステップを基に説明する概略図である。

Claims (40)

  1. オプトエレクトロニクス素子であって、パッケージボディ(57)と、該パッケージボディ(57)に配置された少なくとも1つの半導体チップ(50)とが設けられている形式のものにおいて、
    パッケージボディ(57)の表面が、金属被覆される部分領域(15,16,18)と、金属被覆されない部分領域(20)とを有しており、かつパッケージボディ(57)が、少なくとも2つの異なるプラスチック(53,54)を有しており、該プラスチックのうちの1つ(54)が金属被覆不能であり、該金属被覆不能なプラスチック(54)が、金属被覆されない部分領域(20)を規定しており、パッケージボディ(57)が、内部に半導体チップ(50)が配置される凹欠部(12)を有しており、該凹欠部(12)が、リフレクタとして形成され、該リフレクタのリフレクタ面に金属被覆(15)が施されており、該金属被覆(15)が、絶縁ウェブ(20)により、電気的に互いに隔離された少なくとも2つの領域(16,18)に分割されており、該絶縁ウェブ(20)が、少なくとも部分的に、凹欠部に設けられた湾入部または湾出部(58)内に配置されていることを特徴とする、構造化された金属被覆を施されたパッケージボディを有するオプトエレクトロニクス素子。
  2. 金属被覆される部分領域(15,16,18)が、金属被覆可能なプラスチック(53)により規定されている、請求項1記載のオプトエレクトロニクス素子。
  3. 凹欠部(12)の金属被覆(15)が少なくとも部分的に、金属被覆可能なプラスチック(53)の領域に配置されている、請求項記載のオプトエレクトロニクス素子。
  4. 金属被覆(15)が、電気的な機能を請け負うために規定されている、請求項1からまでのいずれか1項記載のオプトエレクトロニクス素子。
  5. 絶縁ウェブ(20)が、金属被覆不能なプラスチック(54)により規定されている、請求項1から4までのいずれか1項記載のオプトエレクトロニクス素子。
  6. パッケージボディ(57)が、オプトエレクトロニクス素子のパッケージ(10)の部分である、請求項1からまでのいずれか1項記載のオプトエレクトロニクス素子。
  7. オプトエレクトロニクス素子であって、少なくとも1つの凹欠部(12)を有するパッケージ(10)と、凹欠部(12)内に配置された少なくとも1つの半導体チップ(50)とが設けられている形式のものにおいて、
    凹欠部(12)がリフレクタとして形成されており、該リフレクタのリフレクタ面に金属被覆(15)が施されており、それにより、金属リフレクタが形成されているようになっており、かつ金属被覆(15)が電気的な機能を請け負うために規定されており、金属被覆(15)が絶縁ウェブ(20)により、電気的に互いに隔離された少なくとも2つの領域(16,18)に分割されており、該絶縁ウェブ(20)が凹欠部を、半導体チップ(50)の表面の面対角線の延長線上に位置するように横断することを特徴とする、構造化された金属被覆を施されたパッケージボディを有するオプトエレクトロニクス素子。
  8. 金属被覆(15)が、金属被覆可能なプラスチック(53)の領域に配置されている、請求項記載のオプトエレクトロニクス素子。
  9. 金属被覆(15)が、金属被覆可能なプラスチック(53)の領域に配置されており、かつ絶縁ウェブ(20)が、金属被覆不能なプラスチック(54)により規定されており、該金属被覆不能なプラスチック(54)を、パッケージ(10)に含まれるパッケージボディ(57)が有している、請求項記載のオプトエレクトロニクス素子。
  10. 半導体チップ(50)が金属被覆(15)の第1の領域(16)に載置されており、半導体チップ(50)と第2の領域(18)との間の電気的な接続が形成されている、請求項1からまでのいずれか1項記載のオプトエレクトロニクス素子。
  11. 凹欠部(12)内の、絶縁ウェブ(20)により占有される面積が、金属被覆される面積よりも小さい、請求項1から10までのいずれか1項記載のオプトエレクトロニクス素子。
  12. 絶縁ウェブ(20)が凹欠部(12)の内面の領域に配置されており、半導体チップ(50)と第2の領域(18)との間の電気的な接続が凹欠部(12)内で形成されている、請求項10記載のオプトエレクトロニクス素子。
  13. 絶縁ウェブ(20)が凹欠部(12)の底を横断し、電気的な接続が凹欠部(12)の底で形成されている、請求項10記載のオプトエレクトロニクス素子。
  14. パッケージボディ(57)が、二成分射出成形法を使用して製作されている、請求項1または9記載のオプトエレクトロニクス素子。
  15. 両成分が、少なくとも1つの金属被覆可能なプラスチック(53)および少なくとも1つの金属被覆不能なプラスチック(54)により形成される、請求項14記載のオプトエレクトロニクス素子。
  16. パッケージボディ(57)が、金属被覆可能なプラスチック(53)を含む第1のパッケージボディ部材(57a)と、金属被覆不能なプラスチック(54)を含む少なくとも1つの別のパッケージボディ部材(57b)とを有している、請求項2または9記載のオプトエレクトロニクス素子。
  17. 第1のパッケージボディ部材(57a)が、少なくとも2つの部分領域(60,61)で形成されており、該部分領域(60,61)が結合装置(59)を介して機械的に互いに結合されている、請求項16記載のオプトエレクトロニクス素子。
  18. 別のパッケージボディ部材(57b)が結合装置(59)を少なくとも部分的に包囲するように成形されている、請求項17記載のオプトエレクトロニクス素子。
  19. 結合装置(59)が別のパッケージボディ部材(57b)を機械的に安定化する、請求項17または18記載のオプトエレクトロニクス素子。
  20. パッケージボディ部材(57a,57b)の間に、少なくとも部分的に中間室(55)が配置されている、請求項16から19までのいずれか1項記載のオプトエレクトロニクス素子。
  21. 中間室(55)がばねとして機能し、このばねが、パッケージボディ(57)の、機械的なひずみ、特に熱に起因するひずみを少なくとも部分的に補償する、請求項20記載のオプトエレクトロニクス素子。
  22. 金属被覆可能なプラスチック(53)と金属被覆不能なプラスチック(54)とが実質的に化学的に結合しない、請求項2または9記載のオプトエレクトロニクス素子。
  23. パッケージ(10)のプラスチックが任意の色に色付け可能である、請求項6または7記載のオプトエレクトロニクス素子。
  24. パッケージの、互いに隣接する2つの表面が、互いに任意の角度で配置されている、請求項6または7記載のオプトエレクトロニクス素子。
  25. 少なくとも2つの電気的な接続部(38,40)が、パッケージ(10)の、少なくとも2つの表面に設けられている、請求項6または7記載のオプトエレクトロニクス素子。
  26. パッケージ(10)が金属粒子、ヒートシンクまたは貫通接続部を有している、請求項6または7記載のオプトエレクトロニクス素子。
  27. 素子がMID(=Molded Interconnect Device)である、請求項1から26までのいずれか1項記載のオプトエレクトロニクス素子。
  28. 金属被覆(15)の1つの領域がリードフレーム(42,44)により形成されている、請求項1から27までのいずれか1項記載のオプトエレクトロニクス素子。
  29. 半導体チップ(50)がオプトエレクトロニクス半導体チップならびにエレクトロニクス半導体チップを含む、請求項1から28までのいずれか1項記載のオプトエレクトロニクス素子。
  30. エレクトロニクス半導体チップが、オプトエレクトロニクス半導体チップを制御するためのICチップである、請求項29記載のオプトエレクトロニクス素子。
  31. 請求項1から30までのいずれか1項記載のオプトエレクトロニクス素子の、プラスチックを含むパッケージボディ(57)に、構造化された金属被覆を施す方法において、
    a)パッケージボディ(57)を、そのうちの1つ(54)が金属被覆不能である少なくとも2つのプラスチック(53,54)による二成分射出成形法で製作し、
    b)パッケージボディに、金属被覆される領域(15,16,18)と金属被覆されない領域(20)とが形成されるように金属被覆を施し、その際、金属被覆されない領域が、金属被覆不能なプラスチック(54)により規定されるようにする
    ことを特徴とする、オプトエレクトロニクス素子のパッケージボディに、構造化された金属被覆を施す方法。
  32. 構造化された金属被覆(15,16,18)を少なくとも部分的にパッケージボディ(57)の表面に配置する、請求項31記載の方法。
  33. 金属被覆される領域(15,16,18)を、金属被覆可能なプラスチック(53)により規定する、請求項31または32記載の方法。
  34. 構造化された金属被覆(15,16,18)を少なくとも部分的に、パッケージボディ(57)の化学的な処理および/または電気的な処理により生ぜしめる、請求項31から33までのいずれか1項記載の方法。
  35. プラスチックを含むパッケージボディ(57)と、該パッケージボディに配置された少なくとも1つの半導体チップ(50)とを有するオプトエレクトロニクス素子を製作する方法において、
    a)パッケージボディ(57)を請求項31から34までのいずれか1項記載の方法に従って製作し、かつ構造化された金属被覆を施し、
    b)半導体チップ(50)をパッケージボディ(57)に配置する
    ことを特徴とする、オプトエレクトロニクス素子を製作する方法。
  36. 金属被覆不能なプラスチック(54)がLCPまたはPBTを含む、請求項31から35までのいずれか1項記載の方法。
  37. 金属被覆可能なプラスチック(53)がLCPまたはPBTを含む、請求項33記載の方法。
  38. 金属被覆可能なプラスチック(53)が、該プラスチックの金属被覆を容易にする添加剤を含む、請求項33記載の方法。
  39. 構造化された金属被覆(15,16,18)を、電気的に互いに絶縁された少なくとも2つの領域(16,18)で形成する、請求項31から38までのいずれか1項記載の方法。
  40. 半導体チップ(50)を前記領域のうちの1つ(16)に配置し、構造化された金属被覆(15,16,18)の、電気的に互いに絶縁された領域(16,18)が少なくとも部分的に半導体チップ(50)の接続導体(38,40)を形成するようにする、請求項39記載の方法。
JP2004568641A 2003-02-28 2003-12-30 構造化された金属被覆を施されたパッケージボディを有するオプトエレクトロニクス素子、この種の素子を製作する方法、およびプラスチックを含むボディに、構造化された金属被覆を施す方法 Expired - Lifetime JP4603368B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE2003108917 DE10308917A1 (de) 2003-02-28 2003-02-28 Optoelektronisches Bauteil mit metallisiertem Reflektor
DE20314966U DE20314966U1 (de) 2003-02-28 2003-09-26 Optoelektronisches Bauteil mit metallisiertem Reflektor
PCT/DE2003/004291 WO2004077558A1 (de) 2003-02-28 2003-12-30 Optoelektronisches bauteil mit strukturiert metallisiertem gehäusekörper, verfahren zur herstellung eines derartigen bauteils und verfahren zur strukturierten metallisierung eines kunststoff enthaltenden körpers

Publications (2)

Publication Number Publication Date
JP2006514434A JP2006514434A (ja) 2006-04-27
JP4603368B2 true JP4603368B2 (ja) 2010-12-22

Family

ID=32928852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004568641A Expired - Lifetime JP4603368B2 (ja) 2003-02-28 2003-12-30 構造化された金属被覆を施されたパッケージボディを有するオプトエレクトロニクス素子、この種の素子を製作する方法、およびプラスチックを含むボディに、構造化された金属被覆を施す方法

Country Status (6)

Country Link
US (1) US7247940B2 (ja)
EP (1) EP1597764A1 (ja)
JP (1) JP4603368B2 (ja)
KR (1) KR101025234B1 (ja)
TW (1) TWI250665B (ja)
WO (1) WO2004077558A1 (ja)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19755734A1 (de) * 1997-12-15 1999-06-24 Siemens Ag Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Bauelementes
WO2004107461A1 (en) * 2003-05-28 2004-12-09 Seoul Semiconductor Co., Ltd. Light emitting diode package and light emitting diode system having at least two heat sinks
US7183588B2 (en) * 2004-01-08 2007-02-27 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Light emission device
DE102004051379A1 (de) * 2004-08-23 2006-03-23 Osram Opto Semiconductors Gmbh Vorrichtung für ein optoelektronisches Bauteil und Bauelement mit einem optoelektronischen Bauteil und einer Vorrichtung
US20060125716A1 (en) * 2004-12-10 2006-06-15 Wong Lye Y Light-emitting diode display with compartment
US7224047B2 (en) * 2004-12-18 2007-05-29 Lsi Corporation Semiconductor device package with reduced leakage
US9793247B2 (en) 2005-01-10 2017-10-17 Cree, Inc. Solid state lighting component
US7821023B2 (en) 2005-01-10 2010-10-26 Cree, Inc. Solid state lighting component
US9070850B2 (en) 2007-10-31 2015-06-30 Cree, Inc. Light emitting diode package and method for fabricating same
DE102005017527A1 (de) * 2005-04-15 2006-11-02 Osram Opto Semiconductors Gmbh Oberflächenmontierbares optoelektronisches Bauelement
US8669572B2 (en) 2005-06-10 2014-03-11 Cree, Inc. Power lamp package
KR20080106402A (ko) 2006-01-05 2008-12-05 일루미텍스, 인크. Led로부터 광을 유도하기 위한 개별 광학 디바이스
US8044412B2 (en) 2006-01-20 2011-10-25 Taiwan Semiconductor Manufacturing Company, Ltd Package for a light emitting element
US7675145B2 (en) 2006-03-28 2010-03-09 Cree Hong Kong Limited Apparatus, system and method for use in mounting electronic elements
KR100798383B1 (ko) * 2006-03-31 2008-01-28 서울반도체 주식회사 열방출 효율이 개선된 발광다이오드 패키지 및 이의 제조방법
KR101216932B1 (ko) * 2006-04-03 2013-01-18 서울반도체 주식회사 램프형 발광소자
US8748915B2 (en) 2006-04-24 2014-06-10 Cree Hong Kong Limited Emitter package with angled or vertical LED
US7635915B2 (en) * 2006-04-26 2009-12-22 Cree Hong Kong Limited Apparatus and method for use in mounting electronic elements
SG139570A1 (en) * 2006-07-13 2008-02-29 Avago Technologies General Ip A miniature composite assembly that incorporates multiple devices that use different wavelengths of light and a method for making the composite assembly
SG139568A1 (en) * 2006-07-13 2008-02-29 Avago Technologies General Ip Remote control receiver device and ambient light photosensor device incoporated into a single composite assembly
SG139569A1 (en) * 2006-07-13 2008-02-29 Avago Technologies General Ip A composite assembly that incorporate multiple devices that use different wavelengths of light and method for making same
US8735920B2 (en) 2006-07-31 2014-05-27 Cree, Inc. Light emitting diode package with optical element
US8367945B2 (en) 2006-08-16 2013-02-05 Cree Huizhou Opto Limited Apparatus, system and method for use in mounting electronic elements
DE102006046678A1 (de) * 2006-09-29 2008-04-03 Osram Opto Semiconductors Gmbh Gehäuse für ein optoelektronisches Bauelement, optoelektronisches Bauelement und Verfahren zum Herstellen eines Gehäuses für ein optoelektronisches Bauelement
EP2070123A2 (en) 2006-10-02 2009-06-17 Illumitex, Inc. Led system and method
US7800304B2 (en) * 2007-01-12 2010-09-21 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Multi-chip packaged LED light source
US9711703B2 (en) 2007-02-12 2017-07-18 Cree Huizhou Opto Limited Apparatus, system and method for use in mounting electronic elements
US7732234B2 (en) * 2007-02-15 2010-06-08 Hymite A/S Fabrication process for package with light emitting device on a sub-mount
US10256385B2 (en) 2007-10-31 2019-04-09 Cree, Inc. Light emitting die (LED) packages and related methods
US8866169B2 (en) 2007-10-31 2014-10-21 Cree, Inc. LED package with increased feature sizes
USD615504S1 (en) 2007-10-31 2010-05-11 Cree, Inc. Emitter package
USD633631S1 (en) 2007-12-14 2011-03-01 Cree Hong Kong Limited Light source of light emitting diode
EP2073280A1 (de) 2007-12-20 2009-06-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Reflektive Sekundäroptik und Halbleiterbaugruppe sowie Verfahren zu dessen Herstellung
USD634863S1 (en) 2008-01-10 2011-03-22 Cree Hong Kong Limited Light source of light emitting diode
KR20100122485A (ko) 2008-02-08 2010-11-22 일루미텍스, 인크. 발광체층 쉐이핑을 위한 시스템 및 방법
US8049230B2 (en) 2008-05-16 2011-11-01 Cree Huizhou Opto Limited Apparatus and system for miniature surface mount devices
DE102008030815A1 (de) * 2008-06-30 2009-12-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Bauelementen
US8791471B2 (en) 2008-11-07 2014-07-29 Cree Hong Kong Limited Multi-chip light emitting diode modules
TW201034256A (en) 2008-12-11 2010-09-16 Illumitex Inc Systems and methods for packaging light-emitting diode devices
US8368112B2 (en) 2009-01-14 2013-02-05 Cree Huizhou Opto Limited Aligned multiple emitter package
US20110037083A1 (en) * 2009-01-14 2011-02-17 Alex Chi Keung Chan Led package with contrasting face
US8415692B2 (en) 2009-07-06 2013-04-09 Cree, Inc. LED packages with scattering particle regions
US8598809B2 (en) 2009-08-19 2013-12-03 Cree, Inc. White light color changing solid state lighting and methods
US8585253B2 (en) 2009-08-20 2013-11-19 Illumitex, Inc. System and method for color mixing lens array
US8449128B2 (en) 2009-08-20 2013-05-28 Illumitex, Inc. System and method for a lens and phosphor layer
JP5936810B2 (ja) 2009-09-11 2016-06-22 ローム株式会社 発光装置
JP6096168B2 (ja) * 2009-09-11 2017-03-15 ローム株式会社 発光装置
US8101962B2 (en) * 2009-10-06 2012-01-24 Kuang Hong Precision Co., Ltd. Carrying structure of semiconductor
JP5367668B2 (ja) * 2009-11-17 2013-12-11 スタンレー電気株式会社 発光装置およびその製造方法
DE102009058421A1 (de) 2009-12-16 2011-06-22 OSRAM Opto Semiconductors GmbH, 93055 Verfahren zur Herstellung eines Gehäuses für ein optoelektronisches Halbleiterbauteil, Gehäuse und optoelektronisches Halbleiterbauteil
US8525213B2 (en) * 2010-03-30 2013-09-03 Lg Innotek Co., Ltd. Light emitting device having multiple cavities and light unit having the same
KR101039994B1 (ko) * 2010-05-24 2011-06-09 엘지이노텍 주식회사 발광소자 및 이를 구비한 라이트 유닛
DE102010023955A1 (de) 2010-06-16 2011-12-22 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil
TWI452960B (zh) * 2010-11-25 2014-09-11 Kuang Hong Prec Co Ltd 具有熱傳導性質的模塑互連組件及其製造方法
JP2014038876A (ja) * 2010-12-15 2014-02-27 Panasonic Corp 半導体発光装置
USD665367S1 (en) * 2011-08-12 2012-08-14 Silitek Electronic (Guangzhou) Co., Ltd. Package carrier
USD665366S1 (en) * 2011-08-12 2012-08-14 Silitek Electronic (Guangzhou) Co., Ltd. Package carrier
US8564004B2 (en) 2011-11-29 2013-10-22 Cree, Inc. Complex primary optics with intermediate elements
DE102012107829B4 (de) * 2012-08-24 2024-01-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische Bauelemente und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102013205594A1 (de) * 2013-03-28 2014-10-02 Osram Opto Semiconductors Gmbh Laserbauelement und Verfahren zu seiner Herstellung
DE102013114345A1 (de) * 2013-12-18 2015-06-18 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
US9305874B2 (en) * 2014-04-13 2016-04-05 Infineon Technologies Ag Baseplate for an electronic module and method of manufacturing the same
DE102015009454A1 (de) 2014-07-29 2016-02-04 Micronas Gmbh Elektrisches Bauelement
JP6831624B2 (ja) * 2015-11-27 2021-02-17 ローム株式会社 Led発光装置
JP2017157684A (ja) * 2016-03-02 2017-09-07 ローム株式会社 発光装置およびその製造方法
CN106015994A (zh) * 2016-07-06 2016-10-12 木林森股份有限公司 一种内嵌式防水led光源支架
JP7337590B2 (ja) * 2019-08-05 2023-09-04 ローム株式会社 半導体発光装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3037676A1 (de) * 1980-10-04 1982-05-13 Preh, Elektrofeinmechanische Werke, Jakob Preh, Nachf. Gmbh & Co, 8740 Bad Neustadt Schiebeschalter
FR2547087B1 (fr) * 1983-05-30 1985-07-12 Radiotechnique Compelec Element de panneau d'affichage a cristaux semi-conducteurs et panneau comportant ledit element
ES2065940T3 (es) * 1989-05-31 1995-03-01 Siemens Ag Opto-componente montable en la superficie.
JPH04160713A (ja) * 1990-10-23 1992-06-04 Seiko Epson Corp 回転スイッチ基板
JPH04239795A (ja) * 1991-01-23 1992-08-27 Kitagawa Ind Co Ltd 射出成形回路部品の製造方法
JP2714272B2 (ja) * 1991-06-04 1998-02-16 シャープ株式会社 電子部品
DE4242842C2 (de) * 1992-02-14 1999-11-04 Sharp Kk Lichtemittierendes Bauelement zur Oberflächenmontage und Verfahren zu dessen Herstellung
US5534718A (en) * 1993-04-12 1996-07-09 Hsi-Huang Lin LED package structure of LED display
JP2981370B2 (ja) 1993-07-16 1999-11-22 シャープ株式会社 Midチップ型発光素子
DE4416986A1 (de) * 1993-10-29 1995-05-04 Albert Schmidbauer Verfahren zum Herstellen eines Bauteils aus thermoplastischem Kunststoff mit wenigstens einem integrierten, elektrisch leitenden Abschnitt sowie nach diesem Verfahren hergestelltes Bauteil
JP3832877B2 (ja) 1995-07-26 2006-10-11 日亜化学工業株式会社 セラミックスledパッケージおよびその製造方法
DE19549818B4 (de) * 1995-09-29 2010-03-18 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiter-Bauelement
JP3787220B2 (ja) 1997-07-30 2006-06-21 ローム株式会社 チップ型発光素子
JP3472429B2 (ja) * 1997-02-28 2003-12-02 シャープ株式会社 側面発光表示装置の製造方法
DE59810663D1 (de) * 1997-11-19 2004-03-04 Tyco Electronics Logistics Ag HF-Koaxial-Steckverbinderteil
US6147367A (en) * 1997-12-10 2000-11-14 Industrial Technology Research Institute Packaging design for light emitting diode
US6169295B1 (en) * 1998-05-29 2001-01-02 Maxim Integrated Products, Inc. Infrared transceiver module and method for making same
JP4296644B2 (ja) * 1999-01-29 2009-07-15 豊田合成株式会社 発光ダイオード
JP3217322B2 (ja) * 1999-02-18 2001-10-09 日亜化学工業株式会社 チップ部品型発光素子
JP3887124B2 (ja) * 1999-04-30 2007-02-28 ローム株式会社 チップ型半導体発光素子
DE19922369B4 (de) * 1999-05-14 2004-09-02 Trw Automotive Electronics & Components Gmbh & Co. Kg Flüssigkristallanzeige
JP3964590B2 (ja) * 1999-12-27 2007-08-22 東芝電子エンジニアリング株式会社 光半導体パッケージ
DE10004162A1 (de) 2000-02-01 2001-08-09 Bosch Gmbh Robert Verfahren zur Kontaktierung einer Leiterplatte mit einer auf einem Träger angeordneten Leiterbahn und Vorrichtung
JP2001223305A (ja) * 2000-02-10 2001-08-17 Matsushita Electric Ind Co Ltd 樹脂封止半導体装置
DE20004900U1 (de) 2000-03-17 2000-08-17 Komos Gmbh Komponenten Module Einteiliger Abdeckrahmen für Elektroinstallationsgeräte mit teilweiser Metallisierung
US6518600B1 (en) * 2000-11-17 2003-02-11 General Electric Company Dual encapsulation for an LED
DE10117889A1 (de) * 2001-04-10 2002-10-24 Osram Opto Semiconductors Gmbh Leiterrahmen und Gehäuse für ein strahlungsemittierendes Bauelement, strahlungsemittierendes Bauelement sowie Verfahren zu dessen Herstellung
JP3891400B2 (ja) * 2001-07-25 2007-03-14 シチズン電子株式会社 発光ダイオード
DE10214121C1 (de) 2002-03-28 2003-12-24 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit mehreren Halbleiterchips
EP1601103B1 (en) * 2003-03-04 2012-02-29 Nippon Telegraph And Telephone Corporation Phase comparison circuit and cdr circuit

Also Published As

Publication number Publication date
WO2004077558A1 (de) 2004-09-10
TW200419830A (en) 2004-10-01
TWI250665B (en) 2006-03-01
KR101025234B1 (ko) 2011-04-01
JP2006514434A (ja) 2006-04-27
KR20050116803A (ko) 2005-12-13
US20040232435A1 (en) 2004-11-25
US7247940B2 (en) 2007-07-24
EP1597764A1 (de) 2005-11-23

Similar Documents

Publication Publication Date Title
JP4603368B2 (ja) 構造化された金属被覆を施されたパッケージボディを有するオプトエレクトロニクス素子、この種の素子を製作する方法、およびプラスチックを含むボディに、構造化された金属被覆を施す方法
US7718451B2 (en) Method for producing an optoelectronic device with patterned-metallized package body and method for the patterned metalization of a plastic-containing body
US8669572B2 (en) Power lamp package
US9698319B2 (en) LED package with lead terminals having protrusions of differing widths and method for fabricating the same
JP7381974B2 (ja) 発光装置
JP3682230B2 (ja) 表面実装型ビーム放射および/または受信素子
US6459130B1 (en) Optoelectronic semiconductor component
KR101108403B1 (ko) 작은 밑면적을 갖는 led 패키지 다이
JP5340398B2 (ja) 半導体コンポーネント用の担体、半導体コンポーネントおよび担体の製造方法
EP2654093B1 (en) Package and method for manufacturing package
JP2008502159A (ja) 反射レンズを備えたパワー発光ダイパッケージおよびその作製方法
JP2003218398A (ja) 表面実装型発光ダイオード及びその製造方法
KR20060125023A (ko) 측면 발광형 엘이디 패키지 및 그 제조 방법
IE20020300A1 (en) An Illuminator
TW200830560A (en) Housing for optoelectronic component, optoelectronic component and method of manufacturing housing for optoelectronic component
JPH11195794A (ja) 光電素子および該光電素子の製造方法
KR20130080020A (ko) 광전자 소자
KR20120039023A (ko) 발광 다이오드 그리고 발광 다이오드를 제조하기 위한 방법
JPH11340517A (ja) 半導体発光装置
KR101052967B1 (ko) 레이저다이오드 소자의 제조 방법, 레이저다이오드 소자의하우징 및 레이저다이오드 소자
US7766560B2 (en) Connector module and method of manufacturing the same
JPH11340378A (ja) 半導体発光装置の製造方法
TW201727145A (zh) 光學裝置封裝及其製造方法
KR20130099177A (ko) 광전 소자용 하우징 및 그 하우징의 제조 방법
US10943892B2 (en) Light-emitting semiconductor chip, light-emitting component and method for producing a light-emitting component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090611

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090824

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090831

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091013

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100903

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101001

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4603368

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term