KR101025234B1 - 구조화 방식으로 금속화된 하우징 바디를 갖는 광전자소자,상기 광전자소자의 제조 방법 및 플라스틱을 포함하는하우징 바디를 구조화 방식으로 금속화하기 위한 방법 - Google Patents

구조화 방식으로 금속화된 하우징 바디를 갖는 광전자소자,상기 광전자소자의 제조 방법 및 플라스틱을 포함하는하우징 바디를 구조화 방식으로 금속화하기 위한 방법 Download PDF

Info

Publication number
KR101025234B1
KR101025234B1 KR1020057015964A KR20057015964A KR101025234B1 KR 101025234 B1 KR101025234 B1 KR 101025234B1 KR 1020057015964 A KR1020057015964 A KR 1020057015964A KR 20057015964 A KR20057015964 A KR 20057015964A KR 101025234 B1 KR101025234 B1 KR 101025234B1
Authority
KR
South Korea
Prior art keywords
housing body
plastic
metallized
optoelectronic devices
region
Prior art date
Application number
KR1020057015964A
Other languages
English (en)
Other versions
KR20050116803A (ko
Inventor
헤르베르트 브루너
토마스 회퍼
프랑크 묄머
라이너 제발트
귄터 봐이틀
마르쿠스 차일러
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE2003108917 external-priority patent/DE10308917A1/de
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20050116803A publication Critical patent/KR20050116803A/ko
Application granted granted Critical
Publication of KR101025234B1 publication Critical patent/KR101025234B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 구조화 방식으로 금속화 하우징 바디를 갖는 광전자소자에 관한 것이다. 본 발명에 따르면, 상기 하우징 바디(57)의 표면은 금속화된 부분 영역(15) 및 금속화되지 않은 부분 영역(20)을 가지며, 상기 하우징 바디(57)는 두 개 이상의 상이한 플라스틱(53, 54)을 포함하며, 상기 플라스틱 중 하나는 금속화될 수 없는 플라스틱(54)이고, 상기 금속화될 수 없는 플라스틱(54)은 금속화되지 않은 부분 영역(20)을 결정한다. 또한, 본 발명은 광전자소자를 제조하기 위한 방법 및 플라스틱을 포함하는 바디를 구조화 방식으로 금속화하기 위한 방법에 관한 것이다.

Description

구조화 방식으로 금속화된 하우징 바디를 갖는 광전자소자, 상기 광전자소자의 제조 방법 및 플라스틱을 포함하는 하우징 바디를 구조화 방식으로 금속화하기 위한 방법{OPTOELECTRONIC COMPONENT COMPRISING A HOUSING BODY WHICH IS METALLISED IN A STRUCTURED MANNER, METHOD FOR PRODUCING ONE SUCH COMPONENT, AND METHOD FOR THE STRUCTURED METALLISATION OF A BODY CONTAINING PLASTIC}
본 발명은 청구항 제1항의 전제부 및 청구항 제10항의 전제부에 따른 광전자소자, 특히 표면 실장형(surface-mountable) 광전자소자, 청구항 제37항의 전제부에 따른 플라스틱을 포함하는 하우징 바디를 구조화 방식으로 금속화하기 위한 방법 및 청구항 제41항의 전제부에 따른 광전자소자의 제조 방법에 관한 것이다.
종래의 표면 실장형 광전자소자의 경우는 먼저 소자를 미리 패키징(packaging)하는 것이 통상적이며, 이러한 패키징은 미리 제조된 반도체 프레임(리드 프레임)이 소자 하우징의 적어도 일부를 형성하는 적합한 플라스틱 재료와 함께 사출되는 방식으로 이루어진다. 이러한 소자는 예컨대 상부면에 홈 또는 리세스를 가지며, 이러한 홈 또는 리세스 안으로 양측으로부터 리드 프레임 단자들이 삽입되며, 하나의 리드 프레임 단자 위에 예컨대 발광다이오드칩과 같은 반도체 칩이 부착되어 전기적으로 접촉된다. 그런 다음, 리세스 안에 투명한 주물형 컴파운드 (casting compound)가 충전되는 것이 일반적이다. 이와 같은 표면 실장형 광전자소자의 기본 형태는 Siemens Components 29(1991), 제 4호, 147-149쪽에 실린 F.Moellmer 및 G.Waitl의 논문 "Siemens SMT-TOPLED fuer die Oberflaechenmontage(표면 실장용 Siemens SMT-TOPLED)"에 공지되어 있다.
이와 같은 유형의 소자들은 예컨대 리모트컨트롤이나 차광막(light barrier)에서 송신기 및 수신기로 사용되거나, 이동전화와 컴퓨터 간의 데이터 전송을 위해 사용된다. 광전자소자가 송신기로 형성될 경우에는, 대개 최대한 균일하고 작은 각도를 갖는 방사 특성(radiation characteristic)이 요구된다. 수신기로 형성되는 소자의 경우에도 마찬가지일 수 있다. 종래의 SMT 구조 타입의 경우는 이러한 방사 특성이 소자 위에 설치된 렌즈에 의해서 달성되는 것이 통상적이다. 그러나 렌즈를 통한 광원의 이미지 투사시 확산형 플라스틱 반사기를 사용하는 것은 불리하다. 또한, 광전자소자의 전체 높이(overall height)가 높아진다. 이와 같이 필요한 설치공간이 확대될 뿐만 아니라, 소자 표면이 평평하지 않아서 인쇄회로기판의 조립을 위한 "픽 앤드 플레이스(pick and place)" 방법을 사용하기가 어려워지는 단점이 있다.
또한, 소위 MID(Molded Interconnect Device) 소자가 공지되어 있으며, 이 소자는 전술한 소자의 경우와 달리 리드 프레임이 필요 없다. MID 소자의 경우는, 사출주조에 의해 임의로 성형된 플라스틱 바디를 제조한 후에 바디 표면에 금속화 영역이 제공된다.
이러한 방법에 의해 제조된 광전자소자 및 레이저 구조화에 따른 금속화 영 역 제조 방법은 2000년 9월 27-28일에 개최된 제 4회 Molded Interconnect Device MID 2000 국제 대회에서 발표된 H.Yamanaka, T.Suzuki 및 S.Matsushima의 논문 "MID Technology to miniaturize electro-optical devices"의 129-139쪽에 공지되어 있다. 이 논문에 공지된 광전자소자는 특히 간단한 방식으로 제조될 수 있으며, 이 논문의 도 4 내지 6에서 볼 수 있는 바와 같이 렌즈가 사용된다. 따라서 상기 광전자소자도 전술한 단점들을 갖는다.
따라서 본 발명의 목적은 간단하게 제조될 수 있는 개선된 광전자소자 및 광전자소자를 제조하기 위한 간소화된 방법을 제공하는 것이다. 또한, 플라스틱을 포함하는 바디, 특히 광전자소자용 하우징 바디를 구조화 방식으로 금속화하기 위한 방법을 제공하는 것이다.
이러한 목적은 청구항 1항 및 10항의 특징들을 갖는 광전자소자, 청구항 37항에 따른 플라스틱을 포함하는 바디를 구조화 방식으로 금속화하기 위한 방법 및 청구항 41항에 따른 광전자소자 제조 방법에 의해 달성된다. 본 발명의 바람직한 실시예 및 개선예는 종속항에 제시된다.
본 발명의 제 1 실시예에 따른 광전자소자는 하우징 바디 및 하우징 바디 상에 배치된 하나 이상의 반도체 칩을 포함하며, 상기 하우징 바디의 표면은 금속화된 부분 영역 및 금속화되지 않은 부분 영역을 가지며, 상기 하우징 바디는 두 개 이상의 상이한 플라스틱을 포함하는데, 이 중 하나의 플라스틱은 금속화될 수 없으며 금속화되지 않은 부분 영역을 결정한다.
하우징 바디의 측면 영역과 같은 하나의 평면 영역 위에 금속화된 부분 영역 및 금속화되지 않은 부분 영역이 함께 배치될 필요 없이, 하우징 바디의 전체 표면이 금속화된 부분 영역 및 금속화되지 않은 부분 영역을 가질 수 있다는 사실이 주목된다.
바람직하게는, 하우징 바디에 포함되는 또 다른 플라스틱이 금속화될 수 있도록 형성된다. 특히 바람직하게는, 이와 같이 금속화될 수 있는 플라스틱이 하우징 바디 표면의 금속화된 부분 영역을 결정한다.
금속화를 위해 적합한 플라스틱으로 예컨대 액정폴리머(LCP) 또는 폴리뷰틸렌텔레프탈레이트(PBT)가 있다. 이러한 플라스틱은 바람직하게는 전기 절연 형태를 가지며, 특히 바람직하게는 팔라듐과 같은 첨가제를 첨가하는 방식으로 금속화될 수 있거나 금속화될 수 없도록 형성될 수 있다.
이와 같은 유형의 광전자소자는 금속화 영역이 하우징 바디 위에 제공된 후에 복잡하게 구조화될 필요없이, 이러한 플라스틱을 사용하여 이중복합사출성형 공정(two-component injection-molding process)으로 하우징 바디를 제조할 때 이미 금속화될 수 없는 플라스틱 및 금속화될 수 있는 플라스틱에 의해 금속화 구조가 결정될 수 있다는 장점이 있다. 따라서 금속화 영역은 바람직하게는 하우징 바디 위에 제공되는 동안에 자체적으로 구조화된다. 위에서 예로 언급한 플라스틱이 이와 같은 유형의 사출성형 방법으로 처리될 수 있다.
본 발명의 한 바람직한 실시예에서는, 하우징 바디를 포함하는 광전자소자의 하우징이 하우징 바디 내에 형성될 수 있는 하나 이상의 리세스를 갖는다. 이러한 리세스 내에 바람직하게 반도체 칩이 제공된다. 또한, 리세스를 제한하는 벽은 반도체 칩에 의해 방출되는 전자기광을 위한 반사기를 바람직하게 형성하며, 금속화 영역을 가질 수 있으며, 이와 동시에 상기 금속화 영역이 반사가능하게 형성되고 소자의 전기적 접속 도체로 작용할 수 있다. 특히 바람직하게는, 반사기는 반도체 칩에 의해 수신되는 방출광에 대해서도 반사가능하게 형성된다.
본 발명의 또 다른 실시예에 따른 광전자소자는 하나 이상의 리세스를 포함하는 하우징을 갖는다. 이러한 리세스 내에 하나 이상의 반도체 칩이 제공된다. 리세스를 제한하는 벽이 반도체 칩에 의해 방출되는 전자기적 방출광을 위한 반사기를 형성하고 금속화 영역을 가지는데, 상기 금속화 영역은 이와 동시에 소자의 전기적 접속 도체로 작용한다.
이와 같이 형성된 광전자소자는 렌즈를 필요로 하지 않으며 바람직하게는 작은 각도를 갖는 균일한 방사 또는 수신 특성을 달성할 수 있다. 이러한 방사 또는 수신 특성은 원뿔, 포물면, 쌍곡면, 타원면, 구형 반사기로 형성되거나, 원뿔대 형태의 바디 세그먼트로 형성되는 반사기 형태일 경우에만 바람직하게 나타난다. 기본적으로 리세스, 즉 반사기의 임의의 형태가 가능하다. 성형(shaping)은 금속화 영역 제공을 위해 사용된 방법 또는 하우징 바디의 제조 방법에 의해서만 제한된다. 따라서 전술한 리세스 형태의 예에만 제한되지 않는다.
플라스틱을 포함하는, 바람직하게는 플라스틱으로 이루어지는 하우징을 금속화하기 위한 바람직한 방법으로는 이중복합사출성형 방법, 부가 방식의(additive) 및 감법 방식의(subtractive) 레이저 구조화 방법, 마스킹(masking) 및 최초에 완전히 금속화된 표면의 구조화 또는 마스킹 기술을 이용한 반사기 상에서의 선택적인 증발 방법이 있다.
여기서 감법 방식의 레이저 구조화는 레이저 지원(laser-aided) 방법을 이용하여 미리 제공된 금속화 영역을 구조화하는 것이며, 이에 반해 부가 방식의 레이저 구조화는 금속화될 영역을 레이저 지원 방법에 의해 한정하는 것이다.
바람직하게는 하우징 바디 제조를 위한 이중복합사출성형 방법이 적어도 리세스의 금속화 영역을 한정하기 위해 사용되며, 하나의 성분은 하나 이상의 금속화될 수 없는 플라스틱을 포함하며, 다른 성분은 하나 이상의 금속화될 수 있는 플라스틱을 포함하며, 리세스의 금속화 영역은 금속화될 수 있는 플라스틱 및/또는 금속화될 수 없는 플라스틱에 의해 결정된다.
금속화 영역의 구조는 하우징 바디의 형태에 의해서 바람직하게 미리 결정될 수 있다. 하우징 바디 위에 비교적 복잡한 구조화에 따라 금속화 영역을 제공하는 과정은 부가 방식의 복잡한 레이저 구조화 방법에 의해 구조화 방식에 따라 금속화 영역을 제공하는 과정과 마찬가지로 생략될 수 있다.
리세스의 금속화는 발광다이오드칩으로 형성되는 반도체 칩의 높은 수율을 달성한다. 이러한 소자의 효율은 종래의 광전자소자에 비해 크게 개선될 수 있다. 또한, 렌즈가 필요 없으므로 평평한 소자 표면 및 낮은 전체 높이가 달성된다. 이를 통해서, 픽 앤드 플레이스 방법을 이용하여 간단하고 저렴하게 소자가 인쇄회로기판 위에 조립될 수 있다.
본 발명의 한 바람직한 실시예에서는, 금속화 영역이 절연 웨브(또는 더 바람직하게는 금속화 영역 내에 형성된 절연 갭)에 의해 전기적으로 분리된 두 개 이상의 영역으로 분할된다. 이 경우, 금속화 영역의 한 영역에는 반도체 칩이 제공되고 및/또는 반도체 칩과 리세스 또는 반사기 내에 있는 제 2 영역 간의 전기적 연결이 제조될 수 있기 때문에, 특히 낮은 전체 높이의 소자들이 제공될 수 있다.
절연 웨브는 리세스를 제한하는 표면 영역에 바람직하게 배치되고, 이 리세스 내에서 반도체 칩과 제 2 영역 간의 전기적 연결이 제조된다. 다시 말해, 절연 웨브는 리세스 또는 반사기 내부에 바람직하게 제공된다.
특히 바람직하게, 절연 웨브는 하우징 바디의 금속화될 수 없는 플라스틱에 의해 결정된다.
절연 웨브의 한 바람직한 실시예에서, 절연 웨브는 리세스의 바닥 영역을 통해 연장되고, 반도체 칩과 리세스 바닥에 있는 금속화 영역의 제 2 영역 간의 전기적 연결이 제조된다. 따라서 소자 높이의 확대 없이, 바람직하게 비교적 큰 반사기 높이가 달성될 수 있다. 이를 통해, 작은 각도를 가지며 균일한 방사 또는 수신 특성이 달성될 수 있는데, 그 이유는 리세스 또는 반사기 내부에서 반도체 칩과 금속화 영역 간의 본딩 결합(bonding connection)이 이루어지기 때문이다. 이러한 변형예에서, 본딩 와이어(bonding wire)의 아크(arc)는 리세스 또는 반사기에 의해 둘러싸인 공간 내에 배치되는 것이 바람직하다. 이러한 본딩 와이어의 아크는 리세스 또는 반사기 에지 너머로 유도되지 않는 것이 특히 바람직하다.
전술한 실시예의 한 개선예에서, 절연 웨브는 적어도 일부가 - 평면도로 볼 때 - 적어도 반도체 칩의 표면 대각선의 연장부 내에서 반사기 벽을 지나 리세스로부터 연장하도록 리세스를 가로지른다. 따라서 더 높은 반사기 효율이 달성될 수 있다. 반도체 칩으로부터 측면으로 방출되는 방출광의 대부분은 반도체 칩 측면에 의해 방출되는데, 수직의 칩 에지에 의해서는 방출되지 않는다. 방출광의 작은 일부만이 수직의 칩 에지에서 방출된다. 따라서 반사되지 않는 절연 웨브 또는 약간만 반사되는 절연 웨브는 반도체 칩 에지에 관련하여 바람직하게는 대각선 연장부 내에 존재한다.
절연 웨브의 또 다른 바람직한 실시예에서는, 절연 웨브가 리세스의 톱니형 마디 또는 릴리프(relief) 영역 내에 배치된다. 바람직하게는, 절연 웨브 또는 톱니형 마디 또는 릴리프는 반도체 칩에 의해 발생되는 방출광의 최소량만이 반사되어서, 반사기 효율이 바람직하게는 높아지도록 배치된다. 톱니형 마디 또는 릴리프는 바람직하게는 리세스 벽 내에 제공된다. 특히 바람직하게는 반사기 표면이 최소 크기로 축소된다.
또한, 리세스 벽의 톱니형 마디 또는 릴리프 영역에서는 본딩 결합이 이루어지고 바닥에서는 본딩 결합이 이루어지지 않는다는 장점이 있다. 소자 크기에 바람직하게 작용할 수 있을 정도로 리세스 바닥이 축소될 수 있다.
본 발명의 또 다른 바람직한 실시예에서는, 절연 웨브로 이루어진 표면이 리세스 내에서 금속화된 표면 영역에 비해 가능한한 작다. 이는 절연 웨브가 금속화 영역과 달리 부적합한 반사 특성을 가질 수도 있기 때문에 최대한 좁게 형성된다는 것을 의미한다. 절연 웨브는 금속화 영역의 예컨대 하우징 바디의 표면상에서 금속화될 수 없는 플라스틱에 의해 야기되는 간단한 인터럽트(interrupt)에 의해 제조될 수 있으며, 이러한 인터럽트는 분리된 금속화 영역들 사이에 단락이 형성되지 않을 정도의 크기로 제공된다.
또 다른 바람직한 실시예에 따르면, 하우징이 두 개의 성분으로 된 플라스틱으로 이루어지며, 두 개의 성분 중 단지 한 성분에만 금속화 영역이 제공될 수 있다. 이 경우, 하우징은 이중복합사출성형으로 만들어지고, 사출성형 공구에 의해서 금속화될 표면 및 구조물이 미리 정해진다. 이는 특히 절연 웨브에 바람직하게 적용된다. 하우징이 두 개의 플라스틱으로 이루어짐으로써, 이와 같은 유형의 하우징의 제조가 간소화될 수 있다. 그 이유는 사출성형시에 하나의 플라스틱당 두 개의 상이한 사출성형 공구만이 사용되는 것이 바람직하기 때문이다. 그러므로 하우징 또는 하우징 바디 제조를 위한 경비가 바람직하게 낮게 유지될 수 있다.
하우징 바디의 한 바람직한 실시예에서는, 하우징 바디가 금속화될 수 있는 플라스틱을 포함하는 제 1 하우징 바디 부분 및 금속화될 수 없는 플라스틱을 포함하는 하나 이상의 제 2 하우징 바디 부분을 포함한다. 제 1 하우징 바디 부분은 바람직하게는 적어도 두 개의 부분 영역으로 형성되며, 이러한 두 개의 부분 영역은 연결 웨브와 같은 연결 장치에 의해서 기계적으로 상호 연결되며, 상기 연결 장치는 바람직하게 하우징 바디의 부분 영역에 비해 더 작은 공간 연장부를 가지며 하우징 바디 부분들을 바람직하게는 기계적으로 안정화시킬 수 있다.
또 다른 하우징 바디 부분은 바람직하게는 연결 장치를 적어도 부분적으로 변형하도록 배치된다. 이를 통해서, 하우징 바디의 기계적 안정성이 높아질 수 있다. 특히 하우징 바디 부분 또는 상기 하우징 바디 부분을 포함하는 플라스틱이 화학적으로 서로 결합되지 않거나, 상호 간의 화학적 결합(chemical bond)을 수행하지 않을 경우에 해당된다.
전술한 실시예의 바람직한 개선예에서는, 제 1 하우징 바디 부분과 제 2 하우징 바디 부분 사이에 적어도 하나의 틈 영역이 형성되고, 이러한 틈 영역에서는 하우징 바디 부분간의 화학적 결합이 존재하지 않기 때문에 틈 영역이 형성될 수 있다. 바람직하게, 틈 영역은 탄성을 나타내며, 이러한 탄성은 하우징 바디 부분 간의 온도 변동시 나타날 수 있는 하우징 바디의 기계적 응력, 특히 열적 응력을 보상하거나 적어도 감소시킬 수 있다.
본 발명에 따른 소자의 형태는 하우징의 플라스틱이 임의의 색으로 채색될 수 있다는 장점이 있다. 반사기의 금속화를 갖지 않는 종래의 광전자소자의 경우는, 소자의 높은 효율을 달성하기 위해 반사 특성과 관련하여 밝은 색상의 플라스틱을 사용하는 것이 통상적이다. 그러나 이러한 밝은 색상의 플라스틱은 자외선에 노출될 때 노화 현상(aging effect)을 나타내기도 한다. 본 발명에 따른 금속 코팅(metal coating)에 의해 플라스틱 표면이 자외선으로부터 보호된다. 따라서 반사기 벽의 변색이 많이 줄어들어, 소자의 신뢰도(reliability)가 높아진다. 단지 절연 웨브 영역에서만 변색이 나타날 수 있다.
높은 반사 특성이 더 이상 필요하지 않으므로, 바람직하게는 어두운 색상의 플라스틱이 사용될 수도 있다.
제 2 플라스틱 성분의 사용으로 인해, 소자를 채색하여 명암을 높일 수 있다. 전체 소자를 위해 예컨대 검은색 플라스틱이 사용될 수도 있다.
한 바람직한 실시예에서는, 본 발명에 따른 광전자소자가 MID로 형성된다. 이를 통해, 소자의 간단한 제조 및 특히 임의의 구조 형태가 달성된다. 전체 금속 도체 및 표면은 사출공정의 종결 후에 제조되고 소자 표면상에서 연장된다. 서로 인접한 두 개의 표면이 서로에 대해 임의의 각도로 배치될 수 있다는 또 다른 장점이 있다. 따라서 뒤에 수행될 소자의 배열 상태가 하우징 제조시에 이미 정해질 수 있으며, 이러한 소자 배열 상태의 설정은 반사기 바닥에 대한 소자 바닥의 경사도가 세팅되는 방식으로 이루어진다. 이와 같은 상이한 형상은 사출성형시에 변형된 공구 삽입물(mold insert)에 의해 간단하게 달성될 수 있다. 대개 리드 프레임의 변형된 굴곡에 의해 경사도가 세팅되었던 종래의 SMT 소자와는 달리, 본 발명에 따른 조치에 따르면 특히 단단하고 우수하게 조립가능한 구조가 달성될 수 있다. 이러한 방식으로, 특히 제조 및 공차에 있어서 종래에 나타났던 문제들이 감소될 수 있다.
금속화 영역, 특히 반사기의 금속화 영역이 예컨대 반도체 칩을 위한 접속 도체로서 바람직하게 전기적 기능들을 수행함으로써, 특히 작은 소자가 형성될 수 있다. 이 경우, 전기 단자의 형성 및 유도(leading)를 위해 추가의 표면 영역을 이용할 필요는 없다.
또 다른 바람직한 실시예에서는, 두 개 이상의 전기 단자들이 바람직하게는 두 개 이상의 하우징 표면 위에 제공된다. 미리 성형된 하우징 위에 추후에 금속화 영역이 제공됨으로써, 전기 단자들은 바람직하게는 하우징 표면에 임의로 배치될 수 있다. 이를 통해, 다수의 반도체 칩을 갖는 광전자소자의 경우와 같이 4개 이상의 전기 단자가 필요할 경우에는 특히 소자의 치수가 최소화될 수 있다. 특히 바람직하게는 전기 단자들의 형태가 금속화될 수 있는 플라스틱 및/또는 금속화될 수 없는 플라스틱에 의해 결정된다. 또한, 단자의 개수는 절연 웨브의 외형 또는 하우징 바디의 금속화될 수 없는 플라스틱의 구조에 의해 결정될 수 있다.
열전도율을 개선하기 위해, 하우징은 금속 입자, 히트 싱크(heat sink) 또는 열적 쓰루 커넥션(thermal through-connection)을 갖도록 형성될 수 있다.
본 발명은 MID 원리에 따라 제조된 광전자소자의 경우에만 사용될 수 있는 것이 아니라, 리드 프레임을 갖는 소자의 경우에도 사용될 수 있다. 이러한 변형예에서는, 반사기 금속화 영역이 금속 리드 프레임에 의해 형성된다. 리드 프레임은 리세스 벽이 본 발명에 따라 금속화될 경우에 리세스 바닥의 적어도 일부를 형성한다. 종래의 SMT 소자의 특성은 반사기의 금속화 영역에 의해서 간단하게 개선될 수 있다. 특히 금속화 영역은 바람직하게 금속화될 수 있는 플라스틱 및/또는 금속화될 수 없는 플라스틱에 의해 결정된다.
하우징 내에 다수의 리세스가 제공될 경우에, 이러한 리세스들은 서로 상이한 형태를 가지거나, 상이한 크기를 가지거나 및/또는 발광다이오드칩, 포토다이오드칩 및 IC 칩과 같은 상이한 반도체 칩을 수용할 수도 있다. 따라서 광전자소자에 집적된 반도체 칩은 발광다이오드 및 검출기와 같은 광전자 반도체 칩 그리고 집적된 트리거 회로를 갖는 전자 반도체 칩을 둘러쌀 수 있다.
플라스틱을 포함하는 바디를 구조화 방식으로 금속화하기 위한 본 발명에 따른 방법에서는, 두 개 이상의 플라스틱 - 이 중 하나의 플라스틱은 금속화될 수 없음 - 을 갖는 이중복합사출성형 방법을 이용하여 먼저 바디가 제조되고, 그런 다음 금속화 영역 및 - 금속화될 수 없는 플라스틱에 의해 결정되는 - 비금속화 영역이 형성되도록 바디가 금속화된다.
금속화 영역은 바람직하게는 금속화될 수 있는 플라스틱에 의해 결정된다. 따라서 사출성형 방법의 두 개의 성분은 특히 바람직하게는 금속화될 수 없는 플라스틱 및 금속화될 수 있는 플라스틱에 의해 형성된다.
바람직하게는 금속화 영역의 적어도 일부가 바디 표면에 형성되며, 상기 바디 표면은 적어도 부분적으로 금속화될 수 있는 플라스틱 및 금속화될 수 없는 플라스틱에 의해 형성된다.
금속화 영역은 바디의 화학적 처리 및/또는 갈바닉 처리에 의해서 제조될 수 있다. 바람직하게는, 갈바닉 처리 전에 화학적 처리가 이루어진다.
플라스틱을 포함하는 바디를 구조화 방식으로 금속화하기 위한 상기와 같은 방법에서, 금속화 영역의 구조는 바디 제조시에 이미 결정된다. 레이저 구조화와 같은 후속으로 수행되는 구조화 조치는 바람직하게 생략될 수 있다.
이러한 방법은 바람직하게는 바디의 구조화된 금속화를 위해 사용되는데, 이러한 바디는 전자 소자, 특히 마이크로전자소자 또는 광전자소자를 위한 하우징 바디로 형성된다.
하우징 바디 및 하우징 바디에 배치된 하나 이상의 반도체 칩을 포함하는 광전자소자의 본 발명에 따른 제조 방법에서는, 두 개 이상의 상이한 플라스틱에 의한 사출성형에 의해서 하우징 바디가 먼저 제조되는데, 이 경우 하나의 플라스틱은 금속화될 수 없다.
그런 다음, 하우징 바디의 금속화된 부분 영역 및 금속화되지 않은 부분 영역이 형성되도록 하우징 바디가 금속화되며, 상기 금속화되지 않은 부분 영역은 금속화될 수 없는 플라스틱에 의해 결정되고, 하우징 바디의 금속화된 부분 영역은 바람직하게는 금속화될 수 있는 플라스틱에 의해 결정된다. 따라서 사출성형 방법의 두 개의 성분이 금속화될 수 없는 플라스틱 및 금속화될 수 있는 플라스틱에 의해 특히 바람직하게 형성된다.
하우징 바디의 금속화 영역은 바람직하게는 하우징 바디의 표면에 배치되고 전기적 기능 및/또는 반사 기능을 수행할 수 있다. 특히 바람직하게는, 비금속화 영역이 금속화 영역을 반도체 칩을 위한 접속 도체를 형성할 수 있는 적어도 두 개의 전기 절연 영역으로 분할한다.
이와 같은 유형의 방법은 하우징 바디 제조시에 이미 금속화 영역의 배열 또는 구조가 결정될 수 있다는 장점이 있다. 이는 이중복합사출성형 방법으로 하우징 바디를 제조할 때 금속화될 수 있는 플라스틱 및 금속화될 수 없는 플라스틱을 사용함으로써 달성된다. 사출성형 방법 대신에 압착 성형(compression-molding) 또는 사출 압착 성형(injection compression-molding)이 이용될 수도 있는데, 이러한 방법들은 플라스틱을 포함하는 바디의 제조, 특히 광전자소자용 하우징 바디의 제조를 위해 적합하다.
본 발명에 따른 방법은 바람직하게는 위에서도 언급되고 아래에서도 언급될 광전자소자의 제조시에 사용되기 때문에, 이러한 광전자소자의 특징들은 광전자소자의 제조 방법 또는 플라스틱을 포함하는 바디를 구조화 방식으로 금속화하기 위한 방법과 관련될 수 있거나, 또는 그 반대의 경우도 성립한다.
본 발명에 따른 광전자소자의 또 다른 특징들, 바람직한 개선예 및 실시예 그리고 본 발명의 또 다른 장점들 및 바람직한 측면들은 도 1 내지 도 7을 참고로 아래에서 설명되는 실시예에 제시된다.
도 1a 내지 도 1e는 반도체 칩을 갖는 본 발명에 따른 제 1 실시예로서, 위에서 바라본 평면도(1a), 두 개의 단면도(1b 및 1c), 측면도(1d) 및 아래에서 바라본 평면도(1e)이고,
도 2a 내지 도 2f는 반도체 칩을 갖는 본 발명에 따른 제 2 실시예로서, 위에서 바라본 평면도(2a), 단면도(2b), 측면도(2c), 아래에서 바라본 평면도(2d) 및 두 개의 사시도(2e 및 2f)이며,
도 3a 및 도 3b는 반도체 칩 및 리드 프레임을 갖는 본 발명에 따른 제 3 실시예로서, 평면도(3a) 및 단면도(3b)이고,
도 4a 및 도 4b는 각각 4개의 반도체 칩을 갖는 두 개의 실시예로서, 개략적인 사시도이며,
도 5는 각각의 반도체 칩이 배치되는 다수의 리세스를 갖는 실시예로서, 개략적인 사시도이고,
도 6a 내지 도 6c는 반도체 칩을 갖는 실시예로서, 사시도(6a), 단면도(6b) 및 간단한 사시도(6c)이며,
도 7a 내지 도 7f는 4개의 중간 단계를 포함하는, 본 발명에 따른 방법 순서에 따른 실시예의 개략도이다.
실시예들에서 동일하거나 동일한 기능을 갖는 구성 부분은 동일한 도면부호를 갖는다.
제 1 실시예에 따른 소자는 표면 실장형 광전자소자이고, 이 경우에 하우징(10) 내에 리세스(12)가 제공된다(도 1a 참조). 리세스(12)는 도 1b 및 도 1c에서 가장 잘 볼 수 있는 바와 같이 원뿔대 형태를 갖는다. 리세스(12) 벽은 도면부호 13으로 표기되고, 리세스(12) 바닥은 도면부호 14로 표기된다.
바닥(14)의 중심 영역에는 반도체 칩(50), 예컨대 발광다이오드칩이 배치된다. 하우징(10) 표면 및 리세스(12) 영역은 금속화 영역(15)을 갖는다. 금속화 영역(15)은 두 개의 영역(16, 18)으로 분할되며, 상기 두 개의 영역(16, 18)은 절연 웨브(20)(또는 더 바람직하게는 절연 슬릿(insulating slit))에 의해 서로 전기적으로 분리된다.
금속화 영역(15)의 영역(16)은 리세스(12) 바닥(14)으로부터 벽(13)을 지나 하우징(10) 표면(30)으로 연장된다. 반도체 칩(50)은 금속화 영역(15)의 영역(16) 위에 설치되어, 상기 영역(16)과 전기적으로 연결된다. 본딩 와이어(52)에 의해 반도체 칩(50)은 금속화 영역(15)의 또 다른 영역(18)과 연결된다. 금속화 영역(15)의 영역(18)은 마찬가지로 바닥(14)으로부터 벽(13)을 지나 하우징(10) 표면(30)으로 연장된다. 이 경우, 금속화 영역(18)은 모든 표면상에서 금속화 영역 (15)의 영역(16)으로부터 전기적으로 분리된다.
금속화 영역(15)으로 이루어진 표면 영역은 반사기 내에서 절연 웨브(20)로 이루어진 표면에 비해 최대한 클 수 있다. 반도체 칩에 의해 방출되는 광 반사량이 금속화 영역에 비해 절연 웨브(20) 영역에서 훨씬 더 적기 때문에, 절연 웨브가 반도체 칩(50)의 표면 대각선의 연장부에 놓이는 방식으로 절연 웨브가 리세스(12)를 가로지른다. 본 도면에서, 절연 웨브는 칩의 정면 대각선의 연장부에서 각도(35) 하에서 바닥(14) 및 벽(13)을 따라 리세스(12)로부터 리드(lead)된다. 이러한 디자인에 의해 높은 반사기 효율이 달성될 수 있는데, 그 이유는 반도체 칩(50)의 방출광의 대부분이 반도체 칩의 측면 영역에서 방출되고 수직 에지에서는 방출되지 않기 때문이다.
도 1a의 A-A를 따라 절단한 광전자소자의 단면도(도 1b)는 리세스(12) 또는 반사기의 원뿔대 형태 및 금속화 영역(15)을 영역들(16, 18)로 분할한 형태를 보여준다. 반도체 칩(50)은 리세스(12) 바닥(14) 위에 배치된다. 본딩 와이어(52)는 절연 웨브(20)를 가로지르고 반도체 칩(50)의 측면 중에서 바닥(14)으로부터 멀리 떨어진 측면을 금속화 영역(18)과 연결한다. 도 1b에서 잘 볼 수 있듯이, 절연 웨브(20)가 바닥(14)으로부터 벽(13)을 따라 표면(30)으로 연장된다.
도 1c에는 도 1a의 B-B를 따라 절단한 단면도가 도시된다. 도 1c에서, 반사기 벽(13)의 보이는(visible) 영역은 전체적으로 금속화 영역(15)의 영역(16)을 갖는다.
도 1d 및 도 1e에서는, 금속화 영역(15)의 영역들(16, 18)이 표면(28)을 따 라 하우징 뒷면까지 연장되고 외부 전기 단자(38, 40)를 형성한다.
측면 표면(28, 22) 그리고 뒷면을 형성하는 표면(24)에 전기 단자(38, 40)를 배치함으로써, 광전자소자가 톱루커(toplooker) 및 사이드루커(sidelooker)로 사용될 수 있다.
도 1a 내지 도 1e에 도시된 광전자소자는 MID이다. 이는 하우징 바디(10)가 사출성형 방법으로 제조된다는 것을 의미한다. 이 경우, 바람직하게는 이중복합사출성형 방법이 사용된다. 이러한 방법에서 두 개 이상의 상이한 플라스틱이 사용되는데, 이때 하나의 플라스틱에서만 금속화가 달성된다. 사출성형 공정 동안에 이미 어떤 지점에서 금속화가 수행될 수 있는지가 결정된다. 금속화 영역은 화학적 처리 및/또는 갈바닉 처리에 의해 아래와 같이 제조된다.
도 1에 도시된 본 발명에 따른 광전자소자는 반사기로 형성되는 리세스(12)의 금속화에 의해 종래의 소자에 비해 더 높은 효율이 달성된다는 장점이 있다. (금속 반사기를 갖는 방사형 부품(radial component)과 유사하게) 반사기 벽에서 달성되는 반사에 의해, 반사기 구조가 이에 매칭될 경우에는 작은 각도를 갖는 균일한 방사 특성이 생성될 수 있다. 이 경우, 반사기 구조는 사출성형 공정에 의해 정해질 수 있다. 도면에 도시된 바와 달리, 반사기는 포물면, 구형 반사기 또는 그 밖의 적합한 형태로 형성될 수도 있다.
도 1에 도시된 소자는 렌즈가 필요 없으므로, 평평한 표면 및 낮은 전체 높이가 달성된다. 반사기 내에서 반도체 칩의 전기적 연결이 수행됨으로써, 광전자소자의 전체 높이가 더 낮아질 수 있다.
도 2b는 도 2a의 B-B에 따라 절단한 측면도를 도시한다. 이 도면에서는, 소자의 표면(22, 24 및 26, 28)이 서로 직교하는 것이 아니라, 표면(24)이 표면(22)에 대해 각도(36)로 경사져 있음을 알 수 있다. 다만, 예에서는 표면(24 및 26)이 서로 직각으로 배치되어 있다. 광전자소자의 어떤 표면이 모듈랙(module rack) 위에 부착되는지에 따라, 소자 바닥(24 또는 26)에 대한 반사기 바닥(14)의 경사도가 나타난다. 각도(36) 변화에 의해 소자 배열이 자유롭게 선택될 수 있다.
외부 전기 단자들을 위해, 금속화 영역(16, 18)이 리세스로부터 표면(30)(소자 상부면)을 지나 측면 영역(22 및 28)을 따라 표면(24 및 26)으로 연장된다.
도 2e 및 도 2f는 제 2 실시예의 각각의 사시도이며, 특히 도 2e는 위에서 대각선으로 바라본 사시도이고, 도 2f는 아래로부터 대각선으로 바라본 사시도이다.
도 3에 따른 제 3 실시예에서 표면 실장형 소자(SMT 소자)는 리드 프레임(42, 44)을 갖는다. 도 3a는 SMT 소자의 평면도이고, 도 3b는 도 3a의 A-A를 따라 절단한 단면의 측면도이다.
본 발명에 따르면 이러한 유형의 종래의 SMT 소자에 대해 리세스(12) 벽(13)의 금속화 영역이 제공되며, 이러한 벽(13)의 금속화 영역은 예컨대 금속화될 수 있는 플라스틱 및/또는 금속화될 수 없는 플라스틱에 의해 결정될 수 있다. 금속화 영역에 의해 소자의 광학적 특성이 크게 개선될 수 있다. 반도체 칩(50)은 전기 절연성 히트 싱크(46) 위에 배치되고, 이러한 히트 싱크(46)는 리드 프레임 단자(42)와 전기적으로 연결된다. 본딩 와이어(52)에 의해 반도체 칩(50)이 제 2 리 드 프레임 단자(44)와 전기적으로 연결된다. 전기 전도성 히트 싱크와 리세스(12) 벽(13) 위의 금속화 영역 사이에는 전기 콘택이 존재하지 않아서, 단락이 방지될 수 있다.
도 4a 및 도 4b는 4개의 반도체 칩(50a, 50b, 50c, 50d)을 각각 갖는 표면 실장형 광전자소자를 매우 개략적으로 보여준다.
도 4a에서는, 각각의 리세스(12a, 12b, 12c, 12d)에 정확하게 하나의 반도체 칩(50a, 50b, 50c, 50d)이 배치된다. 각 리세스(12a, 12b, 12c, 12d)는 전술한 실시예에서 기술한 바와 같이 금속화 영역을 갖는다. 이러한 금속화 영역은 개관의 용이함을 위해 도면에서 생략된다.
리세스(12a, 12b, 12c, 12d) 내 각각의 금속화 영역은 절연 웨브에 의해 서로 분리된 두 개의 영역으로 분할되는데, 상기 절연 웨브는 예컨대 금속화될 수 없는 플라스틱 영역에 배치되고 도면에는 도시되지 않는다. 개별 반도체 칩은 하나의 영역에 배치되고 금속화 영역의 다른 영역과의 본딩 결합을 갖는다. 금속화 영역의 개별 영역은 스트립 도체(strip conductor)에 의해서 전기 단자들(38a, 38b, 38c, 38d 또는 40a, 40b, 40c, 40d)과 연결된다. 각 두 개의 전기 단자가 소자의 4개의 측면 영역에 배치된다. 또한, 전기 단자들은 소자 뒷면(도면에서는 볼 수 없음)에도 배치될 수 있다.
리세스(12a, 12b, 12c, 12d)의 금속화 영역의 개별 영역들이 서로에 대한 전기 콘택을 갖지 않는 한에서, 반도체 칩(50a, 50b, 50c, 50d)이 서로에 대해 독립적으로 구동될 수 있다. 그러나 반도체 칩(50a, 50b, 50c, 50d)이 리세스 내에 그 리고 소자 표면 위에 존재하는 금속화 영역에 의해 서로 전기적으로 연결되는 것도 생각할 수 있다.
도 4b는 4a와 유사한 구조이지만, 4개의 반도체 칩(50a, 50b, ..., 50h)은 단 하나의 리세스(12) 내에 배치된다. 이러한 변형예에서도, 반도체 칩(50a, 50b, ..., 50h) 간의 전기 접촉이 제조되지 않도록 금속화 영역의 영역들이 리세스의 바깥 표면에 형성될 수 있다. 그러나 이에 상응하는 금속화 영역의 형성예에서는, 전기적 연결도 생각할 수 있다. 이 도면에서도 개관의 용이함을 위해 금속화 영역의 연장부는 도시되지 않으며, 이 금속화 영역의 구조는 예컨대 금속화될 수 없는 플라스틱 및/또는 금속화될 수 있는 플라스틱에 의해 결정될 수 있다. 이와 마찬가지로, 전기 단자들(38a, 38b, ..., 38h 또는 40a, 40b,..., 40h)은 소자의 모든 4개의 측면 영역에 존재하며, 각 두 개의 전기 단자가 하나의 표면 위에 배치된다.
도 5의 실시예에서는, 반사기로 형성되는 8개의 리세스(12a, 12b, ..., 12h)가 하우징(10) 내에서 연속으로 배치된다. 각각의 반사기에 반도체 칩(50a, 50b, ..., 50h)이 장착된다. 예컨대 하우징 바디의 금속화될 수 없는 플라스틱 및/또는 금속화될 수 있는 플라스틱에 의해 결정될 수 있는 금속화 영역의 배열 상태는 개관의 용이함을 위해 도면에서 생략되었지만, 도 1 또는 도 2에 도시된 바와 같이 이루어질 수 있다. 서로 반대편에 놓인 두 개의 측면 영역에는 각각의 전기 단자들(38a, 38b,..., 38h 및 40a, 40b, ..., 40h)이 배치되고, 상기 전기 단자들은 금속화 영역의 한 영역에 대한 전기적 연결을 각각 갖는다. 전기 단자들(38a, 38b,..., 38h 및 40a, 40b,...,40h)은 "바(bar)" 형태로 형성된 소자의 뒷면에 배 치되고, 소잉(sawing)에 의해 개별 소자들로 분할될 수 있다.
도 4a, 도 4b 및 도 5에 도시된 소자들은 톱루커 및 사이드루커로서 어셈블리 위해 배치될 수 있다.
도 6a, 도 6b 및 도 6c는 본 발명에 따른 광전자소자의 또 다른 실시예에 대한 상이한 개략도이다.
도 6a는 광전자소자의 사시도를 개략적으로 도시한다.
하우징(10)을 둘러싸는 광전자소자의 하우징 바디(57)는 벽(13) 및 바닥(14)을 포함하는 리세스(12)를 가지며, 상기 바닥(14) 위에 반도체 칩(50)이 배치된다. 하우징 바디(57)의 표면(30)은 금속화 영역(15)을 가지며, 상기 금속화 영역(15)은 절연 웨브(20)에 의해 서로 전기적으로 절연되고 표면(32 및 24) 또는 (33 및 24) 위에 반도체 칩(50)을 접촉하기 위한 전기 단자(38, 40)를 형성하는 두 개의 부분 영역(16, 18)으로 분할된다. 반도체 칩(50)은 리세스(13) 바닥(14)의 금속화 영역(16)에 의해 단자(38)와 연결되고, 본딩 와이어(52)에 의해 단자(40)와 전도가능하게 연결된다.
금속화 영역(15)은 전기적 기능을 수행하며, 반도체 칩(50)에 의해 발생되는 방출광 및/또는 반도체 칩에 충돌하는 방출광을 반사하도록 형성된다. 예컨대 이와 같은 금속화 영역은 Au을 포함한다.
이 실시예에서, 금속화 영역, 특히 표면(30) 상의 금속화 영역 및 단자(38, 40)의 구조가 금속화될 수 없는 플라스틱(54) 및 금속화될 수 있는 플라스틱(53)에 의해 결정되며, 상기 금속화될 수 없는 플라스틱 및 금속화될 수 있는 플라스틱의 사용하에 하우징 바디가 예컨대 이중복합사출성형 방법으로 제조된다.
예컨대 플라스틱(53 및 54)은 LCP 재료를 포함하며, 금속화될 수 있는 플라스틱(53)은 입자 형태로 형성되고 팔라듐과 같은 금속을 함유하는 첨가제를 바람직하게 포함하며, 이 첨가제는 바람직하게 플라스틱의 금속화를 더 용이하게 만든다.
본 발명의 범주에서 금속화될 수 없는 플라스틱의 개념은, - 적어도 구조화된 금속화 영역을 위한 금속 재료를 포함하는 - 플라스틱의 금속화는 금속화될 수 있는 플라스틱에 비해 더 많은 비용을 발생시키거나 더 어렵게 달성되는 것을 의미한다.
절연 웨브(20)는 하우징 바디(57)의 표면(30) 영역에 배치되고, 상기 영역에서 상기 표면(30)은 금속화될 수 없는 플라스틱(54)에 의해 형성된다. 이 예에서, 표면(22 및 28)은 금속화 영역으로부터 자유로우며, 이러한 사실은 특히 상기와 같이 높은 부품 개수를 갖는 소자를 제조할 때 이점을 갖는다(도 7 참조).
이와 같은 방식으로, 하우징 바디(57)의 제조시 추후에 제공되는 금속화 영역(15)의 구조가 미리 결정될 수 있다.
절연 웨브(20)는 포물면 횡단면을 갖는 리세스(12) 벽(13)의 릴리프(relief, 58) 영역에서 연장된다. 이는 반도체 칩(50)으로부터 방출되는 방출광의 매우 소량만이 금속화 영역(16)과 비교했을 때 반사되지 않거나 거의 반사되지 않는 플라스틱(54)에 충돌하는 장점이 있다. 이를 통해, 리세스의 금속화 영역(16)에 의해 형성되는 광전자소자, 특히 반사기의 효율이 높아질 수 있다.
반도체 칩(50)은 리세스의 벽(13)을 둘러싸는 포물면의 중심 영역에 바람직 하게 배치되고, 발광다이오드칩, 레이저다이오드칩, 포토다이오드칩 또는 다른 방식의, 특히 광전자 반도체와 같은 송신기 또는 수신기로 형성될 수 있다.
도 6b에는 본딩 와이어(52)를 둘러싸는 평면을 따라 절단한 도 6a에 따른 소자의 개략도가 도시된다.
여기서, 포물면 형태의 리세스(12) 벽(13) 그리고 리세스 내에 배치된 덮개(56)를 볼 수 있으며, 상기 덮개(56)는 칩(50)을 적어도 부분적으로 둘러싸고 불리한 외부 작용들로부터 바람직하게 칩을 보호한다. 특히 바람직하게는, 덮개(56) 표면이 반도체 칩(50) 쪽으로 휘어지고 및/또는 표면(30)을 넘어서는 돌출하지 않는다. 이를 통해, 소자의 높이가 바람직하게는 낮게 유지될 수 있다. 이 실시예에서는, 본딩 와이어(52)도 표면(30)을 넘어서는 리드되지 않고 덮개(56)에 의해 커버된다.
또한, 금속화될 수 있는 플라스틱(53) 및 금속화될 수 없는 플라스틱(54)을 갖는 하우징 바디(57)의 구조를 볼 수 있으며, 상기 구조는 금속화 영역(16, 18)의 형상 및 금속화될 수 없는 플라스틱 영역에서 형성되는 절연 웨브(20)의 외형 및 단자(38, 40)를 하우징 바디(57)의 표면(24, 30, 32) 상에서 결정한다.
이 실시예에서는, 광전자소자가 톱루커로 형성되며, 표면(30) 반대편에 놓인 표면(24)에서 단자(38 및 40)를 갖는다. 리세스의 다른 배열 또는 금속화 영역(15) 및 단자(38, 40)의 다른 구조를 달성하도록 사출주조 공정시 변형된 공구에 의해서, 다른 형태, 예컨대 사이드루커가 제조될 수도 있다. 예컨대 단자(38)에 의해 반도체 칩(50)이 표면(32)에 전기 접촉하고 단자(40)에 의해 표면(33)에 전기 접촉하며, 이에 상응하여 소자, 특히 리세스가 정렬되는 방식으로, 도 6a에 도시된 형태에서도 사이드루커가 형성될 수 있다.
표면(24, 30, 32 또는 33) 측에 있는 표면 실장형 광전자소자의 단자들(38 및 40)은 예컨대 인쇄회로기판의 스트립 도체와 납땜될 수 있다. 납땜시 소자는 높은 온도에 노출될 수 있다. 이는 표면(24) 측에서 납땜될 경우에, 특히 단자(38 및 40) 영역 및 하우징 바디(57)의 인접한 금속화될 수 있는 플라스틱(53) 및 금속화될 수 없는 플라스틱(54)에 대해서도 적용된다.
그 결과, 플라스틱 및 금속화 영역의 상이한 열 팽창이 소자의 높은 기계적 부하를 야기할 뿐만 아니라, 기능 장애 또는 심지어는 고장을 일으킬 수도 있다. 따라서 예컨대 납땜은 단자(38, 40) 영역에서 금속화 영역(15)의 피로를 가져올 수 있으며, 이로 인해 인쇄회로기판과의 전기 접촉이 저하될 수 있다. 이는 소자가 작동시 자주 노출될 수 있는 높은 온도차에 대해서도 적용될 수 있는데, 그 이유는 금속화 영역이 칩(50) 상에서 발생하는 열의 적어도 일부를 방출하기 때문이다. 특히 고성능 레이저칩과 같은 고성능 칩을 위해서 중요하다.
하우징 바디 내 작은 슬릿(55)에 의해 기계적 하중에 대한 반작용이 나타날 수 있는데, 이러한 슬릿은 바람직하게 단자(38, 40) 주변 영역에 그리고 특히 바람직하게는 금속화될 수 있는 플라스틱(53)과 금속화될 수 없는 플라스틱(54) 사이에 배치된다. 단자(38, 40)를 가열하면 슬릿(55)이 탄성을 형성하며, 이러한 탄성은 특히 열적으로 제한된 응력에 의해 바람직하게 하우징 바디(57)에 대한 기계적 하중을 감소시킨다. 이러한 작용이 도 6a 및 도 6b에서는 이 영역에서 파선으로 표 시된다.
이와 같은 하우징 바디(57) 내 슬릿(55)은 바람직하게 이중복합사출 공정이 수행되는 동안에 미리 형성될 수 있으며, 이는 예컨대 서로 화학적으로 비활성 작용을 하는 플라스틱(53, 54)이 사용되어, 예컨대 플라스틱(53, 54)을 포함할 수 있도록 적합한 LCP와 같은 화학적 결합을 어렵게 만드는 방식으로 수행된다.
그러나 슬릿(55)은 예컨대 공지된 기계적 구조화 방법을 이용한 사출성형 공정에 따라 제공될 수도 있다.
하우징 바디(57)의 안정성을 높이기 위해서 바람직하게는 하우징 바디(57)의 적어도 일부가, 특히 바람직하게는 금속화될 수 있는 플라스틱(53)을 포함하는 부분이 하나의 부분 내에 전체적으로 형성된다. 이는 바람직하게 도 6c에 도시된 바와 같이 연결 웨브(59)에 의해 달성되며, 상기 연결 웨브(59)는 금속화될 수 없는 플라스틱을 포함하는 하우징 바디(57) 영역에 형성된다. 이러한 연결 웨브는 하우징 바디(57)의 부분 영역들(60 및 61) 간의 기계적 연결을 보장한다. 이와 같은 유형의 연결은 도 1 내지 도 5의 실시예에서도 볼 수 있다.
도 6c는 개관의 용이함을 위해 도시하지 않은 금속화될 수 없는 플라스틱(54)이 없는 도 6a에 따른 하우징 바디(57)의 개략적인 사시도를 나타낸다. 이 실시예에서 연결 웨브는 틈 영역(62)에 의해 분리된다. 이러한 틈 영역은 금속화될 수 없는 플라스틱(54)을 갖는 하우징 바디의 (여기에 도시된)부분의 높은 관통률을 허용한다. 이를 통해, 도 6b에 도시된 바와 같이 금속화될 수 없는 플라스틱(54) 영역의 L형 횡단면과 마찬가지로, 하우징 바디의 안정성이 높아진다. 이는 특히 플라스틱(53, 54)이 서로 화학적 결합을 수행하지 않을 경우에 해당된다.
도 3의 실시예는 제외하고, 모든 실시예에 공통으로 적용되는 것은 소자들이 MID로 형성된다는 사실이다. 이러한 제조 방법에 의해서 임의로 형성되는 하우징 및 임의로 형성되는 반사기가 간단하게 제조될 수 있다. 전술한 이중복합사출성형 방법에서, 레이저 구조화 또는 마스킹 방법에 의해서 금속화 영역이 제공될 수 있다. 이중복합사출성형 방법은 하우징 바디의 형태, 금속화 영역 및/또는 단자의 형성에 관련한 최대의 자유도(degree of freedom)를 허용한다. 바람직하게는 금속화 영역의 구조화는 필요 없으며, 이러한 금속화 영역은 - 이중복합사출성형 방법으로 하우징 바디를 제조할 때 금속화될 수 없는 플라스틱 및 금속화될 수 있는 플라스틱을 사용함으로써 - 금속화 공정 동안에 적어도 부분 영역 자체에서 구조화될 수 있다.
도 7에서는, 도 7a 내지 도 7f에 도시된 중간 단계에 의해서 광전자소자의 제조를 위한 본 발명에 따른 방법 실시예가 개략적으로 도시된다.
이 실시예에서는, 도 6에 도시된 것과 유사하게 광전자소자의 제조가 개략적으로 도시된다.
도 7a에서는 광전자소자의 하우징 바디의 - 금속화될 수 있는 플라스틱(53)에 의해 사출성형 방법으로 제조된 - 제 2 부분(57a)의 제 1 방법 단계가 평면도로 도시된다. 하우징 바디 부분(57a)의 형태는 사출성형시 적합한 공구에 의해 결정된다.
금속화될 수 있는 플라스틱(53)은 바람직하게는 LCP 또는 PBT, 특히 바람직 하게는 팔라듐과 같은 금속 첨가제를 포함한다. 바람직하게는 첨가제가 금속화될 수 있는 플라스틱(53)의 추후 금속화를 용이하게 한다.
이 실시예에서 하우징 부분(57a)은 일체로 형성된다. 하우징 부분(57a)의 영역(60, 61)은 연결 웨브(59)에 의해 서로 기계적으로 연결된다. 상기 영역(60)에는 벽(13) 및 바닥(14)을 갖는 다수의 리세스(12)가 형성되며, 이러한 리세스(12)는 바람직하게 최대한 작은 측면 간격으로 서로 배치되어, 영역(60) 내 리세스(12)의 개수가 바람직하게는 높아져서 제조 방법의 효율이 최적화된다. 여기서 고려할 점은, 이 영역에서 추후에 소자들로 개별화할 정도로 간격이 충분히 크다는 것이다. 이 실시예에서, 리세스(12)는 바닥(14)과 마찬가지로 평면도로 볼 때 원형으로 형성된다. 리세스(12) 벽(13) 내에 릴리프(58)가 제공되며, 상기 릴리프(58)는 하우징 바디 부분(57a)의 영역(60 및 61)에 형성되고 연결 웨브(59) 영역을 넘어서까지 연장된다. 연결 웨브(59)는 리세스 영역에서 틈 영역(62)에 의해 서로 분리된다.
도 7b는 하우징 바디 부분(57a)의 측면도를 도시하며, 상기 하우징 바디 부분(57a)은 금속화될 수 있는 플라스틱(53)을 포함하고, 연결 웨브(59)에 의해 기계적으로 서로 연결되는 영역들(60, 61)을 포함한다.
연결 웨브(59)는 하우징 바디 부분(57a)의 영역들(60 및 61)을 기계적으로 안정적으로 연결하여, 추가의 프로세싱에서 하우징 바디 부분(57a)의 처리를 용이하게 한다.
그 다음 방법 단계에서, 추가의 사출성형 공정 동안에 금속화될 수 없는 플 라스틱(54)에 의해 제 2 하우징 바디 부분(57b)이 제조되며, 상기 하우징 바디 부분(57b)은 연결 웨브(59) 영역에 배치된다.
금속화될 수 없는 플라스틱(54)은 바람직하게 LCP이며, 특히 바람직하게는 금속화될 수 있는 플라스틱(53)과 달리 첨가제로부터 자유롭다.
이러한 사출성형 공정으로부터 만들어진 구조가 도 7c에서 평면도로 도시된다. 금속화될 수 없는 플라스틱(54)을 포함하는 하우징 바디 부분(57b)은 연결 웨브에 의해 연결되는 하우징 바디 부분(57a) 영역들(60, 61) 사이에 배치된다. 특히 이 실시예에서는, 금속화될 수 없는 플라스틱이 연결 웨브(59) 사이의 연결 틈(62) 내에 배치된다. 이를 통해, 하우징 바디 부분(57a 및 57b)을 포함하는 하우징 바디(57)의 기계적 안정성이 높아질 수 있다. 이는 특히 금속화될 수 있는 플라스틱(53) 및 금속화될 수 없는 플라스틱(54)이 화학적 결합을 하지 않거나 화학적 결합을 어렵게 만들 경우에 해당하므로, 연결 웨브(59)와 같은 기계적 수단에 의해 하우징 바디(57)의 안정성이 보장된다.
하우징 바디(57)의 표면은 적어도 부분 영역에서 금속화될 수 있는 플라스틱(53) 및 금속화될 수 없는 플라스틱(54)을 포함하며, 상기 금속화될 수 있는 플라스틱(53) 및 금속화될 수 없는 플라스틱(54)은 - 도 7a 내지 도 7d에서 중간 단계의 개략도로 도시된 - 플라스틱을 포함하는 바디, 특히 광전자소자를 위한 하우징 바디(57)의 제조를 위한 이중복합사출성형 방법의 두 개의 성분을 형성한다.
그런 다음, 하우징 바디의 표면이 금속화될 수 있는 플라스틱(53)에 의해 형성되는 영역(60, 61)에서 금속화 영역(15)이 생성되도록 하우징 바디(57)가 구조화 방식으로 금속화된다.
한 바람직한 실시예에서는, 하우징 바디(57)가 바람직하게는 적어도 표면(30) 측에서 에칭 공정에 노출되며, 이러한 에칭 공정은 플라스틱에 대해 작용하지만 금속화될 수 있는 플라스틱 내 첨가제가 변하지 않도록 한다. 이를 통해, 입자 형태의 팔라듐과 같은 첨가제의 밀도가 금속화될 수 있는 플라스틱(53)에 의해 형성되는 하우징 바디 표면의 일부에서 높아진다. 그런 다음, 화학적 처리에 의해서 첨가제와 결합하는 Cu와 같은 금속이 제공된다. 따라서 금속화될 수 없는 플라스틱(54) 영역은 Cu 원자 및 첨가제로부터 자유로우며, 반면에 금속화될 수 있는 플라스틱(53)의 영역은 전면적으로 1 내지 2㎛ 두께의 Cu 층으로 커버되며, 이러한 Cu 층은 첨가제에 Cu를 첨가하는 것으로부터 야기되며, 이러한 첨가제의 밀도는 금속화될 수 있는 플라스틱(53)의 표면상에서 바람직하게 에칭 공정에 의해 바람직하게 증가한다. 그런 다음 추가로 수행되는 화학적 공정 및/또는 갈바닉 공정에 의해서, 예컨대 Ni 및/또는 Au와 같은 추가 금속들이 금속화될 수 있는 플라스틱(53)의 Cu를 갖는 영역 위에 제공될 수 있다. 이 경우, Au는 이와 같이 생성되는 금속화 영역(15)의 표면을 적어도 부분적으로 형성한다.
금속화 공정으로 야기되는 구조는 도 7e에서 평면도로 도시된다.
하우징 바디(57)는 금속화될 수 있는 플라스틱(53)의 영역(60, 61)에서 바람직하게는 전면적인 금속화 영역(15), 예컨대 Au를 포함하는 금속화 영역을 가지며, 상기 금속화 영역은 금속화될 수 없는 플라스틱(54) 영역에 배치되는 절연 웨브(20)에 의해 바람직하게는 두 개의 전기 절연성 부분 영역(16, 18)으로 분리된다. 리세스(12) 바닥(14) 및 벽(13)은 금속화 영역(16)을 갖는다. 이러한 방식으로 플라스틱을 포함하는 바디, 특히 광전자소자용 하우징 바디는 특히 구조화된 금속화 영역을 가질 수 있으며, 이러한 금속화 영역의 구조는 바디 제조시에 이미 두 개의 플라스틱 성분의 형성에 의해 결정될 수 있다.
물론, 다수의 상이한 플라스틱, 특히 금속화될 수 있는 플라스틱이 사용될 수도 있다. 이러한 방식으로, 상이한 플라스틱이 상이한 금속화 영역, 예컨대 Ag, Au 또는 Al을 포함하는 금속화 영역을 가질 수 있다.
금속화 영역(16, 18)은 바람직하게 반도체 칩(50)을 위한 접속 도체를 형성하며, 상기 반도체 칩은 예컨대 땜납에 의해서 리세스(12) 바닥(14)에 부착된다. 이 경우, 반도체 칩(50)은 바람직하게는 전기 전도가능하게, 예컨대 땜납에 의해 금속화 영역(16)과 연결된다.
그런 다음, 본딩 와이어(52)에 의해 반도체 칩(50)이 금속화 영역(15)의 영역(18)과 전도가능하게 연결되며, 그런 다음 예컨대 에폭사이드, 아크릴수지 또는 실리콘수지와 같은 덮개(56)가 리세스 안으로 삽입될 수 있으며, 상기 리세스는 불리한 외부 작용들로부터 반도체 칩(50)을 보호한다. 이는 도 7f에서 평면도로 도시된다.
반도체 칩(50)이 예컨대 광전자 칩으로 형성되면, 리세스(12)의 금속화 영역(16)이 바람직하게는 반도체 칩(50)용 전기 접속 도체 및 반도체 칩에 의해 생성되거나 수신되는 방출광을 위한 반사기로 작용한다.
플라스틱(53, 54)은 바람직하게는 하우징 바디(57)의 금속화 전에 미리 이러 한 금속화 영역의 구조 및 후속하는 광전자소자의 전기 단자들(38, 40)의 구조를 결정하며, 상기 광전자소자는 도 7e에 도시된 구조에서는 개별화에 의해 야기될 수 있다. 특히 상기와 같은 방법은 광전자소자의 높은 부품 개수를 제조하기 위해 적합하다.
이와 같은 특허 출원은 2003년 2월 28일자 DE 제103 08 917.9호 및 2003년 9월 26일자 DE 제203 14 966.1호의 우선 권리를 청구하며, 이 전체 공개 내용은 본 명세서에 명백하게 인용된다.
본 발명의 보호 범위는 본 발명의 명세서에 기술된 실시예에만 제한되지 않는다. 오히려 본 발명은 새로운 특징 및 새로운 특징 조합을 가지며, 특히 이러한 조합이 청구항에 명백하게 제시되지 않을지라도 모든 특징 조합이 청구항에 포함된다.

Claims (47)

  1. 하우징 바디(57); 및 상기 하우징 바디(57) 상에 배치되는 하나 이상의 반도체 칩(50)을 포함하는 광전자소자로서,
    상기 하우징 바디(57)의 표면은 금속화된 부분 영역(15, 16, 18) 및 금속화되지 않은 부분 영역(20)을 가지며, 상기 하우징 바디(57)는 두 개 이상의 상이한 플라스틱(53, 54)을 포함하며, 상기 플라스틱 중 하나는 금속화될 수 없는 플라스틱(54)이고, 상기 금속화될 수 없는 플라스틱(54)은 상기 금속화되지 않은 부분 영역(20)을 결정하며,
    상기 하우징 바디(57)는 리세스(12)를 가지고, 상기 리세스(12) 내에는 상기 반도체 칩(50)이 배치되며, 상기 리세스(12)는 반사기로 형성되고, 상기 반사기의 반사기 표면들은 금속화된 부분 영역(15)을 포함하며, 상기 금속화된 부분 영역(15)은 절연 웨브(insulating web)(20)에 의해서 전기적으로 서로 분리된 두 개 이상의 영역(16, 18)으로 분할되고, 그리고 상기 절연 웨브(20)는 상기 리세스가 포함하는 톱니형 마디(indentation) 또는 릴리프(relief)(58) 내에 적어도 부분적으로 배치되는,
    광전자소자.
  2. 제1항에 있어서,
    상기 금속화된 부분 영역(15, 16, 18)이 금속화될 수 있는 플라스틱(53)에 의해 결정되는,
    광전자소자.
  3. 삭제
  4. 삭제
  5. 제2항에 있어서,
    상기 리세스(12)의 상기 금속화된 부분 영역(15)이 적어도 부분적으로 상기 금속화될 수 있는 플라스틱(53) 영역에 배치되는,
    광전자소자.
  6. 제1항에 있어서,
    상기 금속화된 부분 영역(15)이 전기적 기능을 수행하기 위해 이용되는,
    광전자소자.
  7. 삭제
  8. 제1항에 있어서,
    상기 절연 웨브(20)가 상기 금속화될 수 없는 플라스틱(54)에 의해 결정되는,
    광전자소자.
  9. 제1항에 있어서,
    상기 하우징 바디(57)가 상기 광전자소자의 하우징(10)의 일부인,
    광전자소자.
  10. 하나 이상의 리세스(12)를 갖는 하우징(10); 및 상기 리세스(12) 내에 배치되는 하나 이상의 반도체 칩(50)을 포함하는 광전자소자로서,
    상기 리세스(12)는 반사기로 형성되고, 상기 반사기의 반사기 표면들은 금속 반사기(metal reflector)가 형성되도록 금속화된 부분 영역(15)을 가지며, 상기 금속화된 부분 영역(15)은 전기적 기능을 수행하기 위해 이용되고,
    상기 금속화된 부분 영역(15)이 절연 웨브(20)에 의해서 전기적으로 서로 분리된 두 개 이상의 영역(16, 18)으로 분할되며, 상기 절연 웨브(20)가 상기 반도체 칩(50) 정면(front side)의 표면 대각선 상의 연장부에 놓이도록 상기 리세스를 가로지르는,
    광전자소자.
  11. 제10항에 있어서,
    상기 금속화된 부분 영역(15)이 금속화될 수 있는 플라스틱(53) 영역에 배치되는,
    광전자소자.
  12. 삭제
  13. 제10항에 있어서,
    상기 금속화된 부분 영역(15)이 금속화될 수 있는 플라스틱(53) 영역에 배치되고, 상기 절연 웨브(20)가 금속화될 수 없는 플라스틱(54)에 의해 결정되며, 상기 하우징(10)에 의해 둘러싸인 하우징 바디(57)가 상기 금속화될 수 없는 플라스틱(54)을 포함하는,
    광전자소자.
  14. 제1항, 제2항, 제5항, 제6항, 제8항 내지 제11항, 및 제13항 중 어느 한 항에 있어서,
    상기 반도체 칩(50)이 상기 금속화된 부분 영역(15)의 제1 영역(16) 위에 제공되고, 상기 반도체 칩(50)과 제2 영역(18) 간의 전기적 연결이 생성되는,
    광전자소자.
  15. 제1항, 제2항, 제5항, 제6항, 제8항 내지 제11항, 및 제13항 중 어느 한 항에 있어서,
    상기 절연 웨브(20)로 이루어진 표면이 상기 리세스(12) 내 금속화된 표면 보다 작은,
    광전자소자.
  16. 제14항에 있어서,
    상기 절연 웨브(20)가 상기 리세스(12)의 외부 표면 영역에 배치되고, 상기 리세스(12) 내에서 상기 반도체 칩(50)과 상기 제2 영역(18) 간의 전기적 연결이 생성되는,
    광전자소자.
  17. 제14항에 있어서,
    상기 절연 웨브(20)가 상기 리세스(12)의 바닥을 가로지르고, 상기 리세스(12)의 바닥에서 상기 전기적 연결이 생성되는,
    광전자소자.
  18. 삭제
  19. 삭제
  20. 제1항, 제2항, 제5항, 제6항, 제8항, 제9항 및 제13항 중 어느 한 항에 있어서,
    상기 하우징 바디(57)가 이중복합사출성형(two component injection molding) 공정에 의해 제조되는,
    광전자소자.
  21. 제20항에 있어서,
    상기 이중복합사출성형 공정은 적어도 하나의 금속화될 수 있는 플라스틱(53) 및 적어도 하나의 금속화될 수 없는 플라스틱(54)을 이용하여 프로세싱되는,
    광전자소자.
  22. 제2항 또는 제13항에 있어서,
    상기 하우징 바디(57)는 상기 금속화될 수 있는 플라스틱(53)을 포함하는 제1 하우징 바디 부분(57a) 및 상기 금속화될 수 없는 플라스틱(54)을 포함하는 적어도 하나의 제2 하우징 바디 부분(57b)을 포함하는,
    광전자소자.
  23. 제22항에 있어서,
    상기 제1 하우징 바디 부분(57a)이 두 개 이상의 부분 영역들(60, 61) 내에 형성되고, 상기 부분 영역들(60, 61)은 연결 장치(59)에 의해 기계적으로 서로 연결되는,
    광전자소자.
  24. 제23항에 있어서,
    상기 제2 하우징 바디 부분(57b)이 상기 연결 장치(59)의 주변에 적어도 부분적으로 형성되는,
    광전자소자.
  25. 제23항에 있어서,
    상기 연결 장치(59)가 상기 제2 하우징 바디 부분(57b)을 기계적으로 안정시키는,
    광전자소자.
  26. 제22항에 있어서,
    상기 하우징 바디 부분들(57a, 57b) 사이에 적어도 부분적으로 틈 영역(55)이 배치되는,
    광전자소자.
  27. 제26항에 있어서,
    상기 틈 영역(55)이 탄성으로 작용하며, 이러한 탄성이 기계적으로 야기되는 상기 하우징 바디(57)의 응력을 적어도 부분적으로 보상하는,
    광전자소자.
  28. 제2항 또는 제13항에 있어서,
    상기 금속화될 수 있는 플라스틱(53) 및 상기 금속화될 수 없는 플라스틱(54)이 실질적으로 화학 결합(chemical bond)을 수행하지 않는,
    광전자소자.
  29. 제9항 또는 제10항에 있어서,
    상기 하우징(10)의 플라스틱이 임의의 색으로 채색될 수 있는,
    광전자소자.
  30. 제9항 또는 제10항에 있어서,
    상기 하우징의 서로 인접하는 두 개의 표면이 서로에 대해 임의의 각도로 배치되는,
    광전자소자.
  31. 제9항 또는 제10항에 있어서,
    두 개 이상의 전기 단자들(38, 40)이 상기 하우징(10)의 적어도 두 개의 표면 상에 제공되는,
    광전자소자.
  32. 제9항 또는 제10항에 있어서,
    상기 하우징(10)은 금속 입자(metal particle), 히트 싱크(heat sink) 또는 쓰루 커넥션(through connection)을 갖는,
    광전자소자.
  33. 제1항, 제2항, 제5항, 제6항, 제8항 내지 제11항 및 제13항 중 어느 한 항에 있어서,
    상기 광전자소자는 MID(Molded Interconnect Device)인,
    광전자소자.
  34. 제1항, 제2항, 제5항, 제6항, 제8항 내지 제11항 및 제13항 중 어느 한 항에 있어서,
    상기 금속화된 부분 영역(15)의 한 영역이 리드 프레임(leadframe)(42, 44)에 의해 형성되는,
    광전자소자.
  35. 제1항, 제2항, 제5항, 제6항, 제8항 내지 제11항 및 제13항 중 어느 한 항에 있어서,
    상기 반도체 칩(50)은 광전자 반도체 칩뿐만 아니라, 전자 반도체 칩도 포함하는,
    광전자소자.
  36. 제35항에 있어서,
    상기 전자 반도체 칩은 상기 광전자 반도체 칩을 트리거링하기 위한 IC 칩인,
    광전자소자.
  37. 제1항, 제2항, 제5항, 제6항, 제8항 내지 제11항 및 제13항 중 어느 한 항에 따른 광전자소자를 위한, 플라스틱을 포함하는 하우징 바디(57)를 구조화 방식으로 금속화하기 위한 방법으로서,
    a) 두 개 이상의 플라스틱들(53, 54) ― 이 중 하나는 금속화될 수 없는 플라스틱(54)임 ― 을 갖는 이중복합사출성형 공정을 이용하여 상기 하우징 바디(57)를 제조하는 단계; 및
    b) 금속화되지 않은 부분 영역이 상기 금속화될 수 없는 플라스틱(54)에 의해 결정되도록 금속화된 부분 영역(15, 16, 18) 및 금속화되지 않은 부분 영역(20)이 형성되는 방식으로, 상기 하우징 바디를 금속화하는 단계를 포함하는,
    플라스틱을 포함하는 하우징 바디를 구조화 방식으로 금속화하기 위한 방법.
  38. 제37항에 있어서,
    상기 하우징 바디(57)의 하나의 표면 상에 구조화된 상기 금속화된 부분 영역(15, 16, 18)을 적어도 부분적으로 배치하는,
    플라스틱을 포함하는 하우징 바디를 구조화 방식으로 금속화하기 위한 방법.
  39. 제37항에 있어서,
    상기 금속화된 부분 영역(15, 16, 18)을 금속화될 수 있는 플라스틱(53)에 의해 결정하는,
    플라스틱을 포함하는 하우징 바디를 구조화 방식으로 금속화하기 위한 방법.
  40. 제37항에 있어서,
    상기 하우징 바디(57)의 화학적 처리 및 갈바닉 처리 중 적어도 하나에 의해서 구조화된 상기 금속화된 부분 영역(15, 16, 18)을 적어도 부분적으로 제조하는,
    플라스틱을 포함하는 하우징 바디를 구조화 방식으로 금속화하기 위한 방법.
  41. 플라스틱을 포함하는 하우징 바디(57); 및 상기 하우징 바디에 배치되는 하나 이상의 반도체 칩(50)을 포함하는 광전자소자의 제조 방법으로서,
    a) 제37항에 따른 방법을 이용하여 상기 하우징 바디(57)를 제조하고 구조화 방식으로 금속화하는 단계; 및
    b) 상기 하우징 바디(57) 상에 상기 반도체 칩(50)을 배치하는 단계를 포함하는,
    광전자소자의 제조 방법.
  42. 제37항에 있어서,
    상기 금속화될 수 없는 플라스틱(54)이 LCP 또는 PBT를 포함하는,
    플라스틱을 포함하는 하우징 바디를 구조화 방식으로 금속화하기 위한 방법.
  43. 제39항에 있어서,
    상기 금속화될 수 있는 플라스틱(53)이 LCP 또는 PBT를 포함하는,
    플라스틱을 포함하는 하우징 바디를 구조화 방식으로 금속화하기 위한 방법.
  44. 제39항에 있어서,
    상기 금속화될 수 있는 플라스틱(53)이 플라스틱의 금속화를 용이하게 하는 첨가제를 포함하는,
    플라스틱을 포함하는 하우징 바디를 구조화 방식으로 금속화하기 위한 방법.
  45. 제37항에 있어서,
    전기적으로 서로 절연된 두 개 이상의 영역들(16, 18) 내에 구조화된 상기 금속화된 영역(15, 16, 18)을 형성하는,
    플라스틱을 포함하는 하우징 바디를 구조화 방식으로 금속화하기 위한 방법.
  46. 제45항에 있어서,
    상기 영역들(16, 18) 중 하나의 영역(16)에 반도체 칩(50)이 배치되고, 구조화된 상기 금속화된 부분 영역(15, 16, 18)의 전기적으로 서로 절연된 상기 영역들(16, 18)이 상기 반도체 칩(50)의 접속 도체들(38, 40)을 적어도 부분적으로 형성하는,
    플라스틱을 포함하는 하우징 바디를 구조화 방식으로 금속화하기 위한 방법.
  47. 제27항에 있어서,
    상기 하우징 바디(57)의 응력이 열적으로 야기되는,
    광전자소자.
KR1020057015964A 2003-02-28 2003-12-30 구조화 방식으로 금속화된 하우징 바디를 갖는 광전자소자,상기 광전자소자의 제조 방법 및 플라스틱을 포함하는하우징 바디를 구조화 방식으로 금속화하기 위한 방법 KR101025234B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE2003108917 DE10308917A1 (de) 2003-02-28 2003-02-28 Optoelektronisches Bauteil mit metallisiertem Reflektor
DE10308917.9 2003-02-28
DE20314966.1 2003-09-26
DE20314966U DE20314966U1 (de) 2003-02-28 2003-09-26 Optoelektronisches Bauteil mit metallisiertem Reflektor

Publications (2)

Publication Number Publication Date
KR20050116803A KR20050116803A (ko) 2005-12-13
KR101025234B1 true KR101025234B1 (ko) 2011-04-01

Family

ID=32928852

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057015964A KR101025234B1 (ko) 2003-02-28 2003-12-30 구조화 방식으로 금속화된 하우징 바디를 갖는 광전자소자,상기 광전자소자의 제조 방법 및 플라스틱을 포함하는하우징 바디를 구조화 방식으로 금속화하기 위한 방법

Country Status (6)

Country Link
US (1) US7247940B2 (ko)
EP (1) EP1597764A1 (ko)
JP (1) JP4603368B2 (ko)
KR (1) KR101025234B1 (ko)
TW (1) TWI250665B (ko)
WO (1) WO2004077558A1 (ko)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19755734A1 (de) * 1997-12-15 1999-06-24 Siemens Ag Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Bauelementes
WO2004107461A1 (en) * 2003-05-28 2004-12-09 Seoul Semiconductor Co., Ltd. Light emitting diode package and light emitting diode system having at least two heat sinks
US7183588B2 (en) * 2004-01-08 2007-02-27 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Light emission device
DE102004051379A1 (de) * 2004-08-23 2006-03-23 Osram Opto Semiconductors Gmbh Vorrichtung für ein optoelektronisches Bauteil und Bauelement mit einem optoelektronischen Bauteil und einer Vorrichtung
US20060125716A1 (en) * 2004-12-10 2006-06-15 Wong Lye Y Light-emitting diode display with compartment
US7224047B2 (en) * 2004-12-18 2007-05-29 Lsi Corporation Semiconductor device package with reduced leakage
US9793247B2 (en) 2005-01-10 2017-10-17 Cree, Inc. Solid state lighting component
US9070850B2 (en) 2007-10-31 2015-06-30 Cree, Inc. Light emitting diode package and method for fabricating same
US7821023B2 (en) 2005-01-10 2010-10-26 Cree, Inc. Solid state lighting component
DE102005017527A1 (de) * 2005-04-15 2006-11-02 Osram Opto Semiconductors Gmbh Oberflächenmontierbares optoelektronisches Bauelement
US8669572B2 (en) 2005-06-10 2014-03-11 Cree, Inc. Power lamp package
KR20080106402A (ko) 2006-01-05 2008-12-05 일루미텍스, 인크. Ｌｅｄ로부터 광을 유도하기 위한 개별 광학 디바이스
US8044412B2 (en) 2006-01-20 2011-10-25 Taiwan Semiconductor Manufacturing Company, Ltd Package for a light emitting element
US7675145B2 (en) 2006-03-28 2010-03-09 Cree Hong Kong Limited Apparatus, system and method for use in mounting electronic elements
KR100798383B1 (ko) * 2006-03-31 2008-01-28 서울반도체 주식회사 열방출 효율이 개선된 발광다이오드 패키지 및 이의 제조방법
KR101216932B1 (ko) * 2006-04-03 2013-01-18 서울반도체 주식회사 램프형 발광소자
US8748915B2 (en) 2006-04-24 2014-06-10 Cree Hong Kong Limited Emitter package with angled or vertical LED
US7635915B2 (en) * 2006-04-26 2009-12-22 Cree Hong Kong Limited Apparatus and method for use in mounting electronic elements
SG139568A1 (en) * 2006-07-13 2008-02-29 Avago Technologies General Ip Remote control receiver device and ambient light photosensor device incoporated into a single composite assembly
SG139569A1 (en) * 2006-07-13 2008-02-29 Avago Technologies General Ip A composite assembly that incorporate multiple devices that use different wavelengths of light and method for making same
SG139570A1 (en) * 2006-07-13 2008-02-29 Avago Technologies General Ip A miniature composite assembly that incorporates multiple devices that use different wavelengths of light and a method for making the composite assembly
US8735920B2 (en) 2006-07-31 2014-05-27 Cree, Inc. Light emitting diode package with optical element
US8367945B2 (en) 2006-08-16 2013-02-05 Cree Huizhou Opto Limited Apparatus, system and method for use in mounting electronic elements
DE102006046678A1 (de) * 2006-09-29 2008-04-03 Osram Opto Semiconductors Gmbh Gehäuse für ein optoelektronisches Bauelement, optoelektronisches Bauelement und Verfahren zum Herstellen eines Gehäuses für ein optoelektronisches Bauelement
JP2010506402A (ja) 2006-10-02 2010-02-25 イルミテックス， インコーポレイテッド Ｌｅｄのシステムおよび方法
US7800304B2 (en) * 2007-01-12 2010-09-21 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Multi-chip packaged LED light source
US9711703B2 (en) 2007-02-12 2017-07-18 Cree Huizhou Opto Limited Apparatus, system and method for use in mounting electronic elements
US7732234B2 (en) * 2007-02-15 2010-06-08 Hymite A/S Fabrication process for package with light emitting device on a sub-mount
US10256385B2 (en) 2007-10-31 2019-04-09 Cree, Inc. Light emitting die (LED) packages and related methods
US8866169B2 (en) 2007-10-31 2014-10-21 Cree, Inc. LED package with increased feature sizes
USD615504S1 (en) 2007-10-31 2010-05-11 Cree, Inc. Emitter package
USD633631S1 (en) 2007-12-14 2011-03-01 Cree Hong Kong Limited Light source of light emitting diode
EP2073280A1 (de) 2007-12-20 2009-06-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Reflektive Sekundäroptik und Halbleiterbaugruppe sowie Verfahren zu dessen Herstellung
USD634863S1 (en) 2008-01-10 2011-03-22 Cree Hong Kong Limited Light source of light emitting diode
WO2009100358A1 (en) 2008-02-08 2009-08-13 Illumitex, Inc. System and method for emitter layer shaping
US8049230B2 (en) 2008-05-16 2011-11-01 Cree Huizhou Opto Limited Apparatus and system for miniature surface mount devices
DE102008030815A1 (de) * 2008-06-30 2009-12-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Bauelementen
US8791471B2 (en) 2008-11-07 2014-07-29 Cree Hong Kong Limited Multi-chip light emitting diode modules
TW201034256A (en) 2008-12-11 2010-09-16 Illumitex Inc Systems and methods for packaging light-emitting diode devices
US20110037083A1 (en) * 2009-01-14 2011-02-17 Alex Chi Keung Chan Led package with contrasting face
US8368112B2 (en) 2009-01-14 2013-02-05 Cree Huizhou Opto Limited Aligned multiple emitter package
US8415692B2 (en) 2009-07-06 2013-04-09 Cree, Inc. LED packages with scattering particle regions
US8598809B2 (en) 2009-08-19 2013-12-03 Cree, Inc. White light color changing solid state lighting and methods
US8585253B2 (en) 2009-08-20 2013-11-19 Illumitex, Inc. System and method for color mixing lens array
US8449128B2 (en) 2009-08-20 2013-05-28 Illumitex, Inc. System and method for a lens and phosphor layer
JP6096168B2 (ja) * 2009-09-11 2017-03-15 ローム株式会社 発光装置
JP5936810B2 (ja) * 2009-09-11 2016-06-22 ローム株式会社 発光装置
US8101962B2 (en) * 2009-10-06 2012-01-24 Kuang Hong Precision Co., Ltd. Carrying structure of semiconductor
JP5367668B2 (ja) * 2009-11-17 2013-12-11 スタンレー電気株式会社 発光装置およびその製造方法
DE102009058421A1 (de) * 2009-12-16 2011-06-22 OSRAM Opto Semiconductors GmbH, 93055 Verfahren zur Herstellung eines Gehäuses für ein optoelektronisches Halbleiterbauteil, Gehäuse und optoelektronisches Halbleiterbauteil
US8525213B2 (en) * 2010-03-30 2013-09-03 Lg Innotek Co., Ltd. Light emitting device having multiple cavities and light unit having the same
KR101039994B1 (ko) 2010-05-24 2011-06-09 엘지이노텍 주식회사 발광소자 및 이를 구비한 라이트 유닛
DE102010023955A1 (de) 2010-06-16 2011-12-22 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil
TWI452960B (zh) * 2010-11-25 2014-09-11 Kuang Hong Prec Co Ltd 具有熱傳導性質的模塑互連組件及其製造方法
JP2014038876A (ja) * 2010-12-15 2014-02-27 Panasonic Corp 半導体発光装置
USD665366S1 (en) * 2011-08-12 2012-08-14 Silitek Electronic (Guangzhou) Co., Ltd. Package carrier
USD665367S1 (en) * 2011-08-12 2012-08-14 Silitek Electronic (Guangzhou) Co., Ltd. Package carrier
US8564004B2 (en) 2011-11-29 2013-10-22 Cree, Inc. Complex primary optics with intermediate elements
DE102012107829B4 (de) * 2012-08-24 2024-01-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische Bauelemente und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102013205594A1 (de) * 2013-03-28 2014-10-02 Osram Opto Semiconductors Gmbh Laserbauelement und Verfahren zu seiner Herstellung
DE102013114345A1 (de) * 2013-12-18 2015-06-18 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
US9305874B2 (en) 2014-04-13 2016-04-05 Infineon Technologies Ag Baseplate for an electronic module and method of manufacturing the same
DE102015009454A1 (de) 2014-07-29 2016-02-04 Micronas Gmbh Elektrisches Bauelement
JP6831624B2 (ja) * 2015-11-27 2021-02-17 ローム株式会社 Ｌｅｄ発光装置
JP2017157684A (ja) * 2016-03-02 2017-09-07 ローム株式会社 発光装置およびその製造方法
CN106015994A (zh) * 2016-07-06 2016-10-12 木林森股份有限公司 一种内嵌式防水led光源支架
JP7337590B2 (ja) * 2019-08-05 2023-09-04 ローム株式会社 半導体発光装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242509A (ja) * 1997-02-28 1998-09-11 Sharp Corp 側面発光表示装置およびその製造方法
US20060050828A1 (en) * 2003-03-04 2006-03-09 Nippon Telegraph And Telephone Corporation Phase comparison circuit and cdr circuit

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3037676A1 (de) * 1980-10-04 1982-05-13 Preh, Elektrofeinmechanische Werke, Jakob Preh, Nachf. Gmbh & Co, 8740 Bad Neustadt Schiebeschalter
FR2547087B1 (fr) * 1983-05-30 1985-07-12 Radiotechnique Compelec Element de panneau d'affichage a cristaux semi-conducteurs et panneau comportant ledit element
ES2065940T3 (es) * 1989-05-31 1995-03-01 Siemens Ag Opto-componente montable en la superficie.
JPH04160713A (ja) * 1990-10-23 1992-06-04 Seiko Epson Corp 回転スイッチ基板
JPH04239795A (ja) * 1991-01-23 1992-08-27 Kitagawa Ind Co Ltd 射出成形回路部品の製造方法
JP2714272B2 (ja) * 1991-06-04 1998-02-16 シャープ株式会社 電子部品
DE4242842C2 (de) * 1992-02-14 1999-11-04 Sharp Kk Lichtemittierendes Bauelement zur Oberflächenmontage und Verfahren zu dessen Herstellung
US5534718A (en) * 1993-04-12 1996-07-09 Hsi-Huang Lin LED package structure of LED display
JP2981370B2 (ja) 1993-07-16 1999-11-22 シャープ株式会社 Ｍｉｄチップ型発光素子
DE4416986A1 (de) * 1993-10-29 1995-05-04 Albert Schmidbauer Verfahren zum Herstellen eines Bauteils aus thermoplastischem Kunststoff mit wenigstens einem integrierten, elektrisch leitenden Abschnitt sowie nach diesem Verfahren hergestelltes Bauteil
JP3832877B2 (ja) 1995-07-26 2006-10-11 日亜化学工業株式会社 セラミックスｌｅｄパッケージおよびその製造方法
DE19549818B4 (de) * 1995-09-29 2010-03-18 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiter-Bauelement
JP3787220B2 (ja) 1997-07-30 2006-06-21 ローム株式会社 チップ型発光素子
DE59810663D1 (de) * 1997-11-19 2004-03-04 Tyco Electronics Logistics Ag HF-Koaxial-Steckverbinderteil
US6147367A (en) * 1997-12-10 2000-11-14 Industrial Technology Research Institute Packaging design for light emitting diode
US6169295B1 (en) * 1998-05-29 2001-01-02 Maxim Integrated Products, Inc. Infrared transceiver module and method for making same
JP4296644B2 (ja) * 1999-01-29 2009-07-15 豊田合成株式会社 発光ダイオード
JP3217322B2 (ja) * 1999-02-18 2001-10-09 日亜化学工業株式会社 チップ部品型発光素子
JP3887124B2 (ja) * 1999-04-30 2007-02-28 ローム株式会社 チップ型半導体発光素子
DE19922369B4 (de) * 1999-05-14 2004-09-02 Trw Automotive Electronics & Components Gmbh & Co. Kg Flüssigkristallanzeige
JP3964590B2 (ja) * 1999-12-27 2007-08-22 東芝電子エンジニアリング株式会社 光半導体パッケージ
DE10004162A1 (de) * 2000-02-01 2001-08-09 Bosch Gmbh Robert Verfahren zur Kontaktierung einer Leiterplatte mit einer auf einem Träger angeordneten Leiterbahn und Vorrichtung
JP2001223305A (ja) * 2000-02-10 2001-08-17 Matsushita Electric Ind Co Ltd 樹脂封止半導体装置
DE20004900U1 (de) 2000-03-17 2000-08-17 Komos GmbH Komponenten Module Systeme, 07616 Bürgel Einteiliger Abdeckrahmen für Elektroinstallationsgeräte mit teilweiser Metallisierung
US6518600B1 (en) * 2000-11-17 2003-02-11 General Electric Company Dual encapsulation for an LED
DE10117889A1 (de) * 2001-04-10 2002-10-24 Osram Opto Semiconductors Gmbh Leiterrahmen und Gehäuse für ein strahlungsemittierendes Bauelement, strahlungsemittierendes Bauelement sowie Verfahren zu dessen Herstellung
JP3891400B2 (ja) * 2001-07-25 2007-03-14 シチズン電子株式会社 発光ダイオード
DE10214121C1 (de) 2002-03-28 2003-12-24 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit mehreren Halbleiterchips

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242509A (ja) * 1997-02-28 1998-09-11 Sharp Corp 側面発光表示装置およびその製造方法
US20060050828A1 (en) * 2003-03-04 2006-03-09 Nippon Telegraph And Telephone Corporation Phase comparison circuit and cdr circuit

Also Published As

Publication number Publication date
WO2004077558A1 (de) 2004-09-10
TW200419830A (en) 2004-10-01
EP1597764A1 (de) 2005-11-23
KR20050116803A (ko) 2005-12-13
US20040232435A1 (en) 2004-11-25
US7247940B2 (en) 2007-07-24
JP4603368B2 (ja) 2010-12-22
TWI250665B (en) 2006-03-01
JP2006514434A (ja) 2006-04-27

Similar Documents

Publication Publication Date Title
KR101025234B1 (ko) 구조화 방식으로 금속화된 하우징 바디를 갖는 광전자소자,상기 광전자소자의 제조 방법 및 플라스틱을 포함하는하우징 바디를 구조화 방식으로 금속화하기 위한 방법
US7718451B2 (en) Method for producing an optoelectronic device with patterned-metallized package body and method for the patterned metalization of a plastic-containing body
JP3682230B2 (ja) 表面実装型ビーム放射および／または受信素子
EP1568076B1 (en) LED package comprising leadframe and two-part heatsink and method of manufacturing the same
EP1821345B1 (en) Light-emitting device and method for manufacturing the same
KR101108403B1 (ko) 작은 밑면적을 갖는 ｌｅｄ 패키지 다이
US7338823B2 (en) Side-emitting LED package and manufacturing method of the same
KR101659103B1 (ko) 반도체 소자를 위한 지지 몸체, 반도체 소자 및 지지 몸체의 제조 방법
US9054279B2 (en) Optoelectronic component disposed in a recess of a housing and electrical componenet disposed in the housing
KR101843402B1 (ko) 표면 장착 가능한 광전자 소자 그리고 표면 장착 가능한 광전자 소자를 제조하기 위한 방법
KR20150135299A (ko) 반도체 부품 그리고 반도체 부품을 제조하는 방법
JP2003218398A (ja) 表面実装型発光ダイオード及びその製造方法
KR101052967B1 (ko) 레이저다이오드 소자의 제조 방법, 레이저다이오드 소자의하우징 및 레이저다이오드 소자
US20070238328A1 (en) Surface-mountable optoelectronic component
KR100714628B1 (ko) 발광 다이오드 패키지
WO2005083807A1 (en) A pcb-mounted radiator and an led package using the pcb, and the manufacturing method thereof
WO2023089059A2 (en) Laser package and method for manufacturing a laser package
US10333032B2 (en) Optoelectronic light-emitting component and leadframe assemblage
KR101526087B1 (ko) 광전 소자용 하우징 및 그 하우징의 제조 방법
KR20220140828A (ko) 광전자 반도체 구성요소를 위한 하우징 및 광전자 반도체 구성요소
US10396259B2 (en) Radiation-emitting semiconductor component and production method of a plurality of semiconductor components
KR100881979B1 (ko) 반사판을 갖는 전력용 엘이디 칩 패키지 및 그 제조방법
US20160336495A1 (en) Optoelectronic semiconductor component and method for producing an optoelectronic semiconductor component
KR20170136473A (ko) 반도체 발광소자
TW200830482A (en) Surface-mount housing for semiconductor chip

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140313

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150312

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160310

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170310

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180308

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200312

Year of fee payment: 10