JP4598863B2 - 犠牲相互接続部を用いたオンチップ相互接続スタック冷却 - Google Patents
犠牲相互接続部を用いたオンチップ相互接続スタック冷却 Download PDFInfo
- Publication number
- JP4598863B2 JP4598863B2 JP2008546426A JP2008546426A JP4598863B2 JP 4598863 B2 JP4598863 B2 JP 4598863B2 JP 2008546426 A JP2008546426 A JP 2008546426A JP 2008546426 A JP2008546426 A JP 2008546426A JP 4598863 B2 JP4598863 B2 JP 4598863B2
- Authority
- JP
- Japan
- Prior art keywords
- fluid cooling
- interconnect
- cooling channel
- integrated circuit
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001816 cooling Methods 0.000 title claims description 177
- 239000012530 fluid Substances 0.000 claims description 166
- 239000002184 metal Substances 0.000 claims description 125
- 229910052751 metal Inorganic materials 0.000 claims description 125
- 238000000034 method Methods 0.000 claims description 67
- 239000000758 substrate Substances 0.000 claims description 67
- 230000004888 barrier function Effects 0.000 claims description 64
- 238000004519 manufacturing process Methods 0.000 claims description 27
- 238000000151 deposition Methods 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 18
- 238000007789 sealing Methods 0.000 claims description 14
- 239000012809 cooling fluid Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 11
- 239000002826 coolant Substances 0.000 claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 3
- 238000000866 electrolytic etching Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 90
- 230000008569 process Effects 0.000 description 20
- 238000005516 engineering process Methods 0.000 description 15
- 230000017525 heat dissipation Effects 0.000 description 13
- 239000010949 copper Substances 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 230000002441 reversible effect Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 238000005868 electrolysis reaction Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000005553 drilling Methods 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 4
- 238000003672 processing method Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000004964 aerogel Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000012804 iterative process Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000003507 refrigerant Substances 0.000 description 1
- 239000011265 semifinished product Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
- H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明は、流体冷却チャネルを集積された集積回路デバイスに関するものである。さらに本発明は、流体冷却チャネルを集積された集積回路デバイスを製造する方法に関するものである。
マイクロプロセッサのような集積回路デバイスでは、電気エネルギーから熱エネルギーへの不所望であるが不可避の変換が生じ、動作中に熱を発生する。国際半導体技術ロードマップ（ＩＴＲＳ）は、２０１８年に予測される技術ノードを用いた将来の高性能集積回路デバイスにおいて、そのようなエネルギー損失により発生する熱の出力密度は１００W／ｃｍ2にもなると予想している。
B. Dang et al.: "Wafer-Level Microfluidic Cooling interconnect for GSI", Proceedings of International Technology Conference 2005, San Francisco, 2005年6月6〜8日, 180〜182ページ
文献：B. Dang et al.: “Wafer-Level Microfluidic Cooling interconnect for GSI”, Proceedings of International Technology Conference 2005, San Francisco, 2005年6月6〜8日, 180〜182ページは、微小（ミクロ）流体背面冷却を用いた集積回路デバイス用の熱除去に関する概念を提案している。ウエハの製造後、およびウエハ上のチップ用相互接続スタック（積層）の製造後であるが、ウエハを個別のチップにダイシングする（切り分ける）前に、ウエハの背面上に深いトレンチ（溝）をエッチングし、犠牲ポリマーを充填し、次に多孔質保護膜層で覆う。ウエハを加熱すると犠牲ポリマーが分解し、ウエハ材料および多孔質保護膜によって包囲されたマイクロチャネルの形で流体冷却チャネルが残る。次に、第２保護膜を用いて機械的強度および封止を提供する。ウエハ背面上のチップ貫通孔およびポリマーパイプによって、流体の流入ポートおよび流出ポートが形成される。チップは、液体冷却式プリント配線基板（ＰＷＤ）上にフリップチップ構成で実装される。プリント配線基板は埋め込み微小流体チャネルも備え、流体循環用の内蔵または外部ポンプによって駆動される。
将来の集積回路技術ノードは、集積回路デバイスの相互接続スタック内の金属相互接続レベル数の増加を示し、従って相互接続スタック内の熱生成の増加も示す。これに加えて、絶縁中間層用に低誘電率材料を使用する要求、あるいは同じ相互接続レベル上の相互接続部間に空気絶縁を使用する要求が、放熱を低減する。低誘電率材料および超低誘電率材料はＳiＯ２よりもずっと低い熱伝導率を有するので、これらの材料からなる相互接続スタックからの放熱は、絶縁体ではなく主に金属相互接続部によって生じる。その結果、相互接続スタック内の発熱の増加、及び相互接続スタックから基板への放熱の減少は、集積回路デバイスの相互接続スタック内の危険な熱状態を生じさせ、接合部からの漏洩の増加、動作信頼性の低下、そして最悪の場合に動作の支障をもたらす。
R. Streiter et al.: "Optimization of interconnections systems including aerogels by thermal and electrical simulation", Proceedings of Advanced Metallization Conference 1999
相互接続スタックから基板への放熱を強化するために、相互接続スタックを基板に接続する熱ビア（ビアホール、貫通孔）の追加が、R. Streiter et al.: “Optimization of interconnections systems including aerogels by thermal and electrical simulation”, Proceedings of Advanced Metallization Conference 1999によって提案されている。Ｃｕ相互接続とＳｉウエハとの間の接点が、基板を通した相互接続からのいくらかの放熱を提供する。
それでも、将来の技術ノードにおける集積回路デバイスが有する、膨大な熱出力密度を考慮すれば、相互接続スタック内で発生する熱の放散を改善する必要がある。
従って、放熱を改善した集積回路デバイスを提供することが好ましい。
さらに、放熱を改善した集積回路デバイスの製造方法を提供することが好ましい。
本発明の第１の態様によれば、流体冷却チャネルを集積された集積回路デバイスが提供され、この集積回路デバイスは、
集積回路を有する半導体基板と
この基板上の相互接続スタックであって、１つ以上の相互接続レベル上に電気相互接接続部を有し、かつ絶縁層シーケンス（列）を備えた相互接続スタックとを備え、
この絶縁層シーケンスは、
それぞれの関連する相互接続レベル上にそれぞれのレベル内絶縁層を有し、これらのレベル内絶縁層は、上記関連する相互接続レベル上の異なる相互接続部を互いに電気絶縁する。
集積回路を有する半導体基板と
この基板上の相互接続スタックであって、１つ以上の相互接続レベル上に電気相互接接続部を有し、かつ絶縁層シーケンス（列）を備えた相互接続スタックとを備え、
この絶縁層シーケンスは、
それぞれの関連する相互接続レベル上にそれぞれのレベル内絶縁層を有し、これらのレベル内絶縁層は、上記関連する相互接続レベル上の異なる相互接続部を互いに電気絶縁する。
そして、本発明による集積回路デバイスでは、上記相互接続スタックが流体冷却チャネルを備え、この流体冷却チャネルは、上記相互接続スタックの少なくとも１つの相互接続レベル内に延在し、上記それぞれの関連するレベル内絶縁層内に導き通され、２つ以上の相互接続レベルにわたって延在する場合には、それぞれのレベル間金属障壁（バリア）層を通って延在する。
本発明の集積回路デバイスは、相互接続スタックからの放熱を改善するための新しい概念を形成する。流体冷却それ自体はよく知られ、従来技術のデバイスでも採用されているが、大部分の基板では、電気回路および電気相互接続から安全な距離に設けられているに過ぎない。流体冷却は従来技術では、相互接続スタックにおける放熱技術、または相互接続スタックから基板内への放熱技術、あるいは相互接続スタックから外部の放熱板（ヒートシンク）への放熱技術として考えられていない。しかし、本発明によれば、流体冷却チャネルは、レベル内絶縁層によって形成されている電気絶縁材料内に埋め込まれる。金属相互接続部および冷却チャネル部を共に収容する適切なマスク配置によって、金属相互接続部への液体の接触を回避することができる。相互接続スタック内の流体冷却チャネルの生産に伴う技術的困難性は、本発明の第２の態様として後述する、本発明による方法によって克服される。
なお、相互接続レベルとは、相互接続スタックにおいて、２つのレベル間金属障壁層間に延在する部分であるものと考える。相互接続レベルは、基板からの距離に応じて番号付けすることができる。第１相互接続レベルは、基板に最も近い第１中間金属障壁層と、次に基板に近い第２中間金属障壁層との間に延在する。第２相互接続レベルは、第２および第３のレベル間金属障壁層の間に延在し、以下同様である。金属相互接続レベルの関連するレベルは、金属相互接続が属する相互接続レベルに応じて「金属１」、「金属２」、「金属３」等と名付ける。異なる金属相互接続レベルは、ビア部を介して接続することができる。レベル内絶縁層は、２つのレベル間金属障壁層の間にあるそれぞれの相互接続レベル上に延在する絶縁層である。
さらに、「流体冷却」は本明細書を全体を通して使用され、現在技術において微小（ミクロ）流体冷却システムと称される小型化された流体冷却システムを含むことを意味する。実際に、本発明をさらに説明する間に明らかになるように、現在技術において微小流体チャネルと称される小型化された流体冷却チャネルも「流体冷却チャネル」で包括し、実際に好適例を形成する。しかし、「微小（ミクロ）流体」とは、サイズおよび幾何形状をマイクロメートル範囲に限定することを暗に意味すると考えられるが、この限定は本発明に対しては適用されない。特に、本発明による集積回路デバイスの流体冷却チャネルは、チャネルのサイズや幾何形状によって流体搬送が保証される限り、ナノメートル範囲の横方向の延長を有することができる。他方では、本発明は、ミリメートル範囲の横方向の延長を有することも排除しない。チャネルのいくつかの部分ではより大きいチャネル径が有用なことがあり、例えば、より小さい支流を有し、流体の流入または流出インターフェイスの近くにより大きな本流部を有する流体冷却チャネル網内であり、これについては後に好適例に関して詳細に説明する。本発明は、今日および将来の技術ノードの枠組み内で応用されることが好ましいが、もちろん、例えば０．２５μｍＣＭＯＳ技術によるより大きな回路部素子を有するデバイスにも適用することができる。
本明細書において、「チャネル」とは「流体冷却チャネル」と同じ意味である。
以下では、本発明による集積回路デバイスの好適例を説明する。明らかに互いに代案の好適例でない限り、異なる好適例を組み合わせて他の実施例を形成することができる。
一般に、流体冷却チャネルは、流体冷却の流入インターフェイスと流体冷却の流出インターフェイスとの間に延在する。一好適例では、流体冷却チャネルの側壁は絶縁ライナーで覆われ、この絶縁ライナーは、流体冷却媒体と、これを包囲するレベル内絶縁層またはレベル間金属障壁層の材料との接触を回避するための障壁を形成するように構成されている。こうしたライナーは、相互接続スタック内部での流体循環中に流体冷却チャネルを強化することを手助けする。また絶縁ライナーは拡散障壁層として機能し、相互接続スタックの製造中に、チャネルを形成するためにＣｕを除去する前に、銅のような相互接続金属の外部拡散を回避する手助けもする。
他の好適例は、相互接続スタックにおける最高の相互接続レベルを封止（シール）する封止層を備えて、流体冷却チャネルからの冷却流体の放出を回避する。これにより、流体冷却チャネル内の不所望な開口部が封止される。なお、所望のインターフェイス開口部は、封止層を局所的に除去することによって容易に復旧することができる。シール層は絶縁層であることが好ましい。
本発明による集積回路デバイスは、基板の局所的冷却を提供する従来技術の流体冷却概念と組み合わせて有利に使用することができる。従って好適例では、流体冷却チャネルが基板内に延在する。この好適例は、チップ全体の温度調整を可能にし、換言すれば、基板および相互接続スタックを含めたチップ全体の温度制御を可能にする。このことは、基板と相互接続スタックとの間の単方向または双方向の放熱を、所望するチャネルの配置および所望する冷却流体の流れ方向に応じて強化することを可能にする。
この関係では、流体冷却チャネルを外部流体ポンプに接続する異なる方法が可能であることが明らかになる。流体冷却チャネルは一般に、流体冷却流入インターフェイスと流体冷却流出インターフェイスとの間に延在する。流体冷却チャネルが基板内に延在して追加的な冷却を提供する場合には、上記インターフェイスは基板の外面上に配置することもできる。その代りに、一方または両方のインターフェイスを、相互接続スタックの外面上に配置することができる。流体インターフェイスの配置は、所望のパッケージ概念に依存する。例えば、フリップチップ構成に適合するように製造された集積回路デバイスは、ウエハ（基板）の背面上、すなわち相互接続スタックとは反対側の基板面上に設けた流体インターフェイスを有するべきである。この面は、ＰＷＢ上の、集積回路デバイスがフリップチップ構成で実装される側との反対側の面であるので、流体相互接続用の十分な空間を残している。
他の好適例では、流体冷却チャネルはレベル内冷却チャネル部で構成され、これらのレベル内冷却チャネル部は、それぞれの相互接続レベル上に延在し、基板と逆の方に面した上面上、あるいは基板に面した底面上のいずれかにあるレベル間金属障壁層によって場所を限定され、さらに、その反対側の面を上記レベル間絶縁層によって場所を限定されている。第１の代案では、チャネル部はトレンチ（溝）チャネル部とも称され、第２の代案では、チャネル部はビアチャネル部とも称され、これらは電気相互接続部に用いる用語に対応する。この好適例は、本発明の第２の態様による方法を用いた製造工程から生じる構造的な特徴を反映している。
本発明による第２の態様は、流体冷却チャネル部を集積した集積回路デバイスを製造する方法によって形成される。本発明による方法は、
集積回路を有する基板を用意するステップと；
少なくとも１つのレベル内絶縁層から成る絶縁層シーケンスを前記基板上に堆積させるステップと；
上記流体冷却チャネル部内にラインのメッシュを形成して、電気相互接続層及び犠牲的金属充填物を形成するステップと；
上記犠牲的金属充填物を、上記流体冷却チャネル部から選択的に除去するステップと
を備えている。
集積回路を有する基板を用意するステップと；
少なくとも１つのレベル内絶縁層から成る絶縁層シーケンスを前記基板上に堆積させるステップと；
上記流体冷却チャネル部内にラインのメッシュを形成して、電気相互接続層及び犠牲的金属充填物を形成するステップと；
上記犠牲的金属充填物を、上記流体冷却チャネル部から選択的に除去するステップと
を備えている。
本発明による方法は、相互接続スタック内部に流体冷却チャネルを集積する技術を提供する。電気相互接続部用および流体冷却チャネル部用のメッシュが共に形成される。犠牲的金属充填物は流体冷却チャネル部から選択的に除去される。
従って、この方法は、冷却チャネル経路を直接、かつ電気信号伝搬用の電気相互接続部と同時に、設計及び製造するという原理に基づくものである。相互接続及び犠牲的金属充填物を同一材料で作製する場合には、流体冷却チャネル部を形成するための犠牲的金属充填物の形成用に特別なマスクステップを必要としない。この場合には、上記材料は銅、アルミニウム、またはそのいずれかを主成分とする金属混合物であることが好ましい。
こうして、流体冷却チャネル部の形成が相互接続スタックの製造に統合される。流体冷却チャネル部を形成するために、凹部から犠牲的金属充填物を除去するための少数の追加的ステップのみが挿入される。
本発明の方法は、超大規模集積回路（ＵＬＳＩ）プロセスにおいて相互接続スタックを作成するための高度に進展した処理技術と両立する。
本発明による方法は、１つ以上の相互接続レベル上の流体冷却チャネルの形成を可能にする。流体冷却チャネルがより多くの相互接続レベルにわたって延在すべき場合には、犠牲的金属充填物の堆積までの本発明の方法の処理シーケンス（手順）は、それぞれのより上位の相互接続レベルの形成に関連して反復することができる。そして犠牲的金属充填物の選択的除去は、以下にさらに詳細に説明する代案の好適例において、各相互接続上で別個に、あるいは堆積させたすべての相互接続レベルに対して１回のいずれかで行うことができる。異なる相互接続レベル上のチャネル部間の流体の導通は、電気相互接続システムのビア部を形成するための技術と同じ技術を用いて流体ビアチャネル部を製造することによって自ずと提供されるが、ここでも、流体ビアチャネル部内の犠牲的金属充填物を伴う。
しかし、上述したように、本発明による方法の反復処理は随意的であり、相互接続スタックの所望の設計に依存し、特に相互接続レベルの数および流体冷却チャネルの数に依存する。
以下では、本発明の方法の好適例を説明する。互いに代案であることを明示的に表していなければ、異なる好適例を組み合わせて別な実施例を形成することが可能である。
本発明による好適例では、上記ラインのメッシュを形成するステップが：上記絶縁層シーケンス内の、上記電気相互接続部の横方向の所望位置および上記流体冷却チャネル部の横方向の所望位置に凹部を形成するサブステップと、上記絶縁層シーケンスの上記凹部内に金属充填物を堆積させて、上記流体冷却チャネル部内に上記電気相互接続部および上記犠牲的金属充填物を形成するサブステップとを備えている。
この好適例の利点は、今日の近代的なＵＬＳＩプロセスにおいて用いられるデュアルダマシン相互接続モジュールと非常に両立性があることであり、即ち、トレンチをエッチングしてこのトレンチを充填することによってラインのメッシュが形成される。大部分の場合、このプロセスに、過剰な金属を除去するための平坦化ステップが後続する。
２つの代案の好適例は、上記流体冷却チャネル部を形成するための上記凹部から犠牲的金属充填物をから選択的に除去する有利な方法を提供する。
第１の代案の好適例によれば、この除去は、
レベル間金属障壁層上にマスク層を堆積させるステップと；
このマスク層内および上記レベル間金属障壁層内の、上記流体冷却チャネルの横方向の所望位置に開口部を形成するステップと；
上記マスク層を除去するステップと；
上記中間レベル金属障壁層内の上記開口部を通して、上記犠牲的金属充填物を選択的にエッチングするステップと
を備えている。
レベル間金属障壁層上にマスク層を堆積させるステップと；
このマスク層内および上記レベル間金属障壁層内の、上記流体冷却チャネルの横方向の所望位置に開口部を形成するステップと；
上記マスク層を除去するステップと；
上記中間レベル金属障壁層内の上記開口部を通して、上記犠牲的金属充填物を選択的にエッチングするステップと
を備えている。
こうして、上記凹部からの金属の選択的除去は、選択的エッチングによって達成される。この技術は特に、デュアルダマシンプロセスのような既存の処理方法に統合することが容易である。関連する化学物質は、当業者にとって周知である。例えば、銅の選択的エッチングに硝酸を用いることができる。
このエッチングステップを２つ以上の相互接続レベルに一度に適用することによって、犠牲的金属を除去するための処理コストをさらに低減することができる。しかし、レベル内絶縁層、レベル間金属障壁層、および選択した金属（現在、銅が好適である）の材料組成に対して使用するエッチング液の選択次第で、レベル間金属障壁層は不所望なエッチング停止層を形成し得る。従って、１つの相互接続レベルの犠牲的金属の下にあるレベル間金属障壁層内に追加的に開口部を形成して、その下にある相互接続レベル上の犠牲的金属充填物をエッチングすることを可能にする必要があり得る。
犠牲的金属の下にあるレベル間金属障壁層内に開口部を形成しなければならないことなしに、少なくとも２つの相互接続レベル上の選択的な金属除去を可能にするために、上記絶縁層シーケンスの上記凹部内に金属充填物を堆積させるステップは、この金属充填物を堆積させる前に、上記レベル間金属障壁層を上記凹部の底から除去するステップを含む。例えば、上記レベル間金属障壁層は例えば、穿孔処理によって除去することができ、これについては図面を参照してより詳細に説明する。
犠牲的金属充填物を除去する代案の方法は、金属の逆電気分解を利用する。この技術では、上記金属充填物を除去するステップが、
レベル間金属障壁層上にマスク層を堆積させるステップと；
このマスク層内および上記レベル間金属障壁層内の、上記流体冷却チャネルの横方向の所望位置に開口部を形成するステップと；
上記マスク層を除去するステップと；
基板、およびこの基板と上記流体冷却チャネル用の凹部内の金属充填物との間の導電接続によって形成される接点を用いて、上記金属充填物の逆電気分解エッチングを実行するステップと
を備えている。
レベル間金属障壁層上にマスク層を堆積させるステップと；
このマスク層内および上記レベル間金属障壁層内の、上記流体冷却チャネルの横方向の所望位置に開口部を形成するステップと；
上記マスク層を除去するステップと；
基板、およびこの基板と上記流体冷却チャネル用の凹部内の金属充填物との間の導電接続によって形成される接点を用いて、上記金属充填物の逆電気分解エッチングを実行するステップと
を備えている。
この金属除去処理において、基板、およびこの基板と上記流体冷却チャネル部用の上記凹部内の金属充填物との間の導電接続は、接点として有利に用いられる。この好適例の利点は、完全な相互接続の形成後に適用することができ、それぞれの相互接続レベルの形成後に挿入する必要がないことにある。
他の好適例は、流体冷却チャネル部を形成するための凹部内に、絶縁ライナーを堆積させるステップを備えている。凹部内に金属充填物を堆積させる前に、流体冷却媒体と、これを包囲するレベル内絶縁層またはレベル間金属障壁層との接触を回避するための障壁がこの凹部内に形成されるように、絶縁ライナーの材料および厚さを選択する。この材料は選択的除去ステップにおいても安定であり、これにより、選択的除去のステップ中にあらゆる損傷からレベル内絶縁層を保護することが好ましい。
以下では、本発明による集積回路デバイスおよび方法の他の好適な実施例を、図面を参照しながらさらに詳細に説明する。
図１に、本発明による集積回路デバイスの第１実施例の概略図を示す。この図は、本発明を説明するために必要な程度だけ、集積回路デバイスの構成要素を概略的に示す。
図１の集積回路デバイス１００は、半導体基板１０２、および基板１０２上の相互接続スタック１０４を備え、これらを互いに組み合わせて、ダイシング（切り分け）によってウエハから得ることのできるチップを表す。しかし、ダイシング前のウエハもまた本発明の集積回路デバイスを形成する。
本実施例の半導体基板１０２はシリコン基板であり、所望の電子応用品に対応する集積された電子回路素子（図示せず）を備えている。しかし、本発明はシリコン基板の使用に限定されない。
相互接続スタック１０４は複数の相互接続レベルを層シーケンス（列）の形で備えており、この構造は図１の概略図には詳細に示していない。相互接続スタック１０４の詳細構造は、後の図を参照したさらに説明する間に明らかになる。当座は、相互接続スタックが各相互接続レベル上に電気相互接続部を含むと言うだけで十分であり、これらの電気相互接続部のいくつかを、例として参照番号１０６〜１１２で表す。異なる相互接続レベル上の相互接続部は、レベル間金属障壁層（図１には図示せず）によって互いに分離されている。レベル内絶縁層を各相互接続レベル上に設けて、同じ相互接続レベル上の相互接続部どうしを互いに電気絶縁する。
図１の集積回路デバイス１００はさらに、相互接続スタック１０４内に埋め込まれた流体冷却チャネルシステム１１４を備えている。流体冷却チャネルシステム１１４は外部流体冷却循環ドライバ（駆動装置）１１６に接続され、外部流体冷却循環ドライバ１１６は、基板１０２および相互接続スタック１０４によって形成されるチップに、流体冷却流入パイプ１１８および流出パイプ１２０を通して接続されている。それぞれ流体冷却流入インターフェイス１２２および流出インターフェイス１２４を通した、流入パイプ１１８および流出パイプ１２０とチップとの接続は概略的に示す。
集積回路デバイス１００は、プリント回路（配線）基板に接続された流入パイプ１１８および流出パイプ１２０と共に、プリント回路基板上に実装して提供することができ、このプリント回路基板を外部流体冷却循環ドライバ１１６に接続することができる。外部流体冷却循環ドライバ１１６は、集積回路デバイスと共にプリント回路基板に接続して提供することができ、これにより、例えばコンピュータシステムまたは民生用電子装置内に直接挿入することのできる完全な機能的システムを形成することが有利である。
流体冷却チャネルシステム１１４は、相互接続流体チャネル１２６〜１３８で構成される。垂直本流チャネル部１２６および１２８は、それぞれ流入チャネル部および流出チャネル部として機能し、比較的大きな横方向の延長を有する。「横方向の延長」とは、流入チャネル部１２６および流出チャネル部１２８のそれぞれの側壁間の距離であって、図１に直線で示す、基板１０２と相互接続スタック１０４との境界面１４０に平行な方向の距離であり、本明細書での定義目的で理想的に平坦であるものと仮定する。
流体冷却チャネルシステム１１４は水平流体チャネル部１３０、１３２、１３６および１３８も備えている。これらのチャネル部は、それぞれの相互接続レベル上に配置され、垂直（流入および流出）本流チャネル部１２８と１３８との間に延在して、冷却流体用の微小流体循環経路を確立する。なお、水平流体チャネル部１３０〜１３８は、その幾何学的特徴はそれぞれの電気相互接続部と類似している。電気相互接続部の構造および流体冷却チャネル部の構造は、デュアルダマシンプロセスのような、産業において広く用いられている相互接続スタックを形成するための既知の処理によって得られる構造に相当する。特に、水平方向チャネル部１３０〜１３８の垂直方向の高さは、電気相互接続部の垂直方向の高さに相当する。また、基板／相互接続スタックの境界面１４０とそれぞれの水平方向チャネル部との間の距離は、それぞれの相互接続レベル上における境界面１４０と、それぞれの水平方向チャネル部に対応するそれぞれの電気相互接続部との間の距離に等しい。
こうして、冷却流体は冷却チャネル部を通って循環し、これらのチャネル部は所望数の相互接続レベル上のレベル内絶縁層内に導き通されている。必要とすれば、流体冷却チャネル部を包囲していない部分のみにおいて、レベル内絶縁層の代わりに空気を用いることができる。
集積回路デバイス１００の動作中に、電気エネルギーは相互接続スタック１０４に埋め込まれた電気相互接続を通して基板１０２上の集積回路に供給される。同時に、冷却流体は微小流体冷却循環ドライバ１１６によって供給され、微小流体冷却循環ドライバ１１６は冷却流体を駆動するポンプ（図示せず）を含み、このポンプは、流入パイプ１１８および流入インターフェイス１２２を通して冷却流体を流体冷却チャネルシステム１１４内に流入させ、流出インターフェイス１２４および流出パイプ１２０を通して冷却流体を流出させて戻す。随意的に、微小流体冷却循環ドライバ１１６内に、流体容器（図示せず）を含めることができる。流体容器は、冷却液の漏洩、あるいは温度変化によるチャネルシステムの体積変化を収容するために有用である。微小流体冷却循環ドライバ１１６は、チップから戻って受け入れた冷却流体と放熱板（図示せず）との間の熱交換を提供することが好ましい。
以上の説明からわかるように、流体冷却チャネルシステム１１４を通る冷却流体の循環は、外部の微小流体冷却循環ドライバ１１６によって駆動される。冷却チャネルシステム１１４は集積回路デバイス１００の相互接続スタック１０４内に埋め込まれているが、電気相互接続部から絶縁されている。
従って、集積回路デバイス１００は、相互接続スタックと、流体冷却チャネルシステム１１４内を循環する冷却流体との間の熱交換を可能にする。相互接続スタック内で冷却流体によって吸収された熱は、微小流体冷却循環ドライバ１１６によって、チップ外にある放熱板に搬送される。それで十分であれば、相互接続スタック内の異なる温度の領域、および微小流体冷却循環ドライバ１１６自体を通る冷媒の循環によって熱交換が提供される。
図２に、本発明による集積回路デバイスの第２実施例の概略図を示す。
図２の集積回路デバイス２００は、図１のものと同様である。この理由により、集積回路デバイス２００の構成要素に用いる参照番号は、図１の同じの構成要素に与えた番号から、単に図１中の１００の位の「１」を図２では「２」に置き換えることによって生じたものである。
集積回路デバイス２００は、基板２０２および基板２０２上の相互接続スタック２０４により形成されるチップから成る。流体冷却チャネルシステム２１４は相互接続スタック２０４内に配置され、微小流体冷却循環ドライバ（駆動装置）２１６に接続されている。
集積回路デバイス１００の流体冷却チャネルシステム１１４とは異なり、流体冷却チャネルシステム２１４は基板２０２内部に延長されている。Ｕ字形基板チャネル２４２が、本流流入チャネル部２２６および本流流出チャネル部２２８に接続されている。ビアチャネル部２３０および２３３は、流体冷却チャネルシステム２１４と基板チャネル２４２との接続を確立する。
Muhannad S. Bakir and James D. Meindl: "Integrated Electrical, Optical, and Thermal High Density and Compliant Wafer-Level Chip I/O Interconnections for Gigascale Integration", IEEE Conference on Electronic Components and Technology, 2004, 1〜6ページ
本実施例では、相互接続スタック２０４内の流体冷却チャネルシステムを、基板内の流体冷却チャネルシステムと組み合わせたものである。なお、Ｕ字形の基板チャネル２４２は一例を形成するに過ぎない。他のチャネルシステムも同様に用いることができる。本発明と組み合わせることのできる微小流体基板冷却技術の例は、Muhannad S. Bakir and James D. Meindl: “Integrated Electrical, Optical, and Thermal High Density and Compliant Wafer-Level Chip I/O Interconnections for Gigascale Integration”, IEEE Conference on Electronic Components and Technology, 2004, 1〜6ページに挙げられている。
図３に、製造中の集積回路デバイスの第３実施例の３次元概略図を示す。図に示す相互接続構造は現実のデバイス構造を反映する意味のものではなく、当業者が本発明を、所定の応用向けの相互接続スタックの設計に適応させることを可能にする好適な例示として役立つに過ぎない。
図３は、基板３０８上の相互接続スタック３０６の、上面３０２および断面３０４を示す３次元概略図である。
相互接続スタック３０６は３つの相互接続レベルから成る。第１相互接続レベルは、第１レベル間金属障壁層３１６と第２レベル間金属障壁層３１８との間に延在し、レベル内絶縁層３１７を含む。第２相互接続レベルは、第２レベル間金属障壁層３１８と第３レベル間金属障壁層３２０との間に延在し、レベル内絶縁層３１９を含む。第３相互接続レベルは、第３レベル間金属障壁層３２０上に延在し、レベル内絶縁層３２１を含む。最上部金属障壁層も存在する。
基板は、トランジスタ構造３２２のような集積回路素子を備えている。トランジスタ構造３２２は、ソース接点素子３２４、ゲート接点素子３２６、およびドレイン接点素子３２８を含み、これらはそれぞれ、第１相互接続レベル上で、電気相互接続部３３０、３３２および３３４に接続されている。集積回路素子と相互接続スタックとの電気接触は金属プラグによって、代表的にそれぞれはタングステン（Ｗ）プラグ３３６、３３８および３４０によって確立される。一般に二酸化シリコンの熱酸化膜層である絶縁層３４２は、基板と第１金属障壁層３１６（例えば窒化シリコンから成る）との間に延在し、Ｗプラグ３３６〜３４０用の開口部を有する。
図３に、処理段階中の集積回路デバイス３００を示し、ここでは電気相互接続部および流体冷却チャネル部の両方に金属が充填されている。これは過渡的な処理段階である。電気相互接続部の例は、トランジスタ３２２のゲート接点３２６に接続されたものである。電気相互接続部は一般に、トレンチ部とビア部から成ることがわかる。トレンチ部は、それぞれのレベル間金属障壁層の直下に配置されている。その例は参照番号３４４で与えられる。この第２相互接続レベル上の相互接続部３４４と、第１相互接続レベル上の相互接続部３４６との接続は、ビア部３４８によって提供される。なお、相互接続スタックの製造に用いる技術に応じて、トレンチ部とビア部を異なる横方向の延長にすることもしないこともできる。技術ノードが小さいほど、一般にトレンチ部の横方向の延長とビア部の横方向の延長との差が小さくなる。
流体冷却チャネル３５０は、図３に示す中間的な半導体製品（半製品）内に用意する。相互接続スタック３０６内の流体冷却チャネル３５０の配置は、図３と図４の比較から明らかになる。図３では、流体冷却チャネルはまだ犠牲的金属で満たされているが、図４は後の処理段階を表し、ここでは犠牲的金属が流体冷却チャネル部から選択的に除去されており、従って図４では斜線なしで示されている。流体冷却チャネルは、第１相互接続レベル３１０から第３相互接続レベル３１４を通って延在する。第３相互接続レベル上に、２つの垂直方向チャネル部３５２および３５４を互いに接続するＵ字形チャネル構造を形成する。他のレベル内流体冷却チャネル部は、第１および第２相互接続レベル上に配置することができるが図示していない。
流体冷却経路と電気相互接続とは同じ設計（デザイン）ルールに従うことができる。しかし、流体冷却経路の特定の設計を調整して、１つの金属レベルから他の金属レベルに冷却流体の転送をより容易に行うことができることも明らかである。例えば、ビアレベルにおいて、電気相互接続に比べてより大きな穴を形成することができる。ショートトレンチのような特別に調整した設計を用いることも可能である。流体冷却に用いるトレンチの幅および形状も、金属相互接続部に比べて特別に修正することができる。
流体冷却チャネル３５０は一般に、Ｗプラグ３５６および３５８を通して半導体基板３０８に熱的に結合されている。
図３に示す処理段階と図４に示す処理段階との間に実行される、流体冷却チャネル３５０からの金属充填物の除去は一般に、２つの代替方法によって達成することができる。図３および図４に示す特定構造については、逆電気分解の処理が最も適している。しかし、以下の図５〜図８の説明はまず、犠牲的金属充填物の選択的エッチングを含む他の代案の処理方法に転向する。
図５〜図８に、本発明の集積回路デバイスの製造中の異なる段階を示す。相互接続スタック内に流体冷却チャネルを有する集積回路デバイスを形成する第１の方法を例示するために、基板５０８上の相互接続スタック５０６の断面のみを示す。相互接続スタック５０６は３つの相互接続レベル５１０、５１２および５１４を有する。レベル間金属障壁層５１６、５１８および５２０は、レベル内絶縁層５１７、５１９、５２１の間（あるいはそれぞれ、これらのレベル内絶縁層のそれぞれの上に）に配置されている。最下部のレベル間金属障壁層は一般に窒化シリコン製であり、その上のレベル間金属障壁層５１８、５２２および５２３は一般に、ＴａＮ、Ｔａ、ＴｉＮ製、あるいはこれらの材料を組合せである。
前の処理ステップでは、相互接続スタック５０６は、例えばデュアルダマシンプロセスのような既知の方法により製造された。しかし、この処理の変形として、製造は、（所望の電気相互接続構造用の例としての）電気接点５６０を異なる接点（図示せず）に接続する電気相互接続構造５４４の形成だけでなく、相互接続スタック５０６内に形成されるべき所望の流体冷却チャネル構造の例として示す、流体冷却チャネル部５６２、５６４および５６６内の犠牲的金属充填物５６７の形成も含んでいた。
流体冷却チャネルの形成において相互接続構造をさらに処理するために、金属障壁層５２３上にマスク層５６８を堆積される。既知のリソグラフィー技術によって、冷却チャネル部５６２上にある所望の流体冷却チャネル断面の横方向の位置に開口部５７０を形成する。開口部５７０は、開口部５７０の下の金属障壁層５２３を除去する選択的エッチングステップを可能にして、金属障壁層５２３内に開口部５７２（図７参照）を形成することを可能になる。その後に、選択的エッチングステップを実行し、ここでは、金属充填物、好適にはＣｕ充填物がチャネル部５６２、５６４および５６６（図８参照）から除去される。この関係では、障壁堆積用の穿孔処理を用いることによってエッチングがより容易になる。穿孔処理は、現在技術において周知の障壁堆積処理であり、開口部の底面を覆うことなしに、開口部の側壁上の障壁堆積を可能にする。このことは、金属障壁堆積後の再スパッタリングステップによって達成される。この再スパッタリングステップは、高アスペクト比構造の底面にある材料を除去する。
図９および図１０に、本発明による方法の第２実施例による、本発明による集積回路デバイスの製造中における２つの異なる段階を示す。
図９および図１０における異なる処理段階に示す好適な相互接続構造９０６は、図５〜
図８を参照して説明したものと類似している。１つの違いは、流体冷却チャネルが追加的なチャネル部９７４および９７８を備えていることである。チャネル部９７４は、異なる相互接続レベル上に配置された冷却チャネル部９７８と９６６とを互いに接続するビア部である。冷却チャネル部９７８は、Ｗプラグ９８０によって基板と熱的に接続されている。
図８を参照して説明したものと類似している。１つの違いは、流体冷却チャネルが追加的なチャネル部９７４および９７８を備えていることである。チャネル部９７４は、異なる相互接続レベル上に配置された冷却チャネル部９７８と９６６とを互いに接続するビア部である。冷却チャネル部９７８は、Ｗプラグ９８０によって基板と熱的に接続されている。
金属障壁層９２３上に、湿式化学物質９８２が堆積されている。湿式化学物質９８２は、絶縁ライナーの開口部９８４を通して所望の流体冷却チャネルの犠牲的金属と接触している。湿式化学物質９８２は、Ｃｕ冷却経路の表面分極、およびその後のＣｕの逆電気分解を可能にする。底面電極は基板９０８によって形成される。
現在技術において周知の逆電気分解処理によって、犠牲的金属充填物は前述した冷却チャネル部から除去される。図１０に結果的な処理段階を示す。
図９および図１０を参照して説明した逆電気分解処理は、２つ以上の相互接続レベルにわたって延在する流体冷却チャネル部の形成に特に適している。この処理は、特にチャネル内に金属障壁が残存していない際に明らかに適用可能であるが、このことは処理シーケンスを金属障壁層の除去にも向けることを妨げない、というのは、使用した化学物質は非選択的なものとして選定することができるか、あるいは、この化学物質は、Ｃｕを除去し、そして金属障壁層を除去し、そしてＣｕを除去し、等のように連続的に適応させることができるからである。
図１１および図１２に、絶縁ライナーで側壁を覆われた流体冷却チャネルの製造中の２段階を示す。図１１および図１２に例示する冷却チャネル構造は、図５〜図８について前に説明した構造に対応する。従って、これらの図においても、同じ参照番号は同じ構成要素に用いる。特に、図１１に示す処理段階は、図７の処理段階に対応する。以下の説明は、図７の構造との相違に焦点を当てる。
流体冷却チャネル部５６２、５６４および５６６内にまだ存在する犠牲的金属充填物５６７は、それぞれの流体冷却部を充填するステップの前に堆積させた絶縁ライナーによって場所を限定されている。流体冷却チャネル部内のみに絶縁ライナー５６９を堆積するための追加的なマスクステップが必要であり、電気相互接続構造のトレンチ内およびビア部には必要がない。図１２に、犠牲的金属充填物５６７の除去中および除去後に、絶縁ライナー５６９が側壁上に残る様子を示す。この処理の利点は、犠牲的金属５６７の除去中、および流体冷却チャネルを冷却液で満たした後に、レベル内絶縁層５１９および５２１が保護されることにある。冷却液とレベル内絶縁層の材料との化学反応が回避される。絶縁ライナーの材料は、犠牲的金属５６７の選択的除去が可能になるように選択する。
以下の図では、本発明の流体冷却チャネル用の、封止およびインターフェイスの解決法を、図１３〜図１６を参照しながら説明する。
図１３に概略図の形で示す集積回路デバイス１３００は、本発明による相互接続スタック内に導き通された流体冷却チャネルを封止する概念を説明するための実例を表す。図１３の集積回路素子１３００全体の構造は、図３の集積回路デバイス３００の構造と類似している。しかし、相互接続スタック１３０６は第４相互接続レベル１３１５を含む。２つの流体冷却チャネル部１３５２および１３５４は、前の処理ステップ中に、前の図を参照して説明した方法で形成されている。
最上の相互接続レベル１３１５は封止（シール）層１３８０によりシールされ、この封止層は本実施例では絶縁層である。絶縁シール層１３８０は、例えばプラズマ化学気相成長法（ＰＥＣＶＤ）またはスピンオン技術によって堆積させることができる。図１３の例では、封止層材料による流体冷却チャネル部１３８２および１３８４の部分的充填をもたらす特に単純な処理を用いていた。しかし、こうした流体冷却チャネル部１３８２および１３８４の部分的充填を回避する処理方法を用いることができる。封止層は、相互接続スタック１３０６からの冷却液の流出を防止する。
以下では、流体インターフェイスの解決法の代案の３つの例を、図１４〜図１６を参照して提示する。図１４、１５、１６の集積回路デバイス１４００、１５００、および１６００はそれぞれ、図１３の集積回路デバイス１３００の構造に基づいている。これに加えて、本流チャネル部１４８６、１４８８（図１４）、１５８６、１５８８（図１５）、および１６８６、１６８８（図１６）がそれぞれ、集積回路デバイス１４００、１５００、および１６００内に設けられている。これらの本流チャネル部はそれぞれ、支流チャネル部１４５２、１４５４（図１４）、１５５２、１５５４（図１５）、及び１６５２、１６５４（図１６）に接続されている。ここでも、支流及び本流チャネル部の詳細な配置は、特定の集積回路デバイスの特定の必要性に応じて選択すべきである。図に示す支流チャネル構造は好適な性質のものに過ぎない。
それぞれのシール層１４８０、１５８０および１６８０の堆積後に、本流チャネル部をパターン化（パターニング）ステップによって形成する。図１４の実施例では、本流チャネル部１４８６および１４８８は、マスクエッチングによって、あるいはレーザー、プラズマ、または機械穿孔技術を用いた微小穿孔（マイクロドリリング）によって、相互接続スタック１４０６内に形成する。
図１５の実施例では、基板１５０８の背面から処理を実行する。ここでも、図１４の例について説明したのと同じ処理方法を用いることができる。
図１６の実施例では、流体冷却システムが、基板流体冷却チャネルシステム１６９０による基板背面冷却を含み、これは例えば、本願の導入部で説明したＢ．Ｄａｎｇらの技術によって形成することができる。基板流体冷却システム１６９０は、本流チャネル部１６８６および１６８８によって、相互接続スタック１６０６内の流体冷却チャネルシステムに接続されている。流体インターフェイスは、簡単のため図示していないが、封止層１６８０上に設けるべきである。
なお、以上の例は、相互接続スタックから基板内、および基板に配置された放熱板または外部の放熱板への放熱を提供する流体冷却システムを有する集積回路デバイスを製造し動作させるために本発明を適用する適用性を例示する役割をする。従って、本発明は、集積回路デバイスの動作中の相互接続スタック内の強い発熱による集積回路デバイスの動作の支障を効果的に回避する。本発明は、９０ｎｍかそれ以下の技術ノードにおける今日および将来のＵＬＳＩ技術を実現する集積回路デバイスに特に有用である。
「備えている」「含む」「内蔵する」「場所を限定する」「である」および「有する」のような表現は、説明およびこれに関連する請求項を解釈する際に非排他的なものと考えるべきであり、即ち、明示的に規定されていない他のアイテムまたは構成要素も存在し得るものと考えるべきである。単数の参照は複数の参照も考えるべきであり、そしてその逆も成り立つ。
さらに本発明は、本明細書に記載した実施例に挙げたものより少数の構成要素によって具体化することもでき、ここで１つの構成要素が複数の機能を実行する。全く同様に、本発明は、図１または他の図に示すものより多数の構成要素を用いて具体化することもでき、ここでは、提供した実施例中の１つの構成要素によって実行される機能を複数の構成要素に分配する。
本明細書に開示する種々のパラメータは変更することができ、そして、本明細書に開示及び／または請求項に記載の種々の実施例または好適例は、本発明の範囲から逸脱することなしに組み合わせることができることは、当業者は容易に理解することができる。
Claims (18)
- 流体冷却チャネルを集積した集積回路デバイスにおいて、
集積回路を有する基板と
前記基板上にあり、１つ以上の相互接続レベル上に電気相互接続部を有する相互接続スタックとを備え、
前記相互接続スタックが絶縁層シーケンスを備え
前記絶縁層シーケンスが、それぞれのレベル間金属障壁層によって区分されたそれぞれの関連する前記相互接続レベル上に、それぞれのレベル内絶縁層を有し、前記レベル内絶縁層は、前記関連する相互接続レベル上の異なる前記電気相互接続部を互いに電気絶縁し、
前記相互接続スタックが流体冷却チャネルを備え、
前記流体冷却チャネルは、前記相互接続スタックの単一の前記相互接続レベル内に延在して、当該相互接続レベルに関連する前記レベル内絶縁層内に導き通されるか、あるいは、前記相互接続スタックの２つ以上の前記相互接続レベルにわたって延在して、それぞれの前記相互接続レベルに関連する前記レベル内絶縁層内、及び前記２つ以上の前記相互接続レベルを区分するそれぞれの前記レベル間金属障壁層を通って導き通され、
前記流体冷却チャネルの側壁が絶縁ライナーで覆われ、前記絶縁ライナーは、流体冷却媒体と、これを包囲する前記レベル内絶縁層または前記レベル間金属障壁層の材料との接触を回避するための障壁を形成するように構成されていることを特徴とする集積回路デバイス。 - 請求項１に記載の集積回路デバイスにおいて、さらに、最上位の前記相互接続レベルを封止する封止層を備えて、前記流体冷却チャネルからの冷却流体の放出を回避することを特徴とする集積回路デバイス。
- 請求項１に記載の集積回路デバイスにおいて、前記流体冷却チャネルが前記基板内に延在することを特徴とする集積回路デバイス。
- 請求項１に記載の集積回路デバイスにおいて、前記流体冷却チャネルが、流体冷却流入インターフェイスと流体冷却流出インターフェイスとの間に延在し、前記流体冷却流入インターフェイス及び前記流体冷却流出インターフェイスは共に、前記基板の外面上または前記相互接続スタックの外表上に設けられていることを特徴とする集積回路デバイス。
- 請求項１に記載の集積回路デバイスにおいて、前記流体冷却チャネルが、それぞれの前記相互接続レベル上に延在するレベル内冷却チャネル部を備え、前記レベル内冷却チャネル部は、前記基板と逆の方に面した上面上または前記基板に面した底面上のいずれかにある前記レベル間金属障壁層によって場所を限定され、さらに、前記上面または前記底面の反対側の面上にある前記レベル間絶縁層によって場所を限定されていることを特徴とする集積回路デバイス。
- 請求項１に記載の集積回路デバイスにおいて、前記流体冷却チャネルが冷却チャネルビア部を備え、前記冷却チャネルビア部は、それぞれの前記レベル間金属障壁内、及びこれに隣接する前記レベル内絶縁層の部分内にビアホールを形成し、前記冷却チャネルビア部は、前記レベル内冷却チャネル部の一方または両方の横方向の延長より小さい延長を有することを特徴とする集積回路デバイス。
- 請求項４に記載の集積回路デバイスにおいて、前記流体冷却チャネルが、前記流体冷却流入インターフェイスの付近に本流流入チャネル部を備え、前記流体冷却流出インターフェイスの付近に本流流出チャネル部を備え、さらに、前記本流流入チャネル部と前記本流流出チャネル部との間に接続された支流チャネルを備えていることを特徴とする集積回路デバイス。
- 請求項１に記載の集積回路デバイスにおいて、少なくとも１つのレベル間金属障壁層を備え、前記レベル間金属障壁層は、これに関連して隣接する２つの前記相互接続レベル間に配置され、前記レベル間金属障壁層は、これに関連して隣接する前記相互接続レベル上の異なる前記電気相互接続部どうしを互いに電気的に絶縁し、前記隣接する２つの相互接続レベル間の相互接続材料の拡散を防止することを特徴とする集積回路デバイス。
- 流体冷却チャネル部を集積した集積回路デバイスを製造する方法において、
集積回路を有する基板を用意するステップと；
前記基板上に、少なくとも１つのレベル間金属障壁層によって区分された少なくとも１つのレベル内絶縁層を備えた絶縁層シーケンスを堆積させるステップと；
前記流体冷却チャネル部内にラインのメッシュを形成して、電気相互接続部および犠牲的金属充填物を形成するステップと；
前記流体冷却チャネル部から前記犠牲的金属充填物を選択的に除去するステップと、
前記流体冷却チャネル部の側壁を絶縁ライナーで覆うステップであって、前記絶縁ライナーは、流体冷却媒体と、これを包囲する前記レベル内絶縁層または前記レベル間金属障壁層の材料との接触を回避するための障壁を形成するように構成されているステップと
を備えていることを特徴とする集積回路デバイスの製造方法。 - 請求項９に記載の方法において、
前記ラインのメッシュを形成するステップが、
前記絶縁層シーケンス内の前記電気相互接続部の横方向の所望位置、および前記流体冷却チャネル部の横方向の所望位置に凹部を形成するサブステップと；
前記絶縁層シーケンスの前記凹部内に金属充填物を堆積させて、前記流体冷却チャネル部内に前記電気相互接続部および前記犠牲的金属充填物を形成するサブステップと
を含むことを特徴とする方法。 - 請求項１０に記載の方法において、
前記絶縁層シーケンスの前記凹部内に金属充填物を堆積させるサブステップが、前記金属充填物を堆積させる前に、前記レベル間金属障壁層を前記凹部の底部から除去することを含むことを特徴とする方法。 - 請求項９に記載の方法において、
前記犠牲的金属充填物を除去するステップが、
前記レベル間金属障壁層上にマスク層を堆積させるサブステップと；
前記マスク層内および前記レベル間金属障壁層内の、前記流体冷却チャネル部の横方向の所望位置に開口部を形成するサブステップと；
前記マスク層を除去するサブステップと；
前記レベル間金属障壁層内の前記開口部を通して、前記犠牲的金属充填物を選択的にエッチングするサブステップと
を含むことを特徴とする方法。 - 請求項９に記載の方法において、
前記犠牲的金属充填物を除去するステップが、
前記レベル間金属障壁層上にマスク層を堆積させるサブステップと；
前記マスク層内および前記レベル間金属障壁層内の、前記流体冷却チャネル部の横方向の所望位置に開口部を形成するサブステップと；
前記マスク層を除去するサブステップと；
前記基板、および前記基板と前記流体冷却チャネル部用の凹部内の金属充填物との間の導電接続によって形成される接点を用いて、前記金属充填物の逆電気分解エッチングを実行するサブステップと
を含むことを特徴とする方法。 - 請求項９に記載の方法において、さらに、
前記基板上の横方向の所望位置に熱伝導性プラグを形成して、前記基板と、後に形成する前記流体冷却チャネル部との間の熱伝導性の接続を確立するステップを備えていることを特徴とする方法。 - 請求項９に記載の方法において、さらに、
最上位の前記相互接続レベル上の前記流体冷却チャネル部を封止するステップを備えていることを特徴とする方法。 - 請求項９に記載の方法において、さらに、
前記基板内に前記流体冷却チャネル部を形成するステップと；
前記相互接続スタック内に、前記流体冷却チャネル部への流体インターフェイスを形成するステップと
を備えていることを特徴とする方法。 - 請求項１に記載の集積回路デバイスと；
プリント回路基板とを備え、
前記集積回路デバイスが、少なくとも流入パイプおよび流出パイプによって前記プリント回路基板に接続されていることを特徴とするシステム。 - 請求項１７に記載のシステムにおいて、さらに流体冷却循環ドライバを備えていることを特徴とするシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP05301103 | 2005-12-23 | ||
| PCT/EP2006/069910 WO2007071674A2 (en) | 2005-12-23 | 2006-12-19 | On-chip interconnect-stack cooling using sacrificial interconnect segments |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009521115A JP2009521115A (ja) | 2009-05-28 |
| JP4598863B2 true JP4598863B2 (ja) | 2010-12-15 |
Family
ID=37808354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008546426A Expired - Fee Related JP4598863B2 (ja) | 2005-12-23 | 2006-12-19 | 犠牲相互接続部を用いたオンチップ相互接続スタック冷却 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7936563B2 (ja) |
| EP (1) | EP1964171A2 (ja) |
| JP (1) | JP4598863B2 (ja) |
| KR (1) | KR20080083011A (ja) |
| CN (1) | CN101366115B (ja) |
| TW (1) | TW200735308A (ja) |
| WO (1) | WO2007071674A2 (ja) |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8097949B2 (en) * | 2006-03-30 | 2012-01-17 | Nxp B.V. | Control of localized air gap formation in an interconnect stack |
| WO2008015640A1 (en) * | 2006-08-01 | 2008-02-07 | Nxp B.V. | Process for fabricating an integrated electronic circuit incorporating a process requiring a voltage threshold between a metal layer and a substrate |
| US7659616B2 (en) * | 2007-10-10 | 2010-02-09 | International Business Machines Corporation | On-chip cooling systems for integrated circuits |
| US7928563B2 (en) | 2008-05-28 | 2011-04-19 | Georgia Tech Research Corporation | 3-D ICs with microfluidic interconnects and methods of constructing same |
| US8546930B2 (en) | 2008-05-28 | 2013-10-01 | Georgia Tech Research Corporation | 3-D ICs equipped with double sided power, coolant, and data features |
| US7781263B2 (en) * | 2008-06-06 | 2010-08-24 | Coolsilicon Llc | Systems, devices, and methods for semiconductor device temperature management |
| US8624360B2 (en) | 2008-11-13 | 2014-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cooling channels in 3DIC stacks |
| BR112012032351A2 (pt) * | 2010-06-18 | 2019-09-24 | Baker Hughes Inc | aparelho para uso poço abaixo incluindo dispositivos tendo canais portadores |
| US8878314B2 (en) | 2011-04-14 | 2014-11-04 | Robert Bosch Gmbh | MEMS package or sensor package with intra-cap electrical via and method thereof |
| US8902591B2 (en) * | 2011-05-11 | 2014-12-02 | Microjet Technology Co., Ltd. | Heat dissipation device |
| US8730673B2 (en) * | 2011-05-27 | 2014-05-20 | Lockheed Martin Corporation | Fluid-cooled module for integrated circuit devices |
| KR101742817B1 (ko) * | 2011-08-23 | 2017-06-02 | 삼성전자 주식회사 | 반도체 소자 및 그 제조 방법 |
| CN103094245B (zh) * | 2011-11-01 | 2017-03-01 | 旺宏电子股份有限公司 | 集成电路装置及于该集成电路装置建立电导体的方法 |
| US10303227B2 (en) * | 2013-02-27 | 2019-05-28 | Dell Products L.P. | Information handling system housing heat spreader |
| JP5534067B1 (ja) * | 2013-03-06 | 2014-06-25 | 日本電気株式会社 | 電子部品、および電子部品冷却方法 |
| US9041193B2 (en) * | 2013-09-17 | 2015-05-26 | Hamilton Sundstrand Corporation | Semiconductor substrate including a cooling channel and method of forming a semiconductor substrate including a cooling channel |
| FR3030112B1 (fr) | 2014-12-12 | 2018-02-02 | Stmicroelectronics (Crolles 2) Sas | Assemblage d'une puce de circuits integres et d'une plaque |
| US9373561B1 (en) | 2014-12-18 | 2016-06-21 | International Business Machines Corporation | Integrated circuit barrierless microfluidic channel |
| EP3304591A2 (en) * | 2015-06-04 | 2018-04-11 | Raytheon Company | Micro-hoses for integrated circuit and device level cooling |
| US9735089B2 (en) * | 2015-09-24 | 2017-08-15 | Intel Corporation | Thermal management for flexible integrated circuit packages |
| CN105451523A (zh) * | 2015-12-28 | 2016-03-30 | 联想(北京)有限公司 | 散热装置及电子设备 |
| JP6323527B2 (ja) * | 2016-10-17 | 2018-05-16 | Tdk株式会社 | 半導体チップおよび磁気記録装置 |
| US9935035B1 (en) * | 2016-11-09 | 2018-04-03 | International Business Machines Corporation | Fluid cooled trace/via hybrid structure and method of manufacture |
| US11676880B2 (en) | 2016-11-26 | 2023-06-13 | Texas Instruments Incorporated | High thermal conductivity vias by additive processing |
| US11004680B2 (en) | 2016-11-26 | 2021-05-11 | Texas Instruments Incorporated | Semiconductor device package thermal conduit |
| US10861763B2 (en) | 2016-11-26 | 2020-12-08 | Texas Instruments Incorporated | Thermal routing trench by additive processing |
| US10256188B2 (en) | 2016-11-26 | 2019-04-09 | Texas Instruments Incorporated | Interconnect via with grown graphitic material |
| US10811334B2 (en) | 2016-11-26 | 2020-10-20 | Texas Instruments Incorporated | Integrated circuit nanoparticle thermal routing structure in interconnect region |
| US10529641B2 (en) * | 2016-11-26 | 2020-01-07 | Texas Instruments Incorporated | Integrated circuit nanoparticle thermal routing structure over interconnect region |
| US10727116B2 (en) * | 2018-07-30 | 2020-07-28 | Texas Instruments Incorporated | Programming reactive components |
| US11735495B2 (en) * | 2019-02-27 | 2023-08-22 | Intel Corporation | Active package cooling structures using molded substrate packaging technology |
| US10937764B2 (en) | 2019-03-13 | 2021-03-02 | International Business Machines Corporation | Three-dimensional microelectronic package with embedded cooling channels |
| US11581242B2 (en) * | 2021-01-14 | 2023-02-14 | Tokyo Electron Limited | Integrated high efficiency gate on gate cooling |
| CN116864481A (zh) * | 2021-02-09 | 2023-10-10 | 中国科学院微电子研究所 | 侧壁互连结构中带散热管道的半导体装置及其制造方法及电子设备 |
| FR3122770A1 (fr) * | 2021-05-06 | 2022-11-11 | Stmicroelectronics (Crolles 2) Sas | Circuit électronique comprenant des interrupteurs RF à capacités parasites réduites |
| US20220406686A1 (en) * | 2021-06-16 | 2022-12-22 | Intel Corporation | Glass-based cavity and channels for cooling of embedded dies and 3d integrated modules using package substrates with glass core |
| CN115863183B (zh) * | 2023-02-03 | 2023-06-09 | 之江实验室 | 用于三维集成晶圆系统散热的流量可测的微流道制造方法 |
Family Cites Families (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2578099B1 (fr) * | 1985-02-26 | 1987-12-04 | Eurofarad | Substrat monolithique pour composant electronique de puissance, et procede pour sa fabrication |
| US5000818A (en) * | 1989-08-14 | 1991-03-19 | Fairchild Semiconductor Corporation | Method of fabricating a high performance interconnect system for an integrated circuit |
| KR100327521B1 (ko) * | 1993-03-19 | 2002-07-03 | 이.아이,듀우판드네모아앤드캄파니 | 일체형화학가공장치및그제조방법 |
| US6057224A (en) * | 1996-03-29 | 2000-05-02 | Vlsi Technology, Inc. | Methods for making semiconductor devices having air dielectric interconnect structures |
| US5763951A (en) * | 1996-07-22 | 1998-06-09 | Northrop Grumman Corporation | Non-mechanical magnetic pump for liquid cooling |
| US6083837A (en) * | 1996-12-13 | 2000-07-04 | Tessera, Inc. | Fabrication of components by coining |
| US5901037A (en) * | 1997-06-18 | 1999-05-04 | Northrop Grumman Corporation | Closed loop liquid cooling for semiconductor RF amplifier modules |
| US6043005A (en) * | 1998-06-03 | 2000-03-28 | Haq; Noor | Polymer remover/photoresist stripper |
| US6242075B1 (en) * | 1998-11-20 | 2001-06-05 | Hewlett-Packard Company | Planar multilayer ceramic structures with near surface channels |
| US7427526B2 (en) * | 1999-12-20 | 2008-09-23 | The Penn State Research Foundation | Deposited thin films and their use in separation and sacrificial layer applications |
| JP2002158393A (ja) * | 2000-09-11 | 2002-05-31 | Fuji Photo Film Co Ltd | 半導体レーザ素子および半導体レーザ装置 |
| US6377457B1 (en) * | 2000-09-13 | 2002-04-23 | Intel Corporation | Electronic assembly and cooling thereof |
| US6548895B1 (en) * | 2001-02-21 | 2003-04-15 | Sandia Corporation | Packaging of electro-microfluidic devices |
| US6521516B2 (en) * | 2001-06-29 | 2003-02-18 | Intel Corporation | Process for local on-chip cooling of semiconductor devices using buried microchannels |
| US7309620B2 (en) * | 2002-01-11 | 2007-12-18 | The Penn State Research Foundation | Use of sacrificial layers in the manufacture of high performance systems on tailored substrates |
| JP2003273210A (ja) * | 2002-03-12 | 2003-09-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US6772513B1 (en) * | 2002-06-27 | 2004-08-10 | Sandia Corporation | Method for making electro-fluidic connections in microfluidic devices |
| US6665185B1 (en) * | 2002-10-09 | 2003-12-16 | Ltx Corporation | Apparatus and method for embedded fluid cooling in printed circuit boards |
| US6785134B2 (en) * | 2003-01-06 | 2004-08-31 | Intel Corporation | Embedded liquid pump and microchannel cooling system |
| US6713835B1 (en) * | 2003-05-22 | 2004-03-30 | International Business Machines Corporation | Method for manufacturing a multi-level interconnect structure |
| US6919636B1 (en) * | 2003-07-31 | 2005-07-19 | Advanced Micro Devices, Inc. | Interconnects with a dielectric sealant layer |
| US6972955B2 (en) * | 2003-09-25 | 2005-12-06 | Harris Corporation | Electro-fluidic device and interconnect and related methods |
| US20050170670A1 (en) * | 2003-11-17 | 2005-08-04 | King William P. | Patterning of sacrificial materials |
| US20050145506A1 (en) * | 2003-12-29 | 2005-07-07 | Taylor E. J. | Electrochemical etching of circuitry for high density interconnect electronic modules |
| US20060134831A1 (en) * | 2003-12-31 | 2006-06-22 | Microfabrica Inc. | Integrated circuit packaging using electrochemically fabricated structures |
| US7355277B2 (en) * | 2003-12-31 | 2008-04-08 | Intel Corporation | Apparatus and method integrating an electro-osmotic pump and microchannel assembly into a die package |
| US7179747B2 (en) * | 2004-02-04 | 2007-02-20 | Texas Instruments Incorporated | Use of supercritical fluid for low effective dielectric constant metallization |
| US6919231B1 (en) * | 2004-03-24 | 2005-07-19 | Intel Corporation | Methods of forming channels on an integrated circuit die and die cooling systems including such channels |
| JP4458906B2 (ja) | 2004-04-05 | 2010-04-28 | 株式会社ルネサステクノロジ | 半導体装置 |
| US7091604B2 (en) * | 2004-06-04 | 2006-08-15 | Cabot Microelectronics Corporation | Three dimensional integrated circuits |
| US7485963B2 (en) * | 2004-07-28 | 2009-02-03 | Texas Instruments Incorporated | Use of supercritical fluid for low effective dielectric constant metallization |
| US7215547B2 (en) * | 2004-08-16 | 2007-05-08 | Delphi Technologies, Inc. | Integrated cooling system for electronic devices |
| US7434308B2 (en) * | 2004-09-02 | 2008-10-14 | International Business Machines Corporation | Cooling of substrate using interposer channels |
| JP2007142276A (ja) * | 2005-11-21 | 2007-06-07 | Toshiba Corp | 半導体装置及びその製造方法 |
| US20070126103A1 (en) * | 2005-12-01 | 2007-06-07 | Intel Corporation | Microelectronic 3-D package defining thermal through vias and method of making same |
| WO2008015640A1 (en) * | 2006-08-01 | 2008-02-07 | Nxp B.V. | Process for fabricating an integrated electronic circuit incorporating a process requiring a voltage threshold between a metal layer and a substrate |
| US7592697B2 (en) * | 2007-08-27 | 2009-09-22 | Intel Corporation | Microelectronic package and method of cooling same |
-
2006
- 2006-12-15 TW TW095147230A patent/TW200735308A/zh unknown
- 2006-12-19 US US12/158,989 patent/US7936563B2/en active Active
- 2006-12-19 EP EP06841455A patent/EP1964171A2/en not_active Withdrawn
- 2006-12-19 CN CN2006800487730A patent/CN101366115B/zh not_active Expired - Fee Related
- 2006-12-19 JP JP2008546426A patent/JP4598863B2/ja not_active Expired - Fee Related
- 2006-12-19 WO PCT/EP2006/069910 patent/WO2007071674A2/en active Application Filing
- 2006-12-19 KR KR1020087018085A patent/KR20080083011A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009521115A (ja) | 2009-05-28 |
| WO2007071674A2 (en) | 2007-06-28 |
| EP1964171A2 (en) | 2008-09-03 |
| CN101366115A (zh) | 2009-02-11 |
| TW200735308A (en) | 2007-09-16 |
| US20080266787A1 (en) | 2008-10-30 |
| KR20080083011A (ko) | 2008-09-12 |
| CN101366115B (zh) | 2011-04-13 |
| WO2007071674A3 (en) | 2007-09-07 |
| US7936563B2 (en) | 2011-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4598863B2 (ja) | 犠牲相互接続部を用いたオンチップ相互接続スタック冷却 | |
| CN101740553B (zh) | 3dic叠层中的冷却通道 | |
| US6333255B1 (en) | Method for making semiconductor device containing low carbon film for interconnect structures | |
| US7358201B2 (en) | Methods of forming channels on an integrated circuit die and die cooling systems including such channels | |
| US7566627B2 (en) | Air gap in integrated circuit inductor fabrication | |
| US7566656B2 (en) | Method and apparatus for providing void structures | |
| US6984577B1 (en) | Damascene interconnect structure and fabrication method having air gaps between metal lines and metal layers | |
| US20090302480A1 (en) | Through Substrate Via Semiconductor Components | |
| JP2010538465A (ja) | 電気相互接続および熱管理のための構造およびプロセス | |
| JP2009531843A (ja) | 相互接続スタックにおける局所化されたエアギャップ形成の制御の改善 | |
| TW201735101A (zh) | 半導體裝置及其形成方法 | |
| KR20060096043A (ko) | 집적 회로 스택의 냉각을 위해 다공성 프릿을 사용하는전기삼투 펌프 | |
| JP2008277437A (ja) | 半導体装置およびその製造方法 | |
| US6992381B2 (en) | Using external radiators with electroosmotic pumps for cooling integrated circuits | |
| US20050236716A1 (en) | Heat dissipation structure and method thereof | |
| CN104733406A (zh) | 芯片、集成电路和微电子机械系统以及形成芯片的方法 | |
| JP2008171878A (ja) | 半導体装置の配線形成方法 | |
| KR20000003460A (ko) | 반도체소자 제조방법 | |
| JP2001203206A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091027 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100308 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100315 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100315 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100616 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100623 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100715 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100723 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100813 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100914 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100924 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |