JP4592675B2 - 炭素ナノチューブを利用した相変化メモリ及びその製造方法 - Google Patents
炭素ナノチューブを利用した相変化メモリ及びその製造方法 Download PDFInfo
- Publication number
- JP4592675B2 JP4592675B2 JP2006321082A JP2006321082A JP4592675B2 JP 4592675 B2 JP4592675 B2 JP 4592675B2 JP 2006321082 A JP2006321082 A JP 2006321082A JP 2006321082 A JP2006321082 A JP 2006321082A JP 4592675 B2 JP4592675 B2 JP 4592675B2
- Authority
- JP
- Japan
- Prior art keywords
- phase change
- carbon nanotube
- electrode
- change memory
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 title claims description 146
- 239000002041 carbon nanotube Substances 0.000 title claims description 145
- 229910021393 carbon nanotube Inorganic materials 0.000 title claims description 145
- 230000008859 change Effects 0.000 title claims description 111
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 239000012782 phase change material Substances 0.000 claims description 67
- 239000012212 insulator Substances 0.000 claims description 48
- 239000003054 catalyst Substances 0.000 claims description 22
- 239000002109 single walled nanotube Substances 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 13
- 238000005498 polishing Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 239000000463 material Substances 0.000 description 17
- 238000000034 method Methods 0.000 description 17
- 230000020169 heat generation Effects 0.000 description 13
- 230000010354 integration Effects 0.000 description 12
- 230000008569 process Effects 0.000 description 11
- 230000001939 inductive effect Effects 0.000 description 7
- 230000001965 increasing effect Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 239000002071 nanotube Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 239000002070 nanowire Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000002048 multi walled nanotube Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910021193 La 2 O 3 Inorganic materials 0.000 description 1
- -1 Si 4 N 4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005485 electric heating Methods 0.000 description 1
- 238000001803 electron scattering Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
- G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8413—Electrodes adapted for resistive heating
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/70—Nanostructure
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/70—Nanostructure
- Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
- Y10S977/742—Carbon nanotubes, CNTs
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/70—Nanostructure
- Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
- Y10S977/742—Carbon nanotubes, CNTs
- Y10S977/75—Single-walled
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/70—Nanostructure
- Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
- Y10S977/742—Carbon nanotubes, CNTs
- Y10S977/752—Multi-walled
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
- Carbon And Carbon Compounds (AREA)
Description
本発明は、相変化メモリに関し、さらに詳細には、低電力動作が可能であり、かつ集積度を向上させることができる炭素ナノチューブ（ｃａｒｂｏｎ ｎａｎｏ ｔｕｂｅ）を利用した相変化メモリ及びその製造方法に関する。
相変化メモリとは、特定材料の結晶相と非結晶相（ａｍｏｒｐｈｏｕｓ ｐｈａｓｅ）の電気的な導電性の差を利用して情報を格納するメモリ素子のことである。
このような相変化メモリは、閾電圧の大きな余裕と速い動作速度、優れた耐久力、長いデータ維持時間を有しているため、近年、次世代不揮発性メモリとして注目されつつある。さらに、近年、商業用フラッシュメモリと同等の集積度を有する相変化メモリの大量生産の立証に成功した。
相変化メモリが次世代メモリの主流となるためには、小さなメモリセルサイズ及びメモリセルの動作特性分布が一定に維持されなければならない。メモリセルのサイズは、動作電流の大きさに大きく影響され、必要な動作電流の大きさは、相変化物質と下部電極との接触面積に影響を受ける。したがって、相変化物質と下部電極との接触面積を減らして、小さな動作電流レベルで大きい動作電流密度を持たせることが必要である。
ところが、相変化メモリの製造の際、下部電極を形成するためのエッチング工程において、接触部分の直径の大きさを一定に形成することは難しい。また、大きな電流密度を得るためには、相変化メモリと下部電極との接触部分の大きさを小さくすることが必要であるが、これは、一定の接触部分の大きさを得ると同時に相変化メモリを高集積化する場合において、さらなる他の技術的難題となっており、これにより、相変化メモリの信頼度及び集積度の向上に対する障害物となっている。
これにより、相変化メモリのセルサイズを減らして高集積化するための方法は、大きく２種類に分けられる。
第１に、相変化物質と下部電極との接触面積を減らして、小さな動作電流でも大きい動作電流密度を持たせることにより、相変化メモリのセルサイズを減らすことである。
第２に、発熱物質である下部電極の抵抗を大きくして、同じ電流密度でも大きい熱を発生させ得るようにして、相変化メモリのセルサイズを減らすことである。相変化物質に伝達される熱は、ジュール（Ｊｏｕｌｅ）の法則により、熱を発生させる媒体の抵抗に比例し、媒体に流れる電流の自乗に比例する。
以下、これに基づいて、従来の相変化メモリの構造を説明する。
まず、従来の相変化メモリは、相変化物質の下方に小さな孔部を形成し、その孔部に熱を発生させる物質である下部電極を充填することにより、熱発生物質である下部電極と相変化物質とが当接する部分が２次元の面積を有するように構成される。このような従来の相変化メモリは、外部から供給される動作電流が接触面積分だけ拡散して流れるため、相変化を起こす程度の大きい熱を得るのは難しい。
したがって、上述した問題を解決するために、リング状の接触工程が開発された。リング状の接触工程を利用した従来の相変化メモリ（以下、リングタイプの相変化メモリと称す）は、熱発生物質が流入する小さな孔部の表面のみに下部電極を充填し、残りの部分には、絶縁物質を充填する構造を取っている。
図１Ａは、従来の技術に係る相変化メモリの構造を示した透視図であり、図１Ｂは、図１Ａに示す１ｂ−１ｂ´の断面図であり、図１Ｃは、従来の技術に係る相変化メモリにおける下部電極を示す平面図である。
図１Ａに示すように、従来の技術に係るリングタイプの相変化メモリは、外部電流を供給する外部電流源電極１０１と、相変化を起こしてメモリ特性を表す相変化物質層１０５とが、側方向に互いに対向しており、外部電流源電極１０１と相変化物質層１０５との間に熱発生物質である下部電極１０２がリング状に形成されており、下部電極１０２の内部に、下部電極から発生した熱の放出を防止するための絶縁物質１０３が円状に充填されている。そして、下部電極１０２と絶縁物質１０３を誘電物質１０４が取り囲んでいる。
このような従来のリングタイプの相変化メモリは、相変化物質層１０５と下部電極１０２との接触面積が円周長の１次元的になるため、既存の２次元の面接触からなる相変化メモリより小さな動作電流でも、高い動作電流密度を表すことができる。また、絶縁物質１０３を下部電極１０２が取り囲んでいるため、下部電極１０２から発生した熱が外部に漏れるのを防止する。
ところが、従来のリングタイプの相変化メモリは、熱発生物質である下部電極１０２が小さな孔部内に充填されなければならないため、下部電極１０２として用いられる物質が制限されるという問題がある。その上、新しいリング状の接触工程を使用するにも関わらず、相変化メモリの集積度が現在のフラッシュメモリの集積度の半分にしかならないため、上述した従来の構造では、フラッシュタイプの不揮発性メモリの集積度を超えることができないという点で根本的な限界を有している。
結局、相変化メモリにおいて、さらに小さな動作電流を得ることができる新しい構造が必要とされる。
そこで、本発明は、上述した従来の技術の問題点を解決するためになされたものであって、その目的は、相変化物質と下部電極との接触面積を画期的に減らして、低電力で動作が可能であり、かつ集積度をさらに向上させた炭素ナノチューブを利用した相変化メモリを提供することにある。
また、本発明の他の目的は、炭素ナノチューブを利用して相変化物質と下部電極との接触面積を画期的に減らした相変化メモリの製造方法を提供することにある。
本発明が解決しようとする技術的課題は、以上で言及した技術的課題に制限されず、言及していないさらに他の技術的課題に関しては、以下の記載から本発明が属する技術分野における通常の知識を有する者にとって明確に理解されるはずである。
上記の目的を達成すべく、本発明の一実施形態に係る炭素ナノチューブ（ｃａｒｂｏｎ ｎａｎｏ ｔｕｂｅ）を利用した相変化メモリは、外部電流を供給する電流源電極と、電流源電極と側方向に対向する相変化物質層と、電流源電極と相変化物質層との間に複数配列した炭素ナノチューブ電極と、炭素ナノチューブ電極の外側に形成されて、炭素ナノチューブ電極から生成される熱が外部に伝達されるのを抑制する絶縁体とを備えることを特徴とする。
このとき、前記炭素ナノチューブ電極の直径が、１ｎｍ〜１００ｎｍの範囲であることを特徴とする。
また、前記炭素ナノチューブ電極が、単層ナノチューブ（ＳＷＮＴ；Ｓｉｎｇｌｅ Ｗａｌｌ Ｎａｎｏ Ｔｕｂｅ）で形成されることを特徴とする。
さらに、上記の目的を達成すべく、本発明の一実施形態に係る炭素ナノチューブを利用した相変化メモリの製造方法は、（ａ）外部電流を供給する電流源電極上に複数の炭素ナノチューブを形成する触媒を配列するステップと、（ｂ）触媒をシード（ｓｅｅｄ）として垂直方向に成長させることにより、複数の炭素ナノチューブ電極を形成するステップと、（ｃ）電流源電極上に炭素ナノチューブ電極が完全に覆われるように、絶縁体を蒸着させるステップと、（ｄ）蒸着するステップ後、炭素ナノチューブ電極が絶縁体の表面に露出するように、絶縁体の表面を研磨するステップと、（ｅ）絶縁体の表面上に炭素ナノチューブ電極と接触するように相変化物質層を形成するステップとを含むことを特徴とする。
前記（ａ）ステップにおいて、前記触媒が、Ｆｅ２Ｏ３、Ｐｔ、Ｃｏ、Ｎｉ、Ｔｉ、Ｍｏのうち少なくともいずれか１つ以上で形成されることを特徴とする。
前記（ｂ）ステップにおいて、前記複数の炭素ナノチューブ電極が、単層ナノチューブで形成されることを特徴とする。
前記（ｂ）ステップにおいて、前記複数の炭素ナノチューブ電極が、１ｎｍ〜１００ｎｍの範囲の直径に形成されることを特徴とする。
さらに、上記の目的を達成すべく、本発明の他の実施形態に係る炭素ナノチューブを利用した相変化メモリは、外部電流を供給する電流源電極と、電流源電極と側方向に対向する相変化物質層と、電流源電極と相変化物質層との間に複数配列し、一方が拡張されて相変化物質層にオーバーラップされる炭素ナノチューブ電極と、炭素ナノチューブ電極の外側に形成されて、炭素ナノチューブ電極から生成される熱が外部に伝達されるのを抑制する絶縁体とを備えることを特徴とする。
このとき、前記炭素ナノチューブ電極の直径が、１ｎｍ〜１００ｎｍの範囲であることを特徴とする。
また、前記炭素ナノチューブ電極が、全体長に対して前記相変化物質層にオーバーラップされる長さが１／１０〜８／１０であることを特徴とする。
また、前記炭素ナノチューブ電極が、単層ナノチューブで形成されることを特徴とする。
さらに、上記の目的を達成すべく、本発明の他の実施形態に係る炭素ナノチューブを利用した相変化メモリの製造方法は、（ａ）外部電流を供給する電流源電極上に複数の炭素ナノチューブを形成する触媒を配列するステップと、（ｂ）触媒をシードとして垂直方向に成長させることにより、複数の炭素ナノチューブ電極を形成するステップと、（ｃ）電流源電極上に炭素ナノチューブ電極が完全に覆われるように、絶縁体を蒸着させるステップと、（ｄ）蒸着するステップ後、炭素ナノチューブ電極が絶縁体の表面に露出するように、絶縁体の表面を研磨するステップと、（ｅ）絶縁体の表面に露出した炭素ナノチューブ電極が突出するように、絶縁体を選択的にエッチングするステップと、（ｆ）絶縁体上に相変化物質を蒸着して、突出した炭素ナノチューブ電極をオーバーラップさせるステップとを含むことを特徴とする。
前記（ａ）ステップにおいて、前記触媒が、Ｆｅ２Ｏ３、Ｐｔ、Ｃｏ、Ｎｉ、Ｔｉ、Ｍｏのうち、少なくともいずれか１つ以上で形成されることを特徴とする。
前記（ｂ）ステップにおいて、前記複数の炭素ナノチューブ電極が、単層ナノチューブで形成されることを特徴とする。
前記（ｂ）ステップにおいて、前記複数の炭素ナノチューブ電極が、１ｎｍ〜１００ｎｍの範囲の直径に形成されることを特徴とする。
前記（ｅ）ステップが、前記突出する炭素ナノチューブ電極の長さが、全体長に対して約１／１０〜８／１０の範囲となるようにエッチングするステップであることを特徴とする。
さらに、上記の目的を達成すべく、本発明のさらに他の実施形態に係る炭素ナノチューブを利用した相変化メモリは、外部電流を供給する電流源電極と、電流源電極と側方向に対向する相変化物質層と、電流源電極と相変化物質層との間に複数配列した炭素ナノチューブ電極と、炭素ナノチューブ電極の外側に形成されて、炭素ナノチューブ電極から生成される熱が外部に伝達されるのを抑制する絶縁体と、炭素ナノチューブ電極と相変化物質層との間に位置し、炭素ナノチューブ電極と接触する熱生成抵抗層とを備えることを特徴とする。
ここで、前記炭素ナノチューブ電極の直径が、１ｎｍ〜１００ｎｍの範囲であることを特徴とする。
また、前記炭素ナノチューブ電極が、単層ナノチューブで形成されることを特徴とする。
さらに、上記の目的を達成すべく、本発明のさらに他の実施形態に係る炭素ナノチューブを利用した相変化メモリの製造方法は、（ａ）外部電流を供給する電流源電極上に複数の炭素ナノチューブを形成する触媒を配列するステップと、（ｂ）触媒をシードとして垂直方向に成長させることにより、複数の炭素ナノチューブ電極を形成するステップと、（ｃ）電流源電極上に炭素ナノチューブ電極が完全に覆われるように、絶縁体を蒸着させるステップと、（ｄ）蒸着するステップ後、炭素ナノチューブ電極が絶縁体の表面に露出するように、絶縁体の表面を研磨するステップと、（ｅ）絶縁体の表面上に絶縁体の表面に露出した炭素ナノチューブ電極と接触するように熱生成抵抗層を蒸着させるステップと、（ｆ）熱生成抵抗層上に相変化物質層を形成するステップとを含むことを特徴とする。
前記（ａ）ステップにおいて、前記触媒が、Ｆｅ２Ｏ３、Ｐｔ、Ｃｏ、Ｎｉ、Ｔｉ、Ｍｏのうち、少なくともいずれか１つ以上で形成されることを特徴とする。
前記（ｂ）ステップにおいて、前記複数の炭素ナノチューブ電極が、単層ナノチューブで形成されることを特徴とする。
前記（ｂ）ステップにおいて、前記複数の炭素ナノチューブ電極が、１ｎｍ〜１００ｎｍの範囲の直径に形成されることを特徴とする。
その他、実施形態の具体的な事項は、詳細な説明及び図面に含まれている。本発明の利点及び特徴、そしてそれらを達成する方法は、添付する図面と共に詳細に後述されている実施形態を参照すると、明確になるはずである。なお、明細書全体にわたって同一の構成要素には同一の参照符号を付してある。
本発明の好ましい実施形態に係る炭素ナノチューブを利用した相変化メモリは、従来の下部電極を炭素ナノチューブで構成することによって、従来の相変化メモリより小さな動作電流でも大きい電流密度を維持することができ、メモリの閾電圧の余裕を大きく改善して、多重レベルセル技術を適用することができるという効果が得られる。
また、相変化メモリの素子サイズを低減することができるため、相変化メモリの高集積化時の問題として指摘されていた大きな動作電流の限界を克服し、持続的な相変化メモリの高集積化、低電力、高効率に寄与できるという効果が得られる。
以下、添付した図面を参照して、本発明の好ましい実施形態に係る炭素ナノチューブを利用した相変化メモリ及びその製造方法について詳細に説明する。
＜第１の実施形態＞
図２Ａは、本発明の一実施形態に係る相変化メモリの構造を示した透視図であり、図２Ｂは、図２Ａに示す２ｂ−２ｂ´の断面図であり、図２Ｃは、本発明の一実施形態に係る相変化メモリにおいて下部電極を示す平面図である。
まず、図２Ａに示すように、本発明の一実施形態に係る相変化メモリは、外部電流を供給する電流源電極２０１と、電流源電極２０１と側方向に対向する相変化物質層２０７、電流源電極２０１と相変化物質層２０７との間に配列される複数の炭素ナノチューブ電極２０３、及び炭素ナノチューブ電極２０３の外側に形成される絶縁体２０５を備える。
電流源電極２０１は、相変化物質層２０７に相変化を誘導するのに必要な電流密度を得るために、外部電流を供給する。
炭素ナノチューブ電極２０３は、電流源電極２０１と相変化物質層２０７との間に複数配列され、相変化物質層２０７と接触する。このような炭素ナノチューブ電極２０３は、相変化物質層２０７に相変化を誘導するのに必要な外部電流を、電流源電極２０１から相変化物質層２０７に伝達する移動通路及び熱発生物質であり、従来の下部電極（図１Ａの１０２）と対応し得る。
炭素ナノチューブ電極２０３は、図２Ｃに示すように、その大きさや配列などにおいて一定の規則性を有する所定のパターンに形成され得るが、規則性を有する所定のパターンでなくても良い。
そして、炭素ナノチューブ電極２０３の直径ｄは、約１ｎｍ〜１００ｎｍの範囲で、ほぼ点のような小さな面積を有し、大きい抵抗を有する単層ナノチューブで形成することが好ましい。これは、発熱物質である炭素ナノチューブ電極２０３の抵抗を大きくすることにより、同じ電流密度でも大きい熱を発生させるための本発明の目的を達成するためである。これに対する詳細な説明は、後述する。
絶縁体２０５は、電流源電極２０１と相変化物質層２０７との間に配列された炭素ナノチューブ電極２０３の外側を取り囲み、熱発生物質である炭素ナノチューブ電極２０３から発生する熱が外部に伝達されるのを抑制する機能を果たす。このような絶縁体２０５は、ＳｉＯ２、Ｓｉ４Ｎ４、ＨｆＯ２、ＺｒＯ２、Ｔａ２Ｏ５、Ａｌ２Ｏ３、Ｌａ２Ｏ３、Ｙ２Ｏ３及びＣｅＯ２からなる群から選択されたいずれか１つで形成される。
相変化物質層２０７は、相変化物質の電気的な導電性の差を利用して情報を格納するメモリ層である。相変化物質は、非結晶及び結晶状態のように、少なくとも２つの異なる状態を有するが、非結晶状態が結晶状態より高い抵抗率を表すため、相変化物質の非結晶及び結晶状態は、互いに区別され得る。したがって、相変化物質層２０７は、炭素ナノチューブ電極２０３から電流が伝達されて電気的に加熱され、相変化物質が結晶相と非結晶相に可逆的に変換されることによって、情報が格納されるのである。
このように構成される本発明の一実施形態に係る相変化メモリは、熱発生物質である炭素ナノチューブ電極２０３と相変化物質層２０７が、炭素ナノチューブ電極２０３の直径と対応する極めて小さな面積で接触されるため、従来の円周長の１次元的な構造で接触された相変化メモリに比べて、接触面積を画期的に減らすことができる。
したがって、本発明の一実施形態に係る相変化メモリは、従来の相変化メモリに比べて集積度を上げることができる色々な特徴を有する。
第１に、本発明の一実施形態に係る相変化メモリは、電流源電極２０１と相変化物質層２０７との間の電流通路としての下部電極を炭素ナノチューブで形成することによって、相変化に必要な動作電流を画期的に減らすことができるという特徴を有する。
すなわち、外部から電流を供給する電流源電極２０１と相変化物質層２０７との間の炭素ナノチューブ電極２０３が直径約１ｎｍ〜１００ｎｍの範囲の極めて小さな円状の面積を有するため、小さな電流でも大きい電流密度を得ることができる。これにより、従来の集積度の向上に対する障害物となった大きな動作電流を克服することができる。
第２に、本発明の一実施形態に係る相変化メモリは、電流源電極２０１と相変化物質層２０７との間の電流通路としての下部電極を炭素ナノチューブで構成することによって、炭素ナノチューブ自体の高い熱伝導率を利用することができるという特徴を有する。
一般に、炭素ナノチューブの熱伝導率は、ダイアモンドより２倍以上大きく、略６０００（Ｗ／ｍｋ）であることが知られている。このように熱伝導率が高いというのは、炭素ナノチューブから発生した熱が外部に容易に伝達され得ることを意味する。
第３に、本発明の一実施形態に係る相変化メモリは、下部電極である炭素ナノチューブを相変化物質層２０７の周辺に均一に配列することによって、相変化を起こし得る領域を広く拡張させることができるという特徴を有する。
これにより、相変化メモリの閾電圧の余裕を大きくすることになるので、１つの素子に複数ビットを格納することができる多重レベルセル（ＭＬＣ；Ｍｕｌｔｉ Ｌｅｖｅｌ Ｃｅｌｌ）技術を適用することができ、相変化メモリの集積度の向上に寄与することができる。
第４に、本発明の一実施形態に係る相変化メモリは、炭素ナノチューブの電気的な性質により熱生成効率が変わるという特徴を有する。
すなわち、炭素ナノチューブの直径と巻かれた方向（カイラリティ；ｃｈｉｒａｌｉｔｙ）により、様々な電気的な性質を示す。
その中で、多層ナノチューブ（ＭＷＮＴ；Ｍｕｌｔｉ Ｗａｌｌ Ｎａｎｏ Ｔｕｂｅ）は、９９％が金属と似た電気的な特性を示すが、低い抵抗により下部電極として用いるのには適していない。
単層ナノチューブ（ＳＷＮＴ；Ｓｉｎｇｌｅ Ｗａｌｌ Ｎａｎｏ Ｔｕｂｅ）は、細部的に巻かれた方向（カイラリティ；ｃｈｉｒａｌｉｔｙ）に応じて半導体性質を有するナノチューブと、金属性性質を有するナノチューブとに区分できる。そのうち、半導体性質を有する単層ナノチューブを使用することによって、炭素ナノチューブの抵抗を増加させることができ、熱生成効率を増大させることができる。
したがって、上述したように、本発明の一実施形態に係る相変化メモリは、従来の相変化メモリの構造に比べて動作電流を画期的に減らすことができ、１つの素子に複数ビットを格納することができるため、相変化メモリの集積度をさらに向上させることができる。
以下、本発明の一実施形態に係る相変化メモリの製造方法を説明する。
図３Ａ〜図３Ｅは、本発明の一実施形態に係る相変化メモリの製造方法を順次に示す工程図である。
本発明の一実施形態に係る相変化メモリの製造方法は、（ａ）電流源電極上に触媒を配列するステップと、（ｂ）触媒をシードとして垂直方向に成長させることによって、炭素ナノチューブを形成するステップと、（ｃ）電流源電極上に炭素ナノチューブ電極が完全に覆われるように、絶縁体を蒸着させるステップと、（ｄ）絶縁体の表面を研磨するステップと、（ｅ）絶縁体の表面上に相変化物質層を形成するステップとを含む。
最初の（ａ）ステップは、図３Ａに示すように、相変化を誘導するのに必要な外部電流を供給する電流源電極３０１上に複数の炭素ナノチューブを形成する触媒３０２を配列する。
触媒３０２は、Ｆｅ２Ｏ３、Ｐｔ、Ｃｏ、Ｎｉ、Ｔｉ、Ｍｏのうち、少なくともいずれか１つ以上で形成し、図３Ａに示すように、その大きさや配列などにおいて一定の規則性を有するパターンに形成され得るが、そうでなくても良い。
次の（ｂ）ステップは、図３Ｂに示すように、前のステップで配列された触媒３０２をシードとして垂直方向に炭素ナノチューブを成長させることによって、柱タイプの炭素ナノチューブ電極３０３を形成する。
このとき、炭素ナノチューブ電極３０３は、上述した通り、下部電極の抵抗を大きくして大きい熱を発生させ得るようにするために、大きい抵抗を有する単層ナノチューブで形成する。そして、炭素ナノチューブ電極３０３の直径は、約１ｎｍ〜１００ｎｍの範囲に形成する。このような直径は、極めて微細なサイズであるため、ほとんど点のように小さな断面積を有するようになる。
次の（ｃ）ステップは、図３Ｃに示すように、電流源電極３０１上に絶縁体３０５を蒸着させるものの、柱タイプの炭素ナノチューブ電極３０３の全体が十分に覆われるように広く蒸着させる。
次の（ｄ）ステップは、図３Ｄに示すように、化学機械的研磨（ＣＭＰ；Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）を使用して、絶縁体３０５の表面を平らに研磨し、炭素ナノチューブ電極３０３を絶縁体３０５の表面に露出させる。
次の（ｅ）ステップは、図３Ｅに示すように、平らに研磨された絶縁体３０５の表面上に相変化物質を蒸着させることにより、炭素ナノチューブ電極３０３と接触するように相変化物質層３０７を形成する。このとき、炭素ナノチューブ電極３０３と相変化物質層３０７との接触面積は、炭素ナノチューブ電極３０３の直径と対応する断面積であって、ほとんど点のように小さな接触面積を有することができる。
このような工程過程により、本発明の一実施形態に係る炭素ナノチューブを利用した下部電極を有する相変化メモリ素子を製造することが可能となる。
＜第２の実施形態＞
図４は、本発明の他の実施形態に係る相変化メモリの構造を示した断面図である。
同図に示すように、本発明の他の実施形態に係る相変化メモリは、相変化を誘導するのに必要な外部電流を供給する電流源電極４０１、電流源電極４０１と側方向に対向する相変化物質層４０７、電流源電極４０１と相変化物質層４０７との間に複数配列し、一方が相変化物質層４０７に伸びてオーバーラップされた炭素ナノチューブ電極４０３、及び電流源電極４０１と相変化物質層４０７との間に炭素ナノチューブ電極４０３の外側を取り囲むように形成されて、炭素ナノチューブ電極４０３から生成される熱が外部に伝達されるのを抑制する絶縁体４０５を備える。
このとき、相変化物質層４０７にオーバーラップされた炭素ナノチューブ電極４０３は、全体長に対して約１／１０〜８／１０の範囲の長さを有することが好ましい。
このように構成される本発明の他の実施形態に係る相変化メモリは、電流源電極４０１と相変化物質層４０７との間の電流通路として機能する炭素ナノチューブ電極４０３を、第１の実施形態のように、相変化物質層４０７と接触させる構造ではなく、相変化物質層４０７にオーバーラップされるように拡張して、炭素ナノチューブ電極４０３が伝達する熱により相変化を起こす相変化物質層４０７の面積を画期的に広めた構造である。
これによって、本発明の他の実施形態に係る相変化メモリは、小さな動作電流でも高い電流密度を維持することができることはもちろん、相変化メモリの閾電圧の余裕が大きく改善されて、１つの素子に複数ビットを格納することができる多重レベルセル（ＭＬＣ；Ｍｕｌｔｉ Ｌｅｖｅｌ Ｃｅｌｌ）技術を適用することができる。
上述した構造を有する本発明の他の実施形態に係る相変化メモリの製造方法は、第１の実施形態の製造方法において、絶縁体の表面を研磨するステップ後、絶縁体４０５を選択的にエッチングするステップをさらに含む。
すなわち、（ａ）相変化を誘導するのに必要な外部電流を供給する電流源電極４０１上に、複数の炭素ナノチューブを形成する触媒４０２を配列するステップと、（ｂ）触媒４０２をシードとして垂直方向に炭素ナノチューブを成長させるステップと、（ｃ）電流源電極４０１上に炭素ナノチューブ電極４０３が完全に覆われるように、絶縁体４０５を蒸着させるステップと、（ｄ）蒸着後、炭素ナノチューブ電極４０３が絶縁体４０５の表面に露出するように、絶縁体４０５を研磨するステップと、（ｅ）絶縁体４０５の表面に露出した炭素ナノチューブ電極４０３が突出するように、絶縁体４０５を選択的にエッチングするステップと、（ｆ）絶縁体４０５上に相変化物質層４０７を形成して、突出した炭素ナノチューブ電極４０３を相変化物質層４０７にオーバーラップさせるステップとを含むことにより、本発明の他の実施形態に係る相変化メモリを製造する。
このとき、（ｅ）ステップでは、炭素ナノチューブ電極４０３の突出した部位が相変化物質層４０７にオーバーラップされるため、炭素ナノチューブ電極４０３の突出した部位が全体長に対して約１／１０〜８／１０となるように絶縁体４０５をエッチングする。
以下、説明していない各構成要素及び製造方法に対する細部技術は、上述した第１の実施形態と同様なので、重複する詳細な説明は省略する。
＜第３の実施形態＞
図５は、本発明のさらに他の実施形態に係る相変化メモリの構造を示した断面図である。
同図に示すように、本発明のさらに他の実施形態に係る相変化メモリは、第１の実施形態の構造において炭素ナノチューブの小さな抵抗による低い熱效率を克服するために、大きい抵抗を有する熱生成抵抗層５０９をさらに付加した構造である。
さらに詳細に説明すれば、本発明のさらに他の実施形態に係る相変化メモリは、相変化を誘導するのに必要な外部電流を供給する電流源電極５０１、電流源電極５０１と側方向に対向する相変化物質層５０７、電流源電極５０１と相変化物質層５０７との間に複数配列した炭素ナノチューブ電極５０３、電流源電極５０１と相変化物質層５０７との間に炭素ナノチューブ電極５０３の外側を取り囲むように形成されて、炭素ナノチューブ電極５０３から生成される熱が外部に伝達されるのを抑制する絶縁体５０５、炭素ナノチューブ電極５０３と相変化物質層５０７との間に位置して、炭素ナノチューブ電極５０３と接触する熱生成抵抗層５０９とを備える。
ここで、炭素ナノチューブ電極５０３を電流の移動経路として用いる場合、炭素ナノチューブが成長した方向には電子の散乱がおきないため、炭素ナノチューブ電極５０３は、１０１０Ａ／ｃｍ２の極めて大きい電流の移動通路としても用いることができる。このように、炭素ナノチューブは、極めて大きい電流密度を得るか、あるいは、導通させるのには容易であるが、熱生成物質として用いた場合、炭素ナノチューブの抵抗が小さいため、相変化物質の相変化を起こすのに充分な熱エネルギーが発生しない。
したがって、上述したように大きい抵抗を有する熱生成抵抗層５０９を炭素ナノチューブ電極５０３と相変化物質層５０７との間に薄く蒸着して炭素ナノチューブ電極５０３と接触させると、炭素ナノチューブ電極５０３の高い電流密度が熱生成抵抗層５０９に供給され、熱生成抵抗層５０９の高い抵抗を利用して熱生成効率を上げることができる。
このような熱生成抵抗層５０９は、Ｗ、Ｍｏ、Ｔａ、Ｎｉ、Ｃｒ、及びニクロムからなる群から選択されたいずれか１つで形成される。
上述したような構造を有する本発明の他の実施形態に係る相変化メモリの製造方法は、（ａ）相変化を誘導するのに必要な外部電流を供給する電流源電極５０１上に複数の炭素ナノチューブを形成する触媒５０２を配列するステップと、（ｂ）触媒５０２をシードとして垂直方向に複数の炭素ナノチューブを成長させることによって、炭素ナノチューブ電極５０３を形成するステップと、（ｃ）電流源電極５０１上に炭素ナノチューブ電極５０３が完全に覆われるように、絶縁体５０５を蒸着させるステップと、（ｄ）蒸着後、炭素ナノチューブ電極５０３が絶縁体５０５の表面に露出するように、絶縁体５０５を研磨するステップと、（ｅ）平らに研磨された絶縁体５０５の表面上に、絶縁体５０５の表面に露出した炭素ナノチューブ電極５０３と接触するように、熱生成抵抗層５０９を蒸着させるステップと、（ｆ）熱生成抵抗層５０９上に相変化物質層５０７を形成するステップとを含む。
以下、説明していない各構成要素及び製造方法に対する細部技術は、上述した第１の実施形態と同様なので、重複する詳細な説明は省略する。
一方、本発明で熱発生物質としての炭素ナノチューブの代わりに、シリコンナノ線、ＳｉＧｅナノ線、ＺｎＯナノ線などのような物質に代替し、点状の電気熱線を形成することによって、電流源電極と相変化物質層との間の電流通路を形成することができる。
なお、本発明は、上記の実施形態に限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
２０１、３０１、４０１、５０１ 電流源電極
３０２、４０２、５０２ 触媒
２０３、３０３、４０３、５０３ 炭素ナノチューブ電極
２０５、３０５、４０５、５０５ 絶縁体
２０７、３０７、４０７、５０７ 相変化物質層
５０９ 熱生成抵抗層
３０２、４０２、５０２ 触媒
２０３、３０３、４０３、５０３ 炭素ナノチューブ電極
２０５、３０５、４０５、５０５ 絶縁体
２０７、３０７、４０７、５０７ 相変化物質層
５０９ 熱生成抵抗層
Claims (9)
- 外部電流を供給する電流源電極と、
少なくとも２つの異なる状態を有する相変化物質層と、
前記電流源電極と前記相変化物質層との間に複数配列し、前記相変化物質層に伸びてオーバーラップされる炭素ナノチューブ電極と、
前記炭素ナノチューブ電極の外側に形成される絶縁体と
を備えることを特徴とする炭素ナノチューブを利用した相変化メモリ。 - 前記炭素ナノチューブ電極の直径が、１ｎｍ〜１００ｎｍの範囲であることを特徴とする請求項１に記載の炭素ナノチューブを利用した相変化メモリ。
- 前記炭素ナノチューブ電極の全体長に対して、前記相変化物質層に伸びてオーバーラップされる長さが１／１０〜８／１０であることを特徴とする請求項１に記載の炭素ナノチューブを利用した相変化メモリ。
- 前記炭素ナノチューブ電極が、単層ナノチューブで形成されることを特徴とする請求項１に記載の炭素ナノチューブを利用した相変化メモリ。
- （ａ）外部電流を供給する電流源電極上に複数の炭素ナノチューブを形成する触媒を配列するステップと、
（ｂ）前記触媒をシードとして垂直方向に成長させることにより、複数の炭素ナノチューブ電極を形成するステップと、
（ｃ）前記電流源電極上に前記炭素ナノチューブ電極が完全に覆われるように、絶縁体を蒸着させるステップと、
（ｄ）前記蒸着するステップ後、前記炭素ナノチューブ電極が前記絶縁体の表面に露出するように、前記絶縁体の表面を研磨するステップと、
（ｅ）前記絶縁体の表面に露出した前記炭素ナノチューブ電極が突出するように、前記絶縁体を選択的にエッチングするステップと、
（ｆ）前記絶縁体上に相変化物質を蒸着して、前記突出した炭素ナノチューブ電極をオーバーラップさせるステップと
を含むことを特徴とする炭素ナノチューブを利用した相変化メモリの製造方法。 - 前記（ａ）ステップにおいて、
前記触媒が、Ｆｅ２Ｏ３、Ｐｔ、Ｃｏ、Ｎｉ、Ｔｉ、Ｍｏのうち、少なくともいずれか１つ以上で形成されることを特徴とする請求項５に記載の炭素ナノチューブを利用した相変化メモリの製造方法。 - 前記（ｂ）ステップにおいて、
前記複数の炭素ナノチューブ電極が、単層ナノチューブで形成されることを特徴とする請求項５に記載の炭素ナノチューブを利用した相変化メモリの製造方法。 - 前記（ｂ）ステップにおいて、
前記複数の炭素ナノチューブ電極が、１ｎｍ〜１００ｎｍの範囲の直径に形成されることを特徴とする請求項５に記載の炭素ナノチューブを利用した相変化メモリの製造方法。 - 前記（ｅ）ステップが、
前記突出する炭素ナノチューブ電極の長さが、全体長に対して１／１０〜８／１０の範囲となるようにエッチングするステップであることを特徴とする請求項５に記載の炭素ナノチューブを利用した相変化メモリの製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060001336A KR100674144B1 (ko) | 2006-01-05 | 2006-01-05 | 탄소 나노 튜브를 이용한 상변화 메모리 및 이의 제조 방법 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010181352A Division JP2010287910A (ja) | 2006-01-05 | 2010-08-13 | 炭素ナノチューブを利用した相変化メモリ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007184561A JP2007184561A (ja) | 2007-07-19 |
| JP4592675B2 true JP4592675B2 (ja) | 2010-12-01 |
Family
ID=38014828
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006321082A Expired - Fee Related JP4592675B2 (ja) | 2006-01-05 | 2006-11-29 | 炭素ナノチューブを利用した相変化メモリ及びその製造方法 |
| JP2010181352A Pending JP2010287910A (ja) | 2006-01-05 | 2010-08-13 | 炭素ナノチューブを利用した相変化メモリ及びその製造方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010181352A Pending JP2010287910A (ja) | 2006-01-05 | 2010-08-13 | 炭素ナノチューブを利用した相変化メモリ及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7749801B2 (ja) |
| JP (2) | JP4592675B2 (ja) |
| KR (1) | KR100674144B1 (ja) |
| CN (1) | CN1996634B (ja) |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8013247B2 (en) * | 2006-04-25 | 2011-09-06 | The Mitre Corporation | Carbon nanotube-based electronic devices |
| US7667999B2 (en) | 2007-03-27 | 2010-02-23 | Sandisk 3D Llc | Method to program a memory cell comprising a carbon nanotube fabric and a steering element |
| US7982209B2 (en) | 2007-03-27 | 2011-07-19 | Sandisk 3D Llc | Memory cell comprising a carbon nanotube fabric element and a steering element |
| US7719039B2 (en) * | 2007-09-28 | 2010-05-18 | Freescale Semiconductor, Inc. | Phase change memory structures including pillars |
| US7811851B2 (en) * | 2007-09-28 | 2010-10-12 | Freescale Semiconductor, Inc. | Phase change memory structures |
| US8236623B2 (en) * | 2007-12-31 | 2012-08-07 | Sandisk 3D Llc | Memory cell that employs a selectively fabricated carbon nano-tube reversible resistance-switching element and methods of forming the same |
| US8558220B2 (en) | 2007-12-31 | 2013-10-15 | Sandisk 3D Llc | Memory cell that employs a selectively fabricated carbon nano-tube reversible resistance-switching element formed over a bottom conductor and methods of forming the same |
| US8878235B2 (en) | 2007-12-31 | 2014-11-04 | Sandisk 3D Llc | Memory cell that employs a selectively fabricated carbon nano-tube reversible resistance-switching element and methods of forming the same |
| US20090166610A1 (en) * | 2007-12-31 | 2009-07-02 | April Schricker | Memory cell with planarized carbon nanotube layer and methods of forming the same |
| TW201001629A (en) * | 2008-04-11 | 2010-01-01 | Sandisk 3D Llc | Memory cell that includes a carbon nano-tube reversible resistance-switching element and methods of forming the same |
| US8530318B2 (en) * | 2008-04-11 | 2013-09-10 | Sandisk 3D Llc | Memory cell that employs a selectively fabricated carbon nano-tube reversible resistance-switching element formed over a bottom conductor and methods of forming the same |
| US8304284B2 (en) * | 2008-04-11 | 2012-11-06 | Sandisk 3D Llc | Memory cell that employs a selectively fabricated carbon nano-tube reversible resistance-switching element, and methods of forming the same |
| WO2009126846A1 (en) * | 2008-04-11 | 2009-10-15 | Sandisk 3D, Llc | Damascene integration methods for graphitic films in three-dimensional memories and memories formed therefrom |
| KR101445112B1 (ko) | 2008-05-01 | 2014-10-01 | 삼성전자주식회사 | 탄소나노튜브를 포함하는 배선 형성방법 |
| US8586961B2 (en) * | 2008-05-09 | 2013-11-19 | The Board Of Trustees Of The University Of Illinois | Resistive changing device |
| CN101626674B (zh) * | 2008-07-11 | 2015-07-01 | 清华大学 | 散热结构及其制备方法 |
| WO2010009364A1 (en) * | 2008-07-18 | 2010-01-21 | Sandisk 3D, Llc | Carbon-based resistivity-switching materials and methods of forming the same |
| US8119528B2 (en) * | 2008-08-19 | 2012-02-21 | International Business Machines Corporation | Nanoscale electrodes for phase change memory devices |
| KR101013445B1 (ko) | 2008-09-19 | 2011-02-14 | 주식회사 하이닉스반도체 | 미세한 접촉 면적을 갖는 가열 전극을 구비한 상변화 메모리 소자 및 그 제조방법 |
| CN101477967B (zh) * | 2009-01-13 | 2010-06-09 | 南京大学 | 制备垂直结构相变存储器的方法 |
| US8272124B2 (en) * | 2009-04-03 | 2012-09-25 | Formfactor, Inc. | Anchoring carbon nanotube columns |
| JP4913190B2 (ja) * | 2009-09-24 | 2012-04-11 | 株式会社東芝 | 不揮発性記憶装置 |
| US8222704B2 (en) * | 2009-12-31 | 2012-07-17 | Nantero, Inc. | Compact electrical switching devices with nanotube elements, and methods of making same |
| JP2012019191A (ja) * | 2010-06-10 | 2012-01-26 | Toshiba Corp | 不揮発性記憶装置の製造方法 |
| JP2012033601A (ja) * | 2010-07-29 | 2012-02-16 | Toshiba Corp | 不揮発性記憶装置 |
| JP5590125B2 (ja) * | 2010-08-05 | 2014-09-17 | 富士通株式会社 | 半導体装置の製造方法 |
| KR101166434B1 (ko) | 2010-12-21 | 2012-07-19 | 한국과학기술원 | 블록공중합체를 이용한 상변화 메모리 소자 및 그 제조방법 |
| US9324422B2 (en) | 2011-04-18 | 2016-04-26 | The Board Of Trustees Of The University Of Illinois | Adaptive resistive device and methods thereof |
| CN102222764B (zh) * | 2011-06-24 | 2013-11-20 | 清华大学 | 相变存储器的制备方法 |
| CN102231424B (zh) | 2011-06-24 | 2014-04-30 | 清华大学 | 相变存储单元及相变存储器 |
| US9412442B2 (en) | 2012-04-27 | 2016-08-09 | The Board Of Trustees Of The University Of Illinois | Methods for forming a nanowire and apparatus thereof |
| US9136473B2 (en) | 2013-03-28 | 2015-09-15 | Stmicroelectronics, Inc. | Semiconductor device with PCM memory cells and nanotubes and related methods |
| EP2997597B1 (en) | 2013-05-15 | 2018-12-26 | Hewlett-Packard Enterprise Development LP | Nanochannel array of nanowires for resistive memory devices |
| CN104779346B (zh) * | 2014-01-15 | 2017-04-12 | 清华大学 | 相变存储单元的制备方法 |
| CN104979468A (zh) * | 2014-04-10 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| EP3371638A4 (en) * | 2015-09-14 | 2019-09-04 | President and Fellows of Harvard College | METHOD AND DEVICE FOR LIGHT MODULATION WITH A DEVELOPABLE SOFT DIELECTRIC |
| KR20180095977A (ko) * | 2017-02-20 | 2018-08-29 | 에스케이하이닉스 주식회사 | 카본 나노 튜브들을 갖는 시냅스를 포함하는 뉴로모픽 소자 |
| CN107302053B (zh) * | 2017-06-19 | 2020-06-02 | 成都先锋材料有限公司 | 一种用于相变记忆体芯片的薄膜、开关材料及其制备方法 |
| CN110635025B (zh) * | 2018-06-25 | 2023-09-22 | 中芯国际集成电路制造(上海)有限公司 | 纳米管随机存储器及其形成方法 |
| CN111933656B (zh) * | 2020-10-19 | 2021-02-23 | 长江先进存储产业创新中心有限责任公司 | 一种三维相变存储器及其制备方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004336054A (ja) * | 2003-05-01 | 2004-11-25 | Samsung Electronics Co Ltd | カーボンナノチューブを利用した半導体素子の配線形成方法およびその方法により製造された半導体素子 |
| JP2004351602A (ja) * | 2003-05-30 | 2004-12-16 | Fuji Xerox Co Ltd | カーボンナノチューブデバイスおよびその製造方法、並びに、カーボンナノチューブ転写体 |
| JP2005272271A (ja) * | 2004-03-26 | 2005-10-06 | Nippon Telegr & Teleph Corp <Ntt> | カーボンナノチューブの製造方法及び半導体装置の製造方法 |
| JP2006510218A (ja) * | 2002-12-13 | 2006-03-23 | オヴォニクス，インコーポレイテッド | 相変化メモリを形成する方法 |
| JP2006196900A (ja) * | 2005-01-12 | 2006-07-27 | Samsung Electronics Co Ltd | 相転移ｒａｍ動作方法 |
| JP2007081363A (ja) * | 2005-09-13 | 2007-03-29 | Samsung Electronics Co Ltd | 相変化メモリ及びその動作方法 |
| JP2007157776A (ja) * | 2005-11-30 | 2007-06-21 | Toshiba Corp | 半導体記録素子 |
| JP2008515181A (ja) * | 2004-09-27 | 2008-05-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 相変化材料を有するナノワイヤを有する電気デバイス |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100493166B1 (ko) * | 2002-12-30 | 2005-06-02 | 삼성전자주식회사 | 수직나노튜브를 이용한 메모리 |
| KR100521988B1 (ko) * | 2003-01-29 | 2005-10-17 | 재단법인서울대학교산학협력재단 | 나노 구조물을 이용한 커패시터를 포함하는 반도체 소자 및 그 제조 방법 |
| KR100504701B1 (ko) * | 2003-06-11 | 2005-08-02 | 삼성전자주식회사 | 상변화 기억 소자 및 그 형성 방법 |
| JP2005032855A (ja) * | 2003-07-09 | 2005-02-03 | Matsushita Electric Ind Co Ltd | 半導体記憶装置及びその製造方法 |
| KR100645064B1 (ko) * | 2005-05-23 | 2006-11-10 | 삼성전자주식회사 | 금속 산화물 저항 기억소자 및 그 제조방법 |
| US7420199B2 (en) * | 2005-07-14 | 2008-09-02 | Infineon Technologies Ag | Resistivity changing memory cell having nanowire electrode |
| US7626190B2 (en) * | 2006-06-02 | 2009-12-01 | Infineon Technologies Ag | Memory device, in particular phase change random access memory device with transistor, and method for fabricating a memory device |
| US20070292985A1 (en) * | 2006-06-16 | 2007-12-20 | Yuegang Zhang | Phase change memory with nanofiber heater |
-
2006
- 2006-01-05 KR KR1020060001336A patent/KR100674144B1/ko not_active IP Right Cessation
- 2006-11-29 JP JP2006321082A patent/JP4592675B2/ja not_active Expired - Fee Related
- 2006-12-13 US US11/610,341 patent/US7749801B2/en active Active
- 2006-12-25 CN CN2006101680987A patent/CN1996634B/zh not_active Expired - Fee Related
-
2010
- 2010-06-07 US US12/795,415 patent/US20100237318A1/en not_active Abandoned
- 2010-08-13 JP JP2010181352A patent/JP2010287910A/ja active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006510218A (ja) * | 2002-12-13 | 2006-03-23 | オヴォニクス，インコーポレイテッド | 相変化メモリを形成する方法 |
| JP2004336054A (ja) * | 2003-05-01 | 2004-11-25 | Samsung Electronics Co Ltd | カーボンナノチューブを利用した半導体素子の配線形成方法およびその方法により製造された半導体素子 |
| JP2004351602A (ja) * | 2003-05-30 | 2004-12-16 | Fuji Xerox Co Ltd | カーボンナノチューブデバイスおよびその製造方法、並びに、カーボンナノチューブ転写体 |
| JP2005272271A (ja) * | 2004-03-26 | 2005-10-06 | Nippon Telegr & Teleph Corp <Ntt> | カーボンナノチューブの製造方法及び半導体装置の製造方法 |
| JP2008515181A (ja) * | 2004-09-27 | 2008-05-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 相変化材料を有するナノワイヤを有する電気デバイス |
| JP2006196900A (ja) * | 2005-01-12 | 2006-07-27 | Samsung Electronics Co Ltd | 相転移ｒａｍ動作方法 |
| JP2007081363A (ja) * | 2005-09-13 | 2007-03-29 | Samsung Electronics Co Ltd | 相変化メモリ及びその動作方法 |
| JP2007157776A (ja) * | 2005-11-30 | 2007-06-21 | Toshiba Corp | 半導体記録素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1996634A (zh) | 2007-07-11 |
| CN1996634B (zh) | 2010-10-13 |
| US7749801B2 (en) | 2010-07-06 |
| KR100674144B1 (ko) | 2007-01-29 |
| US20100237318A1 (en) | 2010-09-23 |
| JP2010287910A (ja) | 2010-12-24 |
| US20070158697A1 (en) | 2007-07-12 |
| JP2007184561A (ja) | 2007-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4592675B2 (ja) | 炭素ナノチューブを利用した相変化メモリ及びその製造方法 | |
| TWI461350B (zh) | 使用奈米結構物之三極管及其製造方法 | |
| JP5272270B2 (ja) | ナノワイヤを含む電極を有するメモリデバイス、該メモリデバイスを含むシステムおよび該メモリデバイスの形成方法 | |
| TWI241687B (en) | Electromechanical memory having cell selection circuitry constructed with nanotube technology | |
| JP4627188B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2010074145A (ja) | 抵抗性メモリ素子、抵抗性メモリ素子の製造方法、及び、抵抗性メモリ素子の電極形成方法 | |
| WO2012071892A1 (zh) | 电阻转变存储器及其制备方法 | |
| US20060006472A1 (en) | Phase change memory with extra-small resistors | |
| WO2007030483A2 (en) | Method and system of using nanotube fabrics as joule heating elements for memories and other applications | |
| JP4364180B2 (ja) | 集積回路装置の製造方法 | |
| US7272511B2 (en) | Molecular memory obtained using DNA strand molecular switches and carbon nanotubes, and method for manufacturing the same | |
| JP2004517489A (ja) | ナノストラクチャの電気誘発性破壊のためのシステムおよび方法 | |
| KR20070009482A (ko) | 나노와이어 전극을 갖는 상 변화 메모리 셀 | |
| US8119528B2 (en) | Nanoscale electrodes for phase change memory devices | |
| JP4984498B2 (ja) | 機能素子及びその製造方法 | |
| TW200952170A (en) | Resistance RAM device having a carbon nano-tube and method for manufacturing the same | |
| JP2011096714A (ja) | 金属ナノ粒子を有する抵抗変化メモリ | |
| Tao et al. | Improved switching reliability achieved in HfOx based RRAM with mountain-like surface-graphited carbon layer | |
| JP2008118108A (ja) | 情報記憶素子およびその製造方法 | |
| JP4501339B2 (ja) | ｐｎ接合素子の製造方法 | |
| JP2003081622A (ja) | カーボンナノチューブ集合体ならびにそれを用いた電子素子および電子回路 | |
| CN110350083B (zh) | 一种阻变存储器 | |
| CN109449288B (zh) | 低漏电流、大阻值比的MgO纳米线RRAM及其制造方法 | |
| US20100124096A1 (en) | Electric element, switching element, memory element, switching method and memory method | |
| NL2030987B1 (en) | MgO NANOWIRE RRAM WITH LOW LEAKAGE CURRENT AND LARGE RESISTANCE RATIO AND FABRICATION METHOD THEREOF |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100305 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100310 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100326 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100813 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100831 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100914 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |