JP4586878B2 - 半導体装置及びその製造方法 - Google Patents

Description

本発明は、半導体装置及びその製造方法に係わり、特に、後工程でも視認性の高いウエハＩＤを利用できる半導体装置及びその製造方法に関する。

図３（Ａ），（Ｂ）及び図４（Ａ），（Ｂ）は、従来の半導体装置の製造方法を説明するための断面図である。図３（Ａ）及び図４（Ａ）それぞれは、シリコンウエハの製品チップ領域の一部を示す断面図であり、図３（Ｂ）及び図４（Ｂ）それぞれは、図４（Ａ）に示すシリコンウエハのノッチ近傍に位置する印字専用領域の一部を示す断面図である。

まず、図３（Ｂ）に示すように、シリコンウエハ（シリコン基板）１１のノッチの近傍に位置する印字専用領域１ａにウエハＩＤをレーザーマーカーによって印字する。これにより、シリコン基板１１に連続した複数の窪み２０が形成され（図３（Ｂ）では一つの窪みのみ示す）、これらの窪み２０によってウエハＩＤが印字される。この際、図３（Ａ）に示す製品チップ領域はまだ素子等が形成されていない。ウエハＩＤは、前工程及び後工程での工程管理及び品質管理に利用される（例えば特許文献１参照）。

この後、図４（Ａ）及び図４（Ｂ）に示すように、シリコン基板１１上にＬＯＣＯＳ法によりＬＯＣＯＳ酸化膜３を形成する。次いで、このＬＯＣＯＳ酸化膜３の内側に位置するシリコン基板１１上に熱酸化法によりゲート酸化膜４を形成する。トランジスタの種類によってゲート酸化膜の膜厚を変更しなければならないので、同一シリコン基板１１上に異なる膜厚のゲート酸化膜を複数種類形成する必要がある。具体的には、シリコン基板１１に熱酸化（ゲート酸化）工程と酸化膜除去工程を繰り返すことになる。

次に、ゲート酸化膜４上にポリシリコン膜からなるゲート電極５を形成し、このゲート電極５をマスクとして不純物をイオン注入することにより、シリコン基板１１にはＬＤＤ領域７が形成される。次いで、ゲート電極５の側壁にサイドウォール６を形成し、このサイドウォール６及びゲート電極をマスクとして不純物をイオン注入することにより、シリコン基板１１にはソース・ドレイン領域が形成される。

この後、ゲート電極５を含む全面上にシリコン酸化膜からなる第１の層間絶縁膜１２を形成し、第１の層間絶縁膜１２にゲート電極６及びソース・ドレイン領域それぞれの上に位置するコンタクトホール１２ａを形成する。次いで、コンタクトホール１２ａ内に第１のＷプラグ９を埋め込み、第１のＷプラグ９及び第１の層間絶縁膜１２の上に第１のＡｌ合金配線１０を形成する。

次に、第１のＡｌ合金配線１０及び第１の層間絶縁膜１２の上にシリコン酸化膜からなる第２の層間絶縁膜１３を形成し、第２の層間絶縁膜１３に第１のＡｌ合金配線１０上に位置する第１のビアホール１３ａを形成する。次いで、第１のビアホール１３ａ内に第２のＷプラグ１６を埋め込み、第２のＷプラグ１６及び第２の層間絶縁膜１３の上に第２のＡｌ合金配線１７を形成する。

この後、第２のＡｌ合金配線１７及び第２の層間絶縁膜１３の上にシリコン酸化膜からなる第３の層間絶縁膜１４を形成し、第３の層間絶縁膜１４に第２のＡｌ合金配線１７上に位置する第２のビアホール１４ａを形成する。次いで、第２のビアホール１４ａ内に第３のＷプラグ１８を埋め込み、第３のＷプラグ１８及び第３の層間絶縁膜１４の上にＡｌパッド１９を形成する。次いで、Ａｌパッド１９及び第３の層間絶縁膜１４の上にシリコン窒化膜からなるパッシベーション膜１５を形成し、このパッシベーション膜１５にＡｌパッド１９を露出させるパッド開口部１５ａを形成する。

特開２００５−１６６８８５号公報（段落００１１）

ところで、前工程開始時にウエハＩＤ２０をレーザーマーカーによって印字した後、上述したようにシリコン基板１１上に半導体製造工程が実施される。つまり、ウエハＩＤ２０が印字された印字専用領域１ａにも半導体製造工程が実施される。このため、印字直後には視認性が良かったウエハＩＤ２０は、工程を経ていくごとに印字部の窪み２０の段差が減少していき、その結果、ウエハＩＤ２０の視認性が悪くなり、前工程が終了した段階では、肉眼で確認できないほど視認性が悪くなっていることがある。

印字部の窪み２０の段差が減少する理由は次のとおりである。同一シリコン基板１１上に異なる膜厚のゲート酸化膜を複数種類形成する際に、シリコン基板１１に熱酸化（ゲート酸化）工程と酸化膜除去工程を繰り返すため、印字専用領域１ａでも熱酸化工程と酸化膜除去工程が繰り返され、その結果、印字部の窪み２０の段差が減少する。
また、前工程が終了した段階では、第１〜第３の層間絶縁膜１２〜１４及びパッシベーション膜１５を通して、シリコン基板１１に形成されたウエハＩＤ２０を視認するため、肉眼では確認できないほど視認性が悪くなることがある。特に、多層配線を形成する際の多層メタルプロセスにおいては、複数の層間絶縁膜を積層するため、層間絶縁膜の総積層膜厚が厚くなればなるほど、また層間絶縁膜の数が多くなればなるほど、視認性が悪くなる。

上記の理由により、前工程が終了した段階では、肉眼で確認できないほど視認性が悪くなることがあり、その結果、後工程（図４に示した工程以後の工程で、例えばバンプ工程、検査工程など）において、各製造装置でのウエハＩＤの自動認識ができなかったり、誤認識されることがある。それにより、オペレータのウエハＩＤ確認作業の負荷が増大することになる。

一方、印字部の窪み２０の段差が減少することを予想して、予め印字部の窪み２０の深さを深くすることも考えられる。しかし、深さを深くすると、レーザーマーカーによるレーザー照射後に発生するパーティクル量が増えてしまうことが懸念される。

本発明は上記のような事情を考慮してなされたものであり、その目的は、後工程でも視認性の高いウエハＩＤを利用できる半導体装置及びその製造方法を提供することにある。

上記課題を解決するため、本発明に係る半導体装置の製造方法は、半導体基板に第１のウエハＩＤをレーザーマーカーにより印字する工程と、
前記半導体基板上に層間絶縁膜を形成する工程と、
前記層間絶縁膜上にパッシベーション膜を形成する工程と、
前記パッシベーション膜に、前記第１のウエハＩＤに重ねて前記レーザーマーカーにより第２のウエハＩＤを印字する工程と、
を具備することを特徴とする。

上記半導体装置の製造方法によれば、パッシベーション膜に、第１のウエハＩＤに重ねて第２のウエハＩＤを印字するため、後工程でも視認性の高いウエハＩＤを利用することができる。

本発明に係る半導体装置の製造方法は、半導体基板に第１のウエハＩＤをレーザーマーカーにより印字する工程と、
前記半導体基板上に層間絶縁膜を形成する工程と、
前記層間絶縁膜に、前記第１のウエハＩＤに重ねて前記レーザーマーカーにより第２のウエハＩＤを印字する工程と、
前記層間絶縁膜上にパッシベーション膜を形成する工程と、
を具備することを特徴とする。

また、本発明に係る半導体装置の製造方法において、前記第２のウエハＩＤの文字は、前記第１のウエハＩＤと全く同じ文字とすることが好ましい。
また、本発明に係る半導体装置の製造方法において、前記第２のウエハＩＤを印字する工程で使用されるレーザーマーカーは、前記第１のウエハＩＤを印字する工程で使用されるレーザーマーカーと同型装置であることが好ましい。

本発明に係る半導体装置は、半導体基板に印字された第１のウエハＩＤと、
前記半導体基板上に形成された層間絶縁膜と、
前記層間絶縁膜上に形成されたパッシベーション膜と、
前記パッシベーション膜に、前記第１のウエハＩＤに重ねて印字された第２のウエハＩＤと、
を具備することを特徴とする。

本発明に係る半導体装置は、半導体基板に印字された第１のウエハＩＤと、
前記半導体基板上に形成された層間絶縁膜と、
前記層間絶縁膜に、前記第１のウエハＩＤに重ねて印字された第２のウエハＩＤと、
前記層間絶縁膜上に形成されたパッシベーション膜と、
を具備することを特徴とする。

以下、図面を参照して本発明の実施形態について説明する。
図１（Ａ），（Ｂ）は、本発明の実施の形態による半導体装置の製造方法を説明するための断面図であり、図１（Ａ）はシリコンウエハの製品チップ領域の一部を示す断面図であり、図１（Ｂ）は図１（Ａ）に示すシリコンウエハのノッチ近傍に位置する印字専用領域の一部を示す断面図である。図２（Ａ）は、図１（Ｂ）に示す印字専用領域の全体を示す平面図であり、図２（Ｂ）は、図２（Ａ）に示す印字されたウエハＩＤを拡大した平面図である。

まず、図１（Ｂ）及び図２（Ａ）に示すように、シリコンウエハ（シリコン基板）１１のノッチ１ｂの近傍に位置する印字専用領域１ａにウエハＩＤをレーザーマーカーによって印字する。これにより、シリコン基板１１に連続した複数の窪み２０が形成され（図１（Ｂ）では一つの窪みのみ示す）、これらの窪み２０によってウエハＩＤが印字される。このウエハＩＤは、前工程及び後工程での工程管理及び品質管理に利用される。

この後、図１（Ａ）及び図１（Ｂ）に示すように、シリコン基板１１上にＬＯＣＯＳ法によりＬＯＣＯＳ酸化膜３を形成する。次いで、このＬＯＣＯＳ酸化膜３の内側に位置するシリコン基板１１上に熱酸化法によりゲート酸化膜４を形成する。シリコン基板１１には複数種類のトランジスタを形成するため、各種類によってゲート酸化膜の膜厚を変更して異なる膜厚のゲート酸化膜を形成する。具体的には、シリコン基板１１に熱酸化（ゲート酸化）工程と酸化膜除去工程を繰り返す。これにより、印字専用領域１ａでも熱酸化工程と酸化膜除去工程が繰り返され、その結果、印字部の窪み２０の段差が減少する。

次に、ゲート酸化膜４を含む全面上にＣＶＤ（chemical vapor deposition）法によりポリシリコン膜を堆積し、このポリシリコン膜をパターニングにすることにより、ゲート酸化膜４上にはポリシリコン膜からなるゲート電極５が形成される。次いで、このゲート電極５及びＬＯＣＯＳ酸化膜３をマスクとして不純物をイオン注入することにより、シリコン基板１１にはＬＤＤ領域７が形成される。

次いで、ゲート電極５を含む全面上にシリコン酸化膜又はシリコン窒化膜をＣＶＤ法により堆積し、このシリコン酸化膜又はシリコン窒化膜をエッチバックすることにより、ゲート電極５の側壁にはサイドウォール６が形成される。この際、図１（Ｂ）に示す印字専用領域１ａのシリコン基板１１は、ＬＯＣＯＳ酸化膜、ゲート酸化膜及びサイドウォール形成用のシリコン酸化膜等が形成されていない状態である。次いで、このサイドウォール６及びゲート電極５をマスクとして不純物をイオン注入することにより、シリコン基板１１にはソース・ドレイン領域が形成される。

この後、ゲート電極５を含む全面上にシリコン酸化膜からなる第１の層間絶縁膜１２をＣＶＤ法により形成し、第１の層間絶縁膜１２上にレジストパターン（図示せず）を形成する。次いで、このレジストパターンをマスクとして第１の層間絶縁膜１２をエッチングすることにより、第１の層間絶縁膜１２にゲート電極６及びソース・ドレイン領域それぞれの上に位置するコンタクトホール１２ａが形成される。この際、図１（Ｂ）に示す印字専用領域１ａのシリコン基板１１上には第１の層間絶縁膜１２が形成されている。

次いで、コンタクトホール１２ａ内及び第１の層間絶縁膜１２上にＷ膜をスパッタリング法により堆積する。次いで、第１の層間絶縁膜１２上に存在するＷ膜をＣＭＰ(Chemical Mechanical Polishing)又はエッチバックで除去することにより、コンタクトホール１２内には第１のＷプラグ９が埋め込まれる。次いで、第１のＷプラグ９及び第１の層間絶縁膜１２の上にスパッタリング法によりＡｌ合金膜を堆積し、このＡｌ合金膜をパターニングすることにより、第１のＷプラグ９及び第１の層間絶縁膜１２上には第１のＡｌ合金配線１０が形成される。この際、図１（Ｂ）に示す印字専用領域１ａの第１の層間絶縁膜１２上は、Ｗ膜及びＡｌ合金膜が形成されていない状態である。

次に、第１のＡｌ合金配線１０及び第１の層間絶縁膜１２の上にシリコン酸化膜からなる第２の層間絶縁膜１３をＣＶＤ法により形成し、第２の層間絶縁膜１３上にレジストパターン（図示せず）を形成する。次いで、このレジストパターンをマスクとして第２の層間絶縁膜１３をエッチングすることにより、第２の層間絶縁膜１３には第１のＡｌ合金配線１０上に位置する第１のビアホール１３ａが形成される。この際、図１（Ｂ）に示す印字専用領域１ａのシ第１の層間絶縁膜１２上には第２の層間絶縁膜１３が形成されている。

次いで、第１のビアホール１３ａ内及び第２の層間絶縁膜１３上にＷ膜をスパッタリング法により堆積する。次いで、第２の層間絶縁膜１３上に存在するＷ膜をＣＭＰ又はエッチバックで除去することにより、第１のビアホール１３ａ内には第２のＷプラグ１６が埋め込まれる。次いで、第２のＷプラグ１６及び第２の層間絶縁膜１３の上にスパッタリング法によりＡｌ合金膜を堆積し、このＡｌ合金膜をパターニングすることにより、第２のＷプラグ１６及び第２の層間絶縁膜１３の上には第２のＡｌ合金配線１７が形成される。この際、図１（Ｂ）に示す印字専用領域１ａの第２の層間絶縁膜１３上は、Ｗ膜及びＡｌ合金膜が形成されていない状態である。

この後、第２のＡｌ合金配線１７及び第２の層間絶縁膜１３の上にシリコン酸化膜からなる第３の層間絶縁膜１４をＣＶＤ法により形成し、第３の層間絶縁膜１４上にレジストパターン（図示せず）を形成する。次いで、このレジストパターンをマスクとして第３の層間絶縁膜１４をエッチングすることにより、第３の層間絶縁膜１４には第２のＡｌ合金配線１７上に位置する第２のビアホール１４ａが形成される。この際、図１（Ｂ）に示す印字専用領域１ａの第２の層間絶縁膜１３上には第３の層間絶縁膜１４が形成されている。

次いで、第２のビアホール１４ａ内及び第３の層間絶縁膜１４上にＷ膜をスパッタリング法により堆積する。次いで、第３の層間絶縁膜１４上に存在するＷ膜をＣＭＰ又はエッチバックで除去することにより、第２のビアホール１４ａ内には第３のＷプラグ１８が埋め込まれる。次いで、第３のＷプラグ１８及び第３の層間絶縁膜１４の上にスパッタリング法によりＡｌ合金膜を堆積し、このＡｌ合金膜をパターニングすることにより、第３のＷプラグ１８及び第３の層間絶縁膜１４の上にＡｌパッド１９が形成される。この際、図１（Ｂ）に示す印字専用領域１ａの第３の層間絶縁膜１４上は、Ｗ膜及びＡｌ合金膜が形成されていない状態である。

次いで、Ａｌパッド１９及び第３の層間絶縁膜１４の上にシリコン窒化膜からなるパッシベーション膜１５をＣＶＤ法により形成し、このパッシベーション膜１５上にレジストパターン（図示せず）を形成する。次いで、このレジストパターンをマスクとしてパッシベーション膜１５をエッチングすることにより、このパッシベーション膜１５にはＡｌパッド１９を露出させるパッド開口部１５ａが形成される。この際、図１（Ｂ）に示す印字専用領域１ａの第３の層間絶縁膜１４上にはパッシベーション膜１５が形成されている。なお、本実施の形態では、シリコン窒化膜からなるパッシベーション膜１５を形成しているが、シリコン酸化膜とシリコン窒化膜の積層構造のパッシベーション膜を形成しても良いし、シリコン酸化膜からなるパッシベーション膜を形成しても良い。

この後、図１（Ｂ）に示す印字専用領域１ａのパッシベーション膜１５にウエハＩＤをレーザーマーカーによって印字する。これにより、パッシベーション膜１５に連続した複数の窪み２が形成され（図１（Ｂ）では一つの窪みのみ示す）、これらの窪み２によって図２に示すようなウエハＩＤ２がシリコンウエハ１の印字専用領域１ａに印字される。この際のレーザーマーカーの印字条件は以下のとおりとする。

(1)印字するウエハＩＤの文字は、前工程の開始時に印字した文字と全く同じ文字とする。
(2)文字のタイプ、サイズ、窪み２のピッチも全く同じとする。
(3)レーザーマーカーは同型装置を使用する。
(4)同じ位置に重ねて印字する。

なお、図１（Ｂ）では、窪み２の底部が第３の層間絶縁膜１４まで達しているが、パッシベーション膜１５の厚さやレーザーの照射強度などの条件によっては窪み２の底部がパッシベーション膜１５に位置していても良いし、第２の層間絶縁膜１３又は第１の層間絶縁膜１２に位置していても良いし、シリコン基板１１に位置していても良い。

上記実施の形態によれば、前工程開始時に印字専用領域１ａにウエハＩＤ２０を印字し、前工程終了時に再び同じ条件で印字専用領域１ａにウエハＩＤ２を重ねて印字している。このため、前工程終了時に視認性が悪くなっても、前工程終了時に再び印字したウエハＩＤ２によって、後工程（例えばバンプ工程、検査工程など）における各製造装置でのウエハＩＤの自動認識を良好に実施することができる。それにより、オペレータのウエハＩＤ確認作業の負荷が増大するのを抑制でき、後工程の工程管理及び品質管理にウエハＩＤを良好に使用することができる。よって、前工程及び後工程ともに視認性の優れたウエハＩＤを用いて管理できる。

また、本実施の形態では、前工程終了時に、再び同じ文字を同じ位置に重ねて印字するため、別の位置に印字する場合に比べてウエハ上のデッドスペース（図２（Ａ）に示す印字専用領域１ａ）を最小限に抑えることができる。

また、本実施の形態では、前工程終了時に、再び前工程開始時に印字した文字と全く同じ文字で印字するため、前工程と後工程とも同一のウエハＩＤで管理できるという利点がある。

また、本実施の形態では、前工程終了時に再び印字する際に使用するレーザーマーカーを、前工程開始時に使用したレーザーマーカーと同型装置を用い、同じ条件で印字するため、前工程開始時に印字したウエハＩＤと前工程終了時に印字したウエハＩＤの位置ずれを抑制できる。従って、後工程でウエハＩＤを自動認識する際に障害が発生することを抑制できる。

また、本実施の形態では、前工程終了時の印字に使用するレーザーマーカーとして、前工程開始時の印字に従来から用いているレーザーマーカーを使用できるため、レーザーマーカーを新たに購入する必要がなく、また、後工程でウエハＩＤを自動認識させる読み取り装置も新たに購入する必要がない。従って、コストを増加させることなく実現できる。

なお、本実施の形態では、前工程終了時の印字を、パッシベーション膜１５を形成した後に行っているが、前工程終了時の印字を、パッシベーション膜を形成する前であって第１乃至第３の層間絶縁膜のいずれかの形成後に行うことも可能である。この場合でも上述した効果を奏することが期待できる。

また、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。

（Ａ），（Ｂ）は実施の形態による半導体装置の製造方法を説明する断面図。 （Ａ）は図１（Ｂ）に示す印字専用領域の全体を示す平面図、（Ｂ）は図２（Ａ）に示す印字されたウエハＩＤを拡大した平面図。 （Ａ），（Ｂ）は従来の半導体装置の製造方法を説明するための断面図。 （Ａ），（Ｂ）従来の半導体装置の製造方法を説明するための断面図。

符号の説明

１…シリコンウエハ、１ａ…印字専用領域、１ｂ…ノッチ、２…窪み（ウエハＩＤ）、３…ＬＯＣＯＳ酸化膜、４…ゲート酸化膜、５…ゲート電極、６…サイドウォール、７…ＬＤＤ領域、８…ソース・ドレイン領域、９…第１のＷプラグ、１０…第１のＡｌ合金配線、１１…シリコン基板、１２…第１の層間絶縁膜、１２ａ…コンタクトホール、１３…第２の層間絶縁膜、１３ａ…第１のビアホール、１４…第３の層間絶縁膜、１４ａ…第２のビアホール、１５…パッシベーション膜、１５ａ…パッド開口部、１６…第２のＷプラグ、１７…第２のＡｌ合金配線、１８…第３のＷプラグ、１９…Ａｌパッド、２０…窪み（ウエハＩＤ）

Claims (2)

1. 半導体基板に第１のウエハＩＤをレーザーマーカーにより第1の窪みを形成して印字する工程と、
   前記半導体基板上に層間絶縁膜を形成する工程と、
   前記層間絶縁膜上にパッシベーション膜を形成する工程と、
   前記パッシベーション膜に、前記レーザーマーカーにより前記第１の窪みの上に重ねて第２の窪みを形成して第２のウエハＩＤを印字する工程と、を有し、
   前記第２の窪みの深さ方向の長さは前記パッシベーション膜の膜厚より長く形成され、前記第２のウエハＩＤの文字は前記第１のウエハＩＤと全く同じ文字であり、前記第２のウエハＩＤを印字する工程で使用されるレーザーマーカーは前記第１のウエハＩＤを印字する工程で使用されるレーザーマーカーと同型装置であることを特徴とする半導体装置の製造方法。
2. 半導体基板に第1の窪みにより印字された第１のウエハＩＤと、
   前記半導体基板上に形成された層間絶縁膜と、
   前記層間絶縁膜上に形成されたパッシベーション膜と、
   前記パッシベーション膜に形成された第２の窪みにより印字された第２のウエハＩＤと、を有し、
   前記第１の窪みの全てと前記第２の窪みの全ては前記半導体基板を平面視した時に重なっており、前記第２の窪みの深さ方向の長さは前記パッシベーション膜の膜厚より長いことを特徴とする半導体装置。

Images