JP4584386B2 - 表示装置のピクセルセルを駆動する方法及び液晶ディスプレイ装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、一般に液晶ディスプレイに関し、特に、ビデオデータを記憶可能な液晶ディスプレイに関する。
【０００２】
【従来の技術】
液晶ディスプレイ（ＬＣＤ）は、電子ディスプレイの人気のある形態になってきている。ＬＣＤは、２枚のガラスに挟まれた液晶で構成される。結晶は、通常の状態では、液晶を光が容易に透過するように整列可能であるが、電界が存在すると、液晶はその整列を変え、結晶を通る光の光量が大幅に減少する。ＬＣＤ上の異なる「ピクセル」または別個の領域において電界を与えることによって、ＬＣＤ上に画像を形成することができる。ＬＣＤは、1,228,800を上回るピクセルを備えることができる。ＬＣＤの解像度は、ＬＣＤ配列におけるピクセルの密度と直接関係する。
【０００３】
ＬＣＤにおいて商業的に活用される液晶には代替のタイプが多数ある。第１の主要なタイプはツイストネマティック（twisted nematic）液晶といわれる。ツイストネマティック液晶を備えたＬＣＤは、コントラストの高い画像をもたらす。しかしながら、ツイストネマティック液晶を備えたＬＣＤは、視野角が比較的狭く、分子の回転速度が遅い。第２のタイプの液晶は、強誘電性液晶といわれる。強誘電性液晶を備えたＬＣＤは、そのセルギャップが１〜２ミクロンと小さいため、視野角はより広い。さらに、強誘電性液晶ディスプレイ（ＦＬＣＤ）は、分子の回転速度がより高速であり、典型的には、５０〜１００マイクロ秒の範囲である。
【０００４】
典型的なＦＬＣＤは、強誘電性液晶を含む構造で被覆されたディスプレイチップと、発光体(illuminator)と、視認用光学機器(viewing optics)と、を含む。従来のＦＬＣＤの動作は、ホストコンピュータと外部フレームバッファメモリにより支援される。ＦＬＣＤ上でカラー画像を表示するためには、１フレームの画像データを、ホストコンピュータから外部フレームバッファメモリに転送する。外部フレームバッファメモリは、マルチビットのピクセルデータをＦＬＣＤ内の各ピクセルに供給する。該フレームのピクセルデータにより表現されるカラー画像は、ＦＬＣＤの各ピクセルに、そのマルチビットのピクセルデータを外部フレームバッファメモリからロードする連続処理が行われた結果、ＦＬＣＤに表示される。典型的には、ＦＬＣＤにおける各ピクセルは、図１に示すように、１ビット記憶レジスタ１０と、ピクセルドライバ１２と、を有する。したがって、各ピクセルにおいてある特定輝度を有する特定カラーを表示するためには、外部フレームバッファメモリは、ビット線１４およびワード線１６を通して、一連の１ビットのピクセルデータをピクセルに供給する必要がある。所望のカラーを所望の輝度で生成するためにＦＬＣＤの各ピクセルに必要なビット数は、おそらく２４ビット以上である（たとえば、１色当たり８ビットのグレイスケールを備えた３色）。画像を表示するために必要となるデータに加えて、ピクセルが所望の画像を表示した後に同一または反対のＤＣバランスデータを各ピクセルに伝達する必要がある。ＤＣバランスは、液晶の寿命を延ばすために活用され、当該技術において周知である。ＤＣバランスデータはＦＬＣＤにより視覚的に表示されないが、依然としてこのデータは、外部回路からピクセルに供給される。
【０００５】
転送されるピクセルデータにより、発光体からの光は、視認用光学機器に向かって反射されるか、あるいはそれからそらされる。ＦＬＣＤの各ピクセルは、発光体と協働して時変調マイクロミラーとして作用してカラー画像を生成するが、これはピクセルデータのビット値により決定される。カラー画像の品質は、ピクセルの密度、各ピクセルに転送されるピクセルデータにおける色関連のビットの数、そしてピクセルに対するピクセルデータのデータ転送速度により決定される。１ビット記憶レジスタを有するＦＬＣＤで高品質のカラー画像を表示するために、外部フレームバッファメモリからそれぞれのピクセルへの高帯域幅データリンクが、表示データおよびＤＣバランスデータを転送するために必要とされる。しかしながら、高帯域幅データリンクは高価であり、潜在的にノイズが多く、大量の電力を必要とする。
【０００６】
Kobayashiらの「Liquid Crystal Display Device」と題する米国特許第4,432,610号（以下、Kobayashiと記載する）は、ピクセル内に各種記憶素子を備えたＬＣＤについて記載している。Kobayashiに記載された記憶素子は、すべて１ビット記憶素子である。１つのＬＣＤに１ビットの記憶レジスタで問題となるのは、ＬＣＤに高解像度の画像を表示するためにピクセルのデータビットを高速のデータ転送速度で連続して供給する必要があることである。データ転送速度が十分に高速でないと、ＬＣＤ配列のサイズ、表示フレームレートおよび／または１フレーム当たりに転送し得るピクセルデータのビット数に制限が生じる。これらの物理的制限は、表示画像の品質に影響を及ぼす。
【０００７】
１ビット記憶素子を備える別のＬＣＤが、Parksの「Liquid Crystal Display with Integrated Frame Buffer」と題する米国特許第5,471,225号に記載されている。ParksのＬＣＤにおける１ビット記憶素子は、３個のトランジスタと、２個の抵抗器とで構成されるスタティックランダムアクセスメモリ（ＳＲＡＭ）セルである。ＳＲＡＭセルにより、ＬＣＤは、リフレッシュなしでいつまでも画像を表示させることができる。しかしながら、KobayashiのＬＣＤについて上述したデータ転送速度の問題は、ParksのＬＣＤにおいても存在する。
【０００８】
Yamaguchiらの「Display Device」と題する米国特許第5,627,557号（以下、Yamaguchiと記載する）は、ＬＣＤに関する改良したピクセルを記載している。ピクセルは、第１の表示データビットを記憶しながら第２の表示データビットを表示する回路を含む。さらに、Yamaguchiは、ＤＣバランスに利用し得る、負の走査信号を保持するサンプルホールドキャパシタを含むピクセルセルに組み込まれた回路を開示している。ピクセルセル内の表示データと同時にＤＣバランスデータを保持しながら、該ＤＣバランスデータを外部駆動回路により作成して、ピクセルセルのビット線を通じて外部フレームバッファから転送する。
【０００９】
【発明が解決しようとする課題】
フレームバッファと表示ピクセル間の高帯域幅リンクの費用、および高解像度のビデオ画像を生成するために必要となる大量の表示データを鑑みるに、表示データおよびＤＣバランスデータをピクセルセルに転送する要件を少なくすることのできるピクセルセルが必要とされている。
【００１０】
【課題を解決するための手段】
ピクセルセルに対するデータ転送要件を低減する方法および装置は、外部フレームバッファまたは表示データの他のソースからピクセルに転送される表示データを利用することによって、各ピクセルセルが、それ自身のＤＣバランスデータを生成する回路を備える、ピクセル配列を伴う。各ピクセルセルは、２つの別個の記憶ノードに分岐する初期記憶ノードを含み、分岐された第１のノードが、ピクセルの表示条件を決定するために用いられるデータを記憶するために使用され、分岐された第２のノードが、ＤＣバランスデータを生成し、保持するために使用される。表示データを表示の目的でピクセルにより一旦使用してしまうと、ＤＣバランスデータはピクセルに対して多重化され、このＤＣバランスデータに従ってピクセルが駆動される。ＤＣバランスデータを外部ソースからピクセルセルに転送するのではなく、ピクセルセル内でＤＣバランスデータを生成することによって、ピクセルセルに対するデータ転送の負荷は約二分の一に減少する。
【００１１】
好適な実施形態において、２ビットのメモリおよびＤＣバランス生成機能を備えたピクセルセルは、入力記憶ブロックと、フレーム転送ブロックと、駆動記憶ブロックと、ＤＣバランスブロックと、マルチプレクサと、ピクセルドライバと、を含む。入力記憶ブロックは、書き込みビット線(write bit line)および書き込みワード線(write word line)を通じて外部ディスプレイバッファから受信される１ビットの表示データを記憶する回路を含む。入力記憶ブロックは、３つのＮＭＯＳトランジスタからなり、該トランジスタは、ダイナミック記憶ノードを生成するように構成される。さらに、入力記憶ブロックは、リセット信号が活性化すると、ダイナミック記憶ノードをリセットするグローバルリセット信号を供給する。入力記憶ブロックの動作には、選択された書き込みワード線にパルスを送出して、書き込みビット線から記憶ノードにビットを読み出すことができるようにすることが含まれている。
【００１２】
フレーム転送ブロックは、データをピクセルドライバにスクロールするのではなく、ピクセルセル配列のすべてのピクセルドライバに全フレームのデータを同時に転送することを可能にする回路である。フレーム転送は、グローバルタイミングブロックから受信されるグローバル転送信号（図ではgtと記載）によってトリガされる。フレーム転送ブロックは、２つのＮＭＯＳトランジスタと、１つのダイナミック記憶ノードからなる。この２つのＮＭＯＳトランジスタは、ダイナミック記憶ノードから分かれた２本の別個の導電経路に配設され、一方の導電経路は、駆動記憶ブロックと接続し、他方の導電経路は、ＤＣバランスブロックと接続する。
【００１３】
駆動記憶ブロックは、ピクセルを駆動するためにピクセルドライバにより用いられる１ビットの表示データを保持するダイナミック記憶ノードである。駆動記憶ブロックは、フレーム転送ブロックの一方の分岐にあるトランジスタのドレインからピクセルドライバにあるトランジスタのゲートに延設する電流の経路により形成される。駆動記憶ブロックは、入力記憶ブロックからピクセルドライバに表示データを送るように機能する。入力記憶ブロックに記憶された表示データビットと、駆動記憶ブロックに記憶された表示データビットを組み合わせることで、２ビットのメモリを備えたピクセルセルを作成する。
【００１４】
ＤＣバランスブロックは、入力記憶ブロックから受信される表示データの分岐からＤＣバランスデータを生成する。ＤＣバランスブロックは、各々のピクセルを駆動する時機がくるまでＤＣバランスデータを記憶する。ＤＣバランスブロックは、４つのＮＭＯＳトランジスタからなり、これらを接続して２つのダイナミック記憶ノードを作成する。第１の記憶ノードは、フレーム転送中に表示データを受信し、第２の記憶ノードは、フレーム転送中に受信される表示データに応答して生成されるＤＣバランスデータを記憶する。
【００１５】
マルチプレクサブロックは、駆動記憶データおよびＤＣバランスデータをいつピクセルドライバにより受信するかを制御する。マルチプレクサブロックは、２つのＮＭＯＳトランジスタからなり、一方のトランジスタは、駆動記憶ブロックを既知の状態にリセットするよう動作し、他方のトランジスタは、ＤＣバランスブロックと駆動記憶ブロックとの切換えとして動作する。ピクセルドライバをＤＣバランスブロックから制御するためには、この２つのトランジスタの一方において反転信号（図ではinvと記載）をパルス駆動し、ＤＣバランスデータをピクセルドライバに転送する。
【００１６】
ピクセルドライバブロックは、駆動記憶ブロックから表示データを、ＤＣバランスブロックからＤＣバランスデータをそれぞれ受信する。ピクセルドライバは、受信した表示データまたはＤＣバランスデータに応じてピクセルに供給される電圧を制御する。ピクセルドライバブロックは、１つのＮＭＯＳトランジスタと、１つのＰＭＯＳトランジスタからなり、これらを接続してダイナミック記憶ノードを形成する。ダイナミック記憶ノードがピクセルドライバにおいて遷移を誘発するかしないかにより、液晶を駆動する電圧が決定される。
【００１７】
単一ピクセルセルの動作では、一連のリセットおよびプリチャージの段階に次いで、表示データを読み取り、表示データをピクセルドライバに転送することが必要になる。初期のリセット／プリチャージ段階には、駆動記憶ブロックを既知の状態にリセットし、ＤＣバランスブロックを既知の状態にリセットおよびプリチャージし、ピクセルドライバを既知の状態にプリチャージすることが含まれる。データの入力記憶ブロックへの書き込みには、書き込みワード線をパルス駆動し、データビットを書き込みビット線から入力記憶ブロックに渡すことを可能とすることが含まれる。このデータビットが「１」であれば、入力記憶ノードは高電圧に充電され、逆に、データビットが「０」であれば、入力記憶ノードは低電圧に充電される。ピクセルセル動作は、入力記憶ブロックに書き込まれるのが「１」か「０」かによってわずかに異なるので、２通りの状況についてそれぞれ説明するが、「１」ビットの場合を先に、「０」ビットの場合を次に説明する。
【００１８】
記憶された「１」ビットの表示データを入力記憶ブロックからピクセルドライバに転送するために、グローバル転送信号をパルス駆動することによりグローバル転送ブロックの各トランジスタを活性化する。グローバル転送信号をパルス駆動することにより、駆動記憶ブロックとＤＣバランスブロックとに高電圧信号を同時に転送する。駆動記憶ブロックにおける高電圧信号により、ピクセルドライバのトランジスタが活性化され、ピクセルドライバの記憶ノードをプリチャージされた高電圧から低電圧に遷移する。ピクセルドライバにおける記憶ノードの高電圧から低電圧への遷移は、「１」ビットのピクセルを駆動することと同等である。また、駆動記憶ブロックにおける高電圧信号も同時にＤＣバランスブロックに転送され、該ブロックにおける第１の記憶ノードが低電圧から高電圧に遷移される。低電圧から高電圧への遷移によりトランジスタが活性化され、第２のノードが高電圧から低電圧に降下し、これによって、次にピクセルドライバに転送されるＤＣバランスデータが生成される。
【００１９】
「１」ビットを所望の時間ピクセルドライバで表示した後、ＤＣバランスデータに応じてピクセルを駆動することが必要である。既知のようにＤＣバランスデータを書き込み線から書き出すのではなく、ピクセルセルが、内部生成されるＤＣバランスデータを用いてピクセルセルを駆動する。ＤＣバランスデータの使用では、駆動記憶ノードを既知の状態まで降下し、ピクセルドライバを既知の状態まで充電するというリセット／プリチャージ動作が必要となる。リセット／プリチャージ動作が完了すると、マルチプレクサ内の反転信号をパルス駆動することにより、新たに生成したＤＣバランスデータをＤＣバランスブロックからピクセルドライバに転送する。反転信号は、ＤＣバランスブロックの第２のノードにおいて保持された低電圧電荷をピクセルドライバに対して解放し、該ノードが低電圧のため、この電荷は、ピクセルドライバのプリチャージされたノードに何の影響も与えない。この結果、表示データの反転である電圧にピクセルを駆動し、これによって、ピクセル内で生成されたデータでＤＣバランスを達成する。
【００２０】
「０」ビットを最初に入力記憶ブロックに書き込む場合、グローバル転送信号が活性化されると、駆動記憶ブロックとＤＣバランスブロックは、同時に低電圧信号をそれぞれ受信する。駆動記憶ブロックにより受信された低電圧信号は、ピクセルドライバに転送されるが、ピクセルドライバの記憶ノードを高電圧から低電圧に遷移させない。同様に、ＤＣバランスブロックに転送される低電圧信号によっても、ＤＣバランスブロック内の第２記憶ノードは高電圧から低電圧に遷移されない。
【００２１】
「０」ビットを所望の時間間隔でピクセルドライバにより表示した後、ＤＣバランスのリセット／プリチャージ動作が開始される。表示された「１」ビットの場合のように、ＤＣバランスのリセット／プリチャージ動作には、駆動記憶ブロックを既知の状態にリセットし、ピクセルドライバを既知の状態までプリチャージすることが含まれる。ＤＣバランスのリセット／プリチャージ動作が完了すると、マルチプレクサにおいて反転信号がパルス駆動され、ＤＣバランスブロックの第２ノードに記憶されたＤＣバランスデータがピクセルドライバに転送される。ＤＣバランスブロック内の記憶ノードが高電圧に充電されるので、ピクセルドライバが高電圧から低電圧に遷移し、これによってピクセルを表示データとして反対の信号で駆動する。
【００２２】
本発明の利点としては、１ビットの表示ピクセルよりも発光効率が向上し、色のちらつきを可能な限り除去し、表示フレームレートを低減し、ピクセルセルインタフェース帯域幅の要件に対してフレームバッファを約半分に減少することが挙げられる。１ビットピクセルと比べて２ビットピクセルの他の利点は、２ビットピクセルにより、表示のスクロールからグローバル転送表示に動作を変更可能としたことである。
【００２３】
【発明の実施の形態】
図２は、本発明による単一ピクセルセル２０のブロック図である。図２のピクセルは、ピクセルマトリックスにおける１つのピクセルセルであって、これらのピクセルを組み合わせて表示装置を形成する。図２の各ブロックをそれぞれ説明し、次いで本発明によるピクセルセルの全体動作を説明する。
【００２４】
液晶ディスプレイ（ＬＣＤ）の技術分野において知られているように、各ピクセルセルには、外部駆動回路および／またはディスプレイバッファ２４から書き込みビット線（ｗｂｌ）２６および書き込みワード線（ｗｗｌ）２８を介してデータが供給される。書き込みビット線はデータ線としても知られ、表示データを「１」および「０」として表すピクセルに電圧を供給する。書き込みワード線は走査信号線としても知られ、データをいつ書き込みビット線から読み出すかを制御する機構を提供する。全ディスプレイには、書き込みビット線と書き込みワード線のマトリクスが含まれ、これがピクセルセル配列と接続され、ディスプレイにおける各ピクセルの制御をそれぞれ行っている。
【００２５】
グローバルタイミングブロック３２は、従来の周辺システムであって、表示装置におけるすべてのピクセルのタイミングを制御する。従来のタイミング信号に加えて、グローバルタイミングブロックは、グローバルリセット信号、グローバル転送信号および各ピクセルの反転信号を生成する。グローバルリセット、グローバル転送の各信号および反転信号は本発明に固有のものであり、詳細を後述する。
【００２６】
入力記憶ブロック３０は、データビットを記憶する回路を含む。このデータビットを本明細書全体を通して入力ビットと呼び、これがディスプレイバッファ２４から受信されて新たな表示データビットとなり、ピクセルを駆動するために用いられる。図２のピクセルセルの好ましいピクセルセル回路レイアウト６０を図３に示し、破線ボックス７０により入力記憶ブロックを識別する。入力記憶ブロックは、３つのＮＭＯＳトランジスタＱ１、Ｑ２およびＱ３からなり、ａ１においてダイナミック記憶ノードを作成するように構成される。Ｑ１のソースは、書き込みビット線６６と接続され、Ｑ１のゲートは、書き込みワード線６８と接続される。Ｑ１のドレインは、Ｑ２のソースおよびＱ３のソースと接続される。Ｑ２のゲートは、グローバルリセット信号を受信するように接続され、Ｑ２のドレインは、アースと接続される。Ｑ３は、記憶コンデンサとして機能し、Ｑ３は、ゲートがＶ_DD（典型的には５ボルト）と接続され、ドレインがノードｂ１と接続される。
【００２７】
入力記憶ブロックの動作により、書き込みワード線をパルス駆動して書き込みビット線からビットを読み出すことができる。書き込みビット線が高電圧であると、ノードａ１は高電圧になり、Ｑ３により高電圧に保持される。グローバルリセット信号（リセット、図ではresetと記載）は、ディスプレイを初期化してフレームブランキングを行うか、あるいはテストおよびピクセル配列のキャリブレーションを行うために用いられる、ここで、全配列を、表示データのソースと接続する必要なく既知の状態に活性化することができる。グローバルリセット信号は、配列におけるあらゆるピクセルの入力記憶ブロックをリセットする能力を有することから「グローバル」である。
【００２８】
図２に戻って、フレーム転送ブロック３６は、従来技術のようにデータをピクセルにスクロールするのではなく、全フレームのデータを配列内のあらゆるピクセルに同時に転送可能な回路である。フレーム転送は、グローバルタイミングブロック３２から受信したグローバル転送信号によりトリガされる。フレーム転送ブロック３６の好ましい回路レイアウトを図３において破線ボックス７６により示す。フレーム転送ブロックは、２つのＮＭＯＳトランジスタＱ４およびＱ５と、１つのダイナミック記憶ノードｂ１からなる。図示のように、Ｑ３のドレインは、ノードｂ１において２つの別個の導電経路７２および７４に分かれる。一方の導電経路７２は、入力記憶ブロックからＱ４、そして駆動記憶ブロック４０および８０へと進み、他方の導電経路７４は、入力記憶ブロックからＱ５、そしてＤＣバランスブロック４４および８４へと進む。Ｑ４およびＱ５のいずれのゲートもグローバル転送信号によりトリガされ、これによりノードｂ１のデータをノードｃ１およびｄ１に転送し得る。すなわち、グローバル転送信号がパルス駆動されるときにノードｂ１が高電圧であれば、ノードｃ１およびｄ１は高電圧になり、グローバル転送信号がパルス駆動されるときにノードｂ１が低電圧であると、ノードｃ１およびｄ１は、プリチャージされた低電圧状態に維持される。表示データをピクセルドライバにフレーム単位で転送可能とすることでブランクフレームの必要がなくなり、カラービットをインターリーブして色のちらつきを最小限に抑えることができる。
【００２９】
図２を参照して、駆動記憶ブロック４０は、ピクセルドライバ５２により使用される表示データビットを保持する記憶ノードである。表示データビットは駆動ビットと呼ばれ、好ましくは高電圧または低電圧のいずれかとして表される。駆動記憶ブロックは、図３において破線ボックス８０により示され、いかなるトランジスタも含まない。ダイナミック記憶ノードｃ１により識別される駆動記憶ブロックは、Ｑ４のドレインからＱ１１のゲートに延設する電流の経路により形成される。動作時、トランジスタＱ１０の信号ｐｃ２からのパルスにより予めノードｃ１を低電圧に設定することができ、ノードｃ１が高電圧になるとＱ１１のゲートが活性化される。入力記憶ブロックに記憶される入力ビットと、駆動記憶ブロックに記憶される表示ビットとを組み合わせて、ピクセルセルに２ビットのメモリを提供する。
【００３０】
図２に示すＤＣバランスブロック４４は、入力記憶ブロック３０から受信される表示データからＤＣバランスデータを生成し、ピクセルを駆動する時機がくるまでＤＣバランスデータを記憶する。ＤＣバランスブロックの好ましい回路レイアウトは、図３において破線ボックス８４により示され、４つのＮＭＯＳトランジスタＱ６、Ｑ７、Ｑ８およびＱ９からなり、これらを接続してダイナミック記憶ノードｄ１およびｅ１を作成する。ノードｄ１は、Ｑ５のドレイン、Ｑ６のソースおよびＱ７のゲートの接続点にあり、ノードｅ１は、Ｑ８のドレイン、Ｑ７のソースおよびＱ９のソースの接続点にある。トランジスタＱ６およびＱ８は、グローバルプリチャージ（ｐｃ）信号により活性化される。ＤＣバランス記憶ブロックをプリチャージすることは、Ｑ６およびＱ８のｐｃ信号をパルス駆動することを伴い、これによりノードｄ１を（アースに向かって）低電圧にし、ノードｅ１を（Ｖ_DDに向かって）高電圧に充電する効果が得られる。
【００３１】
図２に示すマルチプレクサブロック４８は、駆動記憶データおよびＤＣバランスデータがピクセルドライバ５２によりいつ受信されるかを制御する。マルチプレクサの好ましい回路レイアウトが図３において破線ボックス８８により示され、２つのＮＭＯＳトランジスタＱ９およびＱ１０からなる。動作時、ピクセルドライバは、通常、駆動記憶ブロック４０により制御される。ピクセルドライバをＤＣバランスブロックから制御するためには、ｐｃ２信号をまずパルス駆動してノードｃ１を確実に低電圧にする。ｐｃ２のパルス駆動後、反転信号をパルス駆動し、ノードｅ１におけるデータをピクセルドライバにより検出する。ｅ１が最初に高電圧であると、反転信号をパルス駆動することによりＱ１１のゲートが活性化されて、ノードｏ１が低電圧に降下され、ｅ１が最初に低電圧であると、反転信号をパルス駆動してもＱ１１のゲートは活性化されない。
【００３２】
図２に示すピクセルドライバブロック５２は、駆動記憶ブロック４０から表示データを、ＤＣバランスブロック４４からＤＣバランスデータをそれぞれ受信し、受信したデータに応じてピクセルに供給する電圧を制御する。ピクセルドライバブロックの好ましい回路レイアウトが図３において破線ボックス９２により示され、１つのＮＭＯＳトランジスタと、１つのＰＭＯＳトランジスタからなり、これを接続してダイナミック記憶ノードｏ１を形成する。図示のように、ノードｏ１は、Ｑ１１のソースとＱ１２のドレインの接続点において形成される。Ｑ１１のゲートは、ノードｃ１またはｅ１からの各信号により活性化され、Ｑ１２のゲートは、プリチャージ信号ｐｃ２の反転であるプリチャージ信号ｐｃ２ｂにより活性化される。ピクセルドライバブロックの動作は、ｐｃ２ｂ信号をパルス駆動することによりノードｏ１を高電圧にプリチャージすることを伴う。一旦プリチャージすると、Ｑ１１のゲートが活性化される場合は、ノードｏ１は高電圧から低電圧になり、これに応じてトランジスタが付随する液晶を駆動する。一方、Ｑ１１のゲートが活性化されない場合、ノードｏ１は遷移を起こさず、これに応じて液晶が駆動される。ＰＭＯＳトランジスタを備えた液晶を駆動することで、駆動信号は、Ｖ_DDからアース電圧までフルに振れることが可能である。
【００３３】
図２および図３を参照して説明したピクセルセルは、たとえば、６４０×４８０ピクセルのＶＧＡディスプレイおよび／または１２８０×９６０ピクセルのＱＧＡディスプレイにおいて実現することができる。メモリセルは、たとえば、０．３５ミクロンまたは０．１８ミクロンのＣＭＯＳプロセスによりそれぞれ製造することができる。
【００３４】
単一ピクセルセル２０および６０の動作について、図４〜図１１を参照して段階ごとに説明する。図中の太線は、高電圧に充電される導電経路を示す。図４は、リセット／プリチャージ段階を示し、このとき、リセット信号であるｐｃ、ｐｃ２、ｐｃ２ｂは、いずれもパルス駆動される。リセット信号をパルス駆動することにより、ノードａ１が低電圧に設定される。ｐｃ信号をパルス駆動することにより、ノードｄ１が低電圧に設定され、太線で示すようにノードｅ１が（Ｖ_DDに向かって）高電圧にプリチャージされる。ｐｃ２信号をパルス駆動することにより、ノードｃ１が低電圧に設定され、ｐｃ２ｂ信号をパルス駆動することにより、太線で示すようにノードｏ１が高電圧にプリチャージされる。リセット／プリチャージ段階は、ダイナミックピクセルドライバを初期化するために必要な基本手順であり、ピクセルセルをセットアップすることで、ノードｃ１に高電圧信号のみを与え、それによりノードｏ１を高電圧から低電圧に遷移させる。
【００３５】
ピクセルセルが上述したようにリセット／プリチャージされた後、データ書き込みが行われる。データ書き込み段階において、データビットは、書き込みビット線からノードａ１に書き込まれる。図５を参照するに、データビットをノードａ１に書き込むために、書き込みワード線信号を高電圧にパルス駆動して、これによりＱ１を活性化し、データビットを書き込みビット線からノードａ１に渡すことができる。書き込みビット線が高電圧の場合、ノードａ１は低電圧から高電圧に変化し、ノードａ１は「１」を表す。書き込みビット線が低電圧の場合、ノードａ１は低電圧に維持され、ノードａ１は「０」を表す。ノードａ１が高電圧の場合、Ｑ３は記憶コンデンサとして機能し、書き込み動作により供給されたビット値を保持する。図５は、「１」ビットがノードａ１に書き込まれ、入力記憶ブロックに記憶された後のピクセルセルを示す。図示のように、太線は高電圧に充電される導電経路を示す。ａ１が高電圧であればｂ１も高電圧であり、かつＱ４およびＱ５により高電圧電荷の転送が阻止されるということに留意することが重要である。さらに、ノードｅ１およびｏ１は、入力記憶ブロックにおいて生じた書き込みおよび記憶動作によって影響を受けないことに留意することも重要である。「０」をノードａ１に書き込む場合、ピクセルセルの充電は図４に示したように正確に維持され、このときノードａ１およびｂ１は低電圧に維持される。
【００３６】
ピクセルセルの動作は、入力記憶ブロックに書き込まれるのが「１」か「０」かによってわずかに異なるので、２通りの状況についてそれぞれ説明するが、「１」ビットの場合については図５〜図８を参照して説明し、「０」ビットの場合については図９および図１０を参照して説明する。図５のノードａ１およびｂ１において太線で示すように、「１」が入力記憶ブロックに記憶される。記憶したビットをピクセルドライバに転送して、そのビットを表示データに変換可能にするために、グローバル転送ブロックのトランジスタＱ４およびＱ５をグローバル転送信号をパルス駆動することにより活性化する。図６を参照するに、グローバル転送信号をパルス駆動することにより、ノードｃ１およびｄ１に同時に高電圧信号を転送する。ノードｃ１の高電圧信号はＱ１１をオンにし、ノードｏ１を高電圧から低電圧に遷移させる。ノードｏ１の高電圧から低電圧への遷移は、「１」ビットのピクセルを駆動することと同等である。ノードｄ１の高電圧信号はＱ７をオンにしてノードｅ１を高電圧から低電圧に降下させ、次のピクセルドライバへの転送のためにＤＣバランスデータを生成する。
【００３７】
所望の時間、「１」ビットがピクセルにより表示された後に、ピクセルを、反転信号、すなわち負信号で同時間駆動してＤＣバランスを達成することが必要である。従来のようにＤＣバランスデータを書き込みビット線から書き込むのではなく、ピクセルセルは、内部生成したＤＣバランスデータを使用する。ＤＣバランスデータ転送を行うためにピクセルセルを準備するよう、この場合も、ｐｃ２およびｐｃ２ｂの各信号をパルス駆動することによりピクセルセルをリセット／プリチャージする必要がある。図７は、「１」が入力記憶ノードから転送された直後の場合にＤＣバランスのリセット／プリチャージを行った後のピクセルセルを示す。ｐｃ２をパルス駆動することによりＱ１０をオンにして、（「１」が転送された直後の場合と同様に）ノードｃ１が高電圧であればこれを低電圧にし、ｐｃ２ｂをパルス駆動することによりＱ１２をオンにして、（「１」が転送された直後の場合と同様に）ノードｏ１が低電圧であればこれを高電圧にする。さらに、ノードｄ１は充電状態のままであるが、より重要なこととして、Ｑ７がフレーム転送によりオンになったときノードｅ１が低電圧に降下したため、ノードｅ１はこれ以上充電されないことに留意されたい。
【００３８】
図８を参照して、ＤＣバランスデータをピクセルドライバに転送するために、反転信号をパルス駆動し、ノードｅ１におけるデータをノードｃ１に、そしてＱ１１のゲートに転送させる。「１」が最初に入力記憶ブロックから転送される場合は、ノードｄ１は高電圧であり、ノードｅ１は低電圧である。ノードｅ１が低電圧であるため、反転信号をパルス駆動してもＱ１１はオンにならず、このためノードｏ１は高電圧に維持される。ノードｏ１を高電圧状態のままにしておくと、ＤＣバランス中にピクセルは、「０」ビットと同等に駆動される。
【００３９】
図９および図１０を参照して、「０」ビットが最初に入力記憶ブロックに書き込まれる場合について説明する。図９を参照すると、上述したように、「０」ビットが書き込みビット線からノードａ１に書き込まれた後、ノードａ１は低電圧に維持される。ノードａ１は、グローバル転送信号が活性化されたときに低電圧であるため、ノードｃ１およびｄ１は、その予め設定された低電圧状態を維持する。ノードｃ１は低電圧のままであるため、Ｑ１１は活性化されず、この結果ノードｏ１は高電圧に維持され、「０」ビットに従ってピクセルを駆動する。ノードｄ１は低電圧のままであるので、Ｑ７は活性化されず、この結果ノードｅ１は高電圧のままである。
【００４０】
「０」ビットを所望の時間間隔で表示した後、ＤＣバランスのリセット／プリチャージ動作が開始される。表示された「１」ビットの場合のように、ＤＣバランスのリセット／プリチャージ動作には、ｐｃ２信号をパルス駆動し、ｐｃ２ｂ信号をパルス駆動することが含まれる。ノードｃ１はすでに低電圧であり、ノードｏ１はすでに高電圧であるため、ＤＣバランスのプリセット機能がこの２つのノードの状態を変えることはない。このことは図９から明らかである。
【００４１】
ＤＣバランスのリセット／プリチャージが完了すると、反転信号が高電圧にパルス駆動され、図１０に示すように、ノードｅ１に記憶されている電荷は、トランジスタＱ９を通じてノードｃ１と共有される。ノードｃ１を高電圧にすることでトランジスタＱ１１がオンになり、ノードｏ１が高電圧から低電圧に遷移される。ノードｏ１の高電圧から低電圧への遷移により、適正なＤＣバランスがピクセルに供給される。
【００４２】
ＤＣバランス処理が完了すると、１つの表示サイクルが完了し、リセット／プリチャージ動作が繰り返される。表示サイクルは、表示される色のグレイスケールビットごとに繰り返される。なお、入力ビットを入力記憶ブロックに書き込むことと、駆動ビットを駆動記憶ブロックまたはＤＣバランスブロックから表示することは、部分的に重複した時間期間中に生じ得るそれぞれ独立した動作であるということに留意されたい。すなわち、駆動ビットを表示しながら新たな入力ビットを入力記憶ブロックに書き込むことができる。書き込みと表示の独立した動作を提供することで、全フレームの入力ビットがピクセルセルの配列に書き込まれているときに必要となる場合があるブランキングフレームの必要性をなくすことができる。
【００４３】
記憶ノードがすべてダイナミック記憶ノードであるため、トランジスタの総数および面積に関する要件が最小限に保たれる。さらに、ダイナミック記憶ノードにより、低電力モードでの動作が可能になるとともに直接的な直流の漏れ経路がなくなる。
【００４４】
図１１は、本発明の好ましい方法の処理フロー図である。ステップ１００において、単一のピクセルセルに組み込まれた回路で表示データを受信する。ステップ１０２において、単一のピクセルセルに組み込まれた回路を用いて、ＤＣバランスデータを表示データから生成する。ステップ１０４において、表示データに従って単一のピクセルセルを駆動する。ステップ１０６において、ＤＣバランスデータに従って単一のピクセルセルを駆動する。
【００４５】
以下においては、本発明の種々の構成要件の組み合わせからなる例示的な実施態様を示す。
１．単一ピクセルセルに組み込まれた回路において表示データを受信するステップ（１００）と、
前記単一ピクセルセルに集積された前記回路を用いて、前記表示データからＤＣバランスデータを生成するステップ（１０２）と、
前記表示データに従って前記単一ピクセルセルを駆動するステップ（１０４）と、
前記ＤＣバランスデータに従って前記単一ピクセルセルを駆動するステップ（１０６）
を含む、表示装置のピクセルを駆動する方法。
２．前記生成ステップ（１０２）が、前記表示データを複製して前記表示データを２つの個別のダイナミック記憶ノード（４０および４４）に記憶するステップを含む、上項１の方法。
３．前記生成ステップ（１０２）が、ローバルフレーム転送信号を活性化することにより、前記表示データを入力記憶ノード（３０）から駆動記憶ノードとＤＣバランスノードにシフトするステップを含む、上項１の方法。
４．ピクセルセルのマトリクスを含む液晶ディスプレイ（ＬＣＤ）装置であって、各ピクセルセルが
ビット線に続するためのビット線入力と、ワード線に続するためのワード線入力とを有し、かつ前記ビット線入力を通じて受信される表示データを記憶する回路を含む、入力記憶ユニット（３０）と、
前記入力記憶ユニットと関連して動作し、かつ前記表示データを受信するための入力と、前記表示データに応答してディスプレイ結晶体を駆動する回路とを有する、ピクセルドライバ（５２）と、
前記入力記憶ユニットと関連動作して前記表示データを受信するための入力と、前記ピクセルドライバと関連動作して前記ピクセルドライバに前記表示データを出力するための出力とを有し、かつ前記表示データを記憶する回路を含む、駆動記憶ユニット（４０）と、
前記入力記憶ユニットと関連動作して前記表示データを受信するための入力と、前記ピクセルドライバと関連動作して前記ピクセルドライバにＤＣバランスデータを出力するための出力とを有し、かつ前記表示データをＤＣバランスデータに変換し、前記ＤＣバランスデータを記憶する回路を含む、ＤＣバランス生成記憶ユニット（４４）
を備えることからなる、ＬＣＤ装置。
５．前記ＤＣバランス生成記憶ユニット（４４）が、前記表示データを反転して前記表示データを前記ＤＣバランスデータに変換する反転回路を含む、上項４のＬＣＤ装置。
６．前記反転回路（８４）が、ＮＭＯＳトランジスタにより分離された２つのダイナミック記憶ノードを含む、上項５のＬＣＤ装置。
７．前記入力記憶ユニット（３０）が、グローバルリセット入力を含み、該グローバルリセット入力を介するグローバルリセット信号の受信に応答して、前記入力記憶ユニットを既知の状態にリセットする、上項４のＬＣＤ装置。
８．前記入力記憶ユニット（３０）の出力から表示データを受信するための入力と、前記駆動記憶ユニット（４０）の前記入力に表示データを出力するための第１出力と、前記ＤＣバランス生成記憶ユニット（４４）の前記入力に表示データを出力するための第２出力とを有するフレーム転送回路（３６）をさらに備える、上項４のＬＣＤ装置。
９．グローバル転送信号入力に接続されたゲートを有し、かつ前記グローバル転送入力を介するグローバル転送信号の受信に応答して、前記第１および第２の出力への導電経路を規定する２つのトランジスタを、前記フレーム転送回路（３６）が備える、上項８のＬＣＤ装置。
１０．前記入力記憶ユニット（３０）、前記駆動記憶ユニット（４０）および前記ＤＣバランスユニット（４４）が、ダイナミック記憶ノードを備える、上項４のＬＣＤ装置。
【００４６】
【発明の効果】
本発明によれば、ピクセルセルへのデータ転送負荷を低減することができるので、データ転送に伴うノイズ、消費電力等の問題が軽減される。
【図面の簡単な説明】
【図１】従来技術による、１ビット記憶レジスタおよびピクセルドライバを有するピクセルを示す。
【図２】本発明による、２ビット記憶機能とともに内部ＤＣバランス生成機能を有する単一ピクセルセルのブロック図である。
【図３】本発明による、２ビットメモリおよびＤＣバランス生成機能を有する単一ピクセルセルの回路図である。
【図４】本発明による、単一ピクセルセルのプリセット段階を示す。
【図５】本発明による、単一ピクセルセルのデータ書き込み段階を示す。
【図６】本発明による、単一ピクセルセルのフレーム転送段階を示す。
【図７】本発明による、単一ピクセルセルのＤＣバランスプリセット段階を示す。
【図８】本発明による、単一ピクセルセルのＤＣバランス段階を示す。
【図９】本発明による、単一ピクセルセルのフレーム転送段階を示す。
【図１０】本発明による、単一ピクセルセルのＤＣバランス段階を示す。
【図１１】本発明による、ピクセルを駆動する好ましい方法の処理フロー図である。
【符号の説明】
３０ 入力記憶ブロック
３６ フレーム転送回路
４０ 駆動記憶ブロック
４４ ＤＣバランスブロック
５２ ピクセルドライバ

Claims (9)

1. 表示装置を構成するマトリクスをなすピクセルセルを、各ピクセルセルに組み込まれた回路を用いて駆動する方法であって、前記回路には、表示データを受信して保持するための表示データ受信部が設けられており、
   グローバルリセット信号の受信に応答して、前記マトリクスをなす全てのピクセルセルの前記表示データ受信部に保持されているデータを既知の状態にリセットするステップと、
   前記マトリクスをなすピクセルセルのうちの所与の単一ピクセルセルについて、該単一のピクセルセルに組み込まれた前記回路を用いて、
   前記回路の前記表示データ受信部において表示データを受信するステップ（１００）と、
   前記受信した表示データからＤＣバランスデータを生成するステップ（１０２）と、
   前記受信した表示データに従って前記単一ピクセルセルを駆動する第１の駆動ステップ（１０４）と、
   前記ＤＣバランスデータに従って前記単一ピクセルセルを駆動する第２の駆動ステップ（１０６）
   を実施する方法。
2. 前記生成するステップ（１０２）が、前記表示データを複製して前記表示データを２つの個別のダイナミック記憶ノード（４０および４４）に記憶するステップを含む、請求項１の方法。
3. 前記受信するステップが、グローバルフレーム転送信号の活性化に応答して、前記受信するステップにおいて受信した表示データを、前記生成するステップ及び前記第１の駆動ステップに渡すステップを含む、請求項１の方法。
4. ピクセルセルのマトリクスを有する液晶ディスプレイ（ＬＣＤ）装置であって、
   各ピクセルセルが、
   ビット線に接続するためのビット線入力と、ワード線に接続するためのワード線入力と、前記ビット線入力を通じて受信される表示データを記憶する回路とを有する入力記憶ブロック（３０）と、
   前記入力記憶ブロックから前記表示データを受信するための入力と、この入力において受信した表示データを記憶する手段と、該記憶した表示データを出力するための出力とを有する駆動記憶ブロック（４０）と、
   前記入力記憶ブロックから前記表示データを受信するための入力と、この入力において受信した表示データをＤＣバランスデータに変換して、該ＤＣバランスデータを記憶する回路と、この記憶したＤＣバランスデータを出力するための出力とを有するＤＣバランスブロック（４４）と、
   前記駆動記憶ブロックから出力された前記表示データ及び前記ＤＣバランスブロックから出力された前記ＤＣバランスデータを受信するための入力と、該受信した表示データ及びＤＣバランスデータに応答して前記ピクセルセルを駆動する回路とを有するピクセルドライバ（５２）
   を備え、
   前記入力記憶ブロックが、グローバルリセット入力を有し、該グローバルリセット入力を介するグローバルリセット信号の受信に応答して、前記入力記憶ブロックを既知の状態にリセットするように構成されてなる、ＬＣＤ装置。
5. 前記ＤＣバランスブロック（４４）が、前記表示データを反転して前記表示データを前記ＤＣバランスデータに変換する反転回路を備える、請求項４のＬＣＤ装置。
6. 前記反転回路（８４）が、
   ＮＭＯＳトランジスタと、
   該ＮＭＯＳトランジスタの制御入力に接続された第１のダイナミック記憶ノードと、
   該ＮＭＯＳトランジスタの出力に接続された第２のダイナミック記憶ノード
   を有し、
   前記第１のダイナミック記憶ノードは、前記入力記憶ブロックから受信した表示データを記憶し、前記ＮＭＯＳトランジスタは、該第１のダイナミック記憶ノードに記憶されている前記表示データによって制御されて、該表示データを反転して前記ＤＣバランスデータに変換し、前記第２のダイナミック記憶ノードは、この変換されたＤＣバランスデータを記憶する、請求項５のＬＣＤ装置。
7. 前記入力記憶ブロック（３０）の出力から表示データを受信するための入力と、この入力において受信した表示データを前記駆動記憶ブロック（４０）の前記入力へと出力するための第１の出力と、該受信した表示データを前記ＤＣバランスブロック（４４）の前記入力へと出力するための第２の出力とを有するフレーム転送回路（３６）をさらに備える、請求項４のＬＣＤ装置。
8. 前記フレーム転送回路（３６）がグローバル転送信号入力に接続されたゲートを有する２つのトランジスタを備える、請求項７のＬＣＤ装置であって、前記２つのトランジスタは、前記グローバル転送信号入力を介するグローバル転送信号の受信に応答して、前記フレーム転送回路の前記入力において受信した前記表示データを前記第１および第２の出力へ伝達することからなる、ＬＣＤ装置。
9. 前記入力記憶ブロック（３０）が、前記ビット線入力を通じて受信される表示データを保持する第１のダイナミック記憶ノードを有し、
   前記駆動記憶ブロック（４０）における表示データを記憶する前記手段が第２のダイナミック記憶ノードであり、
   前記ＤＣバランスブロック（４４）が、該ＤＣバランスブロックにおいて変換されたＤＣバランスデータを保持する第３のダイナミック記憶ノードを有する、請求項４のＬＣＤ装置。

Images