JP4582360B2 - 変調器のための１ビット信号変換を用いるｄｃオフセット除去回路 - Google Patents

Description

本発明は、搬送波抑圧ダイレクト・コンバージョン（直接変換）変調器などのミキサ及び変調器におけるＤＣオフセットの除去(cancellation)に関する。

ミキサ及び変調器は、送信目的のより高い周波数の搬送波（キャリア）上に低周波信号またはベースバンド信号を変調するデバイスである。変調器の一種として、低い方の周波数のデータが高い方の周波数の搬送波の振幅に変調される、ＡＭ（振幅変調；amplitude modulation）変調器がある。このようなＡＭ変調器の動作は、低い方の周波数の信号と高い方の周波数の信号との単純な乗算によって表現することができる。ＡＭ変調器は、ＡＭミキサとも呼ばれる。典型的なＡＭ変調器は、搬送波（キャリア）信号すなわち局部発振信号が印加される局部発振（ＬＯ）信号入力と、低周波数の信号が印加される信号入力と、変調信号（変調された信号）をもたらす出力と、を有する。基本的なＡＭ変調器における際立った欠点は、出力信号が、有用な情報を運ぶことなく送信電力を消費する、高い方の周波数の搬送波信号を含んでいることである。

搬送波抑圧両側波帯（ＤＳＢＳＣ；double sideband suppressed carrier）変調器として知られている、修正された形態の変調器が図１Ａに示されている。ＤＳＢＳＣ変調器は、ＤＢＭ（二重平衡ミキサ；double balanced mixer）とも呼ばれる。図示されるＤＳＢＳＣ変調器は、電流源１０１と、６個のトランジスタＭ１〜Ｍ６と、ベースバンド信号が印加される１対の平衡入力端子１０２，１０３と、局部発振（ＬＯ）信号が印加される１対の平衡入力端子１０６，１０７と、電流出力として変調信号を出力する１対の平衡出力端子１０６，１０７と、を有している。トランジスタＭ１〜Ｍ３は第１のＡＭミキサを構成し、トランジスタＭ４〜Ｍ６は第２のＡＭミキサを構成する。電流源１０１の一端は接地電位点に接続し、トランジスタＭ１，Ｍ４のソースは、第１及び第２のＡＭミキサが電流源１０１を共有するように、電流源１０１の他端に共通に接続されている。第１のＡＭミキサにおいて、トランジスタＭ１のゲートは、ベースバンド信号の非反転入力端子１０２に接続され、トランジスタＭ１のドレインは、トランジスタＭ２，Ｍ３のソースに接続されている。トランジスタＭ２，Ｍ３のゲートは、それぞれ、反転入力端子１０５及び非反転入力端子１０４に接続され、トランジスタＭ２，Ｍ３のドレインは、それぞれ、このＤＳＢＳＣミキサの反転出力端子１０７及び非反転出力端子１０６に接続されている。第２のＡＭミキサにおいて、トランジスタＭ４のゲートは、ベースバンド信号の反転入力端子１０３に接続され、トランジスタＭ４のドレインは、トランジスタＭ５，Ｍ６のソースに接続されている。トランジスタＭ５，Ｍ６のゲートは、それぞれ、非反転入力端子１０４及び反転入力端子１０５に接続され、トランジスタＭ５，Ｍ６のドレインは、それぞれ、このＤＳＢＳＣミキサの反転出力端子１０７及び非反転出力端子１０６に接続されている。

この種の変調器は、２つのＡＭミキサの出力において局部発振器成分を相殺することによって、出力における搬送波信号を抑圧することができる。これは、２つの発振器信号が逆相で印加されるために可能である。この構成は、向上した効率を有するために、広く用いられている。

当業者にはよく知られているように、ＤＳＢＳＣ変調器の用途の一例は、直交振幅変調及び／又は復調のために用いられる直交（ＩＱ）変調器である。図１Ｂに示されるように、代表的な直交変調器は、それぞれ第１及び第２の信号のための信号入力端子１１１，１１２と、局部発振（ＬＯ）信号を受け入れるＬＯ入力端子１１３と、局部発振信号の位相を９０°だけシフトさせる移相器（フェーズ・シフタ）１１４と、それぞれ第１及び第２の信号を受け入れる第１及び第２のＤＳＢＳＣ変調器１１５，１１６と、両方のＤＳＢＳＣミキサ１１５，１１６の出力を加え合わせる合波器（コンバイナ）１１７と、合波器１１７の出力に接続されたＲＦ出力端子１１８と、を有している。局部発振信号はＬＯ入力端子１１３から第１のＤＳＢＳＣ変調器１１５に対して直接供給されるとともに、第２のＤＳＢＳＣ変調器１１６は、移相器１１４を介して局部発振信号を受け取る。このような直交変調器では、第１の信号は出力変調信号のＩ（同相；in-phase）成分に対応し、第２の信号はＱ（直交；quadrature）成分に対応する。したがって、第１の信号はＩ信号とも呼ばれ、第２の信号はＱ信号とも呼ばれる。

搬送波抑圧要件のために、ＤＳＢＳＣ変調器の製造において課題が生じる。これは、典型的には、半導体集積回路チップのようなモノリシック・チップの部分として通常は実現される２つのＡＭミキサの避けがたい製造上の公差のために生じる。ＤＳＢＳＣ変調器内のトランジスタの不完全なマッチング（整合）があると、変調信号の側波帯（サイドバンド）が送信されるだけではなく、局部発振器周波数でのリーク（漏れ）が発生してそれが送信される。このリークは、ＤＳＢＳＣ変調器の出力におけるＤＣオフセットと等価である。このようなキャリア・リークは、送信されてきた信号の位相の捕捉を復調の際に難しくするので好ましくなく、また、他の通信への好ましくない妨害の原因ともなり得る。

この課題を直すための試みは、搬送波信号を除去（キャンセル）するために変調器の入力に静的なＤＣオフセット電圧を印加する構成を加えることを含むことができる。例えば、特開２００２−１９８７４５号公報（特許文献１）は、ＤＣオフセット電圧が局部発振入力端子に印加される構成を開示している。しかしながらこのやり方は、回路パラメータや動作温度における長期のドリフトに対応することができない。

さらなるやり方は、回路内のトランジスタの物理的な寸法を大きくしてトランジスタのパラメータの相対的なばらつきを小さくすることである。しかしこのやり方は、増加する寄生容量が搬送波周波数におけるゲインを低下させるので、高周波回路に対しては好ましくない。さらに、チップ表面におけるプロセス誤差勾配をキャンセルするために、特殊なレイアウト技術を用いることもできる。しかし実際には、この方法は、回路面積とコストを増加させる一方で、それでも不十分な搬送波抑圧しか与えないかもしれない。

マキネン(Makinen)らに与えられた米国特許第５，０１２，２０８号明細書（特許文献２）には、直交変調器における局部発振信号リーク（すなわちＤＣオフセット）の問題に対する解決策が開示されている。図２は、直交変調器のＤＣオフセット除去の問題を解決するマキネンらの回路の配置を示している。この回路では、直交変調器１２１の出力が増幅器１２２に供給され、増幅器１２２の出力がＲＦ出力端子と１２３と電力測定回路１２４とに供給されている。電力測定回路１２４は、増幅器１２２からの送信ＲＦ信号の包絡線（エンベロープ）を与える。電力測定回路１２４の出力は、高域通過（ハイパス）フィルタ１２６を介して増幅器１２５に供給される。線型相関器（リニア・コリレータ）１２７，１２８は、それぞれ入力端子１２９，１３０で受信されたＩ（同相）及びＱ（直交）入力信号を増幅器１２５の出力信号と相関させる。相関器１２７，１２８の出力は、積分器（インテグレータ）１３１，１３２によって積分される。減算器１３３は、入力端子１２９で受け取ったＩ入力信号から積分器１３１の出力を減算し、結果をＩ信号として直交変調器１２１に供給する。同様に減算器１３４は、入力端子１３０で受け取ったＱ入力信号から積分器１３２の出力を減算し、結果をＱ信号として直交変調器１２１に供給する。

このやり方は、送信ＲＦ信号の包絡線とＩ及びＱ入力での時間ドメイン信号を用いて、エラー信号を計算する。線型相関器において包絡線信号を入力信号に相関させ、その結果を積分することにより、エラー信号が抽出されて変調器のオフセットが補償される。Ｉ及びＱ入力信号の平均ＤＣレベルとＩ及びＱ位相ドメインでの包絡線信号の平均ピーク・レベルとの間の長時間にわたる相関のために、２つのエラー信号は、単一の包絡線信号から別々に引き出される。

図２のシステムの不可欠な要素は、極めて小さなＤＣオフセットしか有さない線型乗算器（すなわち相関器）である。この要素でのいかなる大きなＤＣオフセットも、変調器のＤＣオフセットの完全な除去を阻害するであろう。典型的には、小さなＤＣオフセットしか有しない線型アナログ乗算器の要件のために、図２のシステムを純粋にアナログ・ドメイン（アナログ領域）で実現するのは難しいであろう。そのような回路は複雑なものとなりがちで、それゆえ、この用途に必要な精度を有して実現するのが難しくなりがちである。したがって、図２のシステムは、直交変調器から電力測定回路及び増幅器までのループの区間を除いて、デジタル・ドメイン（デジタル領域）で実現されることが期待されるであろう。デジタル・ドメインでこのシステムを実現することは、増幅器の出力の信号を変換するＡＤＣ（アナログ／デジタル変換器）を必要とする。しかしながらＡＤＣを備えることは、多くの製造上のオーバヘッドと実現のためのコストとをもたらす。

したがって、ミキサまたは変調器に印加されるべきエラー補償信号を生成するとともに、簡単な回路構造を備え、容易に製造することができるエラー計算回路を提供することが望まれている。

特開平９−３０７５９６号公報（特許文献３）は、キャンセル搬送波信号が生成され、変調された搬送波信号に加えられる構成を開示している。

特開２０００−２６１２５２号公報（特許文献４）は、入力信号の包絡線検波の結果が増幅器の出力での歪み成分の補償のために用いられる、ＲＦ電力増幅器のための歪み補償回路を開示している。

特開平１０−７０５８２号公報（特許文献５）は、変調信号と局部発振信号との間のビート信号を生成し、ビート信号を検波し、検波結果に基づいてＤＣオフセット信号（すなわちエラー補償信号）を生成することによって、直交変調器における漏れ搬送波を低減する構成を開示している。

特開平１１−２２０５０６号公報（特許文献６）は、直交変調器出力における漏れ搬送波を低減するための構成を開示している。この構成では、局部発振信号は、２倍に周波数逓倍され、直交位相成分に分割される。これらの位相成分が変調され、その後、合波される。

特開２００３−１２５０１４号公報（特許文献７）は、ＤＣオフセット電圧がＩ及びＱの平衡入力信号に加えられる直交変調器を開示している。
特開２００２−１９８７４５号公報 米国特許第５，０１２，２０８号明細書 特開平９−３０７５９６号公報 特開２０００−２６１２５２号公報 特開平１０−７０５８２号公報 特開平１１−２２０５０６号公報 特開２００３−１２５０１４号公報

本発明の目的は、ミキサまたは変調器に印加されるＤＣオフセット除去(cancellation)信号を生成するとともに、簡単な回路構造を有し、困難なく製造されるＤＣオフセット除去回路を提供することにある。

本発明の別の目的は、変調器の出力におけるＤＣオフセットの影響を低減でき、かつ、困難なく製造できる変調器を提供することにある。

本発明のさらに別の目的は、変調器の出力でのキャリア・リークを低減でき、かつ、困難なく製造できる変調器を提供することにある。

本発明は、入力信号の符号(sign)と変調器の出力のＲＦ包絡線（エンベロープ）のデジタル化されたリップル(ripple)の極性(polarity)のみを測定することによってＤＳＢＳＣ変調器のような変調器のＤＣオフセットを自動的に補償するやり方を提供する。

本発明の目的は、変調器の出力におけるＤＣオフセットを補償するためのＤＣオフセット除去回路であって、変調器に印加される情報信号の符号を抽出する符号抽出部と、変調器の出力信号に対して包絡線検波を行い、結果として得られる包絡線信号を出力する包絡線検波部と、包絡線信号の傾斜（スロープ；slope）に対して極性検出を行うスロープ検出部と、符号抽出の結果と極性検出の結果とに基づいて、変調器の出力におけるＤＣオフセットを除去するＤＣオフセット除去信号を生成する信号処理部と、を有するＤＣオフセット除去回路によって達成される。

本発明において、ＤＣオフセット除去信号は、好ましくは、変調器のＤＣオフセットを補償するために、変調器に印加される。情報信号は、情報を運ぶ信号である。代表的な情報信号は、これに限定されるものではないが、ベースバンド信号である。

本発明の第２の目的は、変調器とＤＣオフセット除去回路とを有する変調器モジュールであって、ＤＣオフセット除去回路が、変調器に印加される情報信号の符号を抽出する符号抽出部と、変調器から出力される信号に対して包絡線検波を行い、結果として得られる包絡線信号を出力する包絡線検波部と、包絡線信号の傾斜（スロープ）に対して極性検出を行うスロープ検出部と、符号抽出の結果と極性検出の結果とに基づいて、変調器の出力におけるＤＣオフセットを除去するＤＣオフセット除去信号を生成する信号処理部と、を有し、ＤＣオフセット除去信号が変調器に供給される変調器モジュールによって達成される。

本発明に基づくＤＣオフセット除去は、変調器出力での信号におけるＤＣオフセットが、包絡線検波器を用いて測定できる、変調信号の包絡線におけるリップル(ripple)をもたらす、という事実に依拠している。包絡線検波器の出力を入力信号の符号と組み合わせることによって、変調信号の平均ＤＣオフセットを取得してＤＣオフセット補償信号が変調器に印加されることができるようにすることができる。オフセット除去のために変調器出力のリップルの極性の平均のみが必要とされるようにすることにより、さらなる簡素化が可能となる。リップルの極性は、包絡線検波部の出力の平均値と瞬時値とを比較することによって、検出することができる。このことにより、搬送波出力におけるＤＣリップルを反映したデューティ・サイクルを有する単一ビットのパターンにリップルを変換できることとなり、デジタルでの簡素化された実現化を可能にする。

変調器の動作中のＤＣエラー（誤差）を抽出するために、システムは、包絡線検出器で測定されるＲＦ搬送波の瞬時のリップル極性（増加または減少）を、入力信号の瞬時の符号に乗算して、エラー信号を得る。十分に長い時間期間にわたってこのエラー信号を積分することにより、変調器に組み込まれてる適切な補償入力端子に印加することができるＤＣオフセットに関する見積値が得られる。変調器が使用されている間におけるエラー信号のゆっくりとした適応化は、特別な校正シーケンスを必要としないことを意味する。

本発明の上述及び他の目的、特徴及び利点は、本発明の例を示す添付の図面を参照する以下の説明から明らかになろう。

図３に示されるように、キャリア・リークを抑圧することができる本発明の実施の一形態に基づく変調器モジュールは、ＤＳＢＳＣ変調器３０１と加算器３０２とＤＣオフセット除去回路３０３とを有する。ＤＳＢＳＣミキサ３０１には、入力端子３１１に印加されたベースバンド信号が加算器３０２を介して供給されるともに、入力端子３１２に印加された局部発振信号が供給される。ＤＳＢＳＣミキサ３０１は、ベースバンド信号によって局部発振信号が変調されているＲＦ出力信号を生成する。ＲＦ出力信号は、ＲＦ出力端子３１３に供給される。ＤＣオフセット除去回路３０３は、ベースバンド信号とＲＦ出力信号とが供給され、ＤＣオフセット除去信号を生成する。ＤＣオフセット除去信号は、加算器３０２に供給される。したがって、ＤＳＢＳＣミキサ３０１は、ＤＣオフセット除去信号が加算されたベースバンド信号を受け取ることになる。

ＤＣオフセット除去回路３０３は、一般に、ベースバンド信号の瞬時の符号(sign)または極性(polarity)を検出する符号抽出部３２１と、ＤＳＢＳＣ変調器３０１からのＲＦ出力信号に対し包絡線検波を行い、結果として得られる包絡線信号を出力する包絡線検波部３２２と、包絡線信号の傾斜（スロープ；slope）に対し極性検出を行うフロープ検出部３２３と、符号抽出部３２１での符号検出の結果とスロープ検出部３２３での極性検出の結果とに基づいてＤＣオフセット除去信号を生成する信号処理部３２４と、を備えている。

符号抽出部３２１を実現する１つの可能なやり方は、入力ベースバンド信号の瞬時の極性または符号に応じてバイナリ信号を出力するコンパレータ（比較器）を使用することであろう。包絡線検波部３２２は、単純なＡＭ検波器あるいはＡＭ検波回路からなることができる。スロープ検出部３２３は、変調器出力信号のリップルの極性を出力する。スロープ検出部３２３は、包絡線検波部３２２の出力が直接印加される非反転入力端子と包絡線検波部３２２の時間的に平滑化された出力が供給される反転入力端子とを有するコンパレータからなることができる。

信号処理部３２４は、変調器出力の瞬時ＤＣエラーを連続的に計算する計算器と、ＤＣエラーを累算するアキュムレータまたは積分器とを有していてもよい。リップルの極性と入力背景信号の符号とのいずれもが１ビットのデジタル値で表現されるので、計算器及びアキュムレータをデジタル回路で構成することができる。例えば、計算器は、ＲＦ搬送波の瞬時リップル極性（上昇または下降）に入力ベースバンド信号の瞬時の符号をデジタルで乗算する回路であってもよい。このようなデジタル構成では、信号処理部３２４は、アキュムレータまたは積分器から供給されたデジタル・データをアナログのＤＣオフセット除去信号に変換するデジタル／アナログ変換器（ＤＡＣ）を備えていてもよい。この信号処理部３２４において、エラー信号を十分に長い時間期間にわたって累算あるいは積分することによって、変調器のＤＣオフセットの評価値が得られる。変調器が使用中であるときのエラー信号のゆっくりとした適応化は、特別な校正シーケンスを必要としないことを意味する。

この変調器モジュールにおけるＤＣオフセット除去は、ＤＳＢＳＣ変調器３０１からのＲＦ出力信号でのＤＣオフセットが、包絡線検波部３２２を用いて測定できる、ＲＦ出力信号の包絡線におけるリップルをもたらす、という事実に依拠している。包絡線検波部３２２の出力をＤＳＢＳＣ変調器３０１へのベースバンド入力信号の符号と組み合わせることによって、ＲＦ出力信号の平均ＤＣオフセットを取得してＤＣオフセット除去信号がＤＳＢＳＣ変調器３０１に印加されるようにすることができる。オフセット除去のためにＲＦ出力信号のリップルの極性の平均のみが必要とされるようにすることにより、さらなる簡素化が可能となる。リップルの極性は、スロープ検出部３２３において、包絡線検波部３２２の出力の平均値と瞬時値とを比較することによって、検出することができる。このことにより、搬送波出力におけるＤＣリップルを反映したデューティ・サイクルを有する単一ビットのパターンにリップルを変換できることとなり、デジタルでの簡素化された実現化を可能にする。

図４Ａは、本発明に基づく他の変調器モジュールを示している。この変調器モジュールは、ＤＳＢＳＣ変調器が補償入力を有する点で、図３に示す変調器モジュールとは異なっている。図４に示される変調器モジュールでは、ＤＳＢＳＣ変調器３０５は、ベースバンド信号と局部発振信号とを供給され、ＲＦ出力信号を生成する。ＤＣオフセット除去回路３０３は、ベースバンド信号とＲＦ出力信号とを供給され、ＤＣオフセット除去信号を生成する。ＤＣオフセット除去信号は、ＤＳＢＳＣ変調器３０５の補償入力に供給され、ＤＳＢＳＣ変調器３０５からのキャリア・リークが抑圧される。

ここで、補償入力を有するＤＳＢＳＣ変調器について説明する。図４Ｂに示されるＤＳＢＳＣ変調器は、追加のトランジスタＭ７，Ｍ８を有する点で、図１Ａに示される変調器とは異なっている。トランジスタＭ７は、トランジスタＭ１のソースとドレインにそれぞれ接続するソースとドレインを有し、トランジスタＭ８は、トランジスタＭ４のソースとドレインにそれぞれ接続するソースとドレインを有する。トランジスタＭ７のゲートは、非反転補償入力端子１０８に接続され、トランジスタＭ８のゲートは、反転補償入力端子１０９に接続されている。この構成では、補償入力端子１０８，１０９は、変調器の内蔵（ビルトイン）補償端子である。平衡ＤＣオフセット除去信号が、補償入力端子１０８，１０９に印加される。ＤＳＢＳＣ変調器へのＤＣオフセット除去信号の印加の効果は、図１Ａに示す変調器の入力信号にＤＣオフセット除去信号を加えることの効果と等価である。ＤＣオフセット除去信号が不平衡信号であるときには、そのような不平衡信号は入力端子１０８，１０９の一方に印加され、他の入力端子にはＤＣバイアス電圧が印加される。

図５は、図３に示す変調器モジュールの特定の実現例を示している。

上述したように、変調器モジュールは、ＤＳＢＳＣ変調器３０１と、加算器３０２と、符号抽出部３２１と、包絡線検波部３２２と、スロープ検出部３２３と、信号処理部と、を有している。符号抽出部３２１は、ベースバンド信号の瞬時の符号または極性を検出するためのコンパレータ４０１を有し、包絡線検波部３２２は、ＤＳＢＳＣ変調器３０１からのＲＦ出力信号に対して包絡線検波を行うためのＡＭ検波回路４０２を有する。スロープ検出部３２３は、低域通過（ローパス）フィルタ４０３と飽和型のコンパレータ４０４とを有する。コンパレータ４０４は、包絡線検波部３２２の出力が直接印加される非反転入力端子と、低域通過フィルタ４０３を介して包絡線検波部３２２の出力が供給される反転入力端子とを有する。

信号処理部は、増幅係数が１である非反転増幅器４１１と、増幅係数が−１である反転増幅器４１２と、符号抽出部３２１の出力によって制御されるスイッチ４１３と、スイッチ４１３の出力を累算するデジタル積分器ブロックまたはアキュムレータ４１４と、アキュムレータ４１４の累算されたデジタル値をアナログ信号に変換するデジタル／アナログ変換器（ＤＡＣ）４１５とを有している。このアナログ信号は、ＤＣオフセット除去信号であって、加算器３０２に印加される。スロープ検出回路３２３の出力、すなわちコンパレータ４０４の出力は、非反転増幅器４１１及び反転増幅器４１２の双方に印加される。スイッチ４１３は、符号抽出部３２１の出力に応じて、非反転増幅器４１１及び反転増幅器４１２の出力のうちの一方を選択する。

図５において、破線４００の左側の回路は、アナログ回路部分として実現され、破線４００の右側の回路は、デジタル回路部分として実現される。

図５に示す変調器モジュールの詳細な動作は、次のようなものである。ＤＳＢＳＣ変調器３０１のＲＦ出力信号は、送信されたＲＦ信号の包絡線を復元する包絡線検波部３２２に入力する。結果として得られる包絡線信号は、次に、２つの経路に分岐させられる。一方の経路は飽和型のコンパレータ４０４の非反転入力端子に直接供給し、その一方で、他方の経路は低域通過フィルタ４０３を介してコンパレータの反転入力端子に接続する。コンパレータ４０４は、＋１または−１のバイナリ信号を出力する。このようにして、コンパレータの反転入力は、ＲＦ信号包絡線の平均レベルに等しいＤＣレベルに浮かされ、その一方で、非反転入力は、瞬時の包絡線値に反応する。コンパレータ４０４の出力信号は、このようにして、ある固定量だけ正または負のいずれかであることができる。信号のこのストリーム（流れ）は、コンパレータ４０４の各クロック周期ごとに包絡線レベルが上昇したか下降したかについての情報を含んでいる。コンパレータの出力からのバイナリ信号ストリームは、次に、反転増幅器４１１及び非反転増幅器４１２の両方に供給され、その結果、２つの出力信号経路が得られる。反転増幅器出力または非反転増幅器出力のいずれかが、符号抽出部４１３からの符号制御入力によって制御されるスイッチによって選択される。スイッチ４１３の出力は、入力信号の符号が乗算された包絡線信号の瞬時の勾配であり、これは、アキュムレータ４１４によって、引き続く期間にわたって累算される。アキュムレータの出力は、変調器の出力における搬送波信号を除去するために変調器に供給されるＤＣオフセット除去信号を与える。さらに、フィードバック・ループが積分器（すなわちアキュムレータ）を含んでいるので、システムは、最終的なエラー（誤差）がゼロとなる状態に収束することができる。

図５に示す変調器モジュールは、アナログ／デジタル変換器（ＡＤＣ）を持たない。これによって、実現の困難性の減少とコストの減少とがもたらされる。

図６は、図３に示した変調器モジュールの別の特定の実現例を示している。

図６に示される変調器モジュールは、スイッチ及びアキュムレータがデジタルＸＯＲ（排他的論理和；eXclusive OR）ゲート４２１及びデジタル・カウンタ４２２によって置き換えられている点で、図５に示した変調器モジュールとは異なっている。したがって、図６に示される信号処理部は、デジタルＸＯＲゲート４２１とデジタル・カウンタ４２２とＤＡＣ４１５とを有している。コンパレータ出力が＋１または−１のバイナリ信号である図５の場合に対し、図６の場合では、すべてのコンパレータ出力が０または１のロジック（論理）信号であるものとしている。

スロープ検出部３２３内のコンパレータ４０４の出力は、ＸＯＲゲート４２１の一方の入力端子（入力Ａ）に印加され、ＸＯＲゲート４２１の他方の入力端子（入力端子Ｂ）は符号抽出部３２１の出力信号を受け取る。ＸＯＲゲート４２１は、以下の論理真理値表にしたがって動作する。

デジタル・カウンタ４２２は、あるクロック信号（不図示）が供給され、クロック信号のアップ・カウント（増加方向計数）またはダウン・カウント（減少方向計数）のいずれかを実行するアップ(up)／ダウン(down)カウンタである。カウンタ４２２のアップまたはダウンの計数方向は、ＸＯＲゲート４２１の出力によって制御される。

この構成では、デジタル・カウンタ４２２は、クロック信号を連続的に増加方向（アップ）または減少方向（ダウン）にカウントする。キャリア・リークがＤＳＢＳＣミキサ２０２の出力に存在しない場合に時間期間にわたってカウンタ出力４２２の平均がゼロとなるように、カウンタ４２２の計数動作の方向は、入力ベースバンド信号での符号抽出の結果とＲＦ出力信号のスロープの極性とが供給されるＸＯＲゲート４２１の出力によって制御される。

図６に示されるこのデジタル・ゲートによる実現例は、図５の回路による実現例と同じ機能を有し、最小化された回路によって簡素に実現されているという利点を有する。

本発明は、直交（ＩＱ）変調器にも適用される。図７は、ＤＣオフセット除去回路が組み込まれた直交変調器モジュールを示している。この例で用いられるＤＣオフセット除去回路は、図５に示したＤＣオフセット除去回路の拡張版である。

直交変調器５０１は、ベースバンド信号のＩ成分のための入力端子と、ベースバンド信号のＱ成分のための入力端子と、局部発振信号のための入力端子と、ＲＦ出力端子とを有する。図１Ａに示した直交変調器を直交変調器５０１として用いることができる。ベースバンド信号を直交変調器５０１に供給する２つの入力回路とＩ及びＱ成分のためのＤＣオフセット除去信号をそれぞれ発生する２つの信号処理部とが必要であるので、図７に示した回路は、図５に示した回路を２組設けた構成とほぼ同じである。しかしながら、包絡線検波部３２２及びスロープ検出部３２３は、Ｉ成分回路とＱ成分回路とによって共有されている。図７において、図５において示されるものと同じ構成要素には、必要に応じてＩまたはＱ成分を示す後置文字(postfix)を伴って、同じ参照番号が付されている。後置文字“ｉ”は、Ｉ成分に対応する回路要素の参照番号に加えられ、後置文字“ｑ”は、Ｑ成分に対応する回路要素の参照番号に加えられている。この直交変調器では、符号抽出部とスイッチと積分器とデジタル／アナログ変換器は、Ｉ信号経路及びＱ信号経路の各々に設けられている。

図７に示す直交変調器モジュールでは、直交変調器５０１の出力信号が包絡線検波器３２２に入力し、結果として得られる包絡線信号が次に２つの経路に分岐する。一方の経路は、コンパレータ４０４の非反転入力に直接供給し、その一方で、他方の経路は、低域通過フィルタ４０３を介してコンパレータの反転入力に接続する。このようにして、コンパレータ４０４の反転入力は、ＲＦ信号包絡線の平均レベルに等しいＤＣレベルに浮かされ、その一方で、非反転入力は、瞬時の包絡線値に反応する。コンパレータ４０４の出力信号のストリームは、コンパレータ４０４の各クロック周期ごとに包絡線レベルが上昇したか下降したかについての情報を含んでいる。コンパレータの出力からのこのバイナリ信号ストリームは、次に、反転増幅器４１２及び非反転増幅器４１１の両方に供給され、その結果、分岐してＤＣオフセット除去回路のＩ及びＱ部分に供給を行う２つの出力信号経路が得られる。Ｉ部分では、符号制御入力によって制御されるスイッチ４１３ｉによって、反転増幅器または非反転増幅器のいずれかの出力が選択され、符号制御入力は、変調器入力信号の符号を調べるコンパレータを有する符号抽出部３２１ｉによって制御される。スイッチ４１３ｉに出力は、アキュムレータ４１４ｉによって、連続する期間にわたって累算される。アキュムレータの出力は、直交変調器５０１のＲＦ出力におけるＤＣオフセット成分を除去（キャンセル）するために、デジタル／アナログ変換器４５１ｉを介して加算器３０２ｉに供給されるＤＣオフセット除去信号を与える。同様に、Ｑ部分は、加算器３０２ｑ、符号抽出部３２１ｑ、スイッチ４１３ｑ、アキュムレータ４１４ｑ及びデジタル／アナログ変換器４１５ｑを有し、Ｉ部分と同様に機能する。

図７に示す回路でのＩ及びＱ信号間での重畳プロセスをさらに説明すると、コンパレータ４０４の出力は、Ｉ及びＱ部分に並列に入力する。Ｉ信号の場合、ＤＣオフセット除去回路の内部でＩ信号の符号によって包絡線検波部３２２の出力の極性を切り替えることにより、Ｑ信号に起因して重畳されたアーチファクト(artifact)を伴って、ＲＦ出力でのＩ信号の瞬時の傾斜（正または負）を再構成することができる。同様に、ＤＣオフセット除去回路の内部において、Ｑ入力の符号によって包絡線信号の極性を切り替えることは、Ｉ信号に起因して重畳されたアーチファクトを伴って、ＲＦ出力でのＱ信号の瞬時の傾斜（正または負）を再構成する。信号を観測する際の時定数を十分に長くすると、復元された信号上の重畳されたアーチファクトはノイズとして見え、単純なフィルタリングでそれらを除去することが可能となる。この用途に関しては、直交変調器の出力コンステレーション（星座図；constellation）におけるたった２つのＤＣ成分のみが重要であり、アーチファクトを伴う復元された出力Ｉ及びＱ信号を２つの部分内の積分器４１１ｉ，４１１ｑに供給することによって、ＤＣ成分を復元することが可能になる。これらの２つの部分は、以下の３つの機能を実行する。第１に、これらの部分は、ノイズとして平均化することによって、不要なアーチファクトを除去するだろう。第２に、これらの部分は、抽出された信号に対して低域通過フィルタリングを実行し、出力におけるコンステレーションのＤＣレベルをエラー信号として抽出できるようにするだろう。第３に、ループ内に積分器が含まれていることは、変調器入力に印加されるエラー信号が、変調器のコンステレーションからの平均検出ＤＣレベルがゼロとなるまで増加するであろうことから、ゼロ・エラー（ゼロ誤差）となる最終的な解にループが収束することを可能にする。

図８は、ＤＣオフセット除去回路が組み込まれた他の直交変調器モジュールを示している。この例で用いられるＤＣオフセット除去回路は、図６に示されるＤＣオフセット除去回路の拡張版である。図８に示す回路は、直交変調器５０１に対して図６に示す回路の２組が設けられた構成とほぼ同じである。図８において、図６において示されるものと同じ構成要素には、必要に応じてＩまたはＱ成分を示す後置文字を伴って、同じ参照番号が付されている。図８に示す回路の動作は、図６及び図７に示した回路についての上述した説明から明らかである。

図９は、内蔵補償端子を有する直交変調器が用いられている直交変調器モジュールを示している。直交変調器７０１は、ベースバンド信号のＩ及びＱ信号を供給されて、ＲＦ出力信号を生成する。直交変調器７０１内には、各々が補償入力を有するＤＳＢＳＣミキサ７１１，７１２と、局部発振（ＬＯ）信号のための移相器７１３と、ＤＳＢＳＣミキサ７１１，７１２の出力を合波する合波器７１４とが設けられている。ＤＳＢＳＣミキサ７１１，７１２は、それぞれ、Ｉ信号成分とＱ信号成分を受け取る。ＤＣオフセット除去回路７０２は、Ｉ成分と直交変調器７０１からのＲＦ出力信号とが供給され、ＤＳＢＳＣミキサ７１１の補償入力に印加される、Ｉ成分用のＤＣオフセット除去信号を生成する。同様にＤＣオフセット除去回路７０３は、Ｑ成分とＲＦ出力信号とを供給され、ＤＳＢＳＣミキサ７１２の補償入力に印加される、Ｑ成分用のＤＣオフセット除去信号を生成する。図９に示す直交変調器のＤＣオフセットを補償する場合、直交変調器７０１からのＲＦ出力は２つのＤＣオフセット除去回路に並列に入力する。ＤＣオフセット除去回路７０２，７０３の各々は、上述したＤＣオフセット除去回路と同じ構成を有する。

特定の用語を用いて本発明の好ましい実施形態を説明したが、このような説明は例示の目的のためのみのものであり、添付の請求の範囲の精神から逸脱することなく変更や変形を行えることが理解されるべきである。

図１Ａは、ＤＳＢＳＣ（搬送波抑圧両側波帯）変調器の回路レベルでの一般的な実現例を示す回路図である。 図１Ｂは、直交局部発振信号によって駆動される１対のＤＳＢＳＣ変調器としての一般的な直交（ＩＱ）変調器を示すブロック図である。 図２は、局部発振器からのリークが抑圧された直交変調器の従来の構成を示すブロック図である。 図３は、ＤＣオフセット除去回路がＤＳＢＳＣ変調器に接続されている、本発明に基づくＤＳＢＳＣ変調器モジュールを示すブロック図である。 図４Ａは、ＤＣオフセット除去回路がＤＳＢＳＣ変調器の補償入力に接続されている、本発明に基づくＤＳＢＳＣ変調器モジュールを示すブロック図である。 図４Ｂは、補償入力を有するＤＳＢＳＣ変調器の一例を示す回路図である。 図５は、図３に示した構成の実現例を示す図である。 図６は、図３に示した構成の別の実現例を示す図である。 図７は、ＤＣオフセット除去回路が組み込まれた直交変調器モジュールを示す図である。 図８は、ＤＣオフセット除去回路が組み込まれた別の直交変調器モジュールを示す図である。 図９は、ＤＣオフセット除去回路がＤＳＢＳＣ変調器の補償入力に接続されている直交変調器モジュールを示すブロック図である。

Claims (18)

1. 変調器の出力におけるＤＣオフセットを補償するためのＤＣオフセット除去回路であって、
   前記変調器に印加される情報信号の符号を抽出する符号抽出部と、
   前記変調器の出力信号に対して包絡線検波を行い、結果として得られる包絡線信号を出力する包絡線検波部と、
   前記包絡線信号の傾斜に対して極性検出を行うスロープ検出部と、
   前記符号の抽出結果と前記極性検出の結果とに基づいて、前記変調器の出力におけるＤＣオフセットを除去するＤＣオフセット除去信号を生成する信号処理部と、
   を有するＤＣオフセット除去回路。
2. 前記符号抽出部は、前記情報信号の符号を取得するコンパレータを有する、請求項１に記載の回路。
3. 前記情報信号はベースバンド信号である、請求項２に記載の回路。
4. 前記ＤＣオフセット除去信号は、前記変調器の出力信号におけるＤＣオフセットを除去するために前記変調器に供給される、請求項１に記載の回路。
5. 前記スロープ検出部は、コンパレータと低域通過フィルタとを有し、前記コンパレータの非反転入力端子は前記包絡線信号を直接受け取り、前記コンパレータの反転入力端子は前記低域通過フィルタを介して前記包絡線信号を受け取る、請求項１に記載の回路。
6. 前記変調器はＤＳＢＳＣ変調器である、請求項４に記載の回路。
7. 前記信号処理部は、前記情報信号の符号に前記検出された極性を乗算する手段と、前記乗算の結果から前記ＤＣオフセット除去信号を抽出する手段と、を有する、請求項５に記載の回路。
8. 前記抽出する手段は、前記乗算の結果が供給されるアキュムレータと、前記アキュムレータに格納されているデータをアナログ信号に変換するデジタル／アナログ変換器と、を有する、請求項７に記載の回路。
9. 前記信号処理部は、前記情報信号の符号に対応する第１のバイナリ信号と前記検出された極性に対応する第２のバイナリ信号とが供給されるＸＯＲ論理ゲートと、前記ＸＯＲ論理ゲートの出力から前記ＤＣオフセット除去信号を抽出する手段と、を有する、請求項５に記載の回路。
10. 前記抽出する手段は、クロック信号を計数するデジタル・アップ／ダウン・カウンタと、前記デジタル・アップ／ダウン・カウンタの出力をアナログ信号に変換するデジタル／アナログ変換器と、を有し、前記デジタル・アップ／ダウン・カウンタのアップ計数とダウン計数とが前記ＸＯＲ論理ゲートの出力によって制御される、請求項９に記載の回路。
11. 変調器とＤＣオフセット除去回路とを有する変調器モジュールであって、
    前記ＤＣオフセット除去回路が、
    前記変調器に印加される情報信号の符号を抽出する符号抽出部と、
    前記変調器から出力される信号に対して包絡線検波を行い、結果として得られる包絡線信号を出力する包絡線検波部と、
    前記包絡線信号の傾斜に対して極性検出を行うスロープ検出部と、
    前記符号の抽出結果と前記極性検出の結果とに基づいて、前記変調器の出力におけるＤＣオフセットを除去するＤＣオフセット除去信号を生成する信号処理部と、
    を有し、前記ＤＣオフセット除去信号が前記変調器に供給される変調器モジュール。
12. 前記変調器はＤＳＢＳＣ変調器である、請求項１１に記載の変調器モジュール。
13. 前記変調器は、前記ＤＣオフセット除去信号が印加される内蔵補償端子を有する、請求項１２に記載の変調器モジュール。
14. 直交変調器であって、請求項１１に記載の変調器モジュールを２組備え、前記直交変調器の出力が前記包絡線検波部に供給される、直交変調器。
15. 直交変調器であって、請求項１３に記載の変調器モジュールを２組備え、前記直交変調器の出力が前記包絡線検波部に供給される、直交変調器。
16. 第１の情報信号を受け取る第１の変調器と、第２の情報信号を受け取る第２の変調器と、前記第１の変調器及び前記第２の変調器の出力を加算してＲＦ信号を出力する加算器と、を有する直交変調器と、
    前記ＲＦ信号に対して包絡線検波を行い、結果として得られる包絡線信号を出力する包絡線検波部と、
    前記包絡線信号の傾斜に対して極性検出を行うスロープ検出部と、
    前記第１の情報信号の符号を抽出する第１の符号抽出部と、
    前記第２の情報信号の符号を抽出する第２の符号抽出部と、
    前記第１の符号抽出部での前記符号の抽出結果と前記極性検出の結果とに基づいて、前記第１の変調器の出力におけるＤＣオフセットを除去する第１のＤＣオフセット除去信号を生成する第１の信号処理部と、
    前記第２の符号抽出部での前記符号の抽出結果と前記極性検出の結果とに基づいて、前記第２の変調器の出力におけるＤＣオフセットを除去する第２のＤＣオフセット除去信号を生成する第２の信号処理部と、
    を有し、前記第１のＤＣオフセット除去信号が前記第１の変調器に供給され、前記第２のＤＣオフセット除去信号が前記第２の変調器に供給される、直交変調器モジュール。
17. 前記第１及び第２の変調器の各々は、前記ＤＣオフセット除去信号が印加される内蔵補償端子を有するＤＳＢＳＣ変調器である、請求項１６に記載のモジュール。
18. 変調器の出力信号におけるキャリア・リークを抑圧する方法であって、
    前記変調器に印加される情報信号の符号を抽出する段階と、
    前記変調器の出力信号の包絡線を検出する段階と、
    前記包絡線の傾斜の極性を検出する段階と、
    前記情報信号の符号と前記包絡線の傾斜の極性との乗算を用いて、前記変調器の出力におけるキャリア・リークを補償するためのＤＣオフセット除去信号を計算する段階と、
    前記ＤＣオフセット除去信号を前記変調器に印加して前記キャリア・リークを抑圧する段階と、
    を有する方法。

Images