JPH1070581A - 送信出力制御回路 - Google Patents
送信出力制御回路Info
- Publication number
- JPH1070581A JPH1070581A JP8224996A JP22499696A JPH1070581A JP H1070581 A JPH1070581 A JP H1070581A JP 8224996 A JP8224996 A JP 8224996A JP 22499696 A JP22499696 A JP 22499696A JP H1070581 A JPH1070581 A JP H1070581A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- voltage
- bias current
- quadrature modulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Transmitters (AREA)
Abstract
(57)【要約】
【課題】直交変調器を有する送信機で、簡単な構成で精
度の良い送信出力制御を行うことを可能にする。 【解決手段】局部発振器１は指定された周波数の搬送波
信号を発振し出力する。直交変調器２はＩ，Ｑデータを
受ける入力端子１１，１２を有し局部発振器１の周波数
の位相変調を行い変調波信号１３を生成し出力する。増
幅器３は変調波信号１３を増幅する。結合器４は増幅器
３の出力信号を出力端子１４に伝達し、かつこの出力信
号の一部を結合端子１５に出力する。検波器５は結合端
子１５の出力信号１６を整流，平滑し直流電圧１７に変
換する。演算部６は直流電圧１７を入力としこの値を所
望の値になるように演算し制御電圧２０を出力する。抵
抗器７は制御電圧２０を直流バイアス電流１８に変換し
入力端子１１に供給し抵抗器８は制御電圧２０を直流バ
イアス電流１９に変換し入力端子１２に供給する。
度の良い送信出力制御を行うことを可能にする。 【解決手段】局部発振器１は指定された周波数の搬送波
信号を発振し出力する。直交変調器２はＩ，Ｑデータを
受ける入力端子１１，１２を有し局部発振器１の周波数
の位相変調を行い変調波信号１３を生成し出力する。増
幅器３は変調波信号１３を増幅する。結合器４は増幅器
３の出力信号を出力端子１４に伝達し、かつこの出力信
号の一部を結合端子１５に出力する。検波器５は結合端
子１５の出力信号１６を整流，平滑し直流電圧１７に変
換する。演算部６は直流電圧１７を入力としこの値を所
望の値になるように演算し制御電圧２０を出力する。抵
抗器７は制御電圧２０を直流バイアス電流１８に変換し
入力端子１１に供給し抵抗器８は制御電圧２０を直流バ
イアス電流１９に変換し入力端子１２に供給する。
Description
【０００１】
【発明の属する技術分野】本発明は、デジタル移動通信
システム用等の無線装置に使用される送信機に関し、特
に直交変調器を有する送信機の送信出力制御回路に関す
る。
システム用等の無線装置に使用される送信機に関し、特
に直交変調器を有する送信機の送信出力制御回路に関す
る。
【０００２】
【従来の技術】従来、この種の送信出力制御回路は、直
交変調器を有する送信機において、送信出力を精度良く
制御する目的で用いられている。
交変調器を有する送信機において、送信出力を精度良く
制御する目的で用いられている。
【０００３】例えば、特開昭５５−８１６５号公報に
は、リング状に４個のダイオードを接続し、少なくとも
対向する二つの接続部にバイアス用コンデンサと抵抗か
らなる並列回路を挿入したダブルバランスドミキサ（以
下ＤＢＭと称す）が示されており、これらダイオードと
コンデンサとの各接続点に高周波バイパス用のストリッ
プラインを設けることにより、ＤＢＭの搬送波信号およ
び入力信号に対するリアクタンスを著しく小さくさせて
ダイオードに流れる電流を増加させる技術が記載されて
いる。
は、リング状に４個のダイオードを接続し、少なくとも
対向する二つの接続部にバイアス用コンデンサと抵抗か
らなる並列回路を挿入したダブルバランスドミキサ（以
下ＤＢＭと称す）が示されており、これらダイオードと
コンデンサとの各接続点に高周波バイパス用のストリッ
プラインを設けることにより、ＤＢＭの搬送波信号およ
び入力信号に対するリアクタンスを著しく小さくさせて
ダイオードに流れる電流を増加させる技術が記載されて
いる。
【０００４】したがって、４つの抵抗および終端開放の
ストリップラインを調整することにより、ダイオードの
バイアス電圧をＤＢＭの混変調特性が最良になるように
設定することが可能になるとともに、変換損失および相
互変調特性を改善できる構成となっている。
ストリップラインを調整することにより、ダイオードの
バイアス電圧をＤＢＭの混変調特性が最良になるように
設定することが可能になるとともに、変換損失および相
互変調特性を改善できる構成となっている。
【０００５】
【発明が解決しようとする課題】上述した従来のＤＢＭ
は、混変調特性，変換損失および相互変調特性の改善に
重点を置いたその内部回路に関するものであり、送信出
力制御回路の利得を可変させることに応用するには実用
的ではないと言う欠点がある。
は、混変調特性，変換損失および相互変調特性の改善に
重点を置いたその内部回路に関するものであり、送信出
力制御回路の利得を可変させることに応用するには実用
的ではないと言う欠点がある。
【０００６】すなわち、送信出力制御回路の利得可変部
として動作させるには、ＤＢＭ内部の４つの抵抗器の値
を同時に可変する必要があるため、合計８個の抵抗器を
制御する必要が発生し、複雑な制御回路を必要とすると
同時に４つの抵抗値を変動させることは抵抗値のバラツ
キ等を発生させる要因ともなり、高精度の送信出力制御
を行うためには技術的に困難である。
として動作させるには、ＤＢＭ内部の４つの抵抗器の値
を同時に可変する必要があるため、合計８個の抵抗器を
制御する必要が発生し、複雑な制御回路を必要とすると
同時に４つの抵抗値を変動させることは抵抗値のバラツ
キ等を発生させる要因ともなり、高精度の送信出力制御
を行うためには技術的に困難である。
【０００７】本発明の目的は、直交変調器を有する送信
機において、直交変調器を利得可変部として利用するこ
とにより、簡単な構成で精度の良い送信出力制御を行う
ことができる送信出力制御回路を提供することにある。
機において、直交変調器を利得可変部として利用するこ
とにより、簡単な構成で精度の良い送信出力制御を行う
ことができる送信出力制御回路を提供することにある。
【０００８】
【課題を解決するための手段】本発明の送信出力制御回
路は、指定された周波数の搬送波信号を発振し出力する
局部発振器と、一次または二次変調された第１および第
２のベースバンド信号を受信する第１および第２の入力
端子を有し前記局部発振器の前記周波数の位相変調を行
い変調波信号を生成し出力する直交変調器と、前記直交
変調器より出力される前記変調波信号を増幅する高周波
増幅器と、前記高周波増幅器より出力される出力信号を
出力端子に伝達しかつこの高周波増幅器の出力信号の一
部を出力する結合端子を有する結合器と、前記結合端子
の前記出力信号を整流，平滑し直流電圧に変換する検波
器と、前記検波器より出力される直流電圧を入力とし前
記直流電圧の値を所望の値になるように演算し制御電圧
を出力する演算部と、前記演算部より出力される前記制
御電圧を第１の直流バイアス電流に変換し前記直交変調
器の第１の入力端子に供給する第１の抵抗器と、前記制
御電圧を第２の直流バイアス電流に変換し前記直交変調
器の第２の入力端子に供給する第２の抵抗器とを備え
る。
路は、指定された周波数の搬送波信号を発振し出力する
局部発振器と、一次または二次変調された第１および第
２のベースバンド信号を受信する第１および第２の入力
端子を有し前記局部発振器の前記周波数の位相変調を行
い変調波信号を生成し出力する直交変調器と、前記直交
変調器より出力される前記変調波信号を増幅する高周波
増幅器と、前記高周波増幅器より出力される出力信号を
出力端子に伝達しかつこの高周波増幅器の出力信号の一
部を出力する結合端子を有する結合器と、前記結合端子
の前記出力信号を整流，平滑し直流電圧に変換する検波
器と、前記検波器より出力される直流電圧を入力とし前
記直流電圧の値を所望の値になるように演算し制御電圧
を出力する演算部と、前記演算部より出力される前記制
御電圧を第１の直流バイアス電流に変換し前記直交変調
器の第１の入力端子に供給する第１の抵抗器と、前記制
御電圧を第２の直流バイアス電流に変換し前記直交変調
器の第２の入力端子に供給する第２の抵抗器とを備え
る。
【０００９】前記演算部は、入力された前記直流電圧の
値を指定された送信出力制御信号に対応した値になるよ
うに演算し前記制御電圧を制御する。
値を指定された送信出力制御信号に対応した値になるよ
うに演算し前記制御電圧を制御する。
【００１０】前記第１および第２の抵抗器は、変換され
る前記第１の直流バイアス電流と前記第２の直流バイア
ス電流が同一値になるように構成される。
る前記第１の直流バイアス電流と前記第２の直流バイア
ス電流が同一値になるように構成される。
【００１１】前記直交変調器は、変換損失特性が等しい
第１および第のダブルバランスドキミサを有し、前記第
１および第２の入力端子に供給された前記第１および第
２の直流バイアス電流を変化させたときに前記変調波信
号を直線的に増減させる。
第１および第のダブルバランスドキミサを有し、前記第
１および第２の入力端子に供給された前記第１および第
２の直流バイアス電流を変化させたときに前記変調波信
号を直線的に増減させる。
【００１２】直交変調器を構成しているＤＢＭ内のダイ
オードに直流電流を印加した場合に、入力電流と出力電
力（変調波信号）が比例関係にあるという特性を利用
し、演算部から出力された制御電圧を直流電流に変換す
ることにより、ＤＢＭの出力電力すなわち直交変調器の
変調波信号出力の制御を行うものである。
オードに直流電流を印加した場合に、入力電流と出力電
力（変調波信号）が比例関係にあるという特性を利用
し、演算部から出力された制御電圧を直流電流に変換す
ることにより、ＤＢＭの出力電力すなわち直交変調器の
変調波信号出力の制御を行うものである。
【００１３】このように、直交変調器を利得可変部とし
て利用することにより簡単な回路構成で送信出力制御が
可能となっている。
て利用することにより簡単な回路構成で送信出力制御が
可能となっている。
【００１４】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１５】図１を参照すると、送信機の送信出力制御
回路は、指定された周波数の搬送波信号を発振し出力す
る局部発振器１と、一次または二次変調された第１のベ
ースバンド信号（以下、Ｉデータと称す）９を受信する
第１の入力端子１１および第２のベースバンド信号（以
下、Ｑデータと称す）１０を受信する第２の入力端子１
２を有し局部発振器１の周波数の位相変調を行い変調波
信号１３を生成し出力する直交変調器２と、変調波信号
１３を増幅する高周波増幅器（以下、増幅器と称す）３
と、増幅器３より出力される出力信号を出力端子１４に
伝達しかつこの増幅器３の出力信号の一部を出力する結
合端子１５を有する結合器４と、結合端子１５の出力信
号（変調波信号）１６を整流，平滑し直流電圧１７に変
換する検波器５と、直流電圧１７を入力としこの直流電
圧１７の値を所望の値になるように演算し制御電圧２０
を出力する演算部６と、制御電圧２０を第１の直流バイ
アス電流１８に変換し第１の入力端子１１に供給する第
１の抵抗器７と、制御電圧２０を第２の直流バイアス電
流１９に変換し第２の入力端子１２に供給する第２の抵
抗器８とを備える。
回路は、指定された周波数の搬送波信号を発振し出力す
る局部発振器１と、一次または二次変調された第１のベ
ースバンド信号（以下、Ｉデータと称す）９を受信する
第１の入力端子１１および第２のベースバンド信号（以
下、Ｑデータと称す）１０を受信する第２の入力端子１
２を有し局部発振器１の周波数の位相変調を行い変調波
信号１３を生成し出力する直交変調器２と、変調波信号
１３を増幅する高周波増幅器（以下、増幅器と称す）３
と、増幅器３より出力される出力信号を出力端子１４に
伝達しかつこの増幅器３の出力信号の一部を出力する結
合端子１５を有する結合器４と、結合端子１５の出力信
号（変調波信号）１６を整流，平滑し直流電圧１７に変
換する検波器５と、直流電圧１７を入力としこの直流電
圧１７の値を所望の値になるように演算し制御電圧２０
を出力する演算部６と、制御電圧２０を第１の直流バイ
アス電流１８に変換し第１の入力端子１１に供給する第
１の抵抗器７と、制御電圧２０を第２の直流バイアス電
流１９に変換し第２の入力端子１２に供給する第２の抵
抗器８とを備える。
【００１６】図２は図１における直交変調器２の構成を
示す図である。直交変調器２は、Ｉデータ９の直交変調
を行うＤＢＭ２１と、Ｑデータ１０の直交変調を行うＤ
ＢＭ２２と、局部発振器１より出力される搬送波信号を
二分配する０度分配器２３、搬送波信号を９０度移相さ
せるための９０度位相器２４と、搬送波信号を二合成す
る０度合成器２５とにより構成される。
示す図である。直交変調器２は、Ｉデータ９の直交変調
を行うＤＢＭ２１と、Ｑデータ１０の直交変調を行うＤ
ＢＭ２２と、局部発振器１より出力される搬送波信号を
二分配する０度分配器２３、搬送波信号を９０度移相さ
せるための９０度位相器２４と、搬送波信号を二合成す
る０度合成器２５とにより構成される。
【００１７】図３は図１における演算部６の構成を示す
図である。演算部６は、直流電圧１７に対応したデジタ
ルデータ２７に変換するＡ／Ｄコンバータ２６と、上位
装置より送出される送信出力制御信号３１を変換し送信
出力制御信号データ３３として記憶するＲＯＭ２８と、
送信出力制御信号３１を認識するとＲＯＭ２８から送信
出力制御信号データ３３を呼び出し入力されたデジタル
データ２７と送信出力制御信号データ３３とを常時監視
し同一になるように演算処理を行い制御電圧データ３０
を生成，出力するマイクロプロセッサ（ＣＰＵ）２９
と、制御電圧データ３０に対応したアナログの制御電圧
２０に変換するＤ／Ａコンバータ３２とにより構成され
る。
図である。演算部６は、直流電圧１７に対応したデジタ
ルデータ２７に変換するＡ／Ｄコンバータ２６と、上位
装置より送出される送信出力制御信号３１を変換し送信
出力制御信号データ３３として記憶するＲＯＭ２８と、
送信出力制御信号３１を認識するとＲＯＭ２８から送信
出力制御信号データ３３を呼び出し入力されたデジタル
データ２７と送信出力制御信号データ３３とを常時監視
し同一になるように演算処理を行い制御電圧データ３０
を生成，出力するマイクロプロセッサ（ＣＰＵ）２９
と、制御電圧データ３０に対応したアナログの制御電圧
２０に変換するＤ／Ａコンバータ３２とにより構成され
る。
【００１８】ここで送信出力制御信号３１は、上位装置
から供給されるもので、例えば、出力電力のきざみ幅が
２ｄＢステップで１０段階の制御信号（この場合２０種
類となる）等を指しており、あらかじめデジタルデータ
２７と対応する送信出力制御信号データ３３を計算しＲ
ＯＭ２８に記憶しておく。
から供給されるもので、例えば、出力電力のきざみ幅が
２ｄＢステップで１０段階の制御信号（この場合２０種
類となる）等を指しており、あらかじめデジタルデータ
２７と対応する送信出力制御信号データ３３を計算しＲ
ＯＭ２８に記憶しておく。
【００１９】次に、本発明の実施の形態の動作を図１か
ら図６を参照して説明する。
ら図６を参照して説明する。
【００２０】図１において、Ｉデータ９およびＱデータ
１０は直交変調器２の入力端子１１および１２にそれぞ
れ入力されて直交変調され、直交変調された変調波信号
１３は増幅器３に供給される。増幅器３は変調波信号１
３を所望の値まで直線増幅し結合器４に出力する。結合
器４は、増幅器３により増幅された変調波信号を出力端
子１４に伝達すると共に変調波信号の一部の出力を結合
端子１５に出力する。結合端子１５より出力された変調
波信号１６は、検波器５に入力され整流，平滑され直流
電圧１７に変換された後、演算部６に入力される。
１０は直交変調器２の入力端子１１および１２にそれぞ
れ入力されて直交変調され、直交変調された変調波信号
１３は増幅器３に供給される。増幅器３は変調波信号１
３を所望の値まで直線増幅し結合器４に出力する。結合
器４は、増幅器３により増幅された変調波信号を出力端
子１４に伝達すると共に変調波信号の一部の出力を結合
端子１５に出力する。結合端子１５より出力された変調
波信号１６は、検波器５に入力され整流，平滑され直流
電圧１７に変換された後、演算部６に入力される。
【００２１】演算部６は、入力された直流電圧１７を入
力データとし演算処理を実行し制御電圧２０を生成，出
力し、抵抗器７および８の入力に供給する。演算部６の
実施例としては、ｕＰＤ７８Ｋシリーズ（日本電気
（株）製）に代表される８ビットシングルマイクロコン
ピュータにより容易に実現することができる。すなわち
演算部６では直流電圧１７（デジタルデータ２７）が送
信出力制御信号データ３３と同一になるように常時、制
御電圧２０を制御している。
力データとし演算処理を実行し制御電圧２０を生成，出
力し、抵抗器７および８の入力に供給する。演算部６の
実施例としては、ｕＰＤ７８Ｋシリーズ（日本電気
（株）製）に代表される８ビットシングルマイクロコン
ピュータにより容易に実現することができる。すなわち
演算部６では直流電圧１７（デジタルデータ２７）が送
信出力制御信号データ３３と同一になるように常時、制
御電圧２０を制御している。
【００２２】図１において、演算部６より出力される制
御電圧２０は、抵抗器７により直流バイアス電流１８に
変換され直交変調器２の入力端子１１に供給される。同
様に抵抗器８により制御電圧２０は直流バイアス電流１
９に変換され直交変調器２の入力端子１２に供給され
る。ここで抵抗器７および８は同じ抵抗値とし、同一の
直流バイアス電流１８および１９を供給する。
御電圧２０は、抵抗器７により直流バイアス電流１８に
変換され直交変調器２の入力端子１１に供給される。同
様に抵抗器８により制御電圧２０は直流バイアス電流１
９に変換され直交変調器２の入力端子１２に供給され
る。ここで抵抗器７および８は同じ抵抗値とし、同一の
直流バイアス電流１８および１９を供給する。
【００２３】図４はＤＢＭ２１および２２の各々の構成
を示す図であり、図５はＤＢＭ２１および２２の入力電
流と出力電力の関係を示す図である。直交変調器２の主
要構成部品であるＤＢＭ２１は入力端子１１に、ＤＢＭ
２２は入力端子１２に接続されているため、ＤＢＭ内の
ダイオードに端子１１、端子１２より直流バイアス電流
を加えると、入力電流の変化に対し出力電力は図５に示
すように直線的に増減する。
を示す図であり、図５はＤＢＭ２１および２２の入力電
流と出力電力の関係を示す図である。直交変調器２の主
要構成部品であるＤＢＭ２１は入力端子１１に、ＤＢＭ
２２は入力端子１２に接続されているため、ＤＢＭ内の
ダイオードに端子１１、端子１２より直流バイアス電流
を加えると、入力電流の変化に対し出力電力は図５に示
すように直線的に増減する。
【００２４】したがって、図１および図２において、直
流バイアス電流１８をＩデータ９に重畳し直流バイアス
電流１８を可変することによりＤＢＭ２１より出力され
るＩデータ９による変調波信号の大きさを制御すること
ができる。同様に、直流バイアス電流１９を可変するこ
とによりＤＢＭ２２より出力されるＱデータ１０による
変調波信号の大きさも制御することができる。このた
め、Ｉデータ９とＱデータ１０の直交変調を行うと同時
に直流バイアス電流１８および１９を同時に可変するこ
とにより、変調波信号の出力を制御できることになる。
流バイアス電流１８をＩデータ９に重畳し直流バイアス
電流１８を可変することによりＤＢＭ２１より出力され
るＩデータ９による変調波信号の大きさを制御すること
ができる。同様に、直流バイアス電流１９を可変するこ
とによりＤＢＭ２２より出力されるＱデータ１０による
変調波信号の大きさも制御することができる。このた
め、Ｉデータ９とＱデータ１０の直交変調を行うと同時
に直流バイアス電流１８および１９を同時に可変するこ
とにより、変調波信号の出力を制御できることになる。
【００２５】例えば温度変動等により増幅器３の出力電
力が変化した場合（増大した場合）、結合端子１５より
出力された変調波信号１６の大きさも増大し、直流電圧
１７すなわち、Ａ／Ｄコンバータ２６に入力されるデジ
タルデータも増大する。変換されたデジタルデータ２７
は、変動前の値の送信出力制御信号データ３３の値と異
なるため、同一になるようにＣＰＵが演算処理を行い制
御電圧データ３０を可変する。出力電力が増大した場合
は、制御電圧データ３０を前の値より小さくする。Ｄ／
Ａコンバータ３２は新しい制御電圧データ３０に対応し
た前の値より小さい制御電圧２０に変換し、さらに、抵
抗器７および８で前の値より小さい直流バイアス電流１
８および１９に変換し直交変調器２に供給する。そのた
め、直交変調器２の変調波信号出力は、減少され、出力
電力は変動前の値に戻る。このようにフィードバックル
ープを構成した回路構成となっている。
力が変化した場合（増大した場合）、結合端子１５より
出力された変調波信号１６の大きさも増大し、直流電圧
１７すなわち、Ａ／Ｄコンバータ２６に入力されるデジ
タルデータも増大する。変換されたデジタルデータ２７
は、変動前の値の送信出力制御信号データ３３の値と異
なるため、同一になるようにＣＰＵが演算処理を行い制
御電圧データ３０を可変する。出力電力が増大した場合
は、制御電圧データ３０を前の値より小さくする。Ｄ／
Ａコンバータ３２は新しい制御電圧データ３０に対応し
た前の値より小さい制御電圧２０に変換し、さらに、抵
抗器７および８で前の値より小さい直流バイアス電流１
８および１９に変換し直交変調器２に供給する。そのた
め、直交変調器２の変調波信号出力は、減少され、出力
電力は変動前の値に戻る。このようにフィードバックル
ープを構成した回路構成となっている。
【００２６】直交振幅誤差の発生を回避するためには、
ＤＢＭ２１とＤＢＭ２２の変換損失等の電気的特性は同
一であること、すなわち、各々の出力電力が同一である
ことが望ましい。ＤＢＭ２１とＤＢＭ２２間の電気的特
性の個体差があり、これを補償するためには、例えば、
ＣＰＵ２９の制御電圧出力をもう１つ追加し、ＤＢＭ２
１とＤＢＭ２２の制御を独立させ、直流オフセットをか
けることで対応できる。図６は、ＤＢＭ２１と２２の直
流オフセット関係を示す図である。この例は、同一直流
バイアス電流を流したときにＤＢＭ２１の方がＤＢＭ２
２と比べて出力電力が小さい場合を示しており、あらか
じめオフセット分だけ直流電流値を変更しておけばよ
い。または、抵抗器７および８の値をあらかじめ変更し
ておくことでも対応できる。
ＤＢＭ２１とＤＢＭ２２の変換損失等の電気的特性は同
一であること、すなわち、各々の出力電力が同一である
ことが望ましい。ＤＢＭ２１とＤＢＭ２２間の電気的特
性の個体差があり、これを補償するためには、例えば、
ＣＰＵ２９の制御電圧出力をもう１つ追加し、ＤＢＭ２
１とＤＢＭ２２の制御を独立させ、直流オフセットをか
けることで対応できる。図６は、ＤＢＭ２１と２２の直
流オフセット関係を示す図である。この例は、同一直流
バイアス電流を流したときにＤＢＭ２１の方がＤＢＭ２
２と比べて出力電力が小さい場合を示しており、あらか
じめオフセット分だけ直流電流値を変更しておけばよ
い。または、抵抗器７および８の値をあらかじめ変更し
ておくことでも対応できる。
【００２７】また入力端子１１および１２に供給された
直流バイアス電流１８および１９を変化させたときに変
調波信号１３は、直線的に増減する事が望ましい。直線
的であるということは、ＣＰＵ２９において１次式で処
理することができるため、演算が簡単にできるからであ
る。非直線的であるときは、あらかじめＲＯＭ２８にデ
ータを記憶させておくこと等で対応できる。
直流バイアス電流１８および１９を変化させたときに変
調波信号１３は、直線的に増減する事が望ましい。直線
的であるということは、ＣＰＵ２９において１次式で処
理することができるため、演算が簡単にできるからであ
る。非直線的であるときは、あらかじめＲＯＭ２８にデ
ータを記憶させておくこと等で対応できる。
【００２８】このようにＩデータ９およびＱデータ１０
に適切な直流バイアス電流１８および１９を重畳し直流
バイアス電流１８および１９を同時に可変することによ
り、送信出力電力を制御することができる。
に適切な直流バイアス電流１８および１９を重畳し直流
バイアス電流１８および１９を同時に可変することによ
り、送信出力電力を制御することができる。
【００２９】
【発明の効果】以上説明したように、本発明の送信出力
制御回路は、演算部から出力された制御電圧を直流電流
に変換し、ベースバンド信号と重畳することにより直交
変調器の出力を容易に可変することができるため、簡単
な回路構成で送信出力制御が可能となる。
制御回路は、演算部から出力された制御電圧を直流電流
に変換し、ベースバンド信号と重畳することにより直交
変調器の出力を容易に可変することができるため、簡単
な回路構成で送信出力制御が可能となる。
【００３０】すなわち、従来必要であったＰＩＮダイオ
ードアッテネータ等で構成される可変減衰器等の利得可
変部が不要となり、直交変調をするために必ず必要とな
る直交変調器を利用することにより、簡単な回路構成で
部品実装点数を大幅に削減でき、高密度実装を行う上で
実装配置設計が容易になるという効果がある。
ードアッテネータ等で構成される可変減衰器等の利得可
変部が不要となり、直交変調をするために必ず必要とな
る直交変調器を利用することにより、簡単な回路構成で
部品実装点数を大幅に削減でき、高密度実装を行う上で
実装配置設計が容易になるという効果がある。
【図１】本発明の実施の形態を示すブロック図である。
【図２】図１における直交変調器の詳細な構成例を示す
図である。
図である。
【図３】図１における演算部の詳細な構成例を示す図で
ある。
ある。
【図４】図２におけるＤＢＭの詳細な構成例を示す図で
ある。
ある。
【図５】図４におけるＤＢＭの入力電流と出力電力の関
係を示した図である。
係を示した図である。
【図６】図１におけるＤＢＭの変換損失の補正を示した
図である。
図である。
１ 局部発振器 ２ 直交変調器 ３ 高周波増幅器 ４ 結合器 ５ 検波器 ６ 演算部 ７，８ 抵抗器 ２１，２２ ＤＢＭ ２３ ０度分配器 ２４ ９０度位相器 ２５ ０度合成器 ２６ Ａ／Ｄコンバータ ２８ ＲＯＭ ２９ ＣＰＵ ３２ Ｄ／Ａコンバータ
Claims (4)
- 【請求項１】 指定された周波数の搬送波信号を発振し
出力する局部発振器と、一次または二次変調された第１
および第２のベースバンド信号を受信する第１および第
２の入力端子を有し前記局部発振器の前記周波数の位相
変調を行い変調波信号を生成し出力する直交変調器と、
前記直交変調器より出力される前記変調波信号を増幅す
る高周波増幅器と、前記高周波増幅器より出力される出
力信号を出力端子に伝達しかつこの高周波増幅器の出力
信号の一部を出力する結合端子を有する結合器と、前記
結合端子の前記出力信号を整流，平滑し直流電圧に変換
する検波器と、前記検波器より出力される直流電圧を入
力とし前記直流電圧の値を所望の値になるように演算し
制御電圧を出力する演算部と、前記演算部より出力され
る前記制御電圧を第１の直流バイアス電流に変換し前記
直交変調器の第１の入力端子に供給する第１の抵抗器
と、前記制御電圧を第２の直流バイアス電流に変換し前
記直交変調器の第２の入力端子に供給する第２の抵抗器
とを備えることを特徴とする送信出力制御回路。 - 【請求項２】 前記演算部は、入力された前記直流電圧
の値を指定された送信出力制御信号に対応した値になる
ように演算し前記制御電圧を制御することを特徴とする
請求項１記載の送信出力制御回路。 - 【請求項３】 前記第１および第２の抵抗器は、変換さ
れる前記第１の直流バイアス電流と前記第２の直流バイ
アス電流が同一値になるように構成されることを特徴と
する請求項１記載の送信出力制御回路。 - 【請求項４】 前記直交変調器は、変換損失特性が等し
い第１および第２のダブルバランスドキミサを有し、前
記第１および第２の入力端子に供給された前記第１およ
び第２の直流バイアス電流を変化させたときに前記変調
波信号が直線的に増減することを特徴とする請求項１記
載の送信出力制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8224996A JPH1070581A (ja) | 1996-08-27 | 1996-08-27 | 送信出力制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8224996A JPH1070581A (ja) | 1996-08-27 | 1996-08-27 | 送信出力制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1070581A true JPH1070581A (ja) | 1998-03-10 |
Family
ID=16822461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8224996A Pending JPH1070581A (ja) | 1996-08-27 | 1996-08-27 | 送信出力制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1070581A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005081488A1 (ja) * | 2004-02-24 | 2005-09-01 | Advantest Corporation | 直交変調装置、方法、プログラム、記録媒体 |
| JP2008515245A (ja) * | 2004-09-29 | 2008-05-08 | 日本電気株式会社 | ミキサのためのエラー計算回路 |
| JP2009505450A (ja) * | 2005-08-19 | 2009-02-05 | 日本電気株式会社 | 変調器のための１ビット信号変換を用いるｄｃオフセット除去回路 |
-
1996
- 1996-08-27 JP JP8224996A patent/JPH1070581A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005081488A1 (ja) * | 2004-02-24 | 2005-09-01 | Advantest Corporation | 直交変調装置、方法、プログラム、記録媒体 |
| JP2008515245A (ja) * | 2004-09-29 | 2008-05-08 | 日本電気株式会社 | ミキサのためのエラー計算回路 |
| JP2009505450A (ja) * | 2005-08-19 | 2009-02-05 | 日本電気株式会社 | 変調器のための１ビット信号変換を用いるｄｃオフセット除去回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100545964B1 (ko) | 보상된다중출력신호원을이용하는방법및장치 | |
| JP4203968B2 (ja) | 無線送信器に関する装置および方法 | |
| US5293406A (en) | Quadrature amplitude modulator with distortion compensation | |
| US7206557B2 (en) | Method and apparatus for suppressing local oscillator leakage in a wireless transmitter | |
| US4420723A (en) | Phase locked loop amplifier for variable amplitude radio waves | |
| US7403573B2 (en) | Uncorrelated adaptive predistorter | |
| US6737914B2 (en) | Removing effects of gain and phase mismatch in a linear amplification with nonlinear components (LINC) system | |
| Olson et al. | LINC imbalance correction using baseband preconditioning | |
| US7054597B2 (en) | Power control for a transmitter | |
| US7496333B2 (en) | Transmission circuit and communication apparatus employing the same | |
| US5881376A (en) | Digital calibration of a transceiver | |
| EP1217754A1 (en) | Amplifier circuit, radio transmitter, method and use | |
| JP2003124821A (ja) | 送信電力制御回路 | |
| KR100438449B1 (ko) | 비선형 왜곡 보상 방법 및 비선형 왜곡 보상 회로 | |
| JP2005510105A (ja) | 送信機チェーンを有する送信機の予め格納された位相情報に基づく位相の調節 | |
| WO2000041371A2 (en) | Power i-q modulation systems and methods using predistortion circuit | |
| JP2007104007A (ja) | 直交変調器及び直交変調器におけるベクトル補正方法 | |
| JP2004534472A (ja) | 電力調整型の送信機構造 | |
| US5886584A (en) | Method and apparatus for adjusting modulation accuracy of an orthogonal modulation | |
| JPH0865248A (ja) | アナログ光信号伝送用適応等化器 | |
| JPH1070581A (ja) | 送信出力制御回路 | |
| JP2885713B2 (ja) | 送信機 | |
| EP1016210B1 (en) | Signal processing system | |
| KR100737747B1 (ko) | 송신기의 미스매치를 보상하는 방법 및 장치 | |
| JPH03101447A (ja) | 送信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990525 |