JP4577509B2 - パワー半導体モジュール及びその製造方法 - Google Patents

パワー半導体モジュール及びその製造方法 Download PDF

Info

Publication number
JP4577509B2
JP4577509B2 JP2005182242A JP2005182242A JP4577509B2 JP 4577509 B2 JP4577509 B2 JP 4577509B2 JP 2005182242 A JP2005182242 A JP 2005182242A JP 2005182242 A JP2005182242 A JP 2005182242A JP 4577509 B2 JP4577509 B2 JP 4577509B2
Authority
JP
Japan
Prior art keywords
conductive member
bonding
semiconductor module
power semiconductor
strip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005182242A
Other languages
English (en)
Other versions
JP2007005474A (ja
Inventor
健司 中尾
貴好 栗山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2005182242A priority Critical patent/JP4577509B2/ja
Publication of JP2007005474A publication Critical patent/JP2007005474A/ja
Application granted granted Critical
Publication of JP4577509B2 publication Critical patent/JP4577509B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/35—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/35—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48455—Details of wedge bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8593—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape
    • H01L2224/85947—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape by mechanical means, e.g. "pull-and-cut", pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/2076—Diameter ranges equal to or larger than 100 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、パワー半導体モジュールに関するものである。
ＩＧＢＴモジュール等のパワー半導体モジュールは、大電流を通電する必要があることから、基板に配置された半導体素子と、バスバー或いは基板との間を電気接続する配線には、可能な限り断面積の大きなアルミワイヤを用いることが望まれる。しかしながら、アルミワイヤの直径がφ６００μｍ以上になると、曲げ剛性の増大によりループの形成が困難となることが、本発明者らによって確認されている。又、これより細いφ５００μｍ〜φ４００μｍのアルミワイヤであっても、アルミワイヤと半導体素子の電極との熱膨張差に起因して発生する熱応力をループ自身の撓み性で吸収しきれず、その熱応力がアルミワイヤと半導体素子の電極との接合部に加わることとなる（例えば、特許文献１参照。）。したがって、冷熱負荷による接合面積の劣化曲線の傾きが、ワイヤボンドと比較して遥かに大きくなり、配線剥離を誘発し易いという問題がある。
特開２００３−３０３８４５号公報
一方、アルミワイヤの断面積を増大させることなく使用する本数を増やすことにより、半導体素子とバスバー或いは基板との間を電気接続する配線の電流容量を増大させることも可能ではあるが、製造コストの増大を回避することが困難となるといった問題が生じる。
本発明は上記課題に鑑みてなされたものであり、その目的とするところは、パワー半導体モジュールの電気配線の大電流容量化を図りつつ、冷熱負荷による接合面積の劣化曲線の傾きを小さくすることを可能とし、パワー半導体モジュールの性能及び信頼性の向上を図ることにある。
（１）上記課題を解決するための、本発明に係るパワー半導体モジュールの製造方法は、基板に配置された半導体素子に対し、厚さが０．１５ｍｍ〜０．６ｍｍ、幅が０．８４ｍｍ以上である断面角形のアルミ製の帯状導電部材を超音波接合し、かつ、該帯状導電部材の少なくとも接合部の厚さを１２０μｍ以下とし、超音波接合後に、前記接合部の結晶方位角差の平均値が０．６°以下となるように熱処理を施すことを特徴とするものである（請求項１）。
本発明によれば、基板に配置された半導体素子に対し、厚さが０．１５ｍｍ〜０．６ｍｍ、幅が０．８４ｍｍ以上である断面角形の帯状導電部材が超音波接合されることで、半導体素子と、バスバー或いは基板との間を電気接続する配線に必要な断面積を確保し、導電部材の電流容量を増大させることができる。しかも、導電部材の形状が帯状であることにより、必要な断面積を確保しつつループの曲げ方向に対する曲げ剛性の増大を防ぐことができる。又、帯状導電部材の少なくとも接合部の厚さが１２０μｍ以下となっていることにより、接合部において冷熱負荷により発生する熱応力が緩和され、接合部の剥離の発生を回避することができる。
（２）又、上記課題を解決するための、本発明に係るパワー半導体モジュールの製造方法は、基板に配置された半導体素子に対し、厚さが０．１５ｍｍ〜０．６ｍｍ、幅が０．８４ｍｍ以上である断面角形のアルミ製の帯状導電部材を超音波接合し、超音波接合後に、前記接合部の結晶方位角差の平均値が０．６°以下となるように熱処理を施すことを特徴とするものである（請求項２）。
本発明によれば、基板に配置された半導体素子に対し、厚さが０．１５ｍｍ〜０．６ｍｍ、幅が０．８４ｍｍ以上である断面角形の帯状導電部材が超音波接合されることで、半導体素子と、バスバー或いは基板との間を電気接続する配線に必要な断面積を確保し、導電部材の電流容量を増大させることができる。しかも、導電部材の形状が帯状であることにより、必要な断面積を確保しつつループの曲げ方向に対する曲げ剛性の増大を防ぐことができる。
（３）又、上記課題を解決するための、本発明に係るパワー半導体モジュールの製造方法は、基板に配置された半導体素子に対し、少なくとも接合部の厚さが１２０μｍ以下のアルミ製の帯状導電部材を超音波接合し、超音波接合後に、前記接合部の結晶方位角差の平均値が０．６°以下となるように熱処理を施すことを特徴とするものである（請求項３）。
本発明によれば、帯状導電部材の少なくとも接合部の厚さが１２０μｍ以下となっていることにより、接合部において冷熱負荷により発生する熱応力が緩和され、接合部の剥離の発生を回避することができる。
しかも、上記（１）〜（３）項において、前記接合部の結晶方位角差の平均値が０．６°以下となるように、超音波接合後に熱処理がなさることで、超音波接合時に接合部に生じる残留応力が緩和され、接合部において冷熱負荷により発生する熱応力に対し、長時間にわたり耐え得る接合状態を得ることが可能となる。
（４）さらに、上記（１）〜（３）項において、前記接合部の超音波接合時の接合面積を０．８０ｍｍ２ 以上確保することにより（請求項４）、接合部において冷熱負荷により発生する熱応力に対し、長時間にわたり耐え得る接合状態を確保することが可能となる。
（５）さらに、上記（１）〜（４）項において、前記帯状導電部材に、６．２５ｋｇｆ/ｍｍ２以下の引っ張り強度を有する材料が用いられることで（請求項５）、超音波接合時に接合部に生じる残留応力が緩和され、接合部において冷熱負荷により発生する熱応力に対し、長時間にわたり耐え得る接合状態を得ることが可能となる。
（６）又、上記（１）〜（５）項において、前記帯状導電部材の、前記接合部の近傍に位置するネック部に、くびれ部を形成することが望ましい（請求項６）。
本発明によれば、帯状導電部材のループ部に生ずる熱伸縮を、ネック部の積極的な変形を促すことにより吸収し、接合部を剥離させる方向へと熱応力が作用することを回避することができる。
（７）さらに、上記（１）〜（６）項において、前記ネック部に６０°〜１２０°の角度を与ることが望ましい（請求項７）。
本発明によれば、帯状導電部材のループ部に生ずる熱伸縮に伴う熱応力が、接合部に対する直角方向成分により多く配分され、接合部を剥離させる方向へと熱応力が作用することを回避することができる。
（８）又、上記課題を解決するための、本発明に係るパワー半導体モジュールは、基板に配置された半導体素子に対し、厚さが０．１５ｍｍ〜０．６ｍｍ、幅が０．８４ｍｍ以上である断面角形のアルミ製の帯状導電部材が、先端部形状に凹凸を持たせたボンダツールにより超音波接合されてその凹凸形状が転写され、かつ、該帯状導電部材の接合部の、最も薄い部分の厚さが１２０μｍ以下となっていることを特徴とするものである（請求項８）。
本発明によれば、基板に配置された半導体素子に対し、厚さが０．１５ｍｍ〜０．６ｍｍ、幅が０．８４ｍｍ以上である断面角形のアルミ製の帯状導電部材が超音波接合されることで、半導体素子と、バスバー或いは基板との間を電気接続する配線に必要な断面積を確保し、導電部材の電流容量を増大させることができる。しかも、導電部材の形状が帯状であることにより、必要な断面積を確保しつつループの曲げ方向に対する曲げ剛性の増大を防ぐことができる。又、先端部形状に凹凸を持たせたボンダツールにより超音波接合されてその凹凸形状が転写され、帯状導電部材の接合部の、最も薄い部分の厚さが１２０μｍ以下となっていることにより、接合部において冷熱負荷により発生する熱応力が緩和され、接合部の剥離の発生を回避することができる。
（９）なお、上記（８）項において、前記接合部の超音波接合時の接合面積として０．８０ｍｍ２以上を確保することにより、接合部において冷熱負荷により発生する熱応力に対し、長時間にわたり耐え得る接合状態を確保することが可能となる（請求項９）。
（１０）又、上記（８）、（９）項において、前記接合部の結晶方位角差の平均値が０．６°以下となるように、超音波接合後に熱処理がなされていることとすれば、超音波接合時に接合部に生じる残留応力が緩和され、接合部において冷熱負荷により発生する熱応力に対し、長時間にわたり耐え得る接合状態を得ることが可能となる（請求項１０）。
（１１）又、上記（８）〜（１０）項において、前記接合部の結晶方位角差の平均値が０．６°以下となるように、超音波接合後に所定時間放置されていることとすれば、超音波接合時に接合部に生じる残留応力が緩和され、接合部において冷熱負荷により発生する熱応力に対し、長時間にわたり耐え得る接合状態を得ることが可能となる（請求項１１）。
（１２）さらに、上記（８）〜（１１）項において、前記帯状導電部材に、６．２５ｋｇｆ/ｍｍ２以下の引っ張り強度を有する材料が用られることで、超音波接合時に接合部に生じる残留応力が緩和され、接合部において冷熱負荷により発生する熱応力に対し、長時間にわたり耐え得る接合状態を得ることが可能となる（請求項１２）。
（１３）又、上記（８）〜（１２）項において、前記帯状導電部材の、前記接合部の近傍に位置するネック部に、くびれ部が形成されていることとすれば、帯状導電部材のループ部に生ずる熱伸縮を、ネック部の積極的な変形を促すことにより吸収し、接合部を剥離させる方向へと熱応力が作用することを回避することができる（請求項１３）。
（１４）又、上記（８）〜（１３）項において、前記ネック部に６０°〜１２０°の角度が与えられていることとすれば、帯状導電部材のループ部に生ずる熱伸縮に伴う熱応力が、接合部に対する直角方向成分により多く配分され、接合部を剥離させる方向へと熱応力が作用することを回避することができる（請求項１４）。
本発明はこのように構成したので、パワー半導体モジュールの電気配線の大電流容量化を可能とし、なおかつ、冷熱負荷による接合面積の劣化曲線の傾きを小さくて、パワー半導体モジュールの性能及び信頼性の向上を図ることが可能となる。
以下、本発明の実施の形態を添付図面に基づいて説明する。なお、従来技術と同一部分、若しくは相当する部分については同一符号で示し、詳しい説明を省略する。
本発明の実施の形態に係るパワー半導体モジュール１０は、図１に示すように、基板１２に配置された半導体素子１４と、バスバー（或いは基板）１６との間を電気接続する配線に、帯状導電部材１８を用いている。帯状導電部材１８は、アルミ製であり、その断面は角形、六角、八角等の多角形ないし楕円形をなしている（本説明では、断面角形の帯状導電部材を中心に説明する）。又、帯状導電部材１８は６．２５ｋｇｆ/ｍｍ２以下の引っ張り強度を有する材料により構成されている。そして、帯状導電部材１８は半導体素子１４の電極に超音波接合されている。
帯状導電部材１８は、図２（ａ）、（ｂ）に示されるように、ループ部１８ａの先端が半導体素子１４に直接的に超音波接合される接合部１８ｂとなっており、接合部１８ｂの近傍には、接合部１８ｂとループ部１８ａとの境界部分として、折れ曲がった形状のネック部１８ｃが形成されている。以下の説明において、「接合部の厚さ」は図２（ｂ）に符号ｔで示す寸法を表し、「ネック部の角度」は図２（ｂ）に符号θで示す角度を表している。さらに、図３の上段には接合部１８ｂの平面図を、同図中段には接合部１８ｂの断面視図を、同図下段には接合部１８ｂの透過視図（超音波探傷により接合部のみ抽出して示している。）を夫々示している。そして、本説明において、接合部１８ｂの接合面積Ｓは、図３下段の寸法線Ｘ、Ｙで囲まれた部分に表れた接合部分の面積を意味するものである。
ところで、帯状導電部材１８は、厚さＴが０．６ｍｍ以下（本実施の形態では、下限値も定め、厚さＴを０．１５ｍｍ〜０．６ｍｍとしている。）、幅Ｗが０．８４ｍｍ以上に形成されている。実際には、Ｔ／Ｗ＝１／１０程度までの偏平度を得ることが可能である。又、接合部１８ｂの、超音波接合時の接合面積を０．８０ｍｍ２以上確保している。
一方、帯状導電部材１８の少なくとも接合部１８ｂの厚さｔは、１２０μｍ以下、好ましくは、図４（ａ）に示されるようにｔ＝１／２Ｔ程度とされている。この、接合部１８ｂの厚さｔは、図４（ｂ）に示されるように、ボンダツール２０による超音波接合作業時の、ボンド荷重Ｆによって調整されるものである。又、図４（ｂ）のようにボンダツール２０の先端部形状に凹凸を持たせた場合、接合部１８ｂは図３の上段にも示されるようにその凹凸形状が転写されたものとなるが、このとき最も薄い部分の厚さがｔであれば良い。
又、帯状導電部材１８の接合部１８ｂを半導体素子１４の電極に超音波接合した後、ＥＢＳＰ（後方散乱電子解析パターン）による歪分布解析で算出される、接合部の結晶方位角差の平均値が０．６°以下となるように、超音波接合後に熱処理が行われる。この熱処理は、２５０℃以上の温度で１０分以上行われることが望ましい。
又、帯状導電部材１８の接合部１８ｂを半導体素子１４の電極に超音波接合した後、同結晶方位角差の平均値が０．６°以下となるように、超音波接合後に所定時間放置することとしても良い。この場合の放置時間は、概ね１週間〜１ヶ月程度であるが、放置によりかかるコストと、同結晶方位角差の平均値との兼ね合いで決定される。
又、図５に示されるように、帯状導電部材１８のネック部１８ｃに、くびれ部１８ｄを形成することが望ましい。このくびれ部１８ｄは、図６に示すように、くびれ部１８ｄとなる凹部が、１箇所ないし複数箇所設けられた帯状導電部材を超音波接合することで、形成することが可能である。又、凹部を備えない帯状導電部材１８を超音波接合した後に、ネック部１８ｃをエッチングすることによって、くびれ部１８ｄを形成することも可能である。
さらに、図５のごとく帯状導電部材１８の厚さＴ（図２参照）を薄くすることによりくびれ部１８ｄを形成するのみならず、帯状導電部材１８の幅Ｗ（図３参照）を狭くすることにより、くびれ部を形成することとしても良く、厚さ及び幅の何れも減少させることによりくびれ部を形成しても良い。又、ネック部１８ｃにミシン目のような半切断線を形成したものも、くびれ部に含まれる。何れの場合も、帯状導電部材１８のネック部１８ｃに、ループ部１８ａよりも曲げ剛性を意図的に低下させる目的でくびれ部を形成する。
さらに、帯状導電部材１８のネック部１８ｃの角度θ（図２参照）として、６０°〜１２０°の角度を与えることが望ましい。図７（ａ）には、ネック部１８ｃに角度θ＝９０°を与えた場合が示されている。かかるネック部１８ｃの角度θは、ボンダーの作動パラメータ（ループトップ位置、打点間距離、ボンダツール軌跡）を調整することにより、半導体素子１４に帯状導電部材１８の接合部１８ｂを超音波接合する際に与えることが可能である。
又、図８に示されるように、半導体素子１４に突起１４ａを形成し、帯状導電部材１８の接合部１８ｂを半導体素子１４の電極に超音波接合する際に、ネック部１８ｃが突起１４ａに当接して強制的に曲げられるようにすることとしても、ネック部１８ｃに必要な角度θを与えることが可能である。後者の場合には、接合部１８ｂと突起１４ａとの距離、突起１４ａの突起の高さや形状によって、ネック部１８ｃの角度θを設定することが可能である。
上記構成を有する本発明の実施の形態によれば、次のような作用効果を得ることが可能である。まず、基板１２に配置された半導体素子１４に対し、厚さが０．１５ｍｍ〜０．６ｍｍ、幅が０．８４ｍｍ以上である断面角形の帯状導電部材１８が超音波接合されることで、半導体素子と、バスバー（或いは基板）１６との間を電気接続する配線に必要な断面積を確保し、電流容量を増大させることができる。なお、厚さが０．６ｍｍを越えると、接合部１８ｂの厚さｔを１２０μｍ以下とするために必要なボンド荷重がより大きくなり、帯状導電部材１８の接合対象である半導体素子１４を破壊してしまう虞がある。この点、厚さが０．６ｍｍ以下であれば、半導体素子１４に悪影響を与えるようなボンド荷重を与えることなく、接合部１８ｂの厚さｔを１２０μｍ以下とすることができる。
しかも、導電部材の形状は、断面が角形、六角、八角等の多角形ないし楕円形の帯状であることにより、必要な断面積を確保しつつループ部１８ａの曲げ方向に対する曲げ剛性の増大を防ぐことができる。よって、帯状導電部材１８と半導体素子１４の電極との熱膨張差に起因して発生する熱応力を、ループ部１８ａの撓み性で十分に吸収することが可能となり、熱応力が接合部１８ｂに加わることが無くなり、配線剥離の発生を防ぐことが可能となる。
又、帯状導電部材１８の少なくとも接合部１８ｂの厚さｔが１２０μｍ以下となっていることにより、接合部１８ｂにおいて冷熱負荷により発生する熱応力が緩和され、接合部の剥離の発生を回避することができる。図９には、帯状導電部材１８の厚さＴ＝２００μｍであるとき、接合部１８ｂの厚さｔを様々に変化させることによる、冷熱サイクルＮと接合部１８ｂの接合面積Ｓとの関係が示されている。図９から明らかなように、１１９．６μｍ≦ｔ≦１７９．６μｍの範囲では、冷熱サイクルＮが４０００サイクルを越えると、接合部１８ｂの接合面積Ｓはほぼ０にまで縮小してしまうが、ｔ＝６９．７μｍの場合には、冷熱サイクルＮが４０００サイクルを越えても、接合面積Ｓは０．２ｍｍ２以上保持されていることがわかる。
又、図１０には、厚さＴ＝２００μｍの帯状導電部材１８が、夫々、０回（Ｃｙ０）、１５００回（Ｃｙ１５００）、３０００回（Ｃｙ３０００）、４５００回（Ｃｙ４５００）の冷熱サイクルＮを受けた際の、接合部１８ｂの厚さｔと接合部１８ｂの接合面積Ｓとの関係が示されている。図１０からは、冷熱サイクルＮを４５００回受けた場合であっても、接合部１８ｂの厚さｔ≦１２０μｍであれば、接合部１８ｂの接合面積Ｓは０とならないことが解る。又、ｔ＝１／２Ｔ、すなわちｔ＝１００μｍ程度であれば、冷熱サイクルＮを４５００回受けた場合であっても、接合部１８ｂには十分な接合面積が確保されていることが理解される。
又、図９からは、帯状導電部材１８の接合部１８ｂの、超音波接合時の接合面積として、Ｓ＝０．８０ｍｍ２以上を確保することにより、接合部において冷熱負荷により発生する熱応力に対し、比較的長時間（冷熱サイクルＮを３０００回以上）にわたり耐え得る接合状態を得ることができることが理解される。
なお、円筒形のアルミワイヤにボンド荷重を付与して超音波接合した場合、直径を様々に変化させても、超音波接合時の接合部の接合面積は、最大でも０．５０ｍｍ２程度しか確保することができない。すなわち、帯状導電部材１８の接合部１８ｂの接合面積Ｓ＝０．８０ｍｍ２以上は、帯状導電部材１８が接合前の状態から偏平形状をなしていることにより、容易に実現することが可能となる。しかも、超音波接合の際に、接合部１８ｂの接合面積を拡大するために、ボンダツールにより帯状導電部材１８に付与するボンド荷重Ｆを過大にする必要もなく、半導体素子１４に無理な荷重を付与することもない。
又、本発明の実施の形態において、帯状導電部材１８の接合部１８ｂの、結晶方位角差の平均値が０．６°以下となるように、超音波接合後に熱処理を行うことが望ましい。又、接合部１８ｂの結晶方位角差の平均値が０．６°以下となるように、超音波接合後に所定時間放置することとしても良い。図１１には、接合部１８ｂの結晶方位角差の平均値を０．６°にした場合の、冷熱サイクルＮと接合部１８ｂの接合面積Ｓとの関係が曲線Ａで、接合部１８ｂの結晶方位角差の平均値が、超音波接合直後の状態（未処理）にある場合の、同関係を曲線Ｂで示されている。図１１から明らかなように、接合部１８ｂの結晶方位角差の平均値が０．６°以下となるよう処理して後、パワー半導体モジュール１０を用いることで、超音波接合時に接合部に生じる残留応力が緩和され、接合部において冷熱負荷により発生する熱応力に対し、長時間にわたり耐え得る接合状態を得ることが可能となることが理解される。
又、本発明の実施の形態では、帯状導電部材１８に、６．２５ｋｇｆ/ｍｍ２以下の引っ張り強度を有する材料が用られることが望ましい。図１２には、帯状導電部材１８に用いられる材料の引っ張り強度が、６．２５ｋｇｆ/ｍｍ２の場合の冷熱サイクルＮと接合部１８ｂの接合面積Ｓとの関係が曲線Ｃで、同値が６．８ｋｇｆ/ｍｍ２の場合の関係が曲線Ｄで示されている。曲線Ｃは、冷熱サイクルが４０００サイクルを越えても、接合部１８ｂの接合面積Ｓが０．２ｍｍ２程度確保されていることがわかる。このように、帯状導電部材１８に、６．２５ｋｇｆ/ｍｍ２以下の引っ張り強度を有する材料が用られることで、超音波接合時に接合部に生じる残留応力が緩和され、接合部において冷熱負荷により発生する熱応力に対し、長時間にわたり耐え得る接合状態を得ることが可能となる。
又、本発明の実施の形態では、帯状導電部材１８の接合部１８ｂの近傍に位置するネック部１８ｃに、ループ部１８ａよりも曲げ剛性を意図的に低下させたくびれ部１８ｄが形成されることが望ましい。図１３には、ネック部１８ｃの最小厚さが各々７６．３μｍと１４１．８μｍの場合における、冷熱サイクルＮと接合部１８ｂの接合面積Ｓとの関係が示されている。この図から明らかなように、ネック部１８ｃの最小厚さが各々７６．３μｍの場合には、冷熱サイクルが４０００サイクルを越えても、接合部１８ｂの接合面積Ｓが０．２ｍｍ２程度確保されているが、ネック部１８ｃの最小厚さが各々１４１．８μｍの場合には、冷熱サイクルが１５００サイクルを越えると、接合部１８ｂは剥離することとなる。このように、帯状導電部材１８の接合部１８ｂの近傍に位置するネック部１８ｃに、くびれ部１８ｄが形成されることで、帯状導電部材１８のループ部１８ａに生ずる熱伸縮を、ネック部１８ｃの変形を積極的に促すことにより吸収し、接合部１８ｂを剥離させる方向へと熱応力が作用することを回避することが可能となる。
さらに、本発明の実施の形態では、帯状導電部材１８のネック部１８ｃに６０°〜１２０°の角度が与えられていることが望ましい。前述のごとく、図７（ａ）は、ネック部１８ｃに角度θ＝９０°を与えた場合であるが、帯状導電部材１８の熱変形の前後（符号１８が変形前、１８’が変形後を示す。図７（ｂ）も同じ。）によるネック部１８ｃの角度変化はほとんど生じない。一方、図７（ｂ）はネック部１８ｃに角度θ＝３０°を与えた場合を示しているが、帯状導電部材１８の熱変形の前後でのネック部１８ｃの角度変化が顕著に表れ、接合部１８ｂの剥離を引き起こす大きな要因となることがわかる。
本発明者らによれば、帯状導電部材１８のネック部１８ｃに、熱変形の前後でのネック部１８ｃの角度変化を回避することが可能な角度、具体的には６０°〜１２０°の角度を与えることにより、帯状導電部材１８のループ部１８ａに生ずる熱伸縮に伴う熱応力が、接合部１８ｂに対する直角方向成分により多く配分され、接合部１８ｂを剥離させる方向へと熱応力が作用することを回避することができることが明らかとなった。
以上の理由から、本発明の実施の形態によれば、冷熱負荷による接合面積の劣化曲線（図９、図１１〜図１３）の傾きを小さくすることができる。したがって、図１４（ａ）に示されるように、アルミワイヤ２２と、本発明の実施の形態に係る帯状導電部材１８とに、同一のボンド荷重Ｆを加えた場合において、半導体素子１４の電極部に生じる酸化防止膜の破壊が、図１４（ｂ）に符号Ｅで示されるように、帯状導電部材１８において起こり難く、接合強度が低くなる傾向であるにもかかわらず、それを打消し、冷熱負荷による接合面積の劣化曲線の傾きを小さくするものである。よって、パワー半導体モジュールの性能及び信頼性の向上を図ることが可能となる。
上記の各作用効果は、帯状導電部材１８の断面が、角形、六角、八角等の多角形ないし楕円形の、何れの形状をなしている場合にも得られるものである。
本発明の実施の形態に係るパワー半導体モジュールの斜視図である。 （ａ）は、図１に示すパワー半導体モジュールの、帯状導電部材のループ部、接合部及びネック部を示す側面図であり、（ｂ）は、（ａ）の接合部の拡大図である。 上段には、図２に示す接合部の平面図を、中段には接合部の断面視図を、下段には接合部の透過視図を夫々示している。 （ａ）は、本発明の実施の形態に係る帯状導電部材の接合部を示す模式図であり、（ｂ）は、ボンダツールにより接合部を形成した場合を示す模式図である。 本発明の実施の形態に係る帯状導電部材のネック部に、くびれ部を形成した例を示す模式図である。 本発明の実施の形態に係る、くびれ部となる凹部が、１箇所ないし複数箇所設けられた帯状導電部材を示す模式図である。 （ａ）は、本発明の実施の形態に係る帯状導電部材のネック部に角度θ＝９０°を与えた場合の、帯状導電部材の熱変形の前後の状態を示す模式図であり、（ｂ）は、本発明の実施の形態に係る帯状導電部材のネック部に角度θ＝３０°を与えた場合の、帯状導電部材の熱変形の前後の状態を示す模式図である。 本発明の実施の形態に係る、半導体素子に突起を形成し、帯状導電部材の接合部を半導体素子の電極に超音波接合する際に、ネック部が突起に当接して強制的に曲げられるようにすることで、ネック部に必要な角度を与えた例を示す模式図である。 本発明の実施の形態に係る帯状導電部材の、冷熱負荷による接合面積の劣化曲線である。 本発明の実施の形態に係る帯状導電部材の、冷熱負荷を受けた際の接合部の厚さとその接合面積との関係を示す曲線である。 本発明の実施の形態に係る帯状導電部材の、冷熱負荷による接合面積の劣化曲線である。 本発明の実施の形態に係る帯状導電部材の、冷熱負荷による接合面積の劣化曲線である。 本発明の実施の形態に係る帯状導電部材の、冷熱負荷による接合面積の劣化曲線である。 本発明の実施の形態に係る帯状導電部材を用いた場合の不利な点を説明するものであり、（ａ）はボンド荷重付与前の状態を、（ｂ）はボンド荷重付与後の状態を示す模式図である。
１０：パワー半導体モジュール、１２：基板、１４：半導体素子、１６：バスバー、１８：帯状導電部材、１８ａ：ループ部、１８ｂ：接合部、１８ｃ：ネック部、１８ｄ：くびれ部

Claims (14)

  1. 基板に配置された半導体素子に対し、厚さが０．１５ｍｍ〜０．６ｍｍ、幅が０．８４ｍｍ以上である断面角形のアルミ製の帯状導電部材を超音波接合し、かつ、該帯状導電部材の少なくとも接合部の厚さを１２０μｍ以下とし、超音波接合後に、前記接合部の結晶方位角差の平均値が０．６°以下となるように熱処理を施すことを特徴とするパワー半導体モジュールの製造方法。
  2. 基板に配置された半導体素子に対し、厚さが０．１５ｍｍ〜０．６ｍｍ、幅が０．８４ｍｍ以上である断面角形のアルミ製の帯状導電部材を超音波接合し、超音波接合後に、前記接合部の結晶方位角差の平均値が０．６°以下となるように熱処理を施すことを特徴とするパワー半導体モジュールの製造方法。
  3. 基板に配置された半導体素子に対し、少なくとも接合部の厚さが１２０μｍ以下のアルミ製の帯状導電部材を超音波接合し、超音波接合後に、前記接合部の結晶方位角差の平均値が０．６°以下となるように熱処理を施すことを特徴とするパワー半導体モジュールの製造方法。
  4. 前記接合部の超音波接合時の接合面積を０．８０ｍｍ２以上確保することを特徴とする請求項１から３のいずれか１項記載のパワー半導体モジュールの製造方法。
  5. 前記帯状導電部材に、６．２５ｋｇｆ/ｍｍ２以下の引っ張り強度を有する材料を用いることを特徴とする請求項１から４のいずれか１項記載のパワー半導体モジュールの製造方法。
  6. 前記帯状導電部材の、前記接合部の近傍に位置するネック部に、くびれ部を形成することを特徴とする請求項１から５のいずれか１項記載のパワー半導体モジュールの製造方法。
  7. 前記ネック部に６０°〜１２０°の角度を与えることを特徴とする請求項１から６のいずれか１項記載のパワー半導体モジュールの製造方法。
  8. 基板に配置された半導体素子に対し、厚さが０．１５ｍｍ〜０．６ｍｍ、幅が０．８４ｍｍ以上である断面角形のアルミ製の帯状導電部材が、先端部形状に凹凸を持たせたボンダツールにより超音波接合されてその凹凸形状が転写され、かつ、該帯状導電部材の接合部の、最も薄い部分の厚さが１２０μｍ以下となっていることを特徴とするパワー半導体モジュール。
  9. 前記接合部の超音波接合時の接合面積が０．８０ｍｍ２以上であることを特徴とする請求項８記載のパワー半導体モジュール。
  10. 前記接合部の結晶方位角差の平均値が０．６°以下となるように、超音波接合後に熱処理がなされていることを特徴とする請求項８又は９記載のパワー半導体モジュール。
  11. 前記接合部の結晶方位角差の平均値が０．６°以下となるように、超音波接合後に所定時間放置されていることを特徴とする請求項８から１０のいずれか１項記載のパワー半導体モジュール。
  12. 前記帯状導電部材に、６．２５ｋｇｆ/ｍｍ２以下の引っ張り強度を有する材料が用いられていることを特徴とする請求項８から１１のいずれか１項記載のパワー半導体モジュール。
  13. 前記帯状導電部材の、前記接合部の近傍に位置するネック部に、くびれ部が形成されていることを特徴とする請求項８から１２のいずれか１項記載のパワー半導体モジュール。
  14. 前記ネック部に６０°〜１２０°の角度が与えられていることを特徴とする請求項８から１３のいずれか１項記載のパワー半導体モジュール。
JP2005182242A 2005-06-22 2005-06-22 パワー半導体モジュール及びその製造方法 Expired - Fee Related JP4577509B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005182242A JP4577509B2 (ja) 2005-06-22 2005-06-22 パワー半導体モジュール及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005182242A JP4577509B2 (ja) 2005-06-22 2005-06-22 パワー半導体モジュール及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007005474A JP2007005474A (ja) 2007-01-11
JP4577509B2 true JP4577509B2 (ja) 2010-11-10

Family

ID=37690810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005182242A Expired - Fee Related JP4577509B2 (ja) 2005-06-22 2005-06-22 パワー半導体モジュール及びその製造方法

Country Status (1)

Country Link
JP (1) JP4577509B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4993089B2 (ja) * 2007-04-18 2012-08-08 トヨタ自動車株式会社 パワー半導体モジュールとその配線方法
EP2099121B1 (en) * 2008-03-04 2017-10-18 Kabushiki Kaisha Toyota Jidoshokki Power converter apparatus
JP5433526B2 (ja) * 2010-08-11 2014-03-05 株式会社日立製作所 電子機器とその製造方法
JP5512845B2 (ja) * 2013-02-25 2014-06-04 ルネサスエレクトロニクス株式会社 半導体装置
JP6279860B2 (ja) * 2013-09-09 2018-02-14 三菱電機株式会社 半導体装置
US10882134B2 (en) 2017-04-04 2021-01-05 Kulicke And Soffa Industries, Inc. Ultrasonic welding systems and methods of using the same
US20190115704A1 (en) * 2017-10-13 2019-04-18 Kulicke and Soffa Indsutries,Inc. Conductive terminals, busbars, and methods of preparing the same, and methods of assembling related power
WO2020112635A1 (en) 2018-11-28 2020-06-04 Kulicke And Soffa Industries, Inc. Ultrasonic welding systems and methods of using the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5775743U (ja) * 1980-10-27 1982-05-11
JPS5948947A (ja) * 1982-09-14 1984-03-21 Toshiba Corp 半導体装置
JPH02224348A (ja) * 1989-02-27 1990-09-06 Fuji Electric Co Ltd 半導体装置
JPH0574832A (ja) * 1991-09-13 1993-03-26 Hitachi Ltd 半導体装置
JPH06326160A (ja) * 1993-05-10 1994-11-25 Nippon Steel Corp 高周波混成集積回路
JPH11330134A (ja) * 1998-05-12 1999-11-30 Hitachi Ltd ワイヤボンディング方法およびその装置並びに半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5775743U (ja) * 1980-10-27 1982-05-11
JPS5948947A (ja) * 1982-09-14 1984-03-21 Toshiba Corp 半導体装置
JPH02224348A (ja) * 1989-02-27 1990-09-06 Fuji Electric Co Ltd 半導体装置
JPH0574832A (ja) * 1991-09-13 1993-03-26 Hitachi Ltd 半導体装置
JPH06326160A (ja) * 1993-05-10 1994-11-25 Nippon Steel Corp 高周波混成集積回路
JPH11330134A (ja) * 1998-05-12 1999-11-30 Hitachi Ltd ワイヤボンディング方法およびその装置並びに半導体装置

Also Published As

Publication number Publication date
JP2007005474A (ja) 2007-01-11

Similar Documents

Publication Publication Date Title
JP4577509B2 (ja) パワー半導体モジュール及びその製造方法
US8395262B2 (en) Semiconductor device and method for manufacturing the same
WO2012157584A1 (ja) 半導体装置とその製造方法
US7709947B2 (en) Semiconductor device having semiconductor element with back electrode on insulating substrate
US5698898A (en) Semiconductor apparatus with a multiple element electrode structure
JP4717604B2 (ja) 配線基板およびそれを用いた半導体装置
JP4226200B2 (ja) 半導体装置およびその製造方法
JP2005142282A (ja) インターコネクタ、並びに、それを用いる太陽電池ストリングおよびその製造方法、並びに、その太陽電池ストリングを用いる太陽電池モジュール
JP5972454B2 (ja) バスバーおよびバスバーの製造方法
JP4967277B2 (ja) 半導体装置およびその製造方法
JP5884752B2 (ja) 超音波接合装置及び半導体装置の製造方法
JP2009038139A (ja) 半導体装置およびその製造方法
JP5916651B2 (ja) 電力用半導体装置の製造方法
JP4645276B2 (ja) 半導体装置
JP6834815B2 (ja) 半導体モジュール
US20040251528A1 (en) Electric power semiconductor device
JP4485995B2 (ja) パワー半導体モジュール
JP3350352B2 (ja) 配線パターンを有する半導体装置の支持基体
JP4870204B2 (ja) パワー半導体モジュール
JP5363361B2 (ja) 半導体装置及びその製造方法
JP5602703B2 (ja) パワー半導体モジュール
JP5400533B2 (ja) 半導体装置におけるワイヤボンディング構造の設計方法
JP5145168B2 (ja) 半導体装置
JP4329187B2 (ja) 半導体素子
JP5674537B2 (ja) 電気部品モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100728

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100810

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4577509

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees