JP4573657B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP4573657B2 JP4573657B2 JP2005019710A JP2005019710A JP4573657B2 JP 4573657 B2 JP4573657 B2 JP 4573657B2 JP 2005019710 A JP2005019710 A JP 2005019710A JP 2005019710 A JP2005019710 A JP 2005019710A JP 4573657 B2 JP4573657 B2 JP 4573657B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- circuit board
- land
- sealing resin
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/81385—Shape, e.g. interlocking features
Landscapes
- Wire Bonding (AREA)
Description
本発明は、半導体装置及びその製造方法に関するものである。 The present invention relates to a semiconductor device and a manufacturing method thereof.
実装技術の分野においては、電子機器の小型化・高機能化に伴い、高密度な実装が要求されている。その中で、半導体素子に突起電極を設け、回路基板のランドにフリップチップ実装して成る半導体装置が開発されている。 In the field of packaging technology, high-density packaging is required as electronic devices become smaller and more functional. Among them, a semiconductor device has been developed in which a protruding electrode is provided on a semiconductor element and flip-chip mounted on a land of a circuit board.
従来のこの種の半導体装置の製造方法について、図6を参照して説明する。まず、図6(a)に示すように、周知の技術である成膜工程、リソグラフィ工程、エッチング工程を経て任意の回路が形成されている半導体素子21の電極22上に、この半導体素子21を実装する回路基板との電気的な接続を図るための突起電極25が形成される。突起電極25は、キャピラリー23の貫通孔を通して突出させた金、アルミニウムなどの金属線24の先端部に放電電流を流して金属ボールを形成した状態で、キャピラリー23にて金属ボールを半導体素子21の電極22に接触させ、加圧力及び超音波振動を加えることにより、電極22と金属ボールを接合させた後、キャピラリー23を上昇させて金属線24を破断することで形成される。
A conventional method of manufacturing this type of semiconductor device will be described with reference to FIG. First, as shown in FIG. 6A, the
一方、図6(b)に示すように、回路基板26の半導体素子21を実装する面上に封止用の樹脂シート27を配置し、貼付ツール28を用いて加熱、加圧を行って、半導体素子21が実装される領域に樹脂シート27を貼り付ける。次に、図6(c)に示すように、回路基板26のランド29と半導体素子21の突起電極25とが対向するように、回路基板26上に半導体素子21を位置合わせし、半導体素子21を搭載する。
On the other hand, as shown in FIG. 6B, a
次に、図6(d)に示すように、熱圧着ツール30により加圧、加熱を行う。これにより、突起電極25がレベリングされながらランド29に電気的及び機械的に接合され、同時に樹脂シート27の溶融・硬化反応が行われ、半導体素子21と回路基板26とが封止される。
Next, as shown in FIG. 6D, pressurization and heating are performed with a
このとき、突起電極25の形成時の位置精度、半導体素子21の装着時の位置合わせ精度、ランド29の形状、熱圧着ツール30の平行度等の誤差の複合によって、図6(e)に示すように、半導体素子21の突起電極25がランド29の上を滑って対応するランド29に対して位置ずれし、半導体素子21の回路基板26に対する電気的な接続の信頼性が大幅に低下するという問題があった。
At this time, as shown in FIG. 6E due to a combination of errors such as the positional accuracy when the protruding
このような問題を解決する半導体装置も既に提案されている(例えば、特許文献1参照。)。次に、この特許文献1に開示された半導体装置を図7を参照して説明する。
A semiconductor device that solves such a problem has already been proposed (see, for example, Patent Document 1). Next, the semiconductor device disclosed in
図7において、半導体装置31は、半導体素子32と回路基板35を電気的及び機械的に接続し、半導体素子32と回路基板35との間を封止樹脂38にて封止して構成されている。半導体素子32の電極33上には、例えば金から成る突起電極34が形成され、この突起電極34を回路基板35の対応する各ランド36に形成された凹孔37にて受けた状態で、突起電極34とランド36を機械的及び電気的に接合することにより、半導体素子32と回路基板35が機械的及び電気的に接続されている。また、封止樹脂38にて、突起電極34とランド36の接続部が保護されている。このように、回路基板35のランド36に凹孔37を形成し、その凹孔37にて突起電極34を受けることで、突起電極34がランド36上を滑って位置ずれすることを防止する構成とされている。
しかしながら、図7に示すような構成では、ランド36に形成した凹孔37内まで封止樹脂38が均一に充填されず、未充填部分が発生することがある。ランドと突起電極の接合部に封止樹脂の未充填部分が存在すると、一般的に行われる吸湿リフロー試験等で、この未充填部分に浸入した水分が水蒸気爆発を起こし、接続不良を発生する恐れがあり、回路基板35に対する半導体素子32の電気的な接続の信頼性が大幅に低下するという問題がある。
However, in the configuration shown in FIG. 7, the
本発明は、上記従来の課題を解決するもので、突起電極とランドの位置ずれを生じずかつその接続部に封止樹脂が空房を生じることなく充填されて電気的接続に高い信頼性を確保できる半導体装置及びその製造方法を提供することを目的とする。 The present invention solves the above-described conventional problems, and does not cause misalignment between the projecting electrode and the land, and the sealing resin is filled in the connection portion without causing vacancies, thereby ensuring high reliability in electrical connection. An object of the present invention is to provide a semiconductor device and a method for manufacturing the same.
本発明の半導体装置は、半導体素子を回路基板上にフリップチップ実装し、半導体素子と回路基板との間に封止樹脂を充填して成る半導体装置であって、半導体素子の各電極にそれぞれ突起電極を設け、各突起電極を接合する回路基板のランドの内の少なくとも複数のランドに、前記突起電極の先端部が挿入される凹孔と、前記凹孔内空間を側方に開放し、前記複数のランド間において開口方向が異なる開放溝とを有する断続環状突部から成る位置規制突部を設けたものである。 A semiconductor device according to the present invention is a semiconductor device in which a semiconductor element is flip-chip mounted on a circuit board, and a sealing resin is filled between the semiconductor element and the circuit board, and a protrusion is formed on each electrode of the semiconductor element. An electrode is provided, and at least a plurality of lands in the circuit board land to which the protruding electrodes are joined, a concave hole into which the tip end portion of the protruding electrode is inserted, and a space in the concave hole are opened to the side, Position-regulating protrusions comprising intermittent annular protrusions having open grooves with different opening directions between a plurality of lands are provided.
この構成によれば、半導体素子の複数の突起電極が位置規制突部で位置規制されることで、半導体素子の各突起電極と回路基板の各ランドを確実に位置決めすることができ、半導体素子を位置ずれを生じることなく回路基板に搭載でき、かつ半導体素子と回路基板の間に封止樹脂を充填する際に封止樹脂は位置規制突部以外の部分からランド上に円滑かつ確実に流入し、また余分な封止樹脂が円滑に流出するため、空房を噛み込まず、各突起電極の周囲に封止樹脂を均一に充填できるため、信頼性の高い電気的接続を確保することができる。 According to this configuration, since the multiple projecting electrodes of the semiconductor element is restricted in position by the position restraining projections, it is possible to reliably position the respective land of the projecting electrodes and the circuit board of the semiconductor device, a semiconductor element Can be mounted on the circuit board without causing positional displacement, and when filling the sealing resin between the semiconductor element and the circuit board, the sealing resin smoothly and surely flows from the portion other than the position restricting projection onto the land. In addition, since the excess sealing resin flows out smoothly, the sealing resin can be uniformly filled around the protruding electrodes without biting the vacancies, and a highly reliable electrical connection can be ensured. .
また、この構成によれば、半導体素子の突起電極を凹孔に挿入することで、突起電極とランドを確実に位置決めでき、また封止樹脂の充填時にも封止樹脂が開放溝を通して凹孔内に確実に流入し、また余分な封止樹脂が円滑に流出するため、空房を噛み込まず、各突起電極の周囲に封止樹脂を均一に充填できる。 Further, recessed holes according to the configuration of this, by inserting the protruding electrodes of the semiconductor element to the concave hole, the projection electrodes and the land can reliably positioned, and also the sealing resin at the time of filling of the sealing resin through the open groove As a result, the excess sealing resin flows in securely, and the excess sealing resin flows out smoothly, so that the sealing resin can be uniformly filled around the protruding electrodes without biting the vacancies.
また、この構成によれば、各凹孔内に挿入した各突起電極が開放溝の開放方向に一様に移動し、開放溝を通して凹孔内から抜け出すというような事態によって位置ずれを生じるのを防止することができる。 In addition, according to this configuration, each protruding electrode inserted into each concave hole moves uniformly in the opening direction of the open groove, and the positional deviation is caused by a situation such as coming out of the concave hole through the open groove. Can be prevented.
また、一部又は全部のランドにおいて、その凹孔から複数の方向に開放溝を形成すると、凹孔内に封止樹脂が均一に充填され易く、未充填部の発生を抑制することができる。 In addition, in some or all of the lands, when the open grooves are formed in a plurality of directions from the concave holes, the concave resin is easily filled with the sealing resin, and generation of unfilled portions can be suppressed.
また、凹孔内が金メッキ処理されていると、半導体素子の突起電極との接合を安定して行うことができる。 Moreover, when the inside of the concave hole is gold-plated, it is possible to stably perform bonding with the protruding electrode of the semiconductor element.
また、凹孔が上方に向けて広がるテーパ状に形成されていると、突起電極がテーパ状の側壁部を滑って円滑に凹孔内に挿入され、確実に凹孔内に位置決めすることができる。 Further, when the concave hole is formed in a taper shape extending upward, the protruding electrode can be smoothly inserted into the concave hole by sliding on the tapered side wall portion, and can be reliably positioned in the concave hole. .
また、本発明の半導体装置の製造方法は、半導体素子を回路基板上にフリップチップ実装し、半導体素子と回路基板との間に封止樹脂を充填して成る半導体装置の製造方法であって、半導体素子の回路面上に形成された各電極にそれぞれ突起電極を形成する突起電極形成工程と、回路基板に、電子部品の各突起電極をそれぞれ接合するランドを形成するとともに、少なくとも複数のランドに、前記突起電極の先端部が挿入される凹孔と、前記凹孔内空間を側方に開放し、前記複数のランド間において開口方向が異なる開放溝とを有する断続環状突部から成る位置規制突部を形成するランド形成工程と、回路基板上の半導体素子実装領域に封止樹脂を配置する封止樹脂配置工程と、半導体素子の突起電極とランドを位置決めした状態で半導体素子を回路基板に搭載する半導体素子搭載工程と、搭載した半導体素子を所定の圧着温度及び圧着圧力で所定の圧着時間回路基板に熱圧着する圧着工程とを備えたものである。 The semiconductor device manufacturing method of the present invention is a semiconductor device manufacturing method in which a semiconductor element is flip-chip mounted on a circuit board, and a sealing resin is filled between the semiconductor element and the circuit board. a protruding electrode forming step of forming the respective projection electrodes to the electrodes formed on the circuit surface of the semiconductor element to the circuit board, to form a land for joining the protruding electrodes of the electronic component, respectively, least several also An intermittent annular projection having a recess hole into which the tip end portion of the protruding electrode is inserted, and an open groove having a different opening direction between the plurality of lands. semiconductor element in the state the land forming a position restricting projection, which is positioned a sealing resin placement step of placing the sealing resin to the semiconductor element mounting region on the circuit board, the projection electrodes and the lands of the semiconductor device comprising A semiconductor element mounting step of mounting the circuit board, in which a pressure bonding step of thermocompression bonding at a predetermined compression time the circuit board a semiconductor device mounted at a predetermined compression temperature and compression pressure.
この構成によると、半導体素子の複数の突起電極を回路基板の対応するランドに形成された位置規制突部にて位置決めして半導体素子を回路基板に搭載した後、半導体素子を回路基板に対して熱圧着して半導体素子の電極を回路基板の対応するランドに接合することにより、熱圧着時に半導体素子の突起電極が位置規制突部で位置規制されていることで半導体素子の突起電極がランド上を滑って対応するランドに対して位置ずれするのを抑制することができ、またランド上を円滑に封止樹脂が流動できるので封止樹脂に空房を噛み込まず、封止樹脂が均一に充填され、信頼性の高い半導体装置を得ることができる。 According to this configuration, after the plurality of protruding electrodes of the semiconductor element are positioned by the position restricting protrusions formed on the corresponding lands of the circuit board and the semiconductor element is mounted on the circuit board, the semiconductor element is mounted on the circuit board. By bonding the electrode of the semiconductor element to the corresponding land of the circuit board by thermocompression bonding, the protruding electrode of the semiconductor element is regulated on the land by the position regulating projection at the time of thermocompression bonding. Can be prevented from slipping relative to the corresponding land, and the sealing resin can flow smoothly on the land, so the sealing resin does not bite into the sealing resin and fills the sealing resin uniformly. Thus, a highly reliable semiconductor device can be obtained.
本発明の半導体装置及びその製造方法によれば、半導体素子の複数の突起電極を回路基板の対応するランドに形成された位置規制突部で位置規制することで、半導体素子を位置ずれを生じることなく回路基板に搭載できる。また、半導体素子と回路基板の間に封止樹脂を充填する際にランド上を封止樹脂が円滑に流動するため、封止樹脂に空房を噛み込まず、突起電極の周囲に封止樹脂を均一に充填できる。かくして、信頼性の高い電気的接続を確保した半導体装置を得ることができる。 According to the semiconductor device and the manufacturing method thereof of the present invention, the position of the plurality of protruding electrodes of the semiconductor element is regulated by the position regulating projections formed on the corresponding land of the circuit board, thereby causing the semiconductor element to be displaced. And can be mounted on a circuit board. Also, since the sealing resin smoothly flows on the land when the sealing resin is filled between the semiconductor element and the circuit board, the sealing resin is not surrounded by the sealing resin, and the sealing resin is placed around the protruding electrodes. Can be filled uniformly. Thus, a semiconductor device that ensures highly reliable electrical connection can be obtained.
以下、本発明の半導体装置及びその製造方法の一実施形態について、図1〜図5を参照しながら説明する。 Hereinafter, an embodiment of a semiconductor device and a manufacturing method thereof according to the present invention will be described with reference to FIGS.
図1(a)において、1は、周知の技術である成膜工程、リソグラフィ工程、エッチング工程を経て任意の回路が形成された半導体素子であり、回路基板2との電気的な接続を図るための電極3上に、ワイヤボンディング法やメッキ法により突起電極4が形成されている。
In FIG. 1A,
回路基板2は、周知の技術であるリソグラフィ工程、エッチング工程を経て任意の回路が形成されており、突起電極4に対応するランド5には2段エッチング法、ハーフエッチング法、メッキ法等により、位置規制突部6が形成されている。本実施形態では、位置規制突部6は、図1(b)に示すように、中央部に凹孔8を形成するとともに凹孔8の内部空間を側方に開放する開放溝9を形成する断続環状突部にて構成されている。その凹孔8内に突起電極4を挿入した後加圧力と熱を加えることで、突起電極4がレベリングされた状態で突起電極4とランド5が熱圧着され、半導体素子1と回路基板2が電気的に接続されている。
An arbitrary circuit is formed on the
このようにランド5に形成した位置規制突部6にて突起電極4を位置規制しているため、半導体素子1を回路基板2上に搭載する際に半導体素子1が回路基板2に対して傾斜している場合や、半導体素子1を回路基板2に加圧する際に半導体素子1の突起電極4に対する圧力のかけ方が均一でない場合でも、半導体素子1がランド5上を滑って位置ずれすることを抑制することができる。
Since the protruding
半導体素子1と回路基板2との間には、封止樹脂7が充填されている。封止樹脂7は、熱硬化性樹脂を用いており、硬化温度以下で加熱することで溶融し、同時に加圧することで半導体素子1と回路基板2との間を周囲に向けて流動する。さらに加熱し、硬化温度以上となると硬化し、半導体素子1と回路基板2とを強固に接着させる。
A sealing
本実施形態では、ランド5に、凹孔8とその内部空間を側方に開放する開放溝9が形成されているため、封止樹脂7の溶融時に開放溝9を通して溶融樹脂が凹孔8内に流入し、また余分な溶融樹脂が流出するため、凹孔8内に封止樹脂7の未充填部が発生しない。
In the present embodiment, the
なお、図2(a)に示すように、ランド5に形成された凹孔8の開放溝9による開放方向を全て同一方向とするのではなく、図2(b)に示すように、ランド5の配置領域の中心から略放射状に向いた方向にするなど、多様な方向とするのが好ましい。なぜなら、図2(a)に示すように開放方向が同一方向である場合は、半導体素子1の実装時に開放溝9より突起電極4がずれ落ちる恐れがあるが、開放溝9による凹孔8の開放方向を多様にすることで、半導体素子1が位置ずれすることを抑制することができる。
As shown in FIG. 2A, the opening directions of the recessed
また、ランド5における凹孔8の開放溝9を、図3に示すように複数設けるのが好ましい。なぜなら、開放溝9が複数設けられることで、封止樹脂7が溶融した際に凹孔8内に流入、流出し易いため、封止樹脂7の未充填部の発生を大幅に抑制することができるからである。図示例では、開放溝9を3方向に形成しているが、2方向でも、4方向以上でも良い。封止樹脂7の充填され易さからは、開放溝9が多い程よいが、多過ぎると突起電極4が抜け出す確率が高くなるため好ましくなく、突起電極4の形状・大きさによって適切に設計される。また、開放溝9による凹孔8の開放方向が多くても、その開放方向をランド5間で適当に異ならせることで突起電極4を抜け出しを防止することは可能である。
Moreover, it is preferable to provide a plurality of
なお、凹孔8内には、金メッキ処理が施されているのが好ましい。なぜなら、ランド5と突起電極4との安定した電気的接触を得ることができるからである。また、凹孔8はテーパ状に形成されることが好ましい。なぜなら、半導体素子1の実装時に、突起電極4がテーパ状の側壁部を滑って凹孔8内に案内され、突起電極4を確実に凹孔8内に位置決めできるからである。
The
以上の半導体装置の構成によれば、回路基板2のランド5に形成した凹孔8で半導体素子1の電極3に形成した突起電極4を受けるため、半導体素子1を回路基板2に搭載する際に、半導体素子1が回路基板2に対して傾斜している場合や、半導体素子1の加圧時に突起電極4に対する圧力のかけ方が均一でない場合でも、半導体素子1がランド5上を滑って対応するランド5に対して位置ずれすることを抑制することができ、さらに凹孔8内の空間を側方に開放する開放溝9を形成しているので、凹孔8内に封止樹脂7を未充填部を発生させることなく充填することができ、信頼性を向上し得る半導体装置を得ることができる。
According to the configuration of the semiconductor device described above, since the protruding
次に、以上の構成の半導体装置の製造工程を図4を参照して説明する。 Next, a manufacturing process of the semiconductor device having the above configuration will be described with reference to FIG.
まず、図4(a)に示すように、半導体素子1は、周知の技術である成膜工程、リソグラフィ工程、エッチング工程を経て任意の回路が形成されており、回路基板2との電気的な接続を図るための突起電極4を電極3上に形成する。
First, as shown in FIG. 4A, an arbitrary circuit is formed in the
本実施形態では、ワイヤボンディング法にて突起電極4を形成するため、キャピラリー11の貫通孔を通して突出させた金、アルミニウムなどの金属線12の先端部に放電電流を流して溶融させ、金ボールを形成した状態で、キャピラリー11にて金ボールを電極3に接触させ、加圧力及び超音波振動を加えることにより、電極3と金ボールとを接合し、その後キャピラリー11を上昇させ、金属線12を金ボールとの境界部近傍で破断することで、突起電極4が電極3上に形成される。具体例を示すと、金属線12として直径0.025mmの金線を用いることで、台座径が0.08mm、台座高さが0.02mm、頭頂高さが0.08mmの突起電極4を形成することができる。
In this embodiment, in order to form the protruding
一方、回路基板2には、図4(b)に示すように、周知の技術であるリソグラフィ工程、エッチング工程を経て任意の回路が形成されており、半導体素子1の突起電極4に対応するランド5には、2段エッチング法やハーフエッチング法、メッキ法等により、断続環状突部から成る位置規制突部6が形成され、この断続環状突部にて開放溝9を有する凹孔8が構成されている。次に、この回路基板2の半導体素子1が実装される面上に樹脂シート13を配置し、貼付けツール14を用いて加熱、加圧を行って、図4(c)に示すように半導体素子1が実装される領域に貼り付けられたシート状の封止樹脂7を設ける。
On the other hand, as shown in FIG. 4B, an arbitrary circuit is formed on the
具体例を示すと、ランド5は、厚みが0.012mm、直径が0.08mmとし、凹孔8はリソグラフィ法により直径0.05mm、開放溝9の幅を0.02mmのものを形成した。また、シート状の封止樹脂13として、厚みが0.04mmのエポキシ系の熱硬化性樹脂シートを使用し、80℃、3sec、44kPaの条件で貼り付けを行い、封止樹脂7を形成した。
As a specific example, the
次に、図4(c)に示すように、ランド5と突起電極4が対向するように、封止樹脂7を貼付けた回路基板2上に突起電極4を有する半導体素子1を位置合わせし、半導体素子1を回路基板2に搭載する。その際に、本実施形態では、ランド5における凹孔8の開放溝9の幅を、突起電極4の頭頂部径である金属線12の直径0.025mmよりも小さい0.02mmとしていることで、開放溝9を通して突起電極4がずれ落ちるのを抑制することができる。
Next, as shown in FIG. 4C, the
次に、図4(d)に示すように、熱圧着ツール15にて加圧、加熱を行うことにより、突起電極4が潰されてレベリングされながら、ランド5に電気的及び機械的に接合され、同時に封止樹脂7が溶融、硬化する。熱圧着条件は、210℃、20sec、220kPaとした。
Next, as shown in FIG. 4D, by applying pressure and heating with the
本実施形態によれば、回路基板2のランド5に形成した位置規制突部6にて構成された凹孔8で突起電極4を受けるため、突起電極4の形成時の位置精度、半導体素子1の実装時の位置合わせ精度、ランド5の形状、熱圧着ツール15の平行度等が多少ずれていても、位置ずれすることなく、確実に突起電極4とランド5とを接合することができる。
According to the present embodiment, since the protruding
また、凹孔8が開放溝9にて側方に開放されているため、開放溝9から溶融した封止樹脂7が流入、流出し易いため、封止樹脂7の未充填部の発生を抑制することができる。
Moreover, since the
上記実施形態では、図2(b)に示したように、矩形状の半導体素子1の四辺に沿って配設された全てのランド5に、位置規制突部6として断続環状突部を形成することで開放溝9を有する凹孔8を形成し、かつその開放溝9の開放方向を略放射状に配設した例を示したが、複数のランド5、例えば各辺の少なくとも1つのランド5にだけ開放溝9を有する凹孔8を形成し、その開放溝9の開放方向を互いに異ならせた構成としても良い。しかし、全てのランド5に凹孔8を形成することで、すべての突起電極4のそれぞれを挿入して位置決めできるため、より信頼性の高い電気的接続を確保することができる。
In the above-described embodiment, as shown in FIG. 2B, intermittent annular protrusions are formed as the
更に、位置規制突部6は、開放溝9を有する凹孔8を形成する断続環状突部に限定されるものではなく、例えば、図5に示すように、矩形状に配列されたランド5の四隅部に位置するランド5の矩形状配列の角部分に、円弧状の位置規制突部6を設けた構成としても良い。
Furthermore, the
なお、以上の実施形態の説明では、予め回路基板2上にシート状の封止樹脂7を貼付けた後、半導体素子1を実装し、熱圧着を行ったが、半導体素子1を搭載した後に、ペースト状の封止樹脂を回路基板2と半導体素子1との間に流し込んで充填する方法であっても同様の効果を奏することができる。
In the above description of the embodiment, the sheet-shaped
本発明の半導体装置及びその製造方法によれば、半導体素子の複数の突起電極を回路基板の対応するランドに形成された位置規制突部で位置規制することで、半導体素子を位置ずれを生じることなく回路基板に搭載でき、かつ半導体素子と回路基板の間に封止樹脂を充填する際にランド上を封止樹脂が円滑に流動するため、封止樹脂に空房を噛み込まず、突起電極の周囲に封止樹脂を均一に充填できるため、信頼性を向上し得る半導体装置を得るのに有用である。 According to the semiconductor device and the manufacturing method thereof of the present invention, the position of the plurality of protruding electrodes of the semiconductor element is regulated by the position regulating projections formed on the corresponding land of the circuit board, thereby causing the semiconductor element to be displaced. Can be mounted on the circuit board without any trouble, and when the sealing resin is filled between the semiconductor element and the circuit board, the sealing resin smoothly flows on the land. Since the periphery can be uniformly filled with a sealing resin, it is useful for obtaining a semiconductor device capable of improving reliability.
1 半導体素子
2 回路基板
3 電極
4 突起電極
5 ランド
6 位置規制突部(断続環状突部)
7 封止樹脂
8 凹孔
9 開放溝
DESCRIPTION OF
7 Sealing
Claims (5)
半導体素子の各電極にそれぞれ突起電極を設け、各突起電極を接合する回路基板のランドの内の少なくとも複数のランドに、
前記突起電極の先端部が挿入される凹孔と、
前記凹孔内空間を側方に開放し、前記複数のランド間において開口方向が異なる開放溝とを有する断続環状突部から成る位置規制突部が設けられたことを特徴とする半導体装置。 A semiconductor device in which a semiconductor element is flip-chip mounted on a circuit board, and a sealing resin is filled between the semiconductor element and the circuit board,
Protruding electrodes are provided on the respective electrodes of the semiconductor element, and at least a plurality of lands of the circuit board to which the protruding electrodes are joined,
A concave hole into which the tip of the protruding electrode is inserted;
A semiconductor device comprising a position restricting protrusion comprising an intermittent annular protrusion having an open groove that opens to the side in the concave hole and has different opening directions between the plurality of lands .
半導体素子の回路面上に形成された各電極にそれぞれ突起電極を形成する突起電極形成工程と、
回路基板に、電子部品の各突起電極をそれぞれ接合するランドを形成するとともに、少なくとも複数のランドに、前記突起電極の先端部が挿入される凹孔と、前記凹孔内空間を側方に開放し、前記複数のランド間において開口方向が異なる開放溝とを有する断続環状突部から成る位置規制突部を形成するランド形成工程と、
回路基板上の半導体素子実装領域に封止樹脂を配置する封止樹脂配置工程と、
半導体素子の突起電極とランドを位置決めした状態で半導体素子を回路基板に搭載する半導体素子搭載工程と、
搭載した半導体素子を所定の圧着温度及び圧着圧力で所定の圧着時間回路基板に熱圧着する圧着工程とを備えた
ことを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device comprising flip-chip mounting a semiconductor element on a circuit board and filling a sealing resin between the semiconductor element and the circuit board,
A protruding electrode forming step of forming a protruding electrode on each electrode formed on the circuit surface of the semiconductor element;
A circuit board, to form a land for joining the protruding electrodes of the electronic component, respectively, the least multiple land also, the concavity of the tip portion of the protruding electrode is inserted, the side of the concave hole space A land forming step of forming a position restricting protrusion including an intermittent annular protrusion having an open groove with an opening direction different between the plurality of lands .
A sealing resin arrangement step of arranging a sealing resin in a semiconductor element mounting region on the circuit board;
A semiconductor element mounting step of mounting the semiconductor element on the circuit board in a state where the protruding electrode and the land of the semiconductor element are positioned;
A method of manufacturing a semiconductor device, comprising: a step of thermocompression bonding a mounted semiconductor element to a circuit board at a predetermined pressure bonding temperature and pressure for a predetermined pressure bonding time.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005019710A JP4573657B2 (en) | 2005-01-27 | 2005-01-27 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005019710A JP4573657B2 (en) | 2005-01-27 | 2005-01-27 | Semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006210591A JP2006210591A (en) | 2006-08-10 |
JP4573657B2 true JP4573657B2 (en) | 2010-11-04 |
Family
ID=36967100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005019710A Expired - Fee Related JP4573657B2 (en) | 2005-01-27 | 2005-01-27 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4573657B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4745185B2 (en) * | 2006-10-03 | 2011-08-10 | アルプス電気株式会社 | Manufacturing method of semiconductor circuit module |
JP6093196B2 (en) * | 2013-01-29 | 2017-03-08 | スタンレー電気株式会社 | Flip-chip type semiconductor light emitting device, semiconductor device and manufacturing method thereof |
JP2015149314A (en) * | 2014-02-04 | 2015-08-20 | 富士通株式会社 | Semiconductor device and method of manufacturing the same |
CN111864038A (en) * | 2019-04-28 | 2020-10-30 | 陕西坤同半导体科技有限公司 | Display panel, display device and preparation method of display panel |
CN112151665B (en) * | 2019-06-27 | 2022-03-08 | 成都辰显光电有限公司 | Micro light-emitting diode device and preparation method thereof, display panel and manufacturing method thereof |
Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0521523A (en) * | 1991-07-17 | 1993-01-29 | Matsushita Electric Works Ltd | Semiconductor device mounting substrate |
JPH05235099A (en) * | 1992-02-21 | 1993-09-10 | Toshiba Corp | Circuit device mounting semiconductor |
JPH06151506A (en) * | 1992-11-06 | 1994-05-31 | Sony Corp | Electrode structure of base for mounting flip chip |
JPH06310565A (en) * | 1993-04-20 | 1994-11-04 | Fujitsu Ltd | Flip-chip bonding method |
JPH0837207A (en) * | 1994-07-22 | 1996-02-06 | Hitachi Ltd | Semiconductor mounting method |
JPH08111434A (en) * | 1994-10-06 | 1996-04-30 | Ricoh Co Ltd | Method and structure for connecting integrated circuit chip and board |
JPH10189655A (en) * | 1996-12-20 | 1998-07-21 | Sony Corp | Wiring board, semiconductor device and mounting of electronic component |
JPH11176878A (en) * | 1997-12-09 | 1999-07-02 | Hitachi Ltd | Semiconductor device, manufacturing and mounting methods therefor |
JPH11204913A (en) * | 1998-01-09 | 1999-07-30 | Sony Corp | Circuit board, mounting method and printed circuit board |
JPH11330141A (en) * | 1991-08-28 | 1999-11-30 | Hitachi Ltd | Bonding method for electronic circuit |
JP2001068509A (en) * | 1999-08-25 | 2001-03-16 | Matsushita Electric Ind Co Ltd | Semiconductor mounting method and semiconductor device |
JP2002016101A (en) * | 2000-06-28 | 2002-01-18 | Sharp Corp | Semiconductor device and its manufacturing method |
JP2003249524A (en) * | 2002-02-25 | 2003-09-05 | Seiko Epson Corp | Semiconductor device, manufacturing method therefor, circuit board and electronic equipment |
JP2004260033A (en) * | 2003-02-27 | 2004-09-16 | Sony Corp | Semiconductor device and method for manufacturing the same |
JP2005019895A (en) * | 2003-06-27 | 2005-01-20 | Denso Corp | Flip chip packaging structure |
JP2005079070A (en) * | 2003-09-04 | 2005-03-24 | Canon Inc | Board-to-board electrode jointing method and structure |
JP2006128606A (en) * | 2004-09-29 | 2006-05-18 | Alps Electric Co Ltd | Mounted structure for semiconductor component and method for manufacturing mounted substrate to be used therefor |
-
2005
- 2005-01-27 JP JP2005019710A patent/JP4573657B2/en not_active Expired - Fee Related
Patent Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0521523A (en) * | 1991-07-17 | 1993-01-29 | Matsushita Electric Works Ltd | Semiconductor device mounting substrate |
JPH11330141A (en) * | 1991-08-28 | 1999-11-30 | Hitachi Ltd | Bonding method for electronic circuit |
JPH05235099A (en) * | 1992-02-21 | 1993-09-10 | Toshiba Corp | Circuit device mounting semiconductor |
JPH06151506A (en) * | 1992-11-06 | 1994-05-31 | Sony Corp | Electrode structure of base for mounting flip chip |
JPH06310565A (en) * | 1993-04-20 | 1994-11-04 | Fujitsu Ltd | Flip-chip bonding method |
JPH0837207A (en) * | 1994-07-22 | 1996-02-06 | Hitachi Ltd | Semiconductor mounting method |
JPH08111434A (en) * | 1994-10-06 | 1996-04-30 | Ricoh Co Ltd | Method and structure for connecting integrated circuit chip and board |
JPH10189655A (en) * | 1996-12-20 | 1998-07-21 | Sony Corp | Wiring board, semiconductor device and mounting of electronic component |
JPH11176878A (en) * | 1997-12-09 | 1999-07-02 | Hitachi Ltd | Semiconductor device, manufacturing and mounting methods therefor |
JPH11204913A (en) * | 1998-01-09 | 1999-07-30 | Sony Corp | Circuit board, mounting method and printed circuit board |
JP2001068509A (en) * | 1999-08-25 | 2001-03-16 | Matsushita Electric Ind Co Ltd | Semiconductor mounting method and semiconductor device |
JP2002016101A (en) * | 2000-06-28 | 2002-01-18 | Sharp Corp | Semiconductor device and its manufacturing method |
JP2003249524A (en) * | 2002-02-25 | 2003-09-05 | Seiko Epson Corp | Semiconductor device, manufacturing method therefor, circuit board and electronic equipment |
JP2004260033A (en) * | 2003-02-27 | 2004-09-16 | Sony Corp | Semiconductor device and method for manufacturing the same |
JP2005019895A (en) * | 2003-06-27 | 2005-01-20 | Denso Corp | Flip chip packaging structure |
JP2005079070A (en) * | 2003-09-04 | 2005-03-24 | Canon Inc | Board-to-board electrode jointing method and structure |
JP2006128606A (en) * | 2004-09-29 | 2006-05-18 | Alps Electric Co Ltd | Mounted structure for semiconductor component and method for manufacturing mounted substrate to be used therefor |
Also Published As
Publication number | Publication date |
---|---|
JP2006210591A (en) | 2006-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6887738B2 (en) | Method of making semiconductor device with flip chip mounting | |
JP5039058B2 (en) | Semiconductor device mounting structure | |
US5897337A (en) | Process for adhesively bonding a semiconductor chip to a carrier film | |
TW409371B (en) | Semiconductor device and method of manufacturing the same | |
KR100336329B1 (en) | Manufacturing method of semiconductor device | |
JP3248149B2 (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
US6288445B1 (en) | Semiconductor device | |
JP4573657B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2011049244A (en) | Resin-sealed semiconductor device | |
JP2008288489A (en) | Process for producing built-in chip substrate | |
US8098045B2 (en) | Connector device, method of manufacturing the same, and battery pack using the same | |
JP5857361B2 (en) | Semiconductor device | |
JP2770821B2 (en) | Semiconductor device mounting method and mounting structure | |
JP2010118522A (en) | Semiconductor device and method for manufacturing the semiconductor device | |
JP2003273160A (en) | Semiconductor mounted module | |
CN108682631B (en) | LED light-emitting panel and manufacturing method thereof | |
US6331738B1 (en) | Semiconductor device having a BGA structure | |
JP2005353854A (en) | Wiring board and semiconductor device using the same | |
JP2001035886A (en) | Semiconductor device and its manufacture | |
JP2005167072A (en) | Semiconductor device and its manufacturing method | |
JP2003007765A (en) | Tab tape and bonding method | |
JP2005197488A (en) | Projection electrode, bonding capillary and semiconductor chip | |
JP2005303107A (en) | Lead frame, semiconductor device, and manufacturing method of them | |
JP2001127102A (en) | Semiconductor device and manufacturing method thereof | |
JP2005340738A (en) | Semiconductor device and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071108 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090521 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091027 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100817 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |