JPH11176878A - Semiconductor device, manufacturing and mounting methods therefor - Google Patents
Semiconductor device, manufacturing and mounting methods thereforInfo
- Publication number
- JPH11176878A JPH11176878A JP9338359A JP33835997A JPH11176878A JP H11176878 A JPH11176878 A JP H11176878A JP 9338359 A JP9338359 A JP 9338359A JP 33835997 A JP33835997 A JP 33835997A JP H11176878 A JPH11176878 A JP H11176878A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- semiconductor device
- bonding
- carrier substrate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置および
その実装方法に関し、特に、ＢＧＡ（ＢａｌｌＧｒｉｄ
Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃ
ｋａｇｅ）などの半導体装置における製造に適用して有
効な技術に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for mounting the same, and more particularly, to a BGA (Ball Grid).
Array) and CSP (Chip Size Pac)
The present invention relates to a technology that is effective when applied to the manufacture of a semiconductor device such as a semiconductor device.
【０００２】[0002]
【従来の技術】本発明者が検討したところによれば、表
面実装形パッケージの一種であるＢＧＡやＣＳＰなどの
半導体装置では、外部導出用リードの代わりとして球形
のはんだ、いわゆる、はんだボールが用いられている。2. Description of the Related Art According to studies by the present inventors, in semiconductor devices such as BGA and CSP which are a kind of surface mount type package, a spherical solder, that is, a so-called solder ball is used in place of an external lead-out lead. Have been.
【０００３】このはんだボールをパッケージ下部のキャ
リア基板に取りつける場合、該キャリア基板の電極に対
応した穴加工が施された治具によりはんだボールを真空
吸着し、半導体装置の電極またははんだボールにフラッ
クスを塗布した後、はんだボールをキャリア基板の電極
上に搭載している。そして、リフローによりはんだボー
ルを溶融してバンプを形成している。When the solder balls are mounted on a carrier substrate under the package, the solder balls are vacuum-adsorbed by a jig provided with holes corresponding to the electrodes of the carrier substrate, and a flux is applied to the electrodes or the solder balls of the semiconductor device. After the application, the solder balls are mounted on the electrodes of the carrier substrate. Then, the solder balls are melted by reflow to form bumps.
【０００４】なお、この種の半導体装置について詳しく
述べてある例としては、１９９５年１月１６日、株式会
社日経ＰＢ社発行、「日経エレクトロニクス」Ｐ７９〜
Ｐ８６があり、この文献には、ＣＳＰの半導体装置にお
ける構成などが記載されている。[0004] As an example describing this type of semiconductor device in detail, see "Nikkei Electronics" P79-Jan. 16, 1995, published by Nikkei PB Co., Ltd.
P86, and this document describes the configuration of a CSP semiconductor device.
【０００５】[0005]
【発明が解決しようとする課題】ところが、上記のよう
な表面実装形の半導体装置では、次のような問題点があ
ることが本発明者により見い出された。However, the present inventor has found that the above-mentioned surface-mount type semiconductor device has the following problems.
【０００６】近年、ＣＳＰなどの半導体装置においては
ファインピッチ化が進んでおり、それに伴い、はんだボ
ールが小さくなっているために電極とはんだボールの接
着面積が小さくなり、電極とはんだボールとの接着性が
悪くなってしまう恐れがある。In recent years, fine pitch has been advanced in semiconductor devices such as CSPs, and the solder balls have become smaller with the progress of the fine pitch, so that the bonding area between the electrodes and the solder balls has become smaller, and the bonding between the electrodes and the solder balls has become smaller. There is a risk that the sex will be worse.
【０００７】また、パッケージの形成を行う樹脂封止後
にはんだバンプを電極に接着させるので、酸化物の付着
などによって汚染された電極表面を洗浄する工程が必要
となり、製造工数が増えてしまうという問題がある。Further, since the solder bumps are adhered to the electrodes after resin sealing for forming the package, a step of cleaning the surface of the electrodes contaminated by the adhesion of oxides or the like is required, which increases the number of manufacturing steps. There is.
【０００８】さらに、半導体装置を実装する場合、リフ
ロー時にはんだボールが半導体装置それ自体の重みでつ
ぶれてしまい、隣接するはんだボールが接触し、ショー
トしてしまう恐れがある。このショートを防止するため
に高融点はんだを用いることも考えられるが、この場合
には、リフロー時の温度が高温になるためにパッケージ
のクラックなどが発生する恐れがある。Further, when a semiconductor device is mounted, the solder balls may be crushed by the weight of the semiconductor device itself during reflow, and adjacent solder balls may come into contact with each other and cause a short circuit. It is conceivable to use a high melting point solder in order to prevent this short circuit, but in this case, the temperature at the time of reflow becomes high, and there is a possibility that a package crack may occur.
【０００９】本発明の目的は、製造工数を増やすことな
く、バンプの接続信頼性を大幅に向上し、かつ実装時の
隣接するバンプ間のショートなどを防止することのでき
る半導体装置、その製造方法および実装方法を提供する
ことにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device capable of greatly improving the connection reliability of bumps and preventing a short circuit between adjacent bumps during mounting without increasing the number of manufacturing steps, and a method of manufacturing the same. And an implementation method.
【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.
【００１１】[0011]
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.
【００１２】すなわち、本発明の半導体装置は、キャリ
ア基板の裏面に前記半導体チップに設けられたチップ電
極と電気的に接続された複数の外部接続用端子に形成さ
れたバンプが、耐酸化性金属よりなるものである。That is, in the semiconductor device of the present invention, the bumps formed on the plurality of external connection terminals electrically connected to the chip electrodes provided on the semiconductor chip on the back surface of the carrier substrate are formed of an oxidation-resistant metal. Consisting of
【００１３】また、本発明の半導体装置は、前記バンプ
の先端部に、突起が形成されているものである。Further, in the semiconductor device according to the present invention, a projection is formed at a tip of the bump.
【００１４】さらに、本発明の半導体装置は、前記バン
プの突起の頂部が、平坦化された形状をなすものであ
る。Further, in the semiconductor device according to the present invention, the top of the bump projection has a flattened shape.
【００１５】また、本発明の半導体装置は、前記キャリ
ア基板の表面にはボンディングワイヤが接続されるボン
ディング用電極、および前記ボンディング用電極と前記
外部接続用端子とを電気的に接続する配線パターンが形
成されており、該バンプがチップ電極およびボンディン
グ用電極の直下に位置していないものである。Further, in the semiconductor device of the present invention, a bonding electrode to which a bonding wire is connected and a wiring pattern for electrically connecting the bonding electrode and the external connection terminal are provided on a surface of the carrier substrate. And the bump is not located immediately below the chip electrode and the bonding electrode.
【００１６】さらに、本発明の半導体装置の製造方法
は、キャリア基板の裏面に設けられた外部接続用端子に
バンプを形成する工程と、該バンプが形成されたキャリ
ア基板の表面に半導体チップを装着する工程と、該キャ
リア基板に設けられたボンディング用電極と半導体チッ
プに設けられたチップ電極とをワイヤボンディングによ
り電気的に接続する工程と、半導体チップおよびボンデ
ィングワイヤを樹脂封止する工程とを有するものであ
る。Further, in the method of manufacturing a semiconductor device according to the present invention, a step of forming a bump on an external connection terminal provided on a back surface of a carrier substrate, and mounting a semiconductor chip on a surface of the carrier substrate on which the bump is formed A step of electrically connecting the bonding electrode provided on the carrier substrate to the chip electrode provided on the semiconductor chip by wire bonding, and a step of resin-sealing the semiconductor chip and the bonding wires. Things.
【００１７】また、本発明の半導体装置の製造方法は、
前記半導体チップの装着時およびワイヤボンディング時
に、チップ電極直下ならびにボンディング用電極直下の
キャリア基板の裏面から支持する支持治具を用いるもの
である。Further, a method of manufacturing a semiconductor device according to the present invention
At the time of mounting the semiconductor chip and at the time of wire bonding, a support jig for supporting the back surface of the carrier substrate immediately below the chip electrode and directly below the bonding electrode is used.
【００１８】さらに、本発明の半導体装置の製造方法
は、前記バンプを形成する工程が、キャピラリの先端部
から出たバンプの材料からなるワイヤの先端部に放電エ
ネルギによってボールを形成する工程と、当該ボールに
外部接続用端子にボンディングする工程と、外部接続用
端子にボンディングされたボールをワイヤから切り離す
工程と、ワイヤを切り離すことによりボールに形成され
た突起の頂部を加圧して平坦化する工程とから構成され
るものである。Further, in the method of manufacturing a semiconductor device according to the present invention, the step of forming the bump includes a step of forming a ball by a discharge energy at a tip of a wire made of a material of the bump coming out of the tip of the capillary; A step of bonding the ball to the external connection terminal, a step of separating the ball bonded to the external connection terminal from the wire, and a step of pressing the top of the projection formed on the ball by separating the wire to flatten the top. It is composed of
【００１９】また、本発明の半導体装置の製造方法は、
前記外部接続端子へのボールのボンディングを超音波振
動を利用して行い、超音波振動の周波数が、１００ＫＨ
ｚ以上であるものである。Further, a method of manufacturing a semiconductor device according to the present invention
The bonding of the ball to the external connection terminal is performed using ultrasonic vibration, and the frequency of the ultrasonic vibration is 100 KH.
z or more.
【００２０】さらに、本発明の半導体装置の実装方法
は、キャリア基板の表面に半導体チップが搭載され、裏
面に前記半導体チップに設けられた半導体チップと電気
的に接続された複数の外部接続用端子が設けられ、該外
部接続用端子には先端に突起を有するバンプが形成され
てなる半導体装置を準備する工程と、該バンプに対応し
た電極が設けられた半導体装置を実装すべきプリント配
線基板を準備する工程と、バンプまたはプリント配線基
板のバンプに対応した電極に導電性ペーストを塗布する
工程と、バンプと該バンプに対応した電極とを導電性ペ
ーストによって接着することで電気的な接続を行う工程
とから構成されるものである。Further, in the method of mounting a semiconductor device according to the present invention, there is provided a semiconductor device mounted on a front surface of a carrier substrate, and a plurality of external connection terminals electrically connected to a semiconductor chip provided on the semiconductor chip on a back surface. A step of preparing a semiconductor device in which a bump having a protrusion at the tip is formed on the external connection terminal, and a printed wiring board on which a semiconductor device provided with an electrode corresponding to the bump is to be mounted. A preparing step, a step of applying a conductive paste to the bumps or the electrodes corresponding to the bumps of the printed wiring board, and performing an electrical connection by bonding the bumps and the electrodes corresponding to the bumps with the conductive paste. And a process.
【００２１】以上のことにより、製造工数を増加させる
ことなく、接続信頼性の高い半導体装置を製造すること
ができる。As described above, a semiconductor device with high connection reliability can be manufactured without increasing the number of manufacturing steps.
【００２２】[0022]
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。Embodiments of the present invention will be described below in detail with reference to the drawings.
【００２３】図１は、本発明の一実施の形態による半導
体装置の断面図、図２（ａ）は、本発明の一実施の形態
による半導体装置の主面の説明図、（ｂ）は、その底面
の説明図、図３は、フレームに固定されたフィルムキャ
リアの説明図、図４（ａ）は、本発明の一実施の形態に
よる半導体装置に形成されるバンプのボンディング時の
説明図、（ｂ）は、そのバンプの先端部における突起の
形成の説明図、図５は、本発明の一実施の形態による半
導体装置のワイヤボンディングの説明図、図６は、本発
明の一実施の形態による半導体装置の樹脂封止時の説明
図、図７は、本発明の一実施の形態による半導体装置の
プリント配線基板への実装の説明図、図８は、本発明の
一実施の形態による放熱板が設けられた半導体装置のプ
リント配線基板への実装の説明図である。FIG. 1 is a cross-sectional view of a semiconductor device according to one embodiment of the present invention, FIG. 2A is an explanatory view of a main surface of the semiconductor device according to one embodiment of the present invention, and FIG. FIG. 3 is an explanatory view of a film carrier fixed to a frame, FIG. 3A is an explanatory view of bonding a bump formed on a semiconductor device according to an embodiment of the present invention, FIG. (B) is an explanatory view of the formation of a protrusion at the tip of the bump, FIG. 5 is an explanatory view of wire bonding of a semiconductor device according to an embodiment of the present invention, and FIG. 6 is an embodiment of the present invention. FIG. 7 is an explanatory view of a semiconductor device according to an embodiment of the present invention at the time of resin sealing, FIG. 7 is an explanatory view of mounting a semiconductor device on a printed wiring board according to an embodiment of the present invention, and FIG. To printed wiring board of semiconductor device with board It is an explanatory view of the mounting.
【００２４】本実施の形態において、表面実装基板の一
種であるＣＳＰ型の半導体装置１は、図１および図２
（ａ）、（ｂ）に示すように、キャリア基板２が設けら
れている。このキャリア基板２は、たとえば、ポリイミ
ド樹脂材からなるベース基板２ａの表面に露出した、た
とえば、銅（Ｃｕ）からなる金属箔の配線パターン３が
直接または接着材を介して貼り付けられいる。In this embodiment, a CSP type semiconductor device 1 which is a kind of a surface mount substrate is shown in FIGS.
As shown in (a) and (b), a carrier substrate 2 is provided. The carrier substrate 2 has, for example, a metal foil wiring pattern 3 made of copper (Cu), which is exposed on the surface of a base substrate 2a made of a polyimide resin material, adhered directly or via an adhesive.
【００２５】この配線パターン３は、ワイヤボンディン
グによりチップ電極と電気的に接続するためのボンディ
ング電極、およびバンプを接続する外部接続用端子と一
体化されており、キャリア基板上に金属箔を貼り付けた
後、この金属箔にエッチング処理を施すことによって形
成される。また、この配線パターン３にはめっき処理が
施され、たとえば、金（Ａｕ）／ニッケル（Ｎｉ）膜ま
たはＡｕ／パラジウム（Ｐｄ）／Ｎｉ膜で形成される。The wiring pattern 3 is integrated with a bonding electrode for electrically connecting to a chip electrode by wire bonding and an external connection terminal for connecting a bump, and a metal foil is attached on a carrier substrate. After that, the metal foil is formed by performing an etching process. The wiring pattern 3 is subjected to a plating process, for example, a gold (Au) / nickel (Ni) film or an Au / palladium (Pd) / Ni film.
【００２６】キャリア基板２のそれぞれの周辺部近傍に
は、外部接続用端子となる電極４が所定のピッチで格子
状に並べられており、各々の電極４は、スルーホール５
を介して所定の配線パターン３と電気的に接続されてい
る。さらに、キャリア基板２における表面の中央部に
は、エポキシ系銀ペーストなどの接着材Ｓを介して半導
体チップ６が接着されている。In the vicinity of each peripheral portion of the carrier substrate 2, electrodes 4 serving as external connection terminals are arranged in a grid at a predetermined pitch.
And is electrically connected to a predetermined wiring pattern 3 via the. Further, a semiconductor chip 6 is bonded to the center of the surface of the carrier substrate 2 via an adhesive S such as an epoxy-based silver paste.
【００２７】半導体チップ６には、論理回路システム、
記憶回路システム、あるいはそれらの混合システムが搭
載されている。これら回路システムは、半導体チップ６
の主面（素子形成面）側に形成された複数の半導体素子
を配線で接続することで形成される。半導体チップ６の
主面には、各辺に沿って配列された複数のチップ電極が
配置されている。このチップ電極のそれぞれは、半導体
チップ６に形成された回路システムに電気的に接続され
ている。The semiconductor chip 6 includes a logic circuit system,
A storage circuit system or a mixed system thereof is mounted. These circuit systems include a semiconductor chip 6
Is formed by connecting a plurality of semiconductor elements formed on the main surface (element forming surface) side of the semiconductor device with wiring. A plurality of chip electrodes arranged along each side are arranged on the main surface of the semiconductor chip 6. Each of the chip electrodes is electrically connected to a circuit system formed on the semiconductor chip 6.
【００２８】そして、半導体チップ６に形成されたチッ
プ電極６ａと配線パターン３におけるボンディング用電
極とが、金線などのボンディングワイヤ７により電気的
に接続されている。The chip electrodes 6a formed on the semiconductor chip 6 and the bonding electrodes in the wiring pattern 3 are electrically connected by bonding wires 7 such as gold wires.
【００２９】また、キャリア基板２のそれぞれの電極４
には、該キャリア基板２の裏面側からバンプ８が電気的
に接続されている。バンプ８の材料としては、たとえ
ば、金（Ａｕ）やニッケル（Ｎｉ）などの耐酸化性金属
が用いられており、これらバンプ８の先端部には突起８
ａが形成されいる。The respective electrodes 4 of the carrier substrate 2
Are electrically connected to the bumps 8 from the back side of the carrier substrate 2. As a material of the bump 8, for example, an oxidation-resistant metal such as gold (Au) or nickel (Ni) is used.
a is formed.
【００３０】この突起部８ａの頂部は、半導体装置１の
プリント配線基板への実装の安定化を図ることを目的と
して平坦化処理されている。The top of the projection 8a is flattened for the purpose of stabilizing the mounting of the semiconductor device 1 on the printed wiring board.
【００３１】さらに、バンプ８が接続される電極４は、
キャリア基板２の配線パターン３におけるボンディング
エリアならびにキャリア基板２に搭載された半導体チッ
プ６のチップ電極６ａのそれぞれの直下には、位置しな
いように設けられている。Further, the electrode 4 to which the bump 8 is connected is
It is provided so as not to be located directly below each of the bonding area in the wiring pattern 3 of the carrier substrate 2 and the chip electrode 6a of the semiconductor chip 6 mounted on the carrier substrate 2.
【００３２】キャリア基板２の上部、すなわち、半導体
チップ６、配線パターン３、ボンディングワイヤなど
は、樹脂封止体で封止されている。この樹脂封止体は、
たとえば、フェノール系硬化材、シリコーンゴムおよび
フィラーが添加されたエポキシ系の樹脂で形成されてい
る。The upper portion of the carrier substrate 2, that is, the semiconductor chip 6, the wiring pattern 3, the bonding wires, and the like are sealed with a resin sealing body. This resin sealing body
For example, it is formed of an epoxy resin to which a phenolic hardener, silicone rubber, and a filler are added.
【００３３】次に、半導体装置１の製造工程について、
図３〜図６を用いて説明する。Next, the manufacturing process of the semiconductor device 1 will be described.
This will be described with reference to FIGS.
【００３４】まず、図３に示すように、複数のキャリア
基板２が形成されたフィルムキャリア１０を、たとえ
ば、Ｃｕ系合金材からなるハンドリング用のフレーム１
１に熱圧着などによって固定する。フィルムキャリア１
０は、たとえば、長辺方向に４列、短辺方向に２列連な
った、いわゆる、２列４連が１単位となっており、１単
位毎に処理が行われている。First, as shown in FIG. 3, a film carrier 10 on which a plurality of carrier substrates 2 are formed is placed on a handling frame 1 made of, for example, a Cu-based alloy material.
1 is fixed by thermocompression bonding or the like. Film carrier 1
For 0, for example, four rows in the long side direction and two rows in the short side direction, that is, two rows and four rows are one unit, and processing is performed for each unit.
【００３５】また、フィルムキャリア１０の長辺部近傍
には、位置決め用孔１０ａが所定の間隔で設けられてお
り、フレーム１１に設けられたつめ１１ａを該位置決め
用孔１０ａに挿入することによってフィルムキャリア１
０の位置決めが行われる。In the vicinity of the long side of the film carrier 10, positioning holes 10a are provided at predetermined intervals, and by inserting a pawl 11a provided in the frame 11 into the positioning hole 10a, the film is formed. Carrier 1
Zero positioning is performed.
【００３６】そして、フィルムキャリア１０が固定され
たフレーム１１を、図４（ａ）に示すように、バンプボ
ンディング装置に設けられたフレーム１１の固定を行う
ヒートブロック１２上に載置し、ボンディング用ツール
であるキャピラリ１３を用いてフィルムキャリア１０に
形成された電極にバンプ８を形成する。Then, the frame 11 to which the film carrier 10 is fixed is placed on a heat block 12 for fixing the frame 11 provided in a bump bonding apparatus, as shown in FIG. The bumps 8 are formed on the electrodes formed on the film carrier 10 using the capillary 13 as a tool.
【００３７】このキャピラリ１３の軸心には、バンプ８
の材料である、たとえば、金からなるワイヤ１４が通っ
ており、該キャピラリ１３の先端部から出たワイヤ１４
を電気トーチの放電エネルギによってワイヤ１４先端に
後にバンプとなるボールの形成を行う。A bump 8 is provided on the axis of the capillary 13.
A wire 14 made of, for example, gold, which passes through the tip of the capillary 13
Is formed on the distal end of the wire 14 by the discharge energy of the electric torch.
【００３８】ワイヤ１４の先端部に形成されたボール
は、キャリア基板２の電極４にキャピラリ１３で押圧
し、超音波併用熱圧着法などを用いて圧着接続される。
この時の超音波の周波数は、たとえば、１００ＫＨｚ以
上とすることによって接続時のエネルギ効率を高めるこ
とができ、バンプ８がファインピッチ化などによって小
型化しても少ない接着面積で確実に該バンプ８のボンデ
ィングを行うことができる。The ball formed at the distal end of the wire 14 is pressed against the electrode 4 of the carrier substrate 2 by the capillary 13 and is connected by crimping using a thermocompression method combined with ultrasonic waves.
By setting the frequency of the ultrasonic wave at this time to, for example, 100 KHz or more, the energy efficiency at the time of connection can be increased. Bonding can be performed.
【００３９】そして、ボールと電極部４との圧着が終了
すると、ワイヤ１４をクランプした状態でキャピラリ１
３を上昇させることによってワイヤ１４とボールとを該
ボール近傍の脆弱部で切り離し、電極４上にバンプ８を
形成させる。When the pressure bonding between the ball and the electrode portion 4 is completed, the capillary 1 is clamped with the wire 14 clamped.
By raising 3, the wire 14 and the ball are separated at the weak portion near the ball, and the bump 8 is formed on the electrode 4.
【００４０】このワイヤ１４とボールとの切り離しによ
って、バンプ８の先端部に尖った突起８ａ1 が形成され
る。この突起８ａ1 は、図４（ｂ）に示すように、半導
体装置１のプリント配線基板への実装時の安定化を図る
ため、平坦化し、突き出し量を均一化する処理、いわゆ
る、レベリングが施される。[0040] by disconnecting between the wire 14 and the ball, projections 8a 1 which pointed tip of the bump 8 is formed. The projections 8a 1, as shown in FIG. 4 (b), in order to stabilize the time of mounting on a printed wiring board of the semiconductor device 1, is flattened to homogenize the overhang process, so-called leveling facilities Is done.
【００４１】本実施の形態においては、たとえば、バン
プボンディング装置のキャピラリ１３の動作シーケンス
を利用し、キャピラリ１３の先端部１３ａに形成された
平坦面で突起８ａ1 の頂部を叩くことによりレベリング
を行う。この方法によると、バンプボンディング装置を
用いるので自動的にレベリングを行うことができる。[0041] In this embodiment, for example, using the operation sequence of the capillary 13 of the bump bonding apparatus, and leveling by tapping the top of the projections 8a 1 in flat surfaces formed on the tip portion 13a of the capillary 13 . According to this method, leveling can be performed automatically because a bump bonding apparatus is used.
【００４２】次に、フレーム１１に固定されたフィルム
キャリア１０が、ダイボンディング装置の支持治具に載
置され、該ダイボンディング装置により、予め接着材が
塗布されたキャリア基板２のチップ搭載エリアに半導体
チップ６が装着される。Next, the film carrier 10 fixed to the frame 11 is placed on a support jig of a die bonding apparatus, and the die bonding apparatus places the film carrier 10 in a chip mounting area of the carrier substrate 2 to which an adhesive has been applied in advance. The semiconductor chip 6 is mounted.
【００４３】半導体チップ６がそれぞれのキャリア基板
２上に装着された後、ワイヤボンディング装置におい
て、図５に示すように、ブロック１５に載置され、たと
えば、金などのボンディングワイヤ７によってボンディ
ングを行い、チップ電極６ａと配線パターン３における
ボンディング用電極とが電気的に接続される。After the semiconductor chips 6 are mounted on the respective carrier substrates 2, the semiconductor chips 6 are mounted on a block 15 as shown in FIG. 5 in a wire bonding apparatus and are bonded by bonding wires 7 such as gold. The chip electrode 6a and the bonding electrode in the wiring pattern 3 are electrically connected.
【００４４】なお、ダイボンディング時およびワイヤボ
ンディング時、ダイボンディングエリアならびにチップ
電極、キャリア基板２のボンディング用電極の直下で
は、キャリア基板２をダイボンディング装置の支持治具
およびワイヤボンディング装置のヒートブロック１５の
平坦面に密着させる必要があるため、キャリア基板２の
裏面から突出しているバンプ８の逃げとして、支持治具
およびヒートブロック１５に穴１５ａが設けられてい
る。At the time of die bonding and wire bonding, immediately below the die bonding area, the chip electrode, and the bonding electrode of the carrier substrate 2, the carrier substrate 2 is connected to the support jig of the die bonding apparatus and the heat block 15 of the wire bonding apparatus. The support jig and the heat block 15 are provided with holes 15a as clearances for the bumps 8 protruding from the back surface of the carrier substrate 2 because they need to be closely attached to the flat surface of the carrier substrate 2.
【００４５】これにより、ヒートブロック１５の主面
は、前述した穴１５ａ以外の部分が、キャリア基板２の
裏面と密着し、処理に必要な熱が均一に確保できるとと
もにダイボンディング時やワイヤボンディング時に加わ
る上方からの圧力に対して剛性を確保できるようになっ
ており、確実に半導体チップ６およびボンディングワイ
ヤ７の接続を行うことができる。As a result, the main surface of the heat block 15 has a portion other than the above-described hole 15a in close contact with the back surface of the carrier substrate 2, so that the heat required for processing can be uniformly secured, and at the time of die bonding or wire bonding. Rigidity can be secured against applied pressure from above, and the semiconductor chip 6 and the bonding wires 7 can be reliably connected.
【００４６】また、キャリア基板２の電極４は、前述し
たように配線パターン３のボンディングエリアと半導体
チップ６のチップ電極６ａとの中間に形成し、ボンディ
ングエリアとチップ電極とを離間させている。これによ
りワイヤ長を稼ぐことができるのでボンディングワイヤ
７と半導体チップ６とのクリアランスを十分に確保する
ことができる。The electrode 4 of the carrier substrate 2 is formed between the bonding area of the wiring pattern 3 and the chip electrode 6a of the semiconductor chip 6 as described above, and separates the bonding area from the chip electrode. As a result, the wire length can be increased, so that the clearance between the bonding wire 7 and the semiconductor chip 6 can be sufficiently ensured.
【００４７】ワイヤボンディングが終了後、半導体チッ
プ６を樹脂モールドするためのモールド用金型にフレー
ム１１に固定されたフィルムキャリア１０をセッティン
グする。モールド用金型は、図６に示すように、上金型
１７と下金型１８とにより構成されており、上金型１７
には、キャリア基板２の半導体チップ６の搭載面側のみ
が樹脂９によって封止されるようにキャビティ１７ａが
設けられている。After the wire bonding is completed, the film carrier 10 fixed to the frame 11 is set in a mold for resin-molding the semiconductor chip 6. As shown in FIG. 6, the molding die includes an upper die 17 and a lower die 18.
Is provided with a cavity 17a such that only the mounting surface of the carrier substrate 2 on which the semiconductor chip 6 is mounted is sealed with the resin 9.
【００４８】また、下金型１８の主面には、キャリア基
板２のバンプ８が位置する部分に穴１８ａが設けられい
る。よって、下金型１８の主面は、前述した穴１８ａ以
外の部分が、キャリア基板２の裏面と重ね合わされた状
態で当接しており、封止時にキャリア基板２を平坦化さ
せた状態で樹脂９を金型内に注入することができる。こ
れら上金型１７および下金型１８によってフィルムキャ
リア１０およびキャリア基板２を挟み込み、キャビティ
１７ａに樹脂９を注入することによって半導体チップ
６、配線パターン、ボンディングワイヤ７などが樹脂封
止される。その後、キャリア基板２を切断分離すること
によって半導体装置１の製造が行われたことになる。In the main surface of the lower mold 18, a hole 18a is provided in a portion where the bump 8 of the carrier substrate 2 is located. Therefore, the main surface of the lower mold 18 is in contact with the portion other than the hole 18a described above in a state where the portion is overlapped with the back surface of the carrier substrate 2, and the resin is formed in a state where the carrier substrate 2 is flattened at the time of sealing. 9 can be injected into the mold. By sandwiching the film carrier 10 and the carrier substrate 2 between the upper mold 17 and the lower mold 18 and injecting the resin 9 into the cavity 17a, the semiconductor chip 6, the wiring pattern, the bonding wires 7, and the like are resin-sealed. Then, the semiconductor device 1 is manufactured by cutting and separating the carrier substrate 2.
【００４９】次に、この半導体装置１を電子部品などが
実装されるプリント配線基板１９に実装する場合につい
て説明する。Next, a case where the semiconductor device 1 is mounted on a printed wiring board 19 on which electronic components and the like are mounted will be described.
【００５０】プリント配線基板１９には、図７に示すよ
うに、半導体装置１のそれぞれのバンプ８に対応する位
置にランド（実装用電極）１９ａが設けられいる。半導
体装置１は、エポキシ樹脂系などの熱硬化性の導電性接
着材２０を用いてプリント配線基板１９への実装を行
う。As shown in FIG. 7, the printed wiring board 19 is provided with lands (mounting electrodes) 19a at positions corresponding to the respective bumps 8 of the semiconductor device 1. The semiconductor device 1 is mounted on the printed wiring board 19 using a thermosetting conductive adhesive 20 such as an epoxy resin.
【００５１】なお、前述したようにバンプ８の先端部に
は突起８ａが設けられているので、バンプ８と導電性接
着材２０との接触面積を大きくすることができ、かつ導
電性接着材２０の横方向への広がりを防止することがで
きる。As described above, since the protrusion 8a is provided at the tip of the bump 8, the contact area between the bump 8 and the conductive adhesive 20 can be increased, and the conductive adhesive 20 Can be prevented from spreading in the lateral direction.
【００５２】実装時は、まずバンプ８に導電性接着材２
０を塗布し、それぞれのランド１９ａにバンプ８が対応
するように半導体装置１をプリント配線基板１９に載置
する。その後、１５０℃〜１８０℃の比較的低温で加熱
することにより導電性接着材２０が硬化し、ランド１９
ａとバンプ８との接続が完了する。At the time of mounting, first, the conductive adhesive 2
Then, the semiconductor device 1 is mounted on the printed wiring board 19 such that the bumps 8 correspond to the lands 19a. Thereafter, the conductive adhesive 20 is cured by heating at a relatively low temperature of 150 ° C. to 180 ° C.
The connection between a and the bump 8 is completed.
【００５３】なお、はんだペーストを用いる場合は、ラ
ンド１９ａとバンプ８とを重合させ、リフローを通すこ
とによってはんだペーストを溶融し、ランド１９ａとバ
ンプ８とを確実に接続させて、プリント配線基板１９へ
の半導体装置１の実装が行われる。When the solder paste is used, the land 19a and the bump 8 are polymerized, and the solder paste is melted by passing through the reflow so that the land 19a and the bump 8 are securely connected to each other. Is mounted on the semiconductor device 1.
【００５４】また、図８に示すように、放熱板２１が取
り付けられた半導体装置１などの重量が大きい半導体装
置の場合でも、バンプ８が金などのはんだよりも剛性の
高い金属材料によって形成されているためにプリント配
線基板１９に実装した半導体装置１のバンプ８がリフロ
ー時に半導体装置１それ自体の重みで潰れることがない
ので、同様に放熱板２１が取り付けられた半導体装置１
を実装するだけでよい。As shown in FIG. 8, even in the case of a heavy semiconductor device such as the semiconductor device 1 to which the heat sink 21 is attached, the bumps 8 are formed of a metal material such as gold which is more rigid than solder. As a result, the bumps 8 of the semiconductor device 1 mounted on the printed wiring board 19 are not crushed by the weight of the semiconductor device 1 itself during reflow.
You just need to implement
【００５５】本実施の形態によれば、以下の効果を得る
ことができる。According to the present embodiment, the following effects can be obtained.
【００５６】（１）バンプ８を最初にキャリア基板２に
設けることにより、電極４の汚染などによる接触不良を
防止することができ、電極４とバンプ８との接続信頼性
を向上することができる。(1) By providing the bumps 8 on the carrier substrate 2 first, it is possible to prevent poor contact due to contamination of the electrodes 4 and the like, and to improve the connection reliability between the electrodes 4 and the bumps 8. .
【００５７】（２）バンプ８に、はんだよりも剛性の高
い耐酸化性金属を用いることにより、バンプ８の酸化を
防止でき、かつ実装時のバンプ潰れによる隣接するバン
プ間のショートなどを防止することができる。(2) By using an oxidation-resistant metal having higher rigidity than solder for the bump 8, oxidation of the bump 8 can be prevented, and short-circuiting between adjacent bumps due to bump crushing during mounting can be prevented. be able to.
【００５８】（３）バンプ８に突起を設けたことによ
り、導電性接着材２０を用いてプリント配線基板１９に
実装する場合に、導電性接着材２０がランド１９ａから
はみ出すのを防止できるので、隣接するランド１９ａ間
のショートなどをなくすことができ、かつ導電性接着材
２０とバンプ８との接触面積を大きくすることができ
る。(3) Since the bumps 8 are provided with projections, when the conductive adhesive 20 is mounted on the printed wiring board 19, the conductive adhesive 20 can be prevented from protruding from the lands 19a. Shorts between adjacent lands 19a can be eliminated, and the contact area between the conductive adhesive 20 and the bumps 8 can be increased.
【００５９】（４）キャリア基板２に搭載された半導体
チップ６のチップ電極６ａとのボンディングエリアに位
置しないようにバンプ８を設けることにより、ワイヤ長
を稼ぐことができ、かつ圧力をバンプによって分散させ
ずにワイヤボンディングを行うことができる。(4) By providing the bumps 8 so as not to be located in the bonding area with the chip electrodes 6a of the semiconductor chip 6 mounted on the carrier substrate 2, the wire length can be increased and the pressure is dispersed by the bumps. Wire bonding can be performed without performing the above.
【００６０】（５）バンプの接続に１００ＫＨｚ以上の
超音波振動を用いることにより、小さい面積で確実に接
続を行うことができる。(5) By using an ultrasonic vibration of 100 KHz or more for the connection of the bumps, the connection can be reliably made in a small area.
【００６１】（６）エポキシ系の導電性接着材によって
プリント配線実装基板の電極とバンプを接続することに
より、比較的低温で接着材を硬化するので、パッケージ
クラックなどを低減することができる。(6) By connecting the bumps and electrodes of the printed wiring board with an epoxy-based conductive adhesive, the adhesive is cured at a relatively low temperature, so that package cracks and the like can be reduced.
【００６２】（７）ダイボンディングおよびワイヤボン
ディング時にバンプ８が位置する部分に穴１５ａが設け
られたヒートブロック１５を用いることによって、ボン
ディング時に加わる上方からの圧力に対して剛性を確保
でき、確実に半導体チップ６およびボンディングワイヤ
７の接続を行うことができる。(7) By using the heat block 15 in which the holes 15a are provided at the positions where the bumps 8 are located at the time of die bonding and wire bonding, rigidity can be ensured against the pressure applied from above during bonding, and this is ensured. The connection between the semiconductor chip 6 and the bonding wires 7 can be performed.
【００６３】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。Although the invention made by the inventor has been specifically described based on the embodiments of the present invention, the present invention is not limited to the above embodiments, and various modifications may be made without departing from the spirit of the invention. Needless to say, it can be changed.
【００６４】また、前記実施の形態では、半導体装置の
バンプをキャピラリによって形成したが、たとえば、Ｃ
ＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｔｉ
ｏｎ）などの化学反応金属蒸着などを用い、エッチング
処理を利用してバンプを形成してもよい。In the above embodiment, the bumps of the semiconductor device are formed by capillaries.
VD (Chemical Vapor Deposti)
The bumps may be formed using an etching process using a chemical reaction metal deposition such as on).
【００６５】さらに、半導体装置におけるキャリア基板
裏面の半導体チップ搭載エリアにグランド電位用のバン
プを設け、プリント配線基板のグランド電位用のパター
ンと電気的に接続するようにしてもよい。これにより、
耐ノイズ性能を向上することができる。Further, a bump for ground potential may be provided in the semiconductor chip mounting area on the back surface of the carrier substrate in the semiconductor device, and may be electrically connected to the pattern for ground potential on the printed wiring board. This allows
Noise resistance performance can be improved.
【００６６】また、前記実施の形態においては、キャリ
ア基板のそれぞれの周辺部近傍に電極が所定のピッチで
２列毎に並べられていたが、図９に示すように、キャリ
ア基板２の裏面に、アレイ状に突起８ａが設けられたバ
ンプ８を形成してもよい。In the above-described embodiment, the electrodes are arranged in two rows at a predetermined pitch in the vicinity of the respective peripheral portions of the carrier substrate. However, as shown in FIG. Alternatively, the bumps 8 provided with the projections 8a in an array may be formed.
【００６７】この場合も、バンプ８は、ワイヤボンディ
ングによってボンディングされるボンディングエリアの
直下に配置をしないことによって、確実にボンディング
ワイヤの接続を行うことができ、半導体装置１の多ピン
化に対応することができる。Also in this case, since the bumps 8 are not arranged immediately below the bonding area to be bonded by wire bonding, the connection of the bonding wires can be surely performed, and the semiconductor device 1 has a large number of pins. be able to.
【００６８】さらに、前記実施の形態によれば、キャリ
ア基板が、ポリイミド樹脂材からなるベース基板２ａと
配線パターンにより構成されていたが、キャリア基板
は、これ以外でもよく、たとえば、ガラスエポキシ材な
どからなる有機基板やビルトアップ構造などの積層基板
などであってもよい。Further, according to the above embodiment, the carrier substrate is constituted by the base substrate 2a made of a polyimide resin material and the wiring pattern. However, the carrier substrate may be other than this, such as a glass epoxy material. Or a laminated substrate having a built-up structure or the like.
【００６９】[0069]
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。Advantageous effects obtained by typical ones of the inventions disclosed by the present application will be briefly described as follows.
It is as follows.
【００７０】（１）本発明によれば、バンプに、はんだ
よりも剛性の高い耐酸化性金属を用いることにより、バ
ンプの酸化を防止でき、かつ実装時のバンプ潰れによる
隣接するバンプ間のショートなどを防止することができ
る。(1) According to the present invention, by using an oxidation-resistant metal having higher rigidity than solder for the bumps, the oxidation of the bumps can be prevented, and short-circuiting between adjacent bumps due to bump collapse during mounting. Can be prevented.
【００７１】（２）また、本発明では、予めキャリア基
板の電極にバンプの接続して半導体装置を組み立てるの
で、接続信頼性を大幅に向上することができる。(2) In the present invention, the bumps are connected to the electrodes of the carrier substrate in advance to assemble the semiconductor device, so that the connection reliability can be greatly improved.
【００７２】（３）さらに、本発明においては、導電性
接着材によってプリント配線実装基板の電極とバンプを
接続することにより、比較的低温で硬化させることがで
き、パッケージクラックなどを低減することができる。(3) Further, in the present invention, by connecting the electrodes of the printed wiring board and the bumps with a conductive adhesive, the cured material can be cured at a relatively low temperature, and the package crack and the like can be reduced. it can.
【００７３】（４）また、本発明によれば、上記（１）
〜（３）により、製造工数を増加させることなく、接続
信頼性の高い半導体装置を製造することができる。(4) According to the present invention, (1)
According to (3), a semiconductor device with high connection reliability can be manufactured without increasing the number of manufacturing steps.
【図１】本発明の一実施の形態による半導体装置の断面
図である。FIG. 1 is a sectional view of a semiconductor device according to an embodiment of the present invention.
【図２】（ａ）は、本発明の一実施の形態による半導体
装置の主面の説明図、（ｂ）は、その底面の説明図であ
る。FIG. 2A is an explanatory diagram of a main surface of a semiconductor device according to an embodiment of the present invention, and FIG. 2B is an explanatory diagram of a bottom surface thereof.
【図３】フレームに固定されたフィルムキャリアの説明
図である。FIG. 3 is an explanatory diagram of a film carrier fixed to a frame.
【図４】（ａ）は、本発明の一実施の形態による半導体
装置に形成されるバンプのボンディング時の説明図、
（ｂ）は、そのバンプの先端部における突起の形成の説
明図である。FIG. 4A is an explanatory view at the time of bonding a bump formed on a semiconductor device according to an embodiment of the present invention,
(B) is an explanatory view of the formation of a projection at the tip of the bump.
【図５】本発明の一実施の形態による半導体装置のワイ
ヤボンディングの説明図である。FIG. 5 is an explanatory diagram of wire bonding of the semiconductor device according to the embodiment of the present invention;
【図６】本発明の一実施の形態による半導体装置の樹脂
封止時の説明図である。FIG. 6 is an explanatory diagram at the time of resin sealing of the semiconductor device according to the embodiment of the present invention;
【図７】本発明の一実施の形態による半導体装置のプリ
ント配線基板への実装の説明図である。FIG. 7 is an explanatory diagram of mounting a semiconductor device on a printed wiring board according to one embodiment of the present invention;
【図８】本発明の一実施の形態による放熱板が設けられ
た半導体装置のプリント配線基板への実装の説明図であ
る。FIG. 8 is an explanatory view of mounting a semiconductor device provided with a heat sink on a printed wiring board according to an embodiment of the present invention.
【図９】本発明の他の実施の形態による半導体装置の底
面の説明図である。FIG. 9 is an explanatory diagram of a bottom surface of a semiconductor device according to another embodiment of the present invention.
１ 半導体装置 ２ キャリア基板 ３ 配線パターン（ボンディング用電極） ４ 電極 ５ スルーホール ６ 半導体チップ ６ａ チップ電極 ７ ボンディングワイヤ ８ バンプ ８ａ 突起 ８ａ1 突起 ９ 樹脂 １０ フィルムキャリア １０ａ 位置決め用孔 １１ フレーム １１ａ つめ １２ ヒートブロック １３ キャピラリ １３ａ 先端部 １４ ワイヤ １５ ヒートブロック（支持治具） １５ａ 穴 １６ キャピラリ １７ 上金型 １７ キャビティ １８ 下金型１８ １８ａ 穴 １９ プリント配線基板 １９ａ ランド（実装用電極） ２０ 導電性接着材（導電性ペースト） ２１ 放熱板 Ｓ 接着材Reference Signs List 1 semiconductor device 2 carrier substrate 3 wiring pattern (bonding electrode) 4 electrode 5 through hole 6 semiconductor chip 6a chip electrode 7 bonding wire 8 bump 8a protrusion 8a 1 protrusion 9 resin 10 film carrier 10a positioning hole 11 frame 11a nail 12 heat Block 13 Capillary 13a Tip 14 Wire 15 Heat block (supporting jig) 15a Hole 16 Capillary 17 Upper mold 17 Cavity 18 Lower mold 18 18a Hole 19 Printed circuit board 19a Land (mounting electrode) 20 Conductive adhesive ( Conductive paste) 21 Heat sink S Adhesive
Claims (9)
載し、裏面に前記半導体チップに設けられたチップ電極
と電気的に接続された複数の外部接続用端子を設け、前
記外部接続用端子にはバンプが形成されてなる半導体装
置であって、前記バンプが、耐酸化性金属よりなること
を特徴とする半導体装置。1. A semiconductor chip is mounted on a front surface of a carrier substrate, and a plurality of external connection terminals electrically connected to chip electrodes provided on the semiconductor chip are provided on a back surface, and the external connection terminals are provided on the external connection terminals. A semiconductor device having a bump formed thereon, wherein the bump is made of an oxidation-resistant metal.
記バンプの先端部に、突起が形成されていることを特徴
とする半導体装置。2. The semiconductor device according to claim 1, wherein a projection is formed at a tip of said bump.
記バンプの突起の頂部が、平坦化された形状をなすこと
を特徴とする半導体装置。3. The semiconductor device according to claim 2, wherein a top portion of the projection of the bump has a flattened shape.
導体装置において、前記キャリア基板の表面にはボンデ
ィングワイヤが接続されるボンディング用電極、および
前記ボンディング用電極と前記外部接続用端子とを電気
的に接続する配線パターンが形成されており、前記バン
プが前記チップ電極およびボンディング用電極の直下に
位置していないことを特徴とする半導体装置。4. The semiconductor device according to claim 1, wherein a bonding electrode to which a bonding wire is connected is provided on a surface of said carrier substrate, and said bonding electrode and said external connection terminal. And a wiring pattern for electrically connecting the semiconductor device to the semiconductor device, wherein the bump is not located immediately below the chip electrode and the bonding electrode.
続用端子にバンプを形成する工程と、前記バンプが形成
されたキャリア基板の表面に半導体チップを装着する工
程と、前記キャリア基板に設けられたボンディング用電
極と前記半導体チップに設けられたチップ電極とをワイ
ヤボンディングにより電気的に接続する工程と、前記半
導体チップおよびボンディングワイヤを樹脂封止する工
程とを有することを特徴とする半導体装置の製造方法。5. A step of forming a bump on an external connection terminal provided on a rear surface of a carrier substrate, a step of mounting a semiconductor chip on a surface of the carrier substrate on which the bump is formed, and a step of mounting the semiconductor chip on the carrier substrate. A step of electrically connecting the bonding electrode and a chip electrode provided on the semiconductor chip by wire bonding, and a step of resin-sealing the semiconductor chip and the bonding wire. Production method.
おいて、前記半導体チップの装着時および前記ワイヤボ
ンディング時に、前記チップ電極直下ならびに前記ボン
ディング用電極直下の前記キャリア基板の裏面から支持
する支持治具を用いることを特徴とする半導体装置の製
造方法。6. The method of manufacturing a semiconductor device according to claim 5, wherein a support jig for supporting the back surface of the carrier substrate immediately below the chip electrodes and immediately below the bonding electrodes during the mounting of the semiconductor chip and the wire bonding. A method for manufacturing a semiconductor device, comprising using a tool.
おいて、前記バンプを形成する工程が、キャピラリの先
端部から出た前記バンプの材料からなるワイヤの先端部
に放電エネルギによってボールを形成する工程と、前記
ボールに前記外部接続用端子にボンディングする工程
と、前記外部接続用端子にボンディングされた前記ボー
ルを前記ワイヤから切り離す工程と、前記ワイヤを切り
離すことにより前記ボールに形成された突起の頂部を加
圧して平坦化する工程とから構成されることを特徴とす
る半導体装置の製造方法。7. The method of manufacturing a semiconductor device according to claim 5, wherein the step of forming the bump includes forming a ball by a discharge energy at a tip of a wire made of a material of the bump coming out of a tip of a capillary. A step of bonding the ball to the external connection terminal to the ball, a step of separating the ball bonded to the external connection terminal from the wire, and a step of forming a projection formed on the ball by separating the wire. Flattening the top by pressing the top.
おいて、前記外部接続端子への前記ボールのボンディン
グを超音波振動を利用して行い、超音波振動の周波数
が、１００ＫＨｚ以上であることを特徴とする半導体装
置の製造方法。8. The method of manufacturing a semiconductor device according to claim 7, wherein the bonding of the ball to the external connection terminal is performed using ultrasonic vibration, and the frequency of the ultrasonic vibration is 100 kHz or more. A method for manufacturing a semiconductor device.
載され、裏面に前記半導体チップに設けられた半導体チ
ップと電気的に接続された複数の外部接続用端子が設け
られ、前記外部接続用端子には先端に突起を有するバン
プが形成されてなる半導体装置を準備する工程と、 前記バンプに対応した電極が設けられた前記半導体装置
を実装すべきプリント配線基板を準備する工程と、 前記バンプまたは前記プリント配線基板の前記バンプに
対応した電極に導電性ペーストを塗布する工程と、 前記バンプと前記バンプに対応した電極とを前記導電性
ペーストによって接着することで電気的な接続を行う工
程とから構成されることを特徴とする半導体装置の実装
方法。9. A semiconductor chip is mounted on a front surface of a carrier substrate, and a plurality of external connection terminals electrically connected to a semiconductor chip provided on the semiconductor chip are provided on a back surface of the carrier substrate. A step of preparing a semiconductor device in which a bump having a protrusion at a tip is formed; a step of preparing a printed wiring board on which the semiconductor device provided with an electrode corresponding to the bump is to be mounted; and A step of applying a conductive paste to an electrode corresponding to the bump on a printed wiring board; and a step of making an electrical connection by bonding the bump and the electrode corresponding to the bump with the conductive paste. A method of mounting a semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9338359A JPH11176878A (en) | 1997-12-09 | 1997-12-09 | Semiconductor device, manufacturing and mounting methods therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9338359A JPH11176878A (en) | 1997-12-09 | 1997-12-09 | Semiconductor device, manufacturing and mounting methods therefor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11176878A true JPH11176878A (en) | 1999-07-02 |
Family
ID=18317418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9338359A Pending JPH11176878A (en) | 1997-12-09 | 1997-12-09 | Semiconductor device, manufacturing and mounting methods therefor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11176878A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006210591A (en) * | 2005-01-27 | 2006-08-10 | Matsushita Electric Ind Co Ltd | Semiconductor apparatus and its manufacturing method |
| US7265369B2 (en) | 2001-01-19 | 2007-09-04 | Advantest Corp. | Method and system for detecting chemical substance |
| JP2015138818A (en) * | 2014-01-21 | 2015-07-30 | キヤノン株式会社 | Printed circuit board and laminated semiconductor device |
| JP2015531993A (en) * | 2012-07-12 | 2015-11-05 | ザイリンクス インコーポレイテッドＸｉｌｉｎｘ Ｉｎｃｏｒｐｏｒａｔｅｄ | Method for flip chip lamination |
-
1997
- 1997-12-09 JP JP9338359A patent/JPH11176878A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7265369B2 (en) | 2001-01-19 | 2007-09-04 | Advantest Corp. | Method and system for detecting chemical substance |
| JP2006210591A (en) * | 2005-01-27 | 2006-08-10 | Matsushita Electric Ind Co Ltd | Semiconductor apparatus and its manufacturing method |
| JP4573657B2 (en) * | 2005-01-27 | 2010-11-04 | パナソニック株式会社 | Semiconductor device and manufacturing method thereof |
| JP2015531993A (en) * | 2012-07-12 | 2015-11-05 | ザイリンクス インコーポレイテッドＸｉｌｉｎｘ Ｉｎｃｏｒｐｏｒａｔｅｄ | Method for flip chip lamination |
| JP2015138818A (en) * | 2014-01-21 | 2015-07-30 | キヤノン株式会社 | Printed circuit board and laminated semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6214642B1 (en) | Area array stud bump flip chip device and assembly process | |
| JP3526788B2 (en) | Method for manufacturing semiconductor device | |
| KR101340576B1 (en) | Methods and apparatus for flip-chip-on-lead semiconductor package | |
| JP3446825B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR101117848B1 (en) | A semiconductor device and a method for manufacturing the same | |
| JP2001024135A (en) | Manufacture of semiconductor device | |
| US6841884B2 (en) | Semiconductor device | |
| JP4260617B2 (en) | Manufacturing method of semiconductor device | |
| US20040012080A1 (en) | Connection of integrated circuits | |
| JP2002359323A (en) | Semiconductor device and its manufacturing method | |
| JPH09321173A (en) | Semiconductor device package, semiconductor device and their manufacture | |
| US6897088B2 (en) | Method for connecting circuit devices | |
| JPH06177323A (en) | Semiconductor circuit device | |
| JP3116926B2 (en) | Package structure and semiconductor device, package manufacturing method, and semiconductor device manufacturing method | |
| US20020039807A1 (en) | Manufacturing method of a semiconductor device | |
| JPH11176878A (en) | Semiconductor device, manufacturing and mounting methods therefor | |
| TWI501371B (en) | A wiring member for a semiconductor device, a composite wiring member for a semiconductor device, and a resin-sealed type semiconductor device | |
| JP2000252320A (en) | Semiconductor device and manufacture thereof | |
| JP2001168224A (en) | Semiconductor device, electronic circuit device, and its manufacturing method | |
| JPH10233417A (en) | Semiconductor device and its manufacture | |
| JPH11204573A (en) | Manufacture of semiconductor device and the semiconductor device | |
| JP2004253529A (en) | Semiconductor device and its manufacturing method | |
| JP2004253598A (en) | Method for packaging electronic component | |
| WO2003083908A2 (en) | Packaging system for semiconductor devices | |
| JP4711483B2 (en) | Manufacturing method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041102 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050524 |