JP4745185B2 - Manufacturing method of semiconductor circuit module - Google Patents
Manufacturing method of semiconductor circuit module Download PDFInfo
- Publication number
- JP4745185B2 JP4745185B2 JP2006271873A JP2006271873A JP4745185B2 JP 4745185 B2 JP4745185 B2 JP 4745185B2 JP 2006271873 A JP2006271873 A JP 2006271873A JP 2006271873 A JP2006271873 A JP 2006271873A JP 4745185 B2 JP4745185 B2 JP 4745185B2
- Authority
- JP
- Japan
- Prior art keywords
- stud
- side walls
- film
- connection pad
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Abstract
Description
本発明は、半導体回路モジュールの製造方法に係り、特に、スタッドバンプを有する半導体チップを実装回路にフリップチップ実装して得られる半導体回路モジュールを製造する際に好適に利用することができる半導体回路モジュールの製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor circuit module, and in particular, a semiconductor circuit module that can be suitably used for manufacturing a semiconductor circuit module obtained by flip-chip mounting a semiconductor chip having stud bumps on a mounting circuit. It relates to the manufacturing method.
近年、半導体チップをフレキシブルプリント配線板などの実装回路に実装して得られる半導体回路モジュールが携帯電話機やノートパソコンなどの小型モバイル機器に多く搭載されている。この半導体回路モジュールに用いられる実装方法にはいくつかの方法があるが、最近ではフリップチップ実装が特に注目されている。フリップチップ実装を採用するメリットの1つとしては、半導体チップと実装回路とを一括接合させることができることが挙げられる。この接合の点から従来の半導体回路モジュールの製造方法を以下に説明する。 In recent years, many semiconductor circuit modules obtained by mounting a semiconductor chip on a mounting circuit such as a flexible printed wiring board are mounted on small mobile devices such as mobile phones and laptop computers. There are several mounting methods used for this semiconductor circuit module. Recently, flip-chip mounting has attracted particular attention. One of the merits of using flip chip mounting is that the semiconductor chip and the mounting circuit can be bonded together. A conventional method of manufacturing a semiconductor circuit module will be described below from the viewpoint of joining.
従来の半導体回路モジュールは、バンプ形成工程、接続パッド形成工程、金属接合膜形成工程および接合工程を経て製造される。バンプ形成工程においては半導体ベアチップの表面上に複数のスタッドバンプをワイヤボンダを用いて形成する。一般的にはこのスタッドバンプはAuワイヤを用いて形成される。接続パッド形成工程においては、実装回路の表面上に接続パッドを平板状に複数個形成する。この接続パッドに用いる材料としては、AuやCu、Al、Agなどの良導電性金属が用いられる。 A conventional semiconductor circuit module is manufactured through a bump forming process, a connection pad forming process, a metal bonding film forming process, and a bonding process. In the bump forming step, a plurality of stud bumps are formed on the surface of the semiconductor bare chip using a wire bonder. Generally, this stud bump is formed using Au wire. In the connection pad forming step, a plurality of connection pads are formed in a flat plate shape on the surface of the mounting circuit. As a material used for this connection pad, a highly conductive metal such as Au, Cu, Al, or Ag is used.
金属接合膜形成工程においては、はんだペースト、はんだめっきまたはSnめっきにより接続パッドの表面上に金属接合膜を形成する。ここで、図17に示すように、金属接合膜108の膜厚を厚く形成した場合、金属接合膜108が後の接合工程おいて溶融されてスタッドバンプ104の側面104bを覆い、金属接合膜108とスタッドバンプ104との接触面積が大きくなるため、接合強度を大きくすることが容易となる。そのため、金属接合膜108はできる限り厚く形成しておくことが好ましい。
In the metal bonding film forming step, a metal bonding film is formed on the surface of the connection pad by solder paste, solder plating, or Sn plating. Here, as shown in FIG. 17, when the
そして、接合工程においては、スタッドバンプ104の先端104cを金属接合膜108を介して接続パッド105の表面105aに圧接させてから金属接合膜108を加熱することにより、スタッドバンプ104と接続パッド105とを接合する。スタッドバンプ104は同一面に形成されているため、スタッドバンプ104の高さを整えて形成することにより、スタッドバンプ104と接続パッド105との一括接合が可能となる(特許文献1を参照)。
In the bonding process, the
しかしながら、図18に示すように、金属接合膜108を無電解めっきにより形成する場合など、金属接合膜108を厚く形成することができない場合、金属接合膜108とスタッドバンプ104との接触面積が小さくなってしまうため、スタッドバンプ104と接続パッド105との接合強度が不足してしまうという問題があった。接合強度が不足するとスタッドバンプ104と接続パッド105との間に剥離が生じて半導体回路モジュール101の導通不良を起こす原因になる。
However, as shown in FIG. 18, when the
また、スタッドバンプ104の先端104cはスタッド状に突出していることから、平面状の接続パッド105に対してスタッドバンプ104の接触面積を大きくすることは困難である。
Further, since the
そこで、本発明はこれらの点に鑑みてなされたものであり、接続パッドとスタッドバンプとの接合強度を大きくすることにより、半導体チップの導通不良が生じにくい半導体回路モジュールを製造することができる半導体回路モジュールの製造方法を提供することをその目的としている。 Therefore, the present invention has been made in view of these points, and by increasing the bonding strength between the connection pad and the stud bump, a semiconductor circuit module capable of manufacturing a semiconductor circuit module that is less likely to cause poor conduction of a semiconductor chip. The object is to provide a method of manufacturing a circuit module.
前述した目的を達成するため、本発明の半導体回路モジュールの製造方法は、その第1の態様として、半導体チップの平滑な表面上に同じ高さの複数のスタッドバンプを形成する工程Aと、前記工程Aの前後いずれかにおいて、前記スタッドバンプに形成されるスタッドの外幅と同程度の内幅または前記スタッドの外幅よりも所定の長さだけ小さいもしくは大きい内幅を有する両側壁を有する接続パッドを実装回路の平滑な表面上に形成する工程Bであって、前記実装回路の平滑な表面上にシード膜を形成する工程B1と、前記シード膜の表面上にレジスト膜を形成してから前記両側壁を形成する位置に2本の直線溝をパターンニングする工程B2と、前記2本の直線溝から露出する前記シード膜をめっきするとともに前記レジスト膜の上面を部分的に覆うまで前記両側壁をめっき成長させることにより、前記両側壁の上方に前記両側壁の内側に延出する膨出部を有する前記両側壁を前記シード膜の表面上に形成する工程B3と、前記両側壁の形成後に前記レジスト膜を除去する工程B4と、前記レジスト膜の除去後に露出したシード膜を除去する工程B5と備えている工程Bと、前記接続パッドの表面層として前記接続パッドの表面上に金属接合膜を形成する工程Cと、前記工程Cの後に前記スタッドを前記両側壁の内側に加圧挿入して前記スタッドの側面もしくは先端を前記両側壁の内側面または前記両側壁に囲まれた平滑な底面に圧接させることにより、前記両側壁の内幅が前記スタッドの外幅と異なる場合は前記スタッドをその幅方向に変形させて、前記両側壁の内幅が前記スタッドの外幅と同程度の場合はそのままの状態において、前記スタッドの側面を前記両側壁の内側面に密着させる工程Dと、前記工程Dの後に前記金属接合膜を加熱することにより前記スタッドバンプを前記接続パッドに接合させる工程Eとを備えることを特徴としている。 In order to achieve the above-described object, a semiconductor circuit module manufacturing method according to the present invention includes, as a first aspect, a step A of forming a plurality of stud bumps having the same height on a smooth surface of a semiconductor chip, Either before or after step A, a connection having both side walls having an inner width approximately equal to the outer width of the stud formed on the stud bump or an inner width smaller or larger than the outer width of the stud by a predetermined length A step B of forming a pad on the smooth surface of the mounting circuit, the step B1 of forming a seed film on the smooth surface of the mounting circuit, and a resist film formed on the surface of the seed film Step B2 of patterning two straight grooves at positions where the both side walls are formed; plating the seed film exposed from the two straight grooves; and upper surface of the resist film By plating growth of the two side walls to partially cover the step of forming the side walls having a bulging portion extending inwardly of the side walls above the side walls on the surface of the seed film B3 A step B4 of removing the resist film after the formation of the side walls, a step B5 of removing the seed film exposed after the removal of the resist film, and the connection as a surface layer of the connection pad. A step C of forming a metal bonding film on the surface of the pad; and after the step C, the stud is press-fitted into the inside of the both side walls so that the side surface or the tip of the stud is the inner side surface of the side walls or the both sides When the inner width of the both side walls is different from the outer width of the stud, the stud is deformed in the width direction so that the inner width of the both side walls is the front. When the outer width of the stud is approximately the same, in the state as it is, a step D in which the side surface of the stud is brought into close contact with the inner side surface of the both side walls, and the stud bump by heating the metal bonding film after the step D And a step E of bonding the bonding pad to the connection pad.
本発明の第1の態様の半導体回路モジュールの製造方法によれば、スタッドバンプと接触パッドとの接触面積を従来よりも大きくすることができるので、スタッドバンプと接触パッドとの接合強度を大きくすることができる。また、スタッドの側面を両側壁の内側面に密着させているため、金属接合膜の膜厚を厚く形成することができない場合であってもスタッドバンプと接触パッドとの接合強度を大きくすることができる。更に、レジストパターンニングおよび両側壁のめっき条件を適宜変更することにより、様々な形状の両側壁を形成することができる。更に、両側壁の膨出部がスタッドを挟持するので、スタッドバンプと接触パッドとの接合強度を大きくすることができる。 According to the manufacturing method of the semiconductor circuit module of the first aspect of the present invention, the contact area between the stud bump and the contact pad can be made larger than before, so the bonding strength between the stud bump and the contact pad is increased. be able to. In addition, since the side surfaces of the studs are in close contact with the inner side surfaces of both side walls, the bonding strength between the stud bumps and the contact pads can be increased even when the metal bonding film cannot be formed thick. it can. Furthermore, by changing the resist patterning and the plating conditions on both side walls as appropriate, both side walls having various shapes can be formed. Furthermore, since the bulging portions of both side walls sandwich the stud, the bonding strength between the stud bump and the contact pad can be increased.
本発明の第2の態様の半導体回路モジュールの製造方法は、半導体チップの平滑な表面上に同じ高さの複数のスタッドバンプを形成する工程Aと、前記工程Aの前後いずれかにおいて、前記スタッドバンプに形成されるスタッドの外幅と同程度の内幅または前記スタッドの外幅よりも所定の長さだけ小さいもしくは大きい内幅を有する両側壁を有する接続パッドを実装回路の平滑な表面上に形成する工程Bであって、前記実装回路の平滑な表面上にシード膜を形成する工程B1と、前記シード膜の表面上にレジスト膜を形成した後、前記両側壁によって囲まれる位置にその囲まれる範囲と同等の大きさの1本の直線溝をパターンニングする工程B6と、前記直線溝から露出する前記シード膜をめっきすることにより金属底面膜を形成する工程B7と、前記金属底面膜の表面中央に前記1本の直線溝と平行する1本のレジスト条を形成する工程B8と、前記レジスト条の形成後に前記直線溝から露出する前記金属底面膜をめっきするとともに前記レジスト膜の上面および前記レジスト条の上面を部分的に覆うまで前記両側壁をめっき成長させることにより、前記両側壁の上方に前記両側壁の内側に延出する膨出部を有する前記両側壁を前記金属底面膜の表面上に形成する工程B9と、前記両側壁の形成後に前記レジスト膜および前記レジスト条を除去する工程B10と、前記レジスト膜および前記レジスト条の除去後に露出したシード膜を除去する工程B11とを備えている工程Bと、前記接続パッドの表面層として前記接続パッドの表面上に金属接合膜を形成する工程Cと、前記工程Cの後に前記スタッドを前記両側壁の内側に加圧挿入して前記スタッドの側面もしくは先端を前記両側壁の内側面または前記両側壁に囲まれた平滑な底面に圧接させることにより、前記両側壁の内幅が前記スタッドの外幅と異なる場合は前記スタッドをその幅方向に変形させて、前記両側壁の内幅が前記スタッドの外幅と同程度の場合はそのままの状態において、前記スタッドの側面を前記両側壁の内側面に密着させる工程Dと、前記工程Dの後に前記金属接合膜を加熱することにより前記スタッドバンプを前記接続パッドに接合させる工程Eとを備えることを特徴としている。
The method of manufacturing a semiconductor circuit module according to the second aspect of the present invention includes a step A in which a plurality of stud bumps having the same height are formed on a smooth surface of a semiconductor chip, and the stud is either before or after the step A. A connection pad having both side walls having an inner width approximately equal to the outer width of the stud formed on the bump, or an inner width that is smaller or larger than the outer width of the stud by a predetermined length is provided on the smooth surface of the mounting circuit. Forming a seed film on the smooth surface of the mounting circuit; forming a resist film on the surface of the seed film; and surrounding the position surrounded by the side walls. A step B6 of patterning one linear groove having a size equivalent to a range to be formed, and a step of forming a metal bottom film by plating the seed film exposed from the
本発明の第2の態様の半導体回路モジュールの製造方法によれば、本発明の第1の態様と同様に、スタッドバンプと接触パッドとの接触面積を従来よりも大きくすることができるので、スタッドバンプと接触パッドとの接合強度を大きくすることができる。また、スタッドの側面を両側壁の内側面に密着させているため、金属接合膜の膜厚を厚く形成することができない場合であってもスタッドバンプと接触パッドとの接合強度を大きくすることができる。更に、両側壁および金属底面膜が連続的に形成されているので、凹状の接触パッドを形成することができる。これによって、スタッドの先端および側面を接触パッドに接触させることができるため、スタッドバンプと接触パッドとの接触面積を大きくすることができる。また、レジストパターンニング、レジスト条の形状および両側壁のめっき条件を適宜変更することにより、様々な形状の両側壁を形成することができる。更に、両側壁の膨出部がスタッドを挟持するので、スタッドバンプと接触パッドとの接合強度を大きくすることができる。 According to the method for manufacturing a semiconductor circuit module of the second aspect of the present invention, the contact area between the stud bump and the contact pad can be made larger than in the conventional case, as in the first aspect of the present invention. The bonding strength between the bump and the contact pad can be increased. In addition, since the side surfaces of the studs are in close contact with the inner side surfaces of both side walls, the bonding strength between the stud bumps and the contact pads can be increased even when the metal bonding film cannot be formed thick. it can. Furthermore, since the side walls and the metal bottom film are continuously formed, a concave contact pad can be formed. As a result, since the tip and side surfaces of the stud can be brought into contact with the contact pad, the contact area between the stud bump and the contact pad can be increased. In addition, by appropriately changing the resist patterning, the shape of the resist strip, and the plating conditions on both side walls, both side walls having various shapes can be formed. Furthermore, since the bulging portions of both side walls sandwich the stud, the bonding strength between the stud bump and the contact pad can be increased.
本発明の第3の態様の半導体回路モジュールの製造方法は、第1または第2の態様の半導体回路モジュールの製造方法において、スタッドバンプは、AuもしくはAuを主成分とするAu合金またはそれらを表面膜として有する金属(合金を含む)を用いて形成されていることを特徴としている。 The method for manufacturing a semiconductor circuit module according to the third aspect of the present invention is the method for manufacturing a semiconductor circuit module according to the first or second aspect, wherein the stud bump is Au or an Au alloy containing Au as a main component or a surface thereof. It is characterized in that it is formed using a metal (including an alloy) included as a film.
本発明の第3の態様の半導体回路モジュールの製造方法によれば、工程Dにおいてスタッドを両側壁の内側に加圧挿入する際にスタッドを幅方向に変形しやすくすることができる。また、Auは導電性に優れているため、半導体チップと実装回路との導電効率を向上させることができる。 According to the method of manufacturing the semiconductor circuit module of the third aspect of the present invention, the stud can be easily deformed in the width direction when the stud is pressure-inserted inside the both side walls in the step D. In addition, since Au is excellent in conductivity, the conductivity efficiency between the semiconductor chip and the mounting circuit can be improved.
本発明の第4の態様の半導体回路モジュールの製造方法は、第3の態様の半導体回路モジュールの製造方法において、金属接合膜は、鉛フリー半田またはSnもしくはSnを主成分とするSn合金のいずれか1の材料を用いてめっき形成されていることを特徴としている。 The method of manufacturing a semiconductor circuit module according to the fourth aspect of the present invention is the method of manufacturing a semiconductor circuit module according to the third aspect, wherein the metal bonding film is either lead-free solder or Sn or Sn alloy containing Sn as a main component. It is characterized in that it is formed by plating using the material No. 1.
本発明の第4の態様の半導体回路モジュールの製造方法によれば、Auスタッドバンプを利用してスタッドバンプと接続パッドとをAu−Sn共晶接合することができる。また、スタッドの側面を両側壁の内側面に密着させることができるので、鉛フリー半田を厚くめっきすることができない場合であってもスタッドバンプと接触パッドとの接合強度を大きくすることができる。 According to the method of manufacturing the semiconductor circuit module of the fourth aspect of the present invention, Au-Sn eutectic bonding can be performed between the stud bump and the connection pad using the Au stud bump. Moreover, since the side surface of the stud can be brought into close contact with the inner side surfaces of both side walls, the bonding strength between the stud bump and the contact pad can be increased even when the lead-free solder cannot be plated thick.
本発明の第5の態様の半導体回路モジュールの製造方法は、第1から第4のいずれか1の態様の半導体回路モジュールの製造方法において、スタッドは平滑な先端面を有して形成されており、工程Dにおいてスタッドの平滑な先端面が両側壁に囲まれた平滑な底面に当接するまでスタッドを両側壁の内側に加圧挿入させることを特徴としている。 The method for manufacturing a semiconductor circuit module according to the fifth aspect of the present invention is the method for manufacturing a semiconductor circuit module according to any one of the first to fourth aspects, wherein the stud has a smooth tip surface. In the step D, the stud is press-inserted inside the both side walls until the smooth front end surface of the stud comes into contact with the smooth bottom surface surrounded by the both side walls.
本発明の第5の態様の半導体回路モジュールの製造方法によれば、スタッドの先端面を底面に当接させることにより、スタッドが両側壁と底面との境界部分から両側壁と密着するので、スタッドバンプと接触パッドとの接触面積を容易に大きくすることができる。 According to the method of manufacturing the semiconductor circuit module of the fifth aspect of the present invention, the stud is brought into close contact with the both side walls from the boundary portion between the both side walls and the bottom surface by bringing the front end surface of the stud into contact with the bottom surface. The contact area between the bump and the contact pad can be easily increased.
本発明の半導体回路モジュールの製造方法によれば、スタッドバンプのスタッドの側面を接続パッドの両側壁に密着させてスタッドバンプと接触パッドとの接触面積を従来よりも大きくすることができるので、接続パッドとスタッドバンプとの接合強度が大きくなり、半導体チップの導通不良が生じにくい半導体回路モジュールを製造することができるという効果を奏する。 According to the method for manufacturing a semiconductor circuit module of the present invention, the contact surface between the stud bump and the contact pad can be made larger by making the side surfaces of the stud bump studs closely contact both side walls of the connection pad. The bonding strength between the pad and the stud bump is increased, and an effect is obtained that a semiconductor circuit module in which poor conduction of the semiconductor chip hardly occurs can be manufactured.
以下、図1から図16を用いて、本発明の半導体回路モジュールの製造方法をその第1から第4の実施形態により説明する。なお、各実施形態において共通する工程および部品番号は同一の記号を用いて示す。 A method for manufacturing a semiconductor circuit module according to the present invention will be described below with reference to FIGS. 1 to 16 according to first to fourth embodiments. In addition, the process and part number which are common in each embodiment are shown using the same symbol.
はじめに、図1から図8を用いて、第1の実施形態の半導体回路モジュール1の製造方法を説明する。ここで、図1は半導体回路モジュール1の接続状態を示す透過平面図であり、図2は図1の2−2矢視断面図である。また、図3から図8は、第1の実施形態の半導体回路モジュール1の製造方法における各工程を示している。
First, the manufacturing method of the
第1の実施形態の半導体回路モジュール1は、図1および図2に示すように、ICベアチップやLSIベアチップなどの半導体チップ2とフレキシブルプリント配線板などの実装回路3Aとを備えている。半導体チップ2には同程度の高さを有する複数のスタッドバンプ4が実装回路3Aの対向面2aに形成されており、実装回路3Aには両側壁6Aを有する複数の接続パッド5Aがスタッドバンプ4の対向位置にそれぞれ形成されている。そして、これらスタッドバンプ4のスタッド4aが各接続パッド5Aの両側壁6Aの内側に圧入されて互いに接合されることにより、半導体チップ2が実装回路3Aにフリップチップ実装されている。
As shown in FIGS. 1 and 2, the
この第1の実施形態の半導体回路モジュール1は、図3から図8に示すように、工程Aから工程Eを経て製造される。
The
図3は工程Aを4つの工程に分けて示している。工程Aにおいては、図3A〜Dに示すように、半導体チップ2の平滑な表面上に同じ高さの複数のスタッドバンプ4をワイヤボンダを用いて形成する。はじめに、図3Aに示すような直線状のAuワイヤ20を用意し、その先端を放電溶融させて図3Bに示すようなボール20aを形成する。Auワイヤ20については、Auを主成分とするAu合金ワイヤを代わりに用いても良い。そして、図3Cに示すようにこのボール20aを半導体チップ2の平滑な表面2a上に接合させた後、図3Dに示すようにAuワイヤ20を切断することにより、スタッドバンプ4を形成する。
FIG. 3 shows step A divided into four steps. In step A, as shown in FIGS. 3A to 3D, a plurality of
また、この工程Aにおいては、Auワイヤ径、放電条件、Auワイヤ切断位置などの各条件を調整することにより、スタッド外幅W1、ボール径、スタッド高さなどの各形成条件を自在に変更することができる。そのため、スタッドバンプ4は接続パッド5Aの両側壁6Aの形状に適合させた大きさや高さに形成されている。
Further, in this step A, by adjusting the conditions such as the Au wire diameter, the discharge condition, and the Au wire cutting position, the formation conditions such as the stud outer width W1, the ball diameter, and the stud height can be freely changed. be able to. Therefore, the
また、スタッドバンプ4を接合させる半導体チップ2の表面2a上にはAlの平板電極(図示せず)を形成することにより、導電性を有する平滑な平面が半導体チップ2の表面上に予め形成されている。また、第1の実施形態においては、半導体チップ2の表面と平行にワイヤを切断することにより、スタッド4aの先端面4cが平滑な平面状に形成されている。
Further, an Al flat plate electrode (not shown) is formed on the
工程Bにおいては、図4に示すように、実装回路3Aの平滑な表面上に複数の接続パッド5Aを形成する。第1の実施形態の工程Bは工程Aの後に行なわれるが、工程Aの前に行なわれたとしても他の工程に影響を及ぼすことはない。そして、この工程Bは、図4A〜Eに示すように、工程B1から工程B5までの5つの工程を備えている。
In step B, as shown in FIG. 4, a plurality of
工程B1においては、図4Aに示すように、実装回路3Aの平滑な表面上にシード膜10Aをスパッタにより形成する。このシード膜10Aとしては、実装回路3Aの回路基板がSiの場合、Ti層もしくはCr層を第一層とし、その第一層の表面に第二層となるCu層を積層させた積層膜が用いられる。
In step B1, as shown in FIG. 4A, a
工程B2においては、図4Bに示すように、シード膜10Aの表面上にノボラック系レジスト材を用いて形成されたレジスト膜11Aに対して両側壁6Aを形成する位置に2本の直線溝12をパターンニングする。各直線溝12の幅は両側壁6Aにおける各側壁の幅となり、これら2本の直線溝12の離間距離は両側壁6Aの内幅W2となるため、これら2本の直線溝12は両側壁6Aの寸法に適合させてパターンニングされる。
In step B2, as shown in FIG. 4B, two
工程B3においては、図4Cに示すように、2本の直線溝12から露出するシード膜10Aに対し、Cu、Ag、Al、Auなどの導電性に優れた金属をめっきすることにより、2本の直線溝12の内部に両側壁6Aを形成する。この両側壁6Aの高さはレジスト膜11Aの膜厚よりも低くなっているため、両側壁6Aの各側壁の縦断面は長方形状となっている。また、両側壁6Aの内幅W2は、スタッドバンプ4に形成されるスタッド4aの外幅W1と同程度に形成されている。ただし、第1の実施形態においてはスタッドバンプ4がAuを用いて形成されており、そのスタッド4aが変形し易くなっているため、両側壁6Aの内幅W2がスタッド4aの外幅W1よりも所定の長さ(スタッド4aが工程Dにおける加圧挿入時に変形する長さ)だけ小さく(図7参照)もしくは大きく(図8参照)形成されていてもよい。
In the process B3, as shown in FIG. 4C, the
工程B4においては、図4Dに示すように、両側壁6Aの形成後にレジスト膜11Aを除去する。レジスト除去剤としては、N−メチル−2−ピロリドン(分子式:C5H9NO、商品名:NMP)が用いられる。
In step B4, as shown in FIG. 4D, the resist
工程B5においては、図4Eに示すように、レジスト膜11Aの除去後に露出したシード膜10Aを除去する。シード膜10Aの除去はイオンミリングにより行なわれる。これら工程B1からB5を経ることにより工程Bは終了する。
In step B5, as shown in FIG. 4E, the
工程Cにおいては、図5に示すように、接続パッド5A(両側壁6Aをも当然に含む)の表面上に金属接合膜8を形成する。この金属接合膜8は、Sn−Ag−Cu系半田、Sn−Ag系半田、Sn−Cu系半田などの鉛フリー半田を用いてめっき形成されていてもよいし、SnもしくはSnを主成分とするSn合金を用いてめっき形成されていてもよい。このめっき方法としては、電気めっきまたは無電解めっきのいずれであっても良い。なお、この金属接合膜8は接続パッド5Aおよび両側壁6Aの表面層となっているため、工程Dおよび工程Eにおいて特に言及しない場合、接続パッド5Aもしくは両側壁6Aの表面とは金属接合膜8の表面をも意味するものとする。
In step C, as shown in FIG. 5, a
工程Dにおいては、図6Aおよび図6Bの順に示すように、工程Aおいてスタッドバンプ4を形成し、工程Cにおいて接続パッド5Aの表面上に金属接合膜8を形成した後、半導体チップ2を実装回路3Aの実装位置に位置あわせし、フリップチップボンダを用いてスタッドバンプ4のスタッド4aを接続パッド5Aの両側壁6Aの内側に加圧挿入する。工程Bにおいて両側壁6Aの内幅W2がスタッド4aの外幅W1と同程度に形成されているため、スタッドバンプ4のスタッド4aを両側壁6Aの内側に加圧挿入すると、スタッド4aの側面4bが両側壁6Aの内側面6Aaに当接するとともに、スタッド4aの先端4cが両側壁6Aに囲まれた平滑な底面3Aaに当接する。これによって、スタッド4aの側面4bが両側壁6Aの内側面6Aaに密着する。
In the process D, as shown in the order of FIGS. 6A and 6B, the
また、第1の実施形態においてはスタッドバンプ4がAuを用いて形成されており、そのスタッド4aが変形し易くなっているため、両側壁6Aの内幅W2がスタッド4aの外幅W1と異なる場合であっても、スタッド4aの側面4bは両側壁6Aの内側面6Aaに密着する。
In the first embodiment, the
例えば、図7Aに示すように両側壁6Aの内幅W2がスタッド4aの外幅W1よりも所定の長さだけ小さく形成されている場合、図7Bに示すように、スタッドバンプ4のスタッド4aを両側壁6Aの内側に加圧挿入すると、スタッド4aの先端4cおよび側面4bは両側壁6Aから抗力を受けてスタッド4aがその幅方向の内側に縮小変形するため、スタッド4aの外幅W1が両側壁6Aの内幅W2と同程度になる。したがって、スタッド4aの側面4bが両側壁6Aの内側面6Aaに当接するとともに、スタッド4aの先端4cが両側壁6Aに囲まれた平滑な底面3Aaに当接するので、前述と同様、スタッド4aの側面4bが両側壁6Aの内側面6Aaに密着する。
For example, when the inner width W2 of both
また、図8Aに示すように両側壁6Aの内幅W2がスタッド4aの外幅W1よりも所定の長さだけ大きく形成されている場合、図8Bに示すように、スタッドバンプ4のスタッド4aを両側壁6Aの内側に加圧挿入すると、底面3Aaに当接したスタッド4aの先端4cが底面3Aaから抗力を受けてスタッド4aがその幅方向の外側に拡大変形するため、スタッド4aの外幅W1が両側壁6Aの内幅W2と同程度になる。したがって、スタッド4aの先端4cが両側壁6Aに囲まれた平滑な底面3Aaに当接するとともに、スタッド4aの側面4bが両側壁6Aの内側面6Aaに当接するので、前述と同様、スタッド4aの側面4bが両側壁6Aの内側面6Aaに密着する。
8A, when the inner width W2 of both
工程Eにおいては、スタッド4aの側面4bを両側壁6Aの内側面6Aaに密着させた後(工程Dの後)に金属接合膜8をフリップチップボンダを用いて加熱・冷却することにより、金属接合膜8を溶融・凝固させ、スタッドバンプ4を接続パッド5Aに接合させる。金属接合膜8が鉛フリー半田である場合、スタッドバンプ4と接続パッド5Aとの接合は半田接合となり、金属接合膜8がSnもしくはSnを主成分とするSn合金である場合、スタッドバンプ4と接続パッド5Aとの接合はAu−Sn共晶接合となる。上記の工程Aから工程Eを経ることにより、半導体回路モジュール1が製造される。
In step E, after the
次に、図4および図6から図8を用いて、第1の実施形態の半導体回路モジュール1の製造方法の作用を説明する。
Next, the operation of the method for manufacturing the
第1の実施形態の半導体回路モジュール1は、前述したように工程Aから工程Eを経ることにより製造される。ここで、この工程Bにおいては、図4Eに示すように、両側壁6Aを有する接続パッド5Aが形成されており、その両側壁6Aの内幅W2はスタッドバンプ4に形成されるスタッド4aの外幅W1と同程度になっている。そして、工程Dにおいては、図6に示すように、スタッドバンプ4のスタッド4aを両側壁6Aの内側に加圧挿入することにより、スタッド4aの側面4bを両側壁6Aの内側面6Aaに密着させている。
The
また、第1の実施形態においては、工程Aにおいてスタッドバンプ4がAuを用いて形成されているため、工程Bにおいて、その両側壁6Aの内幅W2はスタッド4aの外幅W1よりも所定の長さだけ小さいもしくは大きくなるように形成されていてもよい。その際には、図7または図8に示すように、工程Dにおいて、スタッド4aの外幅W1を両側壁6Aの内側面6Aaに沿って変形させ、スタッド4aの側面4bを両側壁6Aの内側面6Aaに密着させている。
In the first embodiment, since the
つまり、スタッドバンプ4のわずかな先端面4cと接続パッド5Aとを接触させるのではなく、スタッドバンプ4の側面4bと接続パッド5Aとを接触させることにより、スタッドバンプ4と接続パッド5Aとの接触面積を従来よりも大きくすることができる。これにより、工程Eにおいて、接続パッド5Aの表面に形成された金属接合膜8とスタッドバンプ4との接合面積を増加させることができるため、スタッドバンプ4と接続パッド5Aとの接合強度を大きくすることができる。また、スタッド4aの側面4bを両側壁6Aの内側面6Aaに密着させているため、無電解めっきのように金属接合膜8の膜厚が3μm程度と厚く形成することができない場合であっても、スタッドバンプ4と接続パッド5Aとの接合強度を大きくすることができる。
That is, the contact between the
また、第1の実施形態のスタッドバンプ4は、AuもしくはAuを主成分とするAu合金を用いて形成されているため、他の金属を用いて形成するよりもスタッドバンプ4のスタッド4aを大きく変形させることができる。これにより、工程Dにおいてスタッド4aを両側壁6Aの内側に加圧挿入する際、スタッド4aが幅方向に変形しやすくなり、スタッド4aの側面4bと両側壁6Aの内側面6Aaとの密着面積が大きくなるため、スタッドバンプ4と接続パッド5Aとの接合強度を大きくすることができる。また、Auは導電性に優れているため、半導体チップ2と実装回路3Aとの導電効率を向上させることができる。
In addition, since the
さらに、図6に示すように、工程Aにおいてスタッド4aの先端面4cは平滑に形成されており、工程Dにおいてスタッド4aの先端面4cを両側壁6Aに囲まれた平滑な底面3Aaに当接するまでスタッド4aが両側壁6Aの内側に加圧挿入されている。スタッド4aの先端面4cを底面3Aaに当接させることにより、スタッド4aの先端面4cが底面3Aaと面接触し、両側壁6Aと底面3Aaとの境界部分からスタッド4aが両側壁6Aと密着する。これにより、スタッドバンプ4と接続パッド5Aとの接触面積を容易に大きくすることができる。
Further, as shown in FIG. 6, the
これらスタッドバンプ4と両側壁6Aとは図6Bに示すように、金属接合膜8を介して接合されるが、この金属接合膜8は鉛フリー半田またはSnもしくはSnを主成分とするSn合金のいずれか1の接合材料であり、接続パッド5Aの表面にめっき形成されている。金属接合膜8として鉛フリー半田を用いた場合、スタッド4aの側面4bを両側壁6Aの内側面6Aaに密着させることができるので、鉛フリー半田を厚くめっきすることができない場合であってもスタッドバンプ4と接続パッド5Aとの接合強度を大きくすることができる。また、金属接合膜8としてSnもしくはSnを主成分とするSn合金を用いた場合、Auスタッドバンプ4を利用してスタッドバンプ4と接続パッド5AとをAu−Sn共晶接合することができる。
As shown in FIG. 6B, these
また、スタッドバンプ4のスタッド4aはAuワイヤ20の形状を引き継いで円柱状に形成されるため、スタッドバンプ4と接続パッド5Aとの接合強度を大きくするためには両側壁6Aの内部の凹形状をスタッド4aの外形に適合させることが好ましい。そこで、第1の実施形態においては、図4に示すように、工程B2においてレジスト膜11Aに両側壁6Aの型となる2本の直線溝12をパターンニングし、工程B3において2本の直線溝12の内部に両側壁6Aをめっき形成している。両側壁6Aの凹形状はレジストパターンニングおよび両側壁6Aのめっき条件を適宜変更することにより様々な寸法や形状に形成することができるため、両側壁6Aの凹形状をスタッド4aの外形に容易に適合させることができる。
Further, since the
すなわち、第1の実施形態の半導体回路モジュール1の製造方法によれば、スタッドバンプ4のスタッド4aの側面4bを接続パッド5Aの両側壁6Aに密着させてスタッドバンプ4と接続パッド5Aとの接触面積を従来よりも大きくすることができるので、接続パッド5Aとスタッドバンプ4との接合強度が大きくなり、半導体チップ2の導通不良が生じにくい半導体回路モジュール1を製造することができるという効果を奏する。
That is, according to the manufacturing method of the
次に、図9を用いて、第2の実施形態の半導体回路モジュールの製造方法を説明する。ここで、図9は、第2の実施形態の工程BをA〜Hの順に示す縦断面図である。 Next, a method for manufacturing the semiconductor circuit module of the second embodiment will be described with reference to FIG. Here, FIG. 9 is a longitudinal cross-sectional view showing the process B of the second embodiment in the order of A to H.
第2の実施形態の半導体回路モジュールは、第1の実施形態と同様、工程Aから工程Eを経て製造される。これら工程Aから工程Eのうち工程Bを除く他の工程は、第1の実施形態における対応する他の工程と同様である。また、工程Bにおいても、両側壁6Bを有する接続パッド5Bを形成することに関しては第1の実施形態の工程Bと同様であるが、その工程内容が第1の実施形態とわずかながら異なる。
The semiconductor circuit module of the second embodiment is manufactured through the process A to the process E as in the first embodiment. Of these steps A to E, the other steps except step B are the same as the other corresponding steps in the first embodiment. Also in the process B, the
第2の実施形態の工程Bは、第1の実施形態と同様の工程B1に続いて、新たな工程B6から工程B11までを順に備えている。工程B1においては、図9Aに示すように、実装回路3Bの平滑な表面上にシード膜10Bを形成する。
The process B of the second embodiment includes a new process B6 to a process B11 in order, following the process B1 similar to the first embodiment. In step B1, as shown in FIG. 9A, a
工程B6においては、図9Bに示すように、シード膜10Bの表面上にレジスト膜11Bを形成した後、1本の直線溝13をパターンニングする。この1本の直線溝13は、両側壁6Bの形成位置および両側壁6Bによって囲まれる底面3Aaの形成位置、すなわち両側壁6Bによって囲まれる位置において、その囲まれる範囲と同等の大きさ(図9Bにおいては1本の直線溝13の内幅が両側壁6Bの外幅と同等の大きさ)に形成されている。
In step B6, as shown in FIG. 9B, a resist
工程B7においては、図9Cに示すように、直線溝13から露出するシード膜10Bをめっきすることによりシード膜10Bの表面上に金属底面膜7を平滑に形成する。この金属底面膜7に用いられる材料は両側壁6Bに用いられる材料と同様である。
In step B7, as shown in FIG. 9C, the
工程B8においては、図9Dに示すように、工程B6において形成したレジスト膜11Bを除去する。その後、図9Eに示すように、実装回路3Bおよび金属底面膜7の表面上にレジスト膜11Bを再度形成してパターンニングすることにより、工程B6において形成した直線溝13と同様の直線溝13をレジスト膜11Bに形成するとともに、金属底面膜7の表面中央に直線溝13と平行な1本のレジスト条15を直線溝13と同時に形成する。
In step B8, as shown in FIG. 9D, the resist
工程B9においては、図9Fに示すように、レジスト条15の形成後に直線溝13から露出している金属底面膜7をめっきすることにより、金属底面膜7の表面上に両側壁6Bを形成する。両側壁6Bの形成に用いられる材料は、第1の実施形態と同様である。
In step B9, as shown in FIG. 9F, both
工程B10においては、図9Gに示すように、両側壁6Bの形成後にレジスト膜11Bおよびレジスト条15をレジスト除去剤により除去する。レジスト除去剤は第1の実施形態に用いたレジスト除去剤と同様である。
In step B10, as shown in FIG. 9G, after the formation of both
そして、工程B11においては、図9Hに示すように、レジスト膜11Bおよびレジスト条15の除去後に露出したシード膜10Bをイオンミリングにより除去する。
In step B11, as shown in FIG. 9H, the
次に、図9および図10を用いて、第2の実施形態の半導体回路モジュールの製造方法の作用を説明する。ここで、図10は、第2の実施形態の工程DをA、Bの順に示す縦断面図である。 Next, the operation of the manufacturing method of the semiconductor circuit module according to the second embodiment will be described with reference to FIGS. Here, FIG. 10 is a longitudinal sectional view showing the process D of the second embodiment in the order of A and B. FIG.
第2の実施形態の半導体回路モジュールの製造方法は第1の実施形態と同様、工程Aから工程Eまでを備えており、そのうちの工程Bが第1の実施形態と異なる。ここで、図9Cに示すように工程B7においては実装回路3Bの表面上に金属底面膜7が形成され、図9Fに示すように工程B9においては金属底面膜7の表面上に両側壁6Bが形成される。そのため、両側壁6Bおよび金属底面膜7を断面凹状に連続的に形成することができる。これによって、図10に示すように、工程Dにおいてはスタッド4aの先端4cおよび側面4bを接続パッド5Bに接触させることができるため、スタッドバンプ4と接続パッド5Bとの接触面積を大きくすることができる。
The manufacturing method of the semiconductor circuit module of the second embodiment includes steps A to E as in the first embodiment, and step B of the method is different from that of the first embodiment. Here, as shown in FIG. 9C, the
また、図10に示すように、スタッドバンプ4のスタッド4aの先端面4cが平滑に形成されており、両側壁6Bがスタッド4aの寸法および形状に合わせて形成されていれば、スタッド4aを両側壁6Bおよび金属底面膜7に密着させることができるので、スタッドバンプ4と金属接合膜8との接触面積を容易に大きくすることができる。これにより、接合面積が大きくなるため、スタッドバンプ4と接続パッド5Bとの接合強度を大きくすることができる。
Further, as shown in FIG. 10, if the
次に、図11および図12を用いて、第3の実施形態の半導体回路モジュールの製造方法を説明する。ここで、図11は、金属底面膜7を有しない場合の第3の実施形態の接続パッド5Cを形成する工程BをAからEの順に示す縦断面図である。また、図12は、金属底面膜7を有する場合の第3の実施形態の接続パッド5Cを形成する工程BをAからEの順に示す縦断面図である。
Next, a manufacturing method of the semiconductor circuit module of the third embodiment will be described with reference to FIGS. Here, FIG. 11 is a longitudinal cross-sectional view showing the process B for forming the
第3の実施形態の半導体回路モジュールは、第1の実施形態および第2の実施形態と同様、工程Aから工程Eを経て製造される。ここで、これら工程Aから工程Eのうち工程Bを除く他の工程は、第1の実施形態における対応する他の工程と同様である。また、両側壁6Cを形成する工程Bにおいても、両側壁6Cを有する接続パッド5Cを実装回路3Cの平滑な表面上に形成することに関しては第1の実施形態の工程Bと同様である。その一方、両側壁6Cの形状が第1の実施形態または第2の実施形態の両側壁6Cの形状と異なり、それに伴って、第3の実施形態の工程Bは第1の実施形態または第2の実施形態の工程Bとわずかに異なる。
The semiconductor circuit module of the third embodiment is manufactured through the process A to the process E as in the first embodiment and the second embodiment. Here, of the steps A to E, the steps other than the step B are the same as the corresponding steps in the first embodiment. Also, in the process B for forming the
接続パッド5Cに第2の実施形態のような金属底面膜7を形成しない場合、第3の実施形態の工程Bは第1の実施形態の工程Bと類似している。はじめに、第3の実施形態の工程Bは、図4Bおよび図11Aに示すように、第1の実施形態の工程B1(シード膜10Aの形成)および工程B2(直線溝12のパターンニング)と同様の工程を経て、実装回路3Cの表面上に形成されたレジスト膜11Aに2本の直線溝12のパターンニングを行なう。
When the
その後、図11Bに示すように、両側壁6Cをめっき形成する前に、レジスト膜11Aを加熱してレジスト膜11Aの上部11Aaを幅方向に収縮させる。これにより、2本の直線溝12の縦断面が長方形状から上底の長さが下底の長さよりも長い台形状に変化する。この台形の形状はレジスト膜11Aの厚さや加熱時間によって変更することができる。
Thereafter, as shown in FIG. 11B, before the
そして、図11Cに示すように、第1の実施形態の工程B3と同様に両側壁6Cをめっき形成する。めっき形成された両側壁6Cの縦断面は、2本の直線溝12の縦断面と同様、上底の長さが下底の長さよりも長い台形となる。両側壁6Cのめっき形成が終わったら、図11Dおよび図11Eに示すように、第1の実施形態の工程B4および工程B5と同様、レジスト膜11Aの除去およびシード膜10Aの除去を行ない、接続パッド5Cの両側壁6Cが形成される。
Then, as shown in FIG. 11C, both
一方、接続パッド5Cに第2の実施形態のような金属底面膜7を形成する場合、第3の実施形態の工程Bは第2の実施形態の工程Bと類似している。はじめに、第3の実施形態の工程Bは、図9Eおよび図12Aに示すように、第2の実施形態の工程B1(シード膜10Bの形成)、工程B6(直線溝13のパターンニング)、工程B7(金属底面膜7の形成)および工程B8(レジスト条15の形成)と同様の工程を経て、実装回路3Cの表面上に形成されたレジスト膜11Bに2本の直線状の溝14を形成する。
On the other hand, when the
その後、図12Bに示すように、両側壁6Cをめっき形成する前に、レジスト膜11Bおよびレジスト条15を加熱してレジスト膜11Bの上部11Baおよびレジスト条15の上部15aを幅方向に収縮させる。これにより、1本の直線溝13とレジスト条15との間の2つの直線状の溝14の縦断面が長方形状から上底の長さが下底の長さよりも長い台形状に変化する。
Thereafter, as shown in FIG. 12B, before the
そして、図12Cに示すように、第2の実施形態の工程B9と同様に両側壁6Cをめっき形成する。めっき形成された両側壁6Cの縦断面は、前述した2つの直線状の溝14の縦断面と同様、上底の長さが下底の長さよりも長い台形となる。両側壁6Cのめっき形成が終わったら、図12Dおよび図12Eに示すように、第2の実施形態の工程B10および工程B11と同様、レジスト膜11Bおよびレジスト条15の除去およびシード膜10Bの除去を行ない、接続パッド5Cの金属底面膜7および両側壁6Cが形成される。
Then, as shown in FIG. 12C, both
次に、図11から図13を用いて、第3の実施形態の半導体回路モジュールの製造方法の作用を説明する。ここで、図13は、第3の実施形態の工程D(スタッド4aの加圧挿入)をA、Bの順に示す縦断面図である。
Next, the operation of the semiconductor circuit module manufacturing method according to the third embodiment will be described with reference to FIGS. Here, FIG. 13 is a longitudinal sectional view showing the process D (pressure insertion of the
第3の実施形態の工程Bを経て形成された両側壁6Cの縦断面は、図11Eおよび図12Eに示すように、上底の長さが下底の長さよりも長い台形状に形成されている。そのため、両側壁6Cにおいては、その内幅W2が下方から上方に向かって小さくなり、入り口が狭い内部形状になる。これにより、図13に示すように、第3の実施形態の工程Dにおいてスタッドバンプ4のスタッド4aを接続パッド5Cの両側壁6Cの内部に加圧挿入した際、スタッド4aが両側壁6Cの内部形状に合わせて下底の長さが上底の長さよりも長い台形状の縦断面に変形する。このことから、スタッド4aが加圧挿入された後、スタッド4aは両側壁6Cに挟持されるので、スタッドバンプ4と接続パッド5Cとの接合強度を大きくすることができる。
As shown in FIGS. 11E and 12E, the longitudinal cross section of both
また、図12Eに示すように、第2の実施形態と同様、接続パッド5Cに金属底面膜7を形成することにより、スタッドバンプ4と接続パッド5Cとの接触面積を大きくすることができる(図10B参照)。これにより、工程Eにおいて金属接合膜8によりスタッドバンプ4と接続パッド5Cとを接合する際、金属底面膜7を有しない接続パッド5Cよりもスタッドバンプ4と接続パッド5Cとの接続強度を大きくすることができる。
Further, as shown in FIG. 12E, as in the second embodiment, the contact area between the
次に、図14および図15を用いて、第4の実施形態の半導体回路モジュールの製造方法を説明する。ここで、図14は、金属底面膜7を有しない場合の第4の実施形態の接続パッド5Dを形成する工程BをAからDの順に示す縦断面図である。また、図15は、金属底面膜7を有する場合の第4の実施形態の接続パッド5Dを形成する工程BをAからDの順に示す縦断面図である。
Next, a method for manufacturing the semiconductor circuit module of the fourth embodiment will be described with reference to FIGS. Here, FIG. 14 is a longitudinal cross-sectional view showing the process B for forming the
第4の実施形態の半導体回路モジュールは、第1の実施形態および第2の実施形態と同様、工程Aから工程Eを経て製造される。ここで、これら工程Aから工程Eのうち工程Bを除く他の工程は、第1の実施形態における対応する他の工程と同様である。また、両側壁6Dを形成する工程Bにおいても、両側壁6Dを有する接続パッド5Dを形成することに関しては第1の実施形態の工程Bと同様である。その一方、両側壁6Dの形状が第1の実施形態または第2の実施形態の両側壁6Dの形状と異なり、それに伴って、第4の実施形態の工程Bは第1の実施形態または第2の実施形態の工程Bとわずかに異なる。
The semiconductor circuit module of the fourth embodiment is manufactured through the process A to the process E as in the first embodiment and the second embodiment. Here, of the steps A to E, the steps other than the step B are the same as the corresponding steps in the first embodiment. Also, in the process B for forming the both
接続パッド5Dに第2の実施形態のような金属底面膜7を形成しない場合、第4の実施形態の工程Bは第1の実施形態の工程Bに類似する。はじめに、第4の実施形態の工程Bは、図4Bおよび図14Aに示すように、第1の実施形態の工程B1(シード膜10Aの形成)および工程B2(直線溝12のパターンニング)と同様の工程を経て、実装回路3Dの表面上に形成されたレジスト膜11Aに2本の直線溝12のパターンニングを行なう。
When the
その後、第1の実施形態の工程B3と同様、シード膜10Aの表面上に両側壁6Dのめっき形成を開始する。ただし、第4の実施形態においては、図14Bに示すように、レジスト膜11Aの上面11Abを部分的に覆うまで両側壁6Dをめっき成長させている。これにより、両側壁6Dの上方において両側壁6Dの内側(および外側)に延出するキノコ断面状の膨出部9が形成される。
Thereafter, similarly to the process B3 of the first embodiment, the formation of plating on both
両側壁6Dのめっき形成が終わったら、図14Cおよび図14Dに示すように、第1の実施形態の工程B4および工程B5と同様、レジスト膜11Aの除去およびシード膜10Aの除去を行ない、接続パッド5Dの両側壁6Dが形成される。
After the formation of the plating on both
一方、接続パッド5Dに第2の実施形態のような金属底面膜7を形成する場合、第4の実施形態の工程Bは第2の実施形態の工程Bに類似する。はじめに、第4の実施形態の工程Bは、図9Eおよび図15Aに示すように、第2の実施形態の工程B1(シード膜10Bの形成)、工程B6(直線溝13のパターンニング)、工程B7(金属底面膜7の形成)および工程B8(レジスト条15の形成)と同様の工程を経て、実装回路3Dの表面上に形成されたレジスト膜11Bに2本の直線状の溝14を形成する。
On the other hand, when forming the
その後、第2の実施形態の工程B9と同様、金属底面膜7の表面上に両側壁6Dのめっき形成を開始する。ただし、第4の実施形態においては、図15Bに示すように、レジスト膜11Bの上面11Bbおよびレジスト条15の上面15bを部分的に覆うまで両側壁6Dをめっき成長させている。これにより、両側壁6Dの上方において両側壁6Dの内側(および外側)に延出するキノコ断面状の膨出部9が形成される。
Thereafter, similarly to the process B9 of the second embodiment, the formation of plating on both
両側壁6Dのめっき形成が終わったら、図15Cおよび図15Dに示すように、第2の実施形態の工程B10および工程B11と同様、レジスト膜11Bおよびレジスト条15の除去およびシード膜10Bの除去を行ない、接続パッド5Dの両側壁6Dが形成される。
After the formation of the plating on both
次に、図16を用いて、第4の実施形態の半導体回路モジュールの製造方法の作用を説明する。ここで、図16は、第4の実施形態の工程D(スタッド4aの加圧挿入)をA、Bの順に示す縦断面図である。
Next, the operation of the semiconductor circuit module manufacturing method of the fourth embodiment will be described with reference to FIG. Here, FIG. 16 is a longitudinal sectional view showing the process D (pressure insertion of the
第4の実施形態の工程Bを経て形成された両側壁6Dは、図14Bおよび図15Bに示すように、レジスト膜11Bの上面11Bbおよびレジスト条15の上面15bを覆うようにめっき形成されており、両側壁6Dの上方において両側壁6Dの内側(および外側)に延出する膨出部9を有している。そのため、その縦断面はキノコ状に形成されている。このことから、図14Dおよび図15Dに示すように、両側壁6Dにおいては、その内幅W2が下方から上方にいたるまでは一定であり、かつその上方において狭くなっており、入り口が狭い内部形状になる。
Both
そして、図16に示すように、第4の実施形態の工程Dにおいてスタッドバンプ4のスタッド4aを接続パッド5Dの両側壁6Dの内部に加圧挿入した際、スタッド4aが両側壁6Dの内部形状に合わせて係合するように変形する。このことから、スタッド4aが加圧挿入された後、両側壁6Dの膨出部9がスタッド4aを挟持するので、スタッドバンプ4と接続パッド5Dとの接合強度を大きくすることができる。とくに、この膨出部9の内側は逆L字のカギ状になっているため、第3の実施形態の両側壁6Dよりも強くスタッド4aを挟持することができる。
Then, as shown in FIG. 16, when the
また、図15Dに示すように、第2の実施形態と同様、接続パッド5Dに金属底面膜7を形成することにより、スタッドバンプ4と接続パッド5Dとの接触面積を大きくすることができる(図10B参照)。これにより、工程Eにおいて金属接合膜8によりスタッドバンプ4と接続パッド5Dとを接合する際、金属底面膜7を有しない接続パッド5Dよりもスタッドバンプ4と接続パッド5Dとの接続強度を大きくすることができる。
Further, as shown in FIG. 15D, as in the second embodiment, the contact area between the
すなわち、第1から第4の実施形態の半導体回路モジュールの製造方法によれば、スタッドバンプ4のスタッド4aの側面4bを接続パッド5A〜Dの両側壁6A〜Dに密着させてスタッドバンプ4と接続パッド5Dとの接触面積を従来よりも大きくすることができるので、接続パッド5A〜Dとスタッドバンプ4との接合強度が大きくなり、半導体チップの導通不良が生じにくい半導体回路モジュールを製造することができるという効果を奏する。
That is, according to the manufacturing method of the semiconductor circuit module of the first to fourth embodiments, the
なお、本発明は、前述した実施形態などに限定されるものではなく、必要に応じて種々の変更が可能である。 In addition, this invention is not limited to embodiment mentioned above etc., A various change is possible as needed.
例えば、第2の実施形態の工程B8においては、実装回路3Bの表面からレジスト膜11Bおよびレジスト条15の表面までの高さをそろえるため、1本の直線溝13および1本のレジスト条15を同時形成しているが、他の実施形態においては、工程B7の後、工程B6において形成したレジスト膜11Bを除去しないで、1本の直線溝13の内部に1本のレジスト条15を形成してもよい。その際には、レジスト条15に用いられる材料はレジスト膜11Bに用いられる材料と同様にすることが好ましい。
For example, in step B8 of the second embodiment, in order to align the height from the surface of the mounting
また、スタッドバンプ4および接続パッド5A〜Dの表面に金属接合膜8としてAu表面膜が形成されている場合、工程Eにおいて行なう接合としてはAu−Au超音波金属接合が用いられても良い。もちろん、スタッドバンプ4および接続パッド5A〜DがAuを用いて形成されている場合も同様に接合することができるが、その際にはAu表面膜を別個形成して金属接合膜8とするのではなく、スタッドバンプ4および接続パッド5A〜Dの表面を一体形成された金属接合膜8として用いる。
When an Au surface film is formed as the
さらに、工程AにおけるAuワイヤ20の代わりに他の金属ワイヤを用いて前述した工程Aと同様にスタッドバンプ本体を形成した後、そのスタッドバンプ本体にAu膜や前述したAu合金膜をめっき形成してスタッドバンプ4を形成しても良い。その際、工程Dにおいてスタッドバンプ4を変形させることがあるため、表面に形成されるAu膜やAu合金膜を厚めに形成しておくことが好ましい。
Further, after forming a stud bump body using the other metal wire instead of the
1 半導体回路モジュール
2 半導体チップ
3 実装回路
4 スタッドバンプ
4a スタッド
4b 側面
4c 先端(先端面)
5A〜D 接続パッド
6A〜6D 両側壁
6Aa 両側壁の内面
7 金属底面膜
8 金属接合膜
9 膨出部
DESCRIPTION OF
5A to
Claims (5)
前記工程Aの前後いずれかにおいて、前記スタッドバンプに形成されるスタッドの外幅と同程度の内幅または前記スタッドの外幅よりも所定の長さだけ小さいもしくは大きい内幅を有する両側壁を有する接続パッドを実装回路の平滑な表面上に形成する工程Bであって、
前記実装回路の平滑な表面上にシード膜を形成する工程B1と、
前記シード膜の表面上にレジスト膜を形成してから前記両側壁を形成する位置に2本の直線溝をパターンニングする工程B2と、
前記2本の直線溝から露出する前記シード膜をめっきするとともに前記レジスト膜の上面を部分的に覆うまで前記両側壁をめっき成長させることにより、前記両側壁の上方に前記両側壁の内側に延出する膨出部を有する前記両側壁を前記シード膜の表面上に形成する工程B3と、
前記両側壁の形成後に前記レジスト膜を除去する工程B4と、
前記レジスト膜の除去後に露出したシード膜を除去する工程B5と
を備えている工程Bと、
前記接続パッドの表面層として前記接続パッドの表面上に金属接合膜を形成する工程Cと、
前記工程Cの後に前記スタッドを前記両側壁の内側に加圧挿入して前記スタッドの側面もしくは先端を前記両側壁の内側面または前記両側壁に囲まれた平滑な底面に圧接させることにより、前記両側壁の内幅が前記スタッドの外幅と異なる場合は前記スタッドをその幅方向に変形させて、前記両側壁の内幅が前記スタッドの外幅と同程度の場合はそのままの状態において、前記スタッドの側面を前記両側壁の内側面に密着させる工程Dと、
前記工程Dの後に前記金属接合膜を加熱することにより前記スタッドバンプを前記接続パッドに接合させる工程Eと
を備えることを特徴とする半導体回路モジュールの製造方法。 Forming a plurality of stud bumps having the same height on the smooth surface of the semiconductor chip; and
Either before or after the step A, both side walls have an inner width that is approximately the same as the outer width of the stud formed on the stud bump, or an inner width that is smaller or larger than the outer width of the stud by a predetermined length. Forming a connection pad on the smooth surface of the mounting circuit, B ,
Forming a seed film on the smooth surface of the mounting circuit;
Forming a resist film on the surface of the seed film and then patterning two linear grooves at positions where the side walls are formed;
The seed film exposed from the two straight grooves is plated and the both side walls are plated and grown until the upper surface of the resist film is partially covered, thereby extending above the both side walls and inside the both side walls. Forming the both side walls having protruding bulging portions on the surface of the seed film ; and
A step B4 of removing the resist film after the formation of the both side walls;
Step B5 for removing the exposed seed film after removing the resist film;
A process B comprising:
Forming a metal bonding film on the surface of the connection pad as a surface layer of the connection pad; and
After the step C, the stud is press-inserted inside the both side walls, and the side surface or the tip of the stud is pressed against the inner side surface of the both side walls or the smooth bottom surface surrounded by the both side walls, When the inner width of both side walls is different from the outer width of the stud, the stud is deformed in the width direction, and when the inner width of the both side walls is approximately the same as the outer width of the stud, A step D in which the side surface of the stud is closely attached to the inner side surface of the both side walls;
A method of manufacturing a semiconductor circuit module, comprising: a step E of bonding the stud bump to the connection pad by heating the metal bonding film after the step D.
前記工程Aの前後いずれかにおいて、前記スタッドバンプに形成されるスタッドの外幅と同程度の内幅または前記スタッドの外幅よりも所定の長さだけ小さいもしくは大きい内幅を有する両側壁を有する接続パッドを実装回路の平滑な表面上に形成する工程Bであって、
前記実装回路の平滑な表面上にシード膜を形成する工程B1と、
前記シード膜の表面上にレジスト膜を形成した後、前記両側壁によって囲まれる位置にその囲まれる範囲と同等の大きさの1本の直線溝をパターンニングする工程B6と、
前記直線溝から露出する前記シード膜をめっきすることにより金属底面膜を形成する工程B7と、
前記金属底面膜の表面中央に前記1本の直線溝と平行する1本のレジスト条を形成する工程B8と、
前記レジスト条の形成後に前記直線溝から露出する前記金属底面膜をめっきするとともに前記レジスト膜の上面および前記レジスト条の上面を部分的に覆うまで前記両側壁をめっき成長させることにより、前記両側壁の上方に前記両側壁の内側に延出する膨出部を有する前記両側壁を前記金属底面膜の表面上に形成する工程B9と、
前記両側壁の形成後に前記レジスト膜および前記レジスト条を除去する工程B10と、
前記レジスト膜および前記レジスト条の除去後に露出したシード膜を除去する工程B11と
を備えている工程Bと、
前記接続パッドの表面層として前記接続パッドの表面上に金属接合膜を形成する工程Cと、
前記工程Cの後に前記スタッドを前記両側壁の内側に加圧挿入して前記スタッドの側面もしくは先端を前記両側壁の内側面または前記両側壁に囲まれた平滑な底面に圧接させることにより、前記両側壁の内幅が前記スタッドの外幅と異なる場合は前記スタッドをその幅方向に変形させて、前記両側壁の内幅が前記スタッドの外幅と同程度の場合はそのままの状態において、前記スタッドの側面を前記両側壁の内側面に密着させる工程Dと、
前記工程Dの後に前記金属接合膜を加熱することにより前記スタッドバンプを前記接続パッドに接合させる工程Eと
を備えることを特徴とする半導体回路モジュールの製造方法。 Forming a plurality of stud bumps having the same height on the smooth surface of the semiconductor chip; and
Either before or after the step A, both side walls have an inner width that is approximately the same as the outer width of the stud formed on the stud bump, or an inner width that is smaller or larger than the outer width of the stud by a predetermined length. Forming a connection pad on the smooth surface of the mounting circuit, B,
Forming a seed film on the smooth surface of the mounting circuit;
After forming a resist film on the surface of the seed film, patterning a single linear groove having a size equivalent to the enclosed area at a position surrounded by the both side walls; and
Forming a metal bottom film by plating the seed film exposed from the linear groove; and
Forming a resist strip parallel to the one linear groove at the center of the surface of the metal bottom film;
The both side walls are formed by plating the metal bottom film exposed from the linear groove after the formation of the resist strip and plating and growing the both side walls until the top surface of the resist film and the top surface of the resist strip are partially covered. A step B9 for forming the both side walls on the surface of the metal bottom film, having a bulge portion extending inside the both side walls above
Step B10 for removing the resist film and the resist strip after the formation of the side walls;
A step B11 of removing the resist film and the seed film exposed after removing the resist strip;
A process B comprising:
Forming a metal bonding film on the surface of the connection pad as a surface layer of the connection pad; and
After the step C, the stud is press-inserted inside the both side walls, and the side surface or the tip of the stud is pressed against the inner side surface of the both side walls or the smooth bottom surface surrounded by the both side walls, When the inner width of both side walls is different from the outer width of the stud, the stud is deformed in the width direction, and when the inner width of the both side walls is approximately the same as the outer width of the stud, A step D in which the side surface of the stud is brought into close contact with the inner side surface of the both side walls;
A step E of bonding the stud bump to the connection pad by heating the metal bonding film after the step D;
A method for manufacturing a semiconductor circuit module, comprising:
ことを特徴とする請求項1または請求項2に記載の半導体回路モジュールの製造方法。 The stud bump is formed using Au or an Au alloy containing Au as a main component or a metal (including an alloy) having these as a surface film.
The method of manufacturing a semiconductor circuit module according to claim 1 or claim 2, characterized in that.
ことを特徴とする請求項3に記載の半導体回路モジュールの製造方法。 The metal bonding film is formed by plating using any one material of lead-free solder or Sn or Sn alloy mainly composed of Sn.
The method of manufacturing a semiconductor circuit module according to claim 3 .
前記工程Dにおいて前記スタッドの平滑な先端面が前記両側壁に囲まれた平滑な底面に当接するまで前記スタッドを前記両側壁の内側に加圧挿入させる
ことを特徴とする請求項1から請求項4のいずれか1項に記載の半導体回路モジュールの製造方法。 The stud is formed with a smooth tip surface,
According claim 1, characterized in Rukoto is pressure inserted to the stud on the inside of the two side wall to smooth the tip surface of the stud abuts against the smooth bottom surrounded by the both side walls in the step D Item 5. A method for manufacturing a semiconductor circuit module according to any one of Items 4 to 5.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006271873A JP4745185B2 (en) | 2006-10-03 | 2006-10-03 | Manufacturing method of semiconductor circuit module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006271873A JP4745185B2 (en) | 2006-10-03 | 2006-10-03 | Manufacturing method of semiconductor circuit module |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008091692A JP2008091692A (en) | 2008-04-17 |
JP4745185B2 true JP4745185B2 (en) | 2011-08-10 |
Family
ID=39375525
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006271873A Expired - Fee Related JP4745185B2 (en) | 2006-10-03 | 2006-10-03 | Manufacturing method of semiconductor circuit module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4745185B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010118534A (en) * | 2008-11-13 | 2010-05-27 | Mitsubishi Electric Corp | Semiconductor device and method of manufacturing same |
JP6107117B2 (en) | 2012-03-22 | 2017-04-05 | 豊田合成株式会社 | Solid device and manufacturing method thereof |
CN113766769B (en) * | 2021-11-09 | 2022-02-01 | 四川英创力电子科技股份有限公司 | Manufacturing method of multilayer trapezoidal blind slot printed board |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04340240A (en) * | 1991-05-16 | 1992-11-26 | Nec Corp | Structure for connecting ic chip |
JPH0521523A (en) * | 1991-07-17 | 1993-01-29 | Matsushita Electric Works Ltd | Semiconductor device mounting substrate |
JPH07153796A (en) * | 1993-11-30 | 1995-06-16 | Toshiba Corp | Semiconductor mounting device and manufacturing method of it |
JPH10233413A (en) * | 1997-02-21 | 1998-09-02 | Nec Kansai Ltd | Semiconductor device and its manufacture and wiring board |
JP2002373916A (en) * | 2001-06-13 | 2002-12-26 | Sony Corp | Mounting method for semiconductor device |
JP2006210591A (en) * | 2005-01-27 | 2006-08-10 | Matsushita Electric Ind Co Ltd | Semiconductor apparatus and its manufacturing method |
-
2006
- 2006-10-03 JP JP2006271873A patent/JP4745185B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04340240A (en) * | 1991-05-16 | 1992-11-26 | Nec Corp | Structure for connecting ic chip |
JPH0521523A (en) * | 1991-07-17 | 1993-01-29 | Matsushita Electric Works Ltd | Semiconductor device mounting substrate |
JPH07153796A (en) * | 1993-11-30 | 1995-06-16 | Toshiba Corp | Semiconductor mounting device and manufacturing method of it |
JPH10233413A (en) * | 1997-02-21 | 1998-09-02 | Nec Kansai Ltd | Semiconductor device and its manufacture and wiring board |
JP2002373916A (en) * | 2001-06-13 | 2002-12-26 | Sony Corp | Mounting method for semiconductor device |
JP2006210591A (en) * | 2005-01-27 | 2006-08-10 | Matsushita Electric Ind Co Ltd | Semiconductor apparatus and its manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
JP2008091692A (en) | 2008-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6244147B2 (en) | Manufacturing method of semiconductor device | |
US8119451B2 (en) | Method of manufacturing semiconductor package and method of manufacturing substrate for the semiconductor package | |
US7456493B2 (en) | Structure for mounting semiconductor part in which bump and land portion are hardly detached from each other and method of manufacturing mounting substrate used therein | |
US20020192855A1 (en) | Semiconductor device and method for manufacturing the same | |
JP2000138313A (en) | Semiconductor device and its manufacture | |
CN107154388B (en) | Semiconductor package and method of manufacturing the same | |
JP2004343030A (en) | Wiring circuit board, manufacturing method thereof, circuit module provided with this wiring circuit board | |
JP2006339654A (en) | Packaging chip and its packaging method | |
CN102420581A (en) | Sealing member for electronic component package and electronic component package | |
EP1571706A1 (en) | Electronic device | |
JP3972183B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
TWI360872B (en) | ||
JP4745185B2 (en) | Manufacturing method of semiconductor circuit module | |
JP5128180B2 (en) | Chip built-in substrate | |
US20080290528A1 (en) | Semiconductor package substrate having electrical connecting pads | |
JP3972182B2 (en) | Manufacturing method of semiconductor device | |
JP2002368155A (en) | Wiring board, manufacturing method therefor, and semiconductor device | |
JP2005109088A (en) | Semiconductor device and its manufacturing method, circuit substrate, and electronic equipment | |
CN101211885A (en) | Braze welding joint, electronic component, semiconductor device and method for manufacturing electronic component | |
JP2007103953A (en) | Semiconductor chip having bump containing conductive particle and method for manufacturing it | |
JP2001358442A (en) | Mount structure of semiconductor package | |
TW202133367A (en) | A terminal used in electronic product and methods of manufacturing the terminal | |
TWI380425B (en) | Fine pitch bump structure and its manufacturing process | |
JP2008141036A (en) | Printed substrate and method of manufacturing the same | |
JP2004363319A (en) | Mount substrate and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080905 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110217 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110419 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110511 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |