JP4561746B2 - Ｄｃ−ｄｃコンバータおよび電源装置 - Google Patents

Description

この発明は、ＤＣ−ＤＣコンバータおよびそれを備えた電源装置に関するものである。

従来、たとえばカーナビゲーションシステムのような多くの機能を集約した電子機器においては、たとえばＤＶＤの回路、テレビ・ラジオの回路、オーディオ回路など複数の回路を備えていて、各回路にそれぞれ異なる電源電圧が必要となる場合があった。しかも、その電源電圧は比較的高い電圧から低い電圧まで（例えば９Ｖ，８Ｖ，７Ｖ，５Ｖ，３．３Ｖ，１．２Ｖ等）多岐にわたる。

このような複合機能を備えた電子機器に必要な電源装置として、単一の電源電圧を出力するＤＣ−ＤＣコンバータ回路を複数備えた装置が考えられる。

このように複数のＤＣ−ＤＣコンバータを備えた電源装置においては、各ＤＣ−ＤＣコンバータ回路のスイッチング周波数が互いに異なると、ノイズ抑制などの点で不都合が多いので、各ＤＣ−ＤＣコンバータ回路のスイッチング周波数を同期させることも行われている（特許文献１参照）。

この特許文献１の電源装置は、発振周波数を定める抵抗とコンデンサをスイッチング制御用ＩＣの外部に接続する構成において、そのスイッチング制御用ＩＣのコンデンサ接続端子（ＣＴ端子）に接続する回路を工夫して発振周波数を同期させるようにしたものである。すなわち、特許文献１は二つのスイッチング制御用ＩＣのコンデンサ接続端子同士をバランス用コンデンサを介して接続したものであり、このバランス用コンデンサの同期化作用によって二つのスイッチング制御用ＩＣの発振周波数を同期させるものである。

これ以外にも、このような外部接続する抵抗とコンデンサを必要とする制御用ＩＣには、同じ機種のＩＣ同士であれば互いに同期させることのできる機能が予め組み込まれているものもある。通常はマスタとなるスイッチング制御用ＩＣの発振回路を動作させ、スレーブとなるスイッチング制御用ＩＣの発振回路の動作を停止させて、マスタのＩＣから出力される信号に同期してスレーブのＩＣがスイッチング動作するように構成している。

ところで、比較的高電圧から低電圧まで多岐にわたる電圧出力を必要とする電源装置においては、出力電圧が高いＤＣ−ＤＣコンバータの場合には、入力電圧と出力電圧の差が小さいため、スイッチングのオンデューテイ比が大きくなり、フライホイールダイオードに電流の流れる期間（スイッチ素子のオフ期間）が短くなって、フライホイールダイオードにおける順方向電圧降下による損失が小さい。それに対して、出力電圧が低いＤＣ−ＤＣコンバータの場合は、フライホイールダイオードに電流の流れる期間が長くなり、そこでの電圧降下による損失が問題になる。

そのため、出力電圧が低いＤＣ−ＤＣコンバータにおいては、フライホイールダイオードの代わりにオン抵抗の小さなスイッチ素子（ＦＥＴ）を用いた同期整流回路を採用する場合がある。ただ、主となるスイッチ素子と同期整流用のスイッチ素子を共に制御しなければならない同期整流回路に対応した制御用のＩＣには、内部にＶＣＯ（電圧制御発振器）を備えて、そのＶＣＯに制御電圧を印加することによってスイッチング周波数を制御するように構成されていて、外部に抵抗とコンデンサを接続して発振周波数を定めるようにはなっていない。

このようにＶＣＯを内蔵したスイッチング制御用ＩＣを用いるＤＣ−ＤＣコンバータと、外部に抵抗とコンデンサを接続するスイッチング制御用ＩＣを用いたＤＣ−ＤＣコンバータが混在する状況では特許文献１に示されているような従来の方法は採用できない。
実用新案登録第２５８３４７９号公報

そこで、この発明の目的は、前述の問題を解消して複数のＤＣ−ＤＣコンバータが周波数同期できるようにしたＤＣ−ＤＣコンバータおよび電源装置を提供することにある。

前記課題を解決するために、この発明のＤＣ−ＤＣコンバータおよび電源装置は次のように構成する。

（１）コンデンサに対して充放電を行うとともに、その充電電圧に応じて充放電を切り替えることによって三角波を生成する三角波生成回路と、前記三角波を基にスイッチング素子のオンデューティ比を制御することによって出力を制御するＰＷＭ制御回路と、を備えたＤＣ−ＤＣコンバータにおいて、前記コンデンサにパルス電圧信号からなる同期信号をダイオードを介して印加して該コンデンサの電荷を強制的に制御することによって前記パルス電圧信号に前記三角波を同期させる同期入力部を設ける。
また、前記同期入力部は、コンデンサおよび抵抗からなり前記同期信号が印加される微 分回路を備え、前記微分回路の出力電圧を、前記三角波生成回路が充放電を行うコンデン サに前記ダイオードを介して印加する。

（２）前記強制的な制御は、前記三角波生成回路が充放電を行うコンデンサの電荷を充電から放電への切り替えレベルにまで急速に充電することによって行う。

（３）前記三角波生成回路は、抵抗回路のインピーダンスによって、前記三角波生成回 路が充放電を行うコンデンサに対する充放電の電流値が定まる回路とする。

（４）前記抵抗回路のインピーダンスを周波数切替信号によって切り替えるスイッチを設ける。

（５）前記同期入力部に、制御信号によってオン・オフするシャント用スイッチを設ける。

（６）前記ＤＣ−ＤＣコンバータをスレーブのＤＣ−ＤＣコンバータとし、１つのマスタとなるＤＣ−ＤＣコンバータから１つ以上の前記スレーブとなるＤＣ−ＤＣコンバータへ同期信号を供給するものとする。

（７）前記マスタとなるＤＣ−ＤＣコンバータは、発振器を内蔵し、該発振器の発振信号または当該発振信号に同期した信号を前記同期信号として出力するものとする。

（８）前記マスタとなるＤＣ−ＤＣコンバータは、外部から外部発振信号を入力し、該外部発振信号に同期した信号を前記同期信号として出力するものとする。

（９）前記ＤＣ−ＤＣコンバータを複数設け、それぞれのＤＣ−ＤＣコンバータへ外部から共通の前記同期信号を入力するものとする。

（１）充放電によって変化するコンデンサの電圧が三角波として出力される回路のそのコンデンサにパルス電圧信号を印加してコンデンサの電荷を強制的に制御することによって、三角波が前記パルス電圧信号に同期し、複数のＤＣ−ＤＣコンバータが同一のスイッチング周波数でスイッチング可能となる。

（２）同期信号によってコンデンサの電荷を充電から放電への切り替えレベルにまで急速に充電するようにしたことによって、三角波と同期信号の周波数同期が容易且つ確実にに行える。

（３）三角波生成回路を、抵抗回路のインピーダンスによってコンデンサに対する充放電の電流値が定まる回路としたことによって、周波数可変の三角波生成回路を容易に構成できる。

（４）三角波生成回路のコンデンサに対する充放電の電流値を定める抵抗回路のインピーダンスを周波数切替信号によって切り替えるスイッチを設けたことにより、周波数同期可能な周波数範囲を広くできる。

（５）前記コンデンサへの前記同期信号の入力部に設けたシャント用スイッチがオン状態の時、パルス電圧信号の状態の影響を受けないので、必要に応じて三角波生成回路が単独で自励発振動作でき、コンデンサ接続端子に対する過電圧の印加も防止できる。

（６）スレーブのＤＣ−ＤＣコンバータの構成を前記の周波数同期可能なＤＣ−ＤＣコンバータとし、１つのマスタとなるＤＣ−ＤＣコンバータから前記スレーブのＤＣ−ＤＣコンバータへ同期信号を供給することによって、複数のＤＣ−ＤＣコンバータのスイッチング周波数の同期をとることができる。

（７）前記マスタとなるＤＣ−ＤＣコンバータを発振器内蔵とし、出力電圧が低くて同期整流回路を備えたＤＣ−ＤＣコンバータをマスタとし、その他の、コンデンサに対する充放電によって三角波を生成するようにしたＤＣ−ＤＣコンバータをスレーブすることによって、比較的高電圧から低電圧まで多岐にわたる出力を行う電源装置が構成できる。

（８）前記マスタとなるＤＣ−ＤＣコンバータが外部から外部発振信号を入力し、その外部発振信号に同期した信号を前記同期信号として出力することによって、複数のＤＣ−ＤＣコンバータのスイッチング周波数の同期をとることができる。

（９）前記ＤＣ−ＤＣコンバータを複数設け、それぞれのＤＣ−ＤＣコンバータへ外部から共通の前記同期信号を入力することによって、複数のＤＣ−ＤＣコンバータのスイッチング周波数の同期をとることができる。

第１の実施形態に係るＤＣ−ＤＣコンバータ全体の構成を示すブロック図である。 同ＤＣ−ＤＣコンバータの同期信号入力回路の構成を示す回路図である。 制御用ＩＣの三角波発生回路部分の構成を示す回路図である。 同期信号と三角波との関係を示す波形図である。 同期信号と三角波との関係を示す波形図である。 三角波とスイッチング波形との関係を示す図である。 三角波とスイッチング波形との関係を示す図である。 三角波とスイッチング波形との関係を示す図である。 第２の実施形態に係るＤＣ−ＤＣコンバータにおける同期信号入力回路の構成を示す回路図である。 第３の実施形態に係るＤＣ−ＤＣコンバータにおける同期信号入力回路の構成を示す回路図である。 第３の実施形態に係る別のＤＣ−ＤＣコンバータにおける同期信号入力回路の構成を示す回路図である。 三角波とスイッチング波形との関係を示す図である。 第４の実施形態に係るＤＣ−ＤＣコンバータにおける同期信号入力回路の構成を示す回路図である。 第５の実施形態に係る電源装置の構成を示すブロック図である。 第６の実施形態に係る電源装置の構成を示すブロック図である。 第７の実施形態に係る電源装置の構成を示すブロック図である。

符号の説明

１０−同期信号入力回路
１１−スイッチング制御用ＩＣ
１００−ＤＣ−ＤＣコンバータ
１０１，１０２−マスタＤＣ−ＤＣコンバータ
１００ａ〜１００ｃ−スレーブＤＣ−ＤＣコンバータ
２００，２０１，２０２−電源装置

第１の実施形態に係るＤＣ−ＤＣコンバータについて図１〜図８を基に説明する。
図１はＤＣ−ＤＣコンバータ全体の構成を示すブロック図である。このＤＣ−ＤＣコンバータ１００は、入力電力をスイッチングするスイッチング回路１２、その出力を整流平滑する整流平滑回路１３、スイッチング回路１２に対してその回路内のスイッチ素子を駆動するスイッチング制御用ＩＣ（以下「制御用ＩＣ」という。）１１、および制御用ＩＣ１１に対して同期信号を入力する同期信号入力回路１０を備えている。制御用ＩＣ１１のＣＴ端子にはコンデンサＣｏ、ＲＴ端子には抵抗Ｒｏをそれぞれ接続している。同期信号入力回路１０はパルス電圧信号である同期信号を入力し、制御用ＩＣ１１のＣＴ端子に接続されているコンデンサＣｏの電圧を直接制御して、制御用ＩＣ１１の内部で発生する三角波の周波数を同期信号に同期させる。また、この制御用ＩＣ１１は、三角波を基にスイッチング素子のオンデューティ比を制御することによって出力を制御するＰＷＭ制御回路を備えていて、前記スイッチ素子を負荷に応じてＰＷＭ制御し、一定電圧を出力するように制御する。

図２は図１に示した同期信号入力回路１０の構成を示す回路図である。ここで、コンデンサＣ１と抵抗Ｒ２とによってＣＲ微分回路を構成している。この微分回路の出力電圧を抵抗Ｒ１およびダイオードＤ１を介して制御用ＩＣ１１のＣＴ端子へ印加する。ダイオードＤ１は制御用ＩＣ１１のＣＴ端子に接続したコンデンサＣｏに対して充電電流が流れる方向に挿入している。したがってコンデンサＣｏの放電電流が同期信号入力回路１０側へ流れ出すことはない。

前記微分回路を構成するコンデンサＣ１と抵抗Ｒ２との接続点には、基準電圧電源Ｖｒｅｆとの間にクランプ用のダイオードＤ２を、また接地との間にクランプ用のダイオードＤ３をそれぞれ設けている。したがって外部から入力される同期信号の電圧にかかわらず制御用ＩＣ１１のＣＴ端子にＶｒｅｆより高電圧が印加されることがなく、且つ接地電位より低い電圧が印加されることもない。さらにコンデンサＣ１と抵抗Ｒ２により決定される時定数により電圧の変化量が適正なものとされる。このことにより制御用ＩＣ１１内部の破壊を防止している。

図３は図１および図２に示した制御用ＩＣ１１内部の特に三角波を生成する部分の回路図である。この回路の動作は次のとおりである。
（１）トランジスタＴｒ１に流れる電流をＩＣＴとする。この電流ＩＣＴは抵抗Ｒｏで決定される。トランジスタＴｒ３に流れる電流は２×ＩＣＴとなるように設定している。起動時フリップフロップＦＦのＱ出力は“Ｌ”レベルを出力しているので、Ｔｒ２はオフ状態であり、コンデンサＣｏを電流ＩＣＴで充電する。したがって、このときの充電時間は抵抗ＲｏとコンデンサＣｏとによって定まる。

（２）コンデンサＣｏの電圧が高電圧側のしきい値ＶＨに達すると、コンパレータＨの出力が反転し、フリップフロップＦＦはセットされ、Ｑ出力によってＴｒ２がオンする。この状態で２×ＩＣＴに設定された充電電流のため、コンデンサＣｏに流れる電流はＩＣＴ−２×ＩＣＴ＝−ＩＣＴとなり、電流ＩＣＴでコンデンサＣｏは放電される。したがって、このときの放電時間は抵抗ＲｏとコンデンサＣｏとによって定まる。

（３）ＣＴ端子の電圧が低電圧側のしきい値ＶＬまで低下すると、コンパレータＬの出力が反転し、フリップフロップＦＦはリセットされ、Ｑ出力によってＴｒ２がオフするため、再びコンデンサＣｏが充電される。

（４）上記（２），（３）を繰り返してＶＬ〜ＶＨの振幅で対称三角波が発生される。

図４は図２に示した回路各部の波形を示す図である。同期信号が入力されない状態では、（Ａ）に示すように前記２つのしきい値電圧ＶＨを上限、ＶＬを下限とする三角波がＣＴ端子に出力される。

図４の（Ｂ）は元々の三角波の周波数より高い周波数（短い周期）の同期信号を入力した時の三角波の変化を示している。同期信号の立ち上がりで、図２に示したコンデンサＣ１および抵抗Ｒ２による微分回路の作用により、コンデンサＣｏに充電電圧が印加され、コンデンサＣｏに電荷が急速に蓄積され、ＣＴ端子の電位は急激に上昇する。この時上限のしきい値ＶＨを超える電位ＶＨ＋αに達した時、図３に示したコンパレータＨの出力が反転して、ＣＴ端子の電圧が下降する。この＋αの電圧差はコンパレータＨの応答遅れに起因している。コンデンサＣｏの放電電流値は一定であるので、下りの傾きは元々の三角波の下りの傾きと同一である。

図４の（Ｃ）は同期信号の周波数を更に高くした場合の例である。同期信号の周波数が高くなるほど、元々の三角波の上昇過程の早期の段階でコンデンサＣｏに電荷が急速に蓄積されることになるので（予めコンデンサＣｏに蓄積されている電荷が少ないので）、図３に示したコンパレータＨの応答遅れの影響は少なくなり、前記＋αの電位差も小さくなる。その結果、図４の（Ｃ）に示すような三角波となる。

図５は、逆に元々の三角波の周波数より低い周波数（周期の長い）同期信号を入力した時の例である。同期信号の周波数が低くなるほど元々の三角波の上昇過程のうち山頂付近でコンデンサＣｏの電位が急上昇するため（予めコンデンサＣｏに蓄積されている電荷が多いので）、前記＋αの電位差が大きくなり、その分、三角波の下降過程が長くなる。その結果、図５に示すような三角波となって同期信号に同期した三角波が出力される。

図６〜図８は各三角波とスイッチング波形との関係を示す図である。図６は同期信号を入力しない場合の三角波とスイッチング波形であり、スイッチング波形は三角波と同じ周波数（ｆ＝３７５ｋＨｚ）となる。

図７は図４の（Ｃ）に示した三角波を発生させた場合に相当し、同期信号の周波数は６２５ｋＨｚであり、三角波と共にスイッチング波形も６２５ｋＨｚとなる。

図８は図５に示した三角波を発生させた場合に相当し、同期信号の周波数は２７４ｋＨｚであり、三角波と共にスイッチング波形も２７４ｋＨｚとなる。

このようにコンデンサＣｏの電荷を強制的に制御することによってスイッチング周波数を同期信号に同期させることができる。

なお、周波数は同期信号に同期するが、スイッチング波形のデューティ比はＤＣ−ＤＣコンバータの負荷に応じたＰＷＭ制御によって変化する。

次に、第２の実施形態に係るＤＣ−ＤＣコンバータについて図９を基に説明する。
図９は第１の実施形態で図２に示したものに対応する図であり、同期信号入力回路１０の構成を示している。図２に示した構成と異なり、ダイオードＤ１のアノード側と接地との間に、オン／オフ信号によって制御されるシャント用のスイッチＳＷ１を設けている。このスイッチＳＷ１はバイポーラ型トランジスタやＦＥＴなどにより構成している。

オン／オフ信号によってこのスイッチＳＷ１が導通状態となれば、同期信号が入力されてもその信号はダイオードＤ１のアノード側でシャントされるので、コンデンサＣｏに充電電圧が印加されない。そのため同期／非同期の切替がこのスイッチＳＷ１の制御によって可能となる。たとえば複数のＤＣ−ＤＣコンバータを備えた電源装置の各ＤＣ−ＤＣコンバータにこの図９に示した回路を適用すれば、マスタのＤＣ−ＤＣコンバータが起動するまでは同期信号の入力の影響を受けることなく自励発振動作によりスイッチング制御を行い、マスタのＤＣ−ＤＣコンバータが起動した後はスイッチＳＷ１を遮断状態とする。これにより、その後はマスタのＤＣ−ＤＣコンバータに同期してスイッチング制御を行うことができる。

また、制御用ＩＣ１１が動作停止している状態（電源供給がなされていない状態）で、スイッチＳＷ１を導通状態としておけば、同期信号が入力されても制御用ＩＣ１１はその影響を受けないので誤動作することもない。

次に、第３の実施形態に係るＤＣ−ＤＣコンバータについて、図１０〜図１２を基に説明する。
図１０は同期信号入力回路の構成を示す図である。図２に示した回路と異なり、制御用ＩＣの１１のＲＴ端子に抵抗Ｒ３を介してスイッチ回路ＳＷ２を設けている。そして、このスイッチ回路ＳＷ２を、コンデンサＣ１と抵抗Ｒ２との接続点からコンデンサＣ２および抵抗Ｒ４を介して取り出した信号で制御するように構成している。

また、図１１に示す例では、同期信号入力端子からコンデンサＣ２および抵抗Ｒ４を介して取り出した信号でスイッチ回路ＳＷ２を制御するように構成している。

図１０・図１１に示した構成で、スイッチ回路ＳＷ２が導通状態となれば、制御用ＩＣ１１のＲＴ端子に抵抗ＲｏとＲ３の並列回路が接続されることになるので、コンデンサＣｏに対する充放電電流値が大きくなる。スイッチ回路ＳＷ２に対する制御電圧が“Ｈ”レベルのとき導通状態、“Ｌ”レベルのとき遮断状態となるように構成しておけば、同期信号の立ち上がり以降、コンデンサＣｏに対する放電電流値が大きくなり、図１２の（Ｂ）に示すようにＶＨ＋αまで上昇した後の下降が速やかに行われ、周波数が高くなる方向への周波数可変量を広くとることができる。

図１２の（Ａ）のように同期信号のパルス幅を短くすれば、コンデンサＣｏの放電に影響を与えないので、図１２の（Ａ）に示したように（第１・第２の実施形態と同様に）周波数の低くなる方向への同期も可能である。

次に、第４の実施形態に係るＤＣ−ＤＣコンバータについて図１３を基に説明する。
図１３は同期信号入力回路の構成を示す図である。図１１に示した回路と異なり、制御用ＩＣの１１のＲＴ端子に抵抗Ｒ３を介してスイッチ回路ＳＷ２を設け、そのスイッチ回路ＳＷ２を周波数切替信号によって制御するように構成している。

このように、周波数切替信号によってスイッチ回路ＳＷ２を制御することによってコンデンサＣｏの充放電電流値を切り替えることができる。スイッチ回路ＳＷ２の導通状態で制御用ＩＣ１１のＲＴ端子に接続される抵抗回路のインピーダンスが低下するため、コンデンサＣｏに対する充放電電流値が大きくなり、周波数の高くなる方向への周波数可変量を広くとることができる。逆にスイッチ回路ＳＷ２が遮断状態とすれば、周波数の低くなる方向への周波数可変量を広くとることができる。

なお、上記の各実施形態においてはコンデンサＣｏの充電を制御することによって同期を実現していたが、逆にコンデンサＣｏの放電を制御することによって同期を実現することも可能である。

次に、第５の実施形態に係る電源装置について図１４を基に説明する。
図１４に示すように、電源装置２００は、１つのマスタとなるＤＣ−ＤＣコンバータ１０１と複数のスレーブのＤＣ−ＤＣコンバータ１００ａ，１００ｂ，・・・１００ｃから構成している。これらのＤＣ−ＤＣコンバータはそれぞれ直流電力を入力し、所定の直流定電圧を出力する。マスタＤＣ−ＤＣコンバータ１０１は出力電圧が相対的に低く、フライホイールダイオードを用いた構成では、スイッチ素子のオフ期間にフライホイールダイオードに生じる順方向電圧降下による損失が大きいため、ＦＥＴを用いた同期整流回路を構成している。この同期整流回路の制御用ＩＣの内部にはＶＣＯを備えていて、そのＶＣＯに制御電圧を印加することによってスイッチング周波数を制御可能としている。この制御用ＩＣから同期信号を出力し、図１４に示すように複数のスレーブＤＣ−ＤＣコンバータ１００ａ，１００ｄ・・・１００ｃに対して同期信号を与えている。これらのスレーブＤＣ−ＤＣコンバータ１００ａ，１００ｄ・・・１００ｃの構成は第１〜第４の実施形態で示したものである。これらのスレーブＤＣ−ＤＣコンバータ１００ａ，１００ｄ・・・１００ｃはマスタＤＣ−ＤＣコンバータ１０１に比べて出力電圧が高く、同期整流回路ではなくフライホイールダイオードを用いていて、三角波の周波数を決定する抵抗とコンデンサを外部に接続する制御用ＩＣを備えている。

このようにして低電圧から高電圧まで広い電圧範囲にわたって多くの出力を得る電源装置を構成する。

次に、第６の実施形態に係る電源装置について図１５を基に説明する。
図１５に示すように、電源装置２０１は、１つのマスタとなるＤＣ−ＤＣコンバータ１０２と複数のスレーブのＤＣ−ＤＣコンバータ１００ａ，１００ｂ，・・・１００ｃから構成している。これらのＤＣ−ＤＣコンバータはそれぞれ直流電力を入力し、所定の直流定電圧を出力する。

マスタＤＣ−ＤＣコンバータ１０２は外部から外部発振信号を入力し、この外部発振信号でスイッチ素子をスイッチングする。また、そのスイッチングに同期した信号を外部へ取り出し、図１５に示すように複数のスレーブＤＣ−ＤＣコンバータ１００ａ，１００ｂ・・・１００ｃに対して同期信号として与える。これらのスレーブＤＣ−ＤＣコンバータ１００ａ，１００ｂ・・・１００ｃの構成は第１〜第４の実施形態で示したものである。
このようにして所定電圧の多くの出力を得る電源装置を構成する。

次に、第７の実施形態に係る電源装置について図１６を基に説明する。
図１６に示すように、この電源装置２０２は、複数のＤＣ−ＤＣコンバータ１００ａ，１００ｂ，・・・１００ｃを備え、１つのユニットとして構成している。これらのＤＣ−ＤＣコンバータはマスタ・スレーブの関係はなく、それぞれ直流電力を入力し、所定の直流定電圧を出力する。

各ＤＣ−ＤＣコンバータ１００ａ，１００ｂ，・・・１００ｃは、外部から共通の同期信号を入力する。これらのＤＣ−ＤＣコンバータ１００ａ，１００ｄ・・・１００ｃの構成は第１〜第４の実施形態で示したものである。
このようにして所定電圧の多くの出力を得る電源装置を構成する。。

Claims (9)

1. コンデンサに対して充放電を行うとともに、その充電電圧に応じて充放電を切り替えることによって三角波を生成する三角波生成回路と、前記三角波を基にスイッチング素子のオンデューティ比を制御することによって出力を制御するＰＷＭ制御回路と、を備えたＤＣ−ＤＣコンバータにおいて、
   前記コンデンサにパルス電圧信号からなる同期信号をダイオードを介して印加して該コンデンサの電荷を強制的に制御することによって前記パルス電圧信号に前記三角波を同期させる同期入力部を設け、
   前記同期入力部は、コンデンサおよび抵抗からなり前記同期信号が印加される微分回路を備え、前記微分回路の出力電圧を、前記三角波生成回路が充放電を行うコンデンサに前記ダイオードを介して印加するＤＣ−ＤＣコンバータ。
2. 前記強制的な制御は、前記三角波生成回路が充放電を行うコンデンサの電荷を充電から放電への切り替えレベルにまで急速に充電する制御である請求項１に記載のＤＣ−ＤＣコンバータ。
3. 前記三角波生成回路は、抵抗回路のインピーダンスによって、前記三角波生成回路が充放電を行うコンデンサに対する充放電の電流値が定まる回路である請求項１または２に記載のＤＣ−ＤＣコンバータ。
4. 前記抵抗回路のインピーダンスを周波数切替信号によって切り替えるスイッチを設けた請求項３に記載のＤＣ−ＤＣコンバータ。
5. 前記同期入力部に、制御信号によってオン・オフするシャント用スイッチを設けた請求項１〜４のいずれか１項に記載のＤＣ−ＤＣコンバータ。
6. 請求項１〜５のいずれか１項に記載のＤＣ−ＤＣコンバータをスレーブのＤＣ−ＤＣコンバータとし、１つのマスタとなるＤＣ−ＤＣコンバータから１つ以上の前記スレーブとなるＤＣ−ＤＣコンバータへ前記同期信号を供給する手段を設けた電源装置。
7. 前記マスタとなるＤＣ−ＤＣコンバータは、発振器を内蔵し、該発振器の発振信号または当該発振信号に同期した信号を前記同期信号として出力する手段を設けた請求項６に記載の電源装置。
8. 前記マスタとなるＤＣ−ＤＣコンバータは、外部から外部発振信号を入力し、該外部発振信号に同期した信号を前記同期信号として出力する手段を設けた請求項６に記載の電源装置。
9. 請求項１〜５のいずれか１項に記載のＤＣ−ＤＣコンバータを複数設け、それぞれのＤＣ−ＤＣコンバータへ外部から共通の前記同期信号を入力する手段を設けた電源装置。

Images