WO2006121065A1

WO2006121065A1 - Ｄｃ－ｄｃコンバータおよび電源装置

Info

Publication number: WO2006121065A1
Application number: PCT/JP2006/309376
Authority: WO
Inventors: Masanari Tago
Original assignee: Murata Manufacturing Co., Ltd.
Priority date: 2005-05-11
Filing date: 2006-05-10
Publication date: 2006-11-16
Also published as: CN1969446A; JPWO2006121065A1; JP4561746B2; CN1969446B; EP1892821A4; US20070103138A1; EP1892821A1; US7635971B2

Abstract

　スイッチング制御用ＩＣ（１１）は、そのＣＴ端子に接続したコンデンサ（Ｃｏ）とＲＴ端子に接続した抵抗（Ｒｏ）によって定まる周波数で三角波を生成する回路を備えている。このＣＴ端子に対して外部からパルス電圧信号である同期信号を入力する同期信号入力回路（１０）を設ける。この同期信号によってＣＴ端子のコンデンサ（Ｃｏ）の充電電圧を強制的に変化させ、三角波の周波数を同期信号に同期させ、このことによって複数のＤＣ－ＤＣコンバータを周波数同期させる。

Description

明細書

DC— DCコンバータおよび電源装置

技術分野

[0001] この発明は、 DC— DCコンバータおよびそれを備えた電源装置に関するものである。

[0002] 従来、たとえばカーナビゲーシヨンシステムのような多くの機能を集約した電子機器においては、たとえば DVDの回路、テレビ'ラジオの回路、オーディオ回路など複数の回路を備えていて、各回路にそれぞれ異なる電源電圧が必要となる場合があった。し力も、その電源電圧は比較的高い電圧力も低い電圧まで (例えば 9V, 8V, 7V, 5V, 3. 3V, 1. 2V等）多岐にわたる。

[0003] このような複合機能を備えた電子機器に必要な電源装置として、単一の電源電圧を出力する DC— DCコンバータ回路を複数備えた装置が考えられる。

[0004] このように複数の DC— DCコンバータを備えた電源装置においては、各 DC— DC コンバータ回路のスイッチング周波数が互いに異なると、ノイズ抑制などの点で不都合が多いので、各 DC— DCコンバータ回路のスイッチング周波数を同期させることも行われてヽる (特許文献 1参照)。

[0005] この特許文献 1の電源装置は、発振周波数を定める抵抗とコンデンサをスィッチング制御用 ICの外部に接続する構成において、そのスイッチング制御用 ICのコンデンサ接続端子 (CT端子）に接続する回路を工夫して発振周波数を同期させるようにしたものである。すなわち、特許文献 1は二つのスイッチング制御用 ICのコンデンサ接続端子同士をバランス用コンデンサを介して接続したものであり、このバランス用コンデンサの同期化作用によって二つのスイッチング制御用 ICの発振周波数を同期させるものである。

[0006] これ以外にも、このような外部接続する抵抗とコンデンサを必要とする制御用 ICには、同じ機種の IC同士であれば互いに同期させることのできる機能が予め組み込まれて、るものもある。通常はマスタとなるスイッチング制御用 ICの発振回路を動作させ、スレーブとなるスイッチング制御用 ICの発振回路の動作を停止させて、マスタの I Cから出力される信号に同期してスレーブの ICがスィッチング動作するように構成している。

[0007] ところで、比較的高電圧力低電圧まで多岐にわたる電圧出力を必要とする電源装置においては、出力電圧が高い DC— DCコンバータの場合には、入力電圧と出力電圧の差が小さいため、スイッチングのオンデューティ比が大きくなり、フライホイールダイオードに電流の流れる期間 (スィッチ素子のオフ期間）が短くなつて、フライホイールダイオードにおける順方向電圧降下による損失が小さい。それに対して、出力電圧が低い DC— DCコンバータの場合は、フライホイールダイオードに電流の流れる期間が長くなり、そこでの電圧降下による損失が問題になる。

[0008] そのため、出力電圧が低い DC— DCコンバータにおいては、フライホイールダイォードの代わりにオン抵抗の小さなスィッチ素子 (FET)を用いた同期整流回路を採用する場合がある。ただ、主となるスィッチ素子と同期整流用のスィッチ素子を共に制御しなければならない同期整流回路に対応した制御用の ICには、内部に VCO (電圧制御発振器)を備えて、その VCOに制御電圧を印加することによってスイッチング周波数を制御するように構成されていて、外部に抵抗とコンデンサを接続して発振周波数を定めるようにはなって、な、。

[0009] このように VCOを内蔵したスイッチング制御用 ICを用いる DC— DCコンバータと、外部に抵抗とコンデンサを接続するスイッチング制御用 ICを用、た DC - DCコンバータが混在する状況では特許文献 1に示されて、るような従来の方法は採用できない。

特許文献 1：実用新案登録第 2583479号公報

発明の開示

発明が解決しょうとする課題

[0010] そこで、この発明の目的は、前述の問題を解消して複数の DC— DCコンバータが周波数同期できるようにした DC— DCコンバータおよび電源装置を提供することにある。

課題を解決するための手段

[0011] 前記課題を解決するために、この発明の DC— DCコンバータおよび電源装置は次のように構成する。 [0012] (1)コンデンサに対して充放電を行うとともに、その充電電圧に応じて充放電を切り替えることによって三角波を生成する三角波生成回路と、前記三角波を基にスィッチング素子のオンデューティ比を制御することによって出力を制御する PWM制御回路と、を備えた DC— DCコンバータにおいて、前記コンデンサにノルス電圧信号力なる同期信号を印加して該コンデンサの電荷を強制的に制御することによって前記パルス電圧信号に前記三角波を同期させる。

[0013] (2)前記強制的な制御は前記コンデンサの電荷を充電から放電への切り替えレべルにまで急速に充電することによって行う。

[0014] (3)前記三角波生成回路は、抵抗回路のインピーダンスによって前記コンデンサに対する充放電の電流値が定まる回路とする。

[0015] (4)前記抵抗回路のインピーダンスを周波数切替信号によって切り替えるスィッチを設ける。

[0016] (5)前記コンデンサへの前記同期信号の入力部に、制御信号によってオン'オフするシャント用スィッチを設ける。

[0017] (6)前記 DC— DCコンバータをスレーブの DC— DCコンバータとし、 1つのマスタとなる DC— DCコンバータから 1つ以上の前記スレーブとなる DC— DCコンバータへ同期信号を供給するものとする。

[0018] (7)前記マスタとなる DC— DCコンバータは、発振器を内蔵し、該発振器の発振信号または当該発振信号に同期した信号を前記同期信号として出力するものとする。

[0019] (8)前記マスタとなる DC— DCコンバータは、外部から外部発振信号を入力し、該外部発振信号に同期した信号を前記同期信号として出力するものとする。

[0020] (9)前記 DC— DCコンバータを複数設け、それぞれの DC— DCコンバータへ外部力共通の前記同期信号を入力するものとする。

発明の効果

[0021] (1)充放電によって変化するコンデンサの電圧が三角波として出力される回路のそのコンデンサにパルス電圧信号を印加してコンデンサの電荷を強制的に制御することによって、三角波が前記パルス電圧信号に同期し、複数の DC— DCコンバータが同一のスイッチング周波数でスイッチング可能となる。 [0022] (2)同期信号によってコンデンサの電荷を充電力放電への切り替えレベルにまで急速に充電するようにしたことによって、三角波と同期信号の周波数同期が容易且つ確実にに行える。

[0023] (3)三角波生成回路を、抵抗回路のインピーダンスによってコンデンサに対する充放電の電流値が定まる回路としたことによって、周波数可変の三角波生成回路を容易に構成できる。

[0024] (4)三角波生成回路のコンデンサに対する充放電の電流値を定める抵抗回路のィンピーダンスを周波数切替信号によって切り替えるスィッチを設けたことにより、周波数同期可能な周波数範囲を広くできる。

[0025] (5)前記コンデンサへの前記同期信号の入力部に設けたシャント用スィッチがオン状態の時、パルス電圧信号の状態の影響を受けないので、必要に応じて三角波生成回路が単独で自励発振動作でき、コンデンサ接続端子に対する過電圧の印加も防止できる。

[0026] (6)スレーブの DC— DCコンバータの構成を前記の周波数同期可能な DC— DC コンバータとし、 1つのマスタとなる DC— DCコンバータから前記スレーブの DC— D Cコンバータへ同期信号を供給することによって、複数の DC— DCコンバータのスィツチング周波数の同期をとることができる。

[0027] (7)前記マスタとなる DC— DCコンバータを発振器内蔵とし、出力電圧が低くて同期整流回路を備えた DC— DCコンバータをマスタとし、その他の、コンデンサに対する充放電によって三角波を生成するようにした DC— DCコンバータをスレーブすることによって、比較的高電圧力も低電圧まで多岐にわたる出力を行う電源装置が構成できる。

[0028] (8)前記マスタとなる DC— DCコンバータが外部力外部発振信号を入力し、その外部発振信号に同期した信号を前記同期信号として出力することによって、複数の DC— DCコンバータのスイッチング周波数の同期をとることができる。

[0029] (9)前記 DC— DCコンバータを複数設け、それぞれの DC— DCコンバータへ外部力も共通の前記同期信号を入力することによって、複数の DC— DCコンバータのスイッチング周波数の同期をとることができる。図面の簡単な説明

[0030] [図 1]第 1の実施形態に係る DC— DCコンバータ全体の構成を示すブロック図である

[図 2]同 DC— DCコンバータの同期信号入力回路の構成を示す回路図である。

[図 3]制御用 ICの三角波発生回路部分の構成を示す回路図である。

圆 4]同期信号と三角波との関係を示す波形図である。

[図 5]同期信号と三角波との関係を示す波形図である。

[図 6]三角波とスイッチング波形との関係を示す図である。

[図 7]三角波とスイッチング波形との関係を示す図である。

[図 8]三角波とスイッチング波形との関係を示す図である。

[図 9]第 2の実施形態に係る DC— DCコンバータにおける同期信号入力回路の構成を示す回路図である。

[図 10]第 3の実施形態に係る DC— DCコンバータにおける同期信号入力回路の構成を示す回路図である。

[図 11]第 3の実施形態に係る別の DC— DCコンバータにおける同期信号入力回路の構成を示す回路図である。

[図 12]三角波とスイッチング波形との関係を示す図である。

[図 13]第 4の実施形態に係る DC— DCコンバータにおける同期信号入力回路の構成を示す回路図である。

[図 14]第 5の実施形態に係る電源装置の構成を示すブロック図である。

[図 15]第 6の実施形態に係る電源装置の構成を示すブロック図である。

[図 16]第 7の実施形態に係る電源装置の構成を示すブロック図である。

符号の説明

[0031] 10—同期信号入力回路

11—スイッチング制御用 IC

100— DC— DCコンバータ

101, 102—マスタ DC— DCコンバータ

100a〜100c—スレーブ DC— DCコンバータ 200, 201, 202—電源装置

発明を実施するための最良の形態

[0032] 第 1の実施形態に係る DC— DCコンバータについて図 1〜図 8を基に説明する。

図 1は DC— DCコンバータ全体の構成を示すブロック図である。この DC— DCコンバータ 100は、入力電力をスイッチングするスイッチング回路 12、その出力を整流平滑する整流平滑回路 13、スイッチング回路 12に対してその回路内のスィッチ素子を駆動するスイッチング制御用 IC (以下「制御用 IC」という。） 11、および制御用 IC11 に対して同期信号を入力する同期信号入力回路 10を備えている。制御用 IC11の C T端子にはコンデンサ Co、 RT端子には抵抗 Roをそれぞれ接続している。同期信号入力回路 10はパルス電圧信号である同期信号を入力し、制御用 IC11の CT端子に接続されているコンデンサ Coの電圧を直接制御して、制御用 IC11の内部で発生する三角波の周波数を同期信号に同期させる。また、この制御用 IC11は、三角波を基にスイッチング素子のオンデューティ比を制御することによって出力を制御する PW M制御回路を備えていて、前記スィッチ素子を負荷に応じて PWM制御し、一定電圧を出力するように制御する。

[0033] 図 2は図 1に示した同期信号入力回路 10の構成を示す回路図である。ここで、コンデンサ C1と抵抗 R2とによって CR微分回路を構成している。この微分回路の出力電圧を抵抗 R1およびダイオード D1を介して制御用 IC11の CT端子へ印加する。ダイオード D1は制御用 IC11の CT端子に接続したコンデンサ Coに対して充電電流が流れる方向に挿入している。したがってコンデンサ Coの放電電流が同期信号入力回路 10側へ流れ出すことはな、。

[0034] 前記微分回路を構成するコンデンサ C1と抵抗 R2との接続点には、基準電圧電源 Vrefとの間にクランプ用のダイオード D2を、また接地との間にクランプ用のダイォード D3をそれぞれ設けている。したがって外部力も入力される同期信号の電圧にかかわらず制御用 IC11の CT端子に Vrofより高電圧が印加されることがなぐ且つ接地電位より低い電圧が印加されることもない。さらにコンデンサ C1と抵抗 R2により決定される時定数により電圧の変化量が適正なものとされる。このことにより制御用 IC11 内部の破壊を防止している。 [0035] 図 3は図 1および図 2に示した制御用 IC11内部の特に三角波を生成する部分の回路図である。この回路の動作は次のとおりである。

(1)トランジスタ Trlに流れる電流を ICTとする。この電流 ICTは抵抗 Roで決定される。トランジスタ Tr3に流れる電流は 2 X ICTとなるように設定している。起動時フリツプフロップ FFの Q出力は" L"レベルを出力しているので、 Tr2はオフ状態であり、コンデンサ Coを電流 ICTで充電する。したがって、このときの充電時間は抵抗 Roとコンデンサ Coとによって定まる。

[0036] (2)コンデンサ Coの電圧が高電圧側のしきい値 VHに達すると、コンパレータ Hの出力が反転し、フリップフロップ FFはセットされ、 Q出力によって Tr2がオンする。この状態で 2 X ICTに設定された充電電流のため、コンデンサ Coに流れる電流は ICT 2 X ICT=— ICTとなり、電流 ICTでコンデンサ Coは放電される。したがって、このときの放電時間は抵抗 Roとコンデンサ Coとによって定まる。

[0037] (3) CT端子の電圧が低電圧側のしきい値 VLまで低下すると、コンパレータ Lの出力が反転し、フリップフロップ FFはリセットされ、 Q出力によって Tr2がオフするため、再びコンデンサ Coが充電される。

[0038] (4)上記（2) , (3)を繰り返して VL〜VHの振幅で対称三角波が発生される。

[0039] 図 4は図 2に示した回路各部の波形を示す図である。同期信号が入力されない状態では、（A)に示すように前記 2つのしきい値電圧 VHを上限、 VLを下限とする三角波が CT端子に出力される。

[0040] 図 4の（B)は元々の三角波の周波数より高!ヽ周波数 (短!/、周期）の同期信号を入力した時の三角波の変化を示している。同期信号の立ち上がりで、図 2に示したコンデンサ C1および抵抗 R2による微分回路の作用により、コンデンサ Coに充電電圧が印加され、コンデンサ Coに電荷が急速に蓄積され、 CT端子の電位は急激に上昇する。この時上限のしきい値 VHを超える電位 VH+ aに達した時、図 3に示したコンパレータ Hの出力が反転して、 CT端子の電圧が下降する。この + αの電圧差はコンパレータ Ηの応答遅れに起因して、る。コンデンサ Coの放電電流値は一定であるので、下りの傾きは元々の三角波の下りの傾きと同一である。

[0041] 図 4の (C)は同期信号の周波数を更に高くした場合の例である。同期信号の周波数が高くなるほど、元々の三角波の上昇過程の早期の段階でコンデンサ Coに電荷が急速に蓄積されることになるので（予めコンデンサ Coに蓄積されている電荷が少ないので）、図 3に示したコンパレータ Hの応答遅れの影響は少なくなり、前記 + αの電位差も小さくなる。その結果、図 4の (C)に示すような三角波となる。

[0042] 図 5は、逆に元々の三角波の周波数より低い周波数 (周期の長い）同期信号を入力した時の例である。同期信号の周波数が低くなるほど元々の三角波の上昇過程のうち山頂付近でコンデンサ Coの電位が急上昇するため（予めコンデンサ Coに蓄積されている電荷が多いので)、前記 + αの電位差が大きくなり、その分、三角波の下降過程が長くなる。その結果、図 5に示すような三角波となって同期信号に同期した三角波が出力される。

[0043] 図 6〜図 8は各三角波とスイッチング波形との関係を示す図である。図 6は同期信号を入力しな、場合の三角波とスイッチング波形であり、スイッチング波形は三角波と同じ周波数 (f= 375kHz)となる。

[0044] 図 7は図 4の（C)に示した三角波を発生させた場合に相当し、同期信号の周波数は 625kHzであり、三角波と共にスイッチング波形も 625kHzとなる。

[0045] 図 8は図 5に示した三角波を発生させた場合に相当し、同期信号の周波数は 274k

Hzであり、三角波と共にスイッチング波形も 274kHzとなる。

[0046] このようにコンデンサ Coの電荷を強制的に制御することによってスイッチング周波数を同期信号に同期させることができる。

[0047] なお、周波数は同期信号に同期するが、スイッチング波形のデューティ比は DC—

DCコンバータの負荷に応じた PWM制御によって変化する。

[0048] 次に、第 2の実施形態に係る DC— DCコンバータについて図 9を基に説明する。

図 9は第 1の実施形態で図 2に示したものに対応する図であり、同期信号入力回路

10の構成を示している。図 2に示した構成と異なり、ダイオード D1のアノード側と接地との間に、オン Zオフ信号によって制御されるシャント用のスィッチ SW1を設けている。このスィッチ SW1はバイポーラ型トランジスタや FETなどにより構成している。

[0049] オン Zオフ信号によってこのスィッチ SW1が導通状態となれば、同期信号が入力されてもその信号はダイオード D1のアノード側でシャントされるので、コンデンサ Coに充電電圧が印加されない。そのため同期 Z非同期の切替力 ^sこのスィッチ swiの制御によって可能となる。たとえば複数の DC - DCコンバータを備えた電源装置の各 DC— DCコンバータにこの図 9に示した回路を適用すれば、マスタの DC— DCコンバータが起動するまでは同期信号の入力の影響を受けることなく自励発振動作によりスイッチング制御を行、、マスタの DC - DCコンバータが起動した後はスィッチ SW 1を遮断状態とする。これにより、その後はマスタの DC— DCコンバータに同期してスイッチング制御を行うことができる。

[0050] また、制御用 IC11が動作停止して、る状態 (電源供給がなされて、な、状態)で、スィッチ SW1を導通状態としておけば、同期信号が入力されても制御用 IC11はその影響を受けな、ので誤動作することもな、。

[0051] 次に、第 3の実施形態に係る DC— DCコンバータについて、図 10〜図 12を基に説明する。

図 10は同期信号入力回路の構成を示す図である。図 2に示した回路と異なり、制御用 ICの 11の RT端子に抵抗 R3を介してスィッチ回路 SW2を設けている。そして、このスィッチ回路 SW2を、コンデンサ C1と抵抗 R2との接続点力もコンデンサ C2および抵抗 R4を介して取り出した信号で制御するように構成して、る。

[0052] また、図 11に示す例では、同期信号入力端子力もコンデンサ C2および抵抗 R4を介して取り出した信号でスィッチ回路 SW2を制御するように構成して、る。

[0053] 図 10·図 11に示した構成で、スィッチ回路 SW2が導通状態となれば、制御用 IC1 1の RT端子に抵抗 Roと R3の並列回路が接続されることになるので、コンデンサ Co に対する充放電電流値が大きくなる。スィッチ回路 SW2に対する制御電圧力 H"レベルのとき導通状態、 "L"レベルのとき遮断状態となるように構成しておけば、同期信号の立ち上がり以降、コンデンサ Coに対する放電電流値が大きくなり、図 12の（B )に示すように VH+ αまで上昇した後の下降が速やかに行われ、周波数が高くなる方向への周波数可変量を広くとることができる。

[0054] 図 12の（Α)のように同期信号のパルス幅を短くすれば、コンデンサ Coの放電に影響を与えな!/、ので、図 12の (A)に示したように (第 1 ·第 2の実施形態と同様に)周波数の低くなる方向への同期も可能である。 [0055] 次に、第 4の実施形態に係る DC— DCコンバータについて図 13を基に説明する。図 13は同期信号入力回路の構成を示す図である。図 11に示した回路と異なり、制御用 ICの 11の RT端子に抵抗 R3を介してスィッチ回路 SW2を設け、そのスィッチ回路 SW2を周波数切替信号によって制御するように構成して、る。

[0056] このように、周波数切替信号によってスィッチ回路 SW2を制御することによってコンデンサ Coの充放電電流値を切り替えることができる。スィッチ回路 SW2の導通状態で制御用 IC11の RT端子に接続される抵抗回路のインピーダンスが低下するため、コンデンサ Coに対する充放電電流値が大きくなり、周波数の高くなる方向への周波数可変量を広くとることができる。逆にスィッチ回路 SW2が遮断状態とすれば、周波数の低くなる方向への周波数可変量を広くとることができる。

[0057] なお、上記の各実施形態においてはコンデンサ Coの充電を制御することによって同期を実現していた力逆にコンデンサ Coの放電を制御することによって同期を実現することも可能である。

[0058] 次に、第 5の実施形態に係る電源装置について図 14を基に説明する。

図 14に示すように、電源装置 200は、 1つのマスタとなる DC— DCコンバータ 101 と複数のスレーブの DC— DCコンバータ 100a, 100b, · · · 100cから構成している。これらの DC— DCコンバータはそれぞれ直流電力を入力し、所定の直流定電圧を出力する。マスタ DC— DCコンバータ 101は出力電圧が相対的に低ぐフライホイールダイオードを用いた構成では、スィッチ素子のオフ期間にフライホイールダイオードに生じる順方向電圧降下による損失が大きいため、 FETを用いた同期整流回路を構成している。この同期整流回路の制御用 ICの内部には VCOを備えていて、その VC Oに制御電圧を印加することによってスイッチング周波数を制御可能としている。この制御用 ICから同期信号を出力し、図 14に示すように複数のスレーブ DC— DCコンバータ 100a, 100(1· · · 100cに対して同期信号を与えている。これらのスレーブ DC — DCコンバータ 100a, 100d- · · 100cの構成は第 1〜第 4の実施形態で示したものである。これらのスレーブ DC— DCコンバータ 100a, 100d- · · 100cはマスタ DC— DCコンバータ 101に比べて出力電圧が高ぐ同期整流回路ではなくフライホイールダイオードを用いていて、三角波の周波数を決定する抵抗とコンデンサを外部に接続する制御用 ICを備えて、る。

[0059] このようにして低電圧から高電圧まで広い電圧範囲にわたって多くの出力を得る電源装置を構成する。

[0060] 次に、第 6の実施形態に係る電源装置について図 15を基に説明する。

図 15に示すように、電源装置 201は、 1つのマスタとなる DC— DCコンバータ 102 と複数のスレーブの DC— DCコンバータ 100a, 100b, · · · 100cから構成している。これらの DC— DCコンバータはそれぞれ直流電力を入力し、所定の直流定電圧を出力する。

[0061] マスタ DC— DCコンバータ 102は外部から外部発振信号を入力し、この外部発振信号でスィッチ素子をスイッチングする。また、そのスイッチングに同期した信号を外部へ取り出し、図 15に示すように複数のスレーブ DC— DCコンバータ 100a, 100b · • ' 100cに対して同期信号として与える。これらのスレーブ DC— DCコンバータ 100a , 100b · · · 100cの構成は第 1〜第 4の実施形態で示したものである。

このようにして所定電圧の多くの出力を得る電源装置を構成する。

[0062] 次に、第 7の実施形態に係る電源装置について図 16を基に説明する。

図 16に示すように、この電源装置 202は、複数の DC— DCコンバータ 100a, 100 b, · · ' 100cを備え、 1つのユニットとして構成している。これらの DC— DCコンバータはマスタ ·スレーブの関係はなぐそれぞれ直流電力を入力し、所定の直流定電圧を出力する。

[0063] 各 DC— DCコンバータ 100a, 100b, · · · 100cは、外部から共通の同期信号を入力する。これらの DC— DCコンバータ 100a, lOOd' · · 100cの構成は第 1〜第 4の実施形態で示したものである。

このようにして所定電圧の多くの出力を得る電源装置を構成する。。

Claims

請求の範囲

[1] コンデンサに対して充放電を行うとともに、その充電電圧に応じて充放電を切り替えることによって三角波を生成する三角波生成回路と、前記三角波を基にスイッチング素子のオンデューティ比を制御することによって出力を制御する PWM制御回路と、を備えた DC— DCコンバータにおいて、

前記コンデンサにパルス電圧信号力なる同期信号を印加して該コンデンサの電荷を強制的に制御することによって前記パルス電圧信号に前記三角波を同期させる手段を設けた DC— DCコンバータ。

[2] 前記強制的な制御は前記コンデンサの電荷を充電から放電への切り替えレベルにまで急速に充電する制御である請求項 1に記載の DC— DCコンバータ。

[3] 前記三角波生成回路は、抵抗回路のインピーダンスによって前記コンデンサに対する充放電の電流値が定まる回路である請求項 1または 2に記載の DC— DCコンパータ。

[4] 前記抵抗回路のインピーダンスを周波数切替信号によって切り替えるスィッチを設けた請求項 3に記載の DC— DCコンバータ。

[5] 前記コンデンサへの前記同期信号の入力部に、制御信号によってオン'オフするシヤント用スィッチを設けた請求項 1〜4のいずれ力 1項に記載の DC— DCコンバータ

[6] 請求項 1〜5のいずれ力 1項に記載の DC— DCコンバータをスレーブの DC— DC コンバータとし、 1つのマスタとなる DC— DCコンバータから 1つ以上の前記スレーブとなる DC— DCコンバータへ前記同期信号を供給する手段を設けた電源装置。

[7] 前記マスタとなる DC— DCコンバータは、発振器を内蔵し、該発振器の発振信号または当該発振信号に同期した信号を前記同期信号として出力する手段を設けた請求項 6に記載の電源装置。

[8] 前記マスタとなる DC— DCコンバータは、外部から外部発振信号を入力し、該外部発振信号に同期した信号を前記同期信号として出力する手段を設けた請求項 6に記載の電源装置。

[9] 請求項 1〜5のいずれか 1項に記載の DC— DCコンバータを複数設け、それぞれの DC— DCコンバータへ外部から共通の前記同期信号を入力する手段を設けた電源装置。